KR102632645B1 - Electro-optical devices, electronic devices and driving methods - Google Patents

Electro-optical devices, electronic devices and driving methods Download PDF

Info

Publication number
KR102632645B1
KR102632645B1 KR1020217003191A KR20217003191A KR102632645B1 KR 102632645 B1 KR102632645 B1 KR 102632645B1 KR 1020217003191 A KR1020217003191 A KR 1020217003191A KR 20217003191 A KR20217003191 A KR 20217003191A KR 102632645 B1 KR102632645 B1 KR 102632645B1
Authority
KR
South Korea
Prior art keywords
transistor
driving
driving transistor
line
gate electrode
Prior art date
Application number
KR1020217003191A
Other languages
Korean (ko)
Other versions
KR20210042315A (en
Inventor
나오부미 토요무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020247003342A priority Critical patent/KR20240019384A/en
Publication of KR20210042315A publication Critical patent/KR20210042315A/en
Application granted granted Critical
Publication of KR102632645B1 publication Critical patent/KR102632645B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

소자수가 적은 고정밀 화소 레이아웃에 유리한 화소 회로를 실현한다. 중계선(12-2)과 주사선(16)에 대응하여 마련된 화소 회로(11)와, 화소 회로를 구동하는 구동 회로를 가지고, 구동 회로는, 발광 소자(OLED)의 발광 기간에서, 제1의 트랜지스터(WS), 제2의 트랜지스터(AZ2) 및 제4의 트랜지스터(AZ1)를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터(DS) 및 제4의 트랜지스터를 통하여, 소광용 전원(Vss)을 구동 트랜지스터(Drv)의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성되어 있는 전기 광학 장치이다.A pixel circuit advantageous for high-precision pixel layout with a small number of elements is realized. It has a pixel circuit 11 provided corresponding to the relay line 12-2 and the scanning line 16, and a driver circuit for driving the pixel circuit, and the driver circuit includes a first transistor in the light emission period of the light emitting element OLED. (WS), the second transistor AZ2 and the fourth transistor AZ1 are turned on, transitioning to the extinction period, and the first transistor, the second transistor, the third transistor DS and Through the fourth transistor, the extinction power source (Vss) is written to the gate electrode of the driving transistor (Drv), and the third transistor is turned off to correct the threshold voltage of the driving transistor and the voltage of the gate electrode of the driving transistor. It is an electro-optical device configured to drive to a voltage that reflects the threshold voltage.

Figure 112021012632618-pct00001
Figure 112021012632618-pct00001

Description

전기 광학 장치, 전자 기기 및 구동 방법Electro-optical devices, electronic devices and driving methods

본 기술은, 전기 광학 장치, 전자 기기 및 구동 방법에 관한 것이다.This technology relates to electro-optical devices, electronic devices, and driving methods.

발광 소자로서 유기 발광 다이오드(이하, OLED(Organic Light Emitting Diode)라고 한다) 소자 등을 이용하는 전기 광학 장치가 알려져 있다. 전기 광학 장치에서는, 주사선과 데이터선과의 교차 개소에 대해, 발광 소자나 트랜지스터 등을 포함하는 화소 회로가 화소에 대응하여 마련되어진다. 화소 회로에 대해, 화소의 계조 레벨에 응한 전위의 데이터 신호가 당해 트랜지스터의 게이트에 인가되면, 당해 트랜지스터는, 게이트·소스 사이의 전압에 응한 전류를 발광 소자에 대해 공급하고, 발광 소자가 계조 레벨에 응한 휘도로 발광한다.Electro-optical devices that use organic light-emitting diodes (hereinafter referred to as OLEDs (Organic Light Emitting Diodes)) as light-emitting devices are known. In an electro-optical device, a pixel circuit including a light-emitting element, a transistor, etc. is provided at the intersection of a scanning line and a data line, corresponding to the pixel. In a pixel circuit, when a data signal with a potential corresponding to the gray level of the pixel is applied to the gate of the transistor, the transistor supplies a current corresponding to the voltage between the gate and source to the light emitting element, and the light emitting element is converted to a gray level. It emits light with a luminance corresponding to the

각 화소에 마련된 트랜지스터의 임계치 전압(이하 Vth라고 적절히 칭한다)이 흐트러지면, 발광 소자에 흐르는 전류가 흐트러져 화질이 저하된다. 화질의 저하를 방지하기 위해, Vth의 편차를 보상할 필요가 있다. 보상을 행하는 경우, 트랜지스터의 드레인 및 게이트를, 열마다 마련된 데이터 신호의 공급선에 접속하고, 그 전위를 트랜지스터의 임계치 전압에 응한 값으로 설정하는 방법이 알려져 있다.If the threshold voltage (appropriately referred to as Vth hereinafter) of the transistor provided in each pixel is disturbed, the current flowing through the light emitting element is disturbed, deteriorating image quality. To prevent deterioration of image quality, it is necessary to compensate for the deviation of Vth. When performing compensation, there is a known method of connecting the drain and gate of the transistor to a data signal supply line provided for each column, and setting the potential to a value corresponding to the threshold voltage of the transistor.

그렇지만, 데이터 신호의 공급선에는 기생 용량이 부수(付隨)되어 있기 때문에, 보상 동작을 실행할 때에는 기생 용량에의 충전 또는 방전도 행해진다. 이 기생 용량에의 충전 또는 방전에 필요로 하는 시간분만큼, 보상 동작의 기간이 길어진다. 또한, 기생 용량에의 충전 또는 방전에 필요로 한 시간을 고려하지 않고 보상 동작의 기간을 설정하면, 보상이 불충분하게 되는 일이 생긴다.However, since parasitic capacitance is attached to the data signal supply line, the parasitic capacitance is also charged or discharged when the compensation operation is performed. The period of compensation operation becomes longer by the time required to charge or discharge this parasitic capacity. Additionally, if the period of compensation operation is set without considering the time required to charge or discharge the parasitic capacitance, compensation may become insufficient.

특허 문헌 1은, Vth의 편차를 보상하는 보상 동작의 고속화를 도모하는 것이다. 특허 문헌 1에 기재된 구성은, V방향으로 복수의 화소를 접속하여 각각의 화소의 Vth의 보정시의 전하 유지에 이용하는 「중계선」을 갖는 회로 구조로서, 고속 구동화를 도모하고 있다.Patent Document 1 seeks to speed up the compensation operation that compensates for the deviation of Vth. The configuration described in Patent Document 1 is a circuit structure that connects a plurality of pixels in the V direction and has a “relay line” used to maintain charge when correcting the Vth of each pixel, and aims at high-speed operation.

특허 문헌 1: 특개2016-038425호 공보Patent Document 1: Patent Laid-Open No. 2016-038425

그렇지만, 특허 문헌 1의 구성은, 1개의 화소 회로를 구성하기 위한 소자로서, 6개의 MOSFET와 2개의 콘덴서를 필요로 하는 것이었다. 소자수가 많고 고정밀 레이아웃이 곤란한 구성이었다.However, the configuration of Patent Document 1 requires six MOSFETs and two capacitors as elements to form one pixel circuit. The configuration had a large number of elements and made high-precision layout difficult.

본 기술의 목적은, 발광 강도의 조절에 이용하는 트랜지스터의 임계치 전압의 편차를 보상하는 보상 동작의 고속화를 보다 적은 소자수로 실현할 수 있는 전기 광학 장치, 전자 기기 및 구동 방법을 제공하는 것에 있다.The purpose of the present technology is to provide an electro-optical device, electronic device, and driving method that can realize high-speed compensation operations for compensating for deviations in the threshold voltage of transistors used to control light emission intensity with a smaller number of elements.

본 기술은, 신호선과, 중계선과, 주사선과, 소광용 전원을 공급하는 급전선과, 신호선 및 중계선의 사이에 접속된 전송 용량과, 중계선과 주사선에 대응하여 마련된 화소 회로와, 화소 회로를 구동하는 구동 회로를 가지고,This technology includes a signal line, a relay line, a scanning line, a feed line that supplies power for extinguishing, a transmission capacity connected between the signal line and the relay line, a pixel circuit provided in response to the relay line and the scanning line, and a pixel circuit that drives the pixel circuit. With a driving circuit,

화소 회로는, 게이트 전극, 제1 전류단(電流端), 및 제2 전류단을 구비하는 구동 트랜지스터와, 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와, 중계선과, 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제1 트랜지스터와, 구동 트랜지스터의 제1 전류단과, 구동 트랜지스터의 게이트 전극을 도통시키기 위한 제2 트랜지스터와, 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와, 급전선과 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,The pixel circuit includes a driving transistor having a gate electrode, a first current stage, and a second current stage, a light-emitting element that emits light with a luminance corresponding to the magnitude of the current supplied through the driving transistor, a relay line, and A first transistor connected between the gate electrode of the driving transistor, the first current end of the driving transistor, a second transistor for conducting the gate electrode of the driving transistor, and between the first current end and one terminal of the light emitting element. It includes a third transistor inserted into and a fourth transistor inserted between the feed line and one terminal of the light emitting element,

구동 회로는, 발광 소자의 발광 기간에서, 제1의 트랜지스터, 제2의 트랜지스터 및 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터 및 제4의 트랜지스터를 통하여, 소광용 전원을 구동 트랜지스터의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성된 전기 광학 장치이다.The driving circuit turns on the first transistor, the second transistor, and the fourth transistor during the light emission period of the light emitting element, and transitions to the extinction period, and turns on the first transistor, the second transistor, and the third transistor. Through the transistor and the fourth transistor, the power supply for quenching is written to the gate electrode of the driving transistor, and by turning off the third transistor, the threshold voltage of the driving transistor is corrected, and the voltage of the gate electrode of the driving transistor is adjusted to the threshold voltage. It is an electro-optical device configured to be driven with a voltage reflecting .

또한, 본 기술은, 상술한 전기 광학 장치를 구비하는 전자 기기이다.Additionally, this technology is an electronic device equipped with the electro-optical device described above.

또한, 본 기술은, 신호선과, 중계선과, 주사선과, 소광용 전원을 공급하는 급전선과, 신호선 및 중계선의 사이에 접속된 제1 용량과, 중계선과 주사선에 대응하여 마련된 화소 회로와, 화소 회로를 구동하는 구동 회로를 가지고,In addition, the present technology includes a signal line, a relay line, a scanning line, a feed line that supplies power for extinguishing, a first capacitor connected between the signal line and the relay line, a pixel circuit provided corresponding to the relay line and the scanning line, and a pixel circuit. Having a driving circuit that drives,

화소 회로는, 게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와, 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와, 중계선과, 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제1 트랜지스터와, 구동 트랜지스터의 제1 전류단과, 구동 트랜지스터의 게이트 전극을 도통시키기 위한 제2 트랜지스터와, 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와, 급전선과 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,The pixel circuit includes a driving transistor having a gate electrode, a first current stage, and a second current stage, a light emitting element that emits light with a luminance corresponding to the magnitude of the current supplied through the driving transistor, a relay line, and a gate of the driving transistor. A first transistor connected between the electrodes, a second transistor for conducting the first current terminal of the driving transistor and the gate electrode of the driving transistor, and a second transistor inserted between the first current terminal and one terminal of the light emitting element. It includes three transistors and a fourth transistor inserted between the feed line and one terminal of the light emitting element,

구동 회로는, 발광 소자의 발광 기간에서, 제1의 트랜지스터, 제2의 트랜지스터 및 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터 및 제4의 트랜지스터를 통하여, 소광용 전원을 구동 트랜지스터의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하는 전기 광학 장치의 구동 방법이다.The driving circuit turns on the first transistor, the second transistor, and the fourth transistor during the light emission period of the light emitting element, and transitions to the extinction period, and turns on the first transistor, the second transistor, and the third transistor. Through the transistor and the fourth transistor, the power supply for quenching is written to the gate electrode of the driving transistor, and by turning off the third transistor, the threshold voltage of the driving transistor is corrected, and the voltage of the gate electrode of the driving transistor is adjusted to the threshold voltage. This is a driving method of an electro-optical device that is driven to a voltage that reflects .

적어도 하나의 실시 형태에 의하면, 보다 적은 소자수로서, 임계치 보정이 가능한 화소 회로를 실현할 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 기술 중에 기재된 어느 하나의 효과 또는 그것들과 이질(異質)의 효과라도 좋다. 또한, 이하의 설명에서의 예시된 효과에 의해 본 기술의 내용이 한정하여 해석되는 것이 아니다.According to at least one embodiment, a pixel circuit capable of threshold correction can be realized with a smaller number of elements. Additionally, the effects described here are not necessarily limited, and may be any of the effects described in the present technology or effects that are different from those described in the present technology. In addition, the content of the present technology is not to be construed as limited by the effects illustrated in the following description.

도 1은 본 기술에 의한 화소 회로의 한 실시 형태의 접속도.
도 2는 도 1의 구성의 설명을 위한 타이밍 차트.
도 3은 종래의 화소 회로의 한 예의 접속도.
도 4는 종래의 화소 회로의 설명을 위한 타이밍 차트.
1 is a connection diagram of one embodiment of a pixel circuit according to the present technology.
FIG. 2 is a timing chart for explaining the configuration of FIG. 1.
3 is a connection diagram of an example of a conventional pixel circuit.
4 is a timing chart for explaining a conventional pixel circuit.

이하에 설명하는 실시 형태는, 본 기술의 알맞은 구체례이고, 기술적으로 바람직한 여러 가지의 한정이 붙여져 있다. 그렇지만, 본 기술의 범위는, 이하의 설명에서, 특히 기술을 한정하는 취지의 기재가 없는 한, 이들의 실시 형태로 한정되지 않는 것으로 한다.The embodiment described below is a suitable specific example of the present technology, and various technologically desirable limitations are attached. However, the scope of the present technology is not limited to these embodiments in the following description, unless specifically stated to the effect of limiting the technology.

또한, 본 기술의 설명은, 하기한 순서에 따라 이루어진다.In addition, the description of the present technology is made according to the order described below.

<1. 종래의 구성><1. Conventional configuration>

<2. 본 기술의 한 실시 형태><2. One embodiment of the present technology>

<3. 변형례><3. Variation example>

<4. 응용례><4. Application example>

<1. 종래의 구성><1. Conventional configuration>

본 기술의 한 실시 형태의 설명에 앞서서 특허 문헌 1에 기재되어 있는 종래의 구성에 관해 설명한다. 도 3은, 종래의 화소 회로를 도시하고, 도 4는, 그 동작을 도시하는 타이밍 차트이다. 도시하지 않지만, 전기 광학 장치는, 표시 패널과, 표시 패널의 동작을 제어하는 제어 회로를 구비한다. 표시 패널은, 복수의 화소 회로와, 당해 화소 회로를 구동하는 구동 회로를 구비한다. 표시 패널이 구비하는 복수의 화소 회로 및 구동 회로는, 실리콘 기판에 형성되고, 화소 회로에는, 발광 소자의 한 예인 OLED가 이용된다.Prior to explaining one embodiment of the present technology, the conventional configuration described in Patent Document 1 will be described. FIG. 3 shows a conventional pixel circuit, and FIG. 4 is a timing chart showing its operation. Although not shown, the electro-optical device includes a display panel and a control circuit that controls the operation of the display panel. A display panel includes a plurality of pixel circuits and a driver circuit that drives the pixel circuits. A plurality of pixel circuits and a drive circuit included in the display panel are formed on a silicon substrate, and OLED, an example of a light emitting element, is used for the pixel circuit.

제어 회로에는, 디지털의 화상 데이터 동기 신호에 동기하여 공급된다. 화상 데이터는, 표시 패널에서 표시해야 할 화상의 화소의 계조 레벨을 예를 들면 8비트로 규정하는 데이터이다. 또한, 동기 신호란, 수직 동기 신호, 수평 동기 신호, 및, 도트 클록 신호를 포함하는 신호이다. 제어 회로는, 동기 신호에 의거하여, 각종 제어 신호를 생성하고, 이것을 표시 패널에 대해 공급한다. 또한, 제어 회로는 전압 생성 회로를 포함한다. 전압 생성 회로는, 표시 패널에 대해, 각종 전위를 공급한다. 또한, 제어 회로는, 화상 데이터에 의거하여, 아날로그의 화상 신호를 생성한다.The control circuit is supplied in synchronization with a digital image data synchronization signal. Image data is data that specifies the gradation level of a pixel of an image to be displayed on a display panel, for example, in 8 bits. Additionally, the synchronization signal is a signal including a vertical synchronization signal, a horizontal synchronization signal, and a dot clock signal. The control circuit generates various control signals based on the synchronization signal and supplies them to the display panel. Additionally, the control circuit includes a voltage generation circuit. The voltage generation circuit supplies various potentials to the display panel. Additionally, the control circuit generates an analog image signal based on the image data.

표시 패널은, 표시부와, 이것을 구동하는 구동 회로를 구비한다. 표시부에는, 표시해야 할 화상의 화소에 대응한 화소 회로가 매트릭스형상으로 배열되어 있다. 즉, 표시부에서, M행 의 주사선이 도면에서 횡방향(X방향)으로 연재되어 마련되고, 또한, 3열마다 그룹화된 (3N)열의 신호선이 도면에서 종방향(Y방향)으로 연재되고, 또한, 각 주사선과 서로 절연을 유지하여 마련되어 있다. 화소 회로는, 세로 M행 × 가로 (3N)열로 매트릭스 형상으로 배열되어 있다.The display panel includes a display unit and a driving circuit that drives the display unit. In the display unit, pixel circuits corresponding to pixels of an image to be displayed are arranged in a matrix. That is, in the display unit, M rows of scanning lines are provided serially in the horizontal direction (X direction) in the drawing, and (3N) columns of signal lines grouped in every three columns are serially arranged in the vertical direction (Y direction) in the drawing. , It is provided by maintaining insulation from each scanning line and each other. The pixel circuits are arranged in a matrix of M rows vertically and (3N) columns horizontally.

각 화소 회로는, 서로 동일 구성을 갖는다. 도 3을 참조하여 화소 회로(11)에 관해 설명한다. 신호선(12-1)에는 전송 용량(제1 용량)(Cs2)의 일방의 전극과, 제5 트랜지스터(AZ3)의 소스 및 드레인의 일방이 접속되어 있다. 또한, 전송 용량(Cs2)의 타방의 전극과, 제5 트랜지스터(AZ3)의 소스 및 드레인의 타방은, 중계선(12-2)에 접속되어 있다. 즉, 신호선(12-1)과 중계선(12-2)의 사이에는, 전송 용량(Cs2)과 제5 트랜지스터(AZ3)가 병렬로 접속된다.Each pixel circuit has the same configuration. The pixel circuit 11 will be described with reference to FIG. 3 . One electrode of the transfer capacitor (first capacitance) Cs2 and one of the source and drain of the fifth transistor AZ3 are connected to the signal line 12-1. Additionally, the other electrode of the transfer capacitance Cs2 and the other source and drain of the fifth transistor AZ3 are connected to the relay line 12-2. That is, the transfer capacitance Cs2 and the fifth transistor AZ3 are connected in parallel between the signal line 12-1 and the relay line 12-2.

또한, 화소 회로(11)는, 중계선(12-2)에 대해 접속된다. 즉, 화소 회로(11)에는, 신호선(12-1) 및 중계선(12-2)을 통하여, 지정 계조에 응한 계조 전위가 공급된다.Additionally, the pixel circuit 11 is connected to the relay line 12-2. That is, a gray level potential corresponding to the specified gray level is supplied to the pixel circuit 11 through the signal line 12-1 and the relay line 12-2.

화소 용량(Cs1) 및 전송 용량(Cs2)은, 각각 2개의 전극을 갖는다. 제1 트랜지스터(WS)는, 게이트가 주사선(16)에 접속되고, 소스 및 드레인의 일방이, 중계선(12-2)에 접속되어 있다. 또한, 제1 트랜지스터(WS)는, 소스 또는 드레인의 타방이, 구동 트랜지스터(Drv)의 게이트와, 화소 용량(Cs1)의 일방의 전극에, 각각 접속되어 있다. 즉, 제1 트랜지스터(WS)는, 구동 트랜지스터(Drv)의 게이트와 전송 용량(Cs2)의 제2 전극의 사이에 접속되어 있다. 그리고, 제1 트랜지스터(WS)는, 구동 트랜지스터(Drv)의 게이트와, 중계선(12-2)에 접속된 전송 용량(Cs2)의 제2 전극 사이의 접속을 제어하는 트랜지스터로서 기능한다.The pixel capacitance (Cs1) and the transfer capacitance (Cs2) each have two electrodes. The gate of the first transistor WS is connected to the scanning line 16, and one of the source and drain is connected to the relay line 12-2. Additionally, the source or drain of the first transistor WS is connected to the gate of the driving transistor Drv and one electrode of the pixel capacitor Cs1, respectively. That is, the first transistor WS is connected between the gate of the driving transistor Drv and the second electrode of the transfer capacitance Cs2. And, the first transistor WS functions as a transistor that controls the connection between the gate of the driving transistor Drv and the second electrode of the transfer capacitor Cs2 connected to the relay line 12-2.

구동 트랜지스터(Drv)는, 그 소스(제2 전류단)가 급전선(15)에 접속되고, 그 드레인(제1 전류단)은, 제2 트랜지스터(AZ2)의 소스 또는 드레인의 일방과, 제3 트랜지스터(DS)의 소스에 접속되어 있다. 급전선(15)에는, 화소 회로(11)에서 전원의 고위측이 되는 전위(VCCP)가 급전된다. 구동 트랜지스터(Drv)의 게이트 및 소스 사이의 전압에 응한 전류가 흐른다.The driving transistor Drv has its source (second current stage) connected to the feed line 15, its drain (first current stage) is one of the source or drain of the second transistor AZ2, and the third It is connected to the source of the transistor (DS). The power supply line 15 is supplied with a potential (VCCP) that is the higher side of the power supply in the pixel circuit 11. A current corresponding to the voltage flows between the gate and source of the driving transistor (Drv).

제2 트랜지스터(AZ2)는, 구동 트랜지스터(Drv)의 게이트와 드레인 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다. 제2 트랜지스터(AZ2)는, 제1 트랜지스터(WS)를 통하여 구동 트랜지스터(Drv)의 게이트 및 드레인의 사이를 도통시키기 위한 트랜지스터이다.The second transistor AZ2 functions as a switching transistor that controls the connection between the gate and drain of the driving transistor Drv. The second transistor AZ2 is a transistor for establishing conduction between the gate and drain of the driving transistor Drv through the first transistor WS.

제3 트랜지스터(DS)는, 구동 트랜지스터(Drv)의 드레인과, OLED의 애노드 사이의 접속을 제어하는, 스위칭 트랜지스터로서 기능한다. 제4 트랜지스터(AZ1)는, 게이트가 제어선에 접속되고, 제어 신호가 공급된다. 또한, 제4 트랜지스터(AZ1)의 드레인은 소광용 전원 공급선으로서의 급전선(13)에 접속되고 소광용 전위(Vss)로 유지되어 있다. 소광용 전위(Vss)는, OLED를 소광 상태로 유지하기 위한 전압이다. 이 제4 트랜지스터(AZ1)는, 급전선(13)과, OLED의 애노드 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다.The third transistor DS functions as a switching transistor that controls the connection between the drain of the driving transistor Drv and the anode of the OLED. The gate of the fourth transistor AZ1 is connected to a control line, and a control signal is supplied. Additionally, the drain of the fourth transistor AZ1 is connected to the feed line 13 as a power supply line for extinction and is maintained at the potential for extinction (Vss). The extinction potential (Vss) is a voltage for maintaining the OLED in an extinction state. This fourth transistor AZ1 functions as a switching transistor that controls the connection between the feed line 13 and the anode of the OLED.

제5 트랜지스터(AZ3)는, 게이트에 제어 신호가 공급된다. 또한, 제5 트랜지스터(AZ3)는, 소스 및 드레인의 일방이, 중계선(12-2)과 접속되고, 중계선(12-2)을 통하여 전송 용량(Cs2)의 제2 전극 및 제2 트랜지스터(AZ2)의 소스 및 드레인의 타방에 접속되어 있다. 또한, 제5 트랜지스터(AZ3)는, 소스 및 드레인의 타방이, 신호선(12-1)과 접속되어 있다. 이 제5 트랜지스터(AZ3)는, 주로, 신호선(12-1)과 중계선(12-2) 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다.A control signal is supplied to the gate of the fifth transistor AZ3. In addition, one of the source and the drain of the fifth transistor AZ3 is connected to the relay line 12-2, and the second electrode of the transfer capacitance Cs2 and the second transistor AZ2 are connected through the relay line 12-2. ) is connected to the other side of the source and drain. Additionally, the source and drain of the fifth transistor AZ3 are connected to the signal line 12-1. This fifth transistor AZ3 mainly functions as a switching transistor that controls the connection between the signal line 12-1 and the relay line 12-2.

화소 용량(Cs1)은, 일방의 전극이 구동 트랜지스터(Drv)의 게이트에 접속되고, 타방의 전극이 급전선(15)(전위(VCCP))에 접속된다. 화소 용량(Cs1)은, 구동 트랜지스터(Drv)의 게이트·소스 사이의 전압을 유지하는 유지 용량으로서 기능한다. 또한, 화소 용량(Cs1)으로서는, 구동 트랜지스터(Drv)의 게이트에 기생하는 용량을 이용해도 좋고, 실리콘 기판에서 서로 다른 도전층에서 절연층을 끼여 지지함에 의해 형성되는 용량을 이용해도 좋다.As for the pixel capacitance Cs1, one electrode is connected to the gate of the driving transistor Drv, and the other electrode is connected to the power supply line 15 (potential VCCP). The pixel capacitance Cs1 functions as a holding capacitance that maintains the voltage between the gate and source of the driving transistor Drv. Additionally, as the pixel capacitance Cs1, a capacitance parasitic on the gate of the driving transistor Drv may be used, or a capacitance formed by sandwiching and supporting insulating layers in different conductive layers on a silicon substrate may be used.

OLED의 애노드는, 화소 회로(11)마다 개별적으로 마련되는 화소 전극이다. 이에 대해, OLED의 캐소드는, 모든 화소 회로(11)에 대해 공통으로 마련되는 공통 전극이고, 화소 회로(11)에서 전원의 저위측이 되는 전위(Vcath)에 유지되어 있다. OLED는, 실리콘 기판에서, 애노드와 광투과성을 갖는 캐소드로 백색 유기 EL층을 끼여 지지한 소자이다. 그리고, OLED의 출사측(캐소드측)에는 RGB의 어느 하나에 대응한 컬러 필터가 겹쳐진다.The anode of OLED is a pixel electrode that is individually provided for each pixel circuit 11. In contrast, the cathode of the OLED is a common electrode commonly provided for all pixel circuits 11, and is held at the potential Vcath, which is the low side of the power supply in the pixel circuit 11. OLED is a device in which a white organic EL layer is sandwiched between an anode and a light-transmitting cathode supported on a silicon substrate. And, a color filter corresponding to one of RGB is overlapped on the emission side (cathode side) of the OLED.

이와 같은 OLED에서, 애노드로부터 캐소드에 전류가 흐르면, 애노드로부터 주입된 정공과 캐소드로부터 주입된 전자가 유기 EL층에서 재결합하여 여기자(勵起子)가 생성되고, 백색광이 발생한다. 이때에 발생한 백색광은, 실리콘 기판(애노드)과는 반대측의 캐소드를 투과하고, 컬러 필터에 의한 착색을 경유하여, 관찰자측에 시인된다.In such an OLED, when a current flows from the anode to the cathode, holes injected from the anode and electrons injected from the cathode recombine in the organic EL layer to generate excitons and generate white light. The white light generated at this time passes through the cathode on the opposite side to the silicon substrate (anode) and is visible to the observer through coloring by a color filter.

도 4의 구동 타이밍 차트를 참조하여 종래의 화소 회로의 동작의 개략을 설명한다. 1수평 주사 기간은, 발광 기간과, 소광 기간과, 초기화 기간과, Vth 보정 기간과, 신호 기록 기간으로 나누어진다. 시간적으로는, 발광 기간→ 소광 기간→ 초기화 기간→ Vth 보정 기간→ 기록 기간→ 발광 기간이라는 사이클의 반복이 된다. 도 4는, 화소 회로(11)를 구성하는 트랜지스터의 온/오프의 상태를 나타내고 있다. 하이 레벨이 트랜지스터의 오프 상태를 나타내고, 로우 레벨이 트랜지스터의 온 상태를 나타내고 있다. 또한, Gate는, 구동 트랜지스터(Drv)의 게이트 전위를 나타낸다.An outline of the operation of a conventional pixel circuit will be described with reference to the driving timing chart in FIG. 4. 1The horizontal scanning period is divided into a light emission period, an extinction period, an initialization period, a Vth correction period, and a signal recording period. In terms of time, the cycle of light emission period → extinction period → initialization period → Vth correction period → recording period → light emission period is repeated. FIG. 4 shows the on/off states of the transistors constituting the pixel circuit 11. The high level indicates the off state of the transistor, and the low level indicates the on state of the transistor. Additionally, Gate represents the gate potential of the driving transistor (Drv).

발광 기간에서는, 제3 트랜지스터(DS)가 온 하고, 트랜지스터(WS, AZ2, AZ1, AZ3)가 오프 한다. 이에 의해, 구동 트랜지스터(Drv)는, 화소 용량(Cs1)에 의해 유지된 전압, 즉 게이트·소스 사이의 전압에 응한 구동 전류를 OLED에 공급한다. OLED에 대해, 구동 트랜지스터(Drv)에 의해 각 화소의 지정 계조에 응한 계조 전위에 응한 전류가 공급되고, 당해 전류에 응한 휘도로 OLED가 발광한다. 여기서, 발광 기간에서, 트랜지스터(OFS)가 오프 하고, 트랜스미션 게이트(42)가 오프 한다.In the light emission period, the third transistor DS is turned on and the transistors WS, AZ2, AZ1, and AZ3 are turned off. Thereby, the driving transistor Drv supplies a driving current corresponding to the voltage maintained by the pixel capacitance Cs1, that is, the voltage between the gate and the source, to the OLED. A current corresponding to the gray level potential corresponding to the specified gray level of each pixel is supplied to the OLED by the driving transistor Drv, and the OLED emits light with a luminance corresponding to the current. Here, in the light emission period, the transistor OFS is turned off and the transmission gate 42 is turned off.

발광 기간으로부터 트랜지스터(DS)가 오프 하고, 트랜지스터(AZ1)가 온이 되어, 소광 기간으로 이행한다. 이에 의해, OLED에 공급되는 전류의 경로가 차단되기 때문에, OLED는, 소광 상태가 된다.From the light emission period, the transistor DS turns off and the transistor AZ1 turns on, transitioning to the extinction period. As a result, the path of the current supplied to the OLED is blocked, so the OLED is in an extinguished state.

그 후의 초기화 기간에서는, 신호선(12-1)에 접속되어 있는 트랜지스터(OFS), 트랜지스터(WS), 트랜지스터(AZ3)가 온이 되고, 신호선(12-1)에 Vth 보정 기준 전압(Vofs)을 기록하여 초기화 동작을 행한다. 이와 함께, 제5 트랜지스터(AZ3)가 온 하고 있기 때문에, 신호선(12-1)과 중계선(12-2)이 접속되고, 전송 용량(Cs2)의 제2 전극도 초기 전위로 설정된다. 이에 의해, 전송 용량(Cs2)이 초기화된다.In the subsequent initialization period, the transistor OFS, transistor WS, and transistor AZ3 connected to the signal line 12-1 are turned on, and the Vth correction reference voltage (Vofs) is applied to the signal line 12-1. Record and perform an initialization operation. At the same time, since the fifth transistor AZ3 is turned on, the signal line 12-1 and the relay line 12-2 are connected, and the second electrode of the transfer capacitor Cs2 is also set to the initial potential. Thereby, the transmission capacity (Cs2) is initialized.

상술한 초기화 기간이 끝나면, Vth 보정 기간이 된다. Vth 보정 기간에서는, 트랜지스터(WS, AZ2, AZ1)가 온 하고, 제3 트랜지스터(DS, AZ3)가 오프 한다. 이때, 구동 트랜지스터(Drv)의 게이트는, 제1 트랜지스터(WS)와 제2 트랜지스터(AZ2)를 통하여 자신의 드레인에 접속되고, 구동 트랜지스터(Drv)에는 드레인 전류가 흘러서 게이트를 충전한다. 즉, 구동 트랜지스터(Drv)의 드레인과 게이트는, 중계선(12-2)에 접속되고, 구동 트랜지스터(Drv)의 임계치 전압을 Vth라고 하면, 구동 트랜지스터(Drv)의 게이트의 전위(Vg)는, (VCCP-Vth)에 수속(收束)하고, Vth 보정이 완료된다.After the above-mentioned initialization period ends, the Vth correction period begins. In the Vth correction period, the transistors (WS, AZ2, AZ1) are turned on, and the third transistors (DS, AZ3) are turned off. At this time, the gate of the driving transistor Drv is connected to its drain through the first transistor WS and the second transistor AZ2, and a drain current flows through the driving transistor Drv to charge the gate. That is, the drain and gate of the driving transistor Drv are connected to the relay line 12-2, and if the threshold voltage of the driving transistor Drv is Vth, the potential Vg of the gate of the driving transistor Drv is: It converges to (VCCP-Vth), and Vth correction is completed.

여기서, Vth 보정 기간에서는, 트랜지스터(OFS)가 온 하고, 트랜스미션 게이트(14)가 오프 한다. 이때, 중계선(12-2)이 짧기 때문에, 중계선(12-2)에 부수되는 기생 용량에의 충전 또는 방전에 필요로 하는 시간이 단축되고, Vth 보정 기간 자체가 단축된다.Here, in the Vth correction period, the transistor OFS is turned on and the transmission gate 14 is turned off. At this time, since the relay line 12-2 is short, the time required to charge or discharge the parasitic capacitance accompanying the relay line 12-2 is shortened, and the Vth correction period itself is shortened.

또한, 제3 트랜지스터(DS)는 오프 하고 있기 때문에, 구동 트랜지스터(Drv)의 드레인은 OLED와 전기적으로 비접속이다. 또한, 초기화 기간과 마찬가지로 제4 트랜지스터(AZ1)가 온 함에 의해, OLED의 애노드와 급전선(13)이 접속되고, 애노드의 전위가 소광용 전위(Vss)로 설정된다.Additionally, since the third transistor DS is off, the drain of the driving transistor Drv is not electrically connected to the OLED. Additionally, as in the initialization period, when the fourth transistor AZ1 turns on, the anode of the OLED and the feed line 13 are connected, and the potential of the anode is set to the potential for extinction (Vss).

상술한 Vth 보정 기간을 종료하면, 기록 기간이 시작한다. 기록 기간에서는, 화소 회로(11)에서는 트랜지스터(WS, AZ1)가 온 하는 한편, 트랜지스터(AZ2, DS, AZ3)가 오프 한다. 기록 기간에서는, 트랜지스터(OFS)가 오프 하고, 트랜스미션 게이트(14)가 온 한다. 이 때문에, 전송 용량(Cs2)의 일방의 전극에 대해 계조 전위가 공급된다. 그리고, 계조 전위가 레벨 시프트된 신호가, 구동 트랜지스터(Drv)의 게이트에 공급되고, 화소 용량(Cs1)에 기록된다.Upon completion of the above-mentioned Vth correction period, the recording period begins. In the writing period, in the pixel circuit 11, the transistors WS and AZ1 are turned on, while the transistors AZ2, DS, and AZ3 are turned off. In the writing period, the transistor OFS is turned off and the transmission gate 14 is turned on. For this reason, the gray level potential is supplied to one electrode of the transfer capacitance Cs2. Then, a signal whose gray level potential is level shifted is supplied to the gate of the driving transistor Drv and written into the pixel capacitance Cs1.

또한, 제3 트랜지스터(DS)는 오프 하고 있기 때문에, 구동 트랜지스터(Drv)의 드레인은 OLED와 전기적으로 비접속이다. 또한, 초기화 기간과 마찬가지로 제4 트랜지스터(AZ1)가 온 함에 의해, OLED의 애노드와 급전선(13)이 접속되고, 애노드의 전위가 소광용 전위(Vss)로 초기화된다. 그리고, 상술한 발광 기간으로 이행한다.Additionally, since the third transistor DS is off, the drain of the driving transistor Drv is not electrically connected to the OLED. Additionally, as in the initialization period, when the fourth transistor AZ1 turns on, the anode of the OLED and the feed line 13 are connected, and the potential of the anode is initialized to the potential for extinction (Vss). Then, it transitions to the above-mentioned light emission period.

<2. 본 기술의 한 실시 형태><2. One embodiment of the present technology>

상술한 종래의 화소 회로(11)는, 제1 트랜지스터(WS)가 온인 상태에서, Vth 보정 동작이 행해진다. 따라서 Vth 보정의 전압은, 화소 용량(Cs1)뿐만 아니라, 중계선(12-2)의 기생 용량(Cp)에 기록된다. 이 중계선(12-2)은, 복수 화소에서 공유화된 구성으로 되어 있고, 공유하는 화소수에 응하여 용량치가 변화한다. 공유하는 화소수를 적게 하면 용량치가 작아지고, Vth 보정 스피드를 빨리 할 수 있고, 고속 구동에 유리한 동작이 된다. 한편으로, 트랜지스터 수와 용량 소자를 합쳐서 8소자로 구성할 필요가 있어, 소자수가 많고, 고정밀 레이아웃의 방해가 된다는 디메리트가 있다.In the conventional pixel circuit 11 described above, Vth correction operation is performed with the first transistor WS turned on. Therefore, the Vth correction voltage is recorded not only in the pixel capacitance Cs1 but also in the parasitic capacitance Cp of the relay line 12-2. This relay line 12-2 is configured to be shared by a plurality of pixels, and the capacitance value changes depending on the number of shared pixels. If the number of shared pixels is reduced, the capacity value becomes smaller, the Vth correction speed can be faster, and operation is advantageous for high-speed operation. On the other hand, it has the disadvantage of requiring a total of 8 elements for the number of transistors and capacitance elements, which has the disadvantage of having a large number of elements and hindering high-precision layout.

본 기술은, 이러한 화소 회로의 기능을 유지하면서, 소자수를 삭감하는 화소 회로를 제공한다. 도 1은, 본 기술의 한 실시 형태의 회로도이다. 한 실시 형태는, 도 3의 회로 구성에서 제5 트랜지스터(AZ3)를 삭제한 구성을 갖는다. 또한, 신호선(12-1)에 대해 트랜지스터(RST)를 통하여 소정 전압(rst)을 인가하도록 되어 있다. 트랜지스터(RST)의 게이트에 제어 신호가 공급된다.This technology provides a pixel circuit that reduces the number of elements while maintaining the functions of the pixel circuit. 1 is a circuit diagram of one embodiment of the present technology. One embodiment has a configuration in which the fifth transistor AZ3 is deleted from the circuit configuration in FIG. 3 . Additionally, a predetermined voltage (rst) is applied to the signal line 12-1 through a transistor (RST). A control signal is supplied to the gate of the transistor (RST).

도 2는, 본 기술의 한 실시 형태의 구동 타이밍을 도시한다. 발광 기간에서는, 제3 트랜지스터(DS)가 온 하고, 트랜지스터(WS, AZ1, AZ2)가 오프 한다. 이에 의해, 구동 트랜지스터(Drv)는, 화소 용량(Cs1)에 의해 유지된 전압, 즉 게이트·소스 사이의 전압에 응한 구동 전류를 OLED에 공급한다. OLED에 대해, 구동 트랜지스터(Drv)에 의해 각 화소의 지정 계조에 응한 계조 전위에 응한 전류가 공급되고, 당해 전류에 응한 휘도로 OLED가 발광한다. 여기서, 발광 기간에서, 트랜지스터(RST)가 오프 하고, 트랜스미션 게이트(42)가 오프 한다.Figure 2 shows the drive timing of one embodiment of the present technology. In the light emission period, the third transistor DS is turned on and the transistors WS, AZ1, and AZ2 are turned off. Thereby, the driving transistor Drv supplies a driving current corresponding to the voltage maintained by the pixel capacitance Cs1, that is, the voltage between the gate and the source, to the OLED. A current corresponding to the gray level potential corresponding to the specified gray level of each pixel is supplied to the OLED by the driving transistor Drv, and the OLED emits light with a luminance corresponding to the current. Here, in the light emission period, the transistor RST is turned off and the transmission gate 42 is turned off.

발광 기간에서, 제1 트랜지스터(WS), 제4 트랜지스터(AZ1), 제2 트랜지스터(AZ2) 및 트랜지스터(RST)를 온으로 하고 소광 상태로 이행한다. 이와 함께, Vth 보정 준비를 위해, 트랜지스터(AZ2), 트랜지스터(DS) 및 트랜지스터(AZ1)를 통하여 급전선(13)의 소광용 전위(Vss)를 기록한다.In the light emission period, the first transistor WS, fourth transistor AZ1, second transistor AZ2, and transistor RST are turned on and transition to an extinguished state. At the same time, in order to prepare for Vth correction, the extinction potential (Vss) of the feed line 13 is recorded through the transistor AZ2, transistor DS, and transistor AZ1.

여기서, 소광용 전위(Vss)는, OLED를 소광하면서, Vth 보정 준비시에 구동 트랜지스터(Drv)가 턴온하는 전압 설정으로 되어 있다.Here, the extinction potential (Vss) is set to a voltage setting that turns on the driving transistor (Drv) when preparing for Vth correction while extinguishing the OLED.

여기서, 트랜지스터(AZ1, AZ2 및 DS)를 온으로 하기 위한 전압을 V_Low로 나타내고, 트랜지스터(AZ1, AZ2 및 DS)의 임계치 전압을 Vth(AZ1)=Vth(AZ2)=Vth(DS)=Vth로 하면, 구동 트랜지스터(Drv)의 게이트 전압(Vg)은, 다음의 식으로 표시된다.Here, the voltage for turning on the transistors (AZ1, AZ2, and DS) is expressed as V_Low, and the threshold voltage of the transistors (AZ1, AZ2, and DS) is expressed as Vth(AZ1)=Vth(AZ2)=Vth(DS)=Vth. Then, the gate voltage (Vg) of the driving transistor (Drv) is expressed by the following equation.

Vss<|Vth|+V_Low일 때, Vg=|Vth|+V_LowWhen Vss<|Vth|+V_Low, Vg=|Vth|+V_Low

Vss≥|Vth|+V_Low일 때, Vg=VssWhen Vss≥|Vth|+V_Low, Vg=Vss

그 후, 제3 트랜지스터(DS)를 오프 함에 의해, Vth 보정 기간이 시작한다. 제3 트랜지스터(DS)는 오프 하면, 구동 트랜지스터(Drv)의 드레인은 OLED와 비접속이 된다. 구동 트랜지스터(Drv)의 게이트가 (VCCP-Vth)에 수속하여 Vth 보정 기간이 완료한다.After that, the Vth correction period starts by turning off the third transistor DS. When the third transistor DS is turned off, the drain of the driving transistor Drv is not connected to the OLED. The gate of the driving transistor (Drv) converges to (VCCP-Vth) and the Vth correction period is completed.

Vth 보정 기간 후에 기록 기간으로 이행한다. 기록 기간에서는, 제1 트랜지스터(WS)가 온 하고, 제3 트랜지스터(DS)가 오프 하고, 제4 트랜지스터(AZ1)가 온 하고, 제3 트랜지스터(AZ3) 및 트랜지스터(RST)가 오프 한다. Vsig 전압이 VCCP로부터(VCCP-Vsig)에 천이하면, 게이트 전압은, 다음의 식으로 표시하는 것으로 천이한다.After the Vth correction period, transition to the recording period. In the writing period, the first transistor WS is on, the third transistor DS is off, the fourth transistor AZ1 is on, and the third transistor AZ3 and the transistor RST are off. When the Vsig voltage transitions from VCCP to (VCCP-Vsig), the gate voltage transitions as expressed by the following equation.

VCCP-Vth-Vdata×Cs2/(Cs1+Cs2)VCCP-Vth-Vdata×Cs2/(Cs1+Cs2)

이와 같이, 구동 트랜지스터(Drv)의 게이트 전압이 Vth를 반영한 전압이 되고, 발광시에 Vth가 캔슬된다. 그 후, 제1 트랜지스터(WS) 및 제4 트랜지스터(AZ1)가 오프, 제3 트랜지스터(DS)가 온이 되고, 발광 기간으로 이행한다.In this way, the gate voltage of the driving transistor Drv becomes a voltage reflecting Vth, and Vth is canceled when light is emitted. After that, the first transistor WS and the fourth transistor AZ1 turn off, the third transistor DS turns on, and the transition to the light emission period occurs.

상술한 바와 같이, 종래의 6트랜지스터 2콘덴서의 구성에서 트랜지스터(AZ3)를 삭제해 5트랜지스터 2콘덴서의 구성으로 해도, Vth 보정 준비 전압을 Vss로부터 기록하는 구동 타이밍으로 함에 의해, 종래의 구성과 마찬가지로 Vth 보정 동작을 행할 수가 있다. 즉, 본 기술의 화소 회로는, Vth 보정 준비시에, Vth 보정 준비 전압을 신호선으로부터 기록하는 것이 아니고, 발광 소자로서의 OLED의 애노드에 스위치 트랜지스터를 통하여 접속되는 전원을 이용하는 것이다. 이와 같이 소자수를 감소할 수 있기 때문에, 고정밀 화소 레이아웃에 유리한 화소 회로를 실현할 수 있다.As described above, even if the transistor (AZ3) is deleted from the conventional 6-transistor, 2-condenser configuration to create a 5-transistor, 2-condenser configuration, the drive timing is set to record the Vth correction preparation voltage from Vss, just like the conventional configuration. Vth correction operation can be performed. That is, the pixel circuit of the present technology does not record the Vth correction preparation voltage from a signal line when preparing for Vth correction, but uses a power source connected to the anode of the OLED as a light emitting element through a switch transistor. Since the number of elements can be reduced in this way, a pixel circuit advantageous for high-precision pixel layout can be realized.

<3. 변형례><3. Variation example>

이상, 본 기술의 실시 형태에 관해 구체적으로 설명했지만, 상술한 각 실시 형태로 한정되는 것이 아니고, 본 기술의 기술적 사상에 의거한 각종의 변형이 가능하다. 예를 들면 다음에 기술하는 바와 같은 각종의 변형이 가능하다. 또한, 다음에 기술하는 변형의 양태는, 임의로 선택된 1 또는 복수를, 적절하게 조합시킬 수도 있다. 또한, 상술한 실시 형태의 구성, 방법, 공정, 형상, 재료 및 수치 등은, 본 기술의 주지를 일탈하지 않는 한, 서로 조합시키는 것이 가능하다.Although the embodiments of the present technology have been described in detail above, they are not limited to the above-described embodiments, and various modifications are possible based on the technical spirit of the present technology. For example, various modifications as described below are possible. Additionally, the modifications described below may be an appropriate combination of one or more arbitrarily selected elements. In addition, the configuration, method, process, shape, material, and numerical value of the above-described embodiments can be combined with each other as long as they do not deviate from the main point of the present technology.

상술한 실시 형태에서는, 트랜지스터를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절히 조합하여도 좋다.In the above-described embodiment, the transistors are unified into the P-channel type, but they may be unified into the N-channel type. Additionally, the P-channel type and N-channel type may be appropriately combined.

상술한 실시 형태에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 응한 휘도로 발광하는 것이면 좋다.In the above-described embodiment, OLED, which is a light-emitting element, is exemplified as the electro-optical element. However, for example, an inorganic light-emitting diode or LED (Light Emitting Diode) that emits light with a luminance corresponding to a current may be used.

<4. 응용례><4. Application example>

다음에, 실시 형태 등이나 응용례에 관한 전기 광학 장치를 적용한 전자 기기에 관해 설명한다. 전기 광학 장치는, 화소가 소사이즈이고 고정밀 표시의 용도에 적합하다. 그래서, 전자 기기로서, 헤드 마운트·디스플레이, 스마트 안경, 스마트폰, 디지털 카메라의 전자식 뷰파인더 등의 표시 장치에 적용할 수 있다.Next, electronic devices to which electro-optical devices are applied, including embodiments and application examples, will be described. Electro-optical devices have small pixels and are suitable for high-precision display purposes. Therefore, as electronic devices, it can be applied to display devices such as head-mounted displays, smart glasses, smartphones, and electronic viewfinders of digital cameras.

또한, 본 기술은, 이하와 같은 구성도 취할 수 있다.Additionally, this technology can also have the following configuration.

(1)(One)

신호선과,signal line,

중계선과,relay line,

주사선과,scan line,

소광용 전원을 공급하는 급전선과,A feeder line that supplies power for extinction,

상기 신호선 및 상기 중계선의 사이에 접속된 전송 용량과,a transmission capacity connected between the signal line and the relay line,

상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,a pixel circuit provided corresponding to the relay line and the scan line;

상기 화소 회로를 구동하는 구동 회로를 가지고,Having a driving circuit that drives the pixel circuit,

상기 화소 회로는,The pixel circuit is,

게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,A driving transistor having a gate electrode, a first current stage, and a second current stage,

상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,a light-emitting element that emits light with a brightness corresponding to the magnitude of a current supplied through the driving transistor;

상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극의 사이에 접속된 제1 트랜지스터와,a first transistor connected between the relay line and the gate electrode of the driving transistor;

상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,a second transistor for conducting the first current terminal of the driving transistor and the gate electrode of the driving transistor;

상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,a third transistor inserted between the first current terminal and one terminal of the light emitting element;

상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,Comprising a fourth transistor inserted between the feed line and one terminal of the light emitting element,

상기 구동 회로는,The driving circuit is,

상기 발광 소자의 발광 기간에서, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,In the light emission period of the light emitting element, the first transistor, the second transistor, and the fourth transistor are turned on, and the transition to an extinction period occurs, and the first transistor, the second transistor, Writing the quenching power source to the gate electrode of the driving transistor through the third transistor and the fourth transistor,

상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성된 전기 광학 장치.An electro-optical device configured to correct the threshold voltage of the driving transistor by turning off the third transistor and drive the gate electrode of the driving transistor to a voltage reflecting the threshold voltage.

(2)(2)

상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정된 (1)에 기재된 전기 광학 장치.The electro-optical device according to (1), wherein the extinction power supply is set to turn on the driving transistor during the extinction period while extinguishing the light-emitting element.

(3)(3)

일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 (1) 또는 (2)에 기재된 전기 광학 장치.One electrode is connected to the gate electrode of the driving transistor, the other electrode is connected to a voltage supply line, and has a pixel capacity for maintaining the voltage between the gate and source of the driving transistor. Electro-optical devices.

(4)(4)

(1)에 기재된 전기 광학 장치를 구비하는 전자 기기.An electronic device including the electro-optical device described in (1).

(5)(5)

신호선과,signal line,

중계선과,relay line,

주사선과,scan line,

소광용 전원을 공급하는 급전선과,A feeder line that supplies power for extinction,

상기 신호선 및 상기 중계선의 사이에 접속된 제1 용량과,a first capacitor connected between the signal line and the relay line;

상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,a pixel circuit provided corresponding to the relay line and the scan line;

상기 화소 회로를 구동하는 구동 회로를 가지고,Having a driving circuit that drives the pixel circuit,

상기 화소 회로는,The pixel circuit is,

게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,A driving transistor having a gate electrode, a first current stage, and a second current stage,

상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,a light-emitting element that emits light with a brightness corresponding to the magnitude of a current supplied through the driving transistor;

상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극과의 사이에 접속된 제1 트랜지스터와,a first transistor connected between the relay line and the gate electrode of the driving transistor;

상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,a second transistor for conducting the first current terminal of the driving transistor and the gate electrode of the driving transistor;

상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,a third transistor inserted between the first current terminal and one terminal of the light emitting element;

상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,Comprising a fourth transistor inserted between the feed line and one terminal of the light emitting element,

상기 구동 회로는,The driving circuit is,

상기 발광 소자의 발광 기간에서, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,In the light emission period of the light emitting element, the first transistor, the second transistor, and the fourth transistor are turned on, and the transition to an extinction period occurs, and the first transistor, the second transistor, Writing the quenching power source to the gate electrode of the driving transistor through the third transistor and the fourth transistor,

상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하는 전기 광학 장치의 구동 방법.A method of driving an electro-optical device in which the threshold voltage of the driving transistor is corrected by turning off the third transistor, and the voltage of the gate electrode of the driving transistor is driven to a voltage reflecting the threshold voltage.

(6)(6)

상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정되는 (5)에 기재된 전기 광학 장치의 구동 방법.The method of driving an electro-optical device according to (5), wherein the extinction power supply is set to turn on the driving transistor during the extinction period while extinguishing the light-emitting element.

(7)(7)

상기 화소 회로가, 일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 (5) 또는 (6)에 기재된 전기 광학 장치의 구동 방법.(5) wherein the pixel circuit has one electrode connected to the gate electrode of the driving transistor, the other electrode connected to a voltage supply line, and a pixel capacitance that maintains a voltage between the gate and source of the driving transistor; or The method of driving the electro-optical device described in (6).

11: 화소 회로
12-1: 신호선
12-2: 중계선
13, 15: 급전선
14: 트랜스미션 게이트
16: 주사선
VCCP: 급전선
Drv, WS, AZ2, DS, AZ1, AZ3: 트랜지스터
Cs1: 화소 용량
Cs2: 전송 용량
Vss: 소광용 전위
11: Pixel circuit
12-1: Signal line
12-2: relay line
13, 15: feeder line
14: Transmission gate
16: scan line
VCCP: Feeder line
Drv, WS, AZ2, DS, AZ1, AZ3: transistors
Cs1: pixel capacity
Cs2: transmission capacity
Vss: potential for extinction

Claims (7)

신호선과,
중계선과,
주사선과,
소광용 전원을 공급하는 급전선과,
상기 신호선 및 상기 중계선의 사이에 접속된 전송 용량과,
상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,
상기 화소 회로를 구동하는 구동 회로를 가지고,
상기 화소 회로는,
게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,
상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,
상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극과의 사이에 접속된 제1 트랜지스터와,
상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,
상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,
상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
상기 구동 회로는,
상기 발광 소자의 발광 기간에서 소광 상태로 이행시, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하여 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,
상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성된 것을 특징으로 하는 전기 광학 장치.
signal line,
relay line,
scan line,
A feeder line that supplies power for extinction,
a transmission capacity connected between the signal line and the relay line,
a pixel circuit provided corresponding to the relay line and the scan line;
Having a driving circuit that drives the pixel circuit,
The pixel circuit is,
A driving transistor having a gate electrode, a first current stage, and a second current stage,
a light-emitting element that emits light with a brightness corresponding to the magnitude of a current supplied through the driving transistor;
a first transistor connected between the relay line and the gate electrode of the driving transistor;
a second transistor for conducting the first current terminal of the driving transistor and the gate electrode of the driving transistor;
a third transistor inserted between the first current terminal and one terminal of the light emitting element;
Comprising a fourth transistor inserted between the feed line and one terminal of the light emitting element,
The driving circuit is,
When the light emitting element transitions from the light emission period to the extinction state, the first transistor, the second transistor, and the fourth transistor are turned on to transition to the extinction period, and the first transistor and the fourth transistor are switched on. Writing the quenching power supply to the gate electrode of the driving transistor through the second transistor, the third transistor, and the fourth transistor,
An electro-optical device, characterized in that the electro-optical device is configured to correct the threshold voltage of the driving transistor by turning off the third transistor, and to drive the gate electrode of the driving transistor to a voltage reflecting the threshold voltage.
제1항에 있어서,
상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정되는 것을 특징으로 하는 전기 광학 장치.
According to paragraph 1,
The electro-optical device, wherein the extinction power source is set to turn on the driving transistor during the extinction period while extinguishing the light-emitting element.
제1항에 있어서,
일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 것을 특징으로 하는 전기 광학 장치.
According to paragraph 1,
An electro-optical device, characterized in that one electrode is connected to the gate electrode of the driving transistor, and the other electrode is connected to a voltage supply line, and has a pixel capacitance for maintaining the voltage between the gate and source of the driving transistor.
제1항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.An electronic device comprising the electro-optical device according to claim 1. 신호선과,
중계선과,
주사선과,
소광용 전원을 공급하는 급전선과,
상기 신호선 및 상기 중계선의 사이에 접속된 제1 용량과,
상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,
상기 화소 회로를 구동하는 구동 회로를 가지고,
상기 화소 회로는,
게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,
상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,
상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극의 사이에 접속된 제1 트랜지스터와,
상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,
상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,
상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
상기 구동 회로는,
상기 발광 소자의 발광 기간에서 소광 상태로 이행시, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하여 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,
상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
signal line,
relay line,
scan line,
A feeder line that supplies power for extinction,
a first capacitor connected between the signal line and the relay line;
a pixel circuit provided corresponding to the relay line and the scan line;
Having a driving circuit that drives the pixel circuit,
The pixel circuit is,
A driving transistor having a gate electrode, a first current stage, and a second current stage,
a light-emitting element that emits light with a brightness corresponding to the magnitude of a current supplied through the driving transistor;
a first transistor connected between the relay line and the gate electrode of the driving transistor;
a second transistor for conducting the first current terminal of the driving transistor and the gate electrode of the driving transistor;
a third transistor inserted between the first current terminal and one terminal of the light emitting element;
Comprising a fourth transistor inserted between the feed line and one terminal of the light emitting element,
The driving circuit is,
When the light emitting element transitions from the light emission period to the extinction state, the first transistor, the second transistor, and the fourth transistor are turned on to transition to the extinction period, and the first transistor and the fourth transistor are switched on. Writing the quenching power supply to the gate electrode of the driving transistor through the second transistor, the third transistor, and the fourth transistor,
A method of driving an electro-optical device, wherein the threshold voltage of the driving transistor is corrected by turning off the third transistor, and the voltage of the gate electrode of the driving transistor is driven to a voltage reflecting the threshold voltage.
제5항에 있어서,
상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정되는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
According to clause 5,
A method of driving an electro-optical device, wherein the extinction power source is set to turn on the driving transistor during the extinction period while extinguishing the light-emitting element.
제5항에 있어서,
상기 화소 회로가, 일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
According to clause 5,
The pixel circuit is characterized in that one electrode is connected to the gate electrode of the driving transistor, the other electrode is connected to a voltage supply line, and has a pixel capacitance that maintains a voltage between the gate and source of the driving transistor. Method of driving an electro-optical device.
KR1020217003191A 2018-08-20 2019-08-19 Electro-optical devices, electronic devices and driving methods KR102632645B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247003342A KR20240019384A (en) 2018-08-20 2019-08-19 Electro-optical device, electronic apparatus, and driving method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018153910 2018-08-20
JPJP-P-2018-153910 2018-08-20
PCT/JP2019/032287 WO2020040090A1 (en) 2018-08-20 2019-08-19 Electro-optical device, electronic apparatus, and driving method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247003342A Division KR20240019384A (en) 2018-08-20 2019-08-19 Electro-optical device, electronic apparatus, and driving method

Publications (2)

Publication Number Publication Date
KR20210042315A KR20210042315A (en) 2021-04-19
KR102632645B1 true KR102632645B1 (en) 2024-02-02

Family

ID=69593135

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217003191A KR102632645B1 (en) 2018-08-20 2019-08-19 Electro-optical devices, electronic devices and driving methods
KR1020247003342A KR20240019384A (en) 2018-08-20 2019-08-19 Electro-optical device, electronic apparatus, and driving method

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020247003342A KR20240019384A (en) 2018-08-20 2019-08-19 Electro-optical device, electronic apparatus, and driving method

Country Status (5)

Country Link
JP (1) JP7389039B2 (en)
KR (2) KR102632645B1 (en)
CN (2) CN112567448B (en)
DE (1) DE112019004175T5 (en)
WO (1) WO2020040090A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298973A (en) 2006-04-05 2007-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device, display device, and electronic device
JP2016038425A (en) 2014-08-06 2016-03-22 セイコーエプソン株式会社 Electro-optic device, electronic equipment, and method for driving electro-optic device
JP2016139078A (en) 2015-01-29 2016-08-04 セイコーエプソン株式会社 Display device, electro-optic device, and electronic apparatus
JP2017083798A (en) 2015-10-30 2017-05-18 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and driving method of electro-optical device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056265B2 (en) * 2007-08-15 2012-10-24 ソニー株式会社 Display device and electronic device
CA2631683A1 (en) * 2008-04-16 2009-10-16 Ignis Innovation Inc. Recovery of temporal non-uniformities in active matrix displays
WO2012164474A2 (en) * 2011-05-28 2012-12-06 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP5887973B2 (en) * 2012-02-13 2016-03-16 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus
TWI488348B (en) * 2012-05-24 2015-06-11 Au Optronics Corp Pixel circuit of the light emitting diode display, the driving method thereof and the light emitting diode display
KR102193782B1 (en) * 2014-06-10 2020-12-23 삼성디스플레이 주식회사 Pixel and organic light emitting display device and driving method thereof
JP6492447B2 (en) * 2014-08-05 2019-04-03 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and driving method of electro-optical device
JP6657800B2 (en) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and method of driving electro-optical device
KR102561294B1 (en) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298973A (en) 2006-04-05 2007-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device, display device, and electronic device
JP2016038425A (en) 2014-08-06 2016-03-22 セイコーエプソン株式会社 Electro-optic device, electronic equipment, and method for driving electro-optic device
JP2016139078A (en) 2015-01-29 2016-08-04 セイコーエプソン株式会社 Display device, electro-optic device, and electronic apparatus
JP2017083798A (en) 2015-10-30 2017-05-18 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and driving method of electro-optical device

Also Published As

Publication number Publication date
JPWO2020040090A1 (en) 2021-08-26
KR20240019384A (en) 2024-02-14
CN112567448A (en) 2021-03-26
DE112019004175T5 (en) 2021-07-29
KR20210042315A (en) 2021-04-19
CN118015995A (en) 2024-05-10
CN112567448B (en) 2024-02-27
JP7389039B2 (en) 2023-11-29
WO2020040090A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US10997916B2 (en) Driving method with compensation for pixel driving circuit, display panel, and display device
KR101074811B1 (en) Pixel circuit, organic light emitting display, and driving method thereof
KR101117731B1 (en) Pixel circuit, and organic light emitting display, and driving method thereof
KR101646812B1 (en) Display device and method for driving same
US11244618B2 (en) AMOLED pixel driving circuit and driving method
WO2017117983A1 (en) Pixel compensation circuit and amoled display device
KR20140126110A (en) Organic Light Emitting Display and Driving Method Thereof
CN108172171B (en) Pixel driving circuit and organic light emitting diode display
JP2009014836A (en) Active matrix type display and driving method therefor
WO2019037301A1 (en) Pixel driving circuit and driving method therefor
WO2019037285A1 (en) Top-emission amoled pixel circuit and drive method therefor
WO2020100616A1 (en) Pixel circuit, display device, drive method for pixel circuit, and electronic device
JP2014085384A (en) Display device and display device drive method
JP2019101098A (en) Display device
KR102414594B1 (en) Light Emitting Display Device and Driving Method thereof
WO2019085119A1 (en) Oled pixel driving circuit, oled display panel, and driving method
KR20150079248A (en) Organic light emitting diode display device including reset driving unit
CN109192139B (en) Pixel compensation circuit
KR102045346B1 (en) Display panel and organic light emmiting display device inculding the same
JP2008122497A (en) Driving circuit of display panel, display device, and driving method of pixel circuit
JP5789585B2 (en) Display device and electronic device
KR102632645B1 (en) Electro-optical devices, electronic devices and driving methods
WO2019080256A1 (en) Oled pixel driving circuit and driving method thereof
KR101954782B1 (en) Organic light-emitting diode display device
JP2014056254A (en) Display unit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant