KR101850153B1

KR101850153B1 - Ｄｃ/ｄｃ 컨버터와 그것을 이용한 전원 장치 및 전자 기기

Info

Publication number: KR101850153B1
Application number: KR1020110133937A
Authority: KR
Inventors: 사또루 나떼
Original assignee: 로무 가부시키가이샤
Priority date: 2010-12-14
Filing date: 2011-12-13
Publication date: 2018-04-18
Also published as: JP2012130122A; JP5785710B2; CN202424528U; TW201233029A; US8724346B2; US20120147631A1; TWI521848B; KR20120066603A

Abstract

제어 회로에 대한 전원 전압의 변동을 억제한다. 변압기(T1)는, 1차 코일(L1), 2차 코일(L2) 및 1차 코일(L1)측에 설치된 보조 코일(L3)을 갖는다. 제1 출력 캐패시터(Co1)는, 그 일단의 전위가 고정된다. 제1 다이오드(D1)는, 제1 출력 캐패시터(Co1)의 타단과 2차 코일(L2)의 일단 사이에, 그 캐소드가 제1 출력 캐패시터(Co1)측으로 되는 방향으로 설치된다. 스위칭 트랜지스터(M1)는, 1차 코일(L1)의 경로 상에 설치된다. 제2 출력 캐패시터(Co2)의 일단의 전위는 고정된다. 제2 다이오드(D2) 및 마스크용 스위치(SW3)는, 제2 출력 캐패시터(Co2)의 타단과 보조 코일(L3)의 일단 사이에 직렬로 설치된다. 제어 회로(10)는, 그 전원 단자에 제2 출력 캐패시터(Co2)에 생기는 전압을 받고, 스위칭 트랜지스터(M1)의 온, 오프를 제어한다.

Description

ＤＣ/ＤＣ 컨버터와 그것을 이용한 전원 장치 및 전자 기기{DC/DC CONVERTER, AND POWER SUPPLY AND ELECTRONIC DEVICE USING THE SAME}

본 발명은, DC/DC 컨버터에 관한 것이다.

텔레비전이나 냉장고를 비롯한 다양한 가전 제품, 혹은 랩탑형 컴퓨터, 휴대 전화 단말기나 PDA(Personal Digital Assistants)를 비롯한 전자 기기는, 외부로부터의 전력을 받아 동작하고, 또한 외부 전원으로부터의 전력에 의해 내장의 전지를 충전 가능하게 되어 있다. 그리고 가전 제품이나 전자 기기(이하, 전자 기기라고 총칭함)에는, 상용 교류 전압을 AC/DC(교류/직류) 변환하는 전원 장치가 내장되거나, 혹은, 전원 장치는, 전자 기기의 외부의 전원 어댑터(AC 어댑터)에 내장된다.

전원 장치는, 교류 전압을 정류하는 정류 회로(다이오드 브릿지 회로)와, 정류된 전압을 강압하여 부하에 공급하는 절연형의 DC/DC 컨버터를 구비한다.

도 1은, 본 발명자가 검토한 DC/DC 컨버터(100r)의 구성을 도시하는 도면이다. DC/DC 컨버터(100r)의 구체적 구성을 당업자에게 잘 알려진 일반적인 기술이라고 간주해서는 안 된다.

DC/DC 컨버터(100r)는, 그 입력 단자(P1)에는, 그 전단에 설치된 정류 회로(도시 생략)로부터의 직류의 입력 전압 V_IN이 입력된다. DC/DC 컨버터(100r)는, 입력 전압 V_IN을 강압하여 출력 단자 P₂에 접속되는 부하에 공급한다.

DC/DC 컨버터(100r)는, 주로 스위칭 트랜지스터(M1), 변압기(T1), 제1 다이오드(D1), 제1 출력 캐패시터(Co1), 제어 회로(10r), 피드백 회로(20r)를 구비한다. DC/DC 컨버터(100r)는, 변압기(T1)의 1차측 영역과 2차측 영역이 전기적으로 절연되어 있지 않으면 안 된다. 피드백 회로(20r)는, 출력 전압 V_OUT를 분압하는 저항 R1, R2와, 션트 레귤레이터(22), 포토 커플러(24)를 구비한다.

션트 레귤레이터(22)는, 분압된 출력 전압 V_OUT'와, 출력 전압 V_OUT의 목표값에 따른 기준 전압 V_REF와의 오차를 증폭하는 오차 증폭기이다. 포토 커플러(24)는, 출력 전압 V_OUT와 목표 전압과의 오차에 따른 피드백 신호를, 제어 회로(10r)에 피드백한다. 제어 회로(10r)는, 출력 전압 V_OUT가 목표값과 일치하도록 스위칭 트랜지스터(M1)의 온, 오프의 듀티비를 펄스 변조를 이용하여 제어한다.

제어 회로(10r)는, 10V 정도의 전원 전압 V_CC로 동작 가능한 바, 이것을 입력 전압 V_IN(140V 정도)을 이용하여 구동하면, 효율이 악화된다. 한편, DC/DC 컨버터(100r)에 의해 강압된 전압 V_OUT는 변압기(T1)의 2차측에 발생하므로, 이 전압 V_OUT를 1차측에 설치된 제어 회로(10r)에 공급할 수는 없다.

따라서 변압기(T1)의 1차측에는, 보조 코일(L3)이 설치된다. 보조 코일(L3), 제2 다이오드(D2) 및 제2 출력 캐패시터(Co2)는, 제어 회로(10r)에 대한 전원 전압 V_CC를 생성하기 위한 보조적인 DC/DC 컨버터로서 기능한다. 이 DC/DC 컨버터(100r)에서는, 전원 전압 V_CC는, 출력 전압 V_OUT에 비례하고, 그 비례 계수는, 변압기(T1)의 2차 코일(L2)과 보조 코일(L3)의 권선비로 정해진다.

V_CC=V_OUT×N_D/N_S

여기서, N_S는 2차 코일(L2)의 권취수, N_D는 보조 코일(L3)의 권취수이다.

[특허 문헌 1] 일본 특허 공개 평9-098571호 공보 [특허 문헌 2] 일본 특허 공개 평2-211055호 공보

본 발명자들은, 이와 같은 DC/DC 컨버터(100r)에 대해서 검토하고, 이하의 과제를 인식하는 데에 이르렀다. 예를 들면 DC/DC 컨버터(100r)가, 텔레비전에 탑재되는 경우를 생각한다. 현재의 상태에서, 텔레비전의 스탠바이 상태에서의 소비 전력은, 0.3W 이하로 억제하는 것이 요구되고 있다. 장래에서는, 더 낮은 소비 전력, 예를 들면 0.1W 이하로 억제하는 것이 요구된다.

스탠바이 상태에서의 전자 기기 전체의 소비 전력을 저감하기 위해서는, 부하인 마이크로컴퓨터나 그 밖의 신호 처리 회로의 소비 전력을 낮출 필요가 있다. 이로 인한 하나의 어프로치로서, 스탠바이 상태에서 DC/DC 컨버터(100r)의 출력 전압 V_OUT를, 통상 상태보다도 저하시키는 것이 생각된다.

예를 들면 통상 상태에서, DC/DC 컨버터(100r)의 출력 전압 V_OUT가 12V이며, 스탠바이 상태에서 이를 6V까지 저하시키는 것으로 한다. 2차 코일(L2)과 보조 코일(L3)의 권선비가 1:1이라고 하면, 통상 상태에서 12V이었던 전원 전압 V_CC가 6V로 저하된다. 그렇게 하면, 제어 회로(10r)의 동작 보증 전압인 V_CC=10V를 크게 하회하기 때문에, DC/DC 컨버터(100) 전체가 적당히 기능하지 않게 된다.

혹은, 제어 회로(10r)는 동작 가능한 것으로 해도, DC/DC 컨버터(100)의 효율이 저하된다. 왜냐하면, 스위칭 트랜지스터(M1)의 게이트 신호의 진폭은, 전원 전압 V_CC에 의존하는 바, 전원 전압 V_CC가 저하되면 스위칭 트랜지스터(M1)의 게이트 신호의 진폭이 작아지고, 스위칭 트랜지스터(M1)의 온 저항이 증대되기 때문이다.

본 발명의 어느 한 양태는 이러한 과제를 감안하여 이루어진 것이며, 그 예시적인 목적의 하나는, 출력 전압을 저하시켜도 동작 가능한, 혹은 고효율을 유지 가능한 절연형의 DC/DC 컨버터의 제공에 있다.

본 발명의 어느 한 양태는, 절연형의 DC/DC 컨버터에 관한 것이다. 이 DC/DC 컨버터는, 1차 코일, 2차 코일 및, 1차 코일측에 설치된 보조 코일을 갖는 변압기로서, 보조 코일은, 2차 코일에 생기는 전압에 제1 계수를 곱한 제1 전압을 발생하는 제1 단자와, 2차 코일에 생기는 전압에 제1 계수보다 큰 제2 계수를 곱한 제2 전압을 발생하는 제2 단자를 갖고 있는 변압기와, 그 일단의 전위가 고정되고, 그 타단이 출력 단자에 접속된 제1 출력 캐패시터와, 제1 출력 캐패시터의 타단과 2차 코일의 일단 사이에, 그 캐소드가 제1 출력 캐패시터측으로 되는 방향으로 설치된 제1 다이오드와, 1차 코일의 경로 상에 설치된 스위칭 트랜지스터와, 그 일단의 전위가 고정된 제2 출력 캐패시터와, 제2 출력 캐패시터의 타단과 보조 코일의 제1 단자 사이에, 그 캐소드가 제2 출력 캐패시터측으로 되는 방향으로 설치된 제2 정류 소자와, 제2 출력 캐패시터의 타단과 보조 코일의 제2 단자 사이에, 그 캐소드가 제2 출력 캐패시터측으로 되는 방향으로 설치된 제3 정류 소자와, 출력 단자의 출력 전압이 제1 레벨로 되는 제1 모드에 있어서, 제2 정류 소자를 포함하는 제1 경로를 선택하고, 출력 전압이 제1 레벨보다 낮은 제2 레벨로 되는 제2 모드에 있어서, 제3 정류 소자를 포함하는 제2 경로를 선택하는 선택 회로와, 그 전원 단자에 제2 출력 캐패시터에 생기는 전압을 받고, 스위칭 트랜지스터의 온, 오프를 제어하는 제어 회로를 구비한다.

보조 코일의 제2 단자에 생기는 전압의 진폭은, 보조 코일의 제1 단자에 생기는 전압의 진폭보다도 크다. 따라서 제2 경로가 유효할 때에 제2 출력 캐패시터에 생기는 전압은, 제1 경로가 유효할 때에 제2 출력 캐패시터에 생기는 전압보다도 커진다. 즉, 통상 상태에서는 제1 경로를 유효하게 해 두고, 출력 전압의 레벨을 저하시킨 경우에는, 제2 경로를 유효하게 함으로써, 출력 전압을 저하시켜도, 제어 회로의 전원 단자에 적절한 레벨의 전원 전압을 공급할 수 있다. 혹은, 제어 회로에 대한 전원 전압이 저하되지 않음으로써, 스위칭 트랜지스터의 온 저항의 저하를 억제하여, DC/DC 컨버터의 효율이 악화되는 것을 방지할 수 있다.

보조 코일은, 권선의 도중에 탭이 설치된 하나의 코일을 포함하고, 탭이 제1 단자이며, 그 일단이 제2 단자이어도 된다.

이 경우, 회로 면적이나 코스트의 증대를 억제할 수 있다.

보조 코일은, 2개의 코일을 포함하고, 한쪽의 코일의 일단이 제1 단자이며, 다른 쪽의 코일의 일단이 제2 단자이어도 된다.

어느 한 양태에 있어서, 제1, 제2 모드의 절환은, 본 DC/DC 컨버터의 부하에 의해 제어되고, 또한 부하는, 모드를 나타내는 제어 신호를 생성 가능하게 구성되어도 된다. DC/DC 컨버터는, 부하로부터의 제어 신호를, 변압기의 2차측으로부터 1차측에 전송하는 제어용 포토 커플러를 더 구비해도 된다. 선택 회로는, 제어 신호에 기초하여 제어되어도 된다.

이 양태에 따르면, 부하에 의해 모드의 절환이 제어되고, 또한 각 모드에 따라서 선택 회로를 적절한 상태로 설정할 수 있다.

어느 한 양태의 DC/DC 컨버터는, 출력 전압과 소정의 기준 전압과의 오차에 따른 오차 신호를 생성하는 오차 증폭기와, 오차 증폭기로부터의 오차 신호를 받고, 오차 신호에 따른 피드백 신호를 변압기의 2차측으로부터 1차측에 전송하는 피드백용 포토 커플러를 더 구비해도 된다. 제어 회로는, 피드백 신호에 기초하여, 스위칭 트랜지스터의 온, 오프를 제어해도 된다.

어느 한 양태의 DC/DC 컨버터는, 출력 전압을 절환 가능한 분압비에 의해 분압하여 오차 증폭기에 출력하는 분압 회로를 더 구비해도 된다. 분압 회로의 분압비는, 제1, 제2 모드에 따라서 절환되어도 된다.

이 양태에서는, 분압 회로의 분압비에 따라서, 출력 전압을 절환할 수 있다.

분압 회로의 분압비는, DC/DC 컨버터의 부하에 의해 절환되고, 또한 부하는, 모드를 나타내는 제어 신호를 생성 가능하게 구성되어도 된다. DC/DC 컨버터는, 부하로부터의 제어 신호를, 변압기의 2차측으로부터 1차측에 전송하는 제어용 포토 커플러를 더 구비해도 된다. 선택 회로는, 제어 신호에 기초하여 제어되어도 된다.

선택 회로는, 제2 출력 캐패시터의 타단과 보조 코일의 일단 사이에, 제3 정류 소자와 직렬로 설치된 제1 스위치를 포함해도 된다.

제1 스위치는, 그 콜렉터가 제2 출력 캐패시터측으로 되도록 배치된 PNP형 바이폴라 트랜지스터를 포함해도 된다.

선택 회로는, 제2 출력 캐패시터의 타단과 보조 코일의 탭 사이에, 제2 정류 소자와 직렬로 설치된 제2 스위치를 더 포함해도 된다.

본 발명의 다른 양태는, 전자 기기이다. 이 전자 기기는, 마이크로컴퓨터와, 그 출력 전압을 마이크로컴퓨터에 공급하는 상술한 어느 하나의 양태의 DC/DC 컨버터를 구비한다. 본 전자 기기의 통상 상태에서, DC/DC 컨버터는, 제1 레벨의 출력 전압을 생성하고, 본 전자 기기의 스탠바이 상태에서, DC/DC 컨버터는, 제1 레벨보다 낮은 제2 레벨의 출력 전압을 생성한다.

이 양태에 따르면, 스탠바이 상태에서의 소비 전력을 저감할 수 있다.

또한, 이상의 구성 요소의 임의의 조합이나 본 발명의 구성 요소나 표현을, 방법, 장치, 시스템 등의 사이에서 서로 치환한 것도 또한, 본 발명의 양태로서 유효하다.

본 발명의 어느 한 양태에 따르면, 출력 전압을 저하시켜도 동작 가능한 절연형의 DC/DC 컨버터를 제공할 수 있다.

도 1은 본 발명자가 검토한 DC/DC 컨버터의 구성을 도시하는 도면.
도 2는 실시 형태에 따른 전자 기기의 구성을 도시하는 회로도.
도 3은 도 2의 제어 회로의 구성예를 나타내는 회로도.
도 4는 제2 변형예에 따른 스위치 제어부의 구성을 도시하는 회로도.
도 5는 제2 변형예에 따른 DC/DC 컨버터의 통상 모드에 있어서의 동작을 나타내는 파형도.
도 6은 변형예에 따른 변압기의 구성을 도시하는 회로도.

이하, 본 발명을 적절한 실시 형태를 기초하여 도면을 참조하면서 설명한다. 각 도면에 도시되는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적절히 중복된 설명은 생략한다. 또한, 실시 형태는, 발명을 한정하는 것이 아니라 예시이며, 실시 형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다.

본 명세서에 있어서, 「부재 A가, 부재 B와 접속된 상태」란, 부재 A와 부재 B가 물리적으로 직접적으로 접속되는 경우나, 부재 A와 부재 B가, 전기적인 접속 상태에 영향을 미치지 않는 다른 부재를 통하여 간접적으로 접속되는 경우도 포함한다.

마찬가지로, 「부재 C가, 부재 A와 부재 B의 사이에 설치된 상태」란, 부재 A와 부재 C, 혹은 부재 B와 부재 C가 직접적으로 접속되는 경우 외에, 전기적인 접속 상태에 영향을 미치지 않는 다른 부재를 통하여 간접적으로 접속되는 경우도 포함한다.

도 2는, 실시 형태에 따른 전자 기기(1)의 구성을 도시하는 회로도이다.

전자 기기(1)는, 예를 들면 텔레비전이나 냉장고, 에어컨 등의 가전 제품이나 컴퓨터이다. 전자 기기(1)는, 마이크로컴퓨터(2), 신호 처리 회로(4), DC/DC 컨버터(100), 정류 회로(102)를 구비한다. 전자 기기(1)는, 서로 절연되는 1차측과 2차측으로 나누어져 있다. 정류 회로(102) 및 DC/DC 컨버터(100)의 절반은 1차측에 배치되고, 전자 기기(1)의 절반과, 마이크로컴퓨터(2), 신호 처리 회로(4)는 2차측에 배치된다.

정류 회로(102)는, 예를 들면 다이오드 정류 회로이며, 상용 교류 전압 등의 교류 전압 V_AC를 받고, 그것을 전파 정류(全波整流)하고, 캐패시터(C1)에 의해 평활화하여 직류 전압 V_DC(=V_IN)를 생성한다. V_AC=100V일 때, V_DC=144V로 된다.

DC/DC 컨버터(100)는, 그 입력 단자(P1)에 직류의 입력 전압 V_IN을 받고, 이것을 강압하여 출력 단자(P2)로부터 출력한다. DC/DC 컨버터(100)와 정류 회로(102)의 사이에는, 도시하지 않은 PFC(Power Factor Correction) 회로를 설치해도 된다. 출력 단자(P2)로부터의 출력 전압 V_OUT는, 마이크로컴퓨터(2) 및 신호 처리 회로(4)에 출력된다. 마이크로컴퓨터(2)는, 전자 기기(1) 전체를 통합적으로 제어한다. 신호 처리 회로(4)는, 특정한 신호 처리를 행하는 블록이며, 예를 들면 외부 기기와의 통신을 행하는 인터페이스 회로나, 화상 처리 회로, 음성 처리 회로 등이 예시된다. 현실의 전자 기기(1)에서는, 그 기능에 따라서 복수의 신호 처리 회로(4)가 설치되는 것은 물론이다. 마이크로컴퓨터(2)의 동작 보증 전압은 예를 들면 6V이며, 신호 처리 회로(4)의 동작 보증 전압은, 마이크로컴퓨터(2)의 그것보다도 높은 12V인 것으로 한다.

이 전자 기기(1)는, 통상 상태(통상 모드라고도 함)와 스탠바이 상태(스탠바이 모드라고도 함)가 절환 가능하게 되어 있다. 통상 모드에서는, 마이크로컴퓨터(2) 및 신호 처리 회로(4)가 동작한다. 따라서, DC/DC 컨버터(100)는, 입력 전압 V_IN을 12V(제1 레벨)로 강압하고, 마이크로컴퓨터(2) 및 신호 처리 회로(4)에 출력한다. 스탠바이 모드에서는, 신호 처리 회로(4)는 비동작 상태로 되고, 마이크로컴퓨터(2)만이 동작하면 된다. 따라서 전자 기기(1) 전체의 소비 전력을 저감하기 위해, DC/DC 컨버터(100)의 출력 전압 V_OUT를 제1 레벨(12V)보다도 낮은 6V(제2 레벨)로 저하시킨다.

본 실시 형태에 있어서, 통상 모드와 스탠바이 모드의 절환은, 마이크로컴퓨터(2)가 행하는 것으로 한다. 또한 마이크로컴퓨터(2)는, 모드를 나타내는 제어 신호 STB(STB 신호라고도 함)를 생성한다. 제어 신호 STB는 스탠바이 모드에 있어서 어서트(asserted)(하이 레벨)되고, 통상 모드에 있어서 니게이트(negated)(로우 레벨)된다.

이상이 전자 기기(1)의 전체 구성이다. 계속해서, 이와 같은 전자 기기(1)에 적절히 이용 가능한 DC/DC 컨버터(100)에 대해서 설명한다.

DC/DC 컨버터(100)는, 주로 변압기(T1), 제1 다이오드(D1), 제2 다이오드(D2), 제3 다이오드(D3), 제1 출력 캐패시터(Co1), 제2 출력 캐패시터(Co2), 스위칭 트랜지스터(M1), 제어 회로(10), 피드백 회로(20), 포토 커플러(30), 선택 회로(16)를 구비한다.

변압기(T1)는, 1차 코일(L1), 2차 코일(L2) 및 1차 코일측에 설치된 보조 코일(L3)을 갖는다. 1차 코일(L1)의 권취수를 N_P, 2차 코일(L2)의 권취수를 N_S로 한다. 또한 보조 코일(L3)의 권취수를 N_D2로 한다. 보조 코일(L3)에는 탭(TP)이 설치되어 있고, 탭(TP)으로부터 저전위측의 권취수를 N_D1로 한다.

보조 코일(L3)의 탭(TP)(제1 단자(N3a)라고도 함)에는, 2차 코일(L2)에 생기는 전압 V_S에 제1 계수(권선비 N_D1/N_S)를 곱한 제1 전압 V_D1이 발생한다. 또한 보조 코일(L3)의 일단(제2 단자(N3b))에는, 2차 코일(L2)에 생기는 전압 V_S에 제1 계수보다 큰 제2 계수(N_D2/N_S)를 곱한 제2 전압 V_D2가 발생한다. 본 실시 형태에서는, N_S:N_D1:N_D2=1:1:2로 한다.

스위칭 트랜지스터(M1), 1차 코일(L1), 2차 코일(L2), 제1 다이오드(D1), 제1 출력 캐패시터(Co1)는, 제1 컨버터(메인 컨버터)를 형성한다. 제1 출력 캐패시터(Co1)의 일단의 전위는 접지되어 고정되어 있다. 제1 다이오드(D1)는, 제1 출력 캐패시터(Co1)의 타단과 2차 코일(L2)의 일단 N2 사이에, 그 캐소드가 제1 출력 캐패시터(Co1)측으로 되는 방향으로 설치된다. 2차 코일(L2)의 타단은 접지되어 전위가 고정되어 있다.

스위칭 트랜지스터(M1)는, 1차 코일(L1)의 경로 상에 설치된다. 스위칭 트랜지스터(M1)의 게이트에는, 저항 R10을 통하여 제어 회로(10)로부터의 스위칭 신호 OUT가 입력된다.

스위칭 트랜지스터(M1), 1차 코일(L1), 보조 코일(L3), 제2 다이오드(D2), 제3 다이오드(D3), 제2 출력 캐패시터(Co2)는, 제2 컨버터(보조 컨버터)를 형성한다.

제2 출력 캐패시터(Co2)는 제1 및 제2 단을 갖는다. 이 제2 출력 캐패시터(Co2)의 제1 단의 전위는 고정된다. 제2 다이오드(제2 정류 소자)(D2)는, 제2 출력 캐패시터(Co2)의 제2 단과 보조 코일(L3)의 탭(TP), 즉 제1 단자(N3a)의 사이에 설치된다. 보조 코일(L3)은 제1 및 제2 단을 갖는다. 보조 코일(L3)의 제1 단은 접지되고, 그 전위는 고정되어 있다. 제2 다이오드(D2)는, 그 캐소드가 제2 출력 캐패시터(Co2)측으로 되는 방향으로 배치된다.

제3 다이오드(제3 정류 소자)(D3)는, 제2 출력 캐패시터(Co2)의 제2 단과 보조 코일(L3)의 제2 단자(N3b)의 사이에 설치된다. 제3 다이오드(D3)는, 그 캐소드가 제2 출력 캐패시터(Co2)측으로 되는 방향으로 배치된다.

선택 회로(16)는, 출력 전압 V_OUT가 제1 레벨(12V)로 되는 통상 모드에 있어서, 제2 다이오드(D2)를 포함하는 제1 경로(12)를 선택하여 유효로 하고, 출력 전압 V_OUT가 제1 레벨보다 낮은 제2 레벨(6V)로 되는 스탠바이 모드에 있어서, 제3 다이오드(D3)를 포함하는 제2 경로(14)를 선택하여 유효로 한다. 구체적으로는 선택 회로(16)는, 제2 출력 캐패시터(Co2)와 보조 코일(L3)의 제2 단자(N3b) 사이에, 제3 다이오드(D3)와 직렬로 설치된 제1 스위치(SW1)를 포함한다. 제1 스위치(SW1)가 오프일 때 제1 경로(12)가 유효하게 된다. 제1 스위치(SW1)가 온 일 때에는, 제2 다이오드(D2)와 제3 다이오드(D3)가 OR 회로로서 기능하고, 제2 단자(N3b)의 전압 V_D2와, 제1 단자(N3a)(탭(TP))의 전압 V_D1의 사이에는, V_D2>V_D1인 관계가 성립되므로, 제2 경로(14)가 유효하게 된다.

예를 들면 제1 스위치(SW1)는, 콜렉터가 제2 출력 캐패시터(Co2)측으로 되도록 배치된 PNP형 바이폴라 트랜지스터이다. PNP형 바이폴라 트랜지스터의 베이스에미터간은, 저항을 통하여 접속되어 있고, 그 기초로는, 제어 회로(10)로부터의 마스크 신호 MASK1이 입력된다. MASK1 단자가 하이 임피던스 상태일 때, 제1 스위치(SW1)는 오프로 되고, MASK1 단자가 로우 레벨로 되면, 제1 스위치(SW1)가 온으로 된다. 제1 스위치(SW1)는, P채널 MOSFET로 구성해도 되고, 다른 소자로 구성해도 된다.

제1 경로(12)가 유효하게 되는 통상 모드에 있어서, 제2 출력 캐패시터(Co2)에는, 권선비(N_D1/N_S)에 따른 전원 전압 V_CC1이 발생한다.

또한, 제2 경로(14)가 유효하게 되는 스탠바이 모드에 있어서, 제2 출력 캐패시터(Co2)의 전압 V_CC2는, 수학식 2로 주어진다.

제어 회로(10)는, 그 전원 단자 V_CC(8번 핀)에, 제2 출력 캐패시터(Co2)에 생기는 제2 전압 V_CC를 받는다. 또한, 제2 컨버터가 정상적으로 동작하기 전의 기간, 제어 회로(10)의 전원 단자 V_CC에는, 저항 R11을 통하여 직류 전압 V_DC가 공급된다.

제어 회로(10)는, 출력 전압 V_OUT의 레벨이 목표값에 근접하도록 스위칭 신호 OUT의 듀티비를 펄스 폭 변조(PWM), 펄스 주파수 변조(PFM) 등을 이용하여 조절하고, 스위칭 트랜지스터(M1)를 제어한다. 스위칭 신호 OUT의 생성 방법은 특별히 한정되지 않는다.

제어 회로(10)의 피드백 단자 FB(2번 핀)에는, 포토 커플러를 포함하는 피드백 회로(20)를 통하여, 출력 전압 V_OUT에 따른 피드백 신호 V_FB가 입력된다. 캐패시터 C3은, 위상 보상을 목적으로 하여 설치된다.

예를 들면 피드백 회로(20)는, 션트 레귤레이터(22), 포토 커플러(24), 분압 회로(26)를 포함한다.

분압 회로(26)는, DC/DC 컨버터(100)의 출력 전압 V_OUT를 분압비 K로 분압한다. 션트 레귤레이터(22)는, 분압된 출력 전압 V_OUT'(=V_OUT×K)와, 소정의 기준 전압 V_REF의 오차를 증폭하고, 오차에 따른 전류 I_FB를 출력한다. 션트 레귤레이터(22)의 출력 전류 I_FB의 경로에는, 포토 커플러(24)의 입력측의 발광 다이오드가 설치된다. 포토 커플러(24)는, 출력 전압 V_OUT'와 기준 전압 V_REF의 오차에 따른 피드백 신호 V_FB를, 제어 회로(10)의 FB 단자에 출력한다. 저항 R21, R22는, 포토 커플러(24)의 발광 다이오드를 적절하게 바이어스 하기 위해 설치된다.

제어 회로(10)는, 피드백 신호 V_FB를 받고, 분압된 출력 전압 V_OUT'가 기준 전압 V_REF와 일치하도록 듀티비가 조절되는 스위칭 신호 OUT를 생성하고, 스위칭 트랜지스터(M1)를 구동한다.

분압 회로(26)의 분압비를 K로 할 때, 피드백에 의해, 출력 전압 V_OUT는,

를 충족시키도록 안정화된다.

본 실시 형태에 있어서 통상 모드와 스탠바이 모드를 절환하므로, 분압 회로(26)는, 그 분압비 K가 2치로 절환 가능하게 구성되고, 이 분압비 K는, 마이크로컴퓨터(2)로부터의 제어 신호 STB에 의해 제어된다.

분압 회로(26)는, 출력 단자(P2)와 접지 단자 사이에 직렬로 설치된 제1 저항(R1) 및 제2 저항(R2)을 포함하고, 그 한편, 구체적으로는 제2 저항(R2)은 가변 저항으로 되어 있다. 제2 저항(R2)은, 저항 R2a와, 그것과 병렬로 설치된 저항 R2b 및 스위치(SW3)를 포함한다. 통상 모드에서는, 제어 신호 STB가 로우 레벨이므로 스위치(SW3)가 오프되고, 분압비 K₁은,

로 된다. 스탠바이 모드에서는 스위치(SW3)가 온되고, 분압비 K₂는,

로 된다. 「//」는, 병렬 저항의 합성 임피던스를 나타낸다.

출력 전압 V_OUT는, 수학식 3으로 주어지므로, 분압비 K를 절환함으로써, 출력 전압 V_OUT를 절환할 수 있다. 예를 들면 V_REF=2.5V일 때, K₁=12/2.5, K₂=6/2.5를 충족시키도록, 저항 R1, R2a, R2b의 저항값을 결정하면 된다.

마이크로컴퓨터(2)가 전자 기기(1)의 모드에 따라서 생성하는 제어 신호 STB는, 제어용 포토 커플러(30)에 입력된다. 제어용 포토 커플러(30)는 2차측에서 발생한 제어 신호 STB를 1차측에 전송한다. 제어 회로(10)의 스탠바이 단자 STB에는, 제어 신호 STB가 입력된다. 제어 회로(10)는, SBT 신호에 따라서 MASK1 단자의 전압을 변화시키고, 제1 스위치(SW1)의 온, 오프 상태를 절환한다.

계속해서 제어 회로(10)의 구체적인 구성예를 설명한다. 또한 제어 회로(10)의 구성은 본 발명에 있어서 특별히 한정되는 것은 아니다.

예를 들면 제어 회로(10)는, 제1 출력 캐패시터(Co1)에 생기는 출력 전압 V_OUT, 스위칭 트랜지스터(M1)(1차 코일(L1))에 흐르는 전류 I_M1 및 보조 코일(L3)의 탭(TP)에 생기는 제1 전압 V_D1에 따라서, 스위칭 신호 OUT를 발생한다.

검출 저항 Rs는, 스위칭 트랜지스터(M1)에 흐르는 전류 I_M1을 검출하기 위해 설치된다. 검출 저항 Rs에 생기는 전압 강하(검출 신호) Vs는, 제어 회로(10)의 전류 검출 단자(CS 단자:3번 핀)에 입력된다. 또한, 제어 회로(10)의 보조 코일(L3)의 탭(TP)의 전압 V_D1은, 저항 R4 및 캐패시터 C4를 포함하는 로우패스 필터를 통하여, 제어 회로(10)의 ZT 단자(1번 핀)에 입력된다.

도 3은, 도 2의 제어 회로(10)의 구성예를 나타내는 회로도이다. 제어 회로(10)는, 오프 신호 생성부(52), 온 신호 생성부(54), 구동부(56) 및 스위치 제어부(70)를 구비한다.

오프 신호 생성부(52)는, 검출 신호 Vs를 피드백 신호 V_FB와 비교하는 컴퍼레이터를 포함하고, 스위칭 트랜지스터(M1)가 오프되는 타이밍을 규정하는 오프 신호 Soff를 생성한다. 오프 신호 생성부(52)에 의해서 생성되는 오프 신호 Soff는, 스위칭 트랜지스터(M1)에 흐르는 전류 I_M1이, 피드백 신호 V_FB에 따른 레벨에 도달하면 어서트된다.

예를 들면 출력 전압 V_OUT'가 기준 전압 V_REF보다 낮아지면, 피드백 신호 V_FB는 높게 되고, 오프 신호 Soff가 어서트되는 타이밍이 늦어져, 스위칭 트랜지스터(M1)의 온 기간 Ton이 길어지고, 그 결과 출력 전압 V_OUT가 상승하는 방향으로 피드백이 가해진다. 반대로 출력 전압 V_OUT'가 기준 전압 V_REF보다 높아지면, 피드백 신호 V_FB는 낮아지고, 오프 신호 Soff가 어서트되는 타이밍이 빨라져, 스위칭 트랜지스터(M1)의 온 기간 Ton이 짧아지고, 그 결과, 출력 전압 V_OUT가 저하되는 방향으로 피드백이 가해진다.

온 신호 생성부(54)는, 오프 신호 Soff가 어서트된 후 어서트되는 온 신호 Son을 발생한다. 도 3의 온 신호 생성부(54)는, 보조 코일(L3)의 탭(TP)의 전위 V_D1을, 소정 레벨 Vth와 비교하는 컴퍼레이터를 포함한다. 온 신호 생성부(54)는, 탭(TP)의 전위 V_D1이 소정 레벨 Vth까지 저하되면, 온 신호 Son을 어서트한다.

스위칭 트랜지스터(M1)가 온되면, 1차 코일(L1)에 전류 I_M1이 흐르고, 변압기(T1)에 에너지가 축적된다. 그 후, 스위칭 트랜지스터(M1)가 오프하면, 변압기(T1)에 축적된 에너지가 방출된다. 온 신호 생성부(54)는, 보조 코일(L3)에 발생하는 전압 V_D1을 감시함으로써, 변압기(T1)의 에너지가 완전하게 방출된 것을 검출할 수 있다. 온 신호 생성부(54)는, 에너지의 방출을 검출하면, 다시 스위칭 트랜지스터(M1)를 온하기 위해, 온 신호 Son을 어서트한다.

구동부(56)는, 온 신호 Son이 어서트되면 스위칭 트랜지스터(M1)를 온하고, 오프 신호 Soff가 어서트되면 스위칭 트랜지스터(M1)를 오프한다. 구동부(56)는, 플립플롭(58), 프리 드라이버(60), 드라이버(62)를 포함한다. 플립플롭(58)은, 세트 단자 및 리세트 단자 각각에 온 신호 Son 및 오프 신호 Soff를 받는다. 플립플롭(58)은, 온 신호 Son 및 오프 신호 Soff에 따라서 상태가 천이된다. 그 결과, 플립플롭(58)의 출력 신호 Smod의 듀티비는, 출력 전압 V_OUT가 목표값 V_REF와 일치하도록 변조된다. 도 3에서는, 구동 신호 Smod 및 스위칭 신호 OUT의 하이 레벨은, 스위칭 트랜지스터(M1)의 온에 대응지어지고, 그들의 로우 레벨은 스위칭 트랜지스터(M1)의 오프에 대응지어진다.

프리 드라이버(60)는, 플립플롭(58)의 출력 신호 Smod에 따라서 드라이버(62)를 구동한다. 드라이버(62)의 하이 사이드 트랜지스터와 로우 사이드 트랜지스터가 동시에 온하지 않도록, 프리 드라이버(60)의 출력 신호 SH, SL에는 데드 타임이 설정된다. 드라이버(62)로부터는, 스위칭 신호 OUT가 출력된다.

스위치 제어부(70)는, STB 신호를 받고, 그것에 따라서, MASK1 단자의 상태를 변화시킨다. 구체적으로는 STB 신호가 로우 레벨일 때에는, MASK1 단자를 하이 임피던스로 하고, 제1 스위치(SW1)를 오프한다. STB 신호가 하이 레벨로 되면, MASK1 단자를 로우 레벨로 하고, 제1 스위치(SW1)를 온한다. 스위치 제어부(70)는, 오픈 드레인 형식 혹은 오픈 컬렉터 형식으로 구성되고, 그 출력단에는, 출력 트랜지스터(76)가 설치된다. 로직 회로(71)는, SBT 신호가 로우 레벨일 때 출력 트랜지스터(76)의 게이트 신호 S1을 로우 레벨로 하고, STB 신호가 하이 레벨일 때, 게이트 신호 S1을 하이 레벨로 한다.

이상이 DC/DC 컨버터(100)의 구성이다. 계속해서 그 동작을, 통상 모드와 스탠바이 모드로 나누어서 설명한다.

1. 통상 모드

통상 모드에 있어서 마이크로컴퓨터(2)는 STB 신호를 니게이트(로우 레벨)한다. 이때, 분압 회로(26)의 분압비는 제1 값 K₁로 설정되고, 출력 전압 V_OUT는 12V로 되도록 피드백이 가해진다.

또한 보조 컨버터에 주목하면, STB 신호가 니게이트되므로, 제1 스위치(SW1)가 오프되고, 제1 경로(12)가 유효하게 된다. 그 결과, 제어 회로(10)의 전원 단자 V_CC에는, 수학식 1로 주어지는 전원 전압 V_CC1이 공급된다. V_OUT=12V, N_D2/N_S=1일 때, V_CC1=12V로 되고, 제어 회로(10)에 대하여 충분한 전원 전압이 공급된다.

2. 스탠바이 모드

스탠바이 모드에 있어서 마이크로컴퓨터(2)는 STB 신호를 어서트한다. 이때, 분압 회로(26)의 분압비는 제2 값 K₂로 설정되고, 출력 전압 V_OUT는 6V로 되도록 피드백이 가해진다. 마이크로컴퓨터(2)의 소비 전력은, 그 전원 전압 V_OUT와 그 동작 전류의 곱으로 주어지는 바, 마이크로컴퓨터(2)의 전원 전압 V_OUT를 저하시킴으로써, 소비 전력을 저하시킬 수 있다.

또한 보조 컨버터에 주목하면, STB 신호가 어서트되므로, 제1 스위치(SW1)가 온되고, 제2 경로(14)가 유효하게 된다. 그 결과, 제어 회로(10)의 전원 단자 V_CC에는, 수학식 2로 주어지는 전원 전압 V_CC2가 공급된다. V_OUT=12V, N_D/N_S=2일 때, V_CC2=12V로 되고, 스탠바이 모드에 있어서도, 제어 회로(10)에 대한 전원 전압 V_CC는 저하되지 않고, 충분한 전원 전압이 공급된다. 출력 전압 V_OUT를 저하시키는 스탠바이 모드에 있어서, 전원 전압 V_CC가 저하되지 않음으로써, 제어 회로(10)의 동작이 불안정하게 되는 것을 방지할 수 있다.

또한, 스위칭 트랜지스터(M1)의 게이트 신호의 진폭(하이 레벨 전압)은, 전원 전압 V_CC와 실질적으로 동등하다. 따라서 도 1의 회로와 같이, 전원 전압 V_CC가 저하되면, 스위칭 트랜지스터(M1)를 충분히 온시킬 수 없어, 손실이 커져 DC/DC 컨버터(100)의 효율이 악화된다. 이에 대하여 본 실시 형태에 따른 DC/DC 컨버터(100)에 따르면, 전원 전압 V_CC가 저하되지 않으므로, 변환 효율의 악화를 억제할 수 있다.

이상, 본 발명에 대해서, 실시 형태를 기초로 설명하였다. 이 실시 형태는 예시이며, 그들의 각 구성 요소나 각 처리 공정의 조합에 다양한 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다. 이하, 이러한 변형예에 대해서 설명한다.

(제1 변형예)

선택 회로(16)는, 제2 출력 캐패시터(Co2)와 보조 코일(L3)의 탭(TP) 사이에, 제2 다이오드(D2)와 직렬로 설치된 제2 스위치(SW2)를 더 구비해도 된다. 이 경우, 제어 회로(10)에는, 제2 스위치(SW2)를 제어하기 위한 MASK2 단자를 추가하면 된다. 도 3의 스위치 제어부(70)는, 스탠바이 모드에 있어서 제2 스위치(SW2)가 오프되도록, STB 신호에 따라서 MASK2 단자의 상태를 제어한다.

(제2 변형예)

실시 형태에서는, 통상 모드와 스탠바이 모드에서, 제1 스위치(SW1)를 고정적으로 온, 또는 오프로 하는 경우를 설명하였지만, 본 발명은 그것에는 한정되지 않는다. 이 변형예에 있어서 선택 회로(16)는, 제1 스위치(SW1) 및 제2 스위치(SW2)를 구비한다. 또한, 각 모드에 있어서 유효로 되는 경로 상의 스위치를, 스위칭 신호 OUT와 동기하여 스위칭한다.

즉 통상 모드에서는 제1 스위치(SW1)는 고정적으로 오프되고, 제2 스위치(SW2)는 스위칭 신호 OUT와 동기하여 스위칭된다. 제어 회로(10)는, 적어도, 스위칭 트랜지스터(M1)가 오프하고 나서 소정 기간(마스크 기간 ΔT라고 함) 동안, 스위치(SW2)를 오프한다. 제어 회로(10)는, 마스크 기간 ΔT 외에, 스위칭 트랜지스터(M1)의 온 기간 Ton 동안, 제2 스위치(SW2)를 오프해도 된다.

제어 회로(10)는 스위칭 트랜지스터(M1)의 온 기간 Ton 및 마스크 기간 ΔT에 있어서, MASK2 단자를 하이 임피던스(오픈)로 한다. 그렇게 하면 제2 스위치(SW2)는 오프로 된다. 마스크 기간 ΔT가 경과된 후의 스위칭 트랜지스터(M1)의 오프 기간 Toff에 있어서, 제어 회로(10)는 MASK2 신호를 로우 레벨로 하고, 제2 스위치(SW2)를 온시킨다.

반대로 스탠바이 모드에서는, 제2 스위치(SW2)는 고정적으로 오프되고, 제1 스위치(SW1)가 스위칭 신호 OUT와 동기하여 스위칭된다.

도 4는, 제2 변형예에 따른 스위치 제어부(70a)의 구성을 도시하는 회로도이다. 스위치 제어부(70a)는, 온 신호 Son 및 오프 신호 Soff의 적어도 한쪽과 동기한 마스크 신호 MASK1, MASK2를 발생한다. 구체적으로는 스위치 제어부(70)는, 지연 회로(72), 논리 게이트(74), AND 게이트(78, 79), 출력 트랜지스터(76, 77)를 구비한다.

지연 회로(72)는, 도 3에서 설명한 로우 사이드 구동 신호 SL을, 마스크 시간 ΔT 지연시킨다. 논리 게이트(NOR)(74)는, 지연되지 않는 로우 사이드 구동 신호 SL과 지연된 그것의 부정 논리합을 생성한다. 논리 게이트(74)의 출력이 하이 레벨의 기간, 유효한 경로의 스위치가 온되고, 로우 레벨의 기간, 그 스위치는 오프된다.

AND 게이트(78)는, 논리 게이트(74)의 출력과, STB 신호의 논리곱 S1을 생성하고, 출력 트랜지스터(76)의 게이트에 출력한다. 또한 AND 게이트(79)는, 논리 게이트(74)의 출력과, STB 신호(반전 논리)의 논리곱 S2를 생성하고, 출력 트랜지스터(77)의 게이트에 출력한다.

계속해서 제2 변형예의 동작을 설명한다. 도 5는, 제2 변형예에 따른 DC/DC 컨버터의 통상 모드에 있어서의 동작을 나타내는 파형도이다. 도 5의 종축 및 횡축은, 이해를 용이하게 하기 위해 적절히 확대, 축소한 것이며, 또한 나타내어지는 각 파형도, 이해의 용이를 위해 간략화되어 있다. 도 4에는, 위로부터 순서대로, 스위칭 신호 OUT, 1차 코일(L1)의 일단 N1의 전위 V_P, 2차 코일(L2)의 일단 N2의 전위 V_S, 보조 코일(L3)의 탭(TP)의 전위 V_D1, 마스크 신호 MASK2가 나타내어진다.

우선, 메인 컨버터에 주목한다. 제어 회로(10)에 의해, 스위칭 신호 OUT가 생성되고, 스위칭 트랜지스터(M1)는 온과 오프를 교대로 반복한다. 스위칭 트랜지스터(M1)가 온의 기간, 전압 V_P는 접지 전압 부근에 고정된다.

스위칭 트랜지스터(M1)가 오프되면, 1차 코일(L1)에 역기전력이 발생하고, 전압 V_P가 크게 급등한다. V_DC=140V일 때, 피크 전압은 그 2배의 280V 정도에 도달하는 경우도 있다. 스위칭 트랜지스터(M1)가 오프되면, 1차 코일(L1)에 축적된 에너지가, 전류로서 제1 다이오드(D1)를 통하여 제1 출력 캐패시터(Co1)에 전송된다.

2차 코일(L2)의 일단에는, 1차 코일(L1)의 전압 V_P에 비례한, 즉 급준한 피크를 갖는 전압 V_S가 발생한다. 2차 코일(L2)의 일단과 제1 출력 캐패시터(Co1)는, 제1 다이오드(D1)를 통하여 커플링된다. 따라서 제1 출력 캐패시터(Co1)의 용량값이 작으면, 출력 전압 V_OUT는 전압 V_P에 추종하고, V_OUT=V_P-Vf를 충족시키도록 상승할 것이다. 여기서 Vf는 제1 다이오드(D1)의 순방향 전압이다. 그런데, 제1 출력 캐패시터(Co1)의 용량값은 충분히 크기 때문에, 출력 전압 V_OUT의 상승은 거의 발생하지 않아, 일정하게 유지된다.

계속해서, 보조 컨버터에 주목한다. 보조 코일(L3)의 전압 V_D1에도, 전압 V_P와 마찬가지의 리플 노이즈가 생긴다. 마스크 신호 MASK2는, 도 5에 도시하는 바와 같이, 스위칭 트랜지스터(M1)가 오프된 후의 마스크 기간 ΔT 동안, 하이 레벨로 되고, 제2 스위치(SW2)가 오프된다. 이 마스크 기간 ΔT는, 전압 V_S에 리플 노이즈가 발생하는 기간과 오버랩하고 있다.

마스크 기간 ΔT 동안, 제2 스위치(SW2)가 오프되기 때문에, 전압 V_D1의 리플 노이즈는 제2 출력 캐패시터(Co2)에는 인가되지 않으므로, 제2 출력 캐패시터(Co2)의 용량이 작은 경우라도 제2 전압 V_CC의 상승을 억제할 수 있다.

이 변형예의 이점을 설명한다. 제2 스위치(SW2)가 설치되지 않는 경우, 혹은 설치되어 있어도 통상 모드에 있어서 고정적으로 온되는 경우, 통상 모드에 있어서 보조 코일(L3), 제2 다이오드(D2), 제2 출력 캐패시터(Co2)가 직접 접속된다. 이때 전압 V_P의 리플 노이즈가 제2 전압 V_CC에도 나타난다. 왜냐하면 제2 출력 캐패시터(Co2)의 용량값은 그 정도로 크지 않기 때문이다.

제2 전압 V_CC에 리플 노이즈가 발생하는 경우, 제어 회로(10)의 과전압 보호(OVP)가 불필요하게 작용할 우려가 있기 때문에, 과전압 보호의 임계값 전압의 설계가 어렵게 된다. 혹은, 제어 회로(10)에 필요하게 되는 내압이 높게 되므로, 코스트가 높아지는 요인으로 되고 있었다.

이에 대해 이 제2 변형예에 따른 DC/DC 컨버터(100)에 따르면, 제2 전압 V_CC가 크게 상승한다고 하는 문제를 해결할 수 있기 때문에, 제어 회로(10)의 설계가 용이해지거나, 혹은 코스트를 낮출 수 있다.

제1 스위치(SW1), 제2 스위치(SW2)에 관해서는, 이하의 변형예가 예시된다.

예를 들면 스위치 SW1, SW2는, 트랜스퍼 게이트로 구성해도 된다. 또한 제1 스위치(SW1)와 제3 다이오드(D3)는 교체해도 되고, 제2 스위치(SW2)와 제2 다이오드(D2)는 교체해도 된다.

제2 변형예에서는, 마스크 기간 ΔT가 고정되는 경우를 설명하였지만, 1차 코일(L1), 2차 코일(L2), 보조 코일(L3)에 발생하는 전압 V_P, V_S, V_D1중 어느 하나에 기초하여, 마스크 기간 ΔT의 길이를 동적으로 제어해도 된다.

또한, 스위칭 트랜지스터(M1)의 온 기간 Ton에 있어서, 보조 코일(L3)로부터 제2 출력 캐패시터(Co2)에는 전류가 흐르지 않기 때문에, 제1 스위치(SW1), 제2 스위치(SW2)는 오프해도 되고, 온해도 된다. 당업자이면, 필요한 마스크 신호 MASK를 발생하기 위한 다양한 스위치 제어부(70)를 설계할 수 있다. 예를 들면 스위치 제어부(70)는, 온 신호 Son, 오프 신호 Soff, 변조 신호 Smod, 하이 사이드 구동 신호 SH, 로우 사이드 구동 신호 SL 중 어느 하나, 혹은 그들의 조합에 기초하여 생성할 수 있다. 또한, 지연 회로(72) 대신에, 혹은 그 외에, 원숏(one-shot) 회로나 카운터, 타이머를 이용해도 된다.

(그 밖의 변형예)

실시 형태에서는, 변압기(T1)의 보조 코일(L3)이 단일의 권선으로 구성되는 경우를 설명하였지만 본 발명은 그것에 한정되지 않는다. 도 6은, 변형예에 따른 변압기(T1)의 구성을 도시하는 회로도이다.

보조 코일(L3)은, 2개의 코일(L3a, L3b)을 포함한다. 코일(L3a)의 일단이 제1 단자(N3a)이며, 코일(L3b)의 일단이 제2 단자(N3b)이다. 이 구성에서는, 코일(L3a, L3b) 각각의 권취수를 N_D1, N_D2로 하면 된다.

즉 보조 코일(L3)은, 2차 코일(L2)의 전압 V_S에 대하여 다른 계수를 곱한 제1 전압 V_D1, 제2 전압 V_D2를 생성할 수 있으면 되고, 다른 구성이어도 된다.

실시 형태에서는, 분압비 K를 절환함으로써 출력 전압 V_OUT를 절환하는 경우를 설명하였지만, 그 대신에, 기준 전압 V_REF를 절환해도 된다.

실시 형태에서는, 션트 레귤레이터(오차 증폭기)(22)가 변압기(T1)의 2차측에 설치되는 경우를 설명하였지만, 이 오차 증폭기는, 1차측에 설치해도 되고, 나아가서는 제어 회로(10)에 내장해도 된다.

실시 형태에서는, 변압기(T1)의 2차측의 부하(마이크로컴퓨터)가 모드를 제어하는 경우를 설명하였지만, 본 발명은 그것에 한정되지 않고, 1차측에 설치된 회로가, 모드를 제어해도 된다. 이 경우, 모드를 나타내는 제어 신호를, 포토 커플러에 의해 1차측으로부터 2차측에 전송하면 된다.

당업자이면, 제어 회로(10)에는 다양한 타입이 존재하는 것, 또한 그 구성이 본 발명에 있어서 한정되는 것이 아닌 것은 이해된다.

예를 들면 도 3의 온 신호 생성부(54)로서, 컴퍼레이터 대신에, 소정의 오프 시간 Toff를 측정하는 타이머 회로를 이용해도 된다. 에너지의 방출에 필요로 하는 시간을 미리 어림잡음으로써, 오프 시간 Toff를 고정하는 것도 가능하다. 이 경우, 에너지 효율의 악화와 교환에, 회로를 간략화할 수 있다.

실시 형태에서는, DC/DC 컨버터(100)가 전자 기기(1)에 탑재되는 경우를 설명하였지만, 본 발명은 그것에 한정되지 않고, 다양한 전원 장치에 적용할 수 있다. 예를 들면 DC/DC 컨버터(100)는, 전자 기기에 전력을 공급하는 AC 어댑터에도 적용 가능하다. 이 경우의 전자 기기로서는, 랩탑형 컴퓨터, 데스크탑형 컴퓨터, 휴대 전화 단말기, CD 플레이어 등이 예시되지만, 특별히 한정되지 않는다.

실시 형태를 기초하여, 구체적인 어구를 이용하여 본 발명을 설명하였지만, 실시 형태는, 본 발명의 원리, 응용을 나타내고 있는 것에 지나지 않고, 실시 형태에는, 청구의 범위에 규정된 본 발명의 사상을 일탈하지 않는 범위에 있어서, 많은 변형예나 배치의 변경이 확인된다.

P1 : 입력 단자
P2 : 출력 단자
Co1 : 제1 출력 캐패시터
Co2 : 제2 출력 캐패시터
D1 : 제1 다이오드
D2 : 제2 다이오드
D3 : 제3 다이오드
T1 : 변압기
L1 : 1차 코일
L2 : 2차 코일
L3 : 보조 코일
M1 : 스위칭 트랜지스터
100 : DC/DC 컨버터
10 : 제어 회로
12 : 제1 경로
14 : 제2 경로
16 : 선택 회로
SW1 : 제1 스위치
SW2 : 제2 스위치
20 : 피드백 회로
22 : 션트 레귤레이터
24 : 피드백용 포토 커플러
R1 : 제1 저항
R2 : 제2 저항
SW3 : 스위치
26 : 분압 회로
30 : 제어용 포토 커플러
70 : 스위치 제어부
1 : 전자 기기
2 : 마이크로컴퓨터
4 : 신호 처리 회로
102 : 정류 회로

Claims

1차 코일, 2차 코일 및 상기 1차 코일측에 설치된 보조 코일을 갖는 변압기로서, 상기 보조 코일은, 접지에 대하여, 상기 2차 코일에 생기는 전압에 제1 계수를 곱한 제1 전압을 갖는 제1 단자와, 상기 2차 코일에 생기는 전압에 상기 제1 계수보다 큰 제2 계수를 곱한 제2 전압을 갖는 제2 단자를 갖고 있는 변압기와,
제1 및 제2 단을 갖고, 그 제1 단의 전위가 고정되고, 그 제2 단이 출력 단자에 접속된 제1 출력 캐패시터와,
상기 제1 출력 캐패시터의 제2 단과 상기 2차 코일의 일단 사이에, 그 캐소드가 상기 제1 출력 캐패시터측으로 되는 방향으로 설치된 제1 다이오드와,
상기 1차 코일의 경로 상에 설치된 스위칭 트랜지스터와,
제1 및 제2 단을 갖고, 그 제1 단의 전위가 고정된 제2 출력 캐패시터와,
상기 제2 출력 캐패시터의 제2 단과 상기 보조 코일의 상기 제1 단자 사이에, 그 캐소드가 상기 제2 출력 캐패시터측으로 되는 방향으로 설치된 제2 정류 소자와,
상기 제2 출력 캐패시터의 제2 단과 상기 보조 코일의 상기 제2 단자 사이에, 그 캐소드가 상기 제2 출력 캐패시터측으로 되는 방향으로 설치된 제3 정류 소자와,
상기 출력 단자의 출력 전압이 제1 레벨로 되는 제1 모드에 있어서, 상기 제2 정류 소자를 포함하는 제1 경로를 선택하고, 상기 출력 전압이 상기 제1 레벨보다 낮은 제2 레벨로 되는 제2 모드에 있어서, 상기 제3 정류 소자를 포함하는 제2 경로를 선택하는 선택 회로와,
그 전원 단자에 상기 제2 출력 캐패시터에 생기는 전압을 받고, 상기 스위칭 트랜지스터의 온, 오프를 제어하는 제어 회로
를 구비하는 것을 특징으로 하는 DC/DC 컨버터.

제1항에 있어서,
상기 보조 코일은, 권선의 도중에 탭이 설치된 하나의 코일을 포함하고, 상기 탭이 상기 제1 단자이며, 그 일단이 상기 제2 단자인 것을 특징으로 하는 DC/DC 컨버터.

제1항에 있어서,
상기 보조 코일은, 2개의 코일을 포함하고, 한쪽의 코일의 일단이 상기 제1 단자이며, 다른 쪽의 코일의 일단이 상기 제2 단자인 것을 특징으로 하는 DC/DC 컨버터.

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1, 제2 모드의 절환은, 본 DC/DC 컨버터의 부하에 의해 제어되고, 또한 상기 부하는, 모드를 나타내는 제어 신호를 생성 가능하게 구성되고,
본 DC/DC 컨버터는, 상기 부하로부터의 상기 제어 신호를, 상기 변압기의 2차측으로부터 1차측에 전송하는 제어용 포토 커플러를 더 구비하고,
상기 선택 회로는, 상기 제어 신호에 기초하여 제어되는 것을 특징으로 하는 DC/DC 컨버터.

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 출력 전압과 소정의 기준 전압과의 오차에 따른 오차 신호를 생성하는 오차 증폭기와,
상기 오차 증폭기로부터의 상기 오차 신호를 받고, 상기 오차 신호에 따른 피드백 신호를 상기 변압기의 2차측으로부터 1차측에 전송하는 피드백용 포토 커플러
를 더 구비하고,
상기 제어 회로는, 상기 피드백 신호에 기초하여, 상기 스위칭 트랜지스터의 온, 오프를 제어하는 것을 특징으로 하는 DC/DC 컨버터.

제5항에 있어서,
상기 출력 전압을 절환 가능한 분압비에 의해 분압하여 상기 오차 증폭기에 출력하는 분압 회로를 더 구비하고,
상기 분압 회로의 분압비는, 상기 제1 또는 제2 모드에 따라서 절환되는 것을 특징으로 하는 DC/DC 컨버터.

제6항에 있어서,
상기 분압 회로의 분압비는, 본 DC/DC 컨버터의 부하에 의해 절환되고, 또한 상기 부하는, 모드를 나타내는 제어 신호를 생성 가능하게 구성되고,
본 DC/DC 컨버터는, 상기 부하로부터의 상기 제어 신호를, 상기 변압기의 2차측으로부터 1차측에 전송하는 제어용 포토 커플러를 더 구비하고,
상기 선택 회로는, 상기 제어 신호에 기초하여 제어되는 것을 특징으로 하는 DC/DC 컨버터.

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 선택 회로는, 상기 제2 출력 캐패시터의 제2 단과 상기 보조 코일의 상기 제2 단자 사이에, 상기 제3 정류 소자와 직렬로 설치된 제1 스위치를 포함하는 것을 특징으로 하는 DC/DC 컨버터.

제8항에 있어서,
상기 선택 회로는, 상기 제2 출력 캐패시터의 제2 단과 상기 보조 코일의 상기 제1 단자 사이에, 제2 정류 소자와 직렬로 설치된 제2 스위치를 더 포함하는 것을 특징으로 하는 DC/DC 컨버터.

제8항에 있어서,
상기 제1 스위치는, 그 콜렉터가 상기 제2 출력 캐패시터측으로 되도록 배치된 PNP형 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 DC/DC 컨버터.

상용 교류 전압을 직류 전압으로 변환하는 AC/DC 컨버터와,
상기 직류 전압을 받고, 그것을 강압한 전압을 부하에 공급하는 제1항 내지 제3항 중 어느 한 항에 기재된 DC/DC 컨버터
를 구비하는 것을 특징으로 하는 전원 장치.

마이크로컴퓨터와,
그 출력 전압을 상기 마이크로컴퓨터에 공급하는 제1항 내지 제3항 중 어느 한 항에 기재된 DC/DC 컨버터
를 구비하고,
본 전자 기기의 통상 상태에서, 상기 DC/DC 컨버터는, 상기 제1 레벨의 상기 출력 전압을 생성하고,
본 전자 기기의 스탠바이 상태에서, 상기 DC/DC 컨버터는, 상기 제1 레벨보다 낮은 상기 제2 레벨의 출력 전압을 생성하는 것을 특징으로 하는 전자 기기.