KR101288574B1 - 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법 - Google Patents

갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법 Download PDF

Info

Publication number
KR101288574B1
KR101288574B1 KR1020090118751A KR20090118751A KR101288574B1 KR 101288574 B1 KR101288574 B1 KR 101288574B1 KR 1020090118751 A KR1020090118751 A KR 1020090118751A KR 20090118751 A KR20090118751 A KR 20090118751A KR 101288574 B1 KR101288574 B1 KR 101288574B1
Authority
KR
South Korea
Prior art keywords
substituted
unsubstituted
group
filler
hydrogenated polysiloxane
Prior art date
Application number
KR1020090118751A
Other languages
English (en)
Other versions
KR20110062158A (ko
Inventor
임상학
윤희찬
한동일
곽택수
배진희
오정강
김상균
김종섭
Original Assignee
제일모직주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직주식회사 filed Critical 제일모직주식회사
Priority to KR1020090118751A priority Critical patent/KR101288574B1/ko
Priority to US12/956,549 priority patent/US8058711B2/en
Priority to TW099141697A priority patent/TWI433874B/zh
Publication of KR20110062158A publication Critical patent/KR20110062158A/ko
Application granted granted Critical
Publication of KR101288574B1 publication Critical patent/KR101288574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S525/00—Synthetic resins or natural rubbers -- part of the class 520 series
    • Y10S525/94—Hydrogenation of a polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

구조 중에 하기 화학식 1로 표현되는 부분 및 하기 화학식 2로 표현되는 부분을 가지고 말단부에 하기 화학식 3으로 표현되는 부분을 가지는 수소화폴리실록사잔을 포함하고, 상기 수소화폴리실록사잔은 산소함유량이 0.2 내지 3 중량%이며, 하기 화학식 3으로 표현되는 부분은 구조 중의 Si-H 결합의 총 함량에 대하여 15 내지 35%로 포함되어 있는 갭필용 충전제 및 이를 사용한 반도체 캐패시터의 제조 방법에 관한 것이다.
충전제, 수소화폴리실록사잔, 산소, 충전성, 평탄성

Description

갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법{FILLER FOR FILLING A GAP AND METHOD FOR MANUFACTURING SEMICONDUCTOR CAPACITOR USING THE SAME}
본 기재는 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법에 관한 것이다.
반도체 기술이 점점 발달함에 따라 더 작은 크기의 반도체 칩에 집적도를 높이고 성능이 개선된 고집적 및 고속화 반도체 메모리 셀에 대한 연구가 계속되고 있다. 특히 반도체 메모리 셀 중에서 정보의 입력 및 출력이 자유롭고 대용량으로 구현될 수 있는 디램(dynamic random access memory, DRAM)이 널리 이용되고 있다.
디램은 하나의 모스 트랜지스터(MOS transistor)와 하나의 캐패시터(capacitor)를 포함하는 복수의 단위 셀로 이루어진다. 이 중에서 캐패시터는 두 개의 전극과 그 사이에 위치하는 유전체층을 포함하는데, 캐패시터의 용량은 유전율, 유전체층의 두께 및 캐패시터를 형성하는 전극의 면적 등에 따라 결정될 수 있다.
한편, 반도체 칩의 크기가 점점 작아짐에 따라 캐패시터의 크기 또한 작아지고 이에 따라 축적 용량을 충분히 확보할 수 있는 캐패시터가 요구된다. 이러한 캐패시터를 구현하기 위한 방안으로, 캐패시터의 수평 면적은 감소시키는 대신 수직 면적을 증가시킴으로써 캐패시터의 전체적인 유효 면적을 늘리는 방법이 있다. 이러한 방법으로 캐패시터를 형성하는 경우, 좁은 수평 면적에 비하여 상대적으로 높이가 높은 전극들을 효과적으로 형성하기 위하여 몰드 및 상기 몰드에 형성된 갭(gap)을 채우는 충전제가 사용될 수 있다.
본 발명의 일 구현예는 충전성 및 평탄성이 우수한 갭필용 충전제를 제공한다.
본 발명의 다른 구현예는 상기 충전제를 사용한 반도체 캐패시터의 제조 방법을 제공한다.
본 발명의 일 구현예에 따른 갭필용 충전제는 구조 중에 하기 화학식 1로 표현되는 부분 및 하기 화학식 2로 표현되는 부분을 가지고 말단부에 하기 화학식 3으로 표현되는 부분을 가지는 수소화폴리실록사잔을 포함하고, 상기 수소화폴리실록사잔은 산소함유량이 약 0.2 내지 3 중량%이며, 하기 화학식 3으로 표현되는 부분은 구조 중의 Si-H 결합의 총 함량에 대하여 15 내지 35%로 포함되어 있다.
[화학식 1]
Figure 112013014346286-pat00025
[화학식 2]
[화학식 3]
Figure 112013014346286-pat00027
상기 화학식 1 및 2에서, R1 내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 치환 또는 비치환된 카르보닐기, 히드록시기 또는 이들의 조합이고, *는 상기 수소화폴리실록사잔의 다른 원소와 연결되는 지점이다.
본 발명의 다른 구현예에 따른 반도체 캐패시터의 제조 방법은 반도체 기판 위에 갭(gap)을 가지는 몰드를 형성하는 단계, 상기 반도체 기판 및 상기 몰드 위에 도전층을 형성하는 단계, 상기 갭 및 상기 도전층 위에 충전제를 도포하여 충전층을 형성하는 단계, 상기 충전층을 열처리하는 단계, 상기 충전층의 일부를 현상하여 상기 갭에 채워진 충전 패턴을 형성하는 단계, 상기 도전층의 일부를 제거하여 복수의 제1 전극으로 분리하는 단계, 상기 몰드 및 상기 충전 패턴을 제거하는 단계, 상기 제1 전극 위에 유전체층을 형성하는 단계, 그리고 상기 유전체층 위에 제2 전극을 형성하는 단계를 포함하고, 상기 충전제는 구조 중에 상기 화학식 1로 표현되는 부분 및 상기 화학식 2로 표현되는 부분을 가지고 말단부에 상기 화학식 3으로 표현되는 부분을 가지는 수소화폴리실록사잔을 포함하고, 상기 수소화폴리실록사잔은 산소함유량이 0.2 내지 3 중량%이며, 하기 화학식 3으로 표현되는 부분은 구조 중의 Si-H 결합의 총 함량에 대하여 15 내지 35%로 포함되어 있다.
상기 수소화폴리실록사잔은 중량평균분자량이 약 1000 내지 5000 일 수 있다.
상기 수소화폴리실록사잔은 중량평균분자량이 약 1500 내지 3500 일 수 있다.
상기 수소화폴리실록사잔은 산소함유량이 약 0.4 내지 2 중량% 일 수 있다.
상기 수소화폴리실록사잔은 상기 충전제의 총 함량에 대하여 약 0.1 내지 50 중량%로 포함될 수 있다.
상기 제조 방법에서, 상기 충전층을 열처리하는 단계는 약 200℃ 이상에서 수증기를 포함한 분위기에서 수행할 수 있다.
본 발명에 따른 충전제를 사용함으로써 열처리시 수축을 방지할 수 있고 이에 따라 좁은 폭을 가지는 갭에 대한 충전성이 우수하여 미세한 갭에도 양호하게 채워질 수 있고 공기 보이드나 틈 없이 균일하고 조밀하게 채울 수 있으며 막 표면 의 평탄성 또한 우수하다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 별도의 정의가 없는 한, '치환된'이란, 화합물 중의 수소 원자가 할로겐 원자(F, Br, Cl, 또는 I), 히드록시기, 알콕시기, 니트로기, 시아노기, 아미노기, 아지도기, 아미디노기, 히드라지노기, 히드라조노기, 카르보닐기, 카르바밀기, 티올기, 에스테르기, 카르복실기나 그의 염, 술폰산기나 그의 염, 인산이나 그의 염, 알킬기, C2 내지 C16의 알케닐기, C2 내지 C16의 알키닐기, 아릴기, C7 내지 C13의 아릴알킬기, C1 내지 C4의 옥시알킬기, C1 내지 C20의 헤테로알킬기, C3 내지 C20의 헤테로아릴알킬기, 사이클로알킬기, C3 내지 C15의 사이클로 알케닐기, C6 내지 C15의 사이클로알키닐기, 헤테로사이클로알킬기 및 이들의 조합에서 선택된 치환기로 치환된 것을 의미한다.
또한, 본 명세서에서 별도의 정의가 없는 한, '헤테로'란, N, O, S 및 P에서 선택된 헤테로 원자를 1 내지 3개 함유한 것을 의미한다.
이하 본 발명의 일 구현예에 따른 갭필용 충전제를 설명한다.
본 발명의 일 구현예에 따른 갭필용 충전제는 수소화폴리실록사잔을 포함하며, 상기 수소화폴리실록사잔은 구조 중에 하기 화학식 1로 표현되는 부분(moiety) 및 하기 화학식 2로 표현되는 부분을 가진다.
[화학식 1]
Figure 112013014346286-pat00028
[화학식 2]
Figure 112013014346286-pat00029
상기 화학식 1 및 2에서, R1 내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 치환 또는 비치환된 카르보닐기, 히드록시기 또는 이들의 조합이고, *는 상기 수소화폴리실록사잔의 다른 원소와 연결되는 지점이다.
이와 같이 상기 수소화폴리실록사잔은 구조 내에 규소-질소 (Si-N) 결합 부분 외에 규소-산소-규소(Si-O-Si) 결합 부분을 포함한다. 이러한 규소-산소-규소(Si-O-Si) 결합 부분은 열처리에 의한 경화시 응력을 완화시켜 수축을 줄일 수 있다.
이 때 수소화폴리실록사잔 중에 산소 함유량은 약 0.2 내지 3 중량%일 수 있다. 상기 범위로 함유되는 경우 구조 중의 규소-산소-규소(Si-O-Si) 결합에 의한 응력 완화가 충분하여 열처리시 수축을 방지할 수 있으며 이에 따라 형성된 충전 패턴에 크랙이 발생하는 것을 방지할 수 있다.
이러한 관점에서, 상기 범위 내에서 약 0.4 내지 2 중량%로 포함되는 경우 더욱 좋다.
상기 수소화폴리실록사잔은 말단부에 하기 화학식 3으로 표현되는 부분을 가진다.
[화학식 3]
Figure 112013014346286-pat00030
상기 화학식 3으로 표현되는 부분은 말단부가 수소로 캡핑되어 있는 구조로,상기 수소화폴리실록사잔 구조 중의 Si-H 결합의 총 함량에 대하여 약 15 내지 35 중량%로 포함될 수 있다. 상기 범위로 포함되는 경우, 열처리시 산화반응이 충분히 일어나면서도 열처리시 SiH3 부분이 SiH4로 되어 비산되는 것을 방지하여 수축을 방지하고 이로부터 형성된 충전 패턴에 크랙이 발생하는 것을 방지할 수 있다.
상기 수소화폴리실록사잔은 중량평균분자량(Mw)이 약 1000 내지 5000일 수 있다. 상기 범위인 경우, 열처리시 증발하는 성분을 줄이면서도 50nm 이하의 미세한 갭을 치밀하게 채울 수 있다.
이러한 관점에서, 상기 수소화폴리실록사잔은 상기 범위 내에서 중량평균분자량(Mw)이 약 1500 내지 3500 인 경우 더욱 좋다.
상기 수소화폴리실록사잔은 충전제의 총 함량에 대하여 약 0.1 내지 50중량%로 포함될 수 있다. 상기 범위로 포함되는 경우 적절한 점도를 유지할 수 있으며 갭필시 간극(void) 없이 평탄하고 고르게 형성될 수 있다.
상기 충전제는 열산 발생제(thermal acid generator, TAG)를 더 포함할 수 있다.
열산 발생제는 상기 수소화폴리실록사잔의 현상성을 개선하기 위한 첨가제로, 상기 수소화폴리실록사잔이 비교적 낮은 온도에서 현상될 수 있도록 한다.
열산 발생제는 열에 의해 산(H+)을 발생할 수 있는 화합물이면 특히 한정되지 않으나, 약 90℃ 이상에서 활성화되어 충분한 산을 발생하며 휘발성이 낮은 것을 선택할 수 있다. 이러한 열산 발생제는 예컨대 니트로벤질 토실레이트, 니트로벤질 벤젠술포네이트, 페놀 술포네이트 및 이들의 조합에서 선택될 수 있다.
열산 발생제는 충전제의 총 함량에 대하여 약 0.01 내지 25중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 비교적 낮은 온도에서 수소화폴리실록사잔이 현상될 수 있는 동시에 코팅성을 개선할 수 있다.
상기 충전제는 계면 활성제를 더 포함할 수 있다.
계면 활성제는 특히 한정되지 않으며, 예컨대 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌올레일에테르 등의 폴리옥시에틸렌알킬에테르류, 폴리옥시에틸렌노닐페놀에테르 등의 폴리옥시에틸렌알킬알릴에테르류, 폴리옥시에틸렌·폴리옥시프로필렌블럭코폴리머류, 솔비탄모노라우레이트, 솔비탄모노팔미테이트, 솔비탄모노스테아레이트, 솔비탄모노올레이에트, 폴리옥시에틸렌솔비탄모노스테아레이트, 폴리옥시에틸렌솔비탄트리올레이에이트, 폴리옥시에틸렌솔비탄트리스테아레이트 등의 폴리옥시에틸렌솔비탄지방산 에스테르 등의 노니온계 계면활성제, 에프톱EF301, EF303, EF352((주)토켐프로덕츠 제조), 메가팩F171, F173(다이닛폰잉크(주) 제조), 프로라드FC430, FC431(스미토모쓰리엠(주) 제조), 아사히가드AG710, 샤프론S-382, SC101, SC102, SC103, SC104, SC105, SC106(아사히가라스(주) 제조) 등의 불소계 계면활성제, 오르가노실록산폴리머 KP341(신에쯔카가쿠고교(주) 제조) 등과 기타 실리콘계 계면활성제를 들 수 있다.
계면활성제는 충전제의 총 함량에 대하여 약 0.001 내지 10중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 용액의 분산성을 개선하는 동시에 막 형성시 막 두께의 균일성 및 충전성을 높일 수 있다.
상기 성분들은 용매에 용해된 용액 형태일 수 있다.
유기 용매는 상술한 성분들을 용해할 수 있는 화합물이면 특히 한정되지 않으며, 예컨대 메탄올, 에탄올 등의 알코올류; 디클로로에틸 에테르, n-부틸 에테르, 디이소아밀 에테르, 메틸페닐 에테르, 테트라히드로퓨란 등의 에테르류; 에틸렌 글리콜 모노메틸에테르, 에틸렌 글리콜 모노에틸에테르 등의 글리콜 에테르류; 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트, 디에틸 셀로솔브 아세테이트 등의 셀로솔브 아세테이트류; 메틸에틸 카르비톨, 디에틸 카르비톨, 디에틸렌 글리콜 모노메틸에테르, 디에틸렌 글리콜 모노에틸에테르, 디에틸렌 글리콜 디메틸에테르, 디에틸렌 글리콜 메틸에틸에테르, 디에틸렌 글리콜 디에틸에테르 등의 카르비톨류; 프로필렌 글리콜 메틸에테르 아세테이트, 프로필렌 글리콜 프로필에테르 아세테이트 등의 프로필렌 글리콜 알킬에테르 아세테이트류; 톨루엔, 크실렌 등의 방향족 탄화 수소류; 메틸에틸케톤, 사이클로헥사논, 4-히드록시-4-메틸-2-펜타논, 메틸-n-프로필케톤, 메틸-n-부틸케논, 메틸-n-아밀케톤, 2-헵타논 등의 케톤류; 초산 에틸, 초산-n-부틸, 초산 이소부틸 등의 포화 지방족 모노카르복실산 알킬 에스테르류; 젖산 메틸, 젖산 에틸 등의 젖산 에스테르류; 옥시 초산 메틸, 옥시 초산 에틸, 옥시 초산 부틸 등의 옥시 초산 알킬 에스테르류; 메톡시 초산 메틸, 메톡시 초산 에틸, 메톡시 초산 부틸, 에톡시 초산 메틸, 에톡시 초산 에틸 등의 알콕시 초산 알킬 에스테르류; 3-옥시 프로피온산 메틸, 3-옥시 프로피온산 에틸 등의 3-옥시 프로피온산 알킬에스테르류; 3-메톡시 프로피온산 메틸, 3-메톡시 프로피온산 에틸, 3-에톡시 프로피온산 에틸, 3-에톡시 프로피온산 메틸 등의 3-알콕시 프로피 온산 알킬 에스테르류; 2-옥시 프로피온산 메틸, 2-옥시 프로피온산 에틸, 2-옥시 프로피온산 프로필 등의 2-옥시 프로피온산 알킬 에스테르류; 2-메톡시 프로피온산 메틸, 2-메톡시 프로피온산 에틸, 2-에톡시 프로피온산 에틸, 2-에톡시 프로피온산 메틸 등의 2-알콕시 프로피온산 알킬 에스테르류; 2-옥시-2-메틸 프로피온산 메틸, 2-옥시-2-메틸 프로피온산 에틸 등의 2-옥시-2-메틸 프로피온산 에스테르류, 2-메톡시-2-메틸 프로피온산 메틸, 2-에톡시-2-메틸 프로피온산 에틸 등의 2-알콕시-2-메틸 프로피온산 알킬류의 모노옥시 모노카르복실산 알킬 에스테르류; 2-히드록시 프로피온산 에틸, 2-히드록시-2-메틸 프로피온산 에틸, 히드록시 초산 에틸, 2-히드록시-3-메틸 부탄산 메틸 등의 에스테르류; 피루브산 에틸 등의 케톤산 에스테르류 등의 화합물이 있으며, 또한, N-메틸포름아미드, N,N-디메틸포름아미드, N-메틸포름아닐라드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸피롤리돈, 디메틸술폭시드, 벤질에틸에테르, 디헥실에테르, 아세트닐아세톤, 이소포론, 카프론산, 카프릴산, 1-옥탄올, 1-노난올, 벤질알코올, 초산 벤질, 안식향산 에틸, 옥살산 디에틸, 말레인산 디에틸, γ-부티로락톤, 탄산 에틸렌, 탄산 프로필렌, 페닐 셀로솔브 아세테이트 등의 고비점 용매를 첨가할 수도 있다. 이 중에서 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜디에틸에테르, 에틸-3-에톡시 프로피오네이트, 메틸-3-메톡시 프로피오네이트, 사이클로펜타논, 사이클로헥사논, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜디메틸에테르아세테이트, 1-메톡시-2-프로판올, 에틸 락테이트, 시클로펜타논 및 히드록시초산에틸에서 선택된 하나 이상을 선택할 수 있다.
특히 상기 용매들 중 적어도 하나는 높은 비점을 가지는 용매를 포함하는 것이 좋다. 이 경우 갭 충전시 갭 내부에 보이드가 발생하는 것을 방지할 수 있고 용매가 천천히 휘발됨으로써 막의 평탄성을 높일 수 있다.
용매는 충전제의 총 함량에 대하여 상술한 성분을 제외한 잔부로 포함될 수 있다.
상술한 충전제는 반도체 캐패시터 제조시 전극 형성 단계에서 사용될 수 있으며, 구체적으로 반도체 캐패시터 제조시 전극을 형성하기 위한 몰드의 갭(gap)을 채우는데 사용될 수 있다.
이하 도 1 내지 도 9를 참조하여 본 발명의 일 구현예에 따른 반도체 캐패시터의 제조 방법을 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1 내지 도 9는 본 발명의 일 구현예에 따른 반도체 캐패시터의 제조 방법을 차례로 보여주는 단면도이다.
도 1을 참고하면, 반도체 기판(1) 위에 몰드 산화막(3)을 형성한다. 반도체 기판(1)에는 트랜지스터(도시하지 않음), 접촉 패드(도시하지 않음) 및 접촉 플러 그(도시하지 않음) 등이 형성되어 있다. 몰드 산화막(3)은 예컨대 산화규소(SiO2), TEOS(tetraethylotho silicate), BPSG(boron phosphorus silicate glass) 및PSG(phosphor silicate glass)와 같은 산화물로 만들어질 수 있으며, 예컨대 화학 기상 증착(chemical vapor deposition, CVD)으로 형성될 수 있다.
다음 도 2를 참고하면, 몰드 산화막(3)을 사진 식각하여 반도체 기판(1)의 접촉 플러그를 드러내는 갭(gap)(2)을 형성한다. 갭(2)은 폭이 50nm 이하로 미세할 수 있으며, 높이와 폭의 비율인 종횡비(aspect ratio)가 1 이상인 좁고 깊은 형태로 형성될 수 있다.
다음 도 3을 참고하면, 반도체 기판(1) 및 몰드 산화막(3) 위에 도전층(5)을 적층한다. 도전층(5)은 단일층 또는 복수층일 수 있으며, 예컨대 낮은 비저항(resistivity)을 가지는 금속, 예컨대 알루미늄(Al), 구리(Cu), 은(Ag) 및 이들의 합금으로 만들어지거나 니켈(Ni), 티타늄(Ti) 등의 금속으로 만들어지거나 폴리실리콘 등으로 만들어질 수 있다. 도전층(5)은 스퍼터링 또는 화학 기상 증착 등의 방법으로 형성될 수 있다.
다음 도 4를 참고하면, 도전층(5) 위에 충전층(7)을 형성한다. 충전층(7)은 수소화폴리실록사잔을 포함하는 충전제로부터 형성된 실리카층일 수 있다.
수소화폴리실록사잔은 구조 중에 하기 화학식 1로 표현되는 부분(moiety) 및 하기 화학식 2로 표현되는 부분을 가진다.
[화학식 1]
Figure 112013014346286-pat00031
[화학식 2]
Figure 112013014346286-pat00032
상기 화학식 1 및 2에서, R1 내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 치환 또는 비치환된 카르보닐기, 히드록시기 또는 이들의 조합이다.
이 때 수소화폴리실록사잔 중에 산소 함유량은 약 0.2 내지 3 중량%일 수 있다. 상기 범위로 함유되는 경우 구조 중의 규소-산소-규소(Si-O-Si) 결합에 의한 응력 완화가 충분하여 열처리시 수축을 방지할 수 있으며 이에 따라 형성된 충전 패턴에 크랙이 발생하는 것을 방지할 수 있다.
상기 수소화폴리실록사잔은 말단부에 하기 화학식 3으로 표현되는 부분을 가진다.
[화학식 3]
Figure 112013014346286-pat00033
상기 화학식 3으로 표현되는 부분은 말단부가 수소로 캡핑되어 있는 구조로,상기 수소화폴리실록사잔 구조 중의 Si-H 결합의 총 함량에 대하여 약 15 내지 35 중량%로 포함될 수 있다. 상기 범위로 포함되는 경우, 열처리시 산화반응이 충분히 일어나면서도 열처리시 SiH3 부분이 SiH4로 되어 비산되는 것을 방지하여 수축을 방지하고 이로부터 형성된 충전 패턴에 크랙이 발생하는 것을 방지할 수 있다.
상기 수소화폴리실록사잔은 중량평균분자량(Mw)이 약 1000 내지 5000일 수 있다. 상기 범위인 경우, 열처리시 증발하는 성분을 줄이면서도 50nm 이하의 미세한 갭을 치밀하게 채울 수 있다.
이러한 관점에서, 상기 수소화폴리실록사잔은 상기 범위 내에서 중량평균분자량(Mw)이 약 1500 내지 3500 인 경우 더욱 좋다.
상기 수소화폴리실록사잔은 충전제의 총 함량에 대하여 약 0.1 내지 50중량%로 포함될 수 있다. 상기 범위로 포함되는 경우 적절한 점도를 유지할 수 있으며 갭필시 간극(void) 없이 평탄하고 고르게 형성될 수 있다.
상기 충전제는 상기 수소화폴리실록사잔이 용매와 혼합된 용액 형태일 수 있으며 이를 스핀코팅 등과 같은 용액 공정으로 도포할 수 있다.
이어서 충전층(7)을 열처리한다. 열처리는 약 200℃ 이상에서 수증기를 포 함한 분위기에서 수행할 수 있다.
다음 도 5를 참고하면, 현상액을 사용하여 충전층(7)을 현상한다. 이에 따라 충전층(7) 중 하부 도전층(5) 위에 형성된 부분을 제거하고 갭(2)이 채워진 부분만 남겨 소정 패턴의 충전 패턴(7a)을 남긴다.
다음 도 6을 참고하면, 도전층(5) 중 몰드 산화막(3) 상부에 위치하는 부분을 제거하고 몰드 산화막(3) 및 충전 패턴(7a) 사이에 위치한 부분만 남겨 소정 모양의 하부 전극(5a)으로 분리한다. 이 때 하부 도전층(5)은 화학 기계적 연마(chemical mechanical polishing, CMP) 또는 에치 백(etch back)의 방법으로 제거될 수 있다.
다음 도 7을 참고하면, 몰드 산화막(3) 및 충전 패턴(7a)을 동시에 제거하여 하부 전극(5a)만 남긴다. 몰드 산화막(3) 및 충전 패턴(7a)은 습식 식각(wet etching)으로 제거될 수 있으며, 이 때 습식 식각은 몰드 산화막(3) 및 충전 패턴(7a)을 동시에 식각할 수 있는 물질이면 특히 한정되지 않으나 예컨대 불산(HF) 및 불화 암모늄(NH4F)와 같은 불소 함유 식각액을 사용할 수 있다.
다음 도 8을 참고하면, 하부 전극(5a)을 포함한 기판 전면에 유전체층(9)을 형성한다.
다음 도 9를 참고하면, 유전체층(9) 위에 도전층을 적층한 후 사진 식각하여 상부 전극(11)을 형성한다.
하부 전극(5a), 유전체층(9) 및 상부 전극(11)은 캐패시터를 형성한다.
이하, 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
충전제의 제조
[실시예 1]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 2.0g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 ５℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 수소화폴리실록사잔의 산소함유량은 0.5%, SiH3/SiH(total)는 0.20, 중량 평균 분자량은 2,000 이었다.
여기서 산소함유량은 FlashEA 1112 (Thermo Fisher Scientific Inc. 제조)를 사용하여 측정하였으며, SiH3/SiH(total) 은 200MHz의 프로톤 NMR: AC-200 (Bruker 사 제조)를 사용하여 측정하였으며, 중량평균분자량은 GPC; HPLC Pump 1515, RI Detector 2414 (Waters 사 제조) 및 Column: KF801, KF802, KF803 (Shodex 사 제조)를 사용하여 측정하였다.
[ 실시예 2]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 1.1g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 ５℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 수소화폴리실록사잔의 산소함유량은 2.1%, SiH3/SiH(total)는 0.19, 중량 평균 분자량은 2,700이었다.
[ 실시예 3]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 0.3g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 20℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 수소화폴리실록사잔의 산소함유량은 0.4%, SiH3/SiH(total)는 0.30, 중량 평균 분자량은 2,600 이었다.
[ 비교예 1]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 20℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서 히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 퍼하이드로폴리실라잔의 산소함유량은 0.0%, SiH3/SiH(total)는 0.22, 중량 평균 분자량은 4,000 이었다.
[ 비교예 2]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 5℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g 을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 퍼하이드로폴리실라잔의 산소함유량은 0.1%, SiH3/SiH(total)는 0.21, 중량 평균 분자량은 1,800 이었다.
[ 비교예 3]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 2.1g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 5℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03um의 테프론제 여과기로 여과했다.
얻어진 퍼하이드로폴리실라잔의 산소함유량은 3.8%, SiH3/SiH(total)는 0.26, 중량 평균 분자량은 2,000 이었다.
[ 비교예 4]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 0.3g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 -10℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.5um의 테프론제 여과기로 여과했다.
얻어진 수소화폴리실록사잔의 산소함유량은 0.6%, SiH3/SiH(total)는 0.13, 중량 평균 분자량은 1,100 이었다.
[ 비교예 5]
교반장치 및 온도제어장치가 부착된 2L의 반응기 내부를 건조 질소로 치환했다. 그리고 건조피리딘 1,500g에 순수 0.3g을 주입하여 충분히 혼합한 후에 이를 반응기에 넣고 40℃로 보온했다. 이어서 여기에 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다.
얻어진 백색의 슬러리 상의 생성물을 건조질소 분위기 중에서 １um의 테프론제 여과기를 사용하여 여과하고 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.5um의 테프론제 여과기로 여과했다.
얻어진 수소화폴리실록사잔의 산소함유량은 0.5%, SiH3/SiH(total)는 0.38, 중량 평균 분자량은 4,000 이었다.
충전 패턴의 형성
여러 개의 실리콘 웨이퍼를 준비하고, 실리콘 웨이퍼에 30nm(폭) x 300nm(높이), 50nm(폭) x 300nm(높이) 및 70nm(폭) x 300nm(높이)의 트렌치를 형성하고 그 위에 상기 실시예 1 내지 3 및 비교예 1 내지 5에서 제조된 충전제를 스핀코팅으로 도포하고 100℃의 핫플레이트에서 건조하였다. 이를 800℃, 수증기 분압 5kPa를 포함한 산소 분위기에서 1시간 동안 열처리하였다.
평가
상기에서 형성한 충전 패턴을 사용하여 트렌치의 내부와 외부의 에칭레이트 비 및 충전층의 평탄성을 확인하였다.
에칭레이트 비의 평가 방법은 다음과 같다.
1. 상기 충전 패턴이 형성된 기판을 절단하여 단면을 전자주사현미경(SEM)으로 관찰하고 막 높이를 측정하였다.
2. 상기 기판을 0.5중량% 불화수소산 수용액에 담구어 식각한 후 세정 및 건조한 후 다시 기판을 절단하여 단면을 전자주사현미경으로 관찰하고 막 높이를 측정하였다.
3. 상기 1,2를 트렌치 바닥까지 식각될 때까지 계속하고, 에칭 시간 및 에칭량의 관계를 도시하였다.
4. 평탄부 및 트렌치 내부의 에칭레이트를 계산화고 평탄부와 트렌치 내부의 에칭레이트비를 계산하였다.
에칭계면의 평가 방법은 다음과 같다.
1. 상기 충전 패턴이 형성된 기판을 절단하였다.
2. 상기 기판을 0.5중량% 불화수소산 수용액에 30초간 담그어 컷팅한 단면을 에칭하고 세정 및 건조하였다.
3. 기판의 단면을 주사전자현미경(SEM)을 사용하여 관찰하고 트렌치 내부의 에칭 계면에 울퉁불퉁한 부분이 존재하는지 보이드(void)가 없는지 확인하였다.
그 결과는 표 1과 같다.
[표 1]
에칭레이트 비(트렌치부/평탄부) 충전층의 평탄성
트렌치 폭(nm) 30 50 70 30 50 70
실시예 1 2.6 2.2 2.0 ○ ○ ○
실시예 2 2.8 2.5 2.4 ○ ○ ○
실시예 3 2.4 2.1 1.8 ○ ○ ○
비교예 1 5.0 3.8 2.4 X ○ ○
비교예 2 4.9 3.8 2.4 X X ○
비교예 3 5.6 4.5 3.0 X X ○
비교예 4 > 10 7.5 5.0 X X X
비교예 5 4.9 4.2 2.8 X X ○
○: 균일, X: 불균일
상기와 같이, 실시예 1 내지 3에 따른 충전제를 사용한 경우, 에칭레이트 비가 3 보다 작으며 특히 폭이 약 30nm 및 50nm인 미세한 트렌치의 경우에도 에칭레이트 비가 낮게 유지됨을 알 수 있다. 또한 충전층의 평탄성 또한 우수함을 알 수 있다.
이에 반해, 비교예 1 내지 5에 따른 충전제를 사용한 경우, 에칭레이트 비가 높으며, 특히 폭이 작은 미세한 트렌치의 경우 에칭레이트 비가 더욱 높아짐을 알 수 있다. 또한 충전층의 평탄성 또한 불량하며 이는 폭이 작은 미세한 트렌치의 경우 더욱 불량함을 알 수 있다. 이로부터 본 발명의 실시예에 따른 충전제를 사용한 경우 폭이 작은 미세한 트렌치의 경우에도 충전성 및 평탄성이 우수함을 알 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명 의 권리 범위에 속하는 것이다.
도 1 내지 도 9는 본 발명의 일 구현예에 따른 반도체 캐패시터의 제조 방법을 차례로 보여주는 단면도이다.

Claims (11)

  1. 구조 중에 하기 화학식 1로 표현되는 부분 및 하기 화학식 2로 표현되는 부분을 가지고 말단부에 하기 화학식 3으로 표현되는 부분을 가지는 수소화폴리실록사잔을 포함하고,
    상기 수소화폴리실록사잔은 산소함유량이 0.2 내지 3 중량%이며,
    하기 화학식 3으로 표현되는 부분은 구조 중의 Si-H 결합의 총 함량에 대하여 15 내지 35%로 포함되어 있는 갭필용 충전제.
    [화학식 1]
    Figure 112013014346286-pat00010
    [화학식 2]
    Figure 112013014346286-pat00011
    [화학식 3]
    Figure 112013014346286-pat00012
    상기 화학식 1 및 2에서, R1 내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 치환 또는 비치환된 카르보닐기, 히드록시기 또는 이들의 조합이고,
    *는 상기 수소화폴리실록사잔의 다른 원소와 연결되는 지점이다.
  2. 제1항에서,
    상기 수소화폴리실록사잔은 중량평균분자량이 1000 내지 5000 인 갭필용 충전제.
  3. 제2항에서,
    상기 수소화폴리실록사잔은 중량평균분자량이 1500 내지 3500 인 갭필용 충전제.
  4. 제1항에서,
    상기 수소화폴리실록사잔은 산소함유량이 0.4 내지 2 중량%인 갭필용 충전제.
  5. 제1항에서,
    상기 수소화폴리실록사잔은 상기 충전제의 총 함량에 대하여 0.1 내지 50 중량%로 포함되어 있는 갭필용 충전제.
  6. 반도체 기판 위에 갭(gap)을 가지는 몰드를 형성하는 단계,
    상기 반도체 기판 및 상기 몰드 위에 도전층을 형성하는 단계,
    상기 갭 및 상기 도전층 위에 충전제를 도포하여 충전층을 형성하는 단계,
    상기 충전층을 열처리하는 단계,
    상기 충전층의 일부를 현상하여 상기 갭에 채워진 충전 패턴을 형성하는 단계,
    상기 도전층의 일부를 제거하여 복수의 제1 전극으로 분리하는 단계,
    상기 몰드 및 상기 충전 패턴을 제거하는 단계,
    상기 제1 전극 위에 유전체층을 형성하는 단계, 그리고
    상기 유전체층 위에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 충전제는 구조 중에 하기 화학식 1로 표현되는 부분 및 하기 화학식 2로 표현되는 부분을 가지고 말단부에 하기 화학식 3으로 표현되는 부분을 가지는 수소화폴리실록사잔을 포함하고,
    상기 수소화폴리실록사잔은 산소함유량이 0.2 내지 3 중량%이며,
    하기 화학식 3으로 표현되는 부분은 구조 중의 Si-H 결합의 총 함량에 대하여 15 내지 35%로 포함되어 있는 반도체 캐패시터의 제조 방법.
    [화학식 1]
    Figure 112013014346286-pat00013
    [화학식 2]
    Figure 112013014346286-pat00014
    [화학식 3]
    Figure 112013014346286-pat00015
    상기 화학식 1 및 2에서, R1 내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 치환 또는 비치환된 카르보닐기, 히드록시기 또는 이들의 조합이고,
    *는 상기 수소화폴리실록사잔의 다른 원소와 연결되는 지점이다.
  7. 제6항에서,
    상기 수소화폴리실록사잔은 중량평균분자량이 1000 내지 5000 인 반도체 캐패시터의 제조 방법.
  8. 제7항에서,
    상기 수소화폴리실록사잔은 중량평균분자량이 1500 내지 3500 인 반도체 캐패시터의 제조 방법.
  9. 제6항에서,
    상기 수소화폴리실록사잔은 산소함유량이 0.4 내지 2 중량%인 반도체 캐패시터의 제조 방법.
  10. 제6항에서,
    상기 수소화폴리실록사잔은 상기 충전제의 총 함량에 대하여 0.1 내지 50중 량%로 포함되어 있는 반도체 캐패시터의 제조 방법.
  11. 제6항에서,
    상기 충전층을 열처리하는 단계는 200℃ 이상에서 수증기를 포함한 분위기에서 수행하는 반도체 캐패시터의 제조 방법.
KR1020090118751A 2009-12-02 2009-12-02 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법 KR101288574B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090118751A KR101288574B1 (ko) 2009-12-02 2009-12-02 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
US12/956,549 US8058711B2 (en) 2009-12-02 2010-11-30 Filler for filling a gap and method for manufacturing semiconductor capacitor using the same
TW099141697A TWI433874B (zh) 2009-12-02 2010-12-01 用於填充間隙之填料以及使用其用以製造半導體電容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118751A KR101288574B1 (ko) 2009-12-02 2009-12-02 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110062158A KR20110062158A (ko) 2011-06-10
KR101288574B1 true KR101288574B1 (ko) 2013-07-22

Family

ID=44069213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118751A KR101288574B1 (ko) 2009-12-02 2009-12-02 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법

Country Status (3)

Country Link
US (1) US8058711B2 (ko)
KR (1) KR101288574B1 (ko)
TW (1) TWI433874B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804095B2 (en) 2017-12-14 2020-10-13 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443758B1 (ko) * 2010-12-22 2014-09-26 제일모직주식회사 실리카층 형성용 조성물, 그 제조방법, 이를 이용한 실리카층 및 실리카층 제조방법
CN102569060B (zh) 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
KR101387740B1 (ko) * 2011-01-07 2014-04-21 제일모직주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR101432606B1 (ko) * 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
WO2013176459A1 (ko) * 2012-05-21 2013-11-28 제일모직 주식회사 디스플레이 부재 및 그 제조방법
KR101556672B1 (ko) 2012-12-27 2015-10-01 제일모직 주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
CN103910885A (zh) 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
WO2014104510A1 (ko) * 2012-12-31 2014-07-03 제일모직 주식회사 개질 수소화 폴리실록사잔, 이를 포함하는 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR101692757B1 (ko) * 2013-04-18 2017-01-04 제일모직 주식회사 절연막용 린스액 및 절연막의 린스 방법
US20150093545A1 (en) * 2013-10-01 2015-04-02 Samsung Sdi Co., Ltd. Composition for a silica based layer, silica based layer, and method of manufacturing a silica based layer
KR101825546B1 (ko) 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR20160134290A (ko) 2015-05-15 2016-11-23 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102015404B1 (ko) 2016-12-08 2019-08-28 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막을 포함하는 전자소자
KR102113660B1 (ko) * 2017-01-03 2020-05-21 삼성에스디아이 주식회사 패턴 형성 방법 및 반도체 소자
KR102194975B1 (ko) * 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102432933B1 (ko) 2019-05-17 2022-08-12 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 그로부터 형성된 실리카 막, 및 상기 실리카 막을 포함하는 전자 소자
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010158A (en) 1987-12-28 1991-04-23 Atochem Process for preparing polysiloxazane compositions and the products formed thereby
JPH11302595A (ja) * 1998-04-24 1999-11-02 Catalysts & Chem Ind Co Ltd 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
KR20040088895A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100989117B1 (ko) 2007-10-02 2010-10-20 제일모직주식회사 말단기 보호에 의해 보관안정성이 향상된 반도체 미세 갭 필용 조성물

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008422A (en) * 1985-04-26 1991-04-16 Sri International Polysilazanes and related compositions, processes and uses
JP3516815B2 (ja) 1996-08-06 2004-04-05 触媒化成工業株式会社 シリカ系被膜形成用塗布液および被膜付基材
EP0890599B1 (en) * 1996-12-27 2002-09-04 TonenGeneral Sekiyu K.K. Polyorganosiloxazanes and process for the preparation thereof
JP4101322B2 (ja) 1996-12-27 2008-06-18 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率セラミックス材料及びその製造方法
US5912203A (en) * 1997-12-31 1999-06-15 General Electric Company Process to synthesize a linear phosphonitrilic chloride catalyst
EP0992556B1 (en) * 1998-04-24 2012-05-09 JGC Catalysts and Chemicals Ltd. Coating liquid for forming silica-based film having low dielectric constant and substrate having film of low dielectric constant coated thereon
TW444027B (en) * 1998-06-30 2001-07-01 Ind Tech Res Inst Ring-opened polymer prepared from pericyclic olefin and photosensitive composition containing the polymer
JP5020425B2 (ja) 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
US6579630B2 (en) * 2000-12-07 2003-06-17 Canon Kabushiki Kaisha Deuterated semiconducting organic compounds used for opto-electronic devices
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7081501B2 (en) * 2003-12-01 2006-07-25 Mitsui Chemicals, Inc. Hydrogenated ring-opening metathesis polymer and process for producing the same
KR100608814B1 (ko) 2004-07-16 2006-08-08 엘지전자 주식회사 엘씨디 장치의 입력 영상 표시 방법
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP4371011B2 (ja) 2004-09-02 2009-11-25 日新イオン機器株式会社 イオンビーム照射装置およびイオンビーム照射方法
WO2006071907A1 (en) * 2004-12-29 2006-07-06 3M Innovative Properties Company Multi-photon polymerizable pre-ceramic polymeric compositions
KR100791465B1 (ko) 2005-07-04 2008-01-04 삼성전자주식회사 디스플레이장치, 디스플레이장치의 색상조정시스템 및 그색상조정방법
WO2007055187A1 (ja) * 2005-11-14 2007-05-18 Idemitsu Kosan Co., Ltd. 金属錯体化合物及びそれを用いた有機エレクトロルミネッセンス素子
US8142909B2 (en) * 2006-02-10 2012-03-27 Universal Display Corporation Blue phosphorescent imidazophenanthridine materials
EP1988143A4 (en) * 2006-02-20 2009-11-25 Konica Minolta Holdings Inc ORGANIC ELECTROLUMINESCENT ELEMENT, WHITE LIGHT EMITTING ELEMENT, DISPLAY DEVICE, AND LIGHTING DEVICE
JP5177617B2 (ja) 2006-12-25 2013-04-03 独立行政法人産業技術総合研究所 酸化シリコン薄膜形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010158A (en) 1987-12-28 1991-04-23 Atochem Process for preparing polysiloxazane compositions and the products formed thereby
JPH11302595A (ja) * 1998-04-24 1999-11-02 Catalysts & Chem Ind Co Ltd 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
KR20040088895A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100989117B1 (ko) 2007-10-02 2010-10-20 제일모직주식회사 말단기 보호에 의해 보관안정성이 향상된 반도체 미세 갭 필용 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804095B2 (en) 2017-12-14 2020-10-13 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device

Also Published As

Publication number Publication date
TWI433874B (zh) 2014-04-11
TW201125899A (en) 2011-08-01
US20110129981A1 (en) 2011-06-02
US8058711B2 (en) 2011-11-15
KR20110062158A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
KR101288574B1 (ko) 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
KR101432606B1 (ko) 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
KR101387740B1 (ko) 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR101443758B1 (ko) 실리카층 형성용 조성물, 그 제조방법, 이를 이용한 실리카층 및 실리카층 제조방법
KR101767083B1 (ko) 개질 수소화 폴리실록사잔을 포함하는 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR101833800B1 (ko) 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
US9738787B2 (en) Composition for forming silica-based insulating layer, method for preparing composition for forming silica-based insulating layer, silica-based insulating layer, and method for manufacturing silica-based insulating layer
US9240443B2 (en) Process of preparing a gap filler agent, a gap filler agent prepared using same, and a method for manufacturing semiconductor capacitor using the gap filler agent
KR20170014946A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101806328B1 (ko) 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR101825546B1 (ko) 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
KR20150039084A (ko) 실리카계 막 형성용 조성물, 실리카계 막 및 실리카계 막의 제조방법
KR20150019950A (ko) 실리카 막의 제조방법
KR20150019949A (ko) 절연막의 제조방법
KR101968224B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR101107004B1 (ko) 반도체 캐패시터용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
KR102446983B1 (ko) 실리카 막 형성용 조성물 및 실리카 막
KR20170100987A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101583227B1 (ko) 실리카 막 및 그 형성 방법
KR101833801B1 (ko) 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR20180056606A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20140087978A (ko) 갭필용 충전제의 제조 방법, 상기 제조 방법에 따라 제조되는 갭필용 충전제, 및 상기 충전제를 사용한 반도체 커패시터의 제조 방법
JP2004204061A (ja) 低誘電率膜用組成物、低誘電率膜及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170622

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 7