KR101254987B1 - Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device - Google Patents

Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device Download PDF

Info

Publication number
KR101254987B1
KR101254987B1 KR1020117007198A KR20117007198A KR101254987B1 KR 101254987 B1 KR101254987 B1 KR 101254987B1 KR 1020117007198 A KR1020117007198 A KR 1020117007198A KR 20117007198 A KR20117007198 A KR 20117007198A KR 101254987 B1 KR101254987 B1 KR 101254987B1
Authority
KR
South Korea
Prior art keywords
gas
silicon nitride
nitride film
plasma cvd
high frequency
Prior art date
Application number
KR1020117007198A
Other languages
Korean (ko)
Other versions
KR20110055703A (en
Inventor
슈이치로 오타오
미노루 혼다
마사유키 고노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110055703A publication Critical patent/KR20110055703A/en
Application granted granted Critical
Publication of KR101254987B1 publication Critical patent/KR101254987B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 복수의 구멍을 갖는 평면 안테나(31)에 의해 처리 용기(1)에 마이크로파를 도입하는 플라즈마 CVD 장치(100)에 있어서, 처리 용기(1) 내의 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 고주파 전원(9)으로부터, 웨이퍼(W)를 올려놓는 재치대(2)의 전극(7)에 웨이퍼(W)의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여, 웨이퍼(W)에 RF 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행하는 공정을 구비한 질화 규소막의 성막 방법에 관한 것이다. In the plasma CVD apparatus 100 which introduces a microwave into the processing container 1 by the planar antenna 31 which has a some hole, this invention WHEREIN: The pressure in the processing container 1 is 10 Pa or more and 133.3 Pa or less. Output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the wafer W to the electrode 7 of the mounting table 2 on which the wafer W is placed from the high frequency power source 9. A method of forming a silicon nitride film comprising the step of performing plasma CVD using a film forming gas containing a silicon-containing compound gas and nitrogen gas while supplying a high frequency power to the wafer W and applying an RF bias to the wafer W.

Figure R1020117007198
Figure R1020117007198

Description

질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ＣＶＤ 장치 및 반도체 메모리 장치{METHOD FOR DEPOSITING SILICON NITRIDE FILM, COMPUTER-READABLE STORAGE MEDIUM, PLASMA CVD DEVICE AND SEMICONDUCTOR MEMORY DEVICE}METHOD FOR DEPOSITING SILICON NITRIDE FILM, COMPUTER-READABLE STORAGE MEDIUM, PLASMA CVD DEVICE AND SEMICONDUCTOR MEMORY DEVICE}

본 발명은, 질화 규소막의 성막 방법, 이 방법에 이용하는 컴퓨터 판독 가능한 기억 매체, 플라즈마 CVD 장치 및 반도체 메모리 장치에 관한 것이다. The present invention relates to a method for forming a silicon nitride film, a computer readable storage medium, a plasma CVD device, and a semiconductor memory device used in the method.

현재, 전기적 고쳐 쓰기 동작이 가능한 EEPROM(Electrically Erasable and Programmable ROM) 등으로 대표되는 불휘발성 반도체 메모리 장치로서는, SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)형이나 MONOS(Metal-Oxide-Nitride-Oxide-Silicon)형으로 불리는 적층 구조를 갖는 것이 있다. 이들 타입의 불휘발성 반도체 메모리 장치에서는, 이산화 규소막(Oxide)으로 사이에 끼워진 1층 이상의 질화 규소막(Nitride)을 전하 축적 영역으로서 정보의 보지(保持; holding)가 행해진다. 즉, 상기 불휘발성 반도체 메모리 장치에서는, 반도체 기판(Silicon)과 컨트롤 게이트 전극(Silicon 또는 Metal)과의 사이에 전압을 인가함으로써, 전하 축적 영역의 질화 규소막에 전자를 주입하여 데이터를 보존하거나, 질화 규소막에 축적된 전자를 제거하거나 하여 데이터의 보존과 삭제, 제거의 고쳐 쓰기를 행하고 있다. 상기 불휘발성 반도체 메모리 장치에 있어서, 데이터 기입 특성은 전하 축적 영역인 질화 규소막으로의 전자 주입의 용이성과 관계가 있고, 특히 질화 규소막 중에 존재하는 전하 포획 중심(트랩)과 관계가 있다고 생각된다. Currently, non-volatile semiconductor memory devices represented by EEPROM (Electrically Erasable and Programmable ROM) capable of electrically rewriting operations include SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) type and MONOS (Metal-Oxide-Nitride-Oxide). Some have a laminated structure called a (Silicon) type. In these types of nonvolatile semiconductor memory devices, information holding is performed as one or more layers of silicon nitride films (Nitride) sandwiched between silicon dioxide films (Oxide) as charge storage regions. That is, in the nonvolatile semiconductor memory device, by applying a voltage between the semiconductor substrate (Silicon) and the control gate electrode (Silicon or Metal), electrons are injected into the silicon nitride film in the charge storage region to preserve data, The electrons accumulated in the silicon nitride film are removed or the data is saved, deleted, and rewritten. In the nonvolatile semiconductor memory device, the data writing characteristic is related to the ease of electron injection into the silicon nitride film as the charge accumulation region, and in particular to the charge trapping center (trap) existing in the silicon nitride film. .

불휘발성 반도체 메모리 장치에 관한 기술로서, 특허문헌 1에는, 질화 규소막과 톱(top) 산화막과의 계면의 트랩 밀도를 증가시킬 목적으로, 이들 막의 중간 부분에 Si를 많이 함유하는 천이층(遷移層)을 설치하는 것이 기재되어 있다. As a technique related to a nonvolatile semiconductor memory device, Patent Document 1 discloses a transition layer containing a large amount of Si in an intermediate portion of these films in order to increase the trap density of an interface between a silicon nitride film and a top oxide film. Iii) installation is described.

일본공개특허공보 평5-145078호(예를 들면, 단락 0015 등)Japanese Patent Application Laid-Open No. 5-145078 (for example, paragraph 0015)

최근의 반도체 장치의 고(高)집적화에 수반하여, 불휘발성 반도체 메모리 장치의 소자 구조도 급속하게 미세화가 진행되고 있다. 불휘발성 반도체 메모리 장치를 미세화하기 위해서는, 개개의 불휘발성 반도체 메모리 장치에 있어서, 전하 축적층인 질화 규소막의 트랩 수를 증가시켜, 데이터 기입 성능을 높일 필요가 있다. With the recent high integration of semiconductor devices, the device structure of nonvolatile semiconductor memory devices has also been rapidly miniaturized. In order to miniaturize the nonvolatile semiconductor memory device, it is necessary to increase the number of traps of the silicon nitride film as the charge storage layer in each nonvolatile semiconductor memory device and to improve the data writing performance.

그러나, 감압 CVD법이나 열CVD법에 의한 성막 방법에서는, 질화 규소막의 형성 과정에서 막 중의 트랩 형성을 컨트롤하는 것은 기술적으로 곤란했다. 또한, 플라즈마 CVD법에서는, 대부분의 경우, 에칭의 하드 마스크나 스토퍼막으로서 사용되는, 치밀하고 결함이 적은 질화 규소막의 형성을 목표로 하고 있었다. 단, 플라즈마 CVD법에서는, 처리 용기 내의 처리 압력을 고진공 상태(예를 들면 3Pa 이하)로 설정하여 플라즈마의 이온성을 강하게 함으로써, 형성되는 질화 규소막 중에 많은 트랩을 형성하는 것이 가능하다고 생각되고 있었다. 그러나, 처리 용기 내를 고진공 상태로 유지하기 위해서는, 고성능의 배기 장치가 필요해지는 점이나, 고진공 상태에 견딜 수 있는 진공 시일(seal) 기술, 내압(耐壓) 용기가 필요해지는 등, 장치 부하가 증대되어 비용도 높아진다는 결점이 있었다. 또한, 고진공 상태에서는, 플라즈마 에너지가 높아지기 때문에 처리 용기 내의 부품 등으로의 스퍼터링(sputtering) 작용이 강해져, 입자 등에 의한 오염 위험성이 증가하거나, 질화 규소막 형성에 있어서의 커버리지(coverage) 성능이 저하되거나 하는 등, 프로세스적인 측면에서도 문제를 갖고 있었다. 또한, 종래의 플라즈마 CVD법으로 성막한 질화 규소막은, 트랩의 분포가 불균일했기 때문에, 전하 축적층으로서 사용할 수 없었다. However, in the film formation method by the reduced pressure CVD method or the thermal CVD method, it is technically difficult to control the trap formation in the film during the formation of the silicon nitride film. In addition, in the plasma CVD method, in most cases, the aim was to form a dense, low-defect silicon nitride film used as a hard mask or stopper film for etching. However, in the plasma CVD method, it is thought that many traps can be formed in the silicon nitride film formed by setting the processing pressure in the processing container to a high vacuum state (for example, 3 Pa or less) to strengthen the plasma ionicity. . However, in order to maintain the inside of the processing container at a high vacuum state, a high load of the device requires a high performance exhaust device, a vacuum seal technology capable of withstanding a high vacuum state, and a pressure resistant container is required. There was a flaw that the cost increased. Further, in the high vacuum state, the plasma energy is increased, so that the sputtering action to components in the processing container is increased, so that the risk of contamination by particles or the like increases, or the coverage performance in forming the silicon nitride film is reduced or It also had problems in terms of process. In addition, the silicon nitride film formed by the conventional plasma CVD method could not be used as a charge storage layer because trap distribution was uneven.

본 발명은 상기 실정을 감안하여 이루어진 것으로, 그의 제1 목적은, 플라즈마 CVD법에 의해 전하 축적층으로서 이용 가능한, 트랩이 다수 존재하는 질화 규소막을 성막하는 방법을 제안하는 것이다. 또한, 본 발명의 제2 목적은, 플라즈마 CVD법에 의해 개개의 질화 규소막의 트랩의 수가 상이한 질화 규소막을 적층하여 성막하는 방법을 제공하는 것이다. This invention is made | formed in view of the said situation, The 1st objective is to propose the method of forming the silicon nitride film | membrane in which many traps exist which can be used as a charge storage layer by plasma CVD method. Moreover, the 2nd objective of this invention is providing the method of laminating | stacking and forming a silicon nitride film in which the number of traps of an individual silicon nitride film differs by the plasma CVD method.

본 발명의 질화 규소막의 성막 방법은, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 피(被)처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 형성하는 질화 규소막의 성막 방법으로서, The silicon nitride film deposition method of the present invention is a plasma CVD method on a to-be-processed object by using a plasma CVD apparatus for generating a plasma by introducing microwaves into a processing container by a planar antenna having a plurality of holes. As a film forming method of a silicon nitride film forming a silicon nitride film,

상기 처리 용기 내의 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스(bias)를 인가하면서, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행함으로써 질화 규소막을 형성하는 공정을 구비하고 있다. The pressure in the processing vessel is set within a range of 10 Pa or more and 133.3 Pa or less, and high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within a range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. And forming a silicon nitride film by performing plasma CVD using a film forming gas containing a silicon-containing compound gas and a nitrogen gas while applying a high frequency bias to the target object.

또한, 본 발명의 질화 규소막의 성막 방법은, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 피처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 적층하여 형성하는 질화 규소막의 성막 방법으로서, In addition, the silicon nitride film deposition method of the present invention uses a plasma CVD apparatus that generates a plasma by introducing microwaves into a processing container by a planar antenna having a plurality of holes, and the silicon nitride film is subjected to plasma CVD on a workpiece. As a film forming method of a silicon nitride film formed by laminating a film,

상기 처리 용기 내의 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행함으로써 질화 규소막을 형성하는 제1 공정과,The pressure in the processing vessel is set within a range of 10 Pa or more and 133.3 Pa or less, and high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within a range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. A first step of forming a silicon nitride film by performing plasma CVD using a film forming gas containing a silicon-containing compound gas and a nitrogen gas while applying a high frequency bias to the target object;

상기 제1 공정과 동일한 설정 압력에서, 상기 재치대의 전극에 고주파 전력을 공급하지 않거나, 상기 제1 공정과는 상이한 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하여, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행함으로써, 상기 제1 공정으로 형성되는 질화 규소막과 비교하여 트랩의 존재 수가 적은 질화 규소막을 형성하는 제2 공정을 구비하고 있다. At the same set pressure as the first process, the high frequency power is not supplied to the electrodes of the mounting table or the high frequency power is supplied at an output density different from that of the first process to apply a high frequency bias to the object to be processed, thereby containing a silicon-containing compound gas. And a second step of forming a silicon nitride film having a smaller number of traps compared to the silicon nitride film formed in the first step by performing plasma CVD using a film forming gas containing nitrogen and nitrogen gas.

본 발명의 질화 규소막 적층체의 제조 방법에 있어서, 상기 제1 공정과 상기 제2 공정을 반복 행하는 것이 바람직하다. In the manufacturing method of the silicon nitride film laminated body of this invention, it is preferable to repeat the said 1st process and the said 2nd process.

본 발명의 컴퓨터 판독 가능한 기억 매체는, 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서, The computer readable storage medium of the present invention is a computer readable storage medium in which a control program operating on a computer is stored.

상기 제어 프로그램은, 실행시에, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성시키는 플라즈마 CVD 장치를 이용하여, 피처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 형성할 때에 있어서, 10Pa 이상 133.3Pa 이하의 범위 내의 처리 압력에서, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD가 행해지도록, 컴퓨터에 상기 플라즈마 CVD 장치를 제어시키는 것이다. The control program, when executed, forms a silicon nitride film on the object to be processed by a plasma CVD method using a plasma CVD apparatus that introduces microwaves into the processing vessel by a planar antenna having a plurality of holes to generate plasma. In this case, at a processing pressure within a range of 10 Pa or more and 133.3 Pa or less, high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. The plasma CVD apparatus is controlled by a computer so that plasma CVD is performed using a film forming gas containing a silicon-containing compound gas and nitrogen gas while applying a high frequency bias to the target object.

또한, 본 발명의 플라즈마 CVD 장치는, 플라즈마 CVD법에 의해 피처리체 상에 질화 규소막을 형성하는 플라즈마 CVD 장치로서, Moreover, the plasma CVD apparatus of this invention is a plasma CVD apparatus which forms a silicon nitride film on a to-be-processed object by the plasma CVD method,

피처리체를 수용하는 상부가 개구한 처리 용기와,A processing container in which an upper portion for receiving a target object is opened;

상기 처리 용기 내에 배치되어, 피처리체를 올려놓는 재치대와,A mounting table disposed in the processing container to place the object to be processed;

상기 재치대 내에 설치되어, 피처리체에 고주파 전력을 인가하는 전극과, An electrode provided in the mounting table to apply high frequency power to the object to be processed;

상기 전극에 접속하는 고주파 전원과,A high frequency power supply connected to the electrode,

상기 처리 용기의 상기 개구를 막는 유전체 부재와, A dielectric member that closes the opening of the processing container;

상기 유전체 부재의 상부에 설치되어, 상기 처리 용기 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,A flat antenna provided on the dielectric member and having a plurality of holes for introducing microwaves into the processing container;

상기 처리 용기 내에 실리콘 함유 화합물 가스와 질소 함유 가스를 포함하는 성막 가스를 공급하는 가스 공급 기구에 접속하는 가스 도입부와, A gas inlet connected to a gas supply mechanism for supplying a film forming gas containing a silicon-containing compound gas and a nitrogen-containing gas in the processing container;

상기 처리 용기 내를 감압 배기하는 배기 기구와,An exhaust mechanism for evacuating the inside of the processing container under reduced pressure;

상기 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 상기 고주파 전원으로부터 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 상기 가스 공급 기구에 접속하는 가스 도입부로부터 상기 실리콘 함유 화합물 가스와 상기 질소 가스를 포함하는 성막 가스를 상기 처리 용기 내에 공급함으로써, 상기 처리 용기 내에 있어서, 10Pa 이상 133.3Pa 이하의 범위 내의 처리 압력에서, 플라즈마 CVD가 행해지도록 제어하는 제어부를 구비하고 있다. A gas introduction section connected to the gas supply mechanism while supplying high frequency power from the high frequency power supply to the target object and applying a high frequency bias to the target object at an output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. By supplying the film forming gas containing the silicon-containing compound gas and the nitrogen gas into the processing container so as to control the plasma CVD to be performed at a processing pressure within the range of 10 Pa or more and 133.3 Pa or less in the processing container. Equipped.

본 발명의 질화 규소막의 성막 방법에 의하면, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 피처리체를 올려놓는 재치대에 고주파 전력을 인가하면서 10Pa 이상 133.3Pa 이하의 처리 압력에서 플라즈마 CVD를 행함으로써, 트랩의 존재 수가 많은 질화 규소막을 형성할 수 있다. 본 발명 방법에서는, 3Pa 이하의 고진공 상태에서의 성막에 비하여, 장치 부하나 오염의 위험성을 경감할 수 있는 데다, 질화 규소막 형성에 있어서의 양호한 커버리지 성능도 유지할 수 있다. 또한, 본 발명 방법으로 성막한 질화 규소막은, 트랩의 분포가 균일한 점에서, 전하 축적층으로서의 사용에 적합한 것이다. According to the method for forming the silicon nitride film of the present invention, a high frequency power is applied to a mounting table on which a target object is placed by using a plasma CVD apparatus that generates a plasma by introducing microwaves into a processing container by a planar antenna having a plurality of holes. By performing plasma CVD at a processing pressure of 10 Pa or more and 133.3 Pa or less, a silicon nitride film having a large number of traps can be formed. In the method of the present invention, as compared with film formation in a high vacuum state of 3 Pa or less, the risk of device load and contamination can be reduced, and good coverage performance in forming a silicon nitride film can also be maintained. The silicon nitride film formed by the method of the present invention is also suitable for use as a charge storage layer in that the trap distribution is uniform.

또한, 본 발명의 질화 규소막의 성막 방법에 의하면, 재치대로 인가하는 고주파 전력의 온/오프(on/off)를 전환하는 것만의 조작으로, 용이하게 트랩의 존재 수가 상이한 질화 규소막을 번갈아 적층 형성하는 것이 가능하여, 데이터 기입 특성이 우수한 반도체 메모리 장치로의 응용이 가능하다. In addition, according to the film forming method of the silicon nitride film of the present invention, only by switching on / off the high frequency power to be applied as a mounting step, the silicon nitride film having different numbers of traps can be easily stacked alternately. This makes it possible to apply the semiconductor memory device having excellent data writing characteristics.

도 1은 질화 규소막의 형성에 적합한 플라즈마 CVD 장치의 일 예를 나타내는 개략적인 단면도이다.
도 2는 평면 안테나의 구조를 나타내는 도면이다.
도 3은 제어부의 구성을 나타내는 설명도이다.
도 4는 제1 실시 형태에 따른 질화 규소막의 성막 방법의 공정예를 나타내는 도면이다.
도 5는 Vfb 히스테리시스(hysteresis)의 측정 방법을 설명하는 도면으로, 도 5의 (a)는 측정에 사용한 커패시터(capacitor)의 개략적인 설명도이고, 도 5의 (b)는 CV 커브를 나타내는 도면이다.
도 6은 질화 규소막 형성시의 RF 바이어스 파워와 막의 굴절률, 웨트 에칭 레이트 및 Vfb 히스테리시스의 측정 결과를 나타내는 그래프 도면이다.
도 7은 질화 규소막 형성시의 Ar 유량과 막의 Vfb 히스테리시스의 측정 결과를 나타내는 그래프 도면이다.
도 8은 제2 실시 형태에 따른 질화 규소막 적층체의 제조 방법의 공정예를 나타내는 도면이다.
도 9는 본 발명 방법을 적용 가능한 MOS형 반도체 메모리 장치의 개략적인 구성을 나타내는 설명도이다. 1 is a schematic cross-sectional view showing an example of a plasma CVD apparatus suitable for forming a silicon nitride film.
2 is a diagram illustrating a structure of a planar antenna.
3 is an explanatory diagram showing a configuration of a control unit.
4 is a diagram showing a process example of a method of forming a silicon nitride film according to the first embodiment.
FIG. 5 is a diagram illustrating a method of measuring Vfb hysteresis. FIG. 5A is a schematic diagram of a capacitor used for the measurement, and FIG. 5B is a diagram showing a CV curve. to be.
6 is a graph showing measurement results of RF bias power, film refractive index, wet etching rate, and Vfb hysteresis when forming a silicon nitride film.
7 is a graph showing measurement results of Ar flow rate and Vfb hysteresis of a film when forming a silicon nitride film.
It is a figure which shows the example of a process of the manufacturing method of the silicon nitride film laminated body which concerns on 2nd Embodiment.
9 is an explanatory diagram showing a schematic configuration of a MOS semiconductor memory device to which the method of the present invention can be applied.

(발명을 실시하기 위한 형태)(Mode for carrying out the invention)

〔제1 실시 형태〕[First Embodiment]

이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다. 도 1은, 본 발명의 질화 규소막의 제조 방법에 이용 가능한 플라즈마 CVD 장치(100)의 개략적인 구성을 모식적으로(schematically) 나타내는 단면도이다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail with reference to drawings. 1 is a cross-sectional view schematically showing a schematic configuration of a plasma CVD apparatus 100 that can be used in the method for producing a silicon nitride film of the present invention.

플라즈마 CVD 장치(100)는, 복수의 슬롯 형상의 구멍을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 레이디얼 라인 슬롯 안테나)로 처리 용기 내에 마이크로파를 도입하여 플라즈마를 발생시킴으로써, 고밀도이고, 또한 저(低)전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있다. 플라즈마 CVD 장치(100)에서는, 1×1010∼5×1012/㎤의 플라즈마 밀도에서, 또한 0.7∼2eV의 저전자 온도를 갖는 플라즈마에 의한 처리가 가능하다. 따라서, 플라즈마 CVD 장치(100)는, 각종 반도체 장치의 제조 과정에 있어서 플라즈마 CVD에 의한 질화 규소막의 성막 처리의 목적에서 매우 적합하게 이용할 수 있다. The plasma CVD apparatus 100 has a high density by generating a plasma by introducing microwaves into a processing container with a planar antenna having a plurality of slot-shaped holes, in particular, a radial line slot antenna (RLSA). It is comprised as an RLSA microwave plasma processing apparatus which can generate a microwave excited plasma of low electron temperature. In the plasma CVD apparatus 100, it is possible to process by a plasma having a low electron temperature of 0.7 to 2 eV at a plasma density of 1 × 10 10 to 5 × 10 12 / cm 3. Therefore, the plasma CVD apparatus 100 can be used suitably for the purpose of the film-forming process of the silicon nitride film by plasma CVD in the manufacturing process of various semiconductor devices.

플라즈마 CVD 장치(100)는, 주요한 구성으로서, 기밀하게 구성된 처리 용기(1)와, 처리 용기(1) 내에 가스를 공급하는 가스 공급 기구(18)에 가스 도입관을 통하여 접속된 가스 도입부(14, 15)와, 처리 용기(1) 내를 감압 배기하기 위한 배기 장치(24)를 포함하는 배기 기구와, 처리 용기(1)의 상부에 설치되어, 처리 용기(1) 내에 마이크로파를 도입하는 마이크로파 도입 기구(27)와, 이들 플라즈마 CVD 장치(100)의 각 구성부를 제어하는 제어부(50)를 구비하고 있다. 또한, 도 1에 나타내는 실시 형태에서는, 가스 공급 기구(18)는 플라즈마 CVD 장치(100)에 일체로 장착되어 있지만, 반드시 일체로 장착할 필요는 없다. 가스 공급 기구(18)를 플라즈마 CVD 장치(100)에 외부 장착하는 구성으로 해도 좋은 것은 물론이다. The plasma CVD apparatus 100 has, as a main configuration, a gas introduction portion 14 connected to a processing container 1 that is hermetically sealed and a gas supply mechanism 18 that supplies gas into the processing container 1 through a gas introduction pipe. 15, an exhaust mechanism including an exhaust device 24 for evacuating the inside of the processing container 1 under reduced pressure, and a microwave provided above the processing container 1 to introduce microwaves into the processing container 1. The introduction mechanism 27 and the control part 50 which controls each structural part of these plasma CVD apparatus 100 are provided. In addition, in the embodiment shown in FIG. 1, although the gas supply mechanism 18 is integrally attached to the plasma CVD apparatus 100, it is not necessary to necessarily attach integrally. It goes without saying that the gas supply mechanism 18 may be externally mounted to the plasma CVD apparatus 100.

처리 용기(1)는, 접지된 대략 원통 형상의 용기에 의해 형성되어 있다. 또한, 처리 용기(1)는 각기둥 형상의 용기에 의해 형성해도 좋다. 처리 용기(1)는, 알루미늄 등의 재질로 이루어지는 저벽(底壁; 1a)과 측벽(1b)을 갖고 있다. The processing container 1 is formed of a substantially cylindrical container grounded. In addition, you may form the process container 1 with the container of a square column shape. The processing container 1 has a bottom wall 1a and a side wall 1b made of a material such as aluminum.

처리 용기(1)의 내부에는, 피처리체인 실리콘 웨이퍼(이하, 단순히 「웨이퍼」라고 기재함)(W)를 수평으로 지지하기 위한 재치대(2)가 설치되어 있다. 재치대(2)는, 열전도성이 높은 재질, 예를 들면 AlN 등의 세라믹에 의해 구성되어 있다. 이 재치대(2)는, 배기실(11)의 저부 중앙으로부터 상방으로 연장되는 원통 형상의 지지 부재(3)에 의해 지지되어, 저부에 고정되어 있다. 지지 부재(3)는, 예를 들면 AlN 등의 세라믹에 의해 구성되어 있다. Inside the processing container 1, a mounting table 2 for horizontally supporting a silicon wafer (hereinafter simply referred to as "wafer") W as an object to be processed is provided. The mounting table 2 is made of a material having high thermal conductivity, for example, ceramics such as AlN. The mounting table 2 is supported by a cylindrical support member 3 extending upward from the bottom center of the exhaust chamber 11 and fixed to the bottom. The supporting member 3 is comprised by ceramics, such as AlN, for example.

또한, 재치대(2)에는, 그의 외연부(外緣部)를 커버하고, 웨이퍼(W)를 가이드하기 위한 커버 링(4)이 설치되어 있다. 이 커버 링(4)은, 예를 들면 석영, AlN, Al2O3, SiN 등의 재질로 구성된 환상 부재이다. In addition, the mounting table 2 is provided with a cover ring 4 for covering the outer edge thereof and for guiding the wafer W. As shown in FIG. The cover ring 4 is an annular member made of a material such as quartz, AlN, Al 2 O 3 , SiN, or the like.

또한, 재치대(2)에는, 온도 조절 기구로서의 저항 가열형의 히터(5)가 매입되어 있다. 이 히터(5)는, 히터 전원(5a)으로부터 급전됨으로써 재치대(2)를 가열하고, 그의 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다. 또한, 도시는 생략하지만, 히터 전원(5a)으로부터 히터(5)에 전력을 공급하여 온도 제어할 때에, 전극(7)으로 공급되는 고주파 전력에 기인하는 고주파 노이즈를 커트하는 노즐 필터가 설치되어 있다. In addition, the mounting table 2 is embedded with a heater 5 of a resistance heating type as a temperature control mechanism. This heater 5 heats the mounting base 2 by being fed from the heater power supply 5a, and uniformly heats the wafer W which is a to-be-processed substrate by the heat. Although not shown, a nozzle filter for cutting high frequency noise due to high frequency power supplied to the electrode 7 is provided when electric power is supplied from the heater power supply 5a to the heater 5 for temperature control. .

또한, 재치대(2)에는, 열전대(TC)(6)가 구비되어 있다. 이 열전대(6)에 의해 온도 계측을 행함으로써, 웨이퍼(W)의 가열 온도를, 예를 들면 실온에서 900℃까지의 범위에서 제어 가능하게 되어 있다. In addition, the mounting table 2 is provided with a thermocouple (TC) 6. By measuring the temperature with this thermocouple 6, the heating temperature of the wafer W can be controlled, for example in the range from room temperature to 900 degreeC.

또한, 재치대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)을 갖고 있다. 각 웨이퍼 지지 핀은, 재치대(2)의 표면에 대하여 돌출 및 함몰 가능하게 설치되어 있다. Moreover, the mounting table 2 has a wafer support pin (not shown) for supporting and lifting the wafer W. As shown in FIG. Each wafer support pin is provided so that it may protrude and recess with respect to the surface of the mounting base 2.

또한 재치대(2)의 표면측에는 전극(7)이 매설되어 있다. 이 전극(7)은, 히터(5)와 재치대(2)의 표면과의 사이에 배치되어 있다. 이 전극(7)에, 급전선(7a)에 의해, 매칭 박스(M. B.)(8)를 통하여 바이어스 인가용의 고주파 전원(9)이 접속되어 있다. 전극(7)에 고주파 전원(9)으로부터 고주파 전력을 공급하여, 기판인 웨이퍼(W)에 고주파 바이어스(RF 바이어스)를 인가할 수 있는 구성으로 되어 있다. 전극(7)의 재질로서는, 재치대(2)의 재질인 AlN 등의 세라믹과 동등한 열팽창 계수를 갖는 재질이 바람직하며, 예를 들면 몰리브덴, 텅스텐 등의 도전성 재료를 이용하는 것이 바람직하다. 전극(7)은, 예를 들면 그물코 형상, 격자 형상, 소용돌이 형상 등의 형상으로 형성되어 있다. 전극(7)의 사이즈는, 적어도 피처리체와 동등하거나 그보다 크게 형성하는 것이 바람직하다. Moreover, the electrode 7 is embedded in the surface side of the mounting base 2. This electrode 7 is disposed between the heater 5 and the surface of the mounting table 2. The high frequency power supply 9 for bias application is connected to this electrode 7 via the feed box 7a via the matching box (M. B.) 8. The high frequency power is supplied from the high frequency power supply 9 to the electrode 7, and the high frequency bias (RF bias) is applied to the wafer W which is a board | substrate. As a material of the electrode 7, a material having a coefficient of thermal expansion equivalent to that of ceramics such as AlN, which is the material of the mounting table 2, is preferable. For example, it is preferable to use a conductive material such as molybdenum or tungsten. The electrode 7 is formed in a shape such as a mesh shape, a lattice shape, a vortex shape, or the like. It is preferable to form the size of the electrode 7 at least equal to or larger than the object to be processed.

처리 용기(1) 저벽(1a)의 대략 중앙부에는, 원형의 개구부(10)가 형성되어 있다. 저벽(1a)에는 이 개구부(10)와 연통(communication)하여, 하방을 향하여 돌출되는 배기실(11)이 설치되어 있다. 이 배기실(11)에는, 배기관(12)이 접속되어 있고, 이 배기관(12)을 통하여 배기 장치(24)에 접속되어 있다. The circular opening part 10 is formed in the substantially center part of the bottom wall 1a of the processing container 1. The bottom wall 1a is provided with the exhaust chamber 11 which communicates with this opening part 10 and protrudes downward. An exhaust pipe 12 is connected to the exhaust chamber 11, and is connected to the exhaust device 24 through the exhaust pipe 12.

처리 용기(1)를 형성하는 측벽(1b)의 상단(上端)에는, 처리 용기(1)를 개폐시키는 덮개체(리드)로서의 기능을 갖는 환상의 플레이트(13)가 배치되어 있다. 플레이트(13)의 내주(內周) 하부는, 내측(처리 용기 내 공간)을 향하여 돌출되어, 환상의 지지부(13a)를 형성하고 있다. On the upper end of the side wall 1b which forms the processing container 1, the annular plate 13 which has a function as a lid | cover (lead) which opens and closes the processing container 1 is arrange | positioned. The lower part of the inner periphery of the plate 13 protrudes toward the inner side (the space in the processing container) to form an annular support 13a.

플레이트(13)에는 가스 도입부(40)가 배치되고, 가스 도입부(40)는 제1 가스 도입공을 갖는 제1 가스 도입부(14)가 설치되어 있다. 또한, 처리 용기(1)의 측벽(1b)에는 제2 가스 도입공을 갖는 제2 가스 도입부(15)가 설치되어 있다. 즉, 제1 가스 도입부(14) 및 제2 가스 도입부(15)는 상하 2단으로 설치되어 있다. 제1 가스 도입부(14) 및 제2 가스 도입부(15)는 성막 원료 가스나 플라즈마 여기용 가스를 공급하는 가스 공급 기구(18)에 접속되어 있다. 또한, 제1 가스 도입부(14) 및 제2 가스 도입부(15)는 노즐 형상 또는 샤워 헤드 형상으로 설치해도 좋다. 또한, 제1 가스 도입부(14)와 제2 가스 도입부(15)를 단일한 샤워 헤드로 설치해도 좋다. 또한, 제1 가스 도입부(14)와 제2 가스 도입부(15)를 함께 처리 용기(1)의 측벽(1b)에 설치해도 좋다. The gas introduction part 40 is arrange | positioned at the plate 13, and the gas introduction part 40 is provided with the 1st gas introduction part 14 which has a 1st gas introduction hole. Moreover, the 2nd gas introduction part 15 which has a 2nd gas introduction hole is provided in the side wall 1b of the processing container 1. That is, the 1st gas introduction part 14 and the 2nd gas introduction part 15 are provided in two upper and lower stages. The 1st gas introduction part 14 and the 2nd gas introduction part 15 are connected to the gas supply mechanism 18 which supplies film-forming raw material gas and the plasma excitation gas. In addition, you may provide the 1st gas introduction part 14 and the 2nd gas introduction part 15 in nozzle shape or shower head shape. In addition, you may install the 1st gas introduction part 14 and the 2nd gas introduction part 15 by a single shower head. In addition, you may provide the 1st gas introduction part 14 and the 2nd gas introduction part 15 together in the side wall 1b of the processing container 1.

또한, 처리 용기(1)의 측벽(1b)에는, 플라즈마 CVD 장치(100)와, 이것에 인접하는 반송실(도시하지 않음)과의 사이에서, 웨이퍼(W)의 반입출을 행하기 위한 반입출구(16)와, 이 반입출구(16)를 개폐하는 게이트 밸브(17)가 설치되어 있다. The sidewall 1b of the processing container 1 is loaded into and out of the wafer W between the plasma CVD apparatus 100 and a transfer chamber (not shown) adjacent thereto. The outlet 16 and the gate valve 17 which open and close this carry-in / out port 16 are provided.

가스 공급 기구(18)는, 성막 가스로서 질소 함유 가스(N 함유 가스) 공급원(19a), 실리콘 함유 화합물 가스(Si 함유 가스) 공급원(19b), 플라즈마 생성용 가스의 불활성 가스 공급원(19c) 및 처리 용기(1) 내를 클리닝할 때에 이용하는 클리닝 가스 공급원(19d)을 갖고 있다. 질소 함유 가스 공급원(19a)은, 제1 가스 도입부(14)에 접속되어 있다. 또한, 실리콘 함유 화합물 가스 공급원(19b), 불활성 가스 공급원(19c) 및 클리닝 가스 공급원(19d)은, 제2 가스 도입부(15)에 접속되어 있다. 또한, 가스 공급 기구(18)는, 상기 이외의 도시하지 않은 가스 공급원으로서, 예를 들면 처리 용기 내 분위기를 치환할 때에 이용하는 퍼지 가스 공급원 등을 별도로 갖고 있어도 좋다. 불활성 가스 공급원(19c)을 퍼지 가스 공급원으로서 사용해도 좋다. The gas supply mechanism 18 includes a nitrogen-containing gas (N-containing gas) supply source 19a, a silicon-containing compound gas (Si-containing gas) supply source 19b, an inert gas supply source 19c of a plasma generation gas, and the like as a film forming gas. It has the cleaning gas supply source 19d used when cleaning the process container 1 inside. The nitrogen-containing gas supply source 19a is connected to the first gas introduction portion 14. In addition, the silicon-containing compound gas supply source 19b, the inert gas supply source 19c, and the cleaning gas supply source 19d are connected to the second gas introduction unit 15. In addition, the gas supply mechanism 18 may separately have a purge gas supply source etc. which are used when replacing the atmosphere in a process container as a gas supply source other than the above-mentioned, for example. The inert gas supply source 19c may be used as the purge gas supply source.

본 발명에서는, 성막 원료 가스인 질소 함유 가스로서 질소 가스(N2)를 이용한다. 또한, 다른 성막 원료 가스인 실리콘 함유 화합물 가스로서는, 예를 들면 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8) 등의 SinH2n +2, TSA(트리실릴아민) 등을 이용할 수 있다. 이 중에서도, 특히 디실란(Si2H6)이 바람직하다. 즉, 질화 규소막의 트랩의 수를 제어하는 목적으로는, 성막 원료 가스로서, 질소 가스와 디실란을 이용하는 조합이 바람직하다. 또한, 불활성 가스로서는, 예를 들면 N2 가스나 희(希)가스 등을 이용할 수 있다. 희가스는, 플라즈마 여기용 가스로서 안정된 플라즈마의 생성에 도움이 되는 것으로, 예를 들면 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 이용할 수 있다. 또한, 클리닝 가스로서는, ClF3, NF3, HCl, F2 가스 등을 예시할 수 있다. 이들 중에서도 NF3 가스가 바람직하다. In the present invention, a nitrogen gas (N 2) gas as the nitrogen-containing film-forming raw material gas. As the silicon-containing compound gas which is another film forming raw material gas, for example, Si n H 2n +2 , TSA (such as silane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), Trisilylamine) and the like. Among them, in particular a disilane (Si 2 H 6) is preferred. That is, for the purpose of controlling the number of traps of the silicon nitride film, a combination using nitrogen gas and disilane is preferable as the film forming raw material gas. Further, as the inert gas, e.g. N 2 or a rare gas may be used (希) gas or the like. The rare gas helps to generate stable plasma as the gas for plasma excitation, and for example, Ar gas, Kr gas, Xe gas, He gas, and the like can be used. Further, as the cleaning gas, there can be mentioned a ClF 3, NF 3, HCl, F 2 gas or the like. The NF 3 gas is preferred among these.

질소 함유 가스는, 가스 공급 기구(18)의 질소 함유 가스 공급원(19a)으로부터, 가스 라인(20a)을 통하여 제1 가스 도입부(14)에 도달하고, 제1 가스 도입부(14)로부터 처리 용기(1) 내에 도입된다. 한편, 실리콘 함유 화합물 가스, 불활성 가스 및 클리닝 가스는, 실리콘 함유 화합물 가스 공급원(19b), 불활성 가스 공급원(19c) 및 클리닝 가스 공급원(19d)으로부터, 각각 가스 라인(20b∼20d)을 통하여 제2 가스 도입부(15)에 도달하고, 제2 가스 도입부(15)로부터 처리 용기(1) 내에 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20a∼20d)에는, 매스플로우 컨트롤러(21a∼21d) 및 그의 전후의 개폐 밸브(22a∼22d)가 설치되어 있다. 이러한 가스 공급 기구(18)의 구성에 의해, 공급되는 가스의 전환이나 유량 등의 제어를 할 수 있게 되어 있다. 또한, Ar 등의 플라즈마 여기용의 불활성 가스는 임의의 가스이며, 반드시 성막 원료 가스와 동시에 공급할 필요는 없다. The nitrogen-containing gas reaches the first gas introduction portion 14 from the nitrogen-containing gas supply source 19a of the gas supply mechanism 18 via the gas line 20a, and from the first gas introduction portion 14, the processing container ( It is introduced in 1). On the other hand, the silicon-containing compound gas, the inert gas, and the cleaning gas are second from the silicon-containing compound gas supply source 19b, the inert gas supply source 19c, and the cleaning gas supply source 19d through the gas lines 20b to 20d, respectively. The gas introduction unit 15 is reached and introduced into the processing container 1 from the second gas introduction unit 15. Each gas line 20a-20d connected to each gas supply source is provided with the massflow controllers 21a-21d and the opening / closing valves 22a-22d before and behind it. Such a configuration of the gas supply mechanism 18 enables control of switching of the supplied gas, flow rate, and the like. In addition, the inert gas for plasma excitation, such as Ar, is arbitrary gas and it does not necessarily need to supply simultaneously with film-forming raw material gas.

배기 기구로서의 배기 장치(24)는, 터보 분자 펌프 등의 고속 진공 펌프를 구비하고 있다. 상기와 같이, 배기 장치(24)는, 배기관(12)을 통하여 처리 용기(1)의 배기실(11)에 접속되어 있다. 이 배기 장치(24)를 작동시킴으로써, 처리 용기(1) 내의 가스는, 배기실(11) 내의 공간(11a)으로 균일하게 흐르고, 이어서 공간(11a)으로부터 배기관(12)을 통하여 외부로 배기된다. 이에 따라, 처리 용기(1) 내를, 예를 들면 0.133Pa까지 고속으로 감압하는 것이 가능해져 있다. The exhaust device 24 as the exhaust mechanism is provided with a high speed vacuum pump such as a turbo molecular pump. As described above, the exhaust device 24 is connected to the exhaust chamber 11 of the processing container 1 via the exhaust pipe 12. By operating this exhaust device 24, the gas in the processing container 1 flows uniformly into the space 11a in the exhaust chamber 11, and is then exhausted from the space 11a to the outside through the exhaust pipe 12. . As a result, the inside of the processing container 1 can be decompressed at high speed to, for example, 0.133 Pa.

다음으로, 마이크로파 도입 기구(27)의 구성에 대해서 설명한다. 마이크로파 도입 기구(27)는, 주요한 구성으로서, 투과판(28), 평면 안테나(31), 지파재(遲波材; 33), 커버 부재(34), 도파관(37) 및 마이크로파 발생 장치(39)를 구비하고 있다. Next, the structure of the microwave introduction mechanism 27 is demonstrated. As the main configuration, the microwave introduction mechanism 27 includes a transmission plate 28, a planar antenna 31, a slow wave material 33, a cover member 34, a waveguide 37, and a microwave generator 39. ).

유전체 부재로서의 투과판(28)은, 플레이트(13)에 있어서 내주측으로 장출(張出)한 지지부(13a) 상에 구비되어 있다. 투과판(28)은, 마이크로파를 투과하는 유전체, 예를 들면 석영이나 Al2O3, AlN 등의 세라믹으로 구성되어 있다. 특히 플라즈마 CVD 장치로서 이용하는 경우, Al2O3, AlN 등의 세라믹이 바람직하다. 이 투과판(28)과 지지부(13a)와의 사이는, 시일 부재(29)를 통하여 기밀하게 시일되어 있다. 따라서, 처리 용기(1) 내는 기밀하게 보지된다. The permeable plate 28 as a dielectric member is provided on the support part 13a extended to the inner peripheral side in the plate 13. The transmission plate 28 is made of a dielectric that transmits microwaves, for example, quartz, ceramics such as Al 2 O 3 and AlN. In particular, when using as the plasma CVD device, a ceramic such as Al 2 O 3, AlN is preferred. The transparent plate 28 and the support part 13a are hermetically sealed through the sealing member 29. Therefore, the inside of the processing container 1 is kept airtight.

평면 안테나(31)는, 투과판(28)의 상방에 있어서, 재치대(2)와 대향하도록 설치되어 있다. 평면 안테나(31)는, 원판 형상을 이루고 있다. 또한, 평면 안테나(31)의 형상은 원판 형상으로 한정하지 않고, 예를 들면 사각판 형상이라도 좋다. 이 평면 안테나(31)는, 플레이트(13)의 상단에 계지(engagement)되어 있다. The planar antenna 31 is provided above the transmission plate 28 so as to face the mounting table 2. The planar antenna 31 has comprised the disk shape. In addition, the shape of the planar antenna 31 is not limited to a disk shape, For example, it may be a square plate shape. This planar antenna 31 is engaged at the upper end of the plate 13.

평면 안테나(31)는, 예를 들면 표면이 금 또는 은도금된 구리판, 니켈판, SUS판 또는 알루미늄판으로 구성되어 있다. 평면 안테나(31)는, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사공(32)을 갖고 있다. 마이크로파 방사공(32)은, 소정의 패턴으로 평면 안테나(31)를 관통하여 형성되어 있다. The planar antenna 31 is composed of, for example, a copper plate, a nickel plate, an SUS plate, or an aluminum plate whose surface is gold or silver plated. The planar antenna 31 has a plurality of slot-like microwave radiation holes 32 for emitting microwaves. The microwave radiation hole 32 is formed through the planar antenna 31 in a predetermined pattern.

개개의 마이크로파 방사공(32)은, 예를 들면 도 2에 나타내는 바와 같이, 가늘고 긴 장방형 형상(슬롯 형상)을 이루고, 인접하는 2개의 마이크로파 방사공이 쌍을 이루고 있다. 그리고, 전형적으로는 인접하는 마이크로파 방사공(32)이 「L」자 형상으로 배치되어 있다. 또한, 이와 같이 소정의 형상(예를 들면 L자 형상)으로 조합하여 배치된 마이크로파 방사공(32)은, 또한 전체적으로 동심원 형상으로 배치되어 있다. For example, as shown in FIG. 2, the individual microwave radiation holes 32 form an elongate rectangular shape (slot shape), and two adjacent microwave radiation holes are paired. And typically, the adjacent microwave radiation hole 32 is arrange | positioned at the "L" shape. Moreover, the microwave radiation hole 32 arrange | positioned in combination in predetermined shape (for example, L shape) in this way is further arrange | positioned in concentric circular shape as a whole.

마이크로파 방사공(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라서 결정된다. 예를 들면, 마이크로파 방사공(32)의 간격은, λg/4로부터 λg가 되도록 배치된다. 도 2에 있어서는, 동심원 형상으로 형성된 인접하는 마이크로파 방사공(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사공(32)의 형상은 원형 형상, 원호 형상 등의 다른 형상이라도 좋다. 또한, 마이크로파 방사공(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예를 들면, 나선 형상, 방사 형상 등으로 배치할 수도 있다. The length and arrangement interval of the microwave radiation holes 32 are determined according to the wavelength λg of the microwaves. For example, the space | interval of the microwave radiation hole 32 is arrange | positioned so that it may become (lambda) g / 4 from (lambda) g. In FIG. 2, the space | interval of the adjacent microwave radiation hole 32 formed in concentric form is shown by (D) r. In addition, the shape of the microwave radiation hole 32 may be another shape, such as circular shape and circular arc shape. In addition, the arrangement | positioning form of the microwave radiation hole 32 is not specifically limited, It can also arrange | position in spiral shape, radial shape, etc. besides concentric circles.

평면 안테나(31)의 상면에는, 진공보다도 큰 유전율, 예를 들면 석영, Al2O3, AlN, 수지 등을 갖는 지파재(33)가 설치되어 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지는 점에서, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. On the top surface of the planar antenna 31, a slow wave material 33 having a dielectric constant larger than vacuum, for example, quartz, Al 2 O 3 , AlN, resin, or the like is provided. This slow wave material 33 has a function of adjusting the plasma by shortening the wavelength of the microwaves since the wavelength of the microwaves in the vacuum becomes long.

또한, 평면 안테나(31)와 투과판(28)과의 사이, 또한, 지파재(33)와 평면 안테나(31)와의 사이는, 각각 접촉시키거나 떨어뜨려도 좋지만, 접촉시키는 것이 바람직하다. In addition, although the plane antenna 31 and the transmission plate 28 and between the slow wave material 33 and the plane antenna 31 may be contacted or dropped, respectively, it is preferable to make contact.

플레이트(13)의 상부에는, 이들 평면 안테나(31) 및 지파재(33)를 덮도록, 커버 부재(34)가 설치되어 있다. 커버 부재(34)는, 예를 들면 알루미늄이나 스테인리스강 등의 금속 재료에 의해 형성되어 있다. 플레이트(13)와 커버 부재(34)는, 시일 부재(35)에 의해 시일되어 있다. 커버 부재(34)의 내부에는, 냉각수 유로(34a)가 형성되어 있다. 이 냉각수 유로(34a)에 냉각수를 통류(通流)시킴으로써, 커버 부재(34), 지파재(33), 평면 안테나(31) 및 투과판(28)을 냉각할 수 있게 되어 있다. 또한, 커버 부재(34)는 접지되어 있다. The cover member 34 is provided in the upper part of the plate 13 so that these planar antenna 31 and the slow wave material 33 may be covered. The cover member 34 is formed of metal materials, such as aluminum and stainless steel, for example. The plate 13 and the cover member 34 are sealed by the sealing member 35. The cooling water flow path 34a is formed inside the cover member 34. By flowing the cooling water through the cooling water flow path 34a, the cover member 34, the slow wave material 33, the planar antenna 31, and the transmission plate 28 can be cooled. In addition, the cover member 34 is grounded.

커버 부재(34)의 상벽(천정부) 중앙에는, 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 도파관(37)의 타단측에는, 매칭 회로(38)를 통하여 마이크로파를 발생시키는 마이크로파 발생 장치(39)가 접속되어 있다. An opening 36 is formed in the center of the upper wall (ceiling part) of the cover member 34, and a waveguide 37 is connected to the opening 36. On the other end side of the waveguide 37, a microwave generator 39 for generating microwaves through the matching circuit 38 is connected.

도파관(37)은, 상기 커버 부재(34)의 개구부(36)로부터 상방으로 연출(延出)되는 단면(斷面) 원형 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖고 있다. The waveguide 37 has a cross-sectional circular coaxial waveguide 37a extending upward from the opening 36 of the cover member 34 and an upper end portion of the coaxial waveguide 37a. It has the rectangular waveguide 37b extended in the horizontal direction connected.

동축 도파관(37a)의 중심에는 내도체(41)가 연재(extension)되어 있다. 이 내도체(41)는, 그의 하단부에 있어서 평면 안테나(31)의 중심에 접속 고정되어 있다. 이러한 구조에 의해, 마이크로파는, 동축 도파관(37a)의 내도체(41)를 통하여 평면 안테나(31)에 방사 형상으로 효율 좋고 균일하게 전파된다. The inner conductor 41 is extended in the center of the coaxial waveguide 37a. The inner conductor 41 is connected and fixed to the center of the planar antenna 31 at the lower end thereof. With this structure, microwaves are efficiently and uniformly propagated radially to the planar antenna 31 via the inner conductor 41 of the coaxial waveguide 37a.

이상과 같은 구성의 마이크로파 도입 기구(27)에 의해, 마이크로파 발생 장치(39)에서 발생한 마이크로파가 도파관(37)을 통하여 평면 안테나(31)로 전파되고, 이어서 투과판(28)을 통하여 처리 용기(1) 내에 도입되게 되어 있다. 또한, 마이크로파의 주파수로서는, 예를 들면 2.45GHz가 바람직하게 이용되고, 그 외에 8.35GHz, 1.98GHz 등을 이용할 수도 있다. By the microwave introduction mechanism 27 of the above-mentioned structure, the microwave which generate | occur | produced in the microwave generating apparatus 39 propagates to the planar antenna 31 through the waveguide 37, and then the processing container (through the permeable plate 28) ( It is supposed to be introduced in 1). As the frequency of the microwave, for example, 2.45 GHz is preferably used, and in addition, 8.35 GHz, 1.98 GHz and the like can also be used.

플라즈마 CVD 장치(100)의 각 구성부는, 제어부(50)에 접속되어 제어되는 구성으로 되어 있다. 제어부(50)는 컴퓨터를 갖고 있으며, 예를 들면 도 3에 나타낸 바와 같이, CPU를 구비한 프로세스 컨트롤러(51)와, 이 프로세스 컨트롤러(51)에 접속된 유저 인터페이스(52) 및 기억부(53)를 구비하고 있다. 프로세스 컨트롤러(51)는, 플라즈마 CVD 장치(100)에 있어서, 예를 들면 온도, 압력, 가스 유량, 마이크로파 출력, 바이어스 인가용의 고주파 전력 등의 프로세스 조건에 관계되는 각 구성부(예를 들면, 히터 전원(5a), 고주파 전원(9), 가스 공급 기구(18), 배기 장치(24), 마이크로파 발생 장치(39) 등)를 통괄하여 제어하는 제어 수단이다. Each component part of the plasma CVD apparatus 100 is connected to the control part 50, and is controlled. The control part 50 has a computer, for example, as shown in FIG. 3, The process controller 51 provided with CPU, the user interface 52 connected to this process controller 51, and the memory | storage part 53 are shown. ). In the plasma CVD apparatus 100, the process controller 51 may be configured by, for example, components corresponding to process conditions such as temperature, pressure, gas flow rate, microwave output, and high frequency power for bias application. Heater power supply 5a, high frequency power supply 9, gas supply mechanism 18, exhaust device 24, microwave generator 39, and the like.

유저 인터페이스(52)는, 공정 관리자가 플라즈마 CVD 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 CVD 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 갖고 있다. 또한, 기억부(53)에는, 플라즈마 CVD 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 보존되어 있다. The user interface 52 has a keyboard for the process manager to perform command input operations and the like for managing the plasma CVD apparatus 100, a display for visualizing and displaying the operation status of the plasma CVD apparatus 100. The storage unit 53 also stores a recipe in which control programs (software), processing condition data, and the like are recorded for realizing various processes executed in the plasma CVD apparatus 100 under the control of the process controller 51. .

그리고, 필요에 따라서, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어하, 플라즈마 CVD 장치(100)의 처리 용기(1) 내에서 원하는 처리가 행해진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예를 들면 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리, DVD, 블루레이 디스크 등에 격납된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예를 들면 전용 회선을 통하여 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다. Then, if necessary, an arbitrary recipe is called from the storage unit 53 by an instruction from the user interface 52 and executed by the process controller 51, thereby controlling the process controller 51 to control the plasma CVD apparatus ( The desired processing is performed in the processing container 1 of 100. The recipe such as the control program and the processing condition data may be a computer readable storage medium such as a CD-ROM, a hard disk, a flexible disk, a flash memory, a DVD, a Blu-ray disk, or the like. Alternatively, it is also possible to transfer online from another device, for example, through a dedicated line at any time.

다음으로, RLSA 방식의 플라즈마 CVD 장치(100)를 이용한 플라즈마 CVD법에 의한 질화 규소막의 퇴적 처리에 대해서 설명한다. 우선, 게이트 밸브(17)를 열림으로 하여 반입출구(16)로부터 웨이퍼(W)를 처리 용기(1) 내에 반입하고, 재치대(2) 상에 올려놓는다. 다음으로, 처리 용기(1) 내를 감압 배기하면서, 가스 공급 기구(18)의 질소 함유 가스 공급원(19a), 실리콘 함유 화합물 가스 공급원(19b) 및 불활성 가스 공급원(19c)으로부터, 질소 함유 가스, 실리콘 함유 화합물 가스 및 불활성 가스를 소정의 유량으로 각각 제1 가스 도입부(14) 및 제2 가스 도입부(15)를 통하여 처리 용기(1) 내에 도입한다. 그리고, 처리 용기(1) 내를 소정의 압력으로 조절한다. Next, the deposition process of the silicon nitride film by the plasma CVD method using the RLSA type plasma CVD apparatus 100 is demonstrated. First, the gate valve 17 is opened, and the wafer W is loaded into the processing container 1 from the carrying in and out ports 16 and placed on the mounting table 2. Next, the nitrogen-containing gas from the nitrogen-containing gas supply source 19a, the silicon-containing compound gas supply source 19b and the inert gas supply source 19c of the gas supply mechanism 18 while evacuating the inside of the processing container 1 under reduced pressure. The silicon-containing compound gas and the inert gas are introduced into the processing container 1 through the first gas introduction portion 14 and the second gas introduction portion 15, respectively, at a predetermined flow rate. And the inside of the processing container 1 is adjusted to predetermined pressure.

다음으로, 마이크로파 발생 장치(39)에서 발생시킨 소정 주파수, 예를 들면 2.45GHz의 마이크로파를, 매칭 회로(38)를 통하여 도파관(37)으로 인도한다. 도파관(37)으로 인도된 마이크로파는, 직사각형 도파관(37b) 및 동축 도파관(37a)을 순차로 통과하여, 내도체(41)를 통하여 평면 안테나(31)에 공급된다. 즉, 마이크로파는, 동축 도파관(37a) 내를 통하여 평면 안테나(31)를 향하여 전파되어 간다. 그리고, 마이크로파는, 평면 안테나(31)의 슬롯 형상의 마이크로파 방사공(32)으로부터 투과판(28)을 통하여 처리 용기(1) 내에 있어서의 웨이퍼(W)의 상방 공간으로 방사된다. 이때의 마이크로파 출력은, 마이크로파가 투과하는 영역의 투과판(28)의 면적당의 출력 밀도로서 0.25∼2.56W/㎠의 범위 내로 하는 것이 바람직하다. 마이크로파 출력은, 예를 들면 500∼5000W의 범위 내로부터 목적에 따라서 상기 범위 내의 출력 밀도가 되도록 선택할 수 있다. Next, a microwave of a predetermined frequency generated by the microwave generator 39, for example, 2.45 GHz, is guided to the waveguide 37 through the matching circuit 38. The microwaves guided to the waveguide 37 pass sequentially through the rectangular waveguide 37b and the coaxial waveguide 37a and are supplied to the planar antenna 31 through the inner conductor 41. That is, microwaves propagate toward the planar antenna 31 through the coaxial waveguide 37a. The microwaves are radiated from the slot-like microwave radiation holes 32 of the planar antenna 31 to the space above the wafer W in the processing container 1 via the transmission plate 28. The microwave output at this time is preferably in the range of 0.25 to 2.56 W / cm 2 as an output density per area of the transmission plate 28 in the region where the microwaves transmit. The microwave output can be selected to be an output density within the above range depending on the purpose, for example, within the range of 500 to 5000 W.

평면 안테나(31)로부터 투과판(28)을 거쳐 처리 용기(1)로 방사된 마이크로파에 의해, 처리 용기(1) 내에서 전자계가 형성되어, 질소 함유 가스, 실리콘 함유 화합물 가스가 각각 플라즈마화된다. 그리고, 플라즈마 중에서 원료 가스의 해리가 효율적으로 진행되어, SipHq, SiHq, NHq, N(여기에서, p, q는 임의의 수를 의미함. 이하 동일함) 등의 활성종의 반응에 의해, 질화 규소(SiN)의 박막이 퇴적된다. 기판에 질화 규소막이 형성된 후, 챔버 내에 부착된 질화 규소막은, 클리닝 가스로서 ClF3 가스를 챔버 내에 공급하고, 100∼500℃, 바람직하게는 200∼300℃의 열에 의해 클리닝하여 제거된다. 또한, 클리닝 가스로서, NF3를 이용하는 경우, 실온∼300℃에서 플라즈마를 생성하여 행해진다. The electromagnetic field is formed in the processing container 1 by the microwaves radiated from the planar antenna 31 via the transmission plate 28 to the processing container 1, and the nitrogen-containing gas and the silicon-containing compound gas are respectively plasmaized. . In addition, dissociation of the source gas in the plasma proceeds efficiently, and active species such as Si p H q , SiH q , NH q , and N (where p and q mean arbitrary numbers) are the same. By the reaction, a thin film of silicon nitride (SiN) is deposited. After the silicon nitride film is formed on the substrate, the silicon nitride film attached to the chamber is supplied with ClF 3 gas as a cleaning gas into the chamber and is cleaned and removed by heat at 100 to 500 ° C, preferably 200 to 300 ° C. When NF 3 is used as the cleaning gas, plasma is generated at room temperature to 300 ° C.

또한, 플라즈마 CVD 처리를 행하고 있는 동안, 재치대(2)의 전극(7)에 고주파 전원(9)으로부터 소정의 주파수 및 소정 크기의 고주파 전력을 공급하여, RF 바이어스를 웨이퍼(W)에 인가한다. 플라즈마 CVD 장치(100)에서는, 플라스마의 전자 온도를 낮게 유지할 수 있기 때문에, 막으로의 대미지가 없고, 게다가 고밀도 플라즈마에 의해 성막 가스의 분자가 해리되기 쉽기 때문에, 반응이 촉진된다. 또한, 적절한 범위에서의 RF 바이어스의 인가는, 플라즈마 중의 이온을 웨이퍼(W)로 끌어들이도록 작용하기 때문에, 질화 규소막의 치밀성을 향상시킴과 함께, 막 중의 트랩을 증가시키도록 작용한다. In addition, while performing the plasma CVD process, a high frequency power of a predetermined frequency and a predetermined size is supplied from the high frequency power source 9 to the electrode 7 of the mounting table 2, and an RF bias is applied to the wafer W. . In the plasma CVD apparatus 100, since the electron temperature of plasma can be kept low, there is no damage to a film | membrane, and since the molecule | numerator of film-forming gas is easy to dissociate by a high density plasma, reaction is accelerated | stimulated. In addition, since the application of the RF bias in an appropriate range acts to attract ions in the plasma to the wafer W, it serves to improve the density of the silicon nitride film and to increase the trap in the film.

고주파 전원(9)으로부터 공급되는 RF 바이어스의 주파수는, 예를 들면 400kHz 이상 60MHz 이하의 범위 내가 바람직하고, 450kHz 이상 20MHz 이하의 범위 내가 보다 바람직하다. RF 바이어스는, 웨이퍼(W)의 면적당 출력 밀도로서, 예를 들면 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내에서 인가하는 것이 바람직하고, 0.016W/㎠ 이상 0.095W/㎠ 이하의 범위 내에서 인가하는 것이 보다 바람직하다. 또한, RF 바이어스 파워는 3W 이상 200W 이하의 범위 내가 바람직하고, 보다 바람직하게는 5W 이상 20W 이하의 범위 내로부터, 상기 출력 밀도가 되도록 전극에 공급하여 RF 바이어스를 인가할 수 있다. The frequency of the RF bias supplied from the high frequency power source 9 is preferably within the range of 400 kHz to 60 MHz, and more preferably within the range of 450 kHz to 20 MHz. The RF bias is preferably applied within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less as the output density per area of the wafer W, and is in the range of 0.016 W / cm 2 or more and 0.095 W / cm 2 or less. It is more preferable to apply at. In addition, the RF bias power is preferably in the range of 3W or more and 200W or less, and more preferably in the range of 5W or more and 20W or less, and can be supplied to the electrode to apply the RF bias to the output density.

이상의 조건은, 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 읽어내어 플라즈마 CVD 장치(100)의 각 구성부, 예를 들면 가스 공급 기구(18), 배기 장치(24), 마이크로파 발생 장치(39), 히터 전원(5a), 고주파 전원(9) 등으로 제어 신호를 송출함으로써, 원하는 조건에서의 플라즈마 CVD 처리가 실현된다. The above conditions are stored in the storage unit 53 of the control unit 50 as a recipe. Then, the process controller 51 reads out the recipe, and each component of the plasma CVD apparatus 100, for example, the gas supply mechanism 18, the exhaust apparatus 24, the microwave generator 39, and the heater power source ( 5a), the control signal is sent to the high frequency power supply 9 or the like, whereby the plasma CVD process under the desired conditions is realized.

또한, 상기 구성을 갖는 플라즈마 CVD 장치(100)에 있어서는, 질화 규소막을 성막할 때의 플라즈마 CVD 처리의 압력 조건을 일정하게 하고, 고주파 전원(9)으로부터 재치대(2)의 전극(7)에 공급하는 RF 바이어스 파워를 0.009W/㎠ 이상 0.64W/㎠ 이하의 출력 밀도의 범위 내에서 공급함으로써, 형성되는 질화 규소막 중의 트랩의 존재 수를 균일하게 증가시키는 방향으로 컨트롤할 수 있다. In addition, in the plasma CVD apparatus 100 having the above structure, the pressure condition of the plasma CVD process at the time of forming the silicon nitride film is made constant, from the high frequency power source 9 to the electrode 7 of the mounting table 2. By supplying the RF bias power to be supplied within an output density range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less, it is possible to control the direction in which the number of traps present in the silicon nitride film to be formed is uniformly increased.

도 4는, 플라즈마 CVD 장치(100)에 있어서 행해지는 질화 규소막의 제조 공정을 나타낸 공정도이다. 도 4의 (a)에 나타낸 바와 같이, 임의의 하지(base)층(예를 들면, Si 기판이나 이산화 규소막)(60)의 위에, N2/Si2H6 플라즈마를 이용하여 플라즈마 CVD 처리를 행한다. 이 플라즈마 CVD 처리에서는, 처리 압력을 10Pa 이상 133.3Pa 이하의 범위 내, 바람직하게는 20Pa 이상 60Pa 이하의 범위 내에서 일정하게 설정한다. 그리고, 고주파 전원(9)으로부터, 재치대(2)의 전극(7)에 0.009W/㎠ 이상 0.64W/㎠의 범위 내의 RF 파워를 공급한다. 이에 따라, 도 4의 (b)에 나타낸 바와 같이, 질화 규소막(70)을 형성할 수 있다. 하지층(60)에 RF 바이어스를 인가함으로써, RF 바이어스를 인가하지 않은 경우에 비하여, 질화 규소막(70) 중의 트랩 수를 균일하게 증가시킬 수 있다. 4 is a flowchart showing a step of manufacturing a silicon nitride film performed in the plasma CVD apparatus 100. As shown in Fig. 4A, a plasma CVD process using an N 2 / Si 2 H 6 plasma on an arbitrary base layer (for example, a Si substrate or a silicon dioxide film) 60 is performed. Is done. In this plasma CVD process, the processing pressure is set constant within the range of 10 Pa or more and 133.3 Pa or less, preferably within the range of 20 Pa or more and 60 Pa or less. And RF power in the range of 0.009 W / cm <2> or more and 0.64 W / cm <2> is supplied from the high frequency power supply 9 to the electrode 7 of the mounting base 2. As shown in FIG. As a result, as shown in FIG. 4B, the silicon nitride film 70 can be formed. By applying the RF bias to the base layer 60, the number of traps in the silicon nitride film 70 can be uniformly increased as compared with the case where no RF bias is applied.

다음으로, 본 발명의 기초가 된 실험 데이터를 예로 들어, 플라즈마 CVD 처리의 매우 적합한 조건에 대해서 설명한다. 여기에서는, 질소 함유 가스로서 N2 가스, 실리콘 함유 화합물 가스로서 Si2H6 가스, 플라즈마 생성용 가스로서 Ar 가스를 사용하여, 플라즈마 CVD 장치(100)에 있어서 하기의 플라즈마 CVD 조건에서 플라즈마 CVD를 실시하여, 단막(單膜)의 질화 규소막을 형성했다. 각 조건에서 성막된 질화 규소막에 대해서, 굴절률, 웨트 에칭 레이트 및 플랫 밴드 전위(Vfb)의 히스테리시스를 계측했다. 또한, Vfb의 히스테리시스는, 이하의 공지 기술인 Hg 프로브(probe)법으로 측정했다. 우선, 도 5의 (a)에 나타낸 바와 같은 커패시터 구조의 시험용 디바이스를 작성했다. 도 5의 (a) 중, 부호 91은 실리콘 기판, 부호 93은 플라즈마 CVD로 형성된 질화 규소막(게이트 절연막), 부호 95는 수은 게이트 전극이다. 그리고, 실리콘 기판(91)을 접지 전위로 하여, 수은 게이트 전극(95)에 전압을 -20V에서 10V까지 변화시켜 인가한(포워드; forward) 후, 반대 방향으로 10V에서 -20V까지 변화시켜 인가했다(리버스; reverse). 이 왕복의 전압 인가 과정에 있어서의 커패시턴스(capacitance)를 계측하여, 포워드와 리버스의 각 CV 커브(히스테리시스 곡선)로부터, 도 5의 (b)에 나타낸 바와 같이, Vfb 히스테리시스를 구했다. 왕복의 전압 인가로 CV 커브가 변화한다는 것은, 전압 인가에 의해 질화 규소막 중에 정공(hole)이 트랩된 결과, 그의 전하를 없애기 위해 전압의 변화가 생긴 것이고, Vfb 히스테리시스가 클수록 질화 규소막 중에 트랩도 많은 것을 나타내고 있다. Next, using the experimental data on which the present invention is based, as an example, very suitable conditions for the plasma CVD process will be described. Here, plasma CVD is performed under the following plasma CVD conditions in the plasma CVD apparatus 100 using N 2 gas as the nitrogen-containing gas, Si 2 H 6 gas as the silicon-containing compound gas, and Ar gas as the plasma generation gas. It carried out and formed the silicon nitride film of a single film | membrane. For the silicon nitride film formed under each condition, the hysteresis of the refractive index, the wet etching rate, and the flat band dislocation (Vfb) were measured. In addition, the hysteresis of Vfb was measured by the Hg probe method which is the following well-known technique. First, the test device of the capacitor structure as shown to Fig.5 (a) was created. In Fig. 5A, reference numeral 91 denotes a silicon substrate, 93 denotes a silicon nitride film (gate insulating film) formed by plasma CVD, and 95 denotes a mercury gate electrode. Then, the silicon substrate 91 was used as the ground potential, and the voltage was applied to the mercury gate electrode 95 by varying the voltage from -20V to 10V, and then changed from 10V to -20V in the opposite direction. (Reverse). The capacitance in the voltage application process of this round trip was measured, and Vfb hysteresis was calculated | required as shown in FIG.5 (b) from each CV curve (hysteresis curve) of forward and reverse. The change in the CV curve due to the reciprocating voltage is applied as a result of trapping holes in the silicon nitride film due to voltage application, resulting in a change in voltage in order to remove the charges. The larger the Vfb hysteresis, the more trapped in the silicon nitride film Many things are shown.

〔플라즈마 CVD 조건〕[Plasma CVD conditions]

처리 온도(재치대): 400℃ Treatment temperature (base): 400 ° C

마이크로파 파워: 2kW(출력 밀도 1.023W/㎠; 투과판 면적당) Microwave power: 2 kW (output density 1.023 W / cm 2; per transmission plate area)

처리 압력; 2.7Pa, 26.6Pa, 40Pa Processing pressure; 2.7Pa, 26.6Pa, 40Pa

Ar 가스 유량; 600mL/분(sccm) Ar gas flow rate; 600 mL / min (sccm)

N2 가스 유량; 400mL/분(sccm) N 2 gas flow rate; 400 mL / min (sccm)

Si2H6 가스 유량; 2mL/분(sccm) Si 2 H 6 gas flow rate; 2 mL / min (sccm)

RF 바이어스의 주파수: 13.56MHz Frequency of RF Bias: 13.56 MHz

RF 바이어스의 파워: 0W, 5W(출력 밀도 0.016W/㎠), 10W(출력 밀도 0.032W/㎠), 50W(출력 밀도 0.16W/㎠) RF bias power: 0 W, 5 W (output density 0.016 W / cm 2), 10 W (output density 0.032 W / cm 2), 50 W (power density 0.16 W / cm 2)

도 6의 (a)는, 질화 규소막의 굴절률과 재치대(2)에 공급되는 RF 바이어스 파워와의 관계를 나타내고 있다. 도 6의 (b)는, 희(希)불산을 사용한 질화 규소막의 웨트 에칭 레이트와 재치대(2)에 공급되는 RF 바이어스 파워와의 관계를 나타내고 있다. 도 6의 (c)는, 질화 규소막의 Vfb 측정에 있어서의 히스테리시스의 크기와 재치대(2)에 공급되는 RF 바이어스 파워와의 관계를 나타내고 있다. 도 6의 (a)로부터, RF 바이어스가 0.16W/㎠에 있어서, 2.7Pa, 26.6Pa 및 40.0Pa의 처리 압력에서, 굴절률은 1.85 이상으로 높아 바람직하고, 특히, 2.7Pa의 처리 압력에서는, 굴절률이 1.95 이상으로 높아 더욱 바람직하다. 또한, RF 바이어스가 0.016W/㎠에 있어서는, 2.7Pa, 26.6Pa 및 40.0Pa의 처리 압력에서, 굴절률이 약 1.90 이상으로 높아 바람직하다. FIG. 6A illustrates a relationship between the refractive index of the silicon nitride film and the RF bias power supplied to the mounting table 2. FIG. 6 (b) shows the relationship between the wet etching rate of the silicon nitride film using dilute hydrofluoric acid and the RF bias power supplied to the mounting table 2. FIG. 6C shows the relationship between the magnitude of hysteresis in the Vfb measurement of the silicon nitride film and the RF bias power supplied to the mounting table 2. From Fig. 6A, the RF bias is 0.16 W / cm 2, and at a processing pressure of 2.7 Pa, 26.6 Pa, and 40.0 Pa, the refractive index is preferably higher than 1.85, and particularly, at a processing pressure of 2.7 Pa, It is more preferable that it is high as 1.95 or more. Moreover, when RF bias is 0.016 W / cm <2>, it is preferable that refractive index is high as about 1.90 or more at the processing pressure of 2.7 Pa, 26.6 Pa, and 40.0 Pa.

도 6의 (a)∼(c)로부터, 26.6Pa 및 40Pa의 처리 압력에서는, 출력 밀도는 약 0.016W/㎠∼0.032W/㎠ 정도의 RF 바이어스를 인가함으로써, 굴절률은 높고, 웨트 에칭 레이트는 낮으며, 또한 Vfb 히스테리시스는 높이 변화했다. 굴절률의 향상, 웨트 에칭 레이트의 저하, Vfb 히스테리시스의 향상은, RF 바이어스가 0.016W/㎠ 이상 0.032W/㎠ 이하의 범위 내의 출력 밀도일 때에, RF 바이어스를 인가하지 않은 경우에 대한 변화량이 최대가 되고, 0.16W/㎠의 출력 밀도로 RF 바이어스를 인가한 경우에는, 동(同) 변화량이 축소되어 있었다. 이상의 결과로부터, RF 바이어스를 0.016W/㎠∼0.032W/㎠ 정도의 출력 밀도로 인가함으로써, (굴절률이 높고 에칭 레이트가 낮아) 치밀하면서도, 막 중의 트랩이 많은 질화 규소막을 성막할 수 있는 것이 나타났다. From (a) to (c) of FIG. 6, at a processing pressure of 26.6 Pa and 40 Pa, the power density is about 0.016 W / cm 2 to about 0.032 W / cm 2, whereby the refractive index is high and the wet etching rate is Low, and the Vfb hysteresis varied with height. The improvement of the refractive index, the decrease of the wet etching rate, and the improvement of the Vfb hysteresis have the maximum change amount when the RF bias is not applied when the RF bias is an output density within the range of 0.016 W / cm 2 or more and 0.032 W / cm 2 or less. When the RF bias was applied at an output density of 0.16 W / cm 2, the amount of change was reduced. From the above results, it was shown that by applying an RF bias at an output density of about 0.016 W / cm 2 to 0.032 W / cm 2, a silicon nitride film having many traps in the film can be formed while being dense (high refractive index and low etching rate). .

도 6의 (a)∼(c)에 나타난 데이터는, 적절한 범위의 출력 밀도로 RF 바이어스를 인가함으로써, 질화 규소막의 치밀성이 향상됨과 함께, 막 중의 트랩을 균일하게 증가시킬 수 있는 것을 나타내고 있다. 언뜻 보면 상반되는 상기 데이터는, 이하와 같이 해석함으로써 합리적인 설명이 가능해진다. 플라즈마 CVD에서는, 웨이퍼(W)에 RF 바이어스를 인가함으로써, 웨이퍼(W)에 플라즈마 중의 이온이 끌어들여지는 경향이 강해진다. 그러나, 본원에서 사용하는 마이크로파 플라즈마에서는, RF 바이어스를 인가해도 전자 온도를 낮게(0.7∼2eV) 유지할 수 있기 때문에, 예를 들면 26.6Pa∼40Pa의 저압력 조건에서도 전자 온도가 낮게 유지된다. 그 결과, 막으로의 대미지가 억제되어 치밀한 막이 형성됨과 동시에, RF 바이어스에 의해 이온의 끌어들임이 컨트롤되기 때문에, 막 중에 적당한 양의 트랩이 균일한 분포로 형성되는 것으로 생각된다. The data shown in FIGS. 6A to 6C show that by applying an RF bias in an appropriate range of output densities, the density of the silicon nitride film can be improved and the trap in the film can be uniformly increased. At first glance, the above-mentioned data can be reasonably explained by interpreting as follows. In the plasma CVD, the RF bias is applied to the wafer W, thereby increasing the tendency for ions in the plasma to be attracted to the wafer W. However, in the microwave plasma used in the present application, since the electron temperature can be kept low (0.7 to 2 eV) even when an RF bias is applied, the electron temperature is kept low even in a low pressure condition of, for example, 26.6 Pa to 40 Pa. As a result, damage to the film is suppressed, a dense film is formed, and the attraction of ions is controlled by the RF bias, so that an appropriate amount of traps in the film are considered to be formed in a uniform distribution.

한편, 도 6의 (a) 및 도 6의 (b)에 나타난 굴절률 및 웨트 에칭 레이트의 결과로부터, 26.6Pa 및 40Pa의 압력 조건에 있어서도, RF 바이어스의 파워가 너무 큰 경우(예를 들면 0.16W/㎠의 출력 밀도)에는, 막의 치밀성이 저하되어 가는 것이 판명되었다. 또한, 플라즈마 CVD에 의한 질화 규소막은, 본래적으로 치밀성이 높은 막이지만, 압력을 높게 해 가면 치밀성이 저하된다. 그러나, 미소(微少)한 RF 바이어스(예를 들면 0.016∼0.032W/㎠ 정도의 출력 밀도)를 인가한 경우에는, 그의 치밀성을 향상시킬 수 있었다. 이 경우는, 막의 치밀성을 유지하면서, 많은 트랩이 형성되는 것으로 추측된다. 그러나, RF 바이어스를 0.16W/㎠의 출력 밀도로 하면, 막 자체의 치밀성이 저하되기 때문에 Si 미(未)결합손이 종단(終端)되기 쉬워, 도 6의 (b), (c)에 나타낸 바와 같이, 에칭 레이트의 증대, Vfb 히스테리시스의 저하(즉, 트랩의 감소)로서 계측되는 것으로 생각된다. On the other hand, from the results of the refractive indices and the wet etching rates shown in FIGS. 6A and 6B, even when the pressure conditions of 26.6 Pa and 40 Pa are too large (for example, 0.16 W) / Cm 2 output density), the density of the film was found to decrease. Moreover, although the silicon nitride film by plasma CVD is a film | membrane with a high density inherently, when it raises a pressure, it will fall. However, when a small RF bias (for example, an output density of about 0.016 to 0.032 W / cm 2) was applied, the compactness thereof could be improved. In this case, it is assumed that many traps are formed while maintaining the density of the film. However, when the RF bias is set at an output density of 0.16 W / cm 2, since the density of the film itself is lowered, the Si unbonded loss tends to be terminated, as shown in FIGS. 6B and 6C. As such, it is considered to be measured as the increase in the etching rate and the decrease in the Vfb hysteresis (that is, the decrease in the trap).

이상의 결과로부터, 플라즈마 CVD 장치(100)를 이용한 플라즈마 CVD법에 있어서, RF 바이어스를 0.016∼0.032W/㎠의 범위 내의 출력 밀도로 인가하고, 또한 처리 압력을 40Pa 이하(예를 들면 10∼40Pa)의 범위 내로 설정함으로써, 트랩 수가 많고, 또한 트랩의 분포가 균일하게 제어된 질화 규소막을 형성할 수 있는 것이 나타났다. 또한, 처리 압력을 3Pa 이하의 고진공 조건으로 설정하여 플라즈마 CVD 처리를 행하는 경우에 비하여, 터보 분자 펌프 등의 고성능의 배기 장치가 필수가 아니게 되는 점이나, 처리 용기(1)의 내압 설계 기준을 완화할 수 있는 등, 장치 부하가 경감되어 비용도 저하시킬 수 있다는 이점이 있다. 또한, 3Pa 이하의 고진공 상태에서는, 이온의 스퍼터 등에 의해, 입자 등에 의한 웨이퍼(W)의 오염 위험성이 증가하거나, 질화 규소막 형성에 있어서의 커버리지 성능이 저하되거나 하는 등, 프로세스적인 문제를 갖지만, 이들 문제에 대해서도 처리 압력을 높은 범위로 설정할 수 있는 것에 의해 회피할 수 있다. From the above results, in the plasma CVD method using the plasma CVD apparatus 100, RF bias is applied at an output density within the range of 0.016 to 0.032 W / cm 2, and the processing pressure is 40 Pa or less (for example, 10 to 40 Pa). It was shown that the silicon nitride film with a large number of traps and a uniform distribution of traps can be formed by setting it within the range of. In addition, compared with the case where the plasma CVD process is performed by setting the processing pressure to a high vacuum condition of 3 Pa or less, a high performance exhaust device such as a turbomolecular pump is not required, and the pressure resistance design standard of the processing container 1 is relaxed. It is possible to reduce the load on the apparatus and to reduce the cost. Further, in a high vacuum state of 3 Pa or less, there is a process problem such as the risk of contamination of the wafer W due to particles or the like due to ions of the sputter or the like, or the coverage performance in the formation of a silicon nitride film decreases. These problems can also be avoided by being able to set the processing pressure in a high range.

다음으로, 플라즈마 CVD 장치(100)에서 피처리체에 RF 바이어스를 인가하여 질화 규소막을 형성하는 경우에, Ar의 유량 비율이 질화 규소막의 Vfb 히스테리시스에 미치는 영향에 대해서 검토를 행했다. 하기의 조건에서 Ar 유량을 변화시켜 플라즈마 CVD를 행하고, 상기와 동일한 방법으로 Vfb 히스테리시스를 측정했다. Next, when the silicon nitride film was formed by applying an RF bias to the target object in the plasma CVD apparatus 100, the influence of the flow rate ratio of Ar on the Vfb hysteresis of the silicon nitride film was examined. Plasma CVD was performed by changing the Ar flow rate under the following conditions, and Vfb hysteresis was measured in the same manner as above.

〔플라즈마 CVD 조건〕[Plasma CVD conditions]

처리 온도(재치대): 400℃ Treatment temperature (base): 400 ° C

마이크로파 파워: 2kW(출력 밀도 1.023W/㎠; 투과판 면적당) Microwave power: 2 kW (output density 1.023 W / cm 2; per transmission plate area)

처리 압력; 26.6Pa Processing pressure; 26.6 Pa

Ar 가스 유량; 100mL/분(sccm), 600mL/분(sccm), 1100mL/분(sccm) Ar gas flow rate; 100 mL / min (sccm), 600 mL / min (sccm), 1100 mL / min (sccm)

N2 가스 유량; 400mL/분(sccm) N 2 gas flow rate; 400 mL / min (sccm)

Si2H6 가스 유량; 2mL/분(sccm) Si 2 H 6 gas flow rate; 2 mL / min (sccm)

RF 바이어스의 주파수: 13.56MHz Frequency of RF Bias: 13.56 MHz

RF 바이어스의 파워: 5W(출력 밀도 0.016W/㎠) RF bias power: 5 W (output density 0.016 W / cm 2)

도 7에 나타낸 바와 같이, RF 바이어스 파워를 0.016W/㎠로 일정하게 인가한 경우, Ar 유량이 100mL/분(sccm) 및 600mL/분(sccm)에서는 Vfb 히스테리시스가 높게 관찰되었다. 또한, Ar 유량이 1100mL/분(sccm)에서는 Vfb 히스테리시스는 낮게 관찰되었다. 따라서, Vfb 히스테리시스를 크게 하는 관점에서, Ar 가스의 유량은 50∼1000mL/분(sccm)의 범위 내가 바람직하고, 100∼800mL/분(sccm)의 범위 내로 하는 것이 보다 바람직하다고 생각되었다. As shown in FIG. 7, when RF bias power was constantly applied at 0.016 W / cm 2, Vfb hysteresis was observed at Ar flow rates of 100 mL / min (sccm) and 600 mL / min (sccm). In addition, low Vfb hysteresis was observed at an Ar flow rate of 1100 mL / min (sccm). Therefore, in view of increasing the Vfb hysteresis, the flow rate of Ar gas is preferably within the range of 50 to 1000 mL / min (sccm), and more preferably within the range of 100 to 800 mL / min (sccm).

또한, N2 가스에 대한 Ar 가스의 유량비(Ar/N2)는, 0.1 이상 3 이하의 범위내가 바람직하고, 트랩 수를 많게 하는 관점에서는, Ar/N2가 2 이하(예를 들면 0.2 이상 2 이하)의 범위 내로부터 선택하는 것이 바람직하다. Ar의 유량비가 많아지면 플라즈마 중의 Ar 이온이 많아지기 때문에 Vfb 히스테리시스가 작아져, 트랩 수가 적어진다. 또한, Si2H6 가스와 Ar 가스의 유량비(Si2H6/Ar)는, 0.005 이상 0.01 이하의 범위 내로부터 선택하는 것이 바람직하다. 또한, N2 가스의 유량은 100∼1000mL/분(sccm)의 범위 내, 바람직하게는 100∼500mL/분(sccm)의 범위 내, Si2H6 가스의 유량은 0.5∼40mL/분(sccm)의 범위 내, 바람직하게는 0.5∼10mL/분(sccm)의 범위 내로부터, 각각 상기 유량비가 되도록 설정할 수 있다. In addition, the flow ratio (Ar / N 2 ) of the Ar gas to the N 2 gas is preferably in the range of 0.1 or more and 3 or less, and from the viewpoint of increasing the number of traps, Ar / N 2 is 2 or less (for example, 0.2 or more). It is preferable to select from the range of 2 or less). If the flow rate ratio of Ar increases, the amount of Ar ions in the plasma increases, so that the Vfb hysteresis decreases, and the number of traps decreases. In addition, the flow rate ratio (Si 2 H 6 / Ar) of the Si 2 H 6 gas and the Ar gas is preferably selected from the range of 0.005 or more and 0.01 or less. Further, the flow rate of the N 2 gas is in the range of 100 to 1000 mL / min (sccm), preferably in the range of 100 to 500 mL / min (sccm), and the flow rate of the Si 2 H 6 gas is 0.5 to 40 mL / min (sccm). It is possible to set such that the flow rate ratio is within the range of), preferably within the range of 0.5 to 10 mL / min (sccm).

또한, 플라즈마 CVD 처리의 처리 온도는, 재치대(2)의 온도를 300℃ 이상에서 600℃ 이하가 바람직하고, 보다 바람직하게는 400℃ 이상 600℃ 이하의 범위 내로 설정하면 좋다. Moreover, as for the process temperature of a plasma CVD process, the temperature of the mounting base 2 is preferable at 300 degreeC or more and 600 degrees C or less, More preferably, it is good to set it in the range of 400 degreeC or more and 600 degrees C or less.

또한, 플라즈마 CVD 처리에 있어서의 마이크로파의 출력 밀도는, 마이크로파가 투과하는 투과판의 면적당 0.25W/㎠ 이상 2.56W/㎠ 이하의 범위 내로 하는 것이 바람직하다. Moreover, it is preferable to make the output density of the microwave in a plasma CVD process into the range of 0.25W / cm <2> or more and 2.56W / cm <2> or less per area of the permeable plate which a microwave permeate | transmits.

이상과 같이, 본 발명의 질화 규소막의 제조 방법에서는, RF 바이어스 파워와 처리 압력을 선택하여 플라즈마 CVD를 행함으로써, 웨이퍼(W) 상에, 원하는 양의 트랩을 갖는 질화 규소막을 간단하게 제조할 수 있다. 이와 같이 하여 형성되는 트랩 수가 많은 질화 규소막은, 예를 들면, MOS형 반도체 메모리 장치의 전하 축적층으로서 유리하게 이용할 수 있다. As described above, in the method for producing the silicon nitride film of the present invention, by performing plasma CVD by selecting the RF bias power and the processing pressure, a silicon nitride film having a desired amount of traps can be easily produced on the wafer W. have. The silicon nitride film having a large number of traps formed in this manner can be advantageously used as a charge storage layer of, for example, a MOS semiconductor memory device.

〔제2 실시 형태〕 [2nd Embodiment]

다음으로, 본 발명의 제2 실시 형태에 따른 질화 규소막을 적층하는 성막 방법에 대해서 설명한다. 상기 제1 실시 형태에서 설명한 바와 같이, 플라즈마 CVD 장치(100)에 있어서는, 질화 규소막을 성막할 때의 플라즈마 CVD 처리의 조건, 특히 고주파 전원(9)으로부터 재치대(2)의 전극(7)에 공급하는 RF 바이어스 파워의 크기와, 처리 압력을 적절하게 설정함으로써, 형성되는 질화 규소막에 많은 트랩을 균일한 분포로 형성할 수 있다. 이 특징을 이용하여, 기판으로의 RF 바이어스 인가의 온/오프를 전환하거나, RF 바이어스 파워를 변화시키거나 함으로써, 예를 들면 인접하는 질화 규소막에서 트랩의 수가 상이한 질화 규소막을 적층하여 성막할 수 있다. Next, the film-forming method of laminating | stacking the silicon nitride film which concerns on 2nd Embodiment of this invention is demonstrated. As described in the first embodiment, in the plasma CVD apparatus 100, the conditions of the plasma CVD process at the time of forming the silicon nitride film, in particular, from the high frequency power source 9 to the electrode 7 of the mounting table 2. By appropriately setting the magnitude of the RF bias power to be supplied and the processing pressure, many traps can be formed in the silicon nitride film formed in a uniform distribution. By using this feature, by switching on / off the application of RF bias to the substrate or by changing the RF bias power, for example, a silicon nitride film having a different number of traps in an adjacent silicon nitride film can be laminated and formed into a film. have.

도 8은, 플라즈마 CVD 장치(100)에 있어서 행해지는 질화 규소막을 적층하여 형성하는 성막 공정을 나타낸 공정도이다. 우선, 도 8의 (a)에 나타낸 바와 같이, 예를 들면 10Pa 이상 133.3Pa 이하의 범위 내의 압력에서 임의의 하지층(예를 들면 Si 기판 또는 이산화 규소막)(60)의 위에, RF 바이어스를 0.009∼0.64W/㎠의 범위 내의 출력 밀도로 인가하면서(RF 바이어스/ON), N2 가스와 Si2H6 가스의 혼합 가스 플라즈마를 이용하여 플라즈마 CVD 처리를 행하고, 도 8의 (b)에 나타낸 바와 같이, 제1 질화 규소막(70)을 형성한다. 이 제1 질화 규소막(70)은, 막 중에 다수의 트랩을 갖는 것이다. FIG. 8 is a process chart showing a film forming step of laminating and forming a silicon nitride film performed in the plasma CVD apparatus 100. First, as shown in Fig. 8A, an RF bias is applied on an arbitrary base layer (e.g., Si substrate or silicon dioxide film) 60 at a pressure within a range of, for example, 10 Pa or more and 133.3 Pa or less. While applying at an output density within the range of 0.009 to 0.64 W / cm 2 (RF bias / ON), plasma CVD was performed using a mixed gas plasma of N 2 gas and Si 2 H 6 gas. As shown, the first silicon nitride film 70 is formed. This first silicon nitride film 70 has a large number of traps in the film.

다음으로, 도 8의 (c)에 나타낸 바와 같이, 예를 들면 10Pa 이상 133.3Pa 이하의 범위 내의 압력에서 제1 질화 규소막(70)의 위에, RF 바이어스를 인가하지 않고(RF 바이어스/OFF), N2 가스와 Si2H6 가스의 혼합 가스 플라즈마를 이용하여 플라즈마 CVD 처리를 행한다. 그의 결과, 도 8의 (d)에 나타낸 바와 같이, 제2 밴드 갭(gap)을 갖는 제2 질화 규소막(71)을 형성한다. 이 제2 질화 규소막(71)은, 제1 질화 규소막(70)에 비하여 막 중의 트랩이 적은 질화 규소막이다. 이상의 공정에 의해, 도 8의 (e)에 나타낸 바와 같이, 2층의 질화 규소막으로 이루어지는 질화 규소막 적층체(80)를 형성할 수 있다. Next, as shown in FIG. 8C, for example, without applying an RF bias on the first silicon nitride film 70 at a pressure within a range of 10 Pa or more and 133.3 Pa or less (RF bias / OFF). And plasma CVD processing using a mixed gas plasma of N 2 gas and Si 2 H 6 gas. As a result, as shown in Fig. 8D, a second silicon nitride film 71 having a second band gap is formed. This second silicon nitride film 71 is a silicon nitride film with fewer traps in the film than the first silicon nitride film 70. By the above process, as shown to FIG. 8E, the silicon nitride film laminated body 80 which consists of two layers of silicon nitride films can be formed.

또한, 필요에 따라서, 도 8의 (e)에 나타낸 바와 같이, 예를 들면 10Pa 이상 133.3Pa 이하의 범위 내의 압력에서 제2 질화 규소막(71)에, RF 바이어스를 0.009∼0.64W/㎠의 출력 밀도로 인가하면서(RF 바이어스/ON), N2 가스와 Si2H6 가스의 혼합 가스 플라즈마를 이용하여 플라즈마 CVD 처리를 행할 수 있다. 그의 결과, 도 8의 (f)에 나타낸 바와 같이, 제3 질화 규소막(72)을 형성할 수 있다. 이 경우, 제3 질화 규소막(72)의 트랩 수는, 제1 질화 규소막(70)과 동일하게 해도 좋고, 제1 질화 규소막(70)과는 상이하게 해도 좋다. 제3 질화 규소막(72)의 트랩 수는 인가하는 RF 바이어스의 크기에 따라 컨트롤할 수 있다. If necessary, as shown in FIG. 8E, the RF bias is set to 0.009 to 0.64 W / cm 2 in the second silicon nitride film 71 at a pressure within a range of, for example, 10 Pa or more and 133.3 Pa or less. While applying at an output density (RF bias / ON), plasma CVD processing can be performed using a mixed gas plasma of N 2 gas and Si 2 H 6 gas. As a result, as shown in FIG. 8F, the third silicon nitride film 72 can be formed. In this case, the number of traps of the third silicon nitride film 72 may be the same as the first silicon nitride film 70 or may be different from the first silicon nitride film 70. The number of traps of the third silicon nitride film 72 can be controlled according to the magnitude of the RF bias to be applied.

이후, 플라즈마 CVD 처리를 필요 횟수 반복 행함으로써, 원하는 층 구조를 갖는 질화 규소막 적층체(80)를 형성할 수 있다. Thereafter, the plasma CVD process is repeatedly performed as many times as necessary to form the silicon nitride film laminate 80 having a desired layer structure.

이상과 같이, 본 실시 형태의 질화 규소막을 적층하는 성막 방법에서는, 처리 압력을 일정하게 설정한 상태에서, 하지층에 RF 바이어스의 켜기/끄기(ON/OFF)에 의해, 제1 질화 규소막(70), 제2 질화 규소막(71) 및 제3 질화 규소막(72)의 트랩 수를 변화시킬 수 있다. 이와 같이, 실리콘 함유 화합물 가스와 질소 가스를 포함하는 성막 가스를 이용하여, RF 바이어스의 ON/OFF를 전환하고, 또는 당해 미소 바이어스의 범위에서 RF 바이어스의 크기를 바꿈으로써, 웨이퍼(W) 상에, 트랩 수가 상이한 질화 규소막을 번갈아 퇴적시켜 질화 규소막을 적층하여 형성할 수 있다. 특히, 본 실시 형태의 질화 규소막을 적층하는 성막 방법에서는, 처리 압력을 일정하게 하여 미소 RF 바이어스에 의한 제어만에 의해 각 질화 규소막의 트랩 수와 그의 분포를 균일하게 제어할 수 있는 점에서, 상이한 트랩 수를 갖는 질화 규소막의 적층체를 형성하는 경우에, 동일 처리 용기 내에서 진공 상태를 유지한 채로 연속적인 성막이 가능해져, 프로세스 효율이 매우 우수하다. 그 때문에, 본 발명 방법을, 예를 들면 MOS형 반도체 메모리 장치의 전하 축적 영역으로서의 질화 규소막의 적층 형성에 적용함으로써, 우수한 데이터 기입 특성을 구비한 MOS형 반도체 메모리 장치를 제조할 수 있다. As described above, in the film forming method of laminating the silicon nitride film of the present embodiment, the first silicon nitride film ((ON / OFF) is turned ON / OFF in the underlying layer while the processing pressure is set constant). 70), the number of traps of the second silicon nitride film 71 and the third silicon nitride film 72 can be changed. In this way, the film forming gas containing the silicon-containing compound gas and the nitrogen gas is used to switch the RF bias ON / OFF, or to change the size of the RF bias in the range of the micro bias, thereby changing the size on the wafer W. The silicon nitride film having a different number of traps can be alternately deposited to form a silicon nitride film. In particular, in the film forming method of laminating the silicon nitride film of the present embodiment, the number of traps and the distribution of each silicon nitride film can be uniformly controlled only by the control by the micro-RF bias and the processing pressure is constant. When forming the laminated body of the silicon nitride film which has a trap number, continuous film-forming is possible in the same process container, maintaining vacuum state, and it is very excellent in process efficiency. Therefore, by applying the method of the present invention to, for example, stacking a silicon nitride film as a charge storage region of a MOS semiconductor memory device, a MOS semiconductor memory device having excellent data writing characteristics can be manufactured.

〔반도체 메모리 장치의 제조로의 적용예〕[Application Example for Manufacturing Semiconductor Memory Device]

다음으로, 도 9를 참조하면서, 본 실시 형태에 따른 질화 규소막의 제조 방법을 반도체 메모리 장치의 제조 과정에 적용한 예에 대해서 설명한다. 도 9는, MOS형 반도체 메모리 장치(201)의 개략적인 구성을 나타내는 단면도이다. MOS형 반도체 메모리 장치(201)는, 반도체층으로서의 p형의 실리콘 기판(101)과, 이 p형의 실리콘 기판(101) 상에 적층 형성된, 트랩 수가 상이한 복수의 절연막과, 추가로 그의 위에 형성된 게이트 전극(103)을 갖고 있다. 실리콘 기판(101)과 게이트 전극(103)과의 사이에는, 제1 절연막(111)과, 제2 절연막(112)과, 제3 절연막(113)과, 제4 절연막(114)과, 제5 절연막(115)이 설치되어 있다. 이 중, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)은, 모두 질화 규소막으로, 적층 질화 규소막(102a)을 형성하고 있다. Next, with reference to FIG. 9, the example which applied the manufacturing method of the silicon nitride film which concerns on this embodiment to the manufacturing process of a semiconductor memory device is demonstrated. 9 is a cross sectional view showing a schematic configuration of a MOS semiconductor memory device 201. The MOS semiconductor memory device 201 includes a p-type silicon substrate 101 as a semiconductor layer, a plurality of insulating films having different numbers of traps formed on the p-type silicon substrate 101, and further formed thereon. It has the gate electrode 103. Between the silicon substrate 101 and the gate electrode 103, the first insulating film 111, the second insulating film 112, the third insulating film 113, the fourth insulating film 114, and the fifth The insulating film 115 is provided. Among these, the 2nd insulating film 112, the 3rd insulating film 113, and the 4th insulating film 114 are all silicon nitride films, and the laminated silicon nitride film 102a is formed.

또한, 실리콘 기판(101)에는, 게이트 전극(103)의 양측에 위치하도록, 표면으로부터 소정의 깊이로 n형 확산층인 제1 소스·드레인(104) 및 제2 소스·드레인(105)이 형성되고, 양자의 사이는 채널 형성 영역(106)으로 되어 있다. 또한, MOS형 반도체 메모리 장치(201)는, 반도체 기판 내에 형성된 p웰이나 p형 실리콘 층에 형성되어 있어도 좋다. 또한, 본 실시 형태는, n채널 MOS 디바이스를 예로 들어 설명을 행하지만, p채널 MOS 디바이스로 실시해도 상관없다. 따라서, 이하에 기재하는 본 실시 형태의 내용은, 모두 n채널 MOS 디바이스 및, p채널 MOS 디바이스에 적용할 수 있다. Further, in the silicon substrate 101, the first source and drain 104 and the second source and drain 105, which are n-type diffusion layers, are formed at a predetermined depth from the surface so as to be located at both sides of the gate electrode 103. The channel forming region 106 is formed between them. The MOS semiconductor memory device 201 may be formed in a p well or a p-type silicon layer formed in a semiconductor substrate. In addition, although this embodiment demonstrates using an n-channel MOS device as an example, you may implement in a p-channel MOS device. Therefore, the content of this embodiment described below can be applied to all n-channel MOS devices and p-channel MOS devices.

제1 절연막(111)은, 예를 들면 실리콘 기판(101)의 표면을 열산화법에 의해 산화하여 형성된 이산화 규소막(SiO2막)이다. 제1 절연막(111)의 막두께는, 예를 들면 0.5nm∼20nm의 범위 내가 바람직하고, 1nm∼3nm의 범위 내가 보다 바람직하다. The first insulating film 111 is, for example, a silicon dioxide film (SiO 2 film) formed by oxidizing the surface of the silicon substrate 101 by a thermal oxidation method. The film thickness of the first insulating film 111 is preferably within the range of 0.5 nm to 20 nm, and more preferably within the range of 1 nm to 3 nm.

적층 질화 규소막(102a)을 구성하는 제2 절연막(112)은, 제1 절연막(111)의 표면에 형성된 질화 규소막(SiN막; 여기에서, Si와 N과의 조성비는 반드시 화학 양론적으로 결정되지 않고, 성막 조건에 따라 상이한 값을 취함. 이하, 동일함)이다. 제2 절연막(112)의 막두께는, 예를 들면 2nm∼20nm의 범위 내가 바람직하고, 3nm∼5nm의 범위 내가 보다 바람직하다. The second insulating film 112 constituting the laminated silicon nitride film 102a includes a silicon nitride film (SiN film) formed on the surface of the first insulating film 111, wherein the composition ratio of Si and N is necessarily stoichiometric. It is not determined and takes a different value according to the film forming conditions. The film thickness of the second insulating film 112 is preferably within the range of 2 nm to 20 nm, and more preferably within the range of 3 nm to 5 nm.

제3 절연막(113)은, 제2 절연막(112) 상에 형성된 질화 규소막(SiN막)이다. 제3 절연막(113)의 막두께는, 예를 들면 2nm∼30nm의 범위 내가 바람직하고, 4nm∼10nm의 범위 내가 보다 바람직하다. The third insulating film 113 is a silicon nitride film (SiN film) formed on the second insulating film 112. As for the film thickness of the 3rd insulating film 113, the inside of the range of 2 nm-30 nm is preferable, for example, and the inside of the range of 4 nm-10 nm is more preferable.

제4 절연막(114)은, 제3 절연막(113) 상에 형성된 질화 규소막(SiN막)이다. 이 제4 절연막(114)은, 예를 들면 제2 절연막(112)과 동일한 트랩 수 및 막두께를 갖고 있다. The fourth insulating film 114 is a silicon nitride film (SiN film) formed on the third insulating film 113. This fourth insulating film 114 has the same trap number and film thickness as the second insulating film 112, for example.

제5 절연막(115)은, 제4 절연막(114) 상에, 예를 들면 CVD법에 의해 퇴적시킨 이산화 규소막(SiO2막)이다. 이 제5 절연막(115)은, 게이트 전극(103)과 제4 절연막(114)과의 사이에서 블록층(배리어층)으로서 기능한다. 제5 절연막(115)의 막두께는, 예를 들면 2nm∼30nm의 범위 내가 바람직하고, 5nm∼8nm의 범위 내가 보다 바람직하다. The fifth insulating film 115 is a silicon dioxide film (SiO 2 film) deposited on the fourth insulating film 114 by, for example, CVD. The fifth insulating film 115 functions as a block layer (barrier layer) between the gate electrode 103 and the fourth insulating film 114. The film thickness of the fifth insulating film 115 is preferably within the range of 2 nm to 30 nm, and more preferably within the range of 5 nm to 8 nm.

또한, 제1 절연막(111)과 제2 절연막(112)과의 사이에 플로팅 게이트 전극으로서의 폴리실리콘층을 형성한 구성으로 해도 좋다. The polysilicon layer serving as the floating gate electrode may be formed between the first insulating film 111 and the second insulating film 112.

게이트 전극(103)은, 예를 들면 CVD법에 의해 성막된 다결정 실리콘막으로 이루어지고, 컨트롤 게이트(CG) 전극으로서 기능한다. 또한, 게이트 전극(103)은, 예를 들면 W, Ti, Ta, Cu, Al, Au, Pt 등의 금속을 포함하는 층이라도 좋다. 게이트 전극(103)은, 단층으로 한정하지 않고, 게이트 전극(103)의 비(比)저항을 낮춰, MOS형 반도체 메모리 장치(201)의 동작 속도를 고속화하는 목적에서, 예를 들면 텅스텐, 몰리브덴, 탄탈, 티탄, 백금, 그들의 실리사이드, 나이트라이드, 합금 등을 포함하는 적층 구조로 할 수도 있다. 게이트 전극(103)은, 도시하지 않은 배선층에 접속되어 있다. The gate electrode 103 consists of a polycrystalline silicon film formed by the CVD method, for example, and functions as a control gate (CG) electrode. In addition, the gate electrode 103 may be a layer containing metal, such as W, Ti, Ta, Cu, Al, Au, Pt, for example. The gate electrode 103 is not limited to a single layer. For example, tungsten and molybdenum are used for the purpose of lowering the specific resistance of the gate electrode 103 to speed up the operation speed of the MOS semiconductor memory device 201. And tantalum, titanium, platinum, their silicides, nitrides, alloys and the like. The gate electrode 103 is connected to the wiring layer which is not shown in figure.

또한, MOS형 반도체 메모리 장치(201)에 있어서, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)에 의해 구성되는 적층 질화 규소막(102a)은, 주로 전하를 축적하는 전하 축적 영역이다. 따라서, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)의 형성시에 있어서, 본 발명의 제1 실시 형태에 따른 질화 규소막의 성막 방법을 적용하고, 각 막의 트랩 수와 그의 분포를 제어함으로써, MOS형 반도체 메모리 장치(201)의 데이터 기입 성능이나 데이터 보지 성능을 조절할 수 있다. 또한, 본 발명의 제2 실시 형태에 따른 적층 질화 규소막의 성막 방법을 적용하고, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)을, 플라즈마 CVD 장치(100)에 있어서 처리 압력을 일정하게 하여, RF 바이어스의 ON/OFF를 전환함으로써, 또는 그의 크기를 변화시킴으로써 동일 처리 용기 내에서 연속적으로 제조할 수도 있다. In the MOS semiconductor memory device 201, the laminated silicon nitride film 102a constituted by the second insulating film 112, the third insulating film 113, and the fourth insulating film 114 mainly stores charge. Charge accumulation region. Therefore, when forming the second insulating film 112, the third insulating film 113, and the fourth insulating film 114, the silicon nitride film forming method according to the first embodiment of the present invention is applied, and the number of traps of each film is applied. By controlling the and its distribution, the data writing performance and the data holding performance of the MOS semiconductor memory device 201 can be adjusted. The second silicon insulating film 112, the third insulating film 113, and the fourth insulating film 114 are applied to the plasma CVD apparatus 100 by applying the method of forming the laminated silicon nitride film according to the second embodiment of the present invention. It is also possible to manufacture continuously in the same processing container by making the processing pressure constant and switching the ON / OFF of the RF bias or changing its size.

여기에서는 대표적인 순서를 예로 들어, 본 발명 방법을 MOS형 반도체 메모리 장치(201)의 제조에 적용한 예에 대해서 설명을 행한다. 우선, LOCOS(Local Oxidation of Silicon)법이나 STI(Shallow Trench Isolation)법 등의 수법으로 소자 분리막(도시하지 않음)이 형성된 실리콘 기판(101)을 준비하고, 그의 표면에, 예를 들면 열산화법에 의해 제1 절연막(111)을 형성한다. Here, an example in which the method of the present invention is applied to the manufacture of the MOS semiconductor memory device 201 will be described, taking a typical procedure as an example. First, a silicon substrate 101 on which a device isolation film (not shown) is formed by a method such as LOCOS (Local Oxidation of Silicon) method or Shallow Trench Isolation (STI) method is prepared, and on the surface thereof, for example, by thermal oxidation method. As a result, the first insulating film 111 is formed.

다음으로, 제1 절연막(111)의 위에, 플라즈마 CVD 장치(100)를 이용하여 플라즈마 CVD법에 의해 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)을 순차로 형성한다. Next, the second insulating film 112, the third insulating film 113, and the fourth insulating film 114 are sequentially formed on the first insulating film 111 by the plasma CVD method using the plasma CVD apparatus 100. do.

제2 절연막(112)을 형성하는 경우는, 처리 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 재치대(2)의 전극(7)에 웨이퍼(W)의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 RF 파워를 공급한다. 이와 같이, 실리콘 기판(101)에 RF 바이어스를 인가하여 트랩 수가 균일한 분포로 많이 형성되도록 성막을 행한다. 제3 절연막(113)을 형성할 때는, 실리콘 기판(101)에 RF 바이어스를 인가하지 않고 플라즈마 CVD를 행하여, 제2 절연막(112)보다도 막 중의 트랩이 적어지도록 한다. 제4 절연막(114)을 형성할 때는, 제3 절연막(113)을 형성하는 성막 조건과는 상이한 성막 조건(예를 들면 제2 절연막(112)을 형성하는 경우와 동일한 RF 바이어스를 실리콘 기판(101)에 인가)에서 플라즈마 CVD를 행하여, 막 중의 트랩 수가 제3 절연막(113)보다도 많아지도록 한다. 각 막의 트랩의 수는, 상기와 같이, 플라즈마 CVD 처리의 처리 압력을 일정하게 하고, RF 바이어스 인가의 ON/OFF를 전환함으로써, 또는 그의 크기를 변화시킴으로써 제어할 수 있다. In the case of forming the second insulating film 112, the processing pressure is set within a range of 10 Pa or more and 133.3 Pa or less, and 0.009 W / cm 2 or more and 0.64 W per area of the wafer W to the electrode 7 of the mounting table 2. RF power is supplied at an output density within the range of / cm 2 or less. In this manner, an RF bias is applied to the silicon substrate 101 to form a film such that a large number of traps are formed in a uniform distribution. When the third insulating film 113 is formed, plasma CVD is performed without applying an RF bias to the silicon substrate 101 so that the trap in the film is smaller than that of the second insulating film 112. When the fourth insulating film 114 is formed, the silicon substrate 101 has the same RF bias as the case of forming the second insulating film 112, which is different from the film forming condition for forming the third insulating film 113. ), So that the number of traps in the film is greater than that of the third insulating film 113. The number of traps in each film can be controlled by making the processing pressure of the plasma CVD process constant, switching the ON / OFF of the RF bias application, or changing the size thereof as described above.

다음으로, 제4 절연막(114)의 위에, 제5 절연막(115)을 형성한다. 이 제5 절연막(115)은, 예를 들면 CVD법에 의해 형성할 수 있다. 또한, 제5 절연막(115)의 위에, 예를 들면 CVD법에 의해 폴리실리콘층이나 금속층, 혹은 금속 실리사이드층 등을 성막하여 게이트 전극(103)이 되는 금속막을 형성한다. Next, a fifth insulating film 115 is formed over the fourth insulating film 114. This fifth insulating film 115 can be formed by, for example, a CVD method. In addition, a polysilicon layer, a metal layer, a metal silicide layer, or the like is formed on the fifth insulating film 115 by, for example, a CVD method to form a metal film serving as the gate electrode 103.

다음으로, 포토리소그래피 기술을 이용하여, 패턴 형성한 레지스트를 마스크로 하여, 상기 금속막, 제5 절연막(115)∼제1 절연막(111)을 에칭함으로써, 패턴 형성된 게이트 전극(103)과 복수의 절연막을 갖는 게이트 적층 구조체가 얻어진다. 다음으로, 게이트 적층 구조체의 양측에 인접하는 실리콘 표면에 n형 불순물을 고농도로 이온 주입하여, 제1 소스·드레인(104) 및 제2 소스·드레인(105)을 형성한다. 이와 같이 하여, 도 9에 나타낸 구조의 MOS형 반도체 메모리 장치(201)를 제조할 수 있다. Next, using the photolithography technique, the patterned resist is used as a mask to etch the metal film and the fifth insulating films 115 to 111 to form a patterned gate electrode 103 and a plurality of patterns. A gate laminated structure having an insulating film is obtained. Next, a high concentration of n-type impurities are implanted into the silicon surface adjacent to both sides of the gate stacked structure to form the first source and drain 104 and the second source and drain 105. In this manner, the MOS semiconductor memory device 201 having the structure shown in FIG. 9 can be manufactured.

또한, 상기예에서는, 적층 질화 규소막(102a) 중의 제3 절연막(113)의 트랩 수에 비하여, 제2 절연막(112) 및 제4 절연막(114)의 트랩 수가 많아지게 했지만, 제2 절연막(112) 및 제4 절연막(114)의 트랩 수에 비하여, 제3 절연막(113)의 트랩 수가 많아지도록 해도 좋다. 또한, 제2 절연막(112)과 제4 절연막(114)의 트랩 수가 동일할 필요는 없다. In the above example, the number of traps of the second insulating film 112 and the fourth insulating film 114 is increased compared to the number of traps of the third insulating film 113 in the laminated silicon nitride film 102a. The number of traps of the third insulating film 113 may be increased as compared with the number of traps of the 112 and the fourth insulating film 114. In addition, the number of traps of the second insulating film 112 and the fourth insulating film 114 need not be the same.

또한, 도 9에서는, 적층 질화 규소막(102a)으로서, 제2 절연막(112)∼제4 절연막(114)으로 이루어지는 3층을 갖는 경우를 예로 들었지만, 본 발명 방법은, 질화 규소막이 2층 또는 4층 이상 적층된 적층 질화 규소막를 갖는 MOS형 반도체 메모리 장치를 제조하는 경우에도 적용할 수 있다. In addition, although the case where it has the three layers which consist of the 2nd insulating film 112-the 4th insulating film 114 as the laminated silicon nitride film 102a was mentioned as the example in FIG. 9, in the method of this invention, a silicon nitride film has 2 layers or The present invention can also be applied to manufacturing a MOS semiconductor memory device having a laminated silicon nitride film laminated with four or more layers.

이상, 본 발명의 실시 형태를 서술했지만, 본 발명은 상기 실시 형태로 제한되는 것은 아니며, 여러 가지 변형이 가능하다. 예를 들면, 이상에 예로 든 각 실시 형태에서는, 성막 원료 가스로서, 질소 가스와 디실란을 이용하는 경우를 예로 들어 설명했지만, 질소 가스 이외에, 예를 들면 암모니아, 히드라진, 모노히드라진 등을 이용하는 것도 가능하다. 또한, 다른 실리콘 함유 화합물 가스, 예를 들면 실란, 트리실란, 트리실릴아민 등을 이용해도, 마찬가지로 기판에 RF 바이어스를 인가함으로써 질화 규소막 중의 트랩 수와 그의 분포를 균일하게 제어하는 것이 가능하다. As mentioned above, although embodiment of this invention was described, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, in each embodiment mentioned above, although the case where nitrogen gas and disilane were used as a film forming raw material gas was demonstrated as an example, it is also possible to use ammonia, hydrazine, monohydrazine, etc. other than nitrogen gas. Do. In addition, even if other silicon-containing compound gases such as silane, trisilane, trisilylamine, and the like are used, the number of traps in the silicon nitride film and its distribution can be uniformly controlled by applying an RF bias to the substrate.

1 : 처리 용기
2 : 재치대
3 : 지지 부재
5 : 히터
9 : 고주파 전원
12 : 배기관
14 : 제1 가스 도입부
15 : 제2 가스 도입부
16 : 반입출구
17 : 게이트 밸브
18 : 가스 공급 기구
19a : 질소 함유 가스 공급원
19b : 실리콘 함유 화합물 가스 공급원
19c : 불활성 가스 공급원
19d : 클리닝 가스 공급원
24 : 배기 장치
27 : 마이크로파 도입 기구
28 : 투과판
29 : 시일 부재
31 : 평면 안테나
32 : 마이크로파 방사공
37 : 도파관
39 : 마이크로파 발생 장치
50 : 제어부
100 : 플라즈마 CVD 장치
101 : 실리콘 기판
102a : 적층 질화 규소막
103 : 게이트 전극
104 : 제1 소스·드레인
105 : 제2 소스·드레인
111 : 제1 절연막
112 : 제2 절연막
113 : 제3 절연막
114 : 제4 절연막
115 : 제5 절연막
201 : MOS형 반도체 메모리 장치
W : 실리콘 웨이퍼(기판)1: Processing vessel
2: wit
3: support member
5: heater
9: high frequency power supply
12: exhaust pipe
14: first gas inlet
15: second gas inlet
16: carry in and out
17: gate valve
18: gas supply mechanism
19a: nitrogen-containing gas source
19b: silicon-containing compound gas source
19c: inert gas source
19d: source of cleaning gas
24: exhaust device
27: microwave introduction mechanism
28: transmission plate
29: seal member
31: flat antenna
32: microwave radiation hole
37: waveguide
39: microwave generator
50:
100: plasma CVD apparatus
101: silicon substrate
102a: laminated silicon nitride film
103: gate electrode
104: first source and drain
105: second source and drain
111: first insulating film
112: second insulating film
113: third insulating film
114: fourth insulating film
115: fifth insulating film
201: MOS semiconductor memory device
W: Silicon Wafer (substrate)

Claims (7)

복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 피(被)처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 형성하는 질화 규소막의 성막 방법으로서,
상기 처리 용기 내의 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 이용하여, 상기 실리콘 함유 화합물 가스와 Ar 가스의 유량비를 0.005 이상 0.01 이하의 범위 내, 또한 상기 N2 가스에 대한 상기 Ar 가스의 유량비를 0.1 이상 3 이하의 범위 내에서, 플라즈마 CVD를 행함으로써 질화 규소막을 형성하는 공정을 구비한 것을 특징으로 하는 질화 규소막의 성막 방법.A method of forming a silicon nitride film, in which a silicon nitride film is formed on a target object by a plasma CVD method using a plasma CVD apparatus that introduces microwaves into a processing container by a planar antenna having a plurality of holes to generate plasma. As
The pressure in the processing vessel is set within a range of 10 Pa or more and 133.3 Pa or less, and high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within a range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. By applying a high frequency bias to the object to be treated, and using a film forming gas containing a silicon-containing compound gas and an N 2 gas, the flow rate ratio of the silicon-containing compound gas and the Ar gas is within the range of 0.005 or more and 0.01 or less, and the N 2 And forming a silicon nitride film by performing plasma CVD within a flow rate ratio of the Ar gas to the gas within a range of 0.1 to 3, wherein the silicon nitride film is formed. 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 피처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 적층하여 형성하는 질화 규소막의 성막 방법으로서,
상기 처리 용기 내의 압력을 10Pa 이상 133.3Pa 이하의 범위 내로 설정하고, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행함으로써 질화 규소막을 형성하는 제1 공정과,
상기 제1 공정과 동일한 설정 압력에서, 상기 재치대의 전극에 고주파 전력을 공급하지 않거나, 상기 제1 공정과는 상이한 출력 밀도로 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하여, 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 이용하여 플라즈마 CVD를 행함으로써, 상기 제1 공정으로 형성되는 질화 규소막과 비교하여 트랩의 존재 수가 적은 질화 규소막을 형성하는 제2 공정을 구비한 것을 특징으로 하는 질화 규소막의 성막 방법.A film forming method of a silicon nitride film in which a silicon nitride film is formed by laminating a silicon nitride film on a target object by a plasma CVD method using a plasma CVD apparatus which introduces microwaves into a processing container by a planar antenna having a plurality of holes to generate plasma.
The pressure in the processing vessel is set within a range of 10 Pa or more and 133.3 Pa or less, and high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within a range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. A first step of forming a silicon nitride film by performing plasma CVD using a film forming gas containing a silicon-containing compound gas and an N 2 gas while applying a high frequency bias to the target object;
At the same set pressure as the first process, the high frequency power is not supplied to the electrodes of the mounting table or the high frequency power is supplied at an output density different from that of the first process to apply a high frequency bias to the object to be processed, thereby containing a silicon-containing compound gas. And a second step of forming a silicon nitride film having fewer traps than the silicon nitride film formed in the first step by performing plasma CVD using a film forming gas containing N 2 gas. The film forming method of the silicon nitride film to make. 제2항에 있어서,
상기 제1 공정과 상기 제2 공정을 반복 행하는 것을 특징으로 하는 질화 규소막의 성막 방법. The method of claim 2,
The first step and the second step are repeated to form a silicon nitride film. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
상기 제어 프로그램은, 실행시에, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성시키는 플라즈마 CVD 장치를 이용하여, 피처리체 상에 플라즈마 CVD법에 의해 질화 규소막을 형성할 때에 있어서, 10Pa 이상 133.3Pa 이하의 범위 내의 처리 압력에서, 피처리체를 올려놓는 재치대의 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하면서, 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 이용하여, 상기 실리콘 함유 화합물 가스와 Ar 가스의 유량비를 0.005 이상 0.01 이하의 범위 내, 또한 상기 N2 가스에 대한 상기 Ar 가스의 유량비를 0.1 이상 3 이하의 범위 내에서, 플라즈마 CVD가 행해지도록, 컴퓨터에 상기 플라즈마 CVD 장치를 제어시키는 것인 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체. A computer-readable storage medium storing a control program running on a computer,
The control program, when executed, forms a silicon nitride film on the object to be processed by a plasma CVD method using a plasma CVD apparatus that introduces microwaves into the processing vessel by a planar antenna having a plurality of holes to generate plasma. In this case, at a processing pressure within a range of 10 Pa or more and 133.3 Pa or less, high frequency power is supplied to an electrode of the mounting table on which the object is placed at an output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. While applying a high frequency bias to the workpiece, using a film forming gas containing a silicon-containing compound gas and an N 2 gas, the flow rate ratio of the silicon-containing compound gas and the Ar gas is within the range of 0.005 to 0.01, and the N 2 gas The computer is configured such that plasma CVD is performed within a flow rate ratio of the Ar gas to the Raj town computer-readable storage medium, characterized in that one of controlling the CVD apparatus. 플라즈마 CVD법에 의해 피처리체 상에 질화 규소막을 형성하는 플라즈마 CVD 장치로서,
피처리체를 수용하는 상부가 개구한 처리 용기와,
상기 처리 용기 내에 배치되어, 피처리체를 올려놓는 재치대와,
상기 재치대 내에 설치되어, 피처리체에 고주파 전력을 인가하는 전극과,
상기 전극에 접속하는 고주파 전원과,
상기 처리 용기의 상기 개구를 막는 유전체 부재와,
상기 유전체 부재의 상부에 설치되어, 상기 처리 용기 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
상기 처리 용기 내에 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 공급하는 가스 공급 기구에 접속하는 가스 도입부와,
상기 처리 용기 내를 감압 배기하는 배기 기구와,
상기 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 상기 고주파 전원으로부터 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 상기 가스 공급 기구에 접속하는 가스 도입부로부터 상기 실리콘 함유 화합물 가스와 상기 N2 가스를 포함하는 성막 가스를 상기 처리 용기 내에 공급함으로써, 상기 처리 용기 내에 있어서, 10Pa 이상 133.3Pa 이하의 범위 내의 처리 압력, 상기 실리콘 함유 화합물 가스와 Ar 가스의 유량비를 0.005 이상 0.01 이하의 범위 내, 또한 상기 N2 가스에 대한 상기 Ar 가스의 유량비를 0.1 이상 3 이하의 범위 내에서, 플라즈마 CVD가 행해지도록 제어하는 제어부를 구비한 것을 특징으로 하는 플라즈마 CVD 장치. A plasma CVD apparatus for forming a silicon nitride film on a workpiece by a plasma CVD method,
A processing container in which an upper portion for receiving a target object is opened;
A mounting table disposed in the processing container to place the object to be processed;
An electrode provided in the mounting table to apply high frequency power to the object to be processed;
A high frequency power supply connected to the electrode,
A dielectric member that closes the opening of the processing container;
A flat antenna provided on the dielectric member and having a plurality of holes for introducing microwaves into the processing container;
A gas inlet connected to a gas supply mechanism for supplying a film forming gas containing a silicon-containing compound gas and an N 2 gas in the processing container;
An exhaust mechanism for evacuating the inside of the processing container under reduced pressure;
A gas introduction section connected to the gas supply mechanism while supplying high frequency power from the high frequency power supply to the target object and applying a high frequency bias to the target object at an output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the object to be processed. By supplying the film forming gas containing the silicon-containing compound gas and the N 2 gas from the processing vessel, the processing pressure within the range of 10 Pa or more and 133.3 Pa or less in the processing vessel, and the silicon-containing compound gas and the Ar gas And a control unit that controls plasma CVD to be performed within a flow rate ratio within a range of 0.005 to 0.01, and a flow rate ratio of the Ar gas to the N 2 gas within a range of 0.1 to 3, inclusive. . 플라즈마 CVD법에 의해 피처리체 상에 질화 규소막을 적층하여 형성하는 플라즈마 CVD 장치로서,
피처리체를 수용하는 상부가 개구한 처리 용기와,
상기 처리 용기 내에 배치되어 피처리체를 올려놓는 재치대와,
상기 재치대 내에 설치되어 피처리체에 고주파 전력을 인가하는 전극과,
상기 전극에 접속하는 고주파 전원과,
상기 처리 용기의 상기 개구를 막는 유전체 부재와,
상기 유전체 부재의 상부에 설치되어 상기 처리 용기 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
상기 처리 용기 내에 실리콘 함유 화합물 가스와 N2 가스를 포함하는 성막 가스를 공급하는 가스 공급 기구에 접속하는 가스 도입부와,
상기 처리 용기 내를 감압 배기하는 배기 기구와,
상기 재치대의 전극에 고주파 전력을 공급하지 않거나, 또는 상기 전극에 피처리체의 면적당 0.009W/㎠ 이상 0.64W/㎠ 이하의 범위 내의 출력 밀도로 상기 고주파 전원으로부터 고주파 전력을 공급하여 피처리체에 고주파 바이어스를 인가하면서, 상기 가스 공급 기구에 접속하는 가스 도입부로부터 상기 실리콘 함유 화합물 가스와 상기 N2 가스를 포함하는 성막 가스를 상기 처리 용기 내에 공급함으로써, 상기 처리 용기 내에 있어서, 10Pa 이상 133.3Pa 이하의 범위 내의 처리 압력, 상기 실리콘 함유 화합물 가스와 Ar 가스의 유량비를 0.005 이상 0.01 이하의 범위 내, 또한 상기 N2 가스에 대한 상기 Ar 가스의 유량비를 0.1 이상 3 이하의 범위 내에서, 플라즈마 CVD가 행해지도록 제어하는 제어부를 구비하고,
피처리체의 면적당의 출력 밀도를 변경함으로써, 트랩의 존재 수가 상이한 복수의 질화 규소막을 형성하는 것을 특징으로 하는 플라즈마 CVD 장치.A plasma CVD apparatus in which a silicon nitride film is laminated on a target object by a plasma CVD method and formed.
A processing container in which an upper portion for receiving a target object is opened;
A mounting table disposed in the processing container to place the object to be processed;
An electrode installed in the mounting table to apply high frequency power to the object to be processed;
A high frequency power supply connected to the electrode,
A dielectric member that closes the opening of the processing container;
A flat antenna provided on the dielectric member and having a plurality of holes for introducing microwaves into the processing container;
A gas inlet connected to a gas supply mechanism for supplying a film forming gas containing a silicon-containing compound gas and an N 2 gas in the processing container;
An exhaust mechanism for evacuating the inside of the processing container under reduced pressure;
The high frequency bias is supplied to the target by supplying the high frequency power from the high frequency power supply at an output density within the range of 0.009 W / cm 2 or more and 0.64 W / cm 2 or less per area of the target object to the electrode. While supplying the film forming gas containing the silicon-containing compound gas and the N 2 gas into the processing container from a gas inlet connected to the gas supply mechanism while applying the pressure, within the processing container, the range of 10 Pa or more and 133.3 Pa or less. Plasma CVD is performed within a processing pressure within the flow rate ratio of the silicon-containing compound gas and the Ar gas within a range of 0.005 to 0.01, and a flow rate ratio of the Ar gas to the N 2 gas within a range of 0.1 to 3, inclusive. And a control unit for controlling
The plasma CVD apparatus characterized by forming a plurality of silicon nitride films having different numbers of traps by changing the output density per area of the workpiece. 반도체 기판 상에 형성된 제1 절연막과, 상기 제1 절연막 상에 형성된 적층 질화 규소막과, 상기 적층 질화 규소막 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성된 게이트 전극을 구비한 반도체 메모리 장치로서,
상기 적층 질화 규소막은, 동일 플라즈마 CVD 처리 장치 내에서 연속적으로 형성된, 적어도 제1 질화 규소막 및 제2 질화 규소막을 포함하고, 상기 제1 질화 규소막 상에 형성되는 상기 제2 질화 규소막은, 상기 제1 절연막 상에 형성되는 상기 제1 질화 규소막과 비교하여 트랩의 존재 수가 적은 질화 규소막인 것을 특징으로 하는 반도체 메모리 장치. A semiconductor memory comprising a first insulating film formed on a semiconductor substrate, a laminated silicon nitride film formed on the first insulating film, a second insulating film formed on the laminated silicon nitride film, and a gate electrode formed on the second insulating film. As a device,
The laminated silicon nitride film includes at least a first silicon nitride film and a second silicon nitride film, which are continuously formed in the same plasma CVD processing apparatus, and the second silicon nitride film formed on the first silicon nitride film includes: And a silicon nitride film having a smaller number of traps than the first silicon nitride film formed on the first insulating film.
KR1020117007198A 2008-09-30 2009-09-29 Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device KR101254987B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-253932 2008-09-30
JP2008253932A JP5460011B2 (en) 2008-09-30 2008-09-30 Silicon nitride film forming method, computer-readable storage medium, and plasma CVD apparatus
PCT/JP2009/067303 WO2010038886A1 (en) 2008-09-30 2009-09-29 Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device

Publications (2)

Publication Number Publication Date
KR20110055703A KR20110055703A (en) 2011-05-25
KR101254987B1 true KR101254987B1 (en) 2013-04-16

Family

ID=42073640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007198A KR101254987B1 (en) 2008-09-30 2009-09-29 Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device

Country Status (4)

Country Link
JP (1) JP5460011B2 (en)
KR (1) KR101254987B1 (en)
TW (1) TW201030172A (en)
WO (1) WO2010038886A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160035991A (en) * 2014-09-24 2016-04-01 램 리써치 코포레이션 Methods and apparatuses for uniform reduction of in-feature wet etch rate of a silicon nitride film formed by ald

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249626A (en) * 2010-05-28 2011-12-08 Mitsubishi Heavy Ind Ltd Silicon nitride film of semiconductor element, method and apparatus for producing silicon nitride film
KR101227718B1 (en) * 2011-04-18 2013-01-29 세크론 주식회사 Probe station
JP5916525B2 (en) 2012-01-19 2016-05-11 株式会社フジクラ Multi-core fiber
JP6101467B2 (en) 2012-10-04 2017-03-22 東京エレクトロン株式会社 Film forming method and film forming apparatus
JP6410622B2 (en) 2014-03-11 2018-10-24 東京エレクトロン株式会社 Plasma processing apparatus and film forming method
JP6787813B2 (en) * 2017-02-16 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing methods, substrate processing devices and programs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058483A (en) * 1998-08-05 2000-02-25 Hitachi Ltd Manufacture of semiconductor device
JP2008124424A (en) * 2006-10-16 2008-05-29 Tokyo Electron Ltd Plasma filming apparatus, and method for plasma filming

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244676A (en) * 1989-03-16 1990-09-28 Fujitsu Ltd Thin film transistor
JP4693759B2 (en) * 1998-10-07 2011-06-01 エルジー ディスプレイ カンパニー リミテッド Thin film deposition equipment
CN101454880B (en) * 2006-05-31 2012-05-02 东京毅力科创株式会社 Plasma cvd method, method for forming silicon nitride film, method for manufacturing semiconductor device and plasma cvd device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058483A (en) * 1998-08-05 2000-02-25 Hitachi Ltd Manufacture of semiconductor device
JP2008124424A (en) * 2006-10-16 2008-05-29 Tokyo Electron Ltd Plasma filming apparatus, and method for plasma filming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160035991A (en) * 2014-09-24 2016-04-01 램 리써치 코포레이션 Methods and apparatuses for uniform reduction of in-feature wet etch rate of a silicon nitride film formed by ald
KR102538780B1 (en) 2014-09-24 2023-05-31 램 리써치 코포레이션 Methods and apparatuses for uniform reduction of in-feature wet etch rate of a silicon nitride film formed by ald

Also Published As

Publication number Publication date
WO2010038886A1 (en) 2010-04-08
JP2010087186A (en) 2010-04-15
TW201030172A (en) 2010-08-16
JP5460011B2 (en) 2014-04-02
KR20110055703A (en) 2011-05-25

Similar Documents

Publication Publication Date Title
KR101254987B1 (en) Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device
JP5706946B2 (en) Plasma etching method and plasma etching apparatus
KR101250057B1 (en) Method for modifying insulating film with plasma
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
TWI445056B (en) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
WO2011040396A1 (en) Method for forming silicon nitride film, and method for producing semiconductor memory device
KR20100129311A (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
KR20110055700A (en) Silicon oxide film, method for forming silicon oxide film, and plasma cvd apparatus
US20060269694A1 (en) Plasma processing method
JP5339327B2 (en) Plasma nitriding method and semiconductor device manufacturing method
KR20120069755A (en) Selective plasma nitriding method and plasma nitriding device
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
KR101153310B1 (en) Method for manufacturing a mos semiconductor memory device, and plasma cvd device
US20100140683A1 (en) Silicon nitride film and nonvolatile semiconductor memory device
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP2009267391A (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
WO2010113928A1 (en) Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus
JP2009246210A (en) Method for forming silicon nitride film, method for manufacturing silicon nitride film laminate, computer-readable storage medium and plasma cvd apparatus
KR20110055701A (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2009123325A1 (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee