KR100878069B1 - Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin - Google Patents

Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin Download PDF

Info

Publication number
KR100878069B1
KR100878069B1 KR1020067026999A KR20067026999A KR100878069B1 KR 100878069 B1 KR100878069 B1 KR 100878069B1 KR 1020067026999 A KR1020067026999 A KR 1020067026999A KR 20067026999 A KR20067026999 A KR 20067026999A KR 100878069 B1 KR100878069 B1 KR 100878069B1
Authority
KR
South Korea
Prior art keywords
film
compound
liquid crystal
dielectric layer
crystal component
Prior art date
Application number
KR1020067026999A
Other languages
Korean (ko)
Other versions
KR20070022105A (en
Inventor
제임스 씨. 주니어. 마타야바스
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Priority to KR1020067026999A priority Critical patent/KR100878069B1/en
Publication of KR20070022105A publication Critical patent/KR20070022105A/en
Application granted granted Critical
Publication of KR100878069B1 publication Critical patent/KR100878069B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

본 발명의 일 실시예는 제어 가능한 CTE(coefficient of thermal expansion)를 갖는 유전체막 재료를 제공하는 기술이다. 제1 액정 컴포넌트를 포함하는 제1 화합물이 형성된다. 제1 화합물은 제1 막으로 캐스트된다. 제1 막은 제1 방향으로 자기 또는 전자기장 내에서 배향된다. 제1 막은 제1 온도에서 경화된다.One embodiment of the present invention is a technique for providing a dielectric film material having a controllable coefficient of thermal expansion (CTE). A first compound is formed comprising the first liquid crystal component. The first compound is cast to the first membrane. The first film is oriented in a magnetic or electromagnetic field in the first direction. The first film is cured at the first temperature.

유전체막, 제1 액정 컴포넌트, 제1 화합물, 캐스트, 경화, 전자기장 Dielectric Film, First Liquid Crystal Component, First Compound, Cast, Curing, Electromagnetic Field

Description

액정 수지를 이용하는 낮은 열팽창 계수(CTE)의 유전체막{DIELECTRIC FILM WITH LOW COEFFICIENT OF THERMAL EXPANSION (CTE) USING LIQUID CRYSTALLINE RESIN}Dielectric film with low coefficient of thermal expansion (CTE) USING LIQUID CRYSTALLINE RESIN}

본 발명의 실시예들은 반도체에 관한 것으로서, 특히, 반도체 재료들에 관한 것이다.Embodiments of the present invention relate to semiconductors and, in particular, to semiconductor materials.

차세대 다이 층간 유전체(ILD) 재료들은 다공성(porous)이며 열등한 기계적 강도를 갖는다. 패키지 내의 재료들간의 CTE(coefficient of thermal expansion)부정합으로 인한 ILD에 대한 스트레스들을 감소시키기 위하여, 낮은 CTE 재료들이 요구된다. 또한, 보다 좁은 갭들을 통하여 보다 먼 거리에 걸쳐 흐르는 재료들에 대한 필요로 인하여, CTE를 감소시키는데 통상적으로 사용되는 필러 집중(filler concentration)을 제거, 또는 최소화시키는 것이 바람직하다.Next-generation die interlayer dielectric (ILD) materials are porous and have inferior mechanical strength. Low CTE materials are required to reduce stresses on the ILD due to a coefficient of thermal expansion (CTE) mismatch between the materials in the package. In addition, due to the need for materials flowing over longer distances through narrower gaps, it is desirable to eliminate or minimize filler concentrations commonly used to reduce CTE.

CTE를 감소시킴과 동시에 필러의 집중을 감소 또는 제거시키는 기존의 기술들은 다수의 단점들을 갖는다. 한 기술은 유전체 재료의 필러 로딩(filler loading) 및/또는 크로스 링크 밀도(cross-link density)를 증가시킨다. 이 기술은 높은 모듈러스(modulus) 및 높은 점성(viscosity)을 야기시키고, 결과적으로 응집성 및 점착성 오류 모드들(cohesive and adhesive failure modes)을 야기시킨다.Existing techniques for reducing CTE while reducing or eliminating filler concentration have a number of disadvantages. One technique is to increase filler loading and / or cross-link density of dielectric materials. This technique leads to high modulus and high viscosity, and consequently to cohesive and adhesive failure modes.

본 발명의 실시예들은 본 발명의 실시예들을 예시하기 위하여 이용되는 이하의 설명 및 첨부 도면들을 참조하여 가장 잘 이해될 수 있다.Embodiments of the present invention may be best understood with reference to the following description and the accompanying drawings, which are used to illustrate embodiments of the present invention.

도 1a는 본 발명의 일 실시예가 실시될 수 있는 반도체 장치를 도시하는 도면이다.1A is a diagram illustrating a semiconductor device in which an embodiment of the present invention may be implemented.

도 1b는 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 도면이다.1B is a diagram illustrating a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 유전체 재료의 구조를 도시하는 도면이다.2 is a diagram illustrating a structure of a dielectric material according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 유전체 재료의 다른 구조를 도시하는 도면이다.3 is a diagram showing another structure of the dielectric material according to one embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 유전체층을 제공하는 프로세스를 도시하는 흐름도이다.4 is a flowchart illustrating a process for providing a dielectric layer in accordance with an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 에폭시 수지를 도시하는 도면이다.5 is a view showing an epoxy resin according to an embodiment of the present invention.

본 발명의 일 실시예는 제어 가능한 CTE(coefficient of thermal expansion)를 갖는 유전체막 재료를 제공하는 기술이다. 제1 액정 컴포넌트를 포함하는 제1 화합물이 형성된다. 제1 화합물은 제1 막으로 캐스트된다. 제1 막은 제1 방향으로 자기 또는 전자기장에서 배향된다. 제1 막은 제1 온도에서 경화된다.One embodiment of the present invention is a technique for providing a dielectric film material having a controllable coefficient of thermal expansion (CTE). A first compound is formed comprising the first liquid crystal component. The first compound is cast to the first membrane. The first film is oriented in a magnetic or electromagnetic field in the first direction. The first film is cured at the first temperature.

이하의 설명에서, 다수의 특정한 세부사항들이 설명된다. 그러나, 본 발명의 실시예들은 이 특정한 세부사항들 없이도 실시될 수 있는 것이 이해된다. 다른 예시들에서, 본 설명의 이해를 모호하게 하는 것을 피하기 위하여 공지의 회로들, 구조들, 및 기술들이 도시되지 않았다. 본 발명의 일 실시예는 보통은 플로우차트, 흐름도, 구조도, 또는 블럭도로서 설명되는 프로세스로서 설명될 수 있다. 플로우차트가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 많은 동작들은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는 그 동작들이 완료될 때 종료된다. 프로세스는 방법, 절차, 생산이나 제조의 방법, 등에 대응할 수 있다.In the following description, numerous specific details are set forth. However, it is understood that embodiments of the invention may be practiced without these specific details. In other instances, well-known circuits, structures, and techniques have not been shown in order to avoid obscuring the understanding of this description. One embodiment of the invention may be described as a process, which is usually described as a flowchart, flow chart, structure diagram, or block diagram. Although a flowchart may describe the operations as a sequential process, many of the operations can be performed in parallel or concurrently. In addition, the order of the operations may be rearranged. The process ends when the operations complete. Processes may correspond to methods, procedures, methods of production or manufacture, and the like.

본 발명의 일 실시예는 제어 가능한 CTE를 갖는 유전체 재료를 제공하는 것이다. CTE는 (1) 형성시 액정 수지의 양, 및 (2)액정 수지가 배향되는 정도를 제어함으로써 작은 음의 값으로부터 100 ppm/℃ 을 넘는 값이 되도록 제어될 수 있다. 재료 기술은 현재의 저(low) CTE 요구를 어드레스하며 초저(ultra low) CTE 요건들을 갖는 미래의 패키지들에 대하여 가변될(scalable) 수 있다. 또한, 액정 수지의 탄성 모듈러스는 배향의 방향에 수직인 것 이외의 각도들에서는 크게 감소되므로, 유전체막은 z 방향에서 낮은 모듈러스를 보여서 패키지 이동에 의한 기계적 안정성 문제들에 관하여 탄력적으로 된다. 본 발명의 일 실시예는 다수의 응용들에 대하여 유용한 유전체 재료들을 제공한다. 이 응용들의 예들은, (1)구리 도금, 포토 레지스트 적층, 노출, 현상(development), 에칭, 및 레지스트 제거를 포함하는 전통적인 기판 증강(substrate build-up) 프로세스들, (2) 포토 정의 가능 유전체막들(포토 레지스트의 사용없음), (3) 인쇄 회로 보드(PCB) 제조 및 (4) 임프린팅(imprinting)을 포함한다.One embodiment of the present invention is to provide a dielectric material having controllable CTEs. The CTE can be controlled to be a value exceeding 100 ppm / 占 폚 from a small negative value by controlling the amount of the liquid crystal resin at the time of formation (1) and the degree to which the liquid crystal resin is oriented. The material technology addresses the current low CTE requirements and can be scalable for future packages with ultra low CTE requirements. In addition, since the elastic modulus of the liquid crystal resin is greatly reduced at angles other than perpendicular to the direction of orientation, the dielectric film exhibits low modulus in the z direction and becomes elastic with respect to mechanical stability problems due to package movement. One embodiment of the present invention provides dielectric materials useful for a number of applications. Examples of these applications include (1) traditional substrate build-up processes, including copper plating, photoresist deposition, exposure, development, etching, and resist removal, and (2) photo-definable dielectrics. Films (without the use of photoresist), (3) printed circuit board (PCB) fabrication and (4) imprinting.

도 1a는 본 발명의 일 실시예가 실시될 수 있는 반도체 장치(100)를 도시하는 도면이다. 반도체 장치(100)는 하나의 기판층(110) 및 두 개의 유전체층들(120 및 130)을 포함한다.1A is a diagram illustrating a semiconductor device 100 in which an embodiment of the present invention may be practiced. The semiconductor device 100 includes one substrate layer 110 and two dielectric layers 120 and 130.

기판층(110)은 실리콘과 같은 임의의 적절한 반도체 기판일 수 있다. 제조 프로세스 동안, 필드 산화물(field oxides) 같은 장치 소자들, 소스들 및 드레인들이 기판상에 형성될 수 있다.Substrate layer 110 may be any suitable semiconductor substrate, such as silicon. During the fabrication process, device elements, sources and drains, such as field oxides, may be formed on the substrate.

유전체층(120)은 기판층(110)상에 피착될 수 있다. 게이트들, 금속 상호접속 같은 다른 층들이 전통적인 반도체 제조 프로세스의 일부로서 피착될 수 있다. 유전체층(120)은 단일 막 또는 복수의 막들을 포함할 수 있다. 도 1a에 도시된 바와 같이, 세개의 막들(122, 124, 및 126)이 유전체층(120)을 형성할 수 있다. 각각의 막들(122, 124, 및 126)은 선택된 자기장 방향에서 상이한 CTE를 가질 수 있다.The dielectric layer 120 may be deposited on the substrate layer 110. Other layers, such as gates and metal interconnects, may be deposited as part of the traditional semiconductor manufacturing process. The dielectric layer 120 may include a single film or a plurality of films. As shown in FIG. 1A, three films 122, 124, and 126 may form the dielectric layer 120. Each of the films 122, 124, and 126 may have a different CTE in the selected magnetic field direction.

유전체층(130)은 기판층(110)의 기판 아래에 형성될 수 있다. 이것은 선택적일 수 있으며 추가적인 보호 또는 다른 기능들(functionality)을 제공할 수 있다. 유전체층(120)과 같이, 유전체층(130)은 단일막 또는 복수의 막들을 포함할 수 있다. 도 1에 도시된 바와 같이, 세 개의 막들(132, 134, 및 136)을 포함할 수 있다. 유전체층(120)과 유사하게, 각각의 막들(132, 134, 및 136)은 선택된 자기장 방향에서 상이한 CTE를 가질 수 있다.The dielectric layer 130 may be formed under the substrate of the substrate layer 110. This may be optional and may provide additional protection or other functionality. Like the dielectric layer 120, the dielectric layer 130 may include a single film or a plurality of films. As shown in FIG. 1, three films 132, 134, and 136 may be included. Similar to dielectric layer 120, each of the films 132, 134, and 136 may have a different CTE in the selected magnetic field direction.

유전체층들(120 및 130)의 임의의 하나는 본 발명의 일 실시예에 따라 제어 가능한 CTE를 갖도록 구성될 수 있다. CTE는 낮은 값들이 제공될 수 있다. 각각의 층들(120 및 130)의 복수의 막들은 적절한 자기 강도, 시간, 온도, 및 자기장의 배향을 갖는 자기 또는 전자기장에서 상이한 방향들로 배향될 수 있다. 자기장 강도, 시간, 온도, 및 배향의 적절한 값들을 선택함으로써, 제어 가능한 CTE 값들이 달성될 수 있다. 막은 도 2 및 3에 도시된 바와 같은 일반적 구조를 갖는 단량체들(monomers)을 포함하는 재료 또는 화합물에 의하여 형성될 수 있다.Any one of the dielectric layers 120 and 130 may be configured to have a controllable CTE in accordance with one embodiment of the present invention. CTEs may be provided with low values. The plurality of films in each of layers 120 and 130 may be oriented in different directions in a magnetic or electromagnetic field with proper magnetic strength, time, temperature, and orientation of the magnetic field. By selecting appropriate values of magnetic field strength, time, temperature, and orientation, controllable CTE values can be achieved. The film may be formed by a material or compound comprising monomers having a general structure as shown in FIGS. 2 and 3.

도 1b는 본 발명의 일 실시예에 따른 반도체 패키지(140)를 도시하는 도면이다. 패키지(140)는 플립 플롭 패키지일 수 있다. 그러나, 다른 유형의 패키지도 이용될 수 있음이 고려된다. 패키지(140)는 패키지 기판(145) 및 다이(150)를 포함한다.1B is a diagram illustrating a semiconductor package 140 according to an embodiment of the present invention. The package 140 may be a flip flop package. However, it is contemplated that other types of packages may be used. The package 140 includes a package substrate 145 and a die 150.

패키지 기판(145)은 임의의 적절한 패키지 기판, 표준 FR4와 같은 세라믹 또는 유기, 높은 등급(high graded) 에폭시(예를 들면, 비즈말레이마이드 트리아진(bismaleimide triazine)) 및 유연성 회로 기판일 수 있다. 패키지 기판(145)은 통상적으로 낮은 CTE를 갖는다. 다이(150)는 임의의 반도체 다이일 수 있다. 그것은 집적회로(예를 들면, 프로세서, 메모리), 장치, 화합물들, 등을 포함할 수 있다. 언더필(underfill, 155)은 칩의 전체면을 기판에 접합시키는 접착제(adhesive)일 수 있다. 그것은 통상적으로 에폭시이다.Package substrate 145 may be any suitable package substrate, ceramic or organic, high graded epoxy (eg, bismaleimide triazine) and flexible circuit boards such as standard FR4. Package substrate 145 typically has a low CTE. Die 150 may be any semiconductor die. It may include integrated circuits (eg, processors, memory), devices, compounds, and the like. The underfill 155 may be an adhesive that bonds the entire surface of the chip to the substrate. It is usually epoxy.

다이(150)는 범프들(160)을 가질 수 있다. C4(Controlled Collapse Chip Connection), 도금된 범프들, 스터드 범프들, 등과 같은 임의의 적절한 유형의 범프들이 이용될 수 있다. 범프들(160)은 기판(145)에 전기적 및 열적으로 전도 경로들을 제공할 수 있다. 그들은 기판(145)에 대한 다이의 기계적 마운팅(mechanical mounting)의 일부를 제공하는 기능을 하고 기판과 보드 사이의 기계적 스트레인(mechanical strain)을 경감시키는 짧은 리드(short lead)로서 기능할 수 있다.Die 150 may have bumps 160. Any suitable type of bumps may be used, such as Controlled Collapse Chip Connection (C4), plated bumps, stud bumps, and the like. Bumps 160 may provide conductive paths electrically and thermally to substrate 145. They can serve as a part of the mechanical mounting of the die to the substrate 145 and can act as a short lead that relieves the mechanical strain between the substrate and the board.

기판(145)은 유전체층(165), 트레이스들 및 비아들(170), 및 기판 코어(175)를 포함할 수 있다. 유전체층(165)은 제어 가능 CTE를 가져서 본 발명의 일 실시예에 의하여 제공된 기판 코어(175)와 부합하도록 할 수 있다. 트레이스들 및 비아들(170)은 기판에 대한 컨택트들 및 전기적 경로들을 제공할 수 있다. 기판 코어(175)는 에폭시와 같은 임의의 적절한 재료로 이루어질 수 있다.Substrate 145 may include dielectric layer 165, traces and vias 170, and substrate core 175. Dielectric layer 165 may have a controllable CTE to conform to substrate core 175 provided by one embodiment of the present invention. Traces and vias 170 may provide contacts and electrical paths to the substrate. The substrate core 175 may be made of any suitable material, such as epoxy.

도 2는 본 발명의 일 실시예에 따른 유전체 재료의 구조(200)를 도시하는 도면이다.2 illustrates a structure 200 of a dielectric material in accordance with an embodiment of the present invention.

구조(200)는 액정 세그먼트(210), 둘 다 "X"로 마크된 두 개의 엘리먼트들(elements, 222 및 224), 및 (CH2)n을 포함한다. 액정 세그먼트(210)는 로드형(rod-like) 액정 컴포넌트일 수 있다. 두 개의 X 엘리먼트들(222 및 224)의 각각은 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민의 그룹으로부터 독립적으로 선택될 수 있다. (CH2)n에서 정수 n은 1과 20 사이의 값일 수 있다. 구조(200)에 의하여 형성된 단량체는 대략 200℃ 보다 낮은 용융점(melting point)을 가질 수 있다.Structure 200 includes a liquid crystal segment 210, two elements, both 222 and 224, both marked "X", and (CH 2 ) n. The liquid crystal segment 210 may be a rod-like liquid crystal component. Each of the two X elements 222 and 224 may be independently selected from the group of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine. The integer n in (CH 2 ) n may be a value between 1 and 20. The monomer formed by the structure 200 may have a melting point lower than approximately 200 ° C.

도 3은 본 발명의 일 실시예에 따른 유전체 재료의 다른 구조(300)를 도시하는 도면이다.3 illustrates another structure 300 of a dielectric material in accordance with one embodiment of the present invention.

구조(300)는 액정 세그먼트(310), 두 개의 엘리먼트들 X(322 및 324), (CH2)n, 및 두 개의 엘리먼트들 Y(332 및 334)를 포함할 수 있다. 액정 세그먼트(310)는 로드형 액정 컴포넌트일 수 있다. 두 개의 엘리먼트들 X 및 Y(322, 324, 332, 및 334)의 각각은 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민의 그룹으로부터 독립적으로 선택될 수 있다. (CH2)n에서 정수 n은 2와 20 사이의 값일 수 있다. 구조(300)에 의하여 형성된 단량체는 또한 대략 200℃ 보다 낮은 용융점을 가질 수 있다.Structure 300 may include liquid crystal segment 310, two elements X 322 and 324, (CH 2 ) n, and two elements Y 332 and 334. The liquid crystal segment 310 may be a rod type liquid crystal component. Each of the two elements X and Y 322, 324, 332, and 334 can be independently selected from the group of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine. The integer n in (CH 2 ) n may be a value between 2 and 20. The monomer formed by structure 300 may also have a melting point lower than approximately 200 ° C.

구조들(200 및 300)에 의하여 형성된 유전체 재료들에는 솔벤트들, 하나 이상의 촉매들(catalysts), 하나 이상의 필러들(fillers)과 같은 첨가제들, 접착 조촉매들(adhesion promoters), 몰드 이형제들(mold release agents), 착색제들(colorants), 안정제들(stabilizers), 내연제들(flame retardants)과 같은 다른 첨가제들, 및 당업자에게 공지된 기타의 첨가제들이 첨가될 수 있다.Dielectric materials formed by structures 200 and 300 include solvents, one or more catalysts, additives such as one or more fillers, adhesion promoters, mold release agents ( Other additives such as mold release agents, colorants, stabilizers, flame retardants, and other additives known to those skilled in the art may be added.

본 발명의 일 실시예에서, 상기 형성된 유전체 재료는 막(film)으로 캐스트되고, 자기 또는 전자기장에 의하여 배향되고, 그 후 기판으로서 준비하는데 이용될 수 있다. 또한, 액정 수지의 배향 및 막형성을 보조하기 위해 희석액(diluent)으로서 솔벤트를 이용하는 것이 유용할 수 있다.In one embodiment of the invention, the formed dielectric material can be cast into a film, oriented by a magnetic or electromagnetic field, and then used to prepare as a substrate. In addition, it may be useful to use a solvent as a diluent to assist in the orientation and film formation of the liquid crystal resin.

본 발명의 다른 실시예에서, 유전체 재료가 막으로 캐스트되고, 기판에 적층되고, 통상적으로 수지의 용융점보다 높은 상승된 온도에서 경화시키면서 자기 또는 전자기장에 의하여 배향되고, 그 후 기판을 준비하는데 이용될 수 있다. 사용된 솔벤트를 건조시키기 전, 및 경화 동안 캐스트막에 대하여 유전체막의 자기 또는 전자기 배향이 수행될 수 있다. CTE 특성들에 영향을 미칠 수 있는 액정 수지 배향의 정도는 자기 또는 전자기 강도, 시간, 온도, 및 자기 또는 전자기장의 배향에 의하여 제어될 수 있다.In another embodiment of the invention, the dielectric material is cast into a film, laminated to a substrate, orientated by a magnetic or electromagnetic field, typically cured at an elevated temperature above the melting point of the resin, and then used to prepare the substrate. Can be. Magnetic or electromagnetic orientation of the dielectric film may be performed with respect to the cast film prior to drying the solvent used and during curing. The degree of liquid crystal resin orientation that can affect CTE properties can be controlled by magnetic or electromagnetic strength, time, temperature, and orientation of magnetic or electromagnetic fields.

유전체층은 또한 도 1에 도시된 바와 같이 다수의 유전체막들을 포함할 수 있다. 유전체막들은 원하는 2 또는 3차원 특성들을 제공하기 위하여 상기와 같이 상이한 배향 방향들로 및/또는 상이한 정도들로 형성된 액정 수지를 포함할 수 있다. 예를 들면, 세 개의 막들이 이용되어 x 방향, y 방향, 및 z 방향으로 배향될 수 있다.The dielectric layer may also include multiple dielectric films as shown in FIG. The dielectric films may comprise liquid crystal resin formed in different orientation directions and / or at different degrees as described above to provide the desired two or three dimensional properties. For example, three films can be used to orient in the x, y, and z directions.

도 4는 본 발명의 일 실시예에 따른 유전체막을 제공하기 위한 프로세스(400)를 도시하는 도면이다.4 is a diagram illustrating a process 400 for providing a dielectric film in accordance with one embodiment of the present invention.

개시후, 프로세스(400)는 액정 컴포넌트를 포함하는 화합물을 형성한다(블럭 410). 화합물은 도 2 및 3에 도시된 바와 같은 구조를 갖는다. 다음, 프로세스(400)는 화합물을 막으로 캐스트한다(블럭 420). 그 후, 프로세스(400)는 방향 k로 자기 또는 전자기장에서 막을 배향한다(블럭 430). 방향 k는 원하는 바에 따라 x 방향, y 방향, 또는 z 방향일 수 있다.After initiation, process 400 forms a compound comprising a liquid crystal component (block 410). The compound has a structure as shown in FIGS. 2 and 3. Process 400 then casts the compound to the film (block 420). Process 400 then orients the film in a magnetic or electromagnetic field in direction k (block 430). The direction k can be the x direction, the y direction, or the z direction as desired.

다음, 프로세스(400)는 어떤 온도에서 막을 경화시킨다(블럭 440). 이 온도는 통상적으로 수지의 용융점보다 더 높으며, 예를 들면, 200℃ 보다 높다. 그 후, 프로세스(400)는 기판에 또는 적절한 다른 막 위에 막을 적층한다(블럭 450). 다음, 프로세스(400)는 추가적인 층이 요구되는지 결정한다(블럭 460). 만일 그렇다면, 프로세스(400)는 다시 블럭 410으로 복귀하여 동일 또는 상이한 자기 강도, 시간, 온도, 및 배향으로 프로세스를 반복한다. 그렇지 않으면, 프로세스(400)는 종료된다.Process 400 then cures the film at a certain temperature (block 440). This temperature is typically higher than the melting point of the resin, for example higher than 200 ° C. The process 400 then deposits the film on the substrate or on another suitable film (block 450). Next, process 400 determines if additional layers are required (block 460). If so, the process 400 returns to block 410 again to repeat the process with the same or different magnetic strength, time, temperature, and orientation. Otherwise, process 400 ends.

전술된 유전체 재료에 대한 정량적 데이터(quantitative data)를 제공하기 위한 실험들이 수행되었다. 상기 실험들은 자기 또는 전자기 배향을 갖고 및 갖지 않고, 및 필러들(fillers)을 갖고 및 갖지 않고 수행되었다. 결과들은 배향의 상이한 방향들에서 제어 가능한 CTE들이 달성되는 것을 확인한다.Experiments were performed to provide quantitative data for the dielectric materials described above. The experiments were performed with and without magnetic or electromagnetic orientation, and with and without fillers. The results confirm that controllable CTEs are achieved in different directions of orientation.

제1 실험에서, 자기 또는 전자기 배향 없이 유전체막이 형성되었다. 메틸 에틸 케톤(methyl ethyl ketone)의 210 부분들, 디글리시딜 비스페놀-A(diglycidyl Bisphenol-A)의 20 부분들, 테트라브로모 비스페놀-A(tetrabromo Bisphenol-A)의 20 부분들, 오르소-크레졸 노볼락 에폭시 수지(ortho-cresol novolak epoxy resin)(215 g/eq)의 20 부분들, 에폭시-종단 폴리부타디엔 러버(epoxy-terminated polybutadiene rubber)의 15 부분들, 브로미네이티드 페놀릭 노볼락 수지(brominated phenolic novolak resin)의 50 부분들, 2,4-다이아미노-6-(2-메틸-이마디졸리레틸)-1,3,5-트리아진.이소시아누릭 액시드 어덕트(2,4-diamino-6-(2-methyl-1-imadizolylethyl)-1,3,5-triazine.isocyanuric acid adduct)의 4 부분들, 및 (5 마이크로미터의 최대 파티클 사이즈의) 실리카의 11 부분들을 포함하는 혼합물(mixture)이 형성되었다. 이 컴포넌트들은 행성상 혼합물(planetary mixer)에 부가되었고, 약 80℃로 가열되었고, 약 1시간 동안 50 rpm(revolutions per minute)에서 혼합되었다. 혼합물은 그 후 약 80℃에서 2-롤 밀(2-roll mill)을 통해 두 번 통과되었다. 혼합물은 40 마이크로미터 두께 마일러(Mylar)막으로 캐스트되고 15분 동안 약 100℃에서 건조되어 약 70 마이크로미터의 전체 막두께를 제공하였다. 상기 막은 그 후 약 120℃ 및 1 torr에서 진공 적층에 의하여 기판 재료 위에 적층되었다. 막은 2 시간 동안 약 170℃에서 경화되었다. 이렇게 준비된 유전체층은 막의 x,y 평면에서 및 z 방향에서 약 65ppm의 CTE를 가졌다.In the first experiment, a dielectric film was formed without magnetic or electromagnetic orientation. 210 parts of methyl ethyl ketone, 20 parts of diglycidyl Bisphenol-A, 20 parts of tetrabromo Bisphenol-A, ortho 20 parts of ortho-cresol novolak epoxy resin (215 g / eq), 15 parts of epoxy-terminated polybutadiene rubber, brominated phenolic novolac 50 parts of brominated phenolic novolak resin, 2,4-diamino-6- (2-methyl-imadizolyreyl) -1,3,5-triazine.isocyanuric acid adduct 4 parts of 2,4-diamino-6- (2-methyl-1-imadizolylethyl) -1,3,5-triazine.isocyanuric acid adduct), and 11 parts of silica (with a maximum particle size of 5 micrometers) A mixture was formed that includes these. These components were added to a planetary mixer, heated to about 80 ° C., and mixed at 50 rpm (revolutions per minute) for about 1 hour. The mixture was then passed twice through a 2-roll mill at about 80 ° C. The mixture was cast into a 40 micrometer thick Mylar membrane and dried at about 100 ° C. for 15 minutes to give a total film thickness of about 70 micrometers. The film was then deposited on the substrate material by vacuum lamination at about 120 ° C. and 1 torr. The film was cured at about 170 ° C. for 2 hours. The dielectric layer thus prepared had a CTE of about 65 ppm in the x, y plane and z direction of the film.

제2 실시예에서, 다층 구조를 경화시키면서, 약 0.3 테슬라(Tesla)의 자기장이 인가된 것을 제외하고는 제1 실험에서 기술된 절차가 반복되었다. 이렇게 준비된 유전체층은 막의 x,y 평면에서 약 80 ppm 및 z 방향에서 약 40 ppm의 CTE를 가졌다. 이 실험은 상이한 배향에서 각각의 막의 CTE는 상이하게 되도록 제어될 수 있는 것을 보여준다. 더욱이, CTE의 낮은 값들(예를 들면, 40 ppm)도 달성될 수 있다.In the second embodiment, the procedure described in the first experiment was repeated except that a magnetic field of about 0.3 Tesla was applied while curing the multilayer structure. The dielectric layer thus prepared had a CTE of about 80 ppm in the x, y plane of the film and about 40 ppm in the z direction. This experiment shows that the CTE of each film in different orientations can be controlled to be different. Moreover, low values of CTE (eg 40 ppm) can also be achieved.

제3 실시예에서, 메틸 에틸 케톤의 210 부분들, 에폭시 수지 B의 60 부분들(도 5에 도시), 오르소-크레졸 노볼락 에폭시 수지(215 g/eq)의 20 부분들, 에폭시-종단 폴리부타디엔 러버의 15 부분들, 브로미네이티드 페놀릭 노볼락 수지의 50 부분들, 2,4-다이아미노-6-(2-메틸-1-이마디졸리레틸)-1,3,5-트리아진.이소시아누릭 액시드 어덕트의 4 부분들, 및 (5 마이크로미터의 최대 파티클 사이즈의) 실리카의 11 부분들을 포함하는 혼합물이 형성되었다. 이 컴포넌트들은 행성상 혼합물에 첨가되고, 약 80℃로 가열되고, 약 1 시간 동안 50rpm에서 혼합되었다. 혼합물은 그 후 약 80℃에서 2-롤 밀을 통해 두 번 통과되었다. 상기 혼합물은 40 마이크로미터 두께 마일러막 위에 캐스트되었다. 막은 30분 동안 z 방향으로 약 0.3 테슬라의 자기장에 배치되었고, 그 후 자기장에서 약 15분간 약 100℃에서 건조되어 약 70 마이크로미터의 전체 막두께를 제공하였다. 막은 그 후 약 120℃ 및 1 torr에서 진공 적층에 의하여 기판 재료에 적층되었다. 막은 2 시간 동안 약 170℃에서 경화되었다. 이렇게 준비된 유전체층은 막의 x, y 평면에서 약 75 ppm 및 z 방향에서 약 50 ppm의 CTE를 가졌다.In a third embodiment, 210 parts of methyl ethyl ketone, 60 parts of epoxy resin B (shown in FIG. 5), 20 parts of ortho-cresol novolac epoxy resin (215 g / eq), epoxy-terminated 15 parts of polybutadiene rubber, 50 parts of brominated phenolic novolac resin, 2,4-diamino-6- (2-methyl-1-imadizolyreyl) -1,3,5-tri A mixture was formed comprising four portions of the azine.isocyanuric acid adduct and eleven portions of silica (of a maximum particle size of 5 microns). These components were added to the planetary mixture, heated to about 80 ° C. and mixed at 50 rpm for about 1 hour. The mixture was then passed twice through a two-roll mill at about 80 ° C. The mixture was cast on a 40 micrometer thick mylar membrane. The film was placed in a magnetic field of about 0.3 Tesla in the z direction for 30 minutes, and then dried in the magnetic field at about 100 ° C. for about 15 minutes to give a total film thickness of about 70 micrometers. The film was then laminated to the substrate material by vacuum lamination at about 120 ° C. and 1 torr. The film was cured at about 170 ° C. for 2 hours. The dielectric layer thus prepared had a CTE of about 75 ppm in the x, y plane of the film and about 50 ppm in the z direction.

제4 실시예에서는, 필러들이 사용되지 않은 점을 제외하고는 제3 실시예에서 기술된 절차가 반복되었다. 이렇게 준비된 유전체층은 막의 x, y 평면에서 약 125 ppm 및 z 방향에서 약 5 ppm의 CTE를 가졌다. 이 실험은 필러들이 없이, 매우 낮은 CTE 값들(예를 들면, 5 ppm)이 선택된 배향 또는 방향에서 달성될 수 있음을 예시한다.In the fourth embodiment, the procedure described in the third embodiment is repeated except that fillers are not used. The dielectric layer thus prepared had a CTE of about 125 ppm in the x, y plane of the film and about 5 ppm in the z direction. This experiment illustrates that without fillers, very low CTE values (eg 5 ppm) can be achieved in the selected orientation or direction.

도 5는 본 발명의 일 실시예에 따른 에폭시 수지 B를 도시하는 도면이다. 에폭시 수지 B가 제3 실험에서 이용되어 혼합물을 생성하였다.5 is a view showing an epoxy resin B according to an embodiment of the present invention. Epoxy Resin B was used in the third experiment to produce a mixture.

본 발명은 수 개의 실시예들에 관하여 기술되었지만, 당업자는 본 발명은 기술된 실시예들에 한정되지 않고 첨부된 청구범위들의 취지 및 범위 내에서 변형 및 수정되어 실시될 수 있음을 인식할 것이다. 본 명세서는 한정이 아니라 예시적인 것으로 간주되어야 한다.While the invention has been described in terms of several embodiments, those skilled in the art will recognize that the invention is not limited to the embodiments described but may be practiced with modifications and variations within the spirit and scope of the appended claims. The present specification is to be regarded as illustrative instead of restrictive.

Claims (30)

제1 액정 컴포넌트를 포함하는 제1 화합물을 형성하는 단계,Forming a first compound comprising a first liquid crystal component, 상기 제1 화합물을 제1 막으로 캐스팅하는(casting) 단계,Casting the first compound into a first film, 상기 제1 막을 제1 방향으로 자기 또는 전자기장에서 배향시키는(orienting) 단계, 및Orienting the first film in a magnetic or electromagnetic field in a first direction, and 상기 제1 막을 제1 온도에서 경화(curing)시키는 단계Curing the first film at a first temperature 를 포함하는 방법.How to include. 제1항에 있어서,The method of claim 1, 상기 제1 화합물에 적어도 하나의 첨가제(additive)를 첨가하는 단계를 더 포함하는 방법.Adding at least one additive to the first compound. 제2항에 있어서,The method of claim 2, 상기 적어도 하나의 첨가제를 첨가하는 단계는,Adding the at least one additive, 촉매(catalyst), 접착제(adhesive), 접착 조촉매(adhesion promoter), 몰드 이형제(mold release agent), 내연제(flame retardant), 안정제(stabilizer), 및 착색제(colorant)로 이루어진 그룹에서 선택된 적어도 하나의 첨가제를 첨가하는 단계를 포함하는 방법.At least one selected from the group consisting of a catalyst, an adhesive, an adhesion promoter, a mold release agent, a flame retardant, a stabilizer, and a colorant Adding an additive of the. 제1항에 있어서,The method of claim 1, 상기 제1 화합물에 필러(filler)를 첨가하는 단계를 더 포함하는 방법.Adding a filler to the first compound. 제1항에 있어서,The method of claim 1, 상기 제1 막을 기판에 적층(laminating)하는 단계를 더 포함하는 방법.Laminating the first film to a substrate. 제1항에 있어서,The method of claim 1, 상기 제1 화합물을 형성하는 단계는,Forming the first compound, 로드형(rod-like) 액정 컴포넌트와; 산소, 카르보닐(carbonyl), 카르복실(carboxyl), 옥시카르보닐(oxycarbonyl), 및 아민 중 하나인 엘리먼트(element)와; (CH2)n - n은 1 내지 20임 - 을 포함하는 상기 제1 화합물을 형성하는 단계를 포함하는 방법.A rod-like liquid crystal component; An element that is one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; And (CH 2 ) n-n is 1 to 20-forming said first compound. 제1항에 있어서,The method of claim 1, 상기 제1 화합물을 형성하는 단계는,Forming the first compound, 로드형 액정 컴포넌트와; 제1 및 제2 엘리먼트들과 - 각각은 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민 중 하나임 - ; (CH2)n - n은 2 내지 20임 - 을 포함하는 상기 제1 화합물을 형성하는 단계를 포함하는 방법.A rod type liquid crystal component; First and second elements, each being one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; Forming a first compound comprising (CH 2 ) n-n is 2 to 20. 제1항에 있어서,The method of claim 1, 제2 액정 컴포넌트를 포함하는 제2 화합물을 형성하는 단계,Forming a second compound comprising a second liquid crystal component, 상기 제2 화합물을 제2 막으로 캐스팅하는 단계,Casting the second compound into a second film, 상기 제2 막을 제2 방향으로 상기 자기 또는 전자기장에서 배향시키는 단계, 및Orienting the second film in the magnetic or electromagnetic field in a second direction, and 적어도 상기 제1 및 제2 막들을 포함하는 다층을 형성하는 단계Forming a multilayer comprising at least the first and second films 를 더 포함하는 방법.How to include more. 제8항에 있어서,The method of claim 8, 상기 다층을 제2 온도에서 경화시키는 단계를 더 포함하는 방법.Curing the multilayer at a second temperature. 제9항에 있어서, 상기 제1 및 제2 온도들 중 적어도 하나는 상기 제1 및 제2 화합물들 중 하나의 용융점(melting point)보다 높은 방법.10. The method of claim 9, wherein at least one of the first and second temperatures is higher than the melting point of one of the first and second compounds. 제1 액정 컴포넌트를 포함하는 제1 화합물로부터 캐스트된 제1 막을 포함하고, 상기 제1 막은 제1 방향으로 자기 또는 전자기장에서 배향되고 제1 온도에서 경화되는 유전체층.And a first film cast from a first compound comprising a first liquid crystal component, the first film being oriented in a magnetic or electromagnetic field in a first direction and cured at a first temperature. 제11항에 있어서, 상기 제1 막은 상기 제1 화합물에 첨가되는 적어도 하나의 첨가제를 포함하는 유전체층.12. The dielectric layer of claim 11 wherein the first film comprises at least one additive added to the first compound. 제12항에 있어서, 상기 적어도 하나의 첨가제는, 촉매, 접착제, 접착 조촉매, 몰드 이형제, 내연제, 안정제, 및 착색제 중 하나를 포함하는 유전체층.The dielectric layer of claim 12, wherein the at least one additive comprises one of a catalyst, an adhesive, an adhesion promoter, a mold release agent, a flame retardant, a stabilizer, and a colorant. 제11항에 있어서, 상기 제1 막은 상기 제1 화합물에 첨가된 필러(filler)를 더 포함하는 유전체층.12. The dielectric layer of claim 11, wherein the first film further comprises a filler added to the first compound. 제11항에 있어서, 상기 제1 막은 기판 위에 적층되는 유전체층.12. The dielectric layer of claim 11 wherein said first film is deposited over a substrate. 제11항에 있어서,The method of claim 11, 상기 제1 화합물은,The first compound, 로드형 액정 컴포넌트;A rod type liquid crystal component; 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민 중 하나인 엘리먼트; 및An element that is one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; And (CH2)n - n은 1 내지 20임 - (CH 2 ) n-n is 1 to 20- 을 포함하는 유전체층.Dielectric layer comprising a. 제11항에 있어서,The method of claim 11, 상기 제1 화합물은,The first compound, 로드형 액정 컴포넌트;A rod type liquid crystal component; 제1 및 제2 엘리먼트들 - 각각은 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민 중 하나임 -; 및First and second elements, each being one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; And (CH2)n - n은 2 내지 20임 - (CH 2 ) n-n is 2 to 20- 을 포함하는 유전체층.Dielectric layer comprising a. 제11항에 있어서,The method of claim 11, 제2 액정 컴포넌트를 포함하는 제2 화합물로부터 캐스트된 제2 막을 더 포함하고, 상기 제2 막은 제2 방향으로 상기 자기 또는 전자기장에서 배향되고, 상기 제2 막은 상기 제1 막과 결합되어 다층을 형성하는 유전체층.A second film cast from a second compound comprising a second liquid crystal component, the second film being oriented in the magnetic or electromagnetic field in a second direction, the second film being combined with the first film to form a multilayer Dielectric layer. 제18항에 있어서, 상기 다층은 제2 온도에서 경화되는 유전체층.19. The dielectric layer of claim 18, wherein the multilayer is cured at a second temperature. 제19항에 있어서, 상기 제1 및 제2 온도들 중 적어도 하나는 상기 제1 및 제2 화합물들 중 하나의 용융점보다 높은 유전체층.20. The dielectric layer of claim 19 wherein at least one of the first and second temperatures is higher than the melting point of one of the first and second compounds. 기판층, 및Substrate layer, and 상기 기판층 위의 유전체층A dielectric layer over the substrate layer 을 포함하는 장치로서,As a device comprising: 상기 유전체층은,The dielectric layer, 제1 액정 컴포넌트를 포함하는 제1 화합물로부터 캐스트된 제1 막을 포함하고, 상기 제1 막은 제1 방향으로 자기 또는 전자기장에서 배향되고 제1 온도에서 경화되는 장치.And a first film cast from a first compound comprising a first liquid crystal component, the first film being oriented in a magnetic or electromagnetic field in a first direction and cured at a first temperature. 제21항에 있어서, 상기 제1 막은,The method of claim 21, wherein the first film, 상기 화합물에 첨가된 적어도 하나의 첨가제를 포함하는 장치.At least one additive added to the compound. 제22항에 있어서, 상기 적어도 하나의 첨가제는, 촉매, 접착제, 접착 조촉매, 몰드 이형제, 내연제, 안정제, 및 착색제 중 하나를 포함하는 장치.The apparatus of claim 22, wherein the at least one additive comprises one of a catalyst, an adhesive, an adhesion promoter, a mold release agent, a flame retardant, a stabilizer, and a colorant. 제21항에 있어서, 상기 제1 막은 상기 제1 화합물에 첨가된 필러를 더 포함하는 장치.The device of claim 21, wherein the first membrane further comprises a filler added to the first compound. 제21항에 있어서, 상기 제1 막은 상기 기판층 위에 적층되는 장치.22. The apparatus of claim 21, wherein the first film is stacked over the substrate layer. 제21항에 있어서,The method of claim 21, 상기 제1 화합물은,The first compound, 로드형 액정 컴포넌트;A rod type liquid crystal component; 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민 중 하나인 엘리먼트; 및An element that is one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; And (CH2)n - n은 1 내지 20임 - (CH 2 ) n-n is 1 to 20- 을 포함하는 장치.Device comprising a. 제21항에 있어서, 상기 제1 화합물은,The method of claim 21, wherein the first compound, 로드형 액정 컴포넌트;A rod type liquid crystal component; 제1 및 제2 엘리먼트들 - 각각은 산소, 카르보닐, 카르복실, 옥시카르보닐, 및 아민 중 하나임 -; 및First and second elements, each being one of oxygen, carbonyl, carboxyl, oxycarbonyl, and amine; And (CH2)n - n은 2 내지 20임 - (CH 2 ) n-n is 2 to 20- 을 포함하는 장치.Device comprising a. 제21항에 있어서, 상기 유전체층은,The method of claim 21, wherein the dielectric layer, 제2 액정 컴포넌트를 포함하는 제2 화합물로부터 캐스트된 제2 막을 더 포함하고, 상기 제2 막은 제2 방향으로 상기 자기 또는 전자기장에서 배향되고, 상기 제2 막은 상기 제1 막과 결합되어 다층을 형성하는 장치.A second film cast from a second compound comprising a second liquid crystal component, the second film being oriented in the magnetic or electromagnetic field in a second direction, the second film being combined with the first film to form a multilayer Device. 제28항에 있어서, 상기 다층은 제2 온도에서 경화되는 장치.The apparatus of claim 28, wherein the multilayer is cured at a second temperature. 제29항에 있어서, 상기 제1 및 제2 온도들 중 적어도 하나는 상기 제1 및 제2 화합물들 중 하나의 용융점보다 높은 장치.30. The apparatus of claim 29, wherein at least one of the first and second temperatures is higher than the melting point of one of the first and second compounds.
KR1020067026999A 2004-06-25 2005-06-20 Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin KR100878069B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067026999A KR100878069B1 (en) 2004-06-25 2005-06-20 Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/876,508 2004-06-25
KR1020067026999A KR100878069B1 (en) 2004-06-25 2005-06-20 Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin

Publications (2)

Publication Number Publication Date
KR20070022105A KR20070022105A (en) 2007-02-23
KR100878069B1 true KR100878069B1 (en) 2009-01-13

Family

ID=43653905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026999A KR100878069B1 (en) 2004-06-25 2005-06-20 Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin

Country Status (1)

Country Link
KR (1) KR100878069B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031613A (en) * 2002-10-03 2004-04-13 인터내셔널 비지네스 머신즈 코포레이션 Multi-layered interconnect structure using liquid crystalline polymer dielectric
KR20040031603A (en) * 2002-10-03 2004-04-13 인터내셔널 비지네스 머신즈 코포레이션 Lamination of liquid crystal polymer dielectric films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031613A (en) * 2002-10-03 2004-04-13 인터내셔널 비지네스 머신즈 코포레이션 Multi-layered interconnect structure using liquid crystalline polymer dielectric
KR20040031603A (en) * 2002-10-03 2004-04-13 인터내셔널 비지네스 머신즈 코포레이션 Lamination of liquid crystal polymer dielectric films

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J Kivilahti et al, Proc. ECTC, vol. CONF. 52 (2002) pp955-961.

Also Published As

Publication number Publication date
KR20070022105A (en) 2007-02-23

Similar Documents

Publication Publication Date Title
US8901716B2 (en) Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin
JP5771987B2 (en) Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board
KR101439565B1 (en) Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board
JP4802246B2 (en) Semiconductor device
JP6956388B2 (en) Prepreg, metal-clad laminate and printed wiring board
US7683268B2 (en) Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
US20040126547A1 (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
JP5200405B2 (en) Multilayer wiring board and semiconductor package
WO2006078027A1 (en) Multilayer printed wiring board
CN101395708B (en) Semiconductor device
JP2012072405A (en) Polymer resin composition, and insulating film manufactured using the composition, and method for manufacturing the film
KR20170004882A (en) Semiconductor device and method for manufacturing same
KR102026705B1 (en) Fan-out package with reducing warpage and shielding emi
KR20140028973A (en) Prepreg, copper clad laminate, and printed circuit board
KR20210146233A (en) Resin composition
KR101409048B1 (en) Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
Sundaram et al. Next-generation microvia and global wiring technologies for SOP
KR100878069B1 (en) Dielectric film with low coefficient of thermal expansion ??? using liquid crystalline resin
JP6778889B2 (en) Prepreg, metal-clad laminate and printed wiring board
TW202245556A (en) resin composition
JP2018009065A (en) Epoxy resin composition, prepreg, metal-clad laminate and printed wiring board
JP6428069B2 (en) Manufacturing method of semiconductor device and temporarily fixed substrate
CN114141721A (en) Component carrier with low solvent fiber-free dielectric layer
JP2006086233A (en) Multilayer interconnection board and manufacturing method thereof
JP2024085325A (en) Resin composition layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee