KR100871694B1 - Program method and data read method of non-volatile memory device using six threshold voltage levels, and non-volatile memory device using the same - Google Patents
Program method and data read method of non-volatile memory device using six threshold voltage levels, and non-volatile memory device using the same Download PDFInfo
- Publication number
- KR100871694B1 KR100871694B1 KR1020070001627A KR20070001627A KR100871694B1 KR 100871694 B1 KR100871694 B1 KR 100871694B1 KR 1020070001627 A KR1020070001627 A KR 1020070001627A KR 20070001627 A KR20070001627 A KR 20070001627A KR 100871694 B1 KR100871694 B1 KR 100871694B1
- Authority
- KR
- South Korea
- Prior art keywords
- threshold voltage
- voltage level
- nonvolatile memory
- memory cell
- page data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
6개의 문턱전압레벨을 이용하는 불휘발성 메모리 장치의 프로그램 방법과 데이터 독출 방법, 및 상기 프로그램 방법과 데이터 독출 방법을 이용하는 불휘발성 메모리 장치가 개시된다. 본 발명에 따른 프로그램 방법은 순차적으로 높아지는 제1 내지 제6문턱전압레벨로 각각 프로그램될 수 있는 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀을 포함하는 불휘발성 메모리 장치를 프로그램하는 방법이다. 본 발명에 따른 프로그램 방법은 제1 및 제2 페이지 데이터 프로그램 단계, 제3 페이지 데이터 프로그램 단계, 제4 페이지 데이터 프로그램 단계 및 제5 페이지 데이터 프로그램 단계를 구비한다. 제1 및 제2 페이지 데이터 프로그램 단계는 제1 및 제2 페이지 데이터를 상기 제1불휘발성 메모리 셀 및 상기 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램한다. 제3 페이지 데이터 프로그램 단계는 상기 제1 및 제2 페이지 데이터에 따라, 제3 페이지 데이터를 상기 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. 제4 페이지 데이터 프로그램 단계는 상기 제3 페이지 데이터에 따라, 제4페이지 데이터를 상기 제1불휘발성 메모리 셀 또는 상기 제2불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램한다. 제5 페이지 데이터 프로그램 단계는 상기 제4 페이지 데이터에 따라, 제5페이지 데이터를 상기 제1불휘발성 메모리 셀 또는 상기 제2불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다.A program method and a data read method of a nonvolatile memory device using six threshold voltage levels, and a nonvolatile memory device using the program method and data read method are disclosed. The program method according to the present invention is a method of programming a nonvolatile memory device including a first nonvolatile memory cell and a second nonvolatile memory cell, each of which can be programmed to sequentially increase first to sixth threshold voltage levels. The program method according to the present invention comprises first and second page data program steps, third page data program steps, fourth page data program steps and fifth page data program steps. The first and second page data program steps program the first and second page data to the first threshold voltage level or the second threshold voltage level in the first nonvolatile memory cell and the second nonvolatile memory cell. The third page data program step programs third page data into the first nonvolatile memory cell at a third threshold voltage level or a fourth threshold voltage level according to the first and second page data. In the fourth page data program step, the fourth page data is programmed to the fifth threshold voltage level or the sixth threshold voltage level in the first nonvolatile memory cell or the second nonvolatile memory cell according to the third page data. . In the fifth page data program step, the fifth page data is programmed into the first nonvolatile memory cell or the second nonvolatile memory cell at a third threshold voltage level or a fourth threshold voltage level according to the fourth page data. .
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1(a) 및 도 1(b)는 본 발명에 따른 불휘발성 메모리 장치를 나타내는 도면이다. 1 (a) and 1 (b) are diagrams illustrating a nonvolatile memory device according to the present invention.
도 1(c)는 본 발명에 따른 불휘발성 메모리 셀이 6개의 문턱전압레벨을 가지는 모습을 나타내는 도면이다.FIG. 1C is a diagram illustrating a nonvolatile memory cell having six threshold voltage levels according to the present invention.
도 2는 본 발명의 제1실시예에 따른 프로그램 방법을 나타내는 순서도이다. 2 is a flowchart showing a program method according to the first embodiment of the present invention.
도 3은 본 발명의 제1실시예에 따른 프로그램 방법을 설명하는 도면이다.3 is a diagram illustrating a program method according to a first embodiment of the present invention.
도 4는 제1 및 제2 페이지 데이터가 "11"인 경우의 프로그램 과정을 설명하는 도면이다. 4 is a diagram for describing a program process when the first and second page data are "11".
도 5는 제1 및 제2 페이지 데이터가 "10"인 경우의 프로그램 과정을 설명하는 도면이다. 5 is a diagram for describing a program process when the first and second page data are "10".
도 6은 제1 및 제2 페이지 데이터가 "01"인 경우의 프로그램 과정을 설명하는 도면이다. FIG. 6 is a diagram illustrating a program process when the first and second page data are "01".
도 7은 제1 및 제2 페이지 데이터가 "00"인 경우의 프로그램 과정을 설명하는 도면이다. FIG. 7 is a diagram illustrating a program process when the first and second page data are "00".
도 8은 본 발명의 제1실시예에 따른 프로그램 방법이 수행된 이후에, 불휘발성 메모리 셀들의 프로그램 상태를 나타내는 도면이다.8 is a diagram illustrating a program state of nonvolatile memory cells after the program method according to the first embodiment of the present invention is performed.
도 9는 본 발명의 제1실시예에 따른 데이터 독출 방법을 설명하는 도면이다.9 is a view for explaining a data reading method according to the first embodiment of the present invention.
도 10은 본 발명의 제2실시예에 따른 프로그램 방법을 설명하는 도면이다.10 is a view for explaining a program method according to a second embodiment of the present invention.
도 11은 도 10의 제1 내지 제3 페이지 데이터를 프로그램하는 제1프로그램 단계의 예시를 나타내는 도면이다.FIG. 11 is a diagram illustrating an example of a first program step of programming the first to third page data of FIG. 10.
도 12는 도 10의 제4 및 제5 페이지 데이터를 프로그램하는 제2프로그램 단계를 설명하는 도면이다.FIG. 12 is a diagram illustrating a second program step of programming the fourth and fifth page data of FIG. 10.
도 13은 본 발명의 제3실시예에 따른 프로그램 방법에서 제1 내지 제3 페이지 데이터를 프로그램하는 제1프로그램 단계의 예시를 나타내는 도면이다.FIG. 13 is a diagram illustrating an example of a first program step of programming first to third page data in a program method according to a third embodiment of the present invention.
도 14는 본 발명의 제3실시예에 따른 프로그램 방법에서 제4 및 제5 페이지 데이터를 프로그램하는 제2프로그램 단계의 예시를 나타내는 도면이다.14 is a diagram illustrating an example of a second program step of programming fourth and fifth page data in the program method according to the third embodiment of the present invention.
본 발명은 불휘발성 메모리 장치의 프로그램 방법과 데이터 독출 방법에 관 한 것으로써, 특히 6개의 문턱전압레벨을 이용하는 불휘발성 메모리 장치의 프로그램 방법과 데이터 독출 방법에 관한 것이다.The present invention relates to a program method and a data read method of a nonvolatile memory device, and more particularly, to a program method and a data read method of a nonvolatile memory device using six threshold voltage levels.
일반적인 불휘발성 메모리 장치는 2비트 이상의 데이터를 저장하기 위하여, 4개의 문턱전압레벨을 가지는 4-레벨 불휘발성 메모리 셀 또는 8개의 문턱전압레벨을 가지는 8-레벨 불휘발성 메모리 셀을 포함한다. 4-레벨 불휘발성 메모리 셀은 4개의 문턱전압레벨을 이용하여 프로그램하기 때문에, 하나의 4-레벨 불휘발성 메모리 셀은 2비트의 데이터를 저장할 수 있다. 또한, 8-레벨 불휘발성 메모리 셀은 8개의 문턱전압레벨을 이용하여 프로그램하기 때문에, 하나의 8-레벨 불휘발성 메모리 셀은 3비트의 데이터를 저장할 수 있다.A general nonvolatile memory device includes a four-level nonvolatile memory cell having four threshold voltage levels or an eight-level nonvolatile memory cell having eight threshold voltage levels in order to store two bits or more of data. Since a four-level nonvolatile memory cell is programmed using four threshold voltage levels, one four-level nonvolatile memory cell can store two bits of data. In addition, since an eight-level nonvolatile memory cell is programmed using eight threshold voltage levels, one eight-level nonvolatile memory cell can store three bits of data.
경우에 따라서, 2의 지수배 비트이외의 데이터를 저장할 필요가 있다. 그러나, 4-레벨 불휘발성 메모리 셀을 이용하여 2의 지수배 이외의 비트의 데이터를 저장하면, 불휘발성 메모리 장치의 집적도가 낮아지는 문제가 생긴다. 또한, 8-레벨 불휘발성 메모리 셀은 많은 개수의 문턱전압레벨을 이용하기 때문에, 문턱전압레벨 사이의 마진이 줄어든다. 그러므로, 8-레벨 불휘발성 메모리 셀을 이용하여 2의 지수배 이외의 비트의 데이터를 저장하면, 불휘발성 메모리 장치의 신뢰도가 낮아지는 문제가 생긴다. In some cases, it is necessary to store data other than the exponent bit of two. However, storing data of bits other than an exponential multiple of two using a four-level nonvolatile memory cell causes a problem that the degree of integration of the nonvolatile memory device is lowered. In addition, since eight-level nonvolatile memory cells use a large number of threshold voltage levels, the margin between threshold voltage levels is reduced. Therefore, storing data of bits other than an exponential multiple of 2 using an 8-level nonvolatile memory cell causes a problem of low reliability of the nonvolatile memory device.
따라서, 2의 지수배 이외의 비트의 데이터를 저장할 수 있는 불휘발성 메모리 장치의 필요성이 대두된다.Therefore, there is a need for a nonvolatile memory device capable of storing bits of data other than an exponential multiple of two.
본 발명이 이루고자 하는 기술적 과제는 6개의 문턱전압레벨을 이용하는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 데 있다.An object of the present invention is to provide a program method of a nonvolatile memory device using six threshold voltage levels.
본 발명이 이루고자 하는 다른 기술적 과제는 6개의 문턱전압레벨을 이용하는 불휘발성 메모리 장치의 데이터 독출 방법을 제공하는 데 있다.Another object of the present invention is to provide a data reading method of a nonvolatile memory device using six threshold voltage levels.
본 발명이 이루고자 하는 또 다른 기술적 과제는 6개의 문턱전압레벨을 각각 가지는 복수개의 불휘발성 메모리 셀들을 구비하는 불휘발성 메모리 장치를 제공하는 데 있다.Another object of the present invention is to provide a nonvolatile memory device having a plurality of nonvolatile memory cells each having six threshold voltage levels.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 프로그램 방법은 순차적으로 높아지는 제1 내지 제6문턱전압레벨로 각각 프로그램될 수 있는 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀을 포함하는 불휘발성 메모리 장치를 프로그램하는 방법이다. 본 발명에 따른 프로그램 방법은 제1 및 제2 페이지 데이터 프로그램 단계, 제3 페이지 데이터 프로그램 단계, 제4 페이지 데이터 프로그램 단계 및 제5 페이지 데이터 프로그램 단계를 구비한다.A program method according to the present invention for achieving the above technical problem is a nonvolatile memory including a first nonvolatile memory cell and a second nonvolatile memory cell that can be programmed to sequentially increasing first to sixth threshold voltage level, respectively. How to program the device. The program method according to the present invention comprises first and second page data program steps, third page data program steps, fourth page data program steps and fifth page data program steps.
제1 및 제2 페이지 데이터 프로그램 단계는 제1 및 제2 페이지 데이터를 상기 제1불휘발성 메모리 셀 및 상기 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램한다. 제3 페이지 데이터 프로그램 단계는 상기 제1 및 제2 페이지 데이터에 따라, 제3 페이지 데이터를 상기 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. 제4 페이지 데이터 프로그램 단계는 상기 제3 페이지 데이터에 따라, 제4페이지 데이터를 상기 제1불휘발성 메모리 셀 또는 상기 제2불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레 벨로 프로그램한다. 제5 페이지 데이터 프로그램 단계는 상기 제4 페이지 데이터에 따라, 제5페이지 데이터를 상기 제1불휘발성 메모리 셀 또는 상기 제2불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다.The first and second page data program steps program the first and second page data to the first threshold voltage level or the second threshold voltage level in the first nonvolatile memory cell and the second nonvolatile memory cell. The third page data program step programs third page data into the first nonvolatile memory cell at a third threshold voltage level or a fourth threshold voltage level according to the first and second page data. In the fourth page data program step, the fourth page data is programmed into the first nonvolatile memory cell or the second nonvolatile memory cell at the fifth threshold voltage level or the sixth threshold voltage level according to the third page data. . In the fifth page data program step, the fifth page data is programmed into the first nonvolatile memory cell or the second nonvolatile memory cell at a third threshold voltage level or a fourth threshold voltage level according to the fourth page data. .
본 발명의 다른 면에 따른 프로그램 방법은 제1프로그램 단계 및 제2프로그램 단계를 구비한다. 제1프로그램 단계는 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀에 제1 및 제2페이지 데이터를 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램한다. 제2프로그램 단계는, 이전 페이지 데이터가 프로그램된 문턱전압레벨에 따라, 제3 내지 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제3문턱전압레벨 내지 제6문턱전압레벨 중의 하나로 프로그램한다.A program method according to another aspect of the present invention includes a first program step and a second program step. The first program step programs the first and second page data to the first threshold voltage level or the second threshold voltage level in the first nonvolatile memory cell and the second nonvolatile memory cell. The second program step may include the third through fifth page data in the first nonvolatile memory cell or the second nonvolatile memory cell according to the threshold voltage level at which the previous page data is programmed. Program to one of the levels.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 독출 방법은 제1 및 제2 페이지 데이터 독출 단계, 제3 페이지 데이터 독출 단계, 제4 페이지 데이터 독출 단계 및 제5 페이지 데이터 독출 단계를 구비한다. 제1 및 제2 페이지 데이터 독출 단계는 제1문턱전압레벨과 제2문턱전압레벨 사이의 제1독출문턱전압, 제3문턱전압레벨과 제4문턱전압레벨 사이의 제3독출문턱전압 및 제5문턱전압레벨과 제6문턱전압레벨 사이의 제5독출문턱전압을 이용하여, 제1 및 제2 페이지 데이터를 독출한다. 제3 페이지 데이터 독출 단계는 제2문턱전압레벨과 제3문턱전압레벨 사이의 제2독출문턱전압을 이용하여, 제3 페이지 데이터를 독출한다. 제4 페이지 데이터 독출 단계는 제4문턱전압레벨과 제5문턱전압레벨 사이의 제4독출문턱전압을 이용하여, 제4 페이지 데이터를 독출한다. 제5 페이지 데이터 독출 단계는 상기 제2독출문턱전압 및 상기 제4독출문턱전압을 이용하여, 제3 페이지 데이터를 독출한 다.According to another aspect of the present invention, there is provided a data reading method including a first and second page data reading step, a third page data reading step, a fourth page data reading step, and a fifth page data reading step. The first and second page data reading steps may include a first read threshold voltage between the first and second threshold voltage levels, a third read threshold voltage between the third and fourth threshold voltage levels, and a fifth read voltage. The first and second page data are read using the fifth read threshold voltage between the threshold voltage level and the sixth threshold voltage level. The third page data read step reads the third page data by using the second read threshold voltage between the second threshold voltage level and the third threshold voltage level. The fourth page data read step reads fourth page data using a fourth read threshold voltage between the fourth threshold voltage level and the fifth threshold voltage level. In the fifth page data reading step, third page data is read using the second read threshold voltage and the fourth read threshold voltage.
상기 다른 기술적 과제를 달성하고자 하는 본 발명에 따른 불휘발성 메모리 장치는 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀을 구비한다. 제1불휘발성 메모리 셀은 순차적으로 높아지는 제1 내지 제6문턱전압레벨로 프로그램될 수 있다. 제2불휘발성 메모리 셀은 상기 제1 내지 제6문턱전압레벨로 프로그램될 수 있다.In accordance with another aspect of the present invention, a nonvolatile memory device includes a first nonvolatile memory cell and a second nonvolatile memory cell. The first nonvolatile memory cell may be programmed to a first to sixth threshold voltage level that is sequentially increased. The second nonvolatile memory cell may be programmed to the first to sixth threshold voltage levels.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
이하에서는 본 발명에 따른 불휘발성 메모리 셀이 6개의 문턱전압레벨을 가지는 것으로 가정하고 설명하였다. 그러나, 본 발명에 따른 불휘발성 메모리 셀이 가지는 문턱전압레벨의 개수는 그에 한정되지 않는다. 예를 들어, 본 발명에 따른 불휘발성 메모리 셀은 12개의 문턱전압레벨을 가질 수 있다.In the following description, it is assumed that the nonvolatile memory cell according to the present invention has six threshold voltage levels. However, the number of threshold voltage levels of the nonvolatile memory cell according to the present invention is not limited thereto. For example, a nonvolatile memory cell according to the present invention may have 12 threshold voltage levels.
도 1(a) 및 도 1(b)는 본 발명에 따른 불휘발성 메모리 장치를 나타내는 도면이다. 1 (a) and 1 (b) are diagrams illustrating a nonvolatile memory device according to the present invention.
도 1(c)는 본 발명에 따른 불휘발성 메모리 셀이 6개의 문턱전압레벨을 가지는 모습을 나타내는 도면이다.FIG. 1C is a diagram illustrating a nonvolatile memory cell having six threshold voltage levels according to the present invention.
도 1(c)를 참조하면, 본 발명에 따른 불휘발성 메모리 장치(100A, 100B)에 포함되는 제1 및 제2불휘발성 메모리 셀들(CELL1, CELL2)은, 순차적으로 높아지는 제1 내지 제6문턱전압레벨 중의 하나로로 프로그램될 수 있다. 구체적으로, 제6문턱전압레벨이 가장 높은 전압레벨을 가지고, 제1문턱전압레벨이 가장 낮은 전압레벨을 가진다. 본 발명에 따른 불휘발성 메모리 장치(100A, 100B)는, 6개의 문턱전압레벨을 각각 가지는 2개의 불휘발성 메모리 셀들(CELL1, CELL2)을 이용하여, 5페이지 데이터(5비트 데이터)를 프로그램할 수 있다.Referring to FIG. 1C, first and sixth thresholds of the first and second nonvolatile memory cells CELL1 and CELL2 included in the
제1 및 제2불휘발성 메모리 셀들(CELL1, CELL2)은 동일한 워드라인에 연결될 수 있고, 동일한 비트라인에 연결될 수도 있다. 도 1(a)에는 제1 및 제2불휘발성 메모리 셀들(CELL1, CELL2)이 동일한 워드라인에 연결되는 모습이 도시되어 있다. 도 1(b에는 제1 및 제2불휘발성 메모리 셀들(CELL1, CELL2)이 동일한 비트라인에 연결되는 모습이 도시되어 있다. The first and second nonvolatile memory cells CELL1 and CELL2 may be connected to the same word line or may be connected to the same bit line. In FIG. 1A, the first and second nonvolatile memory cells CELL1 and CELL2 are connected to the same word line. In FIG. 1B, the first and second nonvolatile memory cells CELL1 and CELL2 are connected to the same bit line.
도 2는 본 발명의 제1실시예에 따른 프로그램 방법을 나타내는 순서도이다. 2 is a flowchart showing a program method according to the first embodiment of the present invention.
도 2를 참조하면, 본 발명에 따른 프로그램 방법(200)은 제1 및 제2 페이지 데이터 프로그램 단계(S210), 제3 페이지 데이터 프로그램 단계(S230), 제4 페이지 데이터 프로그램 단계(S240) 및 제5 페이지 데이터 프로그램 단계(S250)를 구비한다. Referring to FIG. 2, the
제1 및 제2 페이지 데이터 프로그램 단계(S210)는 제1 및 제2 페이지 데이터를 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램한다. 제3 페이지 데이터 프로그램 단계(S230)는 제1 및 제2 페이지 데이터에 따라, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. 제4 페이지 데이터 프로그램 단계(S240)는 제3 페이지 데이터에 따라, 제4페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램한다. 제5 페이지 데이터 프로그램 단계(S250)는 제4 페이지 데이터에 따라, 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. The first and second page data program step S210 may program the first and second page data to the first threshold voltage level or the second threshold voltage level in the first nonvolatile memory cell and the second nonvolatile memory cell. In the third page data program step S230, the third page data is programmed into the first nonvolatile memory cell at the third threshold voltage level or the fourth threshold voltage level according to the first and second page data. In the fourth page data program step S240, the fourth page data is programmed to the fifth threshold voltage level or the sixth threshold voltage level in the first nonvolatile memory cell or the second nonvolatile memory cell according to the third page data. . The fifth page data program step S250 programs the fifth page data to the third threshold voltage level or the fourth threshold voltage level according to the fourth page data in the first nonvolatile memory cell or the second nonvolatile memory cell. .
제3 페이지 데이터 프로그램 단계(S230)는, 제1불휘발성 메모리 셀이 가지는 문턱전압레벨에 따라, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 제4 페이지 데이터 프로그램 단계(S240)는, 제1불휘발성 메모리 셀이 가지는 문턱전압레벨에 따라, 제4페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램할 수 있다. 제5 페이지 데이터 프로그램 단계(S250)는, 제2불휘발성 메모리 셀이 가지는 문턱전압레벨에 따라, 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다.In the third page data program step S230, according to the threshold voltage level of the first nonvolatile memory cell, the third page data is programmed to the third threshold voltage level or the fourth threshold voltage level in the first nonvolatile memory cell. can do. In the fourth page data program step S240, the fourth page data is stored in the first nonvolatile memory cell or the second nonvolatile memory cell according to the threshold voltage level of the first nonvolatile memory cell. Programmable to the sixth threshold voltage level. According to the fifth page data program step S250, the fifth page data may be transferred to the first nonvolatile memory cell or the second nonvolatile memory cell according to the threshold voltage level of the second nonvolatile memory cell. Can be programmed to the fourth threshold voltage level.
도 3은 본 발명의 제1실시예에 따른 프로그램 방법을 설명하는 도면이다. 도 3은 하나의 불휘발성 메모리 셀(도 2의 CELL1 또는 CELL2)에 프로그램하는 모습을 나타낸다.3 is a diagram illustrating a program method according to a first embodiment of the present invention. FIG. 3 shows a program in one nonvolatile memory cell (CELL1 or CELL2 of FIG. 2).
도 3(a)를 참조하면, 제1 및 제2 페이지 데이터 프로그램 단계(S210)는, 제1 및 제2 페이지 데이터를 제1문턱전압레벨과 제2문턱전압레벨로 프로그램한다. 여기에서, 하나의 불휘발성 메모리 셀이 2개의 문턱전압레벨을 가지므로, 2개의 불휘발성 메모리 셀은 4개의 문턱전압레벨 조합을 가진다. 그에 따라, 제1불휘발성 메모리 셀과 제2불휘발성 메모리 셀을 함께 프로그래밍에 이용하면, 2개의 불휘발성 메모리 셀에 제1 및 제2 페이지 데이터를 기입할 수 있다.Referring to FIG. 3A, the first and second page data program steps S210 program the first and second page data to a first threshold voltage level and a second threshold voltage level. Here, since one nonvolatile memory cell has two threshold voltage levels, two nonvolatile memory cells have a combination of four threshold voltage levels. Accordingly, when the first nonvolatile memory cell and the second nonvolatile memory cell are used together for programming, the first and second page data can be written in the two nonvolatile memory cells.
도 3(b)를 참조하면, 제3 페이지 데이터 프로그램 단계(S230)는, 제3 페이지 데이터를 제1불휘발성 메모리 셀에, 제1문턱전압레벨과 제3문턱전압레벨 또는 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다. 예를 들어, 제3 페이지 데이터의 논리 레벨이 0인 경우, 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 또한, 제3 페이지 데이터의 논리 레벨이 1인 경우, 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램할 수 있다. Referring to FIG. 3B, in the third page data program step S230, the third page data is stored in the first nonvolatile memory cell, and the first threshold voltage level, the third threshold voltage level, or the second threshold voltage level. And the fourth threshold voltage level. For example, when the logic level of the third page data is 0, the third threshold voltage level or the fourth threshold voltage level may be programmed. In addition, when the logic level of the third page data is 1, it may be programmed to the first threshold voltage level or the second threshold voltage level.
좀 더 설명하면, 제3 페이지 데이터 프로그램 단계(S230)는 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨과 제3문턱전압레벨로 프로그램할 수 있다. 또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2문턱전압레벨인 경우, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다. 그리고, 제3 페이지 데이터가 "0"인 경우, 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 또한, 제3 페이지 데이터가 "1"인 경우, 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램할 수 있다. 예를 들어, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨이고 제3 페이지 데이터가 "0"인 경우, 제1불휘발성 메모리 셀에 제3문턱전압레벨로 프로그램한다.In more detail, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level, the third page data program step S230 may include the third page data in the first nonvolatile memory cell. The threshold voltage level and the third threshold voltage level can be programmed. In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the second threshold voltage level, the third page data may be programmed to the second threshold voltage level and the fourth threshold voltage level in the first nonvolatile memory cell. have. When the third page data is “0”, the third nonvolatile memory cell may be programmed to a third threshold voltage level or a fourth threshold voltage level. In addition, when the third page data is "1", the first nonvolatile memory cell may be programmed to the first threshold voltage level or the second threshold voltage level. For example, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level and the third page data is "0", the third nonvolatile memory cell is programmed to the third threshold voltage level.
도 3(c)를 참조하면, 제4 페이지 데이터 프로그램 단계(S240)는, 제4 페이지 데이터를 제1불휘발성 메모리 셀에, 제3문턱전압레벨과 제5문턱전압레벨 또는 제4문턱전압레벨과 제6문턱전압레벨로 프로그램할 수 있다. 또는 제4 페이지 데이터를 제2불휘발성 메모리 셀에, 제1문턱전압레벨과 제5문턱전압레벨 또는 제2문턱전압레벨과 제6문턱전압레벨로 프로그램할 수 있다. 예를 들어, 제4 페이지 데이터의 논리 레벨이 0인 경우, 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램할 수 있다. Referring to FIG. 3C, in the fourth page data program step S240, the fourth page data is stored in the first nonvolatile memory cell, and the third threshold voltage level and the fifth threshold voltage level or the fourth threshold voltage level. And the sixth threshold voltage level. Alternatively, the fourth page data may be programmed into the second nonvolatile memory cell at the first threshold voltage level and the fifth threshold voltage level, or the second threshold voltage level and the sixth threshold voltage level. For example, when the logic level of the fourth page data is zero, the fourth page data may be programmed to the fifth threshold voltage level or the sixth threshold voltage level.
좀 더 설명하면, 제4 페이지 데이터 프로그램 단계(S240)는, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제3문턱전압레벨인 경우, 제4 페이지 데이터를 제1불휘발성 메모리 셀에 제3문턱전압레벨과 제5문턱전압레벨로 프로그램하고, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제4문턱전압레벨인 경우, 제4 페이지 데이터를 상기 제1불휘발성 메모리 셀에 제4문턱전압레벨과 제6문턱전압레벨로 프로그램할 수 있다. 또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제4 페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨과 제5문턱전압레벨로 프로그램하고, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2문턱전압레벨인 경우, 제4 페이지 데이터를 제2불휘발성 메모리 셀에 제2문턱전압레벨과 제6문턱전압레벨로 프로그램할 수 있다. More specifically, in the fourth page data program step S240, when the threshold voltage level programmed in the first nonvolatile memory cell is the third threshold voltage level, the fourth page data program step (S240) may include the fourth page data in the first nonvolatile memory cell. When the third threshold voltage level and the fifth threshold voltage level are programmed, and the threshold voltage level programmed in the first nonvolatile memory cell is the fourth threshold voltage level, fourth page data is transferred to the first nonvolatile memory cell. The threshold voltage level and the sixth threshold voltage level can be programmed. Further, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level, the fourth page data is programmed into the first threshold voltage level and the fifth threshold voltage level in the second nonvolatile memory cell. When the threshold voltage level programmed in the first nonvolatile memory cell is the second threshold voltage level, the fourth page data may be programmed into the second threshold voltage level and the sixth threshold voltage level in the second nonvolatile memory cell.
제4 페이지 데이터 프로그램 단계(S240)는, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제3문턱전압레벨 또는 제4문턱전압레벨이고, 제4 페이지 데이터가 "0"인 경우, 제1불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램할 수 있다. 또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제3문턱전압레벨 또는 제4문턱전압레벨이고, 제4 페이지 데이터가 "1"인 경우, 상기 제1불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨 또는 제2문턱전압레벨이고, 제4 페이지 데이터가 "0"인 경우, 제1불휘발성 메모리 셀에 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램할 수 있다. 또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨 또는 제2문턱전압레벨이고, 제4 페이지 데이터가 "1"인 경우, 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램할 수 있다.In the fourth page data program step S240, when the threshold voltage level programmed in the first nonvolatile memory cell is the third threshold voltage level or the fourth threshold voltage level, and the fourth page data is “0”, the first page data program step S240 is performed. The nonvolatile memory cell may be programmed to a fifth threshold voltage level or a sixth threshold voltage level. In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the third threshold voltage level or the fourth threshold voltage level, and the fourth page data is "1", a third threshold is applied to the first nonvolatile memory cell. It can be programmed to the voltage level or the fourth threshold voltage level. In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level or the second threshold voltage level, and the fourth page data is "0", the fifth threshold voltage is applied to the first nonvolatile memory cell. Level or the sixth threshold voltage level. In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level or the second threshold voltage level, and the fourth page data is "1", the first threshold voltage is applied to the first nonvolatile memory cell. It can be programmed to the level or the second threshold voltage level.
도 2와 도 3(b)를 참조하면, 제5 페이지 데이터 프로그램 단계(S250)는, 제5 페이지 데이터를 제1불휘발성 메모리 셀에, 제1문턱전압레벨과 제3문턱전압레벨 또는 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다. 또는 제5 페이지 데이터를 상기 제2불휘발성 메모리 셀에, 제1문턱전압레벨과 제3문턱전압레벨 또는 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다. 예를 들어, 제5 페이지 데이터의 논리 레벨이 0인 경우, 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 2 and 3B, the fifth page data program step S250 may include the fifth page data in the first nonvolatile memory cell, the first threshold voltage level, the third threshold voltage level, or the second. The threshold voltage level and the fourth threshold voltage level can be programmed. Alternatively, fifth page data may be programmed into the second nonvolatile memory cell at a first threshold voltage level and a third threshold voltage level or at a second threshold voltage level and a fourth threshold voltage level. For example, when the logic level of the fifth page data is 0, the third threshold voltage level or the fourth threshold voltage level may be programmed.
제5 페이지 데이터 프로그램 단계(S250)는, 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제5문턱전압레벨인 경우, 제5 페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨과 제3문턱전압레벨로 프로그램하고, 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제6문턱전압레벨인 경우, 제5 페이지 데이터를 제1불휘발성 메모리 셀에 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다. 또한, 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제5 페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨과 제3문턱전압레벨로 프로그램하고, 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2문턱전압레벨인 경우, 제5 페이지 데이터를 제2불휘발성 메모리 셀에 제2문턱전압레벨과 제4문턱전압레벨로 프로그램할 수 있다.When the threshold voltage level programmed in the second nonvolatile memory cell is the fifth threshold voltage level, the fifth page data program step S250 may include the fifth page data in the first nonvolatile memory cell and the first threshold voltage level. When the third threshold voltage level is programmed and the threshold voltage level programmed in the second nonvolatile memory cell is the sixth threshold voltage level, the fifth threshold data and the fourth threshold data are stored in the first nonvolatile memory cell. Programmable to threshold voltage level. Further, when the threshold voltage level programmed in the second nonvolatile memory cell is the first threshold voltage level, the fifth page data is programmed into the first threshold voltage level and the third threshold voltage level in the second nonvolatile memory cell. When the threshold voltage level programmed in the second nonvolatile memory cell is the second threshold voltage level, the fifth page data may be programmed to the second threshold voltage level and the fourth threshold voltage level in the second nonvolatile memory cell.
제5 페이지 데이터 프로그램 단계(S250)는, 제5 페이지 데이터가 "0"인 경우, 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램할 수 있다. 또한, 제5 페이지 데이터가 "1"인 경우, 상기 제1불휘발성 메모리 셀에 또는 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램할 수 있다.In the fifth page data program step S250, when the fifth page data is “0”, the fifth page data program step S250 may be programmed to the third threshold voltage level or the fourth threshold voltage level in the first nonvolatile memory cell or the second nonvolatile memory cell. Can be. In addition, when the fifth page data is “1”, the first page voltage may be programmed to the first threshold voltage level or the second threshold voltage level in the first nonvolatile memory cell or the second nonvolatile memory cell.
도 4는 제1 및 제2 페이지 데이터가 "11"인 경우의 프로그램 과정을 설명하는 도면이다. 4 is a diagram for describing a program process when the first and second page data are "11".
도 4를 참조하면, 제1 및 제2 페이지 데이터 프로그램 단계(S210)는, "11"인 제1 및 제2페이지 데이터를, 제1불휘발성 메모리 셀과 제2불휘발성 메모리셀에 제1문턱전압레벨로 프로그램한다. 제3 페이지 데이터 프로그램 단계(S230)는, 제3페이지 데이터가 "0"이면 제1불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램하고, 제3페이지 데이터가 "1"이면 제1불휘발성 메모리 셀을 제1문턱전압레벨로 프로그램 한다. 제4 페이지 데이터 프로그램 단계(S240)는, 제3페이지 데이터가 "1"이고 제4페이지 데이터가 "0"이면, 제2불휘발성 메모리 셀을 제5문턱전압레벨로 프로그램한다. 또한, 제3페이지 데이터가 "0"이고 제4페이지 데이터가 "0"이면, 제1불휘발성 메모리 셀을 제5문턱전압레벨로 프로그램한다. Referring to FIG. 4, in a first and second page data program step S210, first and second page data having a value of “11” are stored in a first threshold on a first nonvolatile memory cell and a second nonvolatile memory cell. Program to voltage level. The third page data program step S230 may program the first nonvolatile memory cell to the third threshold voltage level if the third page data is "0", and if the third page data is "1", the first nonvolatile memory. Program the cell to the first threshold voltage level. In the fourth page data program step S240, when the third page data is "1" and the fourth page data is "0", the second nonvolatile memory cell is programmed to the fifth threshold voltage level. In addition, when the third page data is "0" and the fourth page data is "0", the first nonvolatile memory cell is programmed to the fifth threshold voltage level.
제5 페이지 데이터 프로그램 단계(S250)는, 제3페이지 데이터가 "1"이고 제4페이지 데이터가 "1"이고 제5페이지 데이터가 "0"이면, 제2불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램한다. 또한, 제3페이지 데이터가 "1"이고 제4페이지 데이터가 "0"이고 제5페이지 데이터가 "0"이면, 제1불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램한다. 또한, 제3페이지 데이터가 "0"이고 제4페이지 데이터가 "1"이고 제5페이지 데이터가 "0"이면, 제2불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램한다. 또한, 제3페이지 데이터가 "0"이고 제4페이지 데이터가 "0"이고 제5페이지 데이터가 "0"이면, 제1불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램한다. In a fifth page data program step S250, when the third page data is "1", the fourth page data is "1", and the fifth page data is "0", the fifth nonvolatile memory cell may be charged with a third threshold voltage. Program to the level. In addition, when the third page data is "1", the fourth page data is "0", and the fifth page data is "0", the first nonvolatile memory cell is programmed to the third threshold voltage level. In addition, when the third page data is "0", the fourth page data is "1", and the fifth page data is "0", the second nonvolatile memory cell is programmed to the third threshold voltage level. In addition, when the third page data is "0", the fourth page data is "0", and the fifth page data is "0", the first nonvolatile memory cell is programmed to the third threshold voltage level.
도 5는 제1 및 제2 페이지 데이터가 "10"인 경우의 프로그램 과정을 설명하는 도면이다. 5 is a diagram for describing a program process when the first and second page data are "10".
도 6은 제1 및 제2 페이지 데이터가 "01"인 경우의 프로그램 과정을 설명하는 도면이다. FIG. 6 is a diagram illustrating a program process when the first and second page data are "01".
도 7은 제1 및 제2 페이지 데이터가 "00"인 경우의 프로그램 과정을 설명하는 도면이다. FIG. 7 is a diagram illustrating a program process when the first and second page data are "00".
도 5 내지 도 7의 프로그램 과정은 도 4의 프로그램 과정에 대응되므로, 그 에 대한 자세한 설명은 생략된다.Since the program process of FIGS. 5 to 7 corresponds to the program process of FIG. 4, a detailed description thereof will be omitted.
도 8은 본 발명의 제1실시예에 따른 프로그램 방법이 수행된 이후에, 불휘발성 메모리 셀들의 프로그램 상태를 나타내는 도면이다.8 is a diagram illustrating a program state of nonvolatile memory cells after the program method according to the first embodiment of the present invention is performed.
도 8에는, 6개의 문턱전압레벨을 각각 가지는 2개의 불휘발성 메모리 셀에, 5비트의 데이터("00000"부터 "11111"까지)가 프로그램된 모습이 도시되어 있다.In FIG. 8, five bits of data ("00000" through "11111") are programmed in two nonvolatile memory cells each having six threshold voltage levels.
도 9는 본 발명의 제1실시예에 따른 데이터 독출 방법을 설명하는 도면이다.9 is a view for explaining a data reading method according to the first embodiment of the present invention.
도 9를 참조하면, 본 발명에 따른 데이터 독출 방법은 제1 및 제2 페이지 데이터 독출 단계, 제3 페이지 데이터 독출 단계, 제4 페이지 데이터 독출 단계 및 제5 페이지 데이터 독출 단계를 구비한다. 9, a data reading method according to the present invention includes a first and second page data reading step, a third page data reading step, a fourth page data reading step and a fifth page data reading step.
제1 및 제2 페이지 데이터 독출 단계는 제1문턱전압레벨과 제2문턱전압레벨 사이의 제1독출문턱전압, 제3문턱전압레벨과 제4문턱전압레벨 사이의 제3독출문턱전압 및 제5문턱전압레벨과 제6문턱전압레벨 사이의 제5독출문턱전압을 이용하여, 제1 및 제2 페이지 데이터를 독출한다. 제3 페이지 데이터 독출 단계는 제2문턱전압레벨과 제3문턱전압레벨 사이의 제2독출문턱전압을 이용하여, 제3 페이지 데이터를 독출한다. 제4 페이지 데이터 독출 단계는 제4문턱전압레벨과 제5문턱전압레벨 사이의 제4독출문턱전압을 이용하여, 제4 페이지 데이터를 독출한다. 제5 페이지 데이터 독출 단계는 제2독출문턱전압 및 제4독출문턱전압을 이용하여, 제3 페이지 데이터를 독출한다.The first and second page data reading steps may include a first read threshold voltage between the first and second threshold voltage levels, a third read threshold voltage between the third and fourth threshold voltage levels, and a fifth read voltage. The first and second page data are read using the fifth read threshold voltage between the threshold voltage level and the sixth threshold voltage level. The third page data read step reads the third page data by using the second read threshold voltage between the second threshold voltage level and the third threshold voltage level. The fourth page data read step reads fourth page data using a fourth read threshold voltage between the fourth threshold voltage level and the fifth threshold voltage level. In the fifth page data reading step, the third page data is read using the second read threshold voltage and the fourth read threshold voltage.
도 10은 본 발명의 제2실시예에 따른 프로그램 방법을 설명하는 도면이다.10 is a view for explaining a program method according to a second embodiment of the present invention.
삭제delete
본 발명의 제2실시예에 따른 프로그램 방법은 제1 내지 제3페이지 데이터가 기입되는 제1프로그램 단계와 제4 및 제5페이지 데이터가 기입되는 제2프로그램 단계를 구비한다. 도 10을 참조하면, 제1프로그램 단계는 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀에 제1 내지 제3페이지 데이터를 프로그램 하는 단계이다. 제1프로그램 단계는, 제1문턱전압레벨(도 10의 1), 또는 제1 내지 제6문턱전압레벨들 중 적어도 하나보다 높은 제1중간 문턱전압레벨(도 10의 T1), 또는 제1중간 문턱전압레벨보다 높은 제2중간 문턱전압레벨(도 10의 T2) 중의 하나로 프로그램 한다. 제2프로그램 단계는, 이전 페이지 데이터가 프로그램된 문턱전압레벨에 따라, 제4 및 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제1 내지 제6문턱전압레벨(도 10의 1 내지 6) 중의 하나로 프로그램 한다. A program method according to a second embodiment of the present invention includes a first program step in which first to third page data is written and a second program step in which fourth and fifth page data are written. Referring to FIG. 10, a first program step includes programming first to third page data into a first nonvolatile memory cell and a second nonvolatile memory cell. The first program step may include a first intermediate threshold voltage level (T1 of FIG. 10) or a first intermediate voltage higher than at least one of the first threshold voltage level (1 of FIG. 10) or the first to sixth threshold voltage levels. Program one of the second intermediate threshold voltage levels higher than the threshold voltage level (T2 in FIG. 10). The second program step may include first and sixth threshold voltage levels of the fourth and fifth page data in the first nonvolatile memory cell or the second nonvolatile memory cell according to the threshold voltage level at which the previous page data is programmed. Program one of 10 to 1).
제1 내지 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 저장하는 데 있어서, 본 발명의 제2실시예에 따른 프로그램 방법은 제1 내지 제3 페이지 데이터를 중간 레벨들(예를 들어, 제1중간 문턱전압레벨과 제2중간 문턱전압레벨)로 프로그램 한다. 그 다음, 제4 내지 제5 페이지 데이터를 최종 레벨들(제1 내지 제6문턱전압레벨)로 프로그램 한다. In storing the first to fifth page data in the first nonvolatile memory cell or the second nonvolatile memory cell, the program method according to the second embodiment of the present invention may store the first to third page data in intermediate levels. (E.g., the first intermediate threshold voltage level and the second intermediate threshold voltage level). Next, the fourth to fifth page data are programmed to final levels (first to sixth threshold voltage levels).
그에 따라, 본 발명의 제2실시예에 따른 프로그램 방법은, 프로그램 시에 문턱전압레벨의 변화를 줄일 수 있다. 그에 따라, 커플링 노이즈도 줄일 수 있는 장점이 있다.Accordingly, the program method according to the second embodiment of the present invention can reduce the change in the threshold voltage level during programming. Accordingly, there is an advantage that the coupling noise can also be reduced.
제2중간 문턱전압레벨은, 제1 내지 제6문턱전압레벨들 중 적어도 하나보다 낮을 수 있다. 제1중간 문턱전압레벨은, 제2중간 문턱전압레벨보다 낮을 수 있다. The second intermediate threshold voltage level may be lower than at least one of the first to sixth threshold voltage levels. The first intermediate threshold voltage level may be lower than the second intermediate threshold voltage level.
제1중간 문턱전압레벨은, 제2문턱전압레벨보다 높고 제3문턱전압레벨보다 낮을 수 있다. 제2중간 문턱전압레벨은, 제4문턱전압레벨보다 높고 제5문턱전압레벨보다 낮을 수 있다.The first intermediate threshold voltage level may be higher than the second threshold voltage level and lower than the third threshold voltage level. The second intermediate threshold voltage level may be higher than the fourth threshold voltage level and lower than the fifth threshold voltage level.
제1 및 제2중간 문턱전압레벨의 폭은, 제2 내지 제6문턱전압레벨 중 적어도 하나의 폭보다 넓을 수 있다. 나아가, 제1 및 제2중간 문턱전압레벨의 폭은, 제2 내지 제6문턱전압레벨의 폭보다 넓을 수 있다.The width of the first and second intermediate threshold voltage levels may be wider than at least one of the second to sixth threshold voltage levels. Furthermore, the width of the first and second intermediate threshold voltage levels may be wider than the width of the second to sixth threshold voltage levels.
도 11은 도 10의 제1 내지 제3 페이지 데이터를 프로그램하는 제1프로그램 단계의 예시를 나타내는 도면이다. 이하에서는 도 10과 도 11을 참조하여 제1프로그램 단계가 자세히 설명된다.FIG. 11 is a diagram illustrating an example of a first program step of programming the first to third page data of FIG. 10. Hereinafter, the first program step will be described in detail with reference to FIGS. 10 and 11.
제1프로그램 단계는, 제1 페이지 데이터 프로그램 단계, 제2 페이지 데이터 프로그램 단계 및 제3 페이지 데이터 프로그램 단계를 구비할 수 있다. The first program step may include a first page data program step, a second page data program step, and a third page data program step.
제1 페이지 데이터 프로그램 단계는 제1페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제1중간 문턱전압레벨로 프로그램 한다. 예를 들어, 제1 페이지 데이터가 "0"인 경우 제1문턱전압레벨(도 10의 1)로부터 제2문턱전압레벨(도 10의 2)로 프로그램 하고, 제1 페이지 데이터가 "1"인 경우 제1문턱전압레벨(도 10의 1)로 유지할 수 있다.The first page data program step programs the first page data into the first nonvolatile memory cell at a first threshold voltage level or a first intermediate threshold voltage level. For example, when the first page data is "0", the program is programmed from the first threshold voltage level (1 in FIG. 10) to the second threshold voltage level (2 in FIG. 10), and the first page data is "1". In this case, it may be maintained at the first threshold voltage level (1 in FIG. 10).
제2 페이지 데이터 프로그램 단계는, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨에 따라, 제2페이지 데이터를 제1불휘발성 메모리 셀에 제1중간 문턱전압레벨 또는 제2중간 문턱전압레벨로 프로그램하거나 또는 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2중간 문턱전압레벨로 프로그램 할 수 있다. In the second page data program step, the second page data is programmed into the first nonvolatile memory cell at the first intermediate threshold voltage level or the second intermediate threshold voltage level according to the threshold voltage level programmed in the first nonvolatile memory cell. Alternatively, the second nonvolatile memory cell may be programmed to a first threshold voltage level or a second intermediate threshold voltage level.
좀 더 설명하면, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제2페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2중간 문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제2페이지 데이터가 "0"인 경우 제2불휘발성 메모리 셀을 제1문턱전압레벨(도 10의 1)로부터 제2중간 문턱전압레벨(도 10의 T2)로 프로그램 하고, 제2페이지 데이터가 "1"인 경우 제2불휘발성 메모리 셀을 제1문턱전압레벨로 유지할 수 있다. In more detail, when the threshold voltage level programmed in the first nonvolatile memory cell is the first threshold voltage level, the second page data may be transferred to the second nonvolatile memory cell in the first threshold voltage level or the second intermediate threshold voltage level. Can be programmed. For example, when the second page data is "0", the second nonvolatile memory cell is programmed from the first threshold voltage level (1 in FIG. 10) to the second intermediate threshold voltage level (T2 in FIG. 10). When the two-page data is "1", the second nonvolatile memory cell may be maintained at the first threshold voltage level.
또한, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2중간 문턱전압레벨인 경우, 제2페이지 데이터를 제1불휘발성 메모리 셀에 제1중간 문턱전압레벨 또는 제2중간 문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제2페이지 데이터가 "0"인 경우 제1불휘발성 메모리 셀을 제1문턱전압레벨(도 10의 1)로부터 제2중간 문턱전압레벨(도 10의 T2)로 프로그램 하고, 제2페이지 데이터가 "1"인 경우 제1불휘발성 메모리 셀을 제1중간 문턱전압레벨로 유지할 수 있다.In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the second intermediate threshold voltage level, the second page data is converted into the first intermediate threshold voltage level or the second intermediate threshold voltage level in the first nonvolatile memory cell. You can program it. For example, when the second page data is “0”, the first nonvolatile memory cell is programmed from the first threshold voltage level (1 in FIG. 10) to the second intermediate threshold voltage level (T2 in FIG. 10). When the two-page data is "1", the first nonvolatile memory cell may be maintained at the first intermediate threshold voltage level.
제3 페이지 데이터 프로그램 단계는, 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨에 따라, 제3페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제1중간 문턱전압레벨로 프로그램하거나 또는 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제1중간 문턱전압레벨로 프로그램 할 수 있다.In the third page data program step, the third page data is programmed to the first threshold voltage level or the first intermediate threshold voltage level in the first nonvolatile memory cell according to the threshold voltage level programmed in the second nonvolatile memory cell. Alternatively, the second nonvolatile memory cell may be programmed to a first threshold voltage level or a first intermediate threshold voltage level.
좀 더 설명하면, 제3 페이지 데이터 프로그램 단계는, 제2 페이지 데이터 프로그램 단계에서 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제3 페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨과 제1중간 문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제3페이지 데이터가 "0"인 경우 제2불휘발성 메모리 셀을 제1문턱전압레벨(도 10의 1)로부터 제1중간 문턱전압레벨(도 10의 T1)로 프로그램 하고, 제3페이지 데이터가 "1"인 경우 제2불휘발성 메모리 셀을 제1문턱전압레벨로 유지할 수 있다.In more detail, when the threshold voltage level programmed in the second nonvolatile memory cell in the second page data program step is the first threshold voltage level, the third page data program step may include the third page data in the second nonvolatile state. The memory cell may be programmed to a first threshold voltage level and a first intermediate threshold voltage level. For example, when the third page data is “0”, the second nonvolatile memory cell is programmed from the first threshold voltage level (1 in FIG. 10) to the first intermediate threshold voltage level (T1 in FIG. 10). When the three page data is "1", the second nonvolatile memory cell may be maintained at the first threshold voltage level.
또한, 제2 페이지 데이터 프로그램 단계에서 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2중간 문턱전압레벨인 경우, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨과 제1중간 문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제3페이지 데이터가 "0"인 경우 제1불휘발성 메모리 셀을 제1문턱전압레벨(도 10의 1)로부터 제1중간 문턱전압레벨(도 10의 T1)로 프로그램 하고, 제3페이지 데이터가 "1"인 경우 제1불휘발성 메모리 셀을 제1문턱전압레벨로 유지할 수 있다.In addition, when the threshold voltage level programmed in the second nonvolatile memory cell in the second page data program step is the second intermediate threshold voltage level, the third page data is stored in the first nonvolatile memory cell. Programmable to 1 mid threshold voltage level. For example, when the third page data is “0”, the first nonvolatile memory cell is programmed from the first threshold voltage level (1 in FIG. 10) to the first intermediate threshold voltage level (T1 in FIG. 10). When the three page data is "1", the first nonvolatile memory cell may be maintained at the first threshold voltage level.
도 12는 도 10의 제4 및 제5 페이지 데이터를 프로그램하는 제2프로그램 단계를 설명하는 도면이다. 이하에서는 도 10과 도 12를 참조하여 제2프로그램 단계가 자세히 설명된다.
도 12의 4th Page PGM을 참조하면, 제2프로그램 단계는 제4페이지 데이터를 기입하기 위하여, 제1불휘발성 메모리 셀의 문턱전압을 변화시키고 제2불휘발성 메모리 셀의 문턱전압을 변화시키지 않는다. 예를 들어, 제1불휘발성 메모리 셀의 문턱전압을 제1문턱전압레벨(도 10의 1), 제1중간문턱전압레벨(도 10의 T1) 또는 제2중간문턱전압레벨(도 10의 T2)로부터, 제1 내지 제6문턱전압레벨로 이동시킨다.FIG. 12 is a diagram illustrating a second program step of programming the fourth and fifth page data of FIG. 10. Hereinafter, the second program step will be described in detail with reference to FIGS. 10 and 12.
Referring to the 4th Page PGM of FIG. 12, the second program step changes the threshold voltage of the first nonvolatile memory cell and does not change the threshold voltage of the second nonvolatile memory cell in order to write the fourth page data. For example, the threshold voltage of the first nonvolatile memory cell may be defined as a first threshold voltage level (1 in FIG. 10), a first intermediate threshold voltage level (T1 in FIG. 10), or a second intermediate threshold voltage level (T2 in FIG. 10. ) Is shifted to the first to sixth threshold voltage levels.
제2프로그램 단계는, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제1문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제4페이지 데이터가 "0"인 경우 제1불휘발성 메모리 셀을 제2문턱전압레벨로 프로그램 할 수 있다. 또한, 제4페이지 데이터가 "1"인 경우 제1불휘발성 메모리 셀을 제1문턱전압레벨로 유지할 수 있다.In the second program step, when the first nonvolatile memory cell is programmed to the first threshold voltage level in the first program step, the fourth page data is stored in the first nonvolatile memory cell in the first threshold voltage level or the second threshold voltage. Can be programmed as a level. For example, when the fourth page data is "0", the first nonvolatile memory cell may be programmed to the second threshold voltage level. In addition, when the fourth page data is "1", the first nonvolatile memory cell may be maintained at the first threshold voltage level.
삭제delete
제2프로그램 단계는, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제1중간 문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제4페이지 데이터가 "0"인 경우 제1불휘발성 메모리 셀을 제4문턱전압레벨로 프로그램 할 수 있다. 또한, 제4페이지 데이터가 "1"인 경우 제1불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램 할 수 있다.
도 12의 5th Page PGM을 참조하면, 제2프로그램 단계는 제5페이지 데이터를 기입하기 위하여, 제1불휘발성 메모리 셀의 문턱전압을 변화시키지 않고 제2불휘발성 메모리 셀의 문턱전압을 변화시킨다. 예를 들어, 제2불휘발성 메모리 셀의 문턱전압을 제1문턱전압레벨(도 10의 1), 제1중간문턱전압레벨(도 10의 T1) 또는 제2중간문턱전압레벨(도 10의 T2)로부터, 제1 내지 제6문턱전압레벨로 이동시킨다.In the second program step, when the first nonvolatile memory cell is programmed to the first intermediate threshold voltage level in the first program step, the fourth page data is transferred to the first nonvolatile memory cell by the third threshold voltage level or the fourth threshold. Can be programmed to voltage level. For example, when the fourth page data is "0", the first nonvolatile memory cell may be programmed to the fourth threshold voltage level. In addition, when the fourth page data is "1", the first nonvolatile memory cell may be programmed to a third threshold voltage level.
Referring to 5th Page PGM of FIG. 12, the second program step changes the threshold voltage of the second nonvolatile memory cell without changing the threshold voltage of the first nonvolatile memory cell to write the fifth page data. For example, the threshold voltage of the second nonvolatile memory cell may be defined as a first threshold voltage level (1 in FIG. 10), a first intermediate threshold voltage level (T1 in FIG. 10), or a second intermediate threshold voltage level (T2 in FIG. 10. ) Is shifted to the first to sixth threshold voltage levels.
제2프로그램 단계는, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제2중간 문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제4페이지 데이터가 "0"인 경우 제1불휘발성 메모리 셀을 제6문턱전압레벨로 프로그램 할 수 있다. 또한, 제4페이지 데이터가 "1"인 경우 제1불휘발성 메모리 셀을 제5문턱전압레벨로 유지할 수 있다.In the second program step, when the first nonvolatile memory cell is programmed to the second intermediate threshold voltage level in the first program step, fourth page data is stored in the first nonvolatile memory cell by the fifth threshold voltage level or the sixth threshold. Can be programmed to voltage level. For example, when the fourth page data is "0", the first nonvolatile memory cell may be programmed to the sixth threshold voltage level. In addition, when the fourth page data is "1", the first nonvolatile memory cell may be maintained at the fifth threshold voltage level.
제2프로그램 단계는, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제1문턱전압레벨로 프로그램된 경우, 제2불휘발성 메모리 셀에 제5페이지 데이터를 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제5페이지 데이터가 "0"인 경우 제2불휘발성 메모리 셀을 제2문턱전압레벨로 프로그램 할 수 있다. 또한, 제5페이지 데이터가 "1"인 경우 제2불휘발성 메모리 셀을 제1문턱전압레벨로 프로그램 할 수 있다.In the second program step, when the second nonvolatile memory cell is programmed to the first threshold voltage level in the first program step, the fifth page data is stored in the second nonvolatile memory cell in the first threshold voltage level or the second threshold voltage. Can be programmed as a level. For example, when the fifth page data is "0", the second nonvolatile memory cell may be programmed to the second threshold voltage level. In addition, when the fifth page data is "1", the second nonvolatile memory cell may be programmed to the first threshold voltage level.
제2프로그램 단계는, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제1중간 문턱전압레벨로 프로그램된 경우, 제2불휘발성 메모리 셀에 제5페이지 데이터를 제3문턱전압레벨 또는 제4문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제5페이지 데이터가 "0"인 경우 제2불휘발성 메모리 셀을 제4문턱전압레벨로 프로그램 할 수 있다. 또한, 제5페이지 데이터가 "1"인 경우 제2불휘발성 메모리 셀을 제3문턱전압레벨로 프로그램 할 수 있다.In the second program step, when the second nonvolatile memory cell is programmed to the first intermediate threshold voltage level in the first program step, the fifth page data is transferred to the second nonvolatile memory cell by the third threshold voltage level or the fourth threshold. Can be programmed to voltage level. For example, when the fifth page data is "0", the second nonvolatile memory cell may be programmed to the fourth threshold voltage level. In addition, when the fifth page data is "1", the second nonvolatile memory cell may be programmed to the third threshold voltage level.
제2프로그램 단계는, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제2중간 문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제5페이지 데이터를 제5문턱전압레벨 또는 제6문턱전압레벨로 프로그램 할 수 있다. 예를 들어, 제5페이지 데이터가 "0"인 경우 제2불휘발성 메모리 셀을 제6문턱전압레벨로 프로그램 할 수 있다. 또한, 제5페이지 데이터가 "1"인 경우 제2불휘발성 메모리 셀을 제5문턱전압레벨로 프로그램 할 수 있다.In the second program step, when the second nonvolatile memory cell is programmed to the second intermediate threshold voltage level in the first program step, the fifth page voltage or the fifth threshold data is stored in the first nonvolatile memory cell. Can be programmed to voltage level. For example, when the fifth page data is "0", the second nonvolatile memory cell may be programmed to the sixth threshold voltage level. In addition, when the fifth page data is "1", the second nonvolatile memory cell may be programmed to the fifth threshold voltage level.
본 발명의 제3실시예에 따른 프로그램 방법은 제1 내지 제3 페이지 데이터를 프로그램하는 제1프로그램 단계 및 제4 및 제5 페이지 데이터를 프로그램하는 제2프로그램 단계를 구비한다.A program method according to a third embodiment of the present invention includes a first program step of programming first to third page data and a second program step of programming fourth and fifth page data.
도 13은 본 발명의 제3실시예에 따른 프로그램 방법에서 제1 내지 제3 페이지 데이터를 프로그램하는 제1프로그램 단계의 예시를 나타내는 도면이다.FIG. 13 is a diagram illustrating an example of a first program step of programming first to third page data in a program method according to a third embodiment of the present invention.
제1프로그램 단계는, 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀에 제1 내지 제3페이지 데이터를, 제1문턱전압레벨 내지 제3문턱전압레벨 중의 하나로 프로그램 한다. 제2프로그램 단계는, 이전 페이지 데이터가 프로그램된 문턱전압레벨에 따라, 제4 및 제5페이지 데이터를 제1불휘발성 메모리 셀 또는 제2불휘발성 메모리 셀에 제4 내지 제6문턱전압레벨 중의 하나로 프로그램 한다.In the first program step, the first to third page data is programmed into one of the first and third threshold voltage levels in the first and second nonvolatile memory cells. The second program step may include changing the fourth and fifth page data to one of the fourth to sixth threshold voltage levels in the first nonvolatile memory cell or the second nonvolatile memory cell according to the threshold voltage level at which the previous page data is programmed. Program.
도 13을 참조하면, 제1프로그램 단계는 제1 페이지 데이터 프로그램 단계, 제2 페이지 데이터 프로그램 단계 및 제3 페이지 데이터 프로그램 단계를 구비한다.Referring to FIG. 13, a first program step includes a first page data program step, a second page data program step, and a third page data program step.
제1 페이지 데이터 프로그램 단계는, 제1페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제1중간 문턱전압레벨로 프로그램 한다. 제2 페이지 데이터 프로그램 단계는, 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨에 따라, 제2페이지 데이터를 제1불휘발성 메모리 셀에 제2문턱전압레벨 또는 제3문턱전압레벨로 프로그램하거나 또는 제2불휘발성 메모리 셀에 제1문턱전압레벨 또는 제3문턱전압레벨로 프로그램 한다. 제3 페이지 데이터 프로그램 단계는 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨에 따라, 제3페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램하거나 또는 제2불휘 발성 메모리 셀에 제1문턱전압레벨 또는 제2문턱전압레벨로 프로그램 한다.In the first page data program step, the first page data is programmed into the first nonvolatile memory cell at the first threshold voltage level or the first intermediate threshold voltage level. The second page data program step may include programming second page data into a second threshold voltage level or a third threshold voltage level in the first nonvolatile memory cell according to a threshold voltage level programmed in the first nonvolatile memory cell. The second nonvolatile memory cell is programmed to a first threshold voltage level or a third threshold voltage level. The third page data program step may include programming the third page data to the first threshold voltage level or the second threshold voltage level in accordance with the threshold voltage level programmed in the second nonvolatile memory cell. The nonvolatile memory cell is programmed to the first threshold voltage level or the second threshold voltage level.
제2 페이지 데이터 프로그램 단계는, 제1 페이지 데이터 프로그램 단계에서 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제2 페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨과 제3문턱전압레벨로 프로그램한다. 또한, 제1 페이지 데이터 프로그램 단계에서 제1불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제2문턱전압레벨인 경우, 제2 페이지 데이터를 제1불휘발성 메모리 셀에 제2문턱전압레벨과 제3문턱전압레벨로 프로그램 한다.In the second page data program step, when the threshold voltage level programmed in the first nonvolatile memory cell in the first page data program step is the first threshold voltage level, the second page data program may include the first page data in the second nonvolatile memory cell. Program the threshold voltage level and the third threshold voltage level. In addition, when the threshold voltage level programmed in the first nonvolatile memory cell is the second threshold voltage level in the first page data program step, the second threshold voltage level and the third threshold data are stored in the first nonvolatile memory cell. Program to threshold voltage level.
제3 페이지 데이터 프로그램 단계는, 제2 페이지 데이터 프로그램 단계에서 상기 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제1문턱전압레벨인 경우, 제3 페이지 데이터를 제2불휘발성 메모리 셀에 제1문턱전압레벨과 제2문턱전압레벨로 프로그램한다. 또한, 제2 페이지 데이터 프로그램 단계에서 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨이 제3문턱전압레벨인 경우, 제3 페이지 데이터를 제1불휘발성 메모리 셀에 제1문턱전압레벨과 제2문턱전압레벨로 프로그램한다.In the third page data program step, when the threshold voltage level programmed in the second nonvolatile memory cell in the second page data program step is the first threshold voltage level, the third page data program may include the third page data in the second nonvolatile memory cell. Program to one threshold voltage level and a second threshold voltage level. Further, when the threshold voltage level programmed in the second nonvolatile memory cell is the third threshold voltage level in the second page data program step, the third threshold data and the first threshold voltage level and the second page data are stored in the first nonvolatile memory cell. Program to threshold voltage level.
도 14는 본 발명의 제3실시예에 따른 프로그램 방법에서 제4 및 제5 페이지 데이터를 프로그램하는 제2프로그램 단계의 예시를 나타내는 도면이다.14 is a diagram illustrating an example of a second program step of programming fourth and fifth page data in the program method according to the third embodiment of the present invention.
삭제delete
도 14를 참조하면, 제2프로그램 단계는, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제1문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제1문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. 또한, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제2문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제2문턱전압레벨 또는 제5문턱전압레벨로 프로그램한다. 또한, 제1프로그램 단계에서 제1불휘발성 메모리 셀이 제3문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제4페이지 데이터를 제3문턱전압레벨 또는 제6문턱전압레벨로 프로그램한다.Referring to FIG. 14, in the second program step, when the first nonvolatile memory cell is programmed to the first threshold voltage level in the first program step, the fourth threshold data is stored in the first nonvolatile memory cell. Program to the level or fourth threshold voltage level. In addition, when the first nonvolatile memory cell is programmed to the second threshold voltage level in the first program step, the fourth page data is programmed to the second threshold voltage level or the fifth threshold voltage level in the first nonvolatile memory cell. . In addition, when the first nonvolatile memory cell is programmed to the third threshold voltage level in the first program step, the fourth page data is programmed to the third threshold voltage level or the sixth threshold voltage level in the first nonvolatile memory cell. .
삭제delete
제2프로그램 단계는, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제1문턱전압레벨로 프로그램된 경우, 제2불휘발성 메모리 셀에 제5페이지 데이터를 제1문턱전압레벨 또는 제4문턱전압레벨로 프로그램한다. 또한, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제2문턱전압레벨로 프로그램된 경우, 제2불휘발성 메모리 셀에 제5페이지 데이터를 제2문턱전압레벨 또는 제5문턱전압레벨로 프로그램한다. 또한, 제1프로그램 단계에서 제2불휘발성 메모리 셀이 제3문턱전압레벨로 프로그램된 경우, 제1불휘발성 메모리 셀에 제5페이지 데이터를 제3문턱전압레벨 또는 제6문턱전압레벨로 프로그램한다.In the second program step, when the second nonvolatile memory cell is programmed to the first threshold voltage level in the first program step, the fifth page data is stored in the second nonvolatile memory cell in the first threshold voltage level or the fourth threshold voltage. Program to the level. In addition, when the second nonvolatile memory cell is programmed to the second threshold voltage level in the first program step, the fifth page data is programmed to the second threshold voltage level or the fifth threshold voltage level in the second nonvolatile memory cell. . In addition, when the second nonvolatile memory cell is programmed to the third threshold voltage level in the first program step, the fifth page data is programmed to the third threshold voltage level or the sixth threshold voltage level in the first nonvolatile memory cell. .
본 발명의 다른 면에 따른 반도체 메모리 장치는, 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀을 포함하는 적어도 하나의 불휘발성 메모리 셀 쌍을 구비한다. 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀은 순차적으로 높아지는 복수개의 문턱전압레벨들로 각각 프로그램 될 수 있다. 불휘발성 메모리 셀 쌍의 데이터의 논리 상태는 제1불휘발성 메모리 셀에 프로그램 된 문턱전압레벨과 제2불휘발성 메모리 셀에 프로그램된 문턱전압레벨의 조합에 따라 결정된다.A semiconductor memory device according to another aspect of the present invention includes at least one pair of nonvolatile memory cells including a first nonvolatile memory cell and a second nonvolatile memory cell. The first nonvolatile memory cell and the second nonvolatile memory cell may be programmed to a plurality of threshold voltage levels that are sequentially increased. The logic state of data of the nonvolatile memory cell pair is determined according to a combination of a threshold voltage level programmed in the first nonvolatile memory cell and a threshold voltage level programmed in the second nonvolatile memory cell.
제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀은 순차적으로 높아지는 제1 내지 제6문턱전압레벨로 각각 프로그램 될 수 있다. 이 경우, 각각의 불휘발성 메모리 셀 쌍은 5비트의 데이터를 저장할 수 있다.The first nonvolatile memory cell and the second nonvolatile memory cell may be programmed to first to sixth threshold voltage levels which are sequentially increased. In this case, each pair of nonvolatile memory cells can store 5 bits of data.
제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀은 순차적으로 높아지는 제1 내지 제3문턱전압레벨로 각각 프로그램 될 수 있다. 제1불휘발성 메모리 셀 및 제2불휘발성 메모리 셀은 순차적으로 높아지는 제1 내지 제12문턱전압레벨로 각각 프로그램 될 수 있다.The first nonvolatile memory cell and the second nonvolatile memory cell may be programmed to the first to third threshold voltage levels which are sequentially increased. The first nonvolatile memory cell and the second nonvolatile memory cell may be programmed to the first to twelfth threshold voltage levels which are sequentially increased.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 불휘발성 메모리 장치의 프로그램 방법과 데이터 독출 방법, 및 본 발명에 따른 불휘발성 메모리 장치는, 6개의 문턱전압레벨들을 이용하여 프로그램하거나 데이터를 독출함으로써, 5비트의 데이터를 저장하거나 독출할 수 있다. 그럼으로써, 4개의 문턱전압레벨들을 이용하는 경우에 비하여 고밀도를 가질 수 있고, 8개의 문턱전압레벨들을 이용하는 경우에 비하여 신뢰성을 높일 수 있는 장점이 있다.As described above, the program method and the data read method of the nonvolatile memory device according to the present invention, and the nonvolatile memory device according to the present invention, by using the six threshold voltage levels or by reading the data, the 5-bit data Can be saved or read. As a result, it is possible to have a higher density than when using four threshold voltage levels, and there is an advantage of increasing reliability compared to the case of using eight threshold voltage levels.
Claims (38)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/859,465 US7911835B2 (en) | 2006-10-04 | 2007-09-21 | Programming and reading five bits of data in two non-volatile memory cells |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060097602 | 2006-10-04 | ||
KR1020060097602 | 2006-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080031607A KR20080031607A (en) | 2008-04-10 |
KR100871694B1 true KR100871694B1 (en) | 2008-12-08 |
Family
ID=39532945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070001627A KR100871694B1 (en) | 2006-10-04 | 2007-01-05 | Program method and data read method of non-volatile memory device using six threshold voltage levels, and non-volatile memory device using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100871694B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3647952A1 (en) * | 2018-10-31 | 2020-05-06 | EM Microelectronic-Marin SA | Anti-tearing protection system for non-volatile memories |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060056236A (en) * | 2004-11-19 | 2006-05-24 | 삼성전자주식회사 | Page buffer and multi-bit nonvolatile memory device including the same |
KR20060112413A (en) * | 2005-04-27 | 2006-11-01 | 삼성전자주식회사 | Nonvolatile semiconductor memory device having three-level memory cells and operating method therefor |
-
2007
- 2007-01-05 KR KR1020070001627A patent/KR100871694B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060056236A (en) * | 2004-11-19 | 2006-05-24 | 삼성전자주식회사 | Page buffer and multi-bit nonvolatile memory device including the same |
KR20060112413A (en) * | 2005-04-27 | 2006-11-01 | 삼성전자주식회사 | Nonvolatile semiconductor memory device having three-level memory cells and operating method therefor |
Also Published As
Publication number | Publication date |
---|---|
KR20080031607A (en) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970834B2 (en) | Integrated circuit device and flash memory array supporting virtual page storage using odd state memory cells | |
US7660160B2 (en) | Flash memory device and method of operating the same | |
KR100380775B1 (en) | Nonvolatile semiconductor memory device | |
KR101829208B1 (en) | Method of operating a semiconductor memory device | |
US8107287B2 (en) | Method of programming nonvolatile memory device | |
US8677056B2 (en) | Methods and apparatus for interfacing between a flash memory controller and a flash memory array | |
US7826277B2 (en) | Non-volatile memory device and method of operating the same | |
US7986552B2 (en) | Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation | |
US20120314496A1 (en) | Nonvolatile memory devices having improved read reliability | |
KR20210020964A (en) | Accelerated soft read for multi-level cell nonvolatile memories | |
JP2008010140A (en) | Nonvolatile memory, apparatus and method for determining data validity of the nonvolatile memory | |
KR101245219B1 (en) | Memory cell write/read method and page buffer | |
US20230148206A1 (en) | Method for reading memory device and memory device | |
US7596023B2 (en) | Memory device employing three-level cells and related methods of managing | |
US8539141B2 (en) | Optimized flash memory access method and device | |
KR20080030334A (en) | Flash memory device for reducing programming time of multi level cell and programming method of the same | |
US7715232B2 (en) | Method of determining a flag state of a non-volatile memory device | |
KR100871694B1 (en) | Program method and data read method of non-volatile memory device using six threshold voltage levels, and non-volatile memory device using the same | |
US6519186B2 (en) | Non-volatile semiconductor memory device configured to read data at a high speed | |
KR101227368B1 (en) | Method for data programming of a NAND flash memory device and method for data reading of the same | |
CN113900581B (en) | Memory device and reading method thereof | |
KR101044015B1 (en) | Operating Method of Nonvolatile Memory Device | |
TWI404076B (en) | Memory devices and data read method | |
JPH1011980A (en) | Semiconductor non-volatile memory device | |
JP2011198408A (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |