KR100841379B1 - 전기광학 표시장치 및 그 제조방법 - Google Patents

전기광학 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100841379B1
KR100841379B1 KR1020060052894A KR20060052894A KR100841379B1 KR 100841379 B1 KR100841379 B1 KR 100841379B1 KR 1020060052894 A KR1020060052894 A KR 1020060052894A KR 20060052894 A KR20060052894 A KR 20060052894A KR 100841379 B1 KR100841379 B1 KR 100841379B1
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
film
organic resin
pixel
Prior art date
Application number
KR1020060052894A
Other languages
English (en)
Other versions
KR20060135502A (ko
Inventor
토시오 아라키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060135502A publication Critical patent/KR20060135502A/ko
Application granted granted Critical
Publication of KR100841379B1 publication Critical patent/KR100841379B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

상층의 화소 전극과 하층의 TFT의 드레인 전극과의 사이에 단선에 의한 점결함을 방지한 전기광학 표시장치 및 그 제조방법을 제공한다. 화소 전극(16)은, 제3의 절연막(12) 및 제2의 절연막(11)을 관통해서 드레인 전극(9) 위에 이르는 화소 드레인 콘택홀 CH의 내벽을 덮도록 설치되고, 화소 드레인 콘택홀 CH의 저부에 있어서는, 콘택 도전막(15)을 통해 드레인 전극(9)과 전기적으로 접속되는 구성이 되고 있다. 화소 드레인 콘택홀 CH은, 제2의 절연막(11)을 관통하는 콘택홀(13)과, 제3의 절연막(12)를 관통하는 콘택홀(14)이 연통하여 구성되고, 콘택홀(14)은, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사져서, 단면 형상이 사발 모양을 이루도록 구성되어 있다.
절연막, 드레인 전극, 콘택홀, 화소 전극, 드레인 전극

Description

전기광학 표시장치 및 그 제조방법 {ELECTRO-OPTIC DISPLAY AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 구성을 나타내는 평면도.
도 2는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 구성을 나타내는 단면도.
도 3은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 4는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 5는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 6은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 7은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 8은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 9는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 10은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 11은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 12는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 단면도.
도 13은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 평면도.
도 14는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 평면도.
도 15는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 평면도.
도 16은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 평면도.
도 17은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정을 나타내는 평면도.
도 18은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정의 변형예를 나타내는 단면도.
도 19는 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 제조 공정의 변형예를 나타내는 단면도.
도 20은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 변형예의 구성을 나타내는 평면도.
도 21은 본 발명에 따른 실시예의 TFT액티브 매트릭스 기판의 변형예의 구성을 나타내는 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 투명 절연성 기판 9 : 드레인 전극
11 : 제2의 절연막 12 : 제3의 절연막
13, 14, 132, 142 : 콘택홀 15 : 콘택 도전막
16 : 화소 전극 CH : 화소 드레인 콘택홀
[기술분야]
본 발명은 전기광학 표시장치 및 그 제조방법에 관하며, 특히, 박막 트랜지스터(TFT:Thin Film Transistor)를 스위칭소자로서 구비한 액티브 매트릭스형의 전기광학 표시장치 및 그 제조방법에 관한 것이다.
[배경기술]
전기광학소자로서 액정이나 유기EL(일렉트로 루미네선스)을 사용한 전기광학 표시장치에는, 기판 위에 박막 트랜지스터 등의 스위칭소자를 어레이 모양으로 설치하여 각 표시 화소에 독립한 영상신호를 인가하는 액티브 매트릭스형의 TFT어레이 기판(액티브 매트릭스 기판)이 널리 이용되고 있다.
그리고, 전기광학 표시장치에 있어서는, 밝고 높은 표시 품질을 얻기 위해, 각 화소의 표시 면적이 가능한 큰, 즉 개구율이 높은 기판을 사용하는 것이 중요하다.
이러한 고개구율을 실현하는 액티브 매트릭스 기판의 하나로서, 특허문헌 1에 나타난 구성이 일반적이다.
특허문헌 1에 개시한 액티브 매트릭스 기판에 있어서는, 유리와 같은 투명 절연성 기판 위에 게이트 신호선, 게이트 절연막, 반도체막 및 상기 반도체막에 전기적 접속된 소스 전극 및 드레인 전극을 순차 형성하여 TFT가 구성되는 동시에, 상기 TFT를 포함하는 기판전체를 덮도록 무기 절연막이 설치되며, 또한 그 상층에 유기계의 층간 절연막을 설치하여 평탄화하는 구성으로 되어 있으므로, 각 신호선에 대하여 화소 전극의 패턴을 오버랩 시킬 수 있다. 이에 따라 액정표시장치의 개구율을 높게 할 수 있는 동시에, 각 신호선에 기인하는 전계를 실드할 수 있다.
이상에서 설명한 특허문헌 1에 개시한 액티브 매트릭스 기판에 있어서는, 화소 전극의 아래쪽에 위치하는 TFT의 드레인 전극과 화소 전극을 전기적으로 접속하 므로 콘택홀은, 전술한 유기계의 층간 절연막을 마스크로서 무기 절연막을 에칭함으로써 형성하게 된다.
그러나, 이 경우에는 콘택홀의 저부를 규정하는 무기 절연막의 단면이, 그 위에 존재하는 유기계 층간 절연막의 단면보다도 평면방향에서 안쪽으로 들어간 위치에 존재하게 되며, 유기계 층간 절연막이 무기 절연막 위에 덮개 모양으로 뻗어나온 형상이 되는 경우가 있었다.
이것은, 콘택홀의 저면에 드레인 전극을 노출시키기 위해서, 무기 절연막을 다소 오버 에칭하는 것으로 발생하는 현상이며, 이것이 발생하면 콘택홀의 저면부에 있어서, 덮개 모양의 부분을 화소 전극이 커버리지할 수 없으며, 단선된다는 문제가 발생한다.
또한 액정표시장치에 있어서 층간 절연막을 사이에 끼워 존재하는 상층의 전극과 하층의 전극을, 층간 절연막을 관통하는 콘택홀을 통해 전기적으로 접속할 경우의 다른 문제점으로서, 예를 들면 특허문헌 2에서 지적되는 문제점도 있다.
즉, 특허문헌 2에 있어서는, 화소 전극을 ITO(인듐―주석 산화물)이나 IZO(인듐―아연 산화물)과 같은 투명전극으로 형성할 경우에는, 유기계의 층간 절연막의 윗면의 콘택홀 가장자리부분의 모서리부에 있어서 화소 전극에 크랙이 들어가 단선하는 것이 지적되고 있다.
특허문헌 2에 있어서는 이것을 해소하기 위해, 콘택홀 부분에는 제1 및 제2의 화소 전극을 적층하여 설치하고 부분적으로 2층화한 구성이 개시되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개평10-170951호 공보(도 1 및 도 2)
[특허문헌 2] 일본국 공개특허공보 특개2004-233683호 공보(도 12(b))
[발명의 개시]
이상에서 설명한 것 같은 종래의 액정표시장치에 있어서의 문제점에 대해서, 발명자들에 의한 검토의 결과에서는, 유기계 층간 절연막의 콘택홀 가장자리부분의 모서리부에 있어서의 크랙에 대해서는, 콘택홀 가장자리부분의 모서리부를 완만한 테이퍼 형상으로 하거나, 또는 적어도 제1의 화소 전극에 ITO나 IZO와 같은 산화물이 아닌, 예를 들면 연성이 있는 금속막을 사용함으로써 해결할 수 있는 것을 알 수 있다.
여기에서, 제1의 화소 전극은, 콘택홀 부분과 그 근방에만 설치되므로, 불투명한 금속막을 사용했다고 해도, 제2의 화소 전극에 투명전극을 사용하면 화소부의 광 투과성에 관해서는 문제는 없다.
그러나, 부분 2층 구조의 화소 전극에 있어서 하측이 되는 제1화소 전극에 금속막을 사용하면, 이 금속막의 단면의 단면 형상이 역 테이퍼 모양이 되기 쉬워서, 이 부분에서 상측의 제2의 화소 전극이 단선한다는 문제가 생기는 것을 알았다.
또한, 금속막의 단면 형상이 역 테이퍼가 되는 것은, 금속막의 바탕이 유기계 층간 절연막이기 때문에 에칭액이 바탕계면으로 배어들어 금속막의 에칭이 진행하기 때문이다.
본 발명은 상기와 같은 문제점을 해소하기 위해서 행해진 것으로서, 상층의 화소 전극과 하층의 TFT의 드레인 전극 사이의 단선에 의한 점결함을 방지한 전기광학 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명에 따른 청구항 1기재의 전기광학 표시장치는, 절연성 기판과, 상기 절연성 기판 위에 매트릭스 모양으로 설치되어, 박막 트랜지스터가 전기적으로 접속된 화소 전극을 각각 가지는 복수의 표시 화소를 가진 액티브 매트릭스 기판을 구비한 전기광학 표시장치이며, 상기 액티브 매트릭스 기판은, 상기 박막 트랜지스터의 드레인 전극 위를 포함해서 상기 절연성 기판상 전체를 덮는 무기계 절연막과, 상기 무기계 절연막위 전체를 덮는 유기계 수지 절연막과, 상기 무기계 절연막 및 상기 유기계 수지 절연막을 관통해서 상기 드레인 전극에 이르는 화소 드레인 콘택홀과, 상기 화소 드레인 콘택홀의 저부에 설치되어, 상기 드레인 전극에 접촉하는 콘택 도전막을 가지고, 상기 화소 전극은, 상기 유기계 수지 절연막상을 덮는 동시에, 상기 화소 드레인 콘택홀의 내벽 및 상기 콘택 도전막 위를 덮도록 설치된다.
본 발명에 따른 청구항 5기재의 전기광학 표시장치의 제조방법은, 절연성 기판과, 상기 절연성 기판 위에 매트릭스 모양으로 설치되어, 박막 트랜지스터가 전기적으로 접속된 화소 전극을 각각 가지는 복수의 표시 화소를 가진 액티브 매트릭스 기판을 구비한 전기광학 표시장치의 제조방법이며, 이하의 공정(a)∼ (g)를 구비하고 있다. 상기 박막 트랜지스터의 드레인 전극 위를 포함해서 상기 절연성 기판 위 전체를 덮는 무기계 절연막을 형성하는 공정(a). 상기 무기계 절연막 위 전체를 덮는 유기계 수지 절연막을 형성하는 공정(b). 상기 드레인 전극 위에 대응하는 상기 유기계 수지 절연막의 부분에, 상기 유기계 수지 절연막을 관통해서 상기 무기계 절연막에 이르는 제1의 개구부와, 상기 제1의 개구부의 개구 치수보다 크게 상기 제1의 개구부에 대하여 동심 모양이 되도록 설치되어, 상기 유기계 수지 절연막을 관통하지 않고, 그 저부의 단부 테두리부 아래에 상기 유기계 수지 절연막이 남는 제2의 개구부를 형성하는 공정(c). 상기 제1의 개구부를 마스크로서, 상기 무기계 절연막을 에칭하는 것으로, 상기 무기계 절연막을 관통하는 제1의 콘택홀을 형성하는 공정(d). 산소를 사용한 애싱법을 사용하여, 상기 유기계 수지 절연막을 전체적으로 박막화하는 동시에, 상기 제2의 개구부를, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사져서 단면 형상이 사발 모양을 이루도록 가공하고, 상기 유기계 수지 절연막을 관통하는 제2의 콘택홀을 형성하여, 상기 제1 및 제2의 콘택홀이 연통한 화소 드레인 콘택홀을 형성하는 공정(e). 상기 제2의 콘택홀의 저부의 상기 제1의 콘택홀을 매립하는 동시에, 상기 제2의 콘택홀의 저부에 노출하는 상기 무기계 절연막 위를 덮는 콘택 도전막을 형성하는 공정(f). 상기 유기계 수지 절연막 위를 덮는 동시에, 상기 화소 드레인 콘택홀의 내벽 및 상기 콘택 도전막 위를 덮도록 상기 화소 전극을 형성하는 공정(g).
[발명을 실시하기 위한 최선의 형태]
<실시예>
<A.장치구성>
본 발명에 따른 실시예의 전기광학 표시장치로서, TFT를 스위칭소자로서 사용한 투과형 액정표시장치의 TFT액티브 매트릭스 기판(100)의 평면구성을 도 1에, 또한 도 1에 있어서의 A-0-A'선에서의 단면구성을 도 2에 나타낸다.
도 1은, TFT액티브 매트릭스 기판(100)위의 화소의 하나를 나타내는 평면도이며, TFT액티브 매트릭스 기판(100)위에는, 이러한 화소가 매트릭스 모양으로 복수 설치되어 있다.
도 1에 나타나 있는 바와 같이 유리 기판 등의 투명 절연성 기판(1)위에, 그 일부가 게이트 전극을 구성하는 게이트 배선(2)이 설치되어 있다. 게이트 배선(2)은, 투명 절연성 기판(1)위에 있어서 일방향으로 직선적으로 연장하도록 설치되고 있으며, 여기에서는 그 방향을 Ⅹ방향으로 칭하고, 평면내에 있어서 Ⅹ방향에 직교하는 방향을 Y방향으로 칭한다.
또한 게이트 배선(2)과 간격을 두고 게이트 배선(2)에 평행하도록 연장하는 보조 용량전극(3)이 설치되며, 게이트 배선(2)과 보조 용량전극(3)에 의하여 화소 전극(16)의 Y방향의 크기가 규정된다.
보조 용량전극(3)은, 축적 용량전극이라고도 칭하며, 각 화소마다 접속되는 TFT가 오프가 된 후도 TFT로부터 부여된 구동전압을 유지하여, 안정된 표시를 가능 하게 하기 위한 커패시터를 구성하는 전극이며, 게이트 배선(게이트 전극)(2)과는 독립한 구성을 취하고 있다. 또한, 보조 용량전극(3)은, 용량을 늘리기 위해, 화소 전극(16)의 Y방향을 따른 2개의 단부 테두리부의 아래쪽에 있어서, Y방향으로 연장하는 보조 용량전극(31)을 포함하고 있다.
또한 게이트 배선(2) 및 보조 용량전극(3)의 윗쪽에 있어서, 양자에 직교하도록 직선 모양의 반도체 적층막 SL이 설치된다. 반도체 적층막 SL은, 반도체막(5) 위에 오믹 콘택막(6)이 적층 되고 있으며, 반도체 적층막 SL은, Y방향으로 연장하도록 간격을 두고 복수설치되며, 인접하는 반도체 적층막 SL에 의해 화소 전극(16)의 Ⅹ방향의 크기가 규정된다. 또한, 반도체 적층막 SL은 보조 용량전극(31)의 윗쪽에는 겹치지 않도록 설치되어 있다.
반도체 적층막 SL은, 게이트 배선(2)과의 교차부에 있어서 분기되고, 게이트 배선(2)을 따라 연장하는 부분을 갖도록 설치되어 있으며, 그 중 반도체막(5)의 부분이 TFT의 활성 영역층 AR을 구성한다.
또한 반도체 적층막 SL의 상부에는 반도체 적층막 SL을 따라 직선 모양의 소스 배선(7)이 설치된다. 소스 배선(7)은, 반도체 적층막 SL과 마찬가지로 게이트 배선(2)과의 교차부에 있어서 분기되고, 게이트 배선(2)을 따라 연장하는 부분을 가지고 있으며, 이 부분이 TFT의 소스 전극(8)을 구성한다. 또한, 소스 전극(8)의 하층에는 오믹 콘택막(6)이 존재하고 있다.
또한 활성 영역층 AR위에서, 화소 전극(16) 아래쪽의 투명 절연성 기판(1)의 윗쪽에 걸쳐서 연장하도록 드레인 전극(9)이 설치되어 있다. 드레인 전극(9)은, 화소 전극(16)의 Ⅹ방향을 따른 단부 테두리부의 아래쪽에 있어서, Ⅹ방향으로 연장하는 부분도 가지고 있다.
소스 전극(8) 및 소스 배선(7)은, 그 단면이 반도체막(5)의 평행한 관계에 있는 단면의 위치보다도 후퇴한 위치가 되도록 설치되어, 활성 영역층 AR상의 드레인 전극(9)의 단면도, 반도체막(5)의 평행한 관계에 있는 단면의 위치보다도 후퇴한 위치가 되도록 설치되어 있다.
또한, 활성 영역층 AR위에 있어서, 소스 전극(8)과 드레인 전극(9)과는 간격을 두고 설치되어 있고, 양자 간의 반도체막(5)이 TFT채널부(10)가 된다. 또한 드레인 전극(9)의 TFT채널부(10)와 평행하는 위치에는, 화소 전극(16)에 이르는 화소 드레인 콘택홀 CH이 설치되어 있다.
다음에 TFT액티브 매트릭스 기판(100)의 단면구성을 도 2를 사용하여 설명한다.
도 2에 나타나 있는 바와 같이 투명 절연성 기판(1)위에 게이트 전극(2)(게이트 배선(2)) 및 보조 용량전극(3)이 설치되어, 게이트 전극(2)(게이트 배선(2))위 및 보조 용량전극(3)위를 포함하여, 투명 절연성 기판(1)위 전체를 덮도록 제1의 절연막(4)이 설치되어 있다. 또한, 제1의 절연막(4)은 게이트 전극(2)의 바로 위의 부분에 있어서는 게이트 절연막으로서 기능한다.
제1의 절연막(4)위에는 반도체막(5)이 설치되고, 반도체막(5)위에는 오믹 콘택막(6)이 설치되어 있다. 또한, 반도체막(5)에 있어서 TFT채널부(10)가 되는 부분에는, 오믹 콘택막(6)은 설치되고 있지 않다.
또한 오믹 콘택막(6)의 상부에는 소스 배선(7)이 설치되지만, 활성 영역층 AR에 있어서의 오믹 콘택막(6)의 상부는, TFT채널부(10)을 사이에 두고, 소스 전극(8)이 설치되는 부분과, 드레인 전극(9)이 설치되는 부분으로 나뉘어져 있다.
또한, 드레인 전극(9)은, 오믹 콘택막(6)의 상부로부터 반도체막(5)의 측면 및 제1의 절연막(4)의 상부에 걸쳐서 연장하고 있다.
그리고, 소스 배선(7), 소스 전극(8) 및 드레인 전극(9)위를 포함하여, 투명 절연성 기판(1)위 전체를 덮도록 무기계 절연막으로 구성되는 제2의 절연막(11)이 설치되고, 제2의 절연막(11)위를 덮도록 유기계 수지로 구성되는 제3의 절연막(12)이 설치되어 있다. 그리고, 제3의 절연막(12)위에는 화소 전극(16)이 설치되어 있다.
화소 전극(16)은, 제3의 절연막(12) 및 제2의 절연막(11)을 관통하여 드레인 전극(9)위에 이르는 화소 드레인 콘택홀 CH의 내벽을 덮도록 설치되고, 화소 드레인 콘택홀 CH의 저부에 있어서는, 콘택 도전막(15)을 통해 드레인 전극(9)과 전기적으로 접속되는 구성이 되고 있다.
또한, 화소 드레인 콘택홀 CH은, 제2의 절연막(11)을 관통하는 콘택홀(13)(제1의 콘택홀)과, 제3의 절연막(12)을 관통하는 콘택홀(14)이 연통하여 구성되고, 콘택홀(14)(제2의 콘택홀)은, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사지며, 단면 형상이 사발 모양을 이루도록 구성되어 있다.
<B.제조방법>
다음에 제조 공정을 순차적으로 나타내는 단면도인 도 3∼도 12를 사용하여, TFT액티브 매트릭스 기판(100)의 제조방법에 관하여 설명한다. 또한, 도 3∼도 12에 나타내는 단면은, 도 1에 있어서의 A-0-A'선에서의 단면에 대응한다. 또한 도 13∼도 17에는, 각 공정에 있어서의 평면도를 나타내고 있다.
우선, 도 3에 나타내는 공정에 있어서, 유리 기판 등의 투명 절연성 기판(1)위에 제1의 금속박막(도시하지 않음)을 성막한 후에, 제1회째의 사진제판공정을 거쳐, 게이트 전극(2)(게이트 배선(2)) 및 보조 용량전극(3)을 패터닝 한다.
여기에서, 제1의 금속박막으로서는 Cr(크롬)등의 전기적 비저항값이 낮은 재료를 사용하는 것이 바람직하며, 제1의 금속박막으로서 Cr를 사용할 경우의 적합한 제조방법으로서는, 아르곤(Ar)가스를 이용한 공지한 스퍼터링법에 의해, Cr막을 200nm의 두께로 성막한다.
이 경우의 스퍼터링 조건은, DC마그네트론 스퍼터링 방식을 사용하여, 성막 파워 밀도 3W/cm2, Ar가스유량 40sccm으로 한다.
그 후에 전술한 제1회째의 사진제판공정으로 포토레지스트 패턴을 형성하고, 공지한 질산 세륨 암모늄을 포함하는 용액을 사용하여 Cr막을 에칭한 후, 상기 포토레지스트 패턴을 제거하는 것으로, 게이트 전극(2)(게이트 배선(2)) 및 보조 용량전극(3)을 얻을 수 있다.
도 13에는, 투명 절연성 기판(1)위에 형성된 게이트 전극(2)(게이트 배선(2)) 및 보조용량전극(3)의 평면도를 나타낸다.
다음에 도 4에 나타내는 공정에 있어서, 투명 절연성 기판(1)위 전체를 덮도 록 제1의 절연막(4)을 형성하고, 게이트 전극(2)(게이트 배선(2)) 및 보조 용량전극(3)을 덮은 후, 제1의 절연막(4)위에 반도체막(5)을 성막하며, 또한 그 위에 오믹 콘택막(6)을 성막한다.
그 후에 제2회째의 사진제판공정을 거쳐, 반도체막(5) 및 오믹 콘택막(6)을 패터닝 한다. 이때, 직선 모양의 반도체 적층막 SL과 함께, TFT가 형성되는 활성 영역층 AR도 규정된다.
또한 반도체막(5) 및 오믹 콘택막(6)의 패터닝시에는, 뒤에 화소 전극(16)(도 2)이 형성되는 화소표시 영역에는 반도체막(5) 및 오믹 콘택막(6)이 연장하지 않도록 패터닝을 행한다.
제1의 절연막(4), 반도체막(5) 및 오믹 콘택막(6)의 적합한 제조방법으로서는 화학적 기상성장(CVD)법을 사용하고, 우선 질화 실리콘막(SiNx: x는 정수)을 약400nm의 두께로 형성하여 제1의 절연막(4)으로 하고, 아모퍼스 실리콘(a-Si)막을 약 200nm의 두께로 형성하여 반도체막(5)으로 하며, 인(P)을 불순물로서 첨가한 n+의 아모퍼스 실리콘(n+의 a-Si)막을 약 50nm의 두께로 형성하여 오믹 콘택막(6)으로 한다.
또한, 전술한 제2회째의 사진제판공정에서는 포토레지스트 패턴을 형성하고, 불소계 가스를 사용한 공지한 드라이에칭법에 의해, 반도체막(5)(a-Si막) 및 오믹 콘택막(6)(n+의 a-Si막)을 에칭한다.
그 후에 포토레지스트 패턴을 제거하여, 직선 모양의 반도체 적층막 SL을 얻 는 동시에, 활성 영역층 AR을 얻는다. 도 14에는, 게이트 전극(2)(게이트 배선(2)) 및 보조 용량전극(3)위에 일부 겹치도록 반도체 적층막 SL 및 활성 영역층 AR이 형성된 평면도를 나타낸다.
반도체막(5)은, 기본적으로는 활성 영역층 AR을 구성하기 위해서 설치하는 것이지만, 뒤에 형성되는 소스 배선의 형성 영역에 맞추어 직선 모양의 반도체 적층막 SL의 구성요소로서도 사용하는 것으로, 소스 배선의 장황배선으로서 이용할 수 있고, 소스 배선이 단선한 경우에도 전기신호의 단선을 방지하는 것이 가능하다.
다음에 도 5에 나타내는 공정에 있어서, 투명 절연성 기판(1)위 전체를 덮도록 제2의 금속박막(20)을 성막한다.
여기에서, 제2의 금속박막(20)으로서 Cr를 사용할 경우의 적합한 제조방법으로서는, Ar가스를 사용한 공지한 스퍼터링법에 의해, Cr막을 200nm의 두께로 성막한다.
이 경우의 스퍼터링 조건은, DC마그네트론 스퍼터링 방식을 사용하여, 성막 파워 밀도 3W/cm2, Ar가스 유량 40sccm으로 한다.
다음에 제3회째의 사진제판공정에서 포토레지스트 패턴을 형성하고, 공지한 질산 세륨 암모늄을 포함하는 용액을 사용하여 Cr막을 에칭하는 것으로, 도 6에 나타내는 바와 같이 소스 배선(7), 소스 전극(8) 및 드레인 전극(9)을 얻을 수 있다.
그리고 상기 포토레지스트 패턴을 남긴 상태에서, 또한 불소계 가스를 사용 한 공지한 드라이 에칭법을 사용하여 소스 전극(8)과 드레인 전극(9) 사이의 오믹 콘택막(6)(n+의 a-Si막)을 에칭하고, TFT 의 채널부(10)를 형성한다. 그 후에 포토레지스트 패턴을 제거한다.
도 15에는, 소스 배선(7), 소스 전극(8) 및 드레인 전극(9)의 평면도를 나타낸다. 도 15에 나타나 있는 바와 같이 소스 전극(8)은 소스 배선(7)으로부터 분기하여 활성 영역층 AR위에 연장하는 직선 모양의 형상을 가지고, 드레인 전극(9)은, 게이트 배선(2)을 따라 연장하는 직선 모양의 부분을 가지고 있다.
다음에 도 7에 나타나 있는 바와 같이 투명 절연성 기판(1)위 전체를 덮도록 무기계 절연막을 형성하여 제2의 절연막(11)으로 하고, 계속해서 감광성을 가지는 유기계 수지 절연막을 도포 형성하여 제3의 절연막(12)으로 한다.
또한, 제2의 절연막(11)은, CVD법을 사용하여 질화 실리콘 막(SiNx: x는 정수)을 약 100nm의 두께로 성막하고, 제3의 절연막(12)은, 아크릴계의 감광성 수지막인 JSR(주)제의 제품명 PC335를 3.2∼3.9㎛의 막두께가 되도록 스핀 코트법을 사용해서 도포했다.
그 후, 도 7에 나타내는 제4회째의 사진제판공정에서, 우선, 포토마스크 M1를 사용하여, 제3의 절연막(12)에 대하여 제1의 노광을 행하고, 제1의 노광 영역EP1을 형성한다.
포토마스크 M1는, 노광광 EX1을 완전히 투과하는 투과 영역 T1과 노광광 EX1을 완전히 차광하는 차광 영역 S1을 갖는 구성으로 하고, 제 1노광에 의해 제3의 절연막(12)에 완전히 노광되는 노광 영역 EP1(제1의 노광 영역)과, 전혀 노광되지 않는 비노광 영역 NP1을 형성한다.
다음에 도 8에 나타내는 공정에 있어서, 포토마스크 M2를 사용하여, 제2의 절연막(12)에 대하여 제2의 노광을 행하고, 노광 영역 EP2을 형성한다.
포토마스크 M2는, 노광광 E X2을 완전히 투과하는 투과 영역 T2과 노광광 EX2을 완전히 차광하는 차광 영역 S2을 갖는 구성으로 하고, 제 2노광에 의해 제3의 노광 영역)과, 전혀 노광되지 않는 비노광 영역 NP2을 형성한다.
제2의 노광은, 제 3의 절연막(12)을 완전히 노광하는 것이 아니고, 노광한 부분이, 현상 후에 얇은 막두께로 잔존하도록, 제1의 노광의 약 20∼40％의 강도의 노광광 EX2으로 노광을 행하는, 소위 하프 노광이며, 이에 따라 하프 노광 영역인 노광 영역 EP2이 형성된다.
또한, 하프 노광 영역 EP2은 노광 영역 EP1과 동심을 이루도록 겹쳐지고 있지만, 하프 노광 영역 EP2쪽이 넓은 면적을 가지고 있다.
그 후 도 9에 도시하는 공정에 있어서 공지한 유기 알칼리계 현상액으로 현상을 행함으로써, 제3의 절연막(12)을 관통하여 제2의 절연막(11)에 이르는 개구부(131)(제 1개구부)와, 제3의 절연막(12)을 관통하지 않고, 그 저부의 단 테두리부 아래에 제3의 절연막(12)이 약 0.8㎛의 두께로 남는 개구부(141)(제2의 개구부)가 연통한 구성을 얻는다. 도 16에는 개구부(131) 및 개구부(141)가 형성된 상태의 평면도를 나타낸다.
이와 같이 하프 노광을 사용하는 것으로, 1회의 사진제판공정으로, 개구 부(131) 및 개구부(141)가 연통한 복잡한 형상의 개구부를 얻을 수 있으므로, 제조 공정을 간략화할 수 있다.
또한 상술한 제 4회째의 사진제판공정에서는, 제1의 노광 및 제2의 노광의 2단계 노광에 의해, 제3의 절연막(12)에 각각 노광 영역 EP1 및 하프 노광 영역 EP2를 형성하는 예를 도시했지만, 이에 한정되는 것은 아니고 1회의 노광으로 노광 영역 EP1 및 하프 노광 영역 EP2을 형성할 수도 있다.
즉, 하프 노광 영역 EP2에 대응하는 부분이, 노광광의 투과량이 약 20∼40％가 되는 반투과 영역이 되고, 노광 영역 EP1에 대응하는 부분이 노광광을 완전히 투과하는 투과 영역이 된 포토 마스크를 사용하여, 제3의 절연막(12)을 노광하는 방법을 채용할 수도 있다.
반투과 영역은, 노광광의 투과량을 약 20∼40％정도로 줄이는 필터막으로 구성하거나 또는 반투과 영역을 슬릿 개구 형상의 패턴으로 하는 것으로, 광회절 현상을 이용하여 형성할 수 있다. 이러한 반투과 영역 및 완전투과 영역을 가지는 포토마스크를 사용한 경우에는, 1회의 노광으로, 도 8에 나타나 있는 바와 같은 노광 영역 EP1 및 하프 노광 영역 EP2을 형성할 수 있고, 사진제판공정을 간략화하여 생산 효율을 높이는 것이 가능하다.
다음에 도 10에 나타내는 공정에 있어서, 불소계 가스를 사용한 공지한 드라이 에칭법을 사용하여 개구부(131)의 저부에 노출하는 제1의 절연막(11)을 제거하여, 드레인 전극(9)에 이르는 콘택홀(13)을 형성한다.
다음에 도 11에 도시하는 공정에 있어서, 산소 가스를 이용한 공지한 애싱법 을 이용하여, 제3의 절연막(12)을 전체적으로 박막화 함과 동시에, 개구부(141)를, 단면 형상이 사발 모양이 되도록 가공하여, 개구부(131)와 개구부(141)와의 단차를 제거하여 콘택홀(14)을 얻는다. 또한 콘택홀(14)의 저부의 단테두리부에는 제1의 절연막(11)이 노출함과 동시에, 중앙부는 콘택홀(13)이 되고 있어 드레인 전극(9)이 노출하고 있으며, 콘택홀(13) 및 (14)에 의해 화소 드레인 콘택홀 CH이 얻어진다.
다음에 도 12에 도시하는 공정에 있어서, 화소 드레인 콘택홀 CH의 내벽을 포함시킨 제3의 절연막(12)의 전체면에 제3의 금속박막(도시 생략)을 성막한 후에, 제5회째의 사진제판공정을 거쳐, 화소 드레인 콘택홀 CH의 저부에 콘택 도전막(15)을 패터닝한다. 도 17에는, 화소 드레인 콘택홀 CH의 저부에 콘택 도전막(15)이 형성된 상태의 평면도를 나타낸다.
콘택 도전막(15)의 적합한 제조방법으로서는, 스퍼터링법을 사용해서 ITO와 같은 투명 도전성막 보다도 연성이 높은 Cr막을 약 100nm의 두께로 성막하고, 전술한 제 5회째의 사진제판공정으로 포토레지스트 패턴을 형성한 후에, 공지한 질산 세륨 암모늄을 포함하는 용액을 사용하여 Cr막의 에칭을 행하는 것으로, 콘택 도전막(15)을 얻을 수 있다.
또한, 콘택 도전막(15)의 패턴 형상은, 콘택홀(13)을 완전히 매립해서 드레인 전극(9)에 밀착하는 동시에, 그 단테두리부가 콘택홀(14)의 저부에 노출하는 제2의 절연막(11)위를 덮도록 형성하고, 콘택 도전막(15)이 콘택홀(14)의 저부로부터 비어져 나오지 않는 크기로 한다.
마지막에, 화소 드레인 콘택홀 CH의 내벽을 포함한 제2의 절연막(12)의 전체 면을 덮도록 투명 도전성 박막을 성막한 후, 제6회째의 사진제판공정을 거쳐, 이 투명 도전성 박막을 패터닝하고, 화소 드레인 콘택홀 CH을 통해 하층의 드레인 전극(9)과 전기적으로 접속되는 화소 전극(16)을 형성하는 것으로, 도 2에 나타나 있는 바와 같은 단면구성을 가지는 TFT액티브 매트릭스 기판(100)을 얻을 수 있다.
더 구체적으로는, 공지한 스퍼터링법에 의해, 산화인듐(In203)과 산화 주석(SnO2)을 혼합한 ITO막을 100nm의 두께로 성막한 후에, 상기 제6회째의 사진제판공정에 있어서, 화소 전극(16)이 형성되는 부분이 포토레지스트로 덮힌 포토레지스트 패턴을 형성하고, 염산+질산을 포함하는 용액을 사용한 공지한 습식 에칭에 의해, 노출한 ITO막을 제거하는 것으로 화소 전극(16)을 형성한다.
<C.특징적 작용 효과>
이상 설명한 본 발명에 따른 실시예에 의하면, 화소 드레인 콘택홀 CH의 저부의 콘택홀(13)을 완전히 매립하도록, ITO와 같은 투명도전성 막보다도 연성이 높은 금속박막으로 구성되는 콘택 도전막(15)을 설치하는 것으로, 콘택홀(13)의 가장자리부분의 모서리부에서 크랙이 발생하는 것을 방지할 수 있다.
또한 콘택 도전막(15)의 단테두리부에 있어서는, 그 바탕층이 무기계 절연막으로 구성되는 제1의 절연막(11)이 되므로, 콘택 도전막(15)의 에칭에 사용되는 질산 세륨 암모늄 용액의 침투를 방지할 수 있고, 콘택 도전막(15)의 단면의 단면 형상이 역 테이퍼 모양이 되는 것을 방지할 수 있다. 이에 따라 콘택 도전막(15)의 단면 근방에 있어서의 화소 전극(16)의 단선을 방지할 수 있다.
또한, 제3의 절연막(12)에 설치한 개구부(141)를 애싱법에 의해, 단면 형상 이 사발 모양이 되도록 가공하고, 개구부(131)와 개구부(141)의 단차를 제거하여 내벽이 완만하게 경사지는 콘택홀(14)을 얻도록 했기 때문에, 화소 드레인 콘택홀 CH안에서 화소 전극(16)이 단선하는 것을 방지할 수 있다.
이와 같이, 화소 전극(16)과 드레인 전극(9)과의 사이의 전기적인 접속이 끊어지는 것을 확실하게 방지할 수 있기 때문에, 전기광학 표시장치에 있어서의 점결함을 방지할 수 있고, 신뢰성이 높은 전기광학 표시장치를 높은 제조율로 제조하는 것이 가능하게 된다.
또한 콘택 도전막(15)을 통해 화소 전극(16)과 드레인 전극(9)을 전기적으로 접속하도록 했으므로, 접속 저항을 낮게 할 수 있고, 표시 품질이 높은 전기광학 표시장치를 제조하는 것이 가능하게 된다.
특히 드레인 전극(9)으로서 ITO나 IZO와 같은 투명 도전성막과 전기적 콘택을 취하는 것이 불가능한 Al계 금속박막을 사용한 경우에도, 콘택 도전막(15)을 Al계 금속박막과 투명 도전성막의 양쪽과 양호한 전기적 콘택을 취할 수 있는 Cr, Mo(몰리브덴), Ti(티탄), W(텅스텐)등의 금속막으로 형성하는 것으로, 화소 전극(16)과 드레인 전극(9)을 전기적으로 접속하는 것이 가능하게 되므로, 드레인 전극의 재질 선택의 폭을 넓힐 수 있다.
<D.변형예>
이상 설명한 실시예에 있어서는, 무기계 절연막을 형성하여 제2의 절연 막(11)으로 하고, 계속해서 감광성을 가지는 유기계 수지 절연막을 도포 형성하여 제3의 절연막(12)으로 하며, 1회의 사진제판공정으로, 제3의 절연막(12)에 개구부(131) 및 (141)를 형성하고, 그 후에 드라이 에칭법과 애싱법을 사용하여, 저부에 드레인 전극(9)이 노출하는, 단면이 사발 모양의 화소 드레인 콘택홀 CH을 형성하는 예를 도시했지만, 제2의 절연막(11)을 관통하는 콘택홀과, 제3의 절연막(12)을 관통하는 콘택홀을 각각 별도의 사진제판공정으로 형성하도록 해도 좋다.
도 18은, 도 6에 나타내는 공정에 계속하여, 투명 절연성 기판(1)위 전체를 덮도록 무기계 절연막을 형성하여 제2의 절연막(11)으로 하고, 사진제판공정을 거쳐 제2의 절연막(11)을 관통하도록 콘택홀(132)(제1의 콘택홀)을 형성한 상태를 나타내는 단면도이다.
이 후, 투명 절연성 기판(1)위 전체를 덮도록 감광성을 가지는 유기계 수지 절연막을 도포 형성하여 제3의 절연막(12)으로 하고, 도 19에 나타나 있는 바와 같이 사진제판공정을 거쳐 제3의 절연막(12)를 관통하도록 콘택홀(142)(제2의 콘택홀)을 형성한다.
이러한 방법을 취하는 것으로, 콘택홀(132)과 콘택홀(142)의 패턴 형상을 각각 임의의 형상으로 할 수 있다.
여기에서, 콘택홀(132) 및 콘택홀(142)을, 각각 별도의 사진제판공정으로 형성할 경우의 일례로서, 도 20 및 도 21에 평면도를 나타낸다.
도 20에는, 콘택홀(132)를, 2개 병렬로 구비한 TFT액티브 매트릭스 기판(100A)의 평면구성을 나타내고 있다. 또한, 도 1에 나타낸 TFT액티브 매트릭스 기판(100)과 동일한 구성에 관해서는 동일한 부호를 붙여, 중복하는 설명은 생략한다.
이러한 구성을 취하는 것으로, 예를 들면 2개의 콘택홀(132) 중, 한쪽의 형성 프로세스에 문제가 발생하여 드레인 전극(9)과 콘택 도전막(15)과의 전기적 접속에 문제가 발생했다고 해도, 남은 콘택홀(132)로 보충할 수 있기 때문에, 콘택 불량에 의한 제품 비율 저하를 방지할 수 있다는 효과가 있다.
도 21에는, 콘택홀(132)의 평면에서 본 형상을 원형 또는 타원 형상으로 한 TFT액티브 매트릭스 기판(100B)의 평면구성을 나타내고 있다. 또한, 도 1에 나타낸 TFT액티브 매트릭스 기판(100)과 동일한 구성에 관해서는 동일한 부호를 붙여, 중복하는 설명은 생략한다.
이러한 구성을 채용하는 것으로, 콘택홀(132)의 단차부에 있어서의 콘택 도전막(15)의 응력을 분산 완화시킬 수 있으므로, 콘택 도전막(15)에 크랙 단선 등이 발생하는 것을 방지할 수 있는 효과가 있다.
물론 콘택홀(132)의 평면에서 본 형상은, 원형 또는 타원 형상으로 한정하지 않으며, 다각형이라도 좋고, 또한 적어도 2개 이상 열거하여 설치해도 좋다.
<E.그 밖의 적용예>
이상 설명한 실시예에 있어서는, 본 발명을 광투과형의 액정표시장치용의 액티브 매트릭스 기판에 적용하는 예를 설명했지만, 이것에 한정되는 것은 아니고, 본 실시예와 같은 구조를 가지는 다른 전기광학 표시장치에 적용하는 것이 가능하다.
본 발명에 따른 청구항 1기재의 전기광학 표시장치에 의하면, 화소 드레인 콘택홀의 저부에는 드레인 전극에 접촉하는 콘택 도전막을 가지고, 화소 전극이, 유기계 수지 절연막상을 덮는 동시에, 화소 드레인 콘택홀의 내벽 및 콘택 도전막 위를 덮도록 설치되므로, 콘택 도전막으로서, 예를 들면 ITO와 같은 투명도전성 막보다도 연성이 높은 금속박막을 설치하는 것으로, 콘택 도전막에 크랙이 발생하는 것을 방지하고, 화소 전극과 하층의 TFT의 드레인 전극 사이의 단선에 의한 점결함을 방지할 수 있다. 또한 콘택 도전막을 통해 화소 전극과 드레인 전극을 전기적으로 접속하도록 했으므로, 접속 저항을 낮게할 수 있고, 표시 품질이 높은 전기광학 표시장치를 얻는 것이 가능하게 된다. 또한 콘택 도전막에, 드레인 전극 및 화소 전극과 전기적 콘택을 취하는 것이 가능한 재질을 선택하는 것으로, 드레인 전극의 재질의 선택의 폭을 넓힐 수 있다.
본 발명에 따른 청구항 5기재의 전기광학 표시장치의 제조방법에 의하면, 공정(e)에 있어서, 산소를 사용한 애싱법을 사용하여, 유기계 수지 절연막을 전체적으로 박막화하는 동시에, 제2의 개구부를, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사져서 단면 형상이 사발 모양을 이루도록 가공하고, 유기계 수지 절연막을 관통하는 제2의 콘택홀을 형성하므로, 화소 드레인 콘택홀내에서 화소 전극이 단선하는 것을 방지한 구성을 얻을 수 있다.

Claims (6)

  1. 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 모양으로 설치되고, 박막 트랜지스터가 전기적으로 접속된 화소 전극을 각각 가지는 복수의 표시 화소를 가진 액티브 매트릭스 기판을 구비한 전기광학 표시장치로서,
    상기 액티브 매트릭스 기판은,
    상기 박막 트랜지스터의 드레인 전극 위를 포함하여 상기 절연성 기판 위 전체를 덮는 무기계 절연막과,
    상기 무기계 절연막 위 전체를 덮는 유기계 수지 절연막과,
    상기 무기계 절연막 및 상기 유기계 수지 절연막을 관통하여 상기 드레인 전극에 이르는 화소 드레인 콘택홀과,
    상기 화소 드레인 콘택홀의 저부에 설치되어, 상기 드레인 전극에 접촉하는 콘택 도전막을 가지고,
    상기 화소 전극은,
    상기 유기계 수지 절연막 위를 덮는 동시에, 상기 화소 드레인 콘택홀의 내벽 및 상기 콘택 도전막 위를 덮도록 배치되며,
    상기 화소 드레인 콘택홀은,
    상기 무기계 절연막을 관통하는 제1의 콘택홀과,
    상기 유기계 수지 절연막을 관통하는 제2의 콘택홀이 연통하여 구성되고,
    상기 제2의 콘택홀의 개구 치수는 상기 제1의 콘택홀의 개구 치수보다 크고,
    상기 화소 드레인 콘택홀의 저부는 상기 제2의 콘택홀의 저부에 해당하고,
    상기 콘택 도전막은, 상기 제1의 콘택홀을 매립하는 동시에, 상기 제2의 콘택홀의 저부에 노출하는 상기 무기계 절연막상을 덮도록 설치되는 것을 특징으로 하는 전기광학 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2의 콘택홀은, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사져서 단면 형상이 사발 모양을 이루는 것을 특징으로 하는 전기광학 표시장치.
  4. 제 1 항에 있어서,
    상기 콘택 도전막은,
    Cr(크롬), Mo(몰리브덴), Ti(티탄) 및 W(텅스텐)로부터 선택되는 금속막을 포함하는 것을 특징으로 하는 전기광학 표시장치.
  5. 절연성 기판과, 상기 절연성 기판 위에 매트릭스 모양으로 설치되어, 박막 트랜지스터가 전기적으로 접속된 화소 전극을 각각 가지는 복수의 표시 화소를 가진 액티브 매트릭스 기판을 구비한 전기광학 표시장치의 제조방법으로서,
    (a) 상기 박막 트랜지스터의 드레인 전극 위를 포함해서 상기 절연성 기판 위 전체를 덮는 무기계 절연막을 형성하는 공정과,
    (b) 상기 무기계 절연막 위 전체를 덮는 유기계 수지 절연막을 형성하는 공정과,
    (c) 상기 드레인 전극위에 대응하는 상기 유기계 수지 절연막의 부분에, 상기 유기계 수지 절연막을 관통해서 상기 무기계 절연막에 이르는 제1의 개구부와, 상기 제1의 개구부의 개구 치수보다 크고 상기 제1의 개구부에 대하여 동심 모양이 되도록 설치되고, 상기 유기계 수지 절연막을 관통하지 않고, 그 저부의 단테두리부 아래에 상기 유기계 수지 절연막이 남는 제2의 개구부를 형성하는 공정과,
    (d) 상기 제1의 개구부를 마스크로 하고, 상기 무기계 절연막을 에칭하는 것으로, 상기 무기계 절연막을 관통하는 제1의 콘택홀을 형성하는 공정과,
    (e) 산소를 사용한 애싱법을 사용하여, 상기 유기계 수지 절연막을 전체적으로 박막화함과 동시에, 상기 제2의 개구부를, 그 저부의 치수보다도 개구단의 치수가 커지도록 내벽이 완만하게 경사져서 단면 형상이 사발 모양이 되도록 가공하고, 상기 유기계 수지 절연막을 관통하는 제2의 콘택홀을 형성하여, 상기 제1 및 제2의 콘택홀이 연통한 화소 드레인 콘택홀을 형성하는 공정과,
    (f) 상기 제2의 콘택홀의 저부의 상기 제1의 콘택홀을 매립하는 동시에, 상기 제2의 콘택홀의 저부에 노출하는 상기 무기계 절연막 위를 덮는 콘택 도전막을 형성하는 공정과,
    (g) 상기 유기계 수지 절연막 위를 덮는 동시에, 상기 화소 드레인 콘택홀의 내벽 및 상기 콘택 도전막 위를 덮도록 상기 화소 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 전기광학 표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 공정(b)는,
    상기 유기계 수지 절연막을 감광성 수지를 사용해서 형성하는 공정을 포함하고,
    상기 공정(c)는,
    제1의 노광에 의해 상기 유기계 수지 절연막의 상기 제1의 개구부에 대응하는 부분을 상기 무기계 절연막에 이를 때까지 감광시켜서 제1의 노광 영역을 형성하는 공정과,
    제2의 노광에 의해 상기 유기계 수지 절연막의 상기 제2의 개구부에 대응하는 부분을 소정 깊이까지 감광시켜서 제2의 노광 영역을 형성하는 공정을 포함하고,
    상기 제2의 노광은, 노광 강도가, 상기 제1의 노광에 있어서의 노광 강도의 20∼40％이 되는 하프 노광을 포함하는 것을 특징으로 하는 전기광학 표시장치의 제조방법.
KR1020060052894A 2005-06-24 2006-06-13 전기광학 표시장치 및 그 제조방법 KR100841379B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00184408 2005-06-24
JP2005184408A JP4772395B2 (ja) 2005-06-24 2005-06-24 電気光学表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20060135502A KR20060135502A (ko) 2006-12-29
KR100841379B1 true KR100841379B1 (ko) 2008-06-26

Family

ID=37566284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052894A KR100841379B1 (ko) 2005-06-24 2006-06-13 전기광학 표시장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US7514712B2 (ko)
JP (1) JP4772395B2 (ko)
KR (1) KR100841379B1 (ko)
CN (1) CN100479172C (ko)
TW (1) TWI298543B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
JP2009003328A (ja) * 2007-06-25 2009-01-08 Mitsubishi Electric Corp 表示装置及びその製造方法
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI639237B (zh) * 2011-05-05 2018-10-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
TWI453519B (zh) 2011-10-03 2014-09-21 Chunghwa Picture Tubes Ltd 顯示面板之畫素結構及其製作方法
CN104009937B (zh) * 2013-02-22 2018-03-02 中兴通讯股份有限公司 一种增强型传输选择标准配置信息传输方法及装置
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
CN103531096B (zh) * 2013-10-17 2016-07-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
KR102193700B1 (ko) * 2018-07-11 2020-12-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN110518021A (zh) * 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板
CN116387326A (zh) * 2019-12-06 2023-07-04 群创光电股份有限公司 电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR20010082837A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR20020054608A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치의 블랙매트릭스 형성방법
JP2005062802A (ja) 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR20050054345A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922897A (ja) 1995-07-07 1997-01-21 Seiko Epson Corp 半導体装置の製造方法
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
JPH10170951A (ja) 1996-12-11 1998-06-26 Sharp Corp 液晶表示装置の製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004233683A (ja) * 2003-01-30 2004-08-19 Sony Corp 液晶表示装置の製造方法
JP4818576B2 (ja) 2003-07-03 2011-11-16 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタを備えた表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR20010082837A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR20020054608A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치의 블랙매트릭스 형성방법
JP2005062802A (ja) 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR20050054345A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20060289866A1 (en) 2006-12-28
TWI298543B (en) 2008-07-01
TW200701471A (en) 2007-01-01
JP4772395B2 (ja) 2011-09-14
JP2007005585A (ja) 2007-01-11
CN1885549A (zh) 2006-12-27
KR20060135502A (ko) 2006-12-29
CN100479172C (zh) 2009-04-15
US7514712B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
KR100841379B1 (ko) 전기광학 표시장치 및 그 제조방법
US9612493B2 (en) Liquid crystal panel, liquid crystal display device, and manufacturing method thereof
JP4543385B2 (ja) 液晶表示装置の製造方法
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20060006385A1 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20060073381A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2006208881A (ja) アクティブマトリクス基板及びその製造方法
CN106997892B (zh) 显示装置以及该显示装置的制造方法
KR20160053262A (ko) 표시 기판 및 이의 제조 방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
US9081243B2 (en) TFT substrate, method for producing same, and display device
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR20070041877A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080048738A (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
JP2011254037A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20170013576A (ko) 박막트랜지스터를 포함하는 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee