KR100754126B1 - 액정표시장치 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100754126B1 KR100754126B1 KR1020050112596A KR20050112596A KR100754126B1 KR 100754126 B1 KR100754126 B1 KR 100754126B1 KR 1020050112596 A KR1020050112596 A KR 1020050112596A KR 20050112596 A KR20050112596 A KR 20050112596A KR 100754126 B1 KR100754126 B1 KR 100754126B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- storage capacitor
- gate
- pixel
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 230000010363 phase shift Effects 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 28
- 239000011159 matrix material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036651 mood Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 실시예에 의한 액정표시장치 어레이 기판은, 기판 상에 형성되는 다수의 게이트 배선 및 상기 게이트 배선에 교차하도록 다수 형성되는 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와; 상기 게이트 배선에 평행하고 요철 형상 패턴으로 형성되는 스토리지 캐패시터 제 1전극과; 상기 박막트랜지스터의 드레인 전극과 일체형으로 이루어지며 상기 제 1전극 상에 형성되는 스토리지 캐패시터 제 2전극과; 상기 드레인 전극과 전기적으로 연결되는 화소 전극이 포함되어 구성됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 스토리지 캐패시터의 제 1전극을 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)를 이용하여 요철형상으로 형성하여 실제 면적을 넓히고, 스토리지 캐패시터의 제 2전극을 화소전극과 전기적으로 연결되는 드레인 전극 영역을 사용하여 제 1 및 제 2전극간의 거리를 좁혀 전체적으로 스토리지 캐패시터의 정전용량을 증가시키는 장점이 있다.
Description
도 1은 종래 액정표시장치에 형성되는 온컴먼 방식의 스토리지 캐패시터가 형성된 액정표시장치 어레이 기판를 개략적으로 나타낸 도면.
도 2는 본 발명의 실시예에 의한 액정표시장치 어레이 기판의 평면도.
도 3은 도 2의 특정 부분(Ⅰ-Ⅰ')에 대한 단면도.
도 4a 내지 도 4c는 본 발명의 실시예에 의한 액정표시장치의 제조 공정을 나타내는 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
90 : 게이트 배선 92 : 데이터 배선
100 : 제 1기판 110 : 게이트 전극
112 : 액티브층 114 : 소스 전극
116 : 드레인 전극 120 : 화소 전극
130 : 제 1전극 132 : 절연막
136 : 제 2전극
본 발명은 액정표시장치에 관한 것으로, 특히 스토리지 캐패시터의 면적을 줄이면서도 용량을 유지토록 하는 액정표시장치 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(Cathode Ray Tube, CRT)가 지금까지 가장 많이 사용되어 왔는데, 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다.
이에 따라, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정표시장치(Liquid Crystal Display, LCD)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 반응 속도가 빠른 특성을 나타내고 있다.
알려진 바와 같이, 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 액정은 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임의로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게 되어, 색상 및 영상을 표시할 수 있게 된다.
그리고, 액티브 매트릭스형 액정표시장치는, 매트릭스 형태로 배열된 각 화 소에 비선형 특성을 갖춘 액티브 소자를 부가하고, 이 소자의 스위칭 특성을 이용하여 각 화소의 동작을 제어하는 것으로서, 액정의 전기광학효과를 통하여 메모리 기능을 구현한 것이다.
한편, 이와 같은 액티브 매트릭스형 액정표시장치는, 표시되는 이미지의 균일성(uniformity)을 확보하기 위하여 데이터 배선을 통하여 입력된 신호 전압을 다음 입력 시까지 일정시간 동안 유지시켜 줄 필요가 있으며, 이를 위하여 액정 셀과 평행하게 스토리지 캐패시터(storage capacitor)를 형성시켜 준다.
그리고, 액정표시장치에 형성되는 스토리지 캐패시터는 충전을 위한 전극을 사용하는 방식에 따라 온컴먼(on common) 방식과 온게이트(on gate) 방식으로 구분될 수 있다.
이들 방식을 비교하면, 온게이트 방식은 (n-1)번째의 주사선 일부를 (n)번째 화소의 충전 전극으로 사용하는 방식으로 개구율의 감소 정도가 적고, NW 방식(Normally White Mood)에서 점결함 발생시 눈에 쉽게 띄지 않으며, 수율이 좋은 반면에 주사신호 시간이 길어지는 단점이 있다.
그리고, 온컴먼 방식은 충전 전극을 별도로 배선하여 사용하는 방식으로, 주사신호 시간이 짧은 반면에 개구율의 감소 정도가 크고, NW 방식에서 점결함 발생시 눈에 쉽게 띄며, 수율이 떨어진다는 단점이 있다.
이후, 도 1을 참조하여 종래의 온컴먼 방식의 스토리지 캐패시터에 대하여 간략하게 설명해 보기로 한다.
도 1은 종래 액정표시장치에 형성되는 온컴먼 방식의 스토리지 캐패시터가 형성된 액정표시장치 어레이 기판를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 온컴먼 방식의 스토리지 캐패시터가 형성된 액정표시장치 어레이 기판은, 하판인 절연기판 상에 다수의 게이트 배선(9)(19)과 데이터 배선(10)(20)이 교차하여 교차부를 형성하고 있다. 임의의 데이터 배선(예컨대 10)과 임의의 게이트 배선(예컨대 19)이 교차하는 교차부에는 상기 데이터 배선(10)과 동일 배선인 소스 전극(11) 및 드레인 전극(12)과, 상기 게이트 배선(19)과 동일 배선인 게이트 전극(14)과, 반도체 층(13)을 구비하여 이루어진 박막트랜지스터(TFT)가 형성되어 있다. 또한, 화소전극(15)이 주사선(19) 및 신호선(10)과 일정 간격을 두고 드레인 전극(12)에 연결되어 형성되어 있다. 그리고, 스토리지 캐패시터의 제 1전극(16)이 상기 게이트 배선(19)과 평행하게 위치하되, 상기 화소 전극(15)을 횡단하여 형성되어 있다.
이와 같은 구성을 갖는 온컴먼 방식의 스토리지 캐패시터는, 스토리지 캐패시터의 제 2전극인 상기 화소전극(15)과, 상기 게이트 전극(14)과 동일 물질로 형성되는 상기 스토리지 캐패시터의 제 2전극(16) 사이에 전하를 축전시키게 된다. 이때, 상기 스토리지 캐패시터에 축전되는 정전용량은, 알려진 바와 같이 C= ε*A/d에 의하여 축전되는 정전용량의 크기가 결정된다. 여기서, C는 정전용량, ε는 유전상수, A는 전극의 면적을 나타내며, d는 전극 간의 거리를 나타낸다.
한편, 액정표시장치에 표시되는 이미지의 균일성(uniformity)을 확보하기 위해서는 상기 스토리지 캐패시터에 의해 축전되는 정전용량은 클 것이 요구되나, 앞서 설명한 종래의 스토리지 캐패시터는 정전용량을 키우기 위해 면적을 넓힐 경우 개구율이 감소하며, 이에 따라 전면 휘도가 전체적으로 감소된다는 단점이 있다.
본 발명은 온컴먼 방식의 스토리지 캐패시터가 구비되는 액정표시장치에 있어서, 상기 스토리지 캐패시터의 제 1전극을 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)를 이용하여 요철형상으로 형성하여 실제 면적을 넓히고, 스토리지 캐패시터의 제 2전극을 화소전극과 전기적으로 연결되는 드레인 전극 영역을 사용하여 제 1 및 제 2전극간의 거리를 좁혀 전체적으로 스토리지 캐패시터의 정전용량을 증가시키도록 하는 액정표시장치 어레이 기판 및 그 제조방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 액정표시장치 어레이 기판은, 기판 상에 형성되는 다수의 게이트 배선 및 상기 게이트 배선에 교차하도록 다수 형성되는 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와; 상기 게이트 배선에 평행하고 요철 형상 패턴으로 형성되는 스토리지 캐패시터 제 1전극과; 상기 박막트랜지스터의 드레인 전극과 일체형으로 이루어지며 상기 제 1전극 상에 형성되는 스토리지 캐패시터 제 2전극과; 상기 드레인 전극과 전기적으로 연결되는 화소 전극이 포함되어 구성됨을 특징으로 한다.
여기서, 상기 스토리지 캐패시터 제 1전극은 게이트 배선을 형성하는 물질과 동일 물질로 형성되고, 게이트 배선과 동일한 층에 형성됨을 특징으로 한다.
또한, 상기 스토리지 캐패시터 제 1전극 및 스토리지 캐패시터 제 2전극 사이에는 절연층이 형성되고, 상기 절연층은 게이트 절연막임을 특징으로 한다.
또한, 상기 스토리지 캐패시터 제 1전극의 요철 형상 패턴은 마스크 공정 시 상기 제 1전극이 형성되는 영역에 대하여 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)에 의한 노광을 통해 형성됨을 특징으로 한다.
또한, 상기 박막트랜지스터(T)는 게이트전극, 소스전극 및 드레인전극과 액티브층으로 구성되고, 상기 소스전극은 상기 데이터 배선과 연결되며 상기 게이트전극은 상기 데이터배선과 교차하여 상기 화소영역을 정의하는 게이트배선과 연결되도록 구성됨을 특징으로 한다.
또한, 본 발명의 실시예에 의한 액정표시장치 어레이 기판 제조방법은, 기판 상에 다수의 게이트 배선 및 상기 게이트 배선에 평행하게 요철 형상 패턴의 스토리지 캐패시터 제 1전극이 형성되는 단계와; 상기 게이트 배선 및 스토리지 캐패시터 제 1전극 상에 절연막이 형성되는 단계와; 상기 절연막 상에 다수의 게이트 배선과 교차하는 다수의 데이터 배선 및 상기 스토리지 캐패시터 제 1전극과 소정 면적이 중첩되도록 스토리지 캐패시터 제 2전극이 형성되는 단계가 포함됨을 특징으로 한다.
또한, 상기 스토리지 캐패시터 제 1전극의 요철 형상 패턴은 마스크 공정 시 상기 제 1전극이 형성되는 영역에 대하여 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)에 의한 노광을 통해 형성됨을 특징으로 한다.
또한, 상기 보호막 상의 상기 게이트 배선 및 데이터 배선의 교차에 의해 정 의되는 화소 영역에 화소 전극이 더 형성되며, 상기 화소 전극은 보호막의 소정 위치에 형성된 콘택홀을 통해 스토리지 제 2전극과 일체로 연결된 드레인 전극과 전기적으로 연결됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 2는 본 발명의 실시예에 의한 액정표시장치 어레이 기판의 평면도이고, 도 3은 도 2의 특정 부분(Ⅰ-Ⅰ')에 대한 단면도이다.
도시된 바와 같이 본 발명의 실시예에 의한 액정표시장치 어레이 기판은, 제 1기판(100) 상에 서로 교차 형성된 게이트 배선(90) 및 데이터 배선(92)에 의해 정의되는 화소영역(P)과 상기 화소영역(P) 상에 형성된 화소전극(120)과 박막트랜지스터(T), 스토리지 캐패시터(Cst)를 포함하여 구성된다.
단, 도시되지 않았으나, 본 발명에 의한 액정표시장치는 상기 각 화소영역(P)에 대응되는 영역에 형성되는 컬러필터와, 상기 컬러필터의 사이 및 상기 박막트랜지스터(T) 및 스토리지 캐패시터(Cst)의 소정 부분에 대응되는 영역에 형성되는 블랙매트릭스, 상기 컬러필터와 블랙매트릭스 상에 투명한 공통전극이 형성된 제 2기판과; 상기 제 1기판과 제 2기판 사이에 충진되는 액정이 더 포함되어 구성된다.
상기 스위칭 소자인 박막트랜지스터(T)는 매트릭스형태(matrix type)로 각 화소영역(P)의 일측에 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(90)과 데이터배선(92)이 형성된다. 상기 화소영역(P)은 상기 게이트 배선(90)과 데이터배선(92)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(120)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
이와 같은 액정표시장치는 상기 화소전극(120) 상에 위치한 액정층이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(90)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극(110)을 구동하는 펄스전압을 전달하며, 상기 데이터배선(92)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극(114)을 구동하는 신호전압을 전달하는 수단이다.
상기 박막트랜지스터(T)는 게이트전극(110)과 소스전극(114)과 드레인전극(116)과 액티브층(active layer)(112)으로 구성되고, 상기 소스전극(114)은 데이터배선(92)과 연결되며 상기 게이트전극(110)은 상기 데이터배선(92)과 교차하여 화소영역(P)을 정의하는 게이트배선(90)과 연결되도록 구성된다.
즉, 상기 게이트 전극(110)에 소정의 펄스 전압이 인가되면 상기 액티브층(112)이 활성화되며, 이에 상기 드레인 전극(116)은 하부의 액티브층(112)을 거쳐 소정 간격 이격된 소스 전극(114)을 통해 상기 소스 전극(114)과 연결된 데이터 배선(92)으로부터의 신호 전압을 전달 받게 되며, 상기 드레인 전극(116)은 콘택홀(117)을 통해 화소 전극(120)과 전기적으로 연결되어 결과적으로 상기 신호 전압은 화소 전극(120)에 인가된다.
또한, 도 2 및 도 3을 참조하면, 상기 게이트 배선(90)과 평행하게 스토리지 캐패시터의 제 1전극(130)이 형성되며, 절연층(140) 및 상기 드레인 전극(116)과 일체로 형성되는 제 2전극(136)이 상기 제 1전극(130) 상에 순차적으로 형성되어 스토리지 캐패시터(Cst)를 이룬다. 이 때 상기 절연층(132)은 게이트 절연막이 될 수 있다.
본 발명의 경우 상기 제 1 전극(130)은 게이트 배선(90)과 동일한 금속으로 형성되나, 상기 제 1전극(130)은 게이트 배선(90)과는 달리 요청 형상의 패턴으로 이루어짐을 특징으로 한다.
이는 마스크 공정시 상기 제 1전극(130)이 형성되는 영역에 대하여 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)를 통해 노광을 수행함으로써 얻을 수 있다.
이를 통해 스토리지 캐패시터의 제 1전극(130) 면적이 증가되는 효과를 얻을 수 있게 되어 스토리지 캐패시터의 정전용량을 높일 수 있는 것이다.
또한, 본 발명은 스토리지 캐패시터의 제 2전극(136)으로 화소 전극(120)이 아닌 드레인 전극부(116, 136)를 사용함을 그 특징으로 한다.
이 때, 상기 드레인 전극부는 드레인 전극(116)과 상기 드레인 전극과 일체로 형성된 제 2전극(136)을 의미한다.
도시된 바와 같이 상기 드레인 전극부는 보호층(140) 상에 형성된 콘택홀(117)을 통해 화소 전극(120)과 접촉될 뿐 아니라 상기 제 1전극(130)과 중첩되도록 넓은 면적으로 형성되어 스토리지 캐패시터의 상부전극(136)으로 사용된다.
즉, 상기 드레인 전극(116)과 일체로 형성되고 상기 제 1전극과 중첩되는 제 2전극(136)이 구비됨으로써, 결과적으로 스토리지 캐패시터의 양 전극(130, 136)간 간격을 줄일 수 있게 되어 스토리지 캐패시터의 정전용량을 더욱 증가시킬 수 있게 되는 것이다.
따라서, 각 화소 영역마다 필요한 정전용량의 값이 정해져 있을 경우, 본 발명에 의하면 종래에 비해 좁은 면적의 스토리지 캐패시터를 통해 종래와 동일한 정전용량 값을 얻을 수 있으므로 결과적으로 개구율을 확대시키는 효과를 얻을 수 있으며, 이에 따라 액정표시장치의 전체 휘도 또한 증가하게 된다.
상기와 같이 구성되는 액정표시장치 어레이 기판은 증착 공정, 포토리소그래피(photolithography : 이하 '포토') 공정 및 식각 공정 등에 순차적으로 의해 형성된다. 여기서, 상기 포토 공정은 포토레지스트(photo resist : 이하 'PR')가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용하여, 얻고자 하는 패턴(pattern)의 마스크(mask)를 사용하여 빛을 선택적으로 PR에 조사함으로써 마스크의 패턴과 동일한 패턴을 형성시키는 공정을 말하며, 이러한 포토 공정은 일반 사진의 필름(film)에 해당하는 포토레지스트를 도포하는 PR 도포 공정, 마스크를 이용하여 선택적으로 빛을 조사하는 노광 공정, 다음에 현상액을 이용하여 빛을 받은 부분의 PR을 제거하여 패턴을 형성시키는 현상 공정으로 구성된다.
도 4a 내지 도 4c는 본 발명의 실시예에 의한 액정표시장치의 제조 공정을 나타내는 평면도 및 단면도이다.
먼저 도 4a를 참조하면, 소정의 금속을 절연 기판(100) 전면에 증착하고 마 스크를 이용하여 패턴하고, 현상함으로써, 게이트 배선(90)과 게이트전극(110) 및 스토리지 캐패시터의 제 1전극(130)을 형성한다.
단, 본 발명의 경우 상기 스토리지 캐패시터 제 1전극(130)은 게이트 배선(90) 및 게이트 전극(110)과 달리 요철 형성을 갖도록 형성됨을 특징으로 하며, 이를 위해 상기 제 1 전극(130) 상부에 위치하는 마스크는 게이트 배선 및 게이트 전극 패턴을 형성하기 위한 마스크와 달리 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)를 이용하여 노광을 수행한다.
다음으로는 도 4b에 도시된 바와 같이 상기 게이트 라인(90) 등이 형성된 기판(100) 상에 게이트 절연막(132)과, 비정질 반도체층(실리콘층)과 불순물이 함유된 비정질 반도체층(실리콘층)과 도전성 금속층을 증착하고, 포토 및 식각 공정을 통해 상기 게이트 라인(90)과 교차하여 화소영역을 정의하는 데이터 라인(92)과, 상기 데이터 라인(90)에서 수직하게 소정면적으로 돌출 형성된 소스전극(114)과, 이와 소정 간격 이격된 드레인 전극부(116, 136)를 형성한다.
이 때, 상기 드레인 전극부는 상기 스토리지 캐패시터의 제 1전극(130)과 중첩될 수 있도록 넓은 면적으로 형성되며, 이에 상기 제 1전극과 중첩되는 영역에 형성되는 드레인 전극부는 스토리제 캐패시터의 제 2전극(136)이 된다.
그 다음 상기 패턴된 금속층을 식각 방지막으로 하여 노출된 불순물 비정질 실리콘층을 식각하여, 상기 소스전극(114)과 드레인전극(116) 상에 상기 비정질 실리콘층이 노출되도록 함으로써 액티브층(112)을 구현하고, 이를 통해 게이트 전극(110), 소스/드레인 전극(114, 116) 및 액티브층(112)을 구성되는 박막트랜지스터 가 형성된다.
다음으로 도 4c에 도시된 바와 같이 상기 데이터 라인(92) 등이 형성된 기판 상에 절연물질로 보호층(140)을 형성한 후 패턴하여, 상기 드레인전극부(116, 136) 상부에 콘택홀(117)을 형성하고, 상기 콘택홀을 통해 상기 드레인전극부와 접촉하는 화소전극(120)을 형성한다.
즉, 상기 화소전극(120)은 상기 콘택홀(117)을 통해 드레인 전극부와 전기적으로 접속하게 되며, 이에 따라 스토리지 캐패시터의 제 2전극(136)과도 전기적으로 연결되는 것이다.
결과적으로 본 발명은 상기 스토리지 캐패시터의 제 1전극(130)이 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)에 의한 노광 공정을 통해 요철 형상을 갖도록 함으로써, 스토리지 캐패시터의 제 1전극 면적이 증가되는 효과를 얻을 수 있게 되고, 또한, 본 발명은 스토리지 캐패시터의 제 2전극(136)으로 화소 전극이 아닌 상기 드레인 전극부를 사용하여 스토리지 캐패시터의 양 전극간 간격을 줄일 수 있게 되어 스토리지 캐패시터의 정전용량을 더욱 증가시킬 수 있게 됨을 특징으로 한다.
따라서, 각 화소 영역마다 필요한 정전용량의 값이 정해져 있을 경우, 본 발명에 의하면 종래에 비해 좁은 면적의 스토리지 캐패시터를 통해 종래와 동일한 정전용량 값을 얻을 수 있으므로 결과적으로 개구율을 확대시키는 효과를 얻을 수 있으며, 이에 따라 액정표시장치의 전체 휘도 또한 증가하게 된다.
이와 같은 본 발명에 의하면, 스토리지 캐패시터의 제 1전극을 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)를 이용하여 요철형상으로 형성하여 실제 면적을 넓히고, 스토리지 캐패시터의 제 2전극을 화소전극과 전기적으로 연결되는 드레인 전극 영역을 사용하여 제 1 및 제 2전극간의 거리를 좁혀 전체적으로 스토리지 캐패시터의 정전용량을 증가시키는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
Claims (11)
- 기판 상에 형성되는 다수의 게이트 배선 및 상기 게이트 배선에 교차하도록 다수 형성되는 데이터 배선과;상기 게이트 배선 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와;상기 게이트 배선에 평행하고 요철 형상 패턴으로 형성되는 스토리지 캐패시터 제 1전극과;상기 박막트랜지스터의 드레인 전극과 일체형으로 이루어지며 상기 제 1전극 상에 형성되는 스토리지 캐패시터 제 2전극과;상기 드레인 전극과 전기적으로 연결되는 화소 전극이 포함되며,상기 스토리지 캐패시터 제 1전극의 요철 형상 패턴은 마스크 공정 시 상기 제 1전극이 형성되는 영역에 대하여 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)에 의한 노광을 통해 형성됨을 특징으로 하는 액정표시장치 어레이 기판.
- 제 1항에 있어서,상기 스토리지 캐패시터 제 1전극은 게이트 배선을 형성하는 물질과 동일 물질로 형성됨을 특징으로 하는 액정표시장치 어레이 기판.
- 제 1항에 있어서,상기 스토리지 캐패시터 제 1전극은 게이트 배선과 동일한 층에 형성됨을 특징으로 하는 액정표시장치 어레이 기판.
- 제 1항에 있어서,상기 스토리지 캐패시터 제 1전극 및 스토리지 캐패시터 제 2전극 사이에는 절연층이 형성됨을 특징으로 하는 액정표시장치 어레이 기판.
- 제 4항에 있어서,상기 절연층은 게이트 절연막임을 특징으로 하는 액정표시장치 어레이 기판.
- 삭제
- 제 1항에 있어서,상기 박막트랜지스터(T)는 게이트전극, 소스전극 및 드레인전극과 액티브층으로 구성되고, 상기 소스전극은 상기 데이터 배선과 연결되며 상기 게이트전극은 상기 데이터배선과 교차하여 상기 화소영역을 정의하는 게이트배선과 연결되도록 구성됨을 특징으로 하는 액정표시장치 어레이 기판.
- 기판 상에 다수의 게이트 배선 및 상기 게이트 배선에 평행하게 요철 형상 패턴의 스토리지 캐패시터 제 1전극이 형성되는 단계와;상기 게이트 배선 및 스토리지 캐패시터 제 1전극 상에 절연막이 형성되는 단계와;상기 절연막 상에 다수의 게이트 배선과 교차하는 다수의 데이터 배선 및 상기 스토리지 캐패시터 제 1전극과 중첩되도록 스토리지 캐패시터 제 2전극이 형성되는 단계가 포함되며,상기 스토리지 캐패시터 제 1전극의 요철 형상 패턴은 마스크 공정 시 상기 제 1전극이 형성되는 영역에 대하여 위상 쉬프트 마스크(Phase Shift Mask) 또는 슬릿 마스크(Slit Mask)에 의한 노광을 통해 형성됨을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
- 삭제
- 제 8항에 있어서,상기 보호막 상의 상기 게이트 배선 및 데이터 배선의 교차에 의해 정의되는 화소 영역에 화소 전극이 형성되는 단계가 더 포함됨을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
- 제 10항에 있어서,상기 화소 전극은 보호막의 소정 위치에 형성된 콘택홀을 통해 스토리지 제 2전극과 일체로 연결된 드레인 전극과 전기적으로 연결됨을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112596A KR100754126B1 (ko) | 2005-11-23 | 2005-11-23 | 액정표시장치 어레이 기판 및 그 제조방법 |
| JP2006165927A JP2007140463A (ja) | 2005-11-23 | 2006-06-15 | 液晶表示装置アレイ基板及びその製造方法 |
| US11/520,507 US7868338B2 (en) | 2005-11-23 | 2006-09-12 | Liquid crystal display array board and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112596A KR100754126B1 (ko) | 2005-11-23 | 2005-11-23 | 액정표시장치 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070054516A KR20070054516A (ko) | 2007-05-29 |
| KR100754126B1 true KR100754126B1 (ko) | 2007-08-30 |
Family
ID=38203336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050112596A KR100754126B1 (ko) | 2005-11-23 | 2005-11-23 | 액정표시장치 어레이 기판 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7868338B2 (ko) |
| JP (1) | JP2007140463A (ko) |
| KR (1) | KR100754126B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989813B2 (en) | 2008-01-02 | 2011-08-02 | Samsung Electronics Co., Ltd. | Display apparatus with storage electrodes having concavo-convex features |
| US8535995B2 (en) | 2011-01-11 | 2013-09-17 | Samsung Display Co., Ltd. | Method of manufacturing organic light-emitting display device |
| US10700150B2 (en) | 2017-06-14 | 2020-06-30 | Samsung Display Co., Ltd. | Unit pixel and organic light emitting display device including the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2172804B1 (en) | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| KR101652693B1 (ko) | 2008-10-03 | 2016-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20120071961A (ko) * | 2010-12-23 | 2012-07-03 | 삼성모바일디스플레이주식회사 | 평판표시장치 |
| KR102257978B1 (ko) * | 2014-03-17 | 2021-05-31 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN105575976A (zh) * | 2015-12-21 | 2016-05-11 | 深圳市华星光电技术有限公司 | 像素单元以及阵列基板 |
| CN105789328A (zh) * | 2016-05-19 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种图案对、tft及其制作方法、掩膜版 |
| US11289475B2 (en) | 2019-01-25 | 2022-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337348A (ja) * | 2000-05-30 | 2001-12-07 | Toshiba Corp | アレイ基板およびその製造方法 |
| KR20020088451A (ko) * | 2001-05-17 | 2002-11-29 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치 |
| KR20030057142A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054138U (ja) * | 1991-06-28 | 1993-01-22 | 沖電気工業株式会社 | アクテイブマトリクス型液晶パネル |
| US5213992A (en) * | 1991-10-02 | 1993-05-25 | Industrial Technology Research Institute | Rippled polysilicon surface capacitor electrode plate for high density DRAM |
| JP3139154B2 (ja) * | 1992-08-19 | 2001-02-26 | セイコーエプソン株式会社 | 液晶装置及びその製造方法 |
| KR960005246B1 (ko) * | 1992-10-21 | 1996-04-23 | 현대전자산업주식회사 | 캐패시터의 저장전극 제조방법 |
| JPH0713196A (ja) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
| JP4065645B2 (ja) * | 2000-03-30 | 2008-03-26 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3344418B2 (ja) * | 2000-11-10 | 2002-11-11 | 松下電器産業株式会社 | 露光装置、半導体薄膜、薄膜トランジスタ、液晶表示装置、ｅｌ表示装置およびその製造方法 |
| KR100699987B1 (ko) * | 2001-08-06 | 2007-03-26 | 삼성에스디아이 주식회사 | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 |
| JP2003215635A (ja) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
| KR20030075046A (ko) | 2002-03-15 | 2003-09-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2003295220A (ja) * | 2002-03-29 | 2003-10-15 | Sharp Corp | 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法 |
| KR20040036987A (ko) * | 2002-10-25 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100498543B1 (ko) * | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2004258366A (ja) * | 2003-02-26 | 2004-09-16 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
-
2005
- 2005-11-23 KR KR1020050112596A patent/KR100754126B1/ko not_active IP Right Cessation
-
2006
- 2006-06-15 JP JP2006165927A patent/JP2007140463A/ja active Pending
- 2006-09-12 US US11/520,507 patent/US7868338B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337348A (ja) * | 2000-05-30 | 2001-12-07 | Toshiba Corp | アレイ基板およびその製造方法 |
| KR20020088451A (ko) * | 2001-05-17 | 2002-11-29 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치 |
| KR20030057142A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989813B2 (en) | 2008-01-02 | 2011-08-02 | Samsung Electronics Co., Ltd. | Display apparatus with storage electrodes having concavo-convex features |
| US8535995B2 (en) | 2011-01-11 | 2013-09-17 | Samsung Display Co., Ltd. | Method of manufacturing organic light-emitting display device |
| US10700150B2 (en) | 2017-06-14 | 2020-06-30 | Samsung Display Co., Ltd. | Unit pixel and organic light emitting display device including the same |
| US11316002B2 (en) | 2017-06-14 | 2022-04-26 | Samsung Display Co., Ltd. | Unit pixel and organic light emitting display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070054516A (ko) | 2007-05-29 |
| JP2007140463A (ja) | 2007-06-07 |
| US20070161184A1 (en) | 2007-07-12 |
| US7868338B2 (en) | 2011-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI274206B (en) | Four color liquid crystal display and panel therefor | |
| US8455870B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| TWI383504B (zh) | 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法 | |
| US7586551B2 (en) | Array substrate of liquid crystal display device and manufacturing method thereof | |
| TWI395039B (zh) | 液晶顯示器 | |
| US7868338B2 (en) | Liquid crystal display array board and method of fabricating the same | |
| US7943937B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US6606141B2 (en) | Liquid crystal display device and a manufacturing method thereof | |
| US20090073367A1 (en) | Array substrate and display panel having the same | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JP2004199062A (ja) | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| US8378944B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| US7911572B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2007140458A (ja) | 液晶表示装置アレイ基板及びその製造方法 | |
| KR101085139B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100491821B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2005107526A (ja) | Ｏｃｂモード液晶表示装置 | |
| KR101017157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20030075046A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100928491B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060067281A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100463869B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100959990B1 (ko) | 액정표시장치 및 그 제조방법 | |
| WO2014038501A1 (ja) | アクティブマトリクス基板、及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |