KR100733422B1 - 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로 - Google Patents

Abstract

본 발명의 목적은 온도 변화에 따른 기준 전압(Vref)의 미세한 변화까지 조정함으로서 일정한 기준전압을 출력하는 밴드갭 기준전위 발생장치를 제공하기 위한 것으로, 이를 위한 본 발명의 BGR회로는 기준전압출력노드, 상기 기준전압출력노드와 접지전원단 사이에 접속되어 전류를 분배하고, 제1전압과 제2전압을 제공하는 전류분배수단, 상기 제1전압과 상기 제2전압을 비교하여 연산증폭신호를 출력하는 연산증폭수단, 공급전원단과 상기 기준전압출력노드 사이에 접속되고 상기 연산증폭신호에 응답하여 상기 전류분배수단에 전류를 공급하는 전류공급수단, 및 상기 연산증폭신호의 출력노드에 연결되어 온도가 증가함에 따라 저항값이 증가하여 상기 연산증폭신호의 전압 레벨을 증가시키는 가변저항을 포함한다.

밴드갭 기준전위 발생장치, 가변저항

Description

연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로{OPERATION AMPLIFIER AND BAND GAP REFERENCE VOLTAGE GENERATION CIRUCIT}

도1은 종래의 BGR회로의 회로도.

도2는 본 발명에 따른 밴드갭 기준 전압 발생장치의 회로도.

도3은 전류공급부의 피모스트랜지스터의 게이트에 인가되는 전압과 온도와의 관계를 나타내는 그래프.

도4는 종래의 BGR의 회로와 본 발명의 BGR의 회로의 기준전압 시뮬레이션도.

도5는 종래의 BGR회로와 본 발명의 BGR회로의 다양한 온도에 따른 기준 전압과 전압 전원의 관계에 대한 시뮬레이션도.

본 발명은 반도체 집적 회로에 관한 것으로, 특히 온도 변화에 둔감한 밴드갭 기준 전압 발생 회로에 관한 것이다.

밴드갭 기준 전압 발생 회로(Band Gap Reference Voltage Generation Circuit: 이하 BGR회로라 한다)는 반도체 집적회로에 채용되어 안정된 바이어스를 공급한다. BGR회로는 주로 아날로그-디지털 변환부(Analog-Digital Converter: ADC) 또는 디지털 아날로그 변환부(Digital-Analog Converter: DAC)의 기준 전압을 제공하고 온도나 공정변화에 안정적인 특징을 가진다. 최근 들어, 배터리로 동작되는 휴대용 장치들이 널리 보급됨에 다라 저전력 및 저전원 동작에 대한 요구들이 증가되고 있다. 이에 따라, 전원 전압(Vcc)레벨이 1.5V내지 2.0V정도로 낮아짐에 따라 BGR회로에서 발생되는 기준 전압의 레벨 또한 1.25V내지는 1.0V 정도 이하로 낮추어질 것으로 기대한다. 이러한 BGR회로는 통상적으로 바이폴라트랜지스터의 정션전압 특성(에미터-베이스간의 정션전압)및 열전압 특성(VT=kT/q)을 이용하여 공정변화 및 온도변화에 관계없이 이러한 레벨의 기준전압(Vref)을 출력하게 된다.

도1은 종래의 BGR회로의 회로도이다. 도1을 참조하면, BGR회로는 연산 증폭기(OP AMP), 한 개의 모스 트랜지스터(MP), 두개의 바이폴라 트랜지스터(Q1, Q2), 그리고 저항들(R1, R2, R3)로 구성되어 있다. BGR회로는 연산 증폭기(OP AMP)의 출력전압에 따라 모스트랜지스터(MP)의 턴온 정도가 변화하게 되어 모스트랜지스터(MP)를 통해 저항으로 공급되는 전류량이 조정된다. 이 동작은 연산 증폭기(OP AMP)의 두 입력단에 같은 레벨의 전압레벨이 인가될 때까지 계속되며, 연산 증폭기(OP AMP)의 두 입력단에 같은 전압레벨이 인가되면 일정한 레벨의 기준전압(Vref)이 저항(R1, R2)의 공통노드에 인가되어 생성되게 된다. 이하 기준전압(Vref)이 가지는 전압레벨을 수식으로 살펴본다. 통상 바이폴라 트랜지스터(Q1, Q2)에 흐르는 전류량은 아래의 수학식1과 같이 표현된다.

여기서 VT는 열전압을 말하며 절대온도에 비례하는 전압으로서 kT/q를 나타내는 것이다. q는 전하량이고, k는 볼쯔만 상수이다.

계속해서 살펴보면 연산증폭기(OP AMP)의 두 입력단에 인가되는 전압이 동일하다면 저항(R3)에 흐르는 전류는 수학식2와 같이 표현된다.

한편 N:1의 비율을 갖는 바이폴라트랜지스터(Q1, Q2)에 흐르는 전류량은 각각 아래의 수학식3과 같이 표현된다.

여기서 수학식3과 IQ1/IQ2=R1/R2(연산증폭기의 두 입력단이 같은 전압레벨임을 이용)을 이용하면 두 바이폴라 트랜지스터간의 베이스-에미터 전압차이는 아래의 수학식4와 같고, 기준전압(Vref)은 수학식5와 같이 표현된다.

기준전압(Vref)을 나타내는 수학식5를 살펴보면 기준전압(Vref)은 온도에 대하여 약 -2mV정도의 음의 계수를 갖고 VT가 양의 계수를 갖고 있으므로, (R2/R3)ln(NR2/R1)의 계수를 조정함으로써 온도 변화에 둔감한 기준전압(Vref)을 만들 수 있다. 종래의 BGR회로는 연산 증폭기(OP AMP)의 출력전압에 따라 모스트랜지스터(MP)의 턴온 정도가 변화하게 되어 모스트랜지스터(MP)를 통해 저항(R1, R2, R3)으로 공급되는 전류량이 조정된다.

하지만 상술한 바와 같이 동작하는 종래의 BGR회로는 상기 수학식5에 나타난바와 같이 일정한 온도 범위하에서 일정한 기준전압을 생성하도록 조정된 고정저항(R1, R2, R3)만으로는 미세한 온도변화에 따른 기준전압(Vref)의 작은 변화까지 잡아주는 것은 어렵다는 문제점이 있었다.

상기 문제점을 해결하기 위하여 본 발명의 목적은 온도 변화에 따른 기준 전압(Vref)의 미세한 변화까지 조정함으로서 일정한 기준전압을 출력하는 밴드갭 기준전압 발생회로를 제공하는데 있다.

본 발명의 다른 목적은 온도변화에 따라 연산증폭출력신호의 전압 레벨을 조절 가능한 연산증폭기를 제공하는데 있다.

본 발명은 상기 목적을 달성하기 위하여 기준전압출력노드;상기 기준전압출력노드와 접지전원단 사이에 접속되어 전류를 분배하고, 제1전압과 제2전압을 제공하는 전류분배수단; 상기 제1전압과 상기 제2전압을 비교하여 연산증폭신호를 출력하는 연산증폭수단; 공급전원단과 상기 기준전압출력노드 사이에 접속되고 상기 연산증폭신호에 응답하여 상기 전류분배수단에 전류를 공급하는 전류공급수단; 및 상기 연산증폭신호의 출력노드에 연결되어 온도가 증가함에 따라 저항값이 증가하여 상기 연산증폭신호의 전압 레벨을 증가시키는 가변저항을 포함하는 밴드갭 기준 전압 발생회로를 제공한다.

또한, 기준전압출력노드;상기 기준전압출력노드와 접지전원단 사이에 접속되어 전류를 분배하고, 제1전압과 제2전압을 제공하는 전류분배수단; 상기 제1전압과 상기 제2전압을 비교하여 연산증폭신호를 출력하는 연산증폭수단; 공급전원단과 상기 기준전압출력노드 사이에 접속되고 상기 연산증폭신호에 응답하여 상기 전류분배수단에 전류를 공급하는 전류공급수단; 및 상기 연산증폭신호의 출력노드에 연결되어 온도가 감소함에 따라 저항값이 감소하여 상기 연산증폭신호의 전압 레벨을 감소시키는 가변저항을 포함하는 밴드갭 기준 전압 발생회로를 제공한다.

또한, 연산증폭신호의 출력노드;제1전압과 제2전압을 게이트로 입력받는 차 동입력 트랜지스터부;전원공급단과 상기 차동입력 트랜지스터부사이에 접속된 전류 미러형 부하부;바이어스 전압에 응답하여 접지전압과 상기 차동입력 트랜지스터부사이에 접속된 전류싱크부;및 상기 차동입력 트랜지스터부의 소스와 상기 연산증폭신호의 출력노드사이에 접속된 가변저항을 포함하는 것을 특징으로 하는 연산증폭기를 제공한다.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.

도2는 본 발명에 따른 밴드갭 기준 전압 발생장치이다. 도2를 참조하면, 본 발명이 제안하는 밴드갭 기준 전압 발생장치는 기준전압출력노드(N1), 상기 기준전압출력노드(N1)와 접지전원단사이에 접속되어 전류를 분배하고, 제1전압(Va)과 제2전압(Vb)을 제공하는 전류분배부(100), 상기 제1전압(Va)과 상기 제2전압(Vb)을 비교하여 연산증폭신호를 출력하는 연산증폭기(200), 공급전원단(Vdd)과 상기 기준전압출력노드(N1)사이에 접속되고 상기 연산증폭신호에 응답하여 상기 전류분배부(200)에 전류를 공급하는 전류공급부(300), 상기 연산증폭신호의 출력노드(N2)에 연결되어 온도가 증가, 감소함에 따라 저항값이 증가, 감소하여 상기 연산증폭신호의 전압 레벨을 증가, 감소시키는 가변저항(400)을 포함한다.

가변저항(400)을 제외한 나머지 구성부분에 대하여는 그 구성과 동작이 종래 BGR회로와 실질적으로 동일하므로 그에 대한 상세한 설명은 생략하고 가변저항(400)을 포함한 연산증폭기(200)를 중심으로 설명하도록 하겠다.

연산증폭기(200)은 제1전압(Va)을 인가받는 입력트랜지스터(MN1)를 포함하고 가변저항(400)은 연산증폭신호의 출력노드(N2)와 제1전압(Va)을 인가받는 입력트랜지스터(MN1)의 드레인 사이에 소스-드레인 경로가 접속되고 게이트로 공급전압(Vdd)을 인가받는 NMOS트랜지스터(MN3)로 구성할 수 있다.

연산증폭기(200)은 연산증폭신호의 출력노드(N2), 제1전압(Va)과 제2전압(Vb)을 게이트로 입력받는 차동입력 트랜지스터부(210 : MN1, MN2), 전원공급단(Vdd)과 상기 차동입력 트랜지스터부사이에 접속된 전류 미러형 부하부(220 : MP1, MP2), 바이어스 전압(Vbias)에 응답하여 접지전압과 상기 차동입력 트랜지스터부(210 : MN1, MN2)사이에 접속된 전류싱크부(230)를 포함한다. 연산증폭기(200)의 동작은 다음과 같다.

제2전압(Vb)의 전압레벨이 제1전압(Va)의 전압레벨보다도 높은 경우에는 제1앤모스트랜지스터(MN1)의 컨덕턴스가 제2앤모스트랜지스터(MN2)의 컨덕턴스보다도 커진다. 제2피모스트랜지스터(MP2)가 제2앤모스트랜지스터(MN2)의 구동전류를 공급하고, 이 제2피모스트랜지스터(MP2)를 흐르는 전류와 동일한 크기의 전류가 제1피모스트랜지스터(MP1)를 통해 흐르고, 제1앤모스트랜지스터(MN1)를 통해 방전된다. 따라서, 연산증폭기(200)의 출력단(N2)의 전압이 하강하게 된다. 반대로 제2전압(Vb)의 전압레벨이 제1전압(Va)의 전압레벨보다도 낮을 경우에는 제2앤모스트랜지스터(MN2)의 컨덕턴스가 제1앤모스트랜지스터(MN1)의 컨덕턴스보다 커지고, 제2앤모스트랜지스터(MN2)에는 제1앤모스트랜지스터(MN1)보다 큰 전류가 흐른다. 이 상태에서는 제1앤모스트랜지스터(MN1)는 전류를 방전할 수 없고, 연산증폭기(200)의 출력단(N2)의 전압은 상승하게 된다.

본 발명은 상술한 바와 같이 동작하는 연산증폭기(200)에 가변저항(400)을 제1앤모스트랜지스터(MN1)와 상기 연산증폭기(200)의 출력단(N2)사이에 삽입시킴으로서, 온도가 증가함에 따라 가변저항(400)이 증가하여 연산증폭기(200)의 출력단(N2)전압 즉, 상기 제3피모스트랜지스터(MP3)의 게이트에 인가되는 전압이 상대적으로 상승하게 하여 기준전압(Vref)을 감소시킨다. 반면, 온도가 감소함에 따라 가변 저항(400)이 감소하여 연산증폭기(200)의 출력단(N2)의 전압, 즉 상기 제3피모스트랜지스터(MP3)의 게이트에 인가되는 전압이 상대적으로 하강하게 하여 기준전압(Vref)을 증가시킨다. 따라서, 온도가 상승함에 따라 본 발명의 기준전압(Vref)이 감소하는 비율이 종래의 BGR회로의 기준전압(Vref)이 감소하는 비율보다 상대적으로 감소하고 한편, 온도가 낮아짐에 따라서 본 발명의 기준전압(Vref)이 증가하는 비율이 종래의 BGR회로의 기준전압(Vref)이 증가하는 비율보다 상대적으로 감소하게 된다. 따라서 온도가 변화될 때 기준전압(Vref)의 변동(variation)이 종래의 BGR의 기준전압(Vref)의 변동보다 작아지게 된다.

전류공급부(300)은 전원공급단(Vdd)과 기준전압출력노드(N1)사이에 소스-드레인 경로가 접속되고 게이트로 연산증폭신호를 인가받는 PMOS트랜지스터(MP3)를 포함한다. 따라서, 연산증폭기(200)의 증감하는 출력전압, 즉 연산증폭신호에 따라 모스트랜지스터(MP3)의 턴온(turn on) 정도가 변화하게 되어 모스트랜지스터(MP3)를 통해 전류분배부(100)으로 공급되는 전류량이 조정된다.

전류분배부(100)은 기준전압출력노드(N1)로부터 접지전원(Vdd)에 직렬로 접 속된 제1저항(R1) 및 제1다이오드(D1), 기준전압출력노드(N1)로부터 접지전원에 직렬로 접속된 제2저항(R2), 제3저항(R3) 및 제2다이오드군(D2)을 포함하며, 제1저항(R1) 및 제1다이오드(D1)의 접속노드를 제1전압(Va)의 출력노드(N3)로 하고, 제2저항(R2) 및 제3저항(R3)의 접속노드를 제2전압(Vb)의 출력노드(N4)로 한다.

도3은 전류공급부의 피모스트랜지스터의 게이트에 인가되는 전압과 온도와의 관계를 나타내는 그래프이다. 도3을 참조하면 온도가 증가함에 따라 본 발명의 전류공급부의 피모스트랜지스터의 게이트에 인가되는 전압(Vdrv)이 종래 기술의 전류공급부의 피모스트랜지스터의 게이트에 인가되는 전압(Vdrv)보다 상대적으로 증가함을 알 수 있다.

도4는 종래의 BGR의 회로와 본 발명의 BGR의 회로의 기준전압 시뮬레이션도이다. 온도가 -40도이고 전원전압이 0V에서 5V로 변동할때 기준전압(Vref)의 변동폭을 보여주고 있다. 도4를 참조하면 1.25V를 기준으로 하여 본 발명의 기준전압(Vref)변동폭이 종래의 기술회로의 기준전압(Vref)변동폭보다 적음을 알 수 있다. 또한, 온도를 -40에서 125도로 변화시 기준전압(Vref)의 변화가 온도가 상승함에 따라서 본 발명의 기준전압(Vref)이 종래의 BGR회로의 기준전압(Vref)이 감소하는 비율보다 상대적으로 감소하여 기준전압(Vref)이 감소한다. 한편, 온도가 낮아짐에 따라 본 발명의 기준전압(Vref)이 종래의 BGR회로의 기준전압(Vref)이 증가하는 비율보다 상대적으로 감소함을 볼 수 있다.

도5는 종래의 BGR회로와 본 발명의 BGR회로의 다양한 온도에 따른 기준 전압과 전압 전원의 관계에 대한 시뮬레이션도이다. 도5를 참조하면 종래의 도5는 종래 의 BGR회로보다 본 발명의 BGR회로가 전압 변동폭이 더 적음을 알 수 있다.

한편 본 발명에서의 가변저항(400)을 포함하는 연산증폭기(200)는 밴드갭 기준전위 발생장치이외에 다른 장치에도 적용할 수 있다. 특히, 온도에 대하여 전압레벨이 증감하는 연산증폭신호를 사용하는 모든 디바이스에 응용될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 성이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 BGR회로로부터 출력되는 기준전압이 전원 전압 레벨 변화에 둔감하도록 하는 효과가 있다.

Claims (12)

1. 기준전압출력노드;

   상기 기준전압출력노드와 접지전원단 사이에 접속되어 전류를 분배하고, 제1전압과 제2전압을 제공하는 전류분배수단;

   상기 제1전압과 상기 제2전압을 비교하여 연산증폭신호를 출력하는 연산증폭수단;

   공급전원단과 상기 기준전압출력노드 사이에 접속되고 상기 연산증폭신호에 응답하여 상기 전류분배수단에 전류를 공급하는 전류공급수단; 및

   상기 연산증폭신호의 출력노드에 연결되어 온도가 증가함에 따라 저항값이 증가하여 상기 연산증폭신호의 전압 레벨을 증가시키는 가변저항

   을 포함하는 밴드갭 기준 전압 발생회로.
2. 제1항에 있어서,

   상기 연산증폭수단은 제1전압을 인가받는 입력트랜지스터를 포함하고,

   상기 가변저항은 상기 연산증폭신호의 출력노드와 상기 제1전압을 인가받는 입력트랜지스터의 드레인 사이에 소스-드레인 경로가 접속되고 게이트로 공급전압을 인가받는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
3. 제1항에 있어서,

   상기 연산증폭수단은,

   연산증폭신호의 출력노드;

   제1전압과 제2전압을 게이트로 입력받는 차동입력 트랜지스터부;

   전원공급단과 상기 차동입력 트랜지스터부사이에 접속된 전류 미러형 부하부;및

   바이어스 전압에 응답하여 구동하고 접지전압과 상기 차동입력 트랜지스터부사이에 접속된 전류싱크부

   를 포함하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
4. 제1항에 있어서,

   상기 전류공급수단은,

   상기 전원공급단과 상기 기준전압출력노드사이에 소스-드레인 경로가 접속되고 게이트로 상기 연산증폭신호를 인가받는 피모스트랜지스터를 포함하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
5. 제1항에 있어서,

   상기 전류분배수단은,

   상기 기준전압출력노드로부터 상기 접지전원에 직렬로 접속된 제1저항 및 제1다이오드;및

   상기 기준전압출력노드로부터 상기 접지전원에 직렬로 접속된 제2저항, 제3저항 및 제2다이오드군을 포함하며,

   상기 제1저항 및 제1다이오드의 접속노드를 상기 제1전압의 출력노드로 하고, 상기 제2저항 및 제3저항의 접속노드를 상기 제2전압의 출력노드로 하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 연산증폭신호의 출력노드;

    제1전압과 제2전압을 게이트로 입력받는 차동입력 트랜지스터부;

    전원공급단과 상기 차동입력 트랜지스터부사이에 접속된 전류 미러형 부하부;

    바이어스 전압에 응답하여 접지전압과 상기 차동입력 트랜지스터부사이에 접속된 전류싱크부;및

    상기 차동입력 트랜지스터부의 소스와 상기 연산증폭신호의 출력노드사이에 접속된 가변저항

    을 포함하는 것을 특징으로 하는 연산증폭기.
12. 제11항에 있어서,

    상기 가변저항은,

    상기 연산증폭신호의 출력노드와 상기 차동입력 트랜지스터부의 드레인사이에 소스-드레인 경로가 접속되고 게이트로 공급전압을 인가 받는 앤모스트랜지스터인 것을 특징으로 하는 연산증폭기.

Images