KR100719704B1 - 유기 발광표시장치 및 그 제조방법 - Google Patents

유기 발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100719704B1
KR100719704B1 KR1020050084880A KR20050084880A KR100719704B1 KR 100719704 B1 KR100719704 B1 KR 100719704B1 KR 1020050084880 A KR1020050084880 A KR 1020050084880A KR 20050084880 A KR20050084880 A KR 20050084880A KR 100719704 B1 KR100719704 B1 KR 100719704B1
Authority
KR
South Korea
Prior art keywords
transistor
impurity
light emitting
organic light
storage capacitor
Prior art date
Application number
KR1020050084880A
Other languages
English (en)
Other versions
KR20070030090A (ko
Inventor
엄기명
배성식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050084880A priority Critical patent/KR100719704B1/ko
Publication of KR20070030090A publication Critical patent/KR20070030090A/ko
Application granted granted Critical
Publication of KR100719704B1 publication Critical patent/KR100719704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소의 누설전류를 방지할 수 있도록 한 유기 발광표시장치에 관한 것이다.
본 발명에 따른 유기 발광표시장치는 유기 발광다이오드와, 현재 주사선으로 주사신호가 공급될 때 턴-온되며, 제1 불순물로 도핑된 소스 및 드레인 영역이 구비되는 반도체층을 포함하는 제1 트랜지스터와, 상기 제1 트랜지스터가 턴-온될 때 데이터선으로부터 공급되는 데이터신호에 대응되는 전압을 충전하며, 일측 단자가 상기 제1 불순물과 다른 타입의 제2 불순물로 도핑된 반도체층으로 이루어지는 스토리지 커패시터와, 상기 스토리지 커패시터에 충전된 전압에 대응되는 전류를 상기 유기 발광다이오드로 공급하기 위한 제2 트랜지스터를 구비하며, 상기 제1 트랜지스터의 소스 또는 드레인 영역과 상기 스토리지 커패시터의 반도체층이 서로 접합되도록 형성된 화소를 구비한다.
이러한 구성에 의하여, 화소에 누설전류가 발생하는 것을 방지할 수 있다.

Description

유기 발광표시장치 및 그 제조방법{Organic Light Emitting Display and Method for Fabricating the Same}
도 1은 일반적인 유기 발광표시장치의 화소를 나타내는 회로도이다.
도 2는 본 발명의 실시예에 의한 유기 발광표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다.
도 4는 도 3에 도시된 제1 트랜지스터, 제1 노드 및 스토리지 커패시터의 측단면도이다.
도 5는 본 발명의 다른 실시예에 의한 유기 발광표시장치를 나타내는 도면이다.
도 6은 도 5에 도시된 화소의 일례를 나타내는 회로도이다.
도 7은 도 6에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 210, 510: 화소 150, 250, 550: 화소회로
200, 500: 화소부 220, 520: 주사 구동부
230, 530: 데이터 구동부
300: 제1 트랜지스터, 제1 노드 및 스토리지 커패시터
310: 기판 320: 버퍼층
330a: 소스 및 드레인 영역 330b: 채널 영역
335, 355: 스토리지 커패시터의 단자 340: 게이트 절연막
350: 게이트 전극 360: 층간절연막
370: 컨택홀 380: 소스 및 드레인 전극
본 발명은 유기 발광표시장치 및 그 제조방법에 관한 것으로, 특히 화소의 누설전류를 방지할 수 있도록 한 유기 발광표시장치 및 그 제조방법에 관한 것이다.
최근, 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나고 응답속도가 빠른 발광 표시장치가 주목받고 있다.
이러한 발광 표시장치로는 유기 발광다이오드(Organic Light Emitting Diode, OLED)를 이용한 유기 발광 표시장치와 무기 발광다이오드(Light Emitting Diode, LED)를 이용한 무기 발광표시장치가 있다. 유기 발광다이오드는 애노드 전 극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다. 무기 발광다이오드는 유기 발광다이오드와 달리 무기물인 발광층, 일례로 PN 접합된 반도체로 이루어진 발광층을 포함한다.
도 1은 일반적인 유기 발광표시장치의 화소를 나타내는 회로도이다.
도 1을 참조하면, 일반적인 유기 발광표시장치의 화소(110)는 유기 발광다이오드(OLED)와, 주사선(Sn), 데이터선(Dm), 제1 전원(ELVdd) 및 유기 발광다이오드(OLED)에 접속되는 화소회로(150)를 구비한다.
유기 발광다이오드(OLED)의 애노드 전극은 화소회로(150)에 접속되고, 캐소드 전극은 제2 전원(ELVss)에 접속된다.
화소회로(150)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 구비한다.
제1 트랜지스터(M1)의 제1 전극은 데이터선(Dm)과 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 주사선(Sn)과 접속된다. 이와 같은 제1 트랜지스터(M1)는 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)으로 공급되는 데이터신호를 제1 노드(N1)로 공급한다.
제2 트랜지스터(M2)의 제1 전극은 제1 전원(ELVdd)에 접속되고, 제2 전극은 유기 발광다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVdd)으로부터 유기 발광다 이오드(OLED)의 애노드 전극으로 흐르는 전류를 제어한다.
스토리지 커패시터(Cst)의 일측 단자는 제1 노드(N1)에 접속되고, 다른측 단자는 제1 전원(ELVdd) 및 제2 트랜지스터(M2)의 제1 전극에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 주사선(Sn)에 주사신호가 공급될 때 제1 노드(N1)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임동안 유지한다.
화소(110)의 동작과정을 상세히 설명하면, 먼저 주사선(Sn)에 주사신호가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 데이터선(Dm)으로 공급되는 데이터신호가 제1 트랜지스터(M1)를 경유하여 제1 노드(N1)로 공급된다. 제1 노드(N1)에 데이터신호가 공급되면 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 충전된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 데이터신호에 대응되는 전압)에 대응하여 제1 전원(ELVdd)으로부터 유기 발광다이오드(OLED)로 흐르는 전류를 제어하고, 이에 따라 유기 발광다이오드(OLED)가 발광하여 영상을 표시하게 된다.
이와 같은 화소(110)가 안정적으로 구동되기 위해서는 제1 트랜지스터(M1)가 턴-오프되었을 때 스토리지 커패시터(Cst)에 충전된 전압이 유지되어야 한다. 그러나, 실제로는 제1 트랜지스터(M1)가 턴-오프되어도 제1 노드(N1)로부터 제1 트랜지스터(M1)를 경유하여 데이터선(Dm)으로 누설전류가 발생할 수 있다. 예를 들어, 제1 노드(N1)의 전압이 데이터선(Dm)의 전압보다 큰 경우 제1 노드(N1)에서 제1 트랜지스터(M1)를 경유하여 데이터선(Dm)으로 누설전류가 흐르게 된다.
따라서, 본 발명의 목적은 화소의 누설전류를 방지할 수 있도록 한 유기 발광표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 측면은 유기 발광다이오드와, 현재 주사선으로 주사신호가 공급될 때 턴-온되며, 제1 불순물로 도핑된 소스 및 드레인 영역이 구비되는 반도체층을 포함하는 제1 트랜지스터와, 상기 제1 트랜지스터가 턴-온될 때 데이터선으로부터 공급되는 데이터신호에 대응되는 전압을 충전하며, 일측 단자가 상기 제1 불순물과 다른 타입의 제2 불순물로 도핑된 반도체층으로 이루어지는 스토리지 커패시터와, 상기 스토리지 커패시터에 충전된 전압에 대응되는 전류를 상기 유기 발광다이오드로 공급하기 위한 제2 트랜지스터를 구비하며, 상기 제1 트랜지스터의 소스 또는 드레인 영역과 상기 스토리지 커패시터의 반도체층이 서로 접합되도록 형성된 화소를 제공한다.
바람직하게, 상기 제1 불순물은 피(P)타입의 불순물이고, 상기 제2 불순물은 엔(N)타입의 불순물이다.
본 발명의 제2 측면은 주사선들 및 발광 제어선들 중 적어도 하나와 접속되는 주사 구동부와, 데이터선들과 접속되는 데이터 구동부와, 상기 주사선들로 공급되는 주사신호 및 상기 발광 제어선들로 공급되는 발광 제어신호 중 적어도 하나의 신호와 상기 데이터선들로 공급되는 데이터신호를 공급받아 영상을 표현하는 복수의 화소를 구비하는 화소부를 포함하며, 상기 화소는 유기 발광다이오드와, 현재 주사선으로 주사신호가 공급될 때 턴-온되며, 제1 불순물로 도핑된 소스 및 드레인 영역이 구비되는 반도체층을 포함하는 제1 트랜지스터와, 상기 제1 트랜지스터가 턴-온될 때 데이터선으로부터 공급되는 데이터신호에 대응되는 전압을 충전하며, 일측 단자가 상기 제1 불순물과 다른 타입의 제2 불순물로 도핑된 반도체층으로 이루어지는 스토리지 커패시터와, 상기 스토리지 커패시터에 충전된 전압에 대응되는 전류를 상기 유기 발광다이오드로 공급하기 위한 제2 트랜지스터를 구비하며, 상기 제1 트랜지스터의 소스 또는 드레인 영역과 상기 스토리지 커패시터의 반도체층이 서로 접합되도록 형성된 유기 발광표시장치를 제공한다.
본 발명의 제3 측면은 기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 반도체층의 일영역(채널영역)을 제외한 일측은 제1 불순물로 도핑하여 트랜지스터의 소스 및 드레인 영역을 형성하고, 상기 반도체층의 다른 측은 제1 불순물과 다른 타입의 제2 불순물로 도핑하여 스토리지 커패시터의 일측 단자를 형성하는 단계와, 상기 게이트 절연막 상에 상기 트랜지스터의 게이트, 소스 및 드레인 전극과 상기 스토리지 커패시터의 다른측 단자를 형성하는 단계를 포함하며, 상기 제1 불순물로 도핑되는 반도체층과 상기 제2 불순물로 도핑되는 반도체층이 다이오드를 형성하도록 서로 접합되게 형성하는 유기 발광표시장치의 제조방법을 제공한다.
바람직하게, 상기 제1 불순물은 피(P)타입의 불순물이고, 상기 제2 불순물은 엔(N)타입의 불순물이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 2 내지 도 7을 참조하여 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 유기 발광표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 유기 발광표시장치는 화소부(200), 주사 구동부(220) 및 데이터 구동부(230)를 구비한다.
화소부(200)는 유기 발광다이오드(OLED)(미도시)를 구비한 복수의 화소(210)로 이루어져 있으며, 각각의 화소들(210)은 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성된다. 이와 같은 화소부(200)는 외부로부터 제1 전원(ELVdd) 및 제2 전원(ELVss)을 공급받는다. 화소(210) 각각은 주사신호, 데이터 신호, 제1 전원(ELVdd) 및 제2 전원(ELVss)을 공급받아 영상을 표시한다.
주사 구동부(220)는 주사신호를 생성한다. 주사 구동부(220)에서 생성된 주사신호는 주사선들(S1 내지 Sn)로 순차적으로 공급된다.
데이터 구동부(230)는 데이터 신호를 생성한다. 데이터 구동부(230)에서 생성된 데이터 신호는 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급되어 각 화소(210)로 전달된다.
도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다. 편의상, 도 3에서는 제n 주사선(Sn) 및 제m 데이터선(Dm)에 접속된 화소(210)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 의한 유기 발광표시장치의 화소(210)는 유기 발광다이오드(OLED)와, 제n 주사선(Sn), 제m 데이터선(Dm), 제1 전원(ELVdd) 및 유기 발광다이오드(OLED)에 접속되는 화소회로(250)를 구비한다.
유기 발광다이오드(OLED)의 애노드 전극은 화소회로(250)에 접속되고, 캐소 드 전극은 제2 전원(ELVss)에 접속된다. 여기서, 제2 전원(ELVss)은 제1 전원(ELVdd)보다 낮은 전압, 예를 들면 그라운드 전압 등으로 설정된다.
화소회로(250)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 구비한다. 여기서, 트랜지스터들(M1, M2)이 모두 P타입으로 도시되었지만 본 발명이 이에 한정되는 것은 아니다.
제1 트랜지스터(M1)의 제1 전극은 제m 데이터선(Dm)과 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 전극과 제2 전극은 서로 다른 전극이다. 예를 들어, 제1 전극이 소스전극이면 제2 전극은 드레인 전극이다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제n 주사선(Sn)과 접속된다. 이와 같은 제1 트랜지스터(M1)는 제n 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 제m 데이터선(Dm)으로 공급되는 데이터신호를 제1 노드(N1)로 공급한다.
제2 트랜지스터(M2)의 제1 전극은 제1 전원(ELVdd)에 접속되고, 제2 전극은 유기 발광다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVdd)으로부터 유기 발광다이오드(OLED)의 애노드 전극으로 흐르는 전류를 제어한다.
스토리지 커패시터(Cst)의 일측 단자는 제1 노드(N1)에 접속되고, 다른측 단자는 제1 전원(ELVdd) 및 제2 트랜지스터(M2)의 제1 전극에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제n 주사선(Sn)에 주사신호가 공급될 때 제1 노드(N1)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임동안 유지한다. 이때, 제1 노드(N1)는 등가적으로 다이오드 형태로 형성되어 제1 노드(N1)에서 제m 데이터선(Dm)으로의 누설전류를 방지하며, 이에 대한 상세한 설명은 후술하기로 한다.
이와 같이 구성된 화소(210)의 동작과정을 상세히 설명하면, 먼저 제n 주사선(Sn)에 주사신호가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 제m 데이터선(Dm)으로 공급되는 데이터신호가 제1 트랜지스터(M1)를 경유하여 제1 노드(N1)로 공급된다. 제1 노드(N1)에 데이터신호가 공급되면 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 충전된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 데이터신호에 대응되는 전압)에 대응하여 제1 전원(ELVdd)으로부터 유기 발광다이오드(OLED)로 흐르는 전류를 제어한다. 이에 따라, 유기 발광다이오드(OLED)는 데이터신호에 대응되는 빛을 생성한다. 이때, 제1 노드(N1)는 등가적으로 다이오드 형태로 형성되어 순방향의 전류흐름만을 허용한다. 이와 같은 다이오드는 제m 데이터선(Dm)으로부터 제1 트랜지스터(M1)를 경유하여 제1 노드(N1)로 전류가 흐를 수 있도록 설계되며 이에 대한 공정과정은 도 4를 참조하여 후술하기로 한다.
전술한 바와 같이, 본 실시예에서는 제1 노드(N1)를 등가적으로 다이오드 형태로 형성함으로써 제n 주사선(Sn)에 주사신호가 공급되지 않았을 때(즉, 제1 트랜지스터(M1)가 턴-오프되었을 때) 화소(210)의 누설전류가 발생하는 것을 방지할 수 있다. 이에 의하여, 유기 발광다이오드(OLED)는 원하는 휘도로 발광할 수 있게 되고, 소비전력도 절감할 수 있게 된다.
도 4는 도 3에 도시된 제1 트랜지스터, 제1 노드 및 스토리지 커패시터의 측단면도이다.
도 4를 참조하면, 제1 트랜지스터(M1) 및 스토리지 커패시터(Cst)(300)는 기판(310) 상에 형성된 버퍼층(320) 상에 서로 접합되도록 형성된다. 좀 더 구체적으로, 제1 트랜지스터(M1) 및 스토리지 커패시터(Cst)는 이들의 접합부인 제1 노드(N1)가 피엔(PN) 다이오드를 이루도록 형성된다. 다이오드가 형성된 제1 노드(N1)상에는 소스 또는 드레인 전극(380)이 형성된다.
이하에서는 제1 트랜지스터(M1), 제1 노드(N1) 및 스토리지 커패시터(Cst)(300)의 제조공정을 상술하기로 한다.
우선, 기판(310) 상에 버퍼층(320)을 형성한다. 버퍼층(320)이 형성되면, 버퍼층(320) 상에 반도체층을 형성한다. 반도체층이 형성되면, 반도체층 상에 게이트 절연막(340)을 형성한다. 게이트 절연막(340)이 형성되면, 마스크(미도시)를 이용하여 반도체층을 도핑한다. 이때, 반도체층의 일측은 제1 트랜지스터(M1)의 소스 및 드레인 영역(330a)을 형성하도록 P형 불순물을 주입하여 도핑한다. 단, 채널 영역(330b)은 소스 및 드레인 영역(330a)과 구별되도록 도핑을 하지 않거나, 낮은 농도로 도핑한다. 그리고, 반도체층의 다른측은 스토리지 커패시터(Cst)의 일측 단자(335)를 형성하도록 N형 불순물을 주입하여 도핑한다. 여기서, 제1 트랜지스터(M1)의 소스 또는 드레인 영역(330a)과 스토리지 커패시터(Cst)의 일측 단자(335)가 서로 접합되도록 형성하여 이들의 접합부(즉, 제1 노드(N1))가 피엔(PN) 다이오드를 형성하도록 한다. 이후, 게이트 절연막(340) 상에 게이트 전극(350) 및 스토리지 커패시터(Cst)의 다른측 단자(355)를 형성한다. 여기서, 게이트 전극(350)을 마스크로 이용하여 소스 및 드레인 영역(330a)을 형성할 수도 있다. 이 경우에는 게이트 전극(350)을 형성한 후 소스 및 드레인 영역(330a)을 형성한다. 그리고, 스토리지 커패시터(Cst)의 다른측 단자(355)는 게이트 전극(350)과 같은 금속으로 형성하여 공정을 단순화할 수도 있고 필요에 따라 게이트 전극(350)과 다른 금속으로 형성할 수도 있다. 게이트 전극(350) 및 스토리지 커패시터(Cst)의 다른측 단자(355)가 형성되면, 게이트 전극(350) 및 스토리지 커패시터(Cst)의 다른측 단자(355) 상에 층간절연막(360)을 형성한다. 층간절연막(360)이 형성되면, 층간절연막(360)을 관통하는 복수의 컨택홀(370)을 형성한다. 여기서, 복수의 컨택홀(370)은 소스 및 드레인 영역(330a)을 노출하도록 형성된다. 컨택홀(370)이 형성되면, 컨택홀(370)을 통해 소스 및 드레인 영역(330a)과 전기적으로 접속되도록 소스 및 드레인 전극(380)을 형성한다. 여기서, 제1 트랜지스터(M1)의 소스 또는 드레인 전극(380)은 다이오드 형태로 형성된 제1 트랜지스터(M1) 및 스토리지 커패시터(Cst)의 접합부와 전기적으로 접속되도록 형성된다.
전술한 바와 같이, 제1 노드(N1)를 피엔(PN) 다이오드로 형성함으로써 제1 노드(N1)로부터 제1 트랜지스터(M1)를 경유하여 제m 데이터선(Dm)의 경로로 발생할 수 있는 화소(210)의 누설전류를 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 의한 유기 발광표시장치를 나타내는 도면이 다.
도 5를 참조하면, 본 발명의 다른 실시예에 의한 유기 발광표시장치는 화소부(500), 주사 구동부(520) 및 데이터 구동부(530)를 구비한다.
화소부(500)는 유기 발광다이오드(OLED)(미도시)를 구비한 복수의 화소(510)로 이루어져 있으며, 각각의 화소들(510)은 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성된다. 이와 같은 화소부(500)는 외부로부터 제1 전원(ELVdd) 및 제2 전원(ELVss)을 공급받는다. 화소(510) 각각은 주사신호, 발광 제어신호, 데이터 신호, 제1 전원(ELVdd) 및 제2 전원(ELVss)을 공급받아 영상을 표시한다.
주사 구동부(520)는 주사신호 및 발광 제어신호를 생성한다. 주사 구동부(520)에서 생성된 주사신호는 주사선들(S1 내지 Sn)로 순차적으로 공급되고, 발광 제어신호는 발광 제어선들(E1 내지 En)로 순차적으로 공급된다.
데이터 구동부(530)는 데이터 신호를 생성한다. 데이터 구동부(530)에서 생성된 데이터 신호는 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급되어 각 화소(510)로 전달된다.
도 6은 도 5에 도시된 화소의 일례를 나타내는 회로도이다. 편의상, 도 6에서는 제n 주사선(Sn), 제n 발광제어선(En) 및 제m 데이터선(Dm)에 접속된 화소(510)를 도시하기로 한다.
도 6을 참조하면, 본 실시예에 의한 유기 발광표시장치의 화소(510)는 유기 발광다이오드(OLED)와, 제n 주사선(Sn), 제n 발광제어선(En), 제m 데이터선(Dm), 제1 전원(ELVdd) 및 유기 발광다이오드(OLED)에 접속되는 화소회로(550)를 구비한다.
유기 발광다이오드(OLED)의 애노드 전극은 화소회로(550)에 접속되고, 캐소드 전극은 제2 전원(ELVss)에 접속된다.
화소회로(550)는 제1 내지 제5 트랜지스터(M1 내지 M5), 스토리지 커패시터(Cst) 및 보상용 커패시터(Cvth)를 구비한다. 도 4에서 트랜지스터들(M1 내지 M5)이 모두 P타입으로 도시되었지만 본 발명이 이에 한정되는 것은 아니다.
제1 트랜지스터(M1)의 제1 전극은 제m 데이터선(Dm)과 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제n 주사선(Sn)과 접속된다. 이와 같은 제1 트랜지스터(M1)는 제n 주사선(Sn)에 주사신호가 공급될 때 턴-온되어 제m 데이터선(Dm)으로 공급되는 데이터신호를 제1 노드(N1)로 공급한다.
제3 트랜지스터(M3)의 제1 전극은 제1 전원(ELVdd) 및 스토리지 커패시터(Cst)의 일측단자에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 제n-1 주사선(Sn-1)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 턴-온되어 제1 전원(ELVdd)으로부터 공급되는 전압을 제1 노드(N1)로 공급한다.
제4 트랜지스터(M4)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 보상용 커패시터(Cvth)의 일측 단자 및 제2 트랜지스터(M2)의 게이트 전극에 접속된 다. 그리고, 제4 트랜지스터(M4)의 게이트 전극은 제n-1 주사선(Sn-1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 턴-온되어 제2 트랜지스터(M2)의 게이트 전극을 제2 노드(N2)에 접속시킨다.
스토리지 커패시터(Cst)의 일측 단자는 제1 노드(N1)에 접속되고, 다른측 단자는 제1 전원(ELVdd) 및 제3 트랜지스터(M3)의 제1 전극에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제n 주사선(Sn)에 주사신호가 공급될 때 제1 노드(N1)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.
보상용 커패시터(Cvth)의 일측 단자는 제2 트랜지스터(M2)의 게이트 전극 및 제4 트랜지스터(M4)의 제2 전극에 접속된다. 그리고, 보상용 커패시터(Cvth)의 다른측 단자는 제1 노드(N1)에 접속된다. 이와 같은 보상용 커패시터(Cvth)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 제2 트랜지스터(M2)의 문턱전압(Vth)에 상응하는 전압을 저장한다. 여기서, 보상용 커패시터(Cvth)에 저장된 전압은 구동 트랜지스터(즉, 제2 트랜지스터(M2))의 문턱전압(Vth)을 보상하기 위한 보상전압으로 이용된다.
제2 트랜지스터(M2)의 제1 전극은 제1 전원(ELVdd)에 접속되고, 제2 전극은 제2 노드(N2)에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제4 트랜지스터(M4)의 제2 전극 및 보상용 커패시터(Cvth)의 일측 단자에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVdd)으로부터 제2 노드(N2)로 흐르는 전류를 제어한다.
제5 트랜지스터(M5)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 유기 발광다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제5 트랜지스터(M5)의 게이트 전극은 제n 발광제어선(En)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 제n 발광제어선(En)으로 공급되는 발광 제어신호에 대응하여 제2 트랜지스터(M2)로부터 유기 발광다이오드(OLED)로 공급되는 전류의 공급시점을 제어한다.
여기서, 제1 노드(N1)는 등가적으로 다이오드 형태로 형성된다. 예를 들어, 제1 트랜지스터(M1)와 제3 트랜지스터(M3)가 모두 P타입으로 형성될 경우 이들간의 접합부는 N타입으로 도핑된다. 즉, 제1 노드(N1)는 가상적으로 피엔(PN) 다이오드로 형성된다. 따라서, 제1 노드(N1)로부터 제1 트랜지스터(M1)를 경유하여 제m 데이터선(Dm)으로 누설전류가 흐르지 못한다. 이에 의하여, 유기 발광다이오드(OLED)는 원하는 휘도로 발광할 수 있게 되고, 소비전력도 절감할 수 있게 된다.
도 7은 도 6에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형도이다. 도 6 및 도 7을 결부하여, 도 6에 도시된 화소(510)의 동작과정을 상세히 설명하기로 한다.
도 7을 참조하면, 우선 T1기간 동안 제n-1 주사선(Sn-1)에 주사신호(SS)가 공급되고, 제n 발광 제어선(En)에 발광 제어신호(EMI)가 공급된다. 제n 발광 제어선(En)에 발광 제어신호(EMI)가 공급되면 제5 트랜지스터(M5)가 턴-오프된다. 그리고, 제n-1 주사선(Sn-1)에 주사신호가 공급되면 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 턴-온된다. 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 턴-온되면 제 2 트랜지스터(M2)가 다이오드 형태로 접속되고, 이에 따라 보상용 커패시터(Cvth)에는 제2 트랜지스터(M2)의 문턱전압(Vth)에 상응하는 보상전압이 저장된다.
이후, T2기간 동안 제n 주사선(Sn)에 주사신호(SS)가 공급된다. 제n 주사선(Sn)에 주사신호(SS)가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 제m 데이터선(Dm)으로 공급되는 데이터신호가 제1 트랜지스터(M1) 및 제1 노드(N1)를 경유하여 스토리지 커패시터(Cst)의 일측 단자로 공급된다. 스토리지 커패시터(Cst)의 일측 단자에 데이터신호가 공급되면 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 충전된다. 이때, 제2 트랜지스터(M2)의 게이트 전극에는 스토리지 커패시터(Cst)에 충전된 전압 및 보상용 커패시터(Cvth)에 충전된 전압이 합해져 공급된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVdd)으로부터 제5 트랜지스터(M5)로 흐르는 전류를 제어한다.
이후, 제n 발광 제어선(En)으로 발광 제어신호(EMI)가 공급되지 않는다. 그러면, 제5 트랜지스터(M5)가 턴-온되어 제2 트랜지스터(M2)로부터 공급되는 전류를 유기 발광다이오드(OLED)로 공급한다. 이에 따라, 유기 발광다이오드(OLED)에서 데이터 신호에 대응되는 빛이 생성된다.
이와 같이 본 발명의 다른 실시예에 의한 유기 발광표시장치의 화소(510)는 보상용 커패시터(Cvth)에 제2 트랜지스터(M2)의 문턱전압(Vth)에 대응되는 전압을 충전하여 제2 트랜지스터(M2)의 문턱전압(Vth)을 보상한다. 이에 의하여, 본 실시예의 화소(510)는 균일한 휘도의 영상을 표시할 수 있다. 또한, 제1 노드(N1)를 피 엔(PN) 다이오드로 형성함으로써 화소에 누설 전류가 흐르는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 유기 발광표시장치 및 그 제조방법에 의하면 화소에 누설전류가 발생하는 것을 방지할 수 있다. 이에 의하여, 유기 발광다이오드는 원하는 휘도로 발광할 수 있게 되고, 소비전력도 절감할 수 있게 된다. 또한, 구동 트랜지스터의 문턱전압을 보상하여 균일한 휘도의 영상을 표시할 수 있다.

Claims (10)

  1. 유기 발광다이오드와,
    현재 주사선으로 주사신호가 공급될 때 턴-온되며, 제1 불순물로 도핑된 소스 및 드레인 영역이 구비되는 반도체층을 포함하는 제1 트랜지스터와,
    상기 제1 트랜지스터가 턴-온될 때 데이터선으로부터 공급되는 데이터신호에 대응되는 전압을 충전하며, 일측 단자가 상기 제1 불순물과 다른 타입의 제2 불순물로 도핑된 반도체층으로 이루어지는 스토리지 커패시터와,
    상기 스토리지 커패시터에 충전된 전압에 대응되는 전류를 상기 유기 발광다이오드로 공급하기 위한 제2 트랜지스터를 구비하며,
    상기 제1 트랜지스터의 소스 또는 드레인 영역과 상기 스토리지 커패시터의 반도체층이 서로 접합되도록 형성된 화소.
  2. 제1 항에 있어서,
    상기 제1 불순물은 피(P)타입의 불순물이고, 상기 제2 불순물은 엔(N)타입의 불순물인 화소.
  3. 제1 항에 있어서,
    상기 제1 트랜지스터와 상기 스토리지 커패시터 사이의 노드와, 제1 전원 사이에 접속된 제3 트랜지스터와,
    상기 스토리지 커패시터와 상기 제2 트랜지스터의 게이트 전극 사이에 접속된 보상용 커패시터와,
    상기 제2 트랜지스터의 게이트 전극과 제2 전극 사이에 접속된 제4 트랜지스터를 더 구비하는 화소.
  4. 제1 항에 있어서,
    상기 제2 트랜지스터의 제2 전극과 상기 유기 발광다이오드의 애노드 전극 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어신호에 대응하여 상기 제2 트랜지스터로부터 상기 유기 발광다이오드로 공급되는 전류의 공급시점을 제어하는 제5 트랜지스터를 더 구비하는 화소.
  5. 주사선들 및 발광 제어선들 중 적어도 하나와 접속되는 주사 구동부와,
    데이터선들과 접속되는 데이터 구동부와,
    상기 주사선들로 공급되는 주사신호 및 상기 발광 제어선들로 공급되는 발광 제어신호 중 적어도 하나의 신호와 상기 데이터선들로 공급되는 데이터신호를 공급받아 영상을 표현하는 복수의 화소를 구비하는 화소부를 포함하며,
    상기 화소는 제1 항 내지 제4 항 중 어느 한 항에 기재된 화소인 유기 발광표시장치.
  6. 기판 상에 버퍼층을 형성하는 단계와,
    상기 버퍼층 상에 반도체층을 형성하는 단계와,
    상기 반도체층 상에 게이트 절연막을 형성하는 단계와,
    상기 반도체층의 일영역(채널영역)을 제외한 일측은 제1 불순물로 도핑하여 트랜지스터의 소스 및 드레인 영역을 형성하고, 상기 반도체층의 다른 측은 제1 불순물과 다른 타입의 제2 불순물로 도핑하여 스토리지 커패시터의 일측 단자를 형성하는 단계와,
    상기 게이트 절연막 상에 상기 트랜지스터의 게이트, 소스 및 드레인 전극과 상기 스토리지 커패시터의 다른측 단자를 형성하는 단계를 포함하며,
    상기 제1 불순물로 도핑되는 반도체층과 상기 제2 불순물로 도핑되는 반도체층이 다이오드를 형성하도록 서로 접합되게 형성하는 유기 발광표시장치의 제조방법.
  7. 삭제
  8. 제6 항에 있어서,
    상기 제1 불순물은 피(P)타입의 불순물이고, 상기 제2 불순물은 엔(N)타입의 불순물인 유기 발광표시장치의 제조방법.
  9. 제6 항에 있어서,
    상기 박막 트랜지스터의 소스 또는 드레인 전극은 적어도 하나의 컨택홀을 통해 다이오드 형태로 형성된 상기 박막 트랜지스터 및 상기 스토리지 커패시터의 접합부와 전기적으로 접속되도록 형성되는 단계를 포함하는 유기 발광표시장치의 제조방법.
  10. 제6 항에 있어서,
    상기 박막 트랜지스터의 게이트 전극과 상기 스토리지 커패시터의 다른측 단자는 동일한 금속으로 형성되는 단계를 포함하는 유기 발광표시장치의 제조방법.
KR1020050084880A 2005-09-12 2005-09-12 유기 발광표시장치 및 그 제조방법 KR100719704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084880A KR100719704B1 (ko) 2005-09-12 2005-09-12 유기 발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084880A KR100719704B1 (ko) 2005-09-12 2005-09-12 유기 발광표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070030090A KR20070030090A (ko) 2007-03-15
KR100719704B1 true KR100719704B1 (ko) 2007-05-17

Family

ID=38101977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084880A KR100719704B1 (ko) 2005-09-12 2005-09-12 유기 발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100719704B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039659A (ko) * 1998-12-15 2000-07-05 김영환 유기 전계 발광 표시 소자
KR20040013794A (ko) * 2002-08-08 2004-02-14 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시소자 및 그 제조방법
KR20040058454A (ko) * 2002-12-26 2004-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039659A (ko) * 1998-12-15 2000-07-05 김영환 유기 전계 발광 표시 소자
KR20040013794A (ko) * 2002-08-08 2004-02-14 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시소자 및 그 제조방법
KR20040058454A (ko) * 2002-12-26 2004-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터

Also Published As

Publication number Publication date
KR20070030090A (ko) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4396848B2 (ja) 発光表示装置
KR100926591B1 (ko) 유기 전계 발광 표시 장치
JP5324543B2 (ja) 発光表示装置、発光表示装置の表示パネル、及び表示パネルの駆動方法
KR100684712B1 (ko) 발광 표시 장치
US8120556B2 (en) Organic light emitting display having longer life span
US7443366B2 (en) Organic electroluminescent display and driving method thereof
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
KR101074811B1 (ko) 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
US8823613B2 (en) Pixel circuit including initialization circuit and organic electroluminescent display including the same
US9792860B2 (en) Light-emitting element, display device and electronic apparatus
KR100810632B1 (ko) 유기 전계 발광 표시 장치
JP2006163384A (ja) 発光表示装置およびその製造方法
JP2008158477A (ja) 有機電界発光表示装置及びその駆動方法
JP2004334163A (ja) 画像表示パネル，画像表示装置，画像表示装置の駆動方法，および画素回路
TWI423220B (zh) 顯示裝置，在顯示裝置中佈局導線之方法及電子裝置
KR20120019691A (ko) 표시 장치
US7518579B2 (en) Light emitting panel and light emitting display
KR100846948B1 (ko) 유기 전계 발광 표시 장치
TWI514351B (zh) 像素驅動電路及顯示裝置
WO2022162941A1 (ja) 画素回路および表示装置
KR100719704B1 (ko) 유기 발광표시장치 및 그 제조방법
KR101493223B1 (ko) 유기발광 표시장치
KR20080100016A (ko) 유기 전계 발광 표시 장치의 에이징 방법
KR100719707B1 (ko) 유기 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee