KR100716809B1 - A PCB using the ACF and manufacturing method thereof - Google Patents
A PCB using the ACF and manufacturing method thereof Download PDFInfo
- Publication number
- KR100716809B1 KR100716809B1 KR1020050016930A KR20050016930A KR100716809B1 KR 100716809 B1 KR100716809 B1 KR 100716809B1 KR 1020050016930 A KR1020050016930 A KR 1020050016930A KR 20050016930 A KR20050016930 A KR 20050016930A KR 100716809 B1 KR100716809 B1 KR 100716809B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- anisotropic conductive
- conductive film
- forming
- circuit pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 이방전도성필름으로 형성된 코어층에서 비아홀 대응 부분을 가열가압하여 비아홀을 형성하지 않고도 층간 전기적 연결을 구현하여 단위면적당 회로의 밀집도를 크게 향상시킴은 물론, 내부 비아홀로 인해 유발하는 신호 지연을 대폭 감소시킴으로써 인쇄회로기판의 전기적 성능을 향상시킨 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention implements electrical connection between layers without forming via holes by heating and pressing a via hole corresponding portion in a core layer formed of an anisotropic conductive film, thereby greatly improving the density of circuits per unit area, as well as reducing signal delay caused by internal via holes. The present invention relates to a printed circuit board using an anisotropic conductive film which greatly improves electrical performance of a printed circuit board, and a method of manufacturing the same.
이방전도성필름, 인쇄회로기판, 동박층, 도금층, 레지스트 패턴 Anisotropic conductive film, printed circuit board, copper foil layer, plating layer, resist pattern
Description
도 1a 내지 1l은 종래의 빌드-업 방식으로 형성된 다층 인쇄회로기판의 제조방법을 도시한 공정도이다.1A to 1L are process diagrams illustrating a method of manufacturing a multilayer printed circuit board formed by a conventional build-up method.
도 2는 종래의 빌드-업 방식으로 형성된 다층 인쇄회로기판에 있어서 내부 비아홀의 사시도이다.2 is a perspective view of an inner via hole in a multilayer printed circuit board formed by a conventional build-up method.
도 3은 본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판의 단면도이다.3 is a cross-sectional view of a printed circuit board using an anisotropic conductive film according to the present invention.
도 4a 내지 4h는 본 발명의 제1실시예에 따른 이방전도성필름을 이용한 양층 인쇄회로기판의 제조방법을 도시한 공정도이다.4A to 4H are process charts illustrating a method of manufacturing a two-layer printed circuit board using an anisotropic conductive film according to a first embodiment of the present invention.
도 5a 내지 5j는 본 발명의 제2실시예에 따른 이방전도성필름을 이용한 다층 인쇄회로기판의 제조방법을 도시한 공정도이다.5A to 5J are process charts illustrating a method of manufacturing a multilayer printed circuit board using an anisotropic conductive film according to a second embodiment of the present invention.
도 6a 내지 6j는 본 발명의 제3실시예에 따른 이방전도성필름을 이용한 다층 인쇄회로기판의 제조방법을 도시한 공정도이다.6A to 6J are process diagrams illustrating a method of manufacturing a multilayer printed circuit board using an anisotropic conductive film according to a third embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings
110, 210, 260, 310 : 이방전도성필름 120, 220, 270, 320 : 동박층110, 210, 260, 310: Anisotropic
130 : 에칭 레지스트 패턴 140, 230, 330 : 내층 회로패턴130:
150, 390 : 레지스트 패턴 160, 340 : 연결선 패턴150, 390:
170, 300, 410: 솔더레지스트 패턴 240 : 제1 연결선 패턴170, 300, and 410: solder resist pattern 240: first connection line pattern
250, 350 : 베이스 기판 280, 400 : 외층 회로패턴250, 350:
290 : 제2 연결선 패턴 360 : 절연층290: second connection line pattern 360: insulating layer
370 : 블라인드 비아홀 380 : 시드층370: blind via hole 380: seed layer
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.
보다 구체적으로는, 이방전도성필름에 비아홀 대응 부분을 가열가압하여 비아홀을 형성하지 않고도 층간 전기적 연결이 가능한 이방정전도필름을 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다. More specifically, the present invention relates to a printed circuit board using an anisotropic conductive film capable of electrically connecting layers without forming via holes by heating and pressing a corresponding portion of the via hole in the anisotropic conductive film, and a method of manufacturing the same.
전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다. 이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. 또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영 상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.As electronic products become smaller and thinner, thinner, denser, more compact, and smaller in size, more and more, multilayer printed circuit boards are also undergoing fine patterns, miniaturization, and packaging. Accordingly, in order to increase the micropattern formation, reliability, and design density of multilayer printed circuit boards, there is a tendency to change the structure of the multilayer structure of the circuit together with the change of raw materials, and the parts are also SMT (Dual In-Line Package) type. As the surface mount technology type is changed, the mounting density is also increasing. In addition to the portableization of electronic devices, the design of printed circuit boards is complicated and requires high-level technology due to high functionalization, the Internet, video, and transmission and reception of high-capacity data.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. The printed circuit board includes a single-sided PCB in which wiring is formed only on one side of the insulated substrate, a double-sided PCB in which wiring is formed on both sides, and an MLB (Multi Layered Board) that is wired in multiple layers. In the past, single-sided PCBs were used because of simple components and simple circuit patterns. However, in recent years, due to increased complexity of circuits and increased demand for high-density and miniaturized circuits, it is common to use double-sided PCBs or MLBs.
MLB는 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, MLB는 내층과 외층으로 구분되며 내층의 재료로서 박판코어(Thin Core; T/C)를 사용하고, 외층과 내층을 프리프레그로 접착한 구조의 4층 MLB(내층 2층, 외층 2층)가 기본이다. 즉, 다층 인쇄회로기판은 최소 4층 이상이다. 회로의 복잡도 증가에 따라 6층,8층,10층 이상으로 구성되기도 한다. The MLB is an additional wiring layer formed to enlarge the wiring area. Specifically, the MLB is divided into an inner layer and an outer layer, and a four-layer MLB (two inner layers, two outer layers) having a thin core (T / C) as a material of the inner layer, and a prepreg bonded to the outer layer and the inner layer. Floor). That is, the multilayer printed circuit board has at least four layers. As the complexity of the circuit increases, it may be composed of six, eight, and ten or more layers.
이하, 도 1을 참조하여 종래의 빌드업 방식에 의하여 형성되는 다층 인쇄회로기판의 제조공정을 상세하게 설명한다.Hereinafter, a manufacturing process of a multilayer printed circuit board formed by a conventional build-up method will be described in detail with reference to FIG. 1.
여기서, 빌드업 방식이란 회로패턴이 형성되는 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조방법을 말한다.Here, the build-up method refers to a manufacturing method of forming an inner layer where a circuit pattern is formed, and additionally stacking outer layers one by one.
먼저, 도 1a에 도시된 바와 같이, 절연층(13)을 개재하여 양면에 박막의 동박(12)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(11)을 제공한다.First, as shown in FIG. 1A, a copper clad laminate (CCL; Copper Clad Laminate) 11 having a
여기서, 동박적층원판(11)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.Here, the copper
이후, 도1b에 도시된 바와 같이, 상기 동박적층원판(11)에 드릴링 가공에 의해 내부 비아홀(14)을 형성한다.Thereafter, as illustrated in FIG. 1B, an
여기서, 내부 비아홀(14)은 동박적층원판(11) 상·하부를 전기적으로 연결시키게 된다. Here, the
상술한 바와 같이, 동박적층원판(11)에 내부 비아홀(14)을 형성한 후, 도1c에 도시된 바와 같이, 상기 동박층 및 비아홀에 대한 무전해 동도금 및 전해 동도금을 수행하여 동도금층(15)을 형성한다.As described above, after forming the
비아홀(14)에 형성된 동도금층(15)은 층간 전기가 흐르도록 해주고, 동박층에 형성된 동도금층(15)은 동박층과 함께 내부 회로패턴을 형성하게 된다.The
여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.Here, electroless copper plating is performed first and then electrolytic copper plating is performed because electrolytic copper plating that requires electricity cannot be performed on the insulating layer. That is, in order to form the electroconductive film required for electrolytic copper plating, electroless copper plating is thinly performed as the pretreatment. Since electroless copper plating has a disadvantage in that it is difficult to process and economical, it is preferable to form the conductive portion of the circuit pattern by electrolytic copper plating.
상술한 바와 같이 무전해 및 전해 동도금을 수행한 후, 도 1d에 도시된 바와 같이, 비아홀(14)의 내벽에 형성된 무전해 및 전해 동도금층(15)을 보호하기 위해 상기 비아홀의 내부 영역에 매립용 잉크(16)를 충진한다. After the electroless and electrolytic copper plating is performed as described above, as shown in FIG. 1D, the electroless and electrolytic
여기서, 매립용 잉크(16)는 일반적으로 절연성 잉크재질의 페이스트가 사용되나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. Here, the
이때, 매립용 잉크 충진 대신 필 도금을 수행하여 비아홀을 매립할 수 있다. In this case, the via hole may be filled by performing peel plating instead of filling the filling ink.
이후, 도 1e에 도시된 바와 같이, 내층 회로의 회로 패턴 형성을 위한 에칭 레지스트 패턴(17)을 형성한다. Thereafter, as shown in FIG. 1E, an
에칭 레지스트 패턴(17)을 형성하기 위해서는 마스크에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.In order to form the
회로 패턴이 전사된 드라이 필름 또는 LPR은 에칭 레지스트(17)로서 역할을 하게 되고, 기판을 에칭액에 담궈 주면, 도1f에 도시된 바와 같이, 에칭 레지스트 패턴(17)이 형성되지 않은 영역의 동박층(15)이 제거되어 내층 회로 패턴을 형성하게 된다.The dry film or LPR to which the circuit pattern is transferred serves as the etching resist 17, and when the substrate is immersed in the etching solution, as shown in FIG. 1F, the copper foil layer in the region where the
상술한 바와 같이 회로패턴을 형성한 후, 도1g에 도시된 바와 같이, 기판의 양면에 절연층(18) 또는 RCC(Resin Coated Copper)을 사용하여 적층한다.After forming the circuit pattern as described above, as shown in Figure 1g, by using an
본 발명서에는 절연층을 사용하여 형성하는 방법에 대하여 설명한다. In this invention, the method to form using an insulating layer is demonstrated.
이후, 도1h에 도시된 바와 같이, 내층과 외층간의 접기 접속 역할을 하는 블라인드 비아홀(19)을 가공한다. Thereafter, as shown in FIG. 1H, the blind via
이때, 블라인드 비아홀(19)은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.In this case, the blind via
상술한 바와 같이 블라인드 비아홀(19)을 가공한 후, 도 1i에 도시된 바와 같이 무전해 도금으로 시드층(20)을 형성한다.After the blind via
여기서, 고밀도의 미세 회로패턴을 형성하기 위해서는 시드층(20)을 구성하는 무전해 도금층의 두께를 낮게 형성한다.Here, in order to form a high-density fine circuit pattern, the thickness of the electroless plating layer constituting the
이후 도 1j에 도시된 바와 같이, 시드층(20) 상에 사진식각공정을 이용하여 레지스트 패턴(21)을 형성한다. Thereafter, as shown in FIG. 1J, the resist pattern 21 is formed on the
상술한 바와 같이 레지스트 패턴(21)을 형성한 후, 도 1k에 도시된 바와 같이 동도금을 수행하고, 레지스트 패턴(21)을 박리한 후 오픈된 시드층(20)을 제거하여 외층 회로패턴(22)을 형성한다.After the resist pattern 21 is formed as described above, copper plating is performed as shown in FIG. 1K, the resist pattern 21 is peeled off, and the
이후, 도 1l에 도시된 바와 같이, 솔더레지스트를 도포하고 건조한 후 마스크를 밀착하고 노광 및 현상을 행하여 솔더레지스트 패턴(23)을 원판 상·하부에 형성함으로써 빌드-업 방식의 다층 인쇄회로기판을 완성한다. Thereafter, as shown in FIG. 1L, the solder resist is coated and dried, the mask is closely adhered, the exposure and development are performed, and the solder resist
상술한 바와 같은 동박적층원판(CCL)에 드릴링 가공으로 비아홀을 형성한 후 상·하면에 빌드-업 층을 형성하는 인쇄회로기판의 제조방법에 있어서는, 내부 비 아홀의 피치(pitch)를 줄이는데 한계가 있어, 내부 비아홀의 수가 제한적인 문제점이 있었다.In the method of manufacturing a printed circuit board in which a via-hole is formed in the above-described copper clad laminate (CCL) by drilling, and a build-up layer is formed on the upper and lower surfaces, there is a limit to reducing the pitch of the internal via hole. There was a problem that the number of internal via holes is limited.
또한, 상술한 바와 같은 인쇄회로기판의 제조방법에 있어서는, 도 2에 도시된 바와 같이 내부 비아홀(14)의 연결 길이가 동박적층원판 두께만큼 길고, 단면적이 도우넛 형상으로 되어 있어 층간 전기적 연결이 길어지고 신뢰성이 떨어지는 문제점이 있었다.In addition, in the method of manufacturing a printed circuit board as described above, as shown in FIG. 2, the connection length of the inner via
또한, 상술한 바와 같은 인쇄회로기판의 제조방법에 있어서는, 내부 비아홀의 스택 비아(Stack via) 구현을 위하여 비아홀 내부를 도전성 매립용 잉크로 충진하거나, 캡(Cap) 도금 형성과 같은 부가적인 공정이 요구되어 인쇄회로기판의 제조 공정이 복잡해지고 비용이 증가하는 문제점이 있었다. In addition, in the method of manufacturing a printed circuit board as described above, in order to implement a stack via of the inner via hole, an additional process such as filling the via hole with conductive filling ink or forming a cap plating is performed. There has been a problem that the manufacturing process of the printed circuit board is complicated and the cost is increased.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 비아홀 및 회로패턴의 파인 피치를 구현하고 비아홀 수에 제한 받지 않는 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법을 제공하는데 있다.The present invention provides a printed circuit board using an anisotropic conductive film that implements fine pitch of via holes and circuit patterns and is not limited to the number of via holes in order to solve the problems as described above, and a method of manufacturing the same.
본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판은 내부 비아홀 대응 부분에서 수직방향으로 전기적 도통이 되는 이방전도성필름층, 상기 이방전도성필름층 상에 형성되고 상기 내부 비아홀 대응 부분에 의해 층간 전기적 도통이 되는 회로층, 및 상기 회로층 상에서 내부 비아홀 대응 부분에 형성된 도금층을 포함하는 것을 특징으로 한다.The printed circuit board using the anisotropic conductive film according to the present invention is an anisotropic conductive film layer which is electrically conductive in a vertical direction at an inner via hole corresponding portion, and is formed on the anisotropic conductive film layer and interlayer electrical conduction is formed by the inner via hole corresponding portion. And a plating layer formed on an inner via hole corresponding portion on the circuit layer.
또한, 본 발명에 따른 이방전도성필름을 이용한 양층 인쇄회로기판 제조방법은 상·하부에 동박층이 형성된 이방전도성필름에 사진식각공정을 이용하여 회로패턴을 형성하는 제1단계, 상기 회로패턴 상에 비아홀 대응 부분에 따른 레지스트 패턴을 형성하는 제2단계, 상기 레지스트 패턴 사이에 형성된 함몰부에 동도금을 수행한 후 레지스트 패턴을 제거하여 돌출된 도금층을 형성하는 제3단계, 및 상기 돌출된 도금층을 가열가압하여 이에 대응하는 이방전도성필름 부분을 수직으로 전기적 도통시키는 제4단계를 포함한 것을 특징으로 한다.In addition, a method of manufacturing a two-layer printed circuit board using an anisotropic conductive film according to the present invention is a first step of forming a circuit pattern using a photolithography process on an anisotropic conductive film having a copper foil layer formed on top and bottom, on the circuit pattern A second step of forming a resist pattern according to a corresponding portion of the via hole, a third step of forming a protruding plating layer by removing the resist pattern after copper plating the recesses formed between the resist patterns, and heating the protruding plating layer And a fourth step of vertically electrically conducting an anisotropic conductive film portion corresponding thereto by pressing.
또한, 본 발명에 따른 이방전도성필름을 이용한 다층 인쇄회로기판은 상·하부에 동박층이 형성된 제1 이방전도성필름에 사진식각공정을 이용하여 내층 회로패턴을 형성하는 제1단계, 상기 내층 회로패턴 상에 내부 비아홀 대응 부분에 따른 레지스트 패턴을 형성하는 제2단계, 상기 레지스트 패턴 사이에 형성된 함몰부에 동도금을 수행한 후 레지스트 패턴을 박리하여 돌출된 도금층을 형성하는 제3단계, 상기 돌출된 도금층을 가열가압하여 이에 대응하는 이방전도성필름 부분을 수직으로 도통시켜 베이스 기판을 완성하는 제4단계, 상기 베이스 기판 상·하부에 제2 이방전도성필름을 적층하고 제2 이방전도성필름 상에 동박층을 적층하여 사진식각공정으로 외층 회로패턴을 형성하는 제5단계, 상기 외층 회로패턴 상에 블라인드 비아홀 대응 부분에 따른 도금층을 사진식각공정으로 형성하는 제6단계, 상기 형성된 도금층을 가열가압하여 이에 대응하는 제2 이방전도성필름 부분을 수직으로 도 통시키는 제7단계를 포함하는 것을 특징으로 한다.In addition, in the multilayer printed circuit board using the anisotropic conductive film according to the present invention, a first step of forming an inner circuit pattern using a photolithography process on a first anisotropic conductive film having copper foil layers formed on upper and lower portions thereof, and the inner circuit pattern A second step of forming a resist pattern according to an inner via hole corresponding portion on the third step; a third step of forming a protruding plating layer by peeling the resist pattern after copper plating is performed on the depressions formed between the resist patterns, and the protruding plating layer The fourth step of completing a base substrate by vertically conducting a portion of the anisotropic conductive film corresponding thereto by heating and pressing the second substrate, and laminating a second anisotropic conductive film on the upper and lower portions of the base substrate, and forming a copper foil layer on the second anisotropic conductive film. Stacking and forming an outer circuit pattern by a photolithography process, and forming a blind via hole on the outer circuit pattern. That is heated to a sixth step, the formed plating layer to form a plated layer with another photolithography process pressure comprises a seventh step of FIG barrel 2 as an anisotropic conductive film portion perpendicular to corresponding features.
또한, 본 발명에 따른 이방전도성필름을 이용한 다층 인쇄회로기판 제조방법은 상·하부에 동박층이 형성된 이방전도성필름에 사진식각공정을 이용하여 내층 회로패턴을 형성하는 제1단계, 상기 내층 회로패턴 상에 비아홀 대응 부분에 따른 레지스트 패턴을 형성하는 제2단계, 상기 레지스트 패턴 사이에 형성된 함몰부에 동도금을 수행한 후 레지스트 패턴을 제거하여 돌출된 도금층을 형성하는 제3단계, 상기 돌출된 도금층을 가열가압하여 이에 대응하는 이방전도성필름 부분을 수직으로 도통시켜 베이스 기판을 완성하는 제4단계, 상기 베이스 기판 상·하부에 절연층을 적층하고 블라인드 비아홀을 형성하는 제5단계, 및 상기 절연층 상에 시드층을 형성하고 세미-어디티브(Semi-additive) 방식으로 외층 회로패턴을 형성하는 제6단계를 포함하는 것을 특징으로 한다. In addition, in the method of manufacturing a multilayer printed circuit board using the anisotropic conductive film according to the present invention, a first step of forming an inner circuit pattern using a photolithography process on an anisotropic conductive film having copper foil layers formed on upper and lower portions thereof, and the inner circuit pattern A second step of forming a resist pattern according to a corresponding portion of the via hole on the second hole; a third step of forming a protruding plating layer by removing the resist pattern after copper plating the recesses formed between the resist patterns; A fourth step of completing a base substrate by vertically conducting a portion of the anisotropic conductive film corresponding thereto by heating and pressing, a fifth step of stacking an insulating layer on upper and lower portions of the base substrate and forming a blind via hole, and on the insulating layer Forming a seed layer thereon and forming an outer circuit pattern in a semi-additive manner. And a gong.
이하, 첨부도면을 참조하여 본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법에 대하여 상세하게 설명한다.Hereinafter, a printed circuit board using the anisotropic conductive film according to the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
먼저, 도 3을 참조하여 본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판의 구성을 설명한다.First, a configuration of a printed circuit board using an anisotropic conductive film according to the present invention will be described with reference to FIG. 3.
본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판은 이방전도성필름층(110), 회로층(140), 및 도금층(160)으로 구성되어 있다. The printed circuit board using the anisotropic conductive film according to the present invention is composed of an anisotropic
이방전도성필름층(110)은 이방전도성필름으로 형성되어 비아홀 없이 부분 가열가압에 의해 수직으로 전기적 도통이 되는 구간을 포함하고 있다. The anisotropic
이방전도성필름은 절연 접착 필름 내에 도전성 입자가 분산되어 있는 구조이 며, 가열가압을 받으면 전극 방향으로만 통전이 되고 전극과 전극 사이에서는 절연 기능을 갖는 이방성의 전기전도도 특성을 갖는다. The anisotropic conductive film has a structure in which conductive particles are dispersed in an insulating adhesive film, and when heated and pressurized, the anisotropic conductive film is energized only in the direction of the electrode and has an anisotropic electrical conductivity having an insulating function between the electrode and the electrode.
또한, 이방전도성필름은 이방성의 전기전도도 특성에 따라 TV나 컴퓨터에 사용되는 액정표시장치(LCD)용 구동 회로칩과 LCD 패널을 연결하는 실장기술에 주로 사용되고 있다. In addition, anisotropic conductive films are mainly used in mounting technology for connecting LCD panels and driving circuit chips for LCDs used in TVs and computers according to anisotropic electrical conductivity characteristics.
회로층(140)은 이방전도성필름층(110) 상·하부에 동박으로 형성되어 도금층과 접한 부분이 가압으로 인해 이방전도성필름층(110) 쪽으로 일정정도 눌려져 있다. The
도금층(160)은 회로층(140) 상의 비아홀 패턴에 동박으로 형성되고 가압으로 인해 회로층(140) 쪽으로 일정정도 눌려져 있다.The
도 4를 참조하여 본 발명의 제1실시예에 따른 이방전도성필름을 이용한 양층 인쇄회로기판의 제조방법을 설명한다.A method of manufacturing a two-layer printed circuit board using an anisotropic conductive film according to a first embodiment of the present invention will be described with reference to FIG. 4.
먼저, 도 4a에 도시된 바와 같이 이방전도성필름(Anisotropic Conductive Film)(110)을 제공한다.First, as shown in FIG. 4A, an anisotropic
이방전도성필름(110)은 절연 접착 필름 내에 도전성 입자가 분산되어 있는 구조이며, 가열가압을 받으면 전극 방향으로만 통전이 되고 전극과 전극 사이에서는 절연 기능을 갖는 이방성의 전기전도도 특성을 갖는다. The anisotropic
도전성 입자는 기본적으로 니켈(Ni), 금/폴리머(Au/polymaer), 은(Ag) 등으로 이루어져있고, 절연물질은 열경화성, 열가소성의 절연수지(insulating resin)로 구성되어 있다. The conductive particles basically consist of nickel (Ni), gold / polymer (Au / polymaer), silver (Ag) and the like, and the insulating material is composed of a thermosetting and thermoplastic insulating resin.
또한, 이방전도성필름(110)은 이방성의 전기전도도 특성에 따라 TV나 컴퓨터에 사용되는 액정표시장치(LCD)용 구동 회로칩과 LCD 패널을 연결하는 실장기술에 주로 사용되고 있다. In addition, the anisotropic
이후, 도 4b에 도시된 바와 같이, 이방전도성필름(110) 상·하부에 동박층(120)을 개재한다.Thereafter, as shown in FIG. 4B, the
동박층(120)은 후술되는 회로패턴을 형성하기 위한 것으로, 얇은 동박을 접착하여 형성한다.The
이때, 동박층(120) 대신 석출반응을 이용하여 이방전도성필름(110)에 무전해 동도금을 행한후, 전기분해에 의한 전해 동도금을 수행하여 도금층을 이용할 수 있다. In this case, after the electroless copper plating is performed on the anisotropic
무전해 동도금과 전해 동도금을 함께 수행하는 이유는 무전해 동도금만으로는 두께가 얇고 물성이 떨어져 그대로 사용할 수 없을 뿐만 아니라, 전해 동도금에 필요한 도전성 막을 무전해 동도금막이 형성시켜주기 때문이다.The reason why electroless copper plating and electrolytic copper plating are performed together is that electroless copper plating alone cannot be used as it is because of its thin thickness and physical properties, and the electroless copper plating film forms a conductive film required for electrolytic copper plating.
상술한 바와 같이, 이방전도성필름(110) 상·하부에 동박층(120)을 개재한 후, 도 4c에 도시된 바와 같이 회로패턴 형성을 위한 에칭 레지스트 패턴(130)을 형성한다.As described above, after the
여기서, 에칭 레지스트 패턴(130)을 형성하기 위해서는 마스크에 인쇄된 회로패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이다.Here, in order to form the etching resist
이후, 도 4d에 도시된 바와 같이 동박 에칭을 수행하고 에칭 레지스트 패턴(130)을 제거하여 회로패턴을 형성한다.Thereafter, as shown in FIG. 4D, copper foil etching is performed and the etching resist
즉, 회로패턴이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되어, 동박에 대한 에칭 처리를 수행하는 경우 에칭 레지스트 패턴(103)이 형성되지 않은 영역의 동박층(120)이 제거되어 소정 형상의 회로패턴(140)을 제공하게 된다.That is, the dry film to which the circuit pattern is transferred serves as an etching resist. When the etching process is performed on the copper foil, the
상술한 바와 같이, 회로패턴을 형성한 후, 도 4e에 도시된 바와 같이 연결선 패턴을 위한 레지스트 패턴(150)을 형성한다.As described above, after the circuit pattern is formed, the resist
여기서, 레지스트 패턴(150)을 형성하기 위해서는 마스크에 인쇄된 연결선 패턴을 제외한 부분을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 부분을 드라이 필름으로 전사하는 방식이다.Here, in order to form the resist
이후, 도 4f에 도시된 바와 같이 레지스트 패턴(150) 사이에 전해 동도금을 수행하고 레지스트 패턴(150)을 제거하여 연결선 패턴(160)을 완성한다.Thereafter, as shown in FIG. 4F, electrolytic copper plating is performed between the resist
즉, 연결선 패턴(160)을 제외한 부분이 인쇄된 드라이 필름이 레지스트 패턴(150) 역할을 하게 되어, 레지스트 패턴(150) 사이에 전해 동도금을 수행하고 드라이 필름을 제거하면 소정 형상의 연결선 패턴(160)이 형성된다. That is, the dry film, except for the connecting
여기서, 연결선 패턴(160)은 양층 회로패턴 사이를 전기적으로 연결할 선의 패턴으로 종래의 이방전도성필름층에 형성된 비아홀 위치와 동일하다. Here, the
상술한 바와 같이, 연결선 패턴(160)을 완성한 후, 도 4g에 도시된 바와 같이 연결선 패턴(160)을 가열가압한다.As described above, after completing the connecting
소정의 열을 가하면, 이방전도성필름(110)은 반경화상태가 되고, 소정의 압력을 가하면, 연결선 패턴(160)이 회로패턴(140)을 가압하고 가압된 회로패턴(140)이 다시 이방전도성필름(110)을 가압하여 가압된 이방전도성필름(110)의 밀도가 높아져 도전성 입자들에 의해 수직으로 전기적 도통이 이루어진다. When the predetermined heat is applied, the anisotropic
이때, 이방전도성필름(110) 내의 전기적 도통이 생긴 부분은 양면의 회로패턴(140)을 전기적으로 연결시키는 연결선이 된다.At this time, a portion in which electrical conduction occurs in the anisotropic
이후, 도 4h에 도시된 바와 같이 솔더 레지스트 패턴(170)을 형성하고 무전해 니켈/금도금을 이용한 표면처리를 행하여 이방전도성필름을 이용한 양층 인쇄회로기판을 완성하게 된다.Thereafter, as shown in FIG. 4H, the solder resist
솔더 레지스트 패턴(170)은 전자부품을 기판 상에 실장할 때, 배선간의 단락, 오접속의 문제 등에 따른 불량을 방지하고 회로패턴을 보호하며, 표면처리는 노출된 회로패턴의 동박부위가 산화되는 것을 방지하고 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여한다.The solder resist
여기서, 솔더 레지스트 패턴(170)은 솔더 레지스트를 도포하고 솔더 레지스트 패턴이 출력된 마스크를 밀착하여 노광 및 현상을 행하여 형성된다.Here, the solder resist
솔더 레지스트용의 레지스트 잉크는 PSR(Photo imageable Solder Resist Ink)로 녹색이 많으며, 솔더의 용해온도에서도 충분히 견디는 내열성 수지로 만들어진다.The resist ink for solder resist is PSR (Photo imageable Solder Resist Ink), which is green and is made of heat-resistant resin that can withstand the melting temperature of solder.
도 5를 참조하여 본 발명의 제2실시예에 따른 이방전도성필름을 이용한 다층 인쇄회로기판의 제조방법에 대하여 설명한다.A method of manufacturing a multilayer printed circuit board using an anisotropic conductive film according to a second embodiment of the present invention will be described with reference to FIG. 5.
먼저, 도 5a에 도시된 바와 같이 제1 이방전도성필름(210)에 제1 동박층(220)을 개재하여 제공한다.First, as shown in FIG. 5A, a first
이방전도성필름(210)은 절연 접착 필름 내에 도전성 입자가 분산되어 있는 구조이며, 가열가압을 받으면 전극 방향으로만 통전이 되고 전극과 전극 사이에서는 절연 기능을 갖는 이방성의 전기전도도 특성을 갖는다. The anisotropic
도전성 입자는 기본적으로 니켈(Ni), 금/폴리머(Au/polymaer), 은(Ag) 등으로 이루어져있고, 절연물질은 열경화성, 열가소성의 절연수지(insulating resin)로 구성되어 있다. The conductive particles basically consist of nickel (Ni), gold / polymer (Au / polymaer), silver (Ag) and the like, and the insulating material is composed of a thermosetting and thermoplastic insulating resin.
제1 동박층(220)은 후술되는 회로패턴을 형성하기 위한 것으로, 얇은 동박을 접착하여 형성한다.The 1st
이때, 제1 동박층(220) 대신 석출반응을 이용하여 이방전도성필름(210)에 무전해 동도금을 행한후, 전기분해에 의한 전해 동도금을 수행하여 도금층을 이용할 수 있다. In this case, after the electroless copper plating is performed on the anisotropic
이후, 도 5b에 도시된 바와 같이 에칭 레지스트 패턴을 형성하고 에칭 처리를 수행한 후 에칭 레지스트 패턴을 제거함으로써 내층 회로패턴(230)을 완성한다. Thereafter, as illustrated in FIG. 5B, an inner
여기서, 에칭 레지스트 패턴을 형성하기 위해서는 마스크에 인쇄된 내층 회로패턴(230)을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 내층 회로패턴을 드라이 필름으로 전사하는 방식이다.Here, in order to form the etching resist pattern, the
즉, 내층 회로패턴(230)이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되어, 동박에 대한 에칭 처리를 수행하는 경우 에칭 레지스트 패턴이 형성되지 않은 영역의 동박층(220)이 제거되어 소정 형상의 내층 회로패턴(230)을 완성하게 된다.That is, the dry film to which the
상술한 바와 같이, 내층 회로패턴(230)을 완성한 후, 도 5c에 도시된 바와 같이 내층 회로패턴(230) 상에 레지스트 패턴을 형성하고 동도금을 수행한 후 레지스트 패턴을 제거함으로써 제1 연결선 패턴(240)을 형성한다. As described above, after completing the
여기서, 레지스트 패턴을 형성하기 위해서는 마스크에 인쇄된 연결선 패턴을 제외한 부분을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 부분을 드라이 필름으로 전사하는 방식이다.Here, in order to form a resist pattern, portions other than the connection line pattern printed on the mask must be transferred onto the substrate. There are various methods of transferring, but the most commonly used method is a method of transferring a portion printed on a mask by ultraviolet light to a dry film using a photosensitive dry film.
즉, 제1 연결선 패턴(240)을 제외한 부분이 인쇄된 드라이 필름은 레지스트 패턴 역할을 하게 되어, 레지스트 패턴 사이에 전해 동도금을 수행하고 드라이 필름을 제거하면 소정 형상의 제1 연결선 패턴(240)이 형성된다. That is, the dry film in which the portion except the first
여기서, 제1 연결선 패턴(240)은 내층 회로패턴(230) 사이를 전기적으로 연결할 선의 패턴으로 종래의 이방전도성필름층에 형성된 비아홀 위치와 동일하다. Here, the first
이후, 도 5d에 도시된 바와 같이 제1 연결선 패턴(240)을 가열가압하여 내층 회로패턴(230) 간의 전기적 도통이 되는 베이스 기판(250)을 완성한다.Subsequently, as illustrated in FIG. 5D, the first
소정의 열을 가하면, 제1 이방전도성필름(210)은 반경화상태가 되고, 소정의 압력을 가하면, 제1 연결선 패턴(240)이 내층 회로패턴(230)을 가압하고 가압된 내층 회로패턴(230)이 다시 제1 이방전도성필름(210)을 가압하여 가압된 제1 이방전 도성필름(210)의 밀도가 높아져 도전성 입자들에 의해 수직으로 전기적 도통이 이루어진다. When a predetermined heat is applied, the first anisotropic
이때, 제1 이방전도성필름(210) 내의 전기적 도통이 생긴 부분은 내층 회로패턴(230)을 전기적으로 연결시키는 연결선이 된다.In this case, a portion in which electrical conduction occurs in the first anisotropic
상술한 바와 같이 베이스 기판(250)을 완성한 후, 도 5e에 도시된 바와 같이, 베이스 기판(250) 상·하면에 제2 이방전도성필름(260)을 적층한다.After the
제2 이방전도성필름(260)은 이후 가열가압 공정에 의해 수직 방향으로는 층간 전기적 도통을 이루게 해주면서 수평방향으로 절연상태가 유지되어 층간 절연을 시켜준다. The second anisotropic
이후, 도 5f에 도시된 바와 같이 제2 이방전도성필름(260) 상에 제2 동박층(270)을 적층한다.Thereafter, as illustrated in FIG. 5F, the second
이때, 제2 동박층(270) 대신 석출반응을 이용하여 제2 이방전도성필름(260)에 무전해 동도금을 행한후, 전기분해에 의한 전해 동도금을 수행하여 도금층을 이용할 수 있다. In this case, after the electroless copper plating is performed on the second anisotropic
상술한 바와 같이, 제2 동박층(270)을 적층한 후 도 5g에 도시된 바와 같이 에칭 레지스트 패턴을 이용한 사진 식각 공정으로 외층 회로패턴(280)을 형성한다.As described above, after the second
이후, 도 5h에 도시된 바와 같이 외층 회로패턴(280) 상에 레지스트 패턴을 형성하고 동도금을 수행한 후 레지스트 패턴을 제거함으로써 제2 연결선 패턴(290)을 형성한다. Subsequently, as shown in FIG. 5H, the second
여기서, 제2 연결선 패턴(290)은 외층 회로패턴(280)과 내층 회로패턴(230) 을 전기적으로 연결할 선의 패턴으로 종래의 절연층에 형성된 블라인드 비아홀 위치와 동일하다. Here, the second
상술한 바와 같이, 제2 연결선 패턴(290)을 완성한 후, 도 5i에 도시된 바와 같이 제2 연결선 패턴(290)을 가열가압한다.As described above, after completing the second
소정의 열을 가하면, 제2 이방전도성필름(260)은 반경화상태가 되고, 소정의 압력을 가하면, 제2 연결선 패턴(290)이 외층 회로패턴(280)을 가압하고 가압된 외층 회로패턴(280)이 다시 제2 이방전도성필름(280)을 가압하여, 가압된 이방전도성필름(280)의 밀도가 높아져 도전성 입자들에 의해 외층 회로패턴(280)과 내층 회로패턴(230) 사이에 수직으로 전기적 도통이 이루어진다. When a predetermined heat is applied, the second anisotropic
이후, 도 5j에 도시된 바와 같이 솔더 레지스트 패턴(300)을 형성하고 무전해 니켈/금도금을 이용한 표면처리를 행하여 이방전도성필름을 이용한 다층 인쇄회로기판을 완성하게 된다.Subsequently, as shown in FIG. 5J, the solder resist
솔더 레지스트 패턴(300)은 전자부품을 기판 상에 실장할 때, 배선간의 단락, 오접속의 문제 등에 따른 불량을 방지하고 회로패턴을 보호하며, 표면처리는 노출된 회로패턴의 동박부위가 산화되는 것을 방지하고 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여한다.The solder resist
여기서, 솔더 레지스트 패턴(300)은 솔더 레지스트를 도포하고 솔더 레지스트 패턴이 출력된 마스크를 밀착하여 노광 및 현상을 행하여 형성된다.Here, the solder resist
이때, 기판 상부에는 솔더 레지스트 패턴(300)을 형성하지 않고 제2 연결선 패턴(290)을 소정의 높이만큼 형성하여 플립칩 범프로 사용가능하다. In this case, the second
도 6을 참조하여 본 발명의 제3실시예에 따른 이방전도성필름을 이용한 다층 인쇄회로기판의 제조방법에 대하여 설명한다.A method of manufacturing a multilayer printed circuit board using an anisotropic conductive film according to a third embodiment of the present invention will be described with reference to FIG. 6.
먼저, 도 6a에 도시된 바와 같이 이방전도성필름(310)에 동박층(320)을 개재하여 제공한다.First, as shown in FIG. 6A, an anisotropic
이방전도성필름(310)은 절연 접착 필름 내에 도전성 입자가 분산되어 있는 구조이며, 가열가압을 받으면 전극 방향으로만 통전이 되고 전극과 전극 사이에서는 절연 기능을 갖는 이방성의 전기전도도 특성을 갖는다. The anisotropic
도전성 입자는 기본적으로 니켈(Ni), 금/폴리머(Au/polymaer), 은(Ag) 등으로 이루어져있고, 절연물질은 열경화성, 열가소성의 절연수지(insulating resin)로 구성되어 있다. The conductive particles basically consist of nickel (Ni), gold / polymer (Au / polymaer), silver (Ag) and the like, and the insulating material is composed of a thermosetting and thermoplastic insulating resin.
동박층(320)은 후술되는 회로패턴을 형성하기 위한 것으로, 얇은 동박을 접착하여 형성한다.The
이때, 동박층(320) 대신 석출반응을 이용하여 이방전도성필름(310)에 무전해 동도금을 행한후, 전기분해에 의한 전해 동도금을 수행하여 도금층을 이용할 수 있다. In this case, after the electroless copper plating is performed on the anisotropic
이후, 도 6b에 도시된 바와 같이 사진 식각 공정을 이용하여 내층 회로패턴(330)을 완성한다. Thereafter, as illustrated in FIG. 6B, the
상술한 바와 같이, 내층 회로패턴(330)을 완성한 후, 도 6c에 도시된 바와 같이 내층 회로패턴(330) 상에 레지스트 패턴을 형성하고 동도금을 수행한 후 레지스트 패턴을 제거함으로써 연결선 패턴(340)을 형성한다. As described above, after completing the
즉, 연결선 패턴(340)을 제외한 부분이 인쇄된 레지스트 패턴 사이에 전해 동도금을 수행하고 레지스트 패턴을 제거하면 소정 형상의 연결선 패턴(340)이 형성된다. That is, when electrolytic copper plating is performed between the resist patterns except for the
이후, 도 6d에 도시된 바와 같이 연결선 패턴(340)을 가열가압하여 내층 회로패턴(330) 간의 전기적 도통이 되는 베이스 기판(350)을 완성한다.Subsequently, as illustrated in FIG. 6D, the
소정의 열을 가하면, 이방전도성필름(310)은 반경화상태가 되고, 소정의 압력을 가하면, 연결선 패턴(340)이 내층 회로패턴(330)을 가압하고 가압된 내층 회로패턴(330)이 다시 이방전도성필름(310)을 가압하여 가압된 이방전도성필름(310)의 밀도가 높아져 도전성 입자들에 의해 수직으로 전기적 도통이 이루어진다. When the predetermined heat is applied, the anisotropic
이때, 이방전도성필름(310) 내의 전기적 도통이 생긴 부분은 내층 회로패턴(330)을 전기적으로 연결시키는 연결선이 된다.In this case, a portion where electrical conduction occurs in the anisotropic
상술한 바와 같이, 베이스 기판(350)을 완성한 후, 도 6e에 도시된 바와 같이 베이스 기판(350) 양면에 절연층(360)을 적층한다. As described above, after the
여기서, 절연층(360)은 필름형태의 절연자재로, 회로층 간의 절연체 역할을 수행한다.Here, the insulating
이후, 도 6f에 도시된 바와 같이, 내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀(370)을 가공한다. Thereafter, as illustrated in FIG. 6F, the blind via
이때, 블라인드 비아홀(370)은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.In this case, although the blind via
상술한 바와 같이 블라인드 비아홀(370)을 가공한 후, 도 6g에 도시된 바와 같이 절연층(360)에 대한 무전해 동도금을 수행하여 외층 회로패턴을 형성하기 위한 시드층(380)을 형성한다. After processing the blind via
이때, 시드층(380)을 형성하는 금속이 구리(Cu)에만 한정되는 것은 아니고, 구리와 상이한 금속 및 금속 산화물, 보다 구체적으로는 Ni, Sn 또는 SnO 등을 이용하여도 형성될 수 있다. In this case, the metal forming the
이후, 도 6h에 도시된 바와 같이, 외층 회로패턴이 형성을 위한 레지스트 패턴(390)을 형성한다.Thereafter, as shown in FIG. 6H, the outer circuit pattern forms a resist
여기서, 레지스트 패턴(390)을 형성하기 위해서는 마스크에 인쇄된 연결선 패턴을 제외한 부분을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 마스크에 인쇄된 부분을 드라이 필름으로 전사하는 방식이다.Here, in order to form the resist
상술한 바와 같이 레지스트 패턴(390)을 형성한 후, 도 6i에 도시된 바와 같이 전해 동도금을 수행하고 레지스트 패턴(390)을 제거한 후 오픈된 시드층(380)을 에칭 처리함으로써 외층 회로패턴(400)을 완성한다. After forming the resist
이후, 도 6i에 도시된 바와 같이 외층 회로패턴(400)을 보호하고 배선간의 단락 및 오접속의 문제를 방지하는 솔더 레지스트 패턴(410)을 형성하고 무전해 니켈/금도금을 이용한 표면처리를 행하여 이방전도성필름을 이용한 다층 인쇄회로기판을 완성하게 된다.Thereafter, as shown in FIG. 6I, a solder resist
상기한 바와 같이, 본 발명에 따른 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법에 따르면, 비아홀을 형성하지 않고 이방전도성필름의 특성을 이용하여 층간 전기적 도통을 구현함으로써 단위면적당 회로의 밀집도를 크게 향상시킴은 물론, 내층 비아홀로 인해 유발하는 신호 지연을 대폭 감소시킴으로써 인쇄회로기판의 전기적 성능을 향상시킨다.As described above, according to the printed circuit board and the manufacturing method using the anisotropic conductive film according to the present invention, the density of the circuit per unit area is greatly increased by realizing the electrical conduction between layers using the characteristics of the anisotropic conductive film without forming via holes. In addition to significantly improving the electrical performance of the printed circuit board, the signal delay caused by the inner layer via hole is greatly reduced.
여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다. Herein, the present invention described above has been described with reference to preferred embodiments, but those skilled in the art can variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that this can be changed.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016930A KR100716809B1 (en) | 2005-02-28 | 2005-02-28 | A PCB using the ACF and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016930A KR100716809B1 (en) | 2005-02-28 | 2005-02-28 | A PCB using the ACF and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060095814A KR20060095814A (en) | 2006-09-04 |
KR100716809B1 true KR100716809B1 (en) | 2007-05-09 |
Family
ID=37625339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050016930A KR100716809B1 (en) | 2005-02-28 | 2005-02-28 | A PCB using the ACF and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100716809B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210121799A (en) | 2020-03-31 | 2021-10-08 | 동우 화인켐 주식회사 | Conductive film stack structure and method of fabricating the same |
KR20210128751A (en) | 2020-04-17 | 2021-10-27 | 동우 화인켐 주식회사 | Bonding apparatus of conductive film and method of bonding conductive film |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807235B1 (en) | 2006-11-14 | 2008-02-28 | 삼성전자주식회사 | Pattern film, method of manufacturing the pattern film, and printed circuit board and semiconductor package having the pattern film |
KR102037978B1 (en) * | 2017-02-28 | 2019-10-29 | 한솔테크닉스(주) | Copper clad laminate and the process of manufacture |
KR20220089571A (en) * | 2020-12-21 | 2022-06-28 | 아피오테크 주식회사 | Double side circuit panel for stable electric connection |
KR102684317B1 (en) * | 2021-09-24 | 2024-07-12 | 해성디에스 주식회사 | Method of manufacturing printed circuit board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714966A (en) * | 1993-06-17 | 1995-01-17 | Ibiden Co Ltd | Multi-terminal composite lead frame and manufacture thereof |
JPH08138773A (en) * | 1994-11-02 | 1996-05-31 | Ricoh Co Ltd | Electrode portion structure of printed wiring board |
JPH09148378A (en) * | 1995-11-20 | 1997-06-06 | Dainippon Printing Co Ltd | Ic module for ic card, manufacture thereof, and ic card using the ic module |
-
2005
- 2005-02-28 KR KR1020050016930A patent/KR100716809B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714966A (en) * | 1993-06-17 | 1995-01-17 | Ibiden Co Ltd | Multi-terminal composite lead frame and manufacture thereof |
JPH08138773A (en) * | 1994-11-02 | 1996-05-31 | Ricoh Co Ltd | Electrode portion structure of printed wiring board |
JPH09148378A (en) * | 1995-11-20 | 1997-06-06 | Dainippon Printing Co Ltd | Ic module for ic card, manufacture thereof, and ic card using the ic module |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210121799A (en) | 2020-03-31 | 2021-10-08 | 동우 화인켐 주식회사 | Conductive film stack structure and method of fabricating the same |
US11912910B2 (en) | 2020-03-31 | 2024-02-27 | Dongwoo Fine-Chem Co., Ltd. | Conductive film laminate and method of fabricating the same |
KR20210128751A (en) | 2020-04-17 | 2021-10-27 | 동우 화인켐 주식회사 | Bonding apparatus of conductive film and method of bonding conductive film |
Also Published As
Publication number | Publication date |
---|---|
KR20060095814A (en) | 2006-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767269B2 (en) | Method for manufacturing printed circuit board | |
JP4876272B2 (en) | Printed circuit board and manufacturing method thereof | |
US8934262B2 (en) | Wiring board and method for manufacturing the same | |
US7937833B2 (en) | Method of manufacturing circuit board | |
JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
JP2007110120A (en) | Substrate without core layer and its manufacturing method | |
JP2006165496A (en) | Parallel multi-layer printed board having inter-layer conductivity through via post | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
JP2006049793A (en) | Parallel system manufacturing method of printed circuit board | |
KR100619348B1 (en) | Method for manufacturing package substrate using a electroless Ni plating | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
KR20110028951A (en) | Printed circuit board and manufacturing method thereof | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100734234B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
JP2004152904A (en) | Electrolytic copper foil, film and multilayer wiring substrate therewith, and method of manufacturing the same | |
JP2005268505A (en) | Multilayer wiring board and its manufacturing method | |
KR101204083B1 (en) | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
KR20070034766A (en) | Full Layer Inner Via Printed Circuit Board Using Peel Plating and Its Manufacturing Method | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
KR20120130639A (en) | Double layer fpcb and manufacting method thereof | |
KR100658437B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100601476B1 (en) | Packaging substrate using metal core and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |