KR100618684B1 - CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME - Google Patents

CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME Download PDF

Info

Publication number
KR100618684B1
KR100618684B1 KR1020000030086A KR20000030086A KR100618684B1 KR 100618684 B1 KR100618684 B1 KR 100618684B1 KR 1020000030086 A KR1020000030086 A KR 1020000030086A KR 20000030086 A KR20000030086 A KR 20000030086A KR 100618684 B1 KR100618684 B1 KR 100618684B1
Authority
KR
South Korea
Prior art keywords
film
metal film
taon
capacitor
crystallizing
Prior art date
Application number
KR1020000030086A
Other languages
Korean (ko)
Other versions
KR20010108990A (en
Inventor
한승규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000030086A priority Critical patent/KR100618684B1/en
Priority to JP2001160382A priority patent/JP2002057223A/en
Priority to US09/870,752 priority patent/US20020011620A1/en
Priority to TW090112997A priority patent/TWI222697B/en
Publication of KR20010108990A publication Critical patent/KR20010108990A/en
Application granted granted Critical
Publication of KR100618684B1 publication Critical patent/KR100618684B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 높은 캐패시턴스를 확보하면서, 누설 전류를 줄일 수 있는 TaON 유전체막을 갖는 반도체 메모리 소자의 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명은 반도체 기판상에 Ta 금속막을 증착하는 단계; 상기 Ta 금속막을 결정화하는 단계; 상기 Ta 금속막을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계; 상기 하부 전극 상부에 TaON막을 형성하는 단계; 및 상기 TaON막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The present invention discloses a capacitor of a semiconductor memory device having a TaON dielectric film capable of reducing leakage current while ensuring high capacitance and a method of manufacturing the same. The disclosed invention comprises the steps of depositing a Ta metal film on a semiconductor substrate; Crystallizing the Ta metal film; Patterning the Ta metal film by a predetermined portion to form a lower electrode; Forming a TaON film on the lower electrode; And forming an upper electrode on the TaON film.

Ta 전극, TaN 베리어, TaON막Ta electrode, TaN barrier, TaON film

Description

티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및 그 제조 방법{CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}Capacitor for semiconductor device having thioene dielectric film and manufacturing method thereof {CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 종래의 TaON 유전체막을 갖는 반도체 소자의 캐패시터 단면도.1 is a cross-sectional view of a capacitor of a semiconductor device having a conventional TaON dielectric film.

도 2a 내지 도 2d는 본 발명에 따른 TaON 유전체막을 갖는 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도.2A to 2D are cross-sectional views illustrating a method for manufacturing a capacitor of a semiconductor device having a TaON dielectric film according to the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

20 - 반도체 기판 22 - 제 1 층간 절연막20-semiconductor substrate 22-first interlayer insulating film

24 - 콘택홀 25 - 콘택 플러그24-Contact Hole 25-Contact Plug

26 - 제 2 층간 절연막 27 - 오목부26-second interlayer insulating film 27-recess

28 - Ta 금속막 29 - TaN막28-Ta metal film 29-TaN film

30 - 하부 전극 32 - TaON막30-lower electrode 32-TaON film

34 - 상부 전극34-top electrode

본 발명은 TaON 유전체막을 갖는 반도체 소자의 캐패시터 및 그 제조방법에 관한 것으로, 보다 구체적으로 누설 전류 특성을 개선하면서, 유전체막의 등가적인 두께를 줄일 수 있는 TaON 유전체막을 갖는 반도체 소자의 캐패시터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device having a TaON dielectric film and a method of manufacturing the same, and more particularly to a capacitor of a semiconductor device having a TaON dielectric film capable of reducing the equivalent thickness of a dielectric film while improving leakage current characteristics. It is about.

최근 디램 반도체 소자를 구성하는 메모리 셀의 수가 증가됨에 따라, 각 메모리 셀의 점유 면적은 점점 감소되고 있다. 한편, 각 메모리 셀내에 형성되는 캐패시터는 정확한 저장 데이터의 독출을 위하여 충분한 용량이 필요하다. 이에따라, 현재의 디램 반도체 소자는 적은 면적을 차지하면서 보다 큰 용량을 갖는 캐패시터가 형성된 메모리 셀이 요구된다. 캐패시터의 용량(capacitance)은 고유전율을 갖는 절연체를 유전체막으로 사용하거나, 하부 전극의 표면적으로 확대시킴으로써 증대시킬 수 있다. 현재 고집적화된 디램 반도체 소자에는 NO(nitride-oxide)막보다 유전율이 더욱 높은 Ta 산화막(Ta2O5)이 유전체로 사용되면서, 하부 전극은 3차원적으로 형성되고 있다. Recently, as the number of memory cells constituting the DRAM semiconductor device increases, the occupied area of each memory cell is gradually decreased. On the other hand, the capacitor formed in each memory cell needs a sufficient capacity for reading the correct stored data. Accordingly, current DRAM semiconductor devices require a memory cell in which a capacitor having a larger capacity while forming a smaller area is formed. The capacitance of the capacitor can be increased by using an insulator having a high dielectric constant as the dielectric film or enlarging the surface area of the lower electrode. Currently, a highly integrated DRAM semiconductor device uses a Ta oxide film (Ta 2 O 5 ), which has a higher dielectric constant than a nitride (oxide) oxide film, as a dielectric, and thus the lower electrode is three-dimensionally formed.

그러나, 유전체막으로 사용되는 Ta 산화막은 불안정한 화학양론비를 지니고 있으므로, 증착후 안정한 상태로 만들기 위한 산화 공정이 반드시 실시되어야 한다. 이때, 산화 공정중, Ta 산화막은 하부 전극과의 쉽게 반응하여, 유전체막의 두께를 증가시키게 되어, 오히려 캐패시턴스를 감소시킨다. 아울러, Ta 산화막은 유기 Ta 금속 물질을 전구체로 이용하여 형성되므로 막내부에 다량의 탄소 및 탄소 화합물들이 잔류하게 되어 누설 전류가 발생하기 쉽다. However, since the Ta oxide film used as the dielectric film has an unstable stoichiometric ratio, an oxidation process must be performed to make it stable after deposition. At this time, during the oxidation process, the Ta oxide film easily reacts with the lower electrode, thereby increasing the thickness of the dielectric film, rather reducing the capacitance. In addition, since the Ta oxide film is formed using an organic Ta metal material as a precursor, a large amount of carbon and carbon compounds remain in the film, and thus leakage current is likely to occur.

이에 본 출원인은 Ta 산화막의 문제점을 해결하기 위하여, TaON막을 유전체 로 사용하는 캐패시터를 제안하여, 1999년 6월25일자로 대한민국 특허청에 출원하였다. 이와같은 TaON막을 유전체막으로 하는 캐패시터가 도 1에 나타내져 있다.Accordingly, the present applicant proposed a capacitor using a TaON film as a dielectric to solve the problem of the Ta oxide film, and filed with the Korean Patent Office on June 25, 1999. A capacitor using such a TaON film as a dielectric film is shown in FIG.

도 1을 참조하여, 트랜지스터(도시되지 않음)가 형성되어 있는 반도체 기판(10)상에 트랜지스터의 접합 영역(도시되지 않음)중 어느 한 영역을 노출시키는 콘택홀(14)이 구비된 층간 절연막(12)이 형성된다. 노출된 접합 영역(도시되지 않음)과 콘택되도록 층간 절연막(14) 상부에 캐패시터의 하부 전극(15)이 형성된다. 하부 전극(15)은 예를들어, 도핑된 폴리실리콘막으로 형성되며, 실린더 형태, 핀 형태 또는 스택 형태로 형성될 수 있다. 하부 전극(15)의 표면은 자연 산화막의 발생을 저지하기 위하여, 인시튜 플라즈마 처리 또는 HF 세정 처리된다. 하부 전극(15) 및 층간 절연막(12) 표면에 유전체막으로서 TaON막(16)이 형성된다. 이때, TaON막(16)은 Ta(OC2H5)5와 같은 전구체를 증기화한 Ta 화학 증기와 NH3 가스 및 O2 가스의 표면 화학 반응에 의하여 형성된다. 이어서, TaON막(16)은 소정의 온도에서 열처리되어, 결정화된다. 그후, TaON막(16) 상부에 상부 전극(17)이 형성된다. 상부 전극(17)은 예를들어, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 또는 Pt와 같은 금속층으로 형성된다. Referring to FIG. 1, an interlayer insulating film having contact holes 14 exposing any one of a junction region (not shown) of a transistor on a semiconductor substrate 10 on which a transistor (not shown) is formed ( 12) is formed. The lower electrode 15 of the capacitor is formed on the interlayer insulating layer 14 to contact the exposed junction region (not shown). The lower electrode 15 may be formed of, for example, a doped polysilicon film, and may be formed in a cylinder shape, a pin shape, or a stack shape. The surface of the lower electrode 15 is subjected to an in-situ plasma treatment or an HF cleaning treatment in order to prevent generation of a natural oxide film. A TaON film 16 is formed as a dielectric film on the lower electrode 15 and the interlayer insulating film 12. At this time, the TaON film 16 is formed by the surface chemical reaction of Ta chemical vapor vaporizing a precursor such as Ta (OC 2 H 5 ) 5 with NH 3 gas and O 2 gas. Subsequently, the TaON film 16 is heat-treated at a predetermined temperature to crystallize. Thereafter, the upper electrode 17 is formed on the TaON film 16. The upper electrode 17 is formed of a metal layer, for example TiN, TaN, W, WN, WSi, Ru, RuO 2 , Ir, IrO 2 or Pt.

이러한 TaON막(16)은 매우 높은 유전율(20∼25)을 가지며, Ta-O-N의 안정한 결합으로 구성되어, 증착후 안정한 상태로 변화시키기 위한 산화 공정을 실시할 필요가 없다. 아울러, TaON막(16)은 매우 낮은 산화 반응 특성을 가지므로, 후속의 열처리 공정시 자연 산화막의 발생이 적어, 유전체막의 두께가 증대되지 않는다.This TaON film 16 has a very high dielectric constant (20 to 25) and is composed of a stable bond of Ta-O-N, so that it is not necessary to perform an oxidation process for changing to a stable state after deposition. In addition, since the TaON film 16 has a very low oxidation reaction characteristic, there is little occurrence of a natural oxide film during the subsequent heat treatment process, and the thickness of the dielectric film does not increase.

그러나, 종래의 캐패시터는 하부 전극이 도핑된 폴리실리콘막으로 형성됨에 따라, 다음과 같은 문제점이 발생된다.However, as the conventional capacitor is formed of the polysilicon film doped with the lower electrode, the following problems occur.

일반적으로 도핑된 폴리실리콘막은 공지된 바와 같이 산화 반응성이 우수한 물질이므로, TaON막(16)을 형성한 후, TaON막(16)을 결정화시키기 위한 열처리 공정시, 하부 전극(15) 표면이 자연 산화되어, 원치 않는 자연 산화막이 발생된다. 이러한 자연 산화막은 유전율이 낮은 SiO2 물질로 구성되어, 유전체막의 두께를 증대시키면서, 유전 특성을 저하시킨다. 이로 인하여, 캐패시턴스가 감소된다.In general, the doped polysilicon film is a material having excellent oxidation reactivity as is known, and after forming the TaON film 16, during the heat treatment process for crystallizing the TaON film 16, the surface of the lower electrode 15 is naturally oxidized. Thus, an unwanted natural oxide film is generated. This natural oxide film is composed of a SiO 2 material having a low dielectric constant, thereby increasing the thickness of the dielectric film and decreasing the dielectric properties. As a result, the capacitance is reduced.

이러한 문제점을 해결하기 위하여, 종래의 다른 방법으로는 유전체막의 두께(Tox)를 감소시키는 기술이 제안되었다. 그러나, 유전체막의 두께를 감소시키게 되면, 상대적으로 누설 전류가 증대되어, 캐패시터의 성능이 저하된다.In order to solve this problem, a technique for reducing the thickness (T ox ) of the dielectric film has been proposed as another conventional method. However, if the thickness of the dielectric film is reduced, the leakage current is relatively increased, and the performance of the capacitor is degraded.

따라서, 본 발명의 목적은 높은 캐패시턴스를 확보하면서, 누설 전류를 줄일 수 있는 TaON 유전체막을 갖는 반도체 메모리 소자의 캐패시터를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a capacitor of a semiconductor memory device having a TaON dielectric film capable of reducing leakage current while ensuring high capacitance.

또한, 본 발명의 다른 목적은 상기한 TaON 유전체막을 갖는 반도체 메모리 소자의 캐패시터 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor memory device having the TaON dielectric film.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일견지에 의하면, 반도체 기판상에 형성되는 하부 전극; 상기 하부 전극 상부에 형성되는 TaON 유전체막; 상기 TaON 유전체막 상부에 형성되는 상부 전극을 포함하며, 상기 하부 전극은 Ta 금속막으로 형성되는 것을 특징으로 한다.In order to achieve the above object of the present invention, in accordance with one aspect of the present invention, a lower electrode formed on a semiconductor substrate; A TaON dielectric film formed over the lower electrode; And an upper electrode formed on the TaON dielectric layer, wherein the lower electrode is formed of a Ta metal film.

또한, 본 발명의 다른 견지에 의하면, 반도체 기판상에 Ta 금속막을 증착하는 단계; 상기 Ta 금속막을 결정화하는 단계; 상기 Ta 금속막을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계; 상기 하부 전극 상부에 TaON막을 형성하는 단계; 및 상기 TaON막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. In addition, according to another aspect of the invention, the step of depositing a Ta metal film on a semiconductor substrate; Crystallizing the Ta metal film; Patterning the Ta metal film by a predetermined portion to form a lower electrode; Forming a TaON film on the lower electrode; And forming an upper electrode on the TaON film.

본 발명의 다른 실시예에 의하면, 반도체 기판상에 Ta 금속막을 증착하는 단계; 상기 Ta 금속막을 결정화하는 단계; 상기 Ta 금속막을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계; 상기 하부 전극 상부에 TaON막을 형성하는 단계; 상기 TaON막을 결정화시키는 단계; 및 상기 TaON막 상부에 상부 전극을 형성하는 단계를 포함하며, 상기 Ta 금속막을 증착하는 단계와 Ta 금속막을 결정화하는 단계 사이 또는 Ta 금속막을 결정화하는 단계와 하부 전극을 형성하는 단계 사이에, Ta 금속막 표면에 TaN막을 형성하는 것을 특징으로 한다.According to another embodiment of the invention, the step of depositing a Ta metal film on a semiconductor substrate; Crystallizing the Ta metal film; Patterning the Ta metal film by a predetermined portion to form a lower electrode; Forming a TaON film on the lower electrode; Crystallizing the TaON film; And forming an upper electrode on the TaON film, wherein the Ta metal is deposited between depositing the Ta metal film and crystallizing the Ta metal film or crystallizing the Ta metal film and forming the lower electrode. A TaN film is formed on the film surface.

본 발명에 의하면, TaON막을 유전체막으로 사용하는 캐패시터에서, 하부 전극을 고온 견딤이 우수하고, 산화 반응이 적은 Ta 금속막으로 형성한다. 이에따라, TaON막을 결정화시키기 위한 고온 공정을 진행하더라도, 하부 전극 표면에 자연 산화막이 거의 발생되지 않는다. 더욱이, Ta 금속막 표면에 산소 베리어 역할을 하는 TaN막이 더 적층되어 있어, 열공정시 산소의 이동을 최대로 억제할 수 있다. According to the present invention, in a capacitor using a TaON film as a dielectric film, the lower electrode is formed of a Ta metal film having excellent high temperature resistance and low oxidation reaction. Accordingly, even when the high temperature process for crystallizing the TaON film is performed, almost no natural oxide film is generated on the surface of the lower electrode. In addition, a TaN film serving as an oxygen barrier is further laminated on the Ta metal film surface, thereby maximally suppressing the movement of oxygen during the thermal process.

(실시예)(Example)

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명하도록 한 다.Hereinafter, with reference to the accompanying drawings, it will be described a preferred embodiment of the present invention.

첨부 도면 도 2a 내지 도 2d는 본 발명에 따른 TaON 유전체막을 갖는 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device having a TaON dielectric film according to the present invention.

먼저, 도 2a를 참조하여, 트랜지스터(도시되지 않음)가 형성되어 있는 반도체 기판(20)상에, 트랜지스터의 접합 영역(도시되지 않음)중 어느 한 영역을 노출시키는 콘택홀(24)이 구비된 제 1 층간 절연막(22)이 형성된다. 콘택홀(24)내에 접합 영역(도시되지 않음)과 콘택되도록 콘택 플러그(25)가 공지의 방법으로 형성된다. 그후, 콘택 플러그(25) 및 제 1 층간 절연막(22) 상부에 제 2 층간 절연막(26)이 형성되고, 제 2 층간 절연막(26)은 콘택 플러그(25) 및 그 인접하는 제 1 층간 절연막(22)이 오픈되도록 소정 부분 식각되어, 오목부(concave portion:27)가 형성된다. 제 1, 제 2 층간 절연막(22, 26) 및 콘택 플러그(25) 표면은 공정 부산물 및 식각 찌거기등을 제거하기 위하여, HF 또는 BOE 용액에 의하여 클리닝된다. First, referring to FIG. 2A, on the semiconductor substrate 20 where a transistor (not shown) is formed, a contact hole 24 exposing any one of the junction regions (not shown) of the transistor is provided. The first interlayer insulating film 22 is formed. The contact plug 25 is formed in the contact hole 24 in a known manner so as to contact the junction region (not shown). Thereafter, a second interlayer insulating film 26 is formed on the contact plug 25 and the first interlayer insulating film 22, and the second interlayer insulating film 26 is formed of the contact plug 25 and the adjacent first interlayer insulating film ( A predetermined portion is etched so that 22 is open, and a concave portion 27 is formed. The surfaces of the first and second interlayer insulating films 22 and 26 and the contact plug 25 are cleaned by HF or BOE solution to remove process by-products and etching residues.

그후, 제 2 층간 절연막(26) 및 콘택 플러그(25) 상부에 하부 전극 재료로서, 산소와의 반응성이 매우 낮은 Ta 금속막(28)이 소정 두께로 증착된다. 이때, Ta 금속막(28)은 0.01 내지 0.4 torr의 압력에서, 직류 마그네트론 스퍼터링(direct current magnetron sputtering) 방식으로 형성된다. 이때, 스퍼터링 챔버 내부가 플라즈마 상태가 되도록, 스퍼터링 챔버내에 Ar 가스가 반응 가스로 주입되고, 이 반응 가스를 플라즈마 상태로 여기시키기 위하여, 30 내지 400W의 RF 파워를 가해준다. 여기서, Ar 가스는 약 10 내지 1000sccm 정도 공급함이 바람직하다. Thereafter, a Ta metal film 28 having a very low reactivity with oxygen as a lower electrode material is deposited on the second interlayer insulating film 26 and the contact plug 25 to a predetermined thickness. At this time, the Ta metal film 28 is formed by a direct current magnetron sputtering method at a pressure of 0.01 to 0.4 torr. At this time, Ar gas is injected into the sputtering chamber into the reaction gas so that the inside of the sputtering chamber is in a plasma state, and RF power of 30 to 400 W is applied to excite the reaction gas into the plasma state. Here, Ar gas is preferably supplied about 10 to 1000 sccm.                     

그 다음, 스퍼터링 챔버 내부의 온도를 600 내지 750℃까지 상승시키고, N2 또는 NH3 가스를 주입하여, Ta 금속막(28)이 형성된 반도체 기판 결과물을 약 5 내지 30분 동안 열처리 한다. 그러면, 비정질 상태로 증착된 Ta 금속막(28)은 인시튜로 결정질 상태로 변화된다. 이러한 결정화 공정은 스퍼터링 챔버 내부에 플라즈마를 여기시킨다음, 300 내지 500℃의 온도에서 1 내지 30분 가량 열처리 진행하여도 무방하다.Then, the temperature inside the sputtering chamber is raised to 600 to 750 ° C., and N 2 or NH 3 gas is injected to heat-treat the resultant semiconductor substrate on which the Ta metal film 28 is formed for about 5 to 30 minutes. Then, the Ta metal film 28 deposited in the amorphous state is changed into the crystalline state in situ. In this crystallization process, the plasma may be excited in the sputtering chamber, and then heat-treated for 1 to 30 minutes at a temperature of 300 to 500 ° C.

다음으로, 결정화된 Ta 금속막(28) 표면에 Ta 금속막(28) 표면의 자연 산화를 방지하기 위하여, TaN막(29)이 형성된다. TaN막(29)은 Ta 금속막(28)이 형성된 스퍼터링 챔버 내에 질소 포함 가스를 공급하여 인시튜로 형성된다. 보다 구체적으로는 스퍼터링 챔버내의 온도를 300 내지 450℃, 압력을 0.01 내지 0.4 torr로 조성한다음, 스퍼터링 챔버내에 NH3 가스를 10 내지 1000sccm를 공급하여, Ta 금속막(28)의 표면을 질화시킴으로써, TaN막(29)이 형성된다. 이러한 TaN막(29)은 내산화 특성이 우수하다는 장점을 갖는다. Next, a TaN film 29 is formed on the crystallized Ta metal film 28 surface in order to prevent natural oxidation of the Ta metal film 28 surface. The TaN film 29 is formed in-situ by supplying nitrogen-containing gas into the sputtering chamber in which the Ta metal film 28 is formed. More specifically, by setting the temperature in the sputtering chamber at 300 to 450 ° C. and the pressure at 0.01 to 0.4 torr, by supplying 10 to 1000 sccm of NH 3 gas into the sputtering chamber and nitriding the surface of the Ta metal film 28, TaN film 29 is formed. The TaN film 29 has an advantage of excellent oxidation resistance.

도 2b에 도시된 바와 같이, TaN막(29) 및 Ta 금속막(28)은 제 2 층간 절연막(26)내의 오목부(27)에만 존재하도록 CMP(chemical mechanical polishing) 처리되어, 하부 전극(30)이 형성된다. 이때, CMP 처리는 제 2 층간 절연막(26) 표면이 드러날때까지 실시되므로, 하부 전극(30)은 인접하는 다른 하부 전극(30)과 전기적으로 분리된다. As shown in FIG. 2B, the TaN film 29 and the Ta metal film 28 are subjected to chemical mechanical polishing (CMP) treatment so that the TaN film 29 and the Ta metal film 28 exist only in the recess 27 in the second interlayer insulating film 26. ) Is formed. At this time, since the CMP process is performed until the surface of the second interlayer insulating film 26 is exposed, the lower electrode 30 is electrically separated from other adjacent lower electrodes 30.

도 2c를 참조하여, 하부 전극(30) 표면 및 제 2 층간 절연막(26) 표면은 CMP 공정중 발생된 자연 산화막을 제거하기 위하여, 소정의 세정 처리가 진행된다. 그후, 유전체로서의 TaON막(32)이 Ta(OC2H5)5(tantalum ethlate)와 같은 전구체를 증기화한 Ta 화학 증기 및 NH3 가스의 반응에 의하여 하부 전극(30) 및 제 2 층간 절연막(26)의 표면에 형성된다. 바람직하게는 TaON막(32)의 증착 공정은 기상 반응(gas phase reaction)이 억제된 상태에서 웨이퍼 표면에서만 반응이 일어나도록 하며, NH3 가스는 25 내지 200sccm 정도 공급된다. 이때, TaON막(32)은 화학 기상 증착법 예를들어, 약 300 내지 450℃ 및 0.2 내지 0.4 torr를 유지하는 LPCVD(low pressure chemical vapor deposition) 챔버에서 형성됨이 바람직하다. 여기서, Ta(OC2H5)5과 같은 전구체는 액체 상태이므로, 증기 상태로 변환시킨다음, LPCVD 챔버내에 공급되어야 한다. 이때, 전구체는 다음과 같은 방법에 의하여 Ta 화학 증기로 변환된다. 즉, 전구체는 MFC(Mass Flow Controller)와 같은 유량 조절기에서 유량이 조절된다음, 증발관 또는 증발기에 공급된다. 그후, 증발관 또는 증발기에 공급된 전구체는 160 내지 190℃의 온도에서 증발되어, Ta 화학 증기 상태가 된다. 그다음, Ta 화학 증기는 LPCVD 챔버내에 공급되어, TaON막(32)이 형성된다. Referring to FIG. 2C, a predetermined cleaning process is performed on the surface of the lower electrode 30 and the surface of the second interlayer insulating layer 26 to remove the natural oxide film generated during the CMP process. Subsequently, the lower electrode 30 and the second interlayer insulating film were reacted by the reaction of Ta chemical vapor and NH 3 gas in which the TaON film 32 as a dielectric vaporized a precursor such as Ta (OC 2 H 5 ) 5 (tantalum ethlate). It is formed on the surface of 26. Preferably, the deposition process of the TaON film 32 causes the reaction to occur only on the wafer surface while the gas phase reaction is suppressed, and NH 3 gas is supplied at about 25 to 200 sccm. At this time, the TaON film 32 is preferably formed in a chemical vapor deposition method, for example, a low pressure chemical vapor deposition (LPCVD) chamber maintained at about 300 to 450 ° C and 0.2 to 0.4 torr. Here, a precursor such as Ta (OC 2 H 5 ) 5 is in the liquid state, so it must be converted into the vapor state and then fed into the LPCVD chamber. At this time, the precursor is converted into Ta chemical vapor by the following method. That is, the precursor is regulated in a flow controller such as a Mass Flow Controller (MFC), and then supplied to an evaporator tube or evaporator. Thereafter, the precursor fed to the evaporator tube or evaporator is evaporated at a temperature of 160 to 190 ° C., resulting in a Ta chemical vapor state. Ta chemical vapor is then supplied into the LPCVD chamber to form a TaON film 32.

그후, 도 2d에 도시된 바와 같이, 비정질 상태를 갖는 TaON막(32)은 산소 포함 가스 분위기, 예를들어, N2O 또는 O2 가스 분위기 및 750 내지 900℃ 온도에서 배치 타입(batch type)의 전기로 어닐링 또는 RTP(rapid thermal processing)된다. 이에따라, 비정질 상태의 TaON막(32)은 결정질 상태의 TaON막(32a)이 된다. 이와같 이, TaON막(32a)이 결정화되면, TaON막의 결합력이 증대되고, TaON막의 수축되어, 전체적인 두께가 소정치만큼 감소된다. 또한, TaON막(32)을 결정화시키기 위한 고온의 열처리 공정이 진행되더라도, 하부 전극(30)이 고온 견딤 특성이 우수하며 산소와의 반응 특성이 낮은 Ta 금속막으로 형성되므로써, 추가적인 자연 산화가 발생되지 않는다. 그 다음, 결정화된 TaON막(32a) 상부에 TiN 베리어 및 도핑된 폴리실리콘막으로 된 상부 전극(34)이 형성된다.Then, as shown in FIG. 2D, the TaON film 32 having an amorphous state is a batch type in an oxygen containing gas atmosphere, for example, an N 2 O or O 2 gas atmosphere and a temperature of 750 to 900 ° C. By annealing or rapid thermal processing (RTP). As a result, the TaON film 32 in the amorphous state becomes the TaON film 32a in the crystalline state. As such, when the TaON film 32a is crystallized, the bonding force of the TaON film is increased, the TaON film is contracted, and the overall thickness is reduced by a predetermined value. In addition, even when a high temperature heat treatment process for crystallizing the TaON film 32 proceeds, since the lower electrode 30 is formed of a Ta metal film having excellent high temperature resistance characteristics and low reaction characteristics with oxygen, additional natural oxidation occurs. It doesn't work. Then, an upper electrode 34 made of a TiN barrier and a doped polysilicon film is formed on the crystallized TaON film 32a.

또한, 본 발명은 상기한 실시예에만 국한되지 않는다.In addition, this invention is not limited only to the above-mentioned embodiment.

예를들어, 본 실시예에서, Ta 금속막(28)이 증착된다음, Ta 금속막이 결정화되고, 그후, TaN막(29)이 형성되었다. 하지만, Ta 금속막(28) 및 TaN막(29)이 순차적으로 형성된다음, 열처리 공정을 진행하여도 동일한 효과를 거둘 수 있다.For example, in this embodiment, the Ta metal film 28 is deposited, then the Ta metal film is crystallized, and then the TaN film 29 is formed. However, after the Ta metal film 28 and the TaN film 29 are sequentially formed, the same effect may be achieved even when the heat treatment process is performed.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, TaON막을 유전체막으로 사용하는 캐패시터에서, 하부 전극을 고온 견딤이 우수하고, 산화 반응이 적은 Ta 금속막으로 형성한다. 이에따라, TaON막을 결정화시키기 위한 고온 공정을 진행하더라도, 하부 전극 표면에 자연 산화막이 거의 발생되지 않는다. 더욱이, Ta 금속막 표면에 산소 베리어 역할을 하는 TaN막이 더 적층되어 있어, 열공정시 산소의 이동을 최대로 억제할 수 있다. As described in detail above, according to the present invention, in the capacitor using the TaON film as the dielectric film, the lower electrode is formed of a Ta metal film having excellent high temperature resistance and low oxidation reaction. Accordingly, even when the high temperature process for crystallizing the TaON film is performed, almost no natural oxide film is generated on the surface of the lower electrode. In addition, a TaN film serving as an oxygen barrier is further laminated on the Ta metal film surface, thereby maximally suppressing the movement of oxygen during the thermal process.

Claims (23)

반도체 기판상에 형성되는 하부 전극;A lower electrode formed on the semiconductor substrate; 상기 하부 전극 상부에 형성되는 TaON 유전체막;A TaON dielectric film formed over the lower electrode; 상기 TaON 유전체막 상부에 형성되는 상부 전극을 포함하며,An upper electrode formed on the TaON dielectric layer; 상기 하부 전극은 Ta 금속막으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터.The lower electrode is a capacitor of the semiconductor device, characterized in that formed of a Ta metal film. 제 1 항에 있어서, 상기 하부 전극과 TaON막 사이에 산소 베리어 더 개재되는 것을 특징으로 하는 반도체 소자의 캐패시터.The capacitor of claim 1, wherein an oxygen barrier is further interposed between the lower electrode and the TaON film. 제 2 항에 있어서, 상기 산소 베리어는 TaN막인 것을 특징으로 하는 반도체 소자의 캐패시터.3. The capacitor of claim 2, wherein the oxygen barrier is a TaN film. 제 1 항에 있어서, 상기 상부 전극은 TiN막과 도핑된 폴리실리콘막의 적층막으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터.The capacitor of claim 1, wherein the upper electrode is formed of a laminated film of a TiN film and a doped polysilicon film. 반도체 기판상에 Ta 금속막을 증착하는 단계;Depositing a Ta metal film on the semiconductor substrate; 상기 Ta 금속막을 결정화하는 단계;Crystallizing the Ta metal film; 상기 Ta 금속막을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계;Patterning the Ta metal film by a predetermined portion to form a lower electrode; 상기 하부 전극 상부에 TaON막을 형성하는 단계; 및 Forming a TaON film on the lower electrode; And 상기 TaON막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.And forming an upper electrode on the TaON layer. 제 5 항에 있어서, 상기 Ta 금속막은 직류 마그네트론 스퍼터링 챔버에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.6. The method of claim 5, wherein the Ta metal film is formed in a direct current magnetron sputtering chamber. 제 6 항에 있어서, 상기 스퍼터링 챔버의 내부가 플라즈마 상태가 되도록, 상기 스퍼터링 챔버내에 Ar 가스를 약 10 내지 1000sccm 정도 공급하고, 30 내지 400W의 RF 파워를 가해주는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.7. The capacitor fabrication of claim 6, wherein Ar gas is supplied to the sputtering chamber by about 10 to 1000 sccm, and an RF power of 30 to 400 W is applied so that the inside of the sputtering chamber is in a plasma state. Way. 제 6 항에 있어서, 상기 Ta 금속막을 결정화하는 단계는, Ta 금속막을 증착하는 챔버에 N2 가스 또는 NH3 가스를 약 10 내지 1000sccm 정도 공급하고, 온도를 600 내지 750℃ 정도로 하여 5분 내지 30분 동안 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 6, wherein the crystallizing of the Ta metal film includes supplying about 10 to 1000 sccm of N 2 gas or NH 3 gas to the chamber in which the Ta metal film is deposited, and having a temperature of about 600 to 750 ° C. for about 5 minutes to about 30 minutes. Capacitor manufacturing method of a semiconductor device, characterized in that the heat treatment for minutes. 제 6 항에 있어서, 상기 Ta 금속막을 결정화하는 단계는, Ta 금속막을 증착하는 챔버에 플라즈마를 여기시키고, 300 내지 500℃의 온도에서 1 내지 30분 동안 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법. The method of claim 6, wherein the crystallizing of the Ta metal film comprises exciting a plasma in a chamber in which the Ta metal film is deposited and heat-treating it at a temperature of 300 to 500 ° C. for 1 to 30 minutes. Way. 제 5 항 또는 제 6 항에 있어서, 상기 Ta 금속막을 증착하는 단계와, 상기 Ta 금속막을 결정화시키는 단계 또는 Ta 금속막을 결정화시키는 단계와, 상기 하부 전극을 형성하는 단계 사이에, Ta 금속막 표면을 질화시켜, Ta 금속막 표면에 TaN막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The Ta metal film surface according to claim 5 or 6, wherein the Ta metal film surface is deposited between depositing the Ta metal film, crystallizing the Ta metal film or crystallizing the Ta metal film, and forming the lower electrode. And nitriding to form a TaN film on the surface of the Ta metal film. 제 10 항에 있어서, 상기 TaN막을 형성하는 단계는, Ta 금속막을 결정화시킨 스퍼터링 챔버내에 NH3 가스를 약 10 내지 1000sccm 정도 공급하고, 온도를 300 내지 450℃, 압력을 0.01 내지 0.4 torr로 하여 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 10, wherein the forming of the TaN film comprises: supplying about 10 to 1000 sccm of NH 3 gas into the sputtering chamber in which the Ta metal film is crystallized, and heat treatment at a temperature of 300 to 450 ° C. and a pressure of 0.01 to 0.4 torr. A method for manufacturing a capacitor of a semiconductor device, characterized in that. 제 5 항에 있어서, 상기 TaON막은 300 내지 450℃ 온도 및 0.2 내지 0.4 torr의 압력을 유지하는 LPCVD 챔버에서 Ta 화학 증기 및 NH3 가스의 표면 화학 반응에 의하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The capacitor of claim 5, wherein the TaON film is formed by a surface chemical reaction of Ta chemical vapor and NH 3 gas in an LPCVD chamber maintaining a temperature of 300 to 450 ° C. and a pressure of 0.2 to 0.4 torr. Manufacturing method. 제 5 항에 있어서, 상기 TaON막을 형성하는 단계와, 상기 상부 전극을 형성하는 단계 사이에, 상기 TaON막을 결정화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.6. The method of claim 5, further comprising crystallizing the TaON film between the step of forming the TaON film and the step of forming the upper electrode. 제 13 항에 있어서, 상기 TaON막을 결정화하는 단계는 산소 포함 가스 분위기 및 750 내지 900℃ 온도에서 전기로 어닐링 또는 RTP 어닐링하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 13, wherein the TaON film is crystallized by annealing or RTP annealing at an oxygen-containing gas atmosphere and at a temperature of 750 to 900 ° C. 15. 반도체 기판상에 Ta 금속막을 증착하는 단계;Depositing a Ta metal film on the semiconductor substrate; 상기 Ta 금속막을 결정화하는 단계;Crystallizing the Ta metal film; 상기 Ta 금속막을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계;Patterning the Ta metal film by a predetermined portion to form a lower electrode; 상기 하부 전극 상부에 TaON막을 형성하는 단계; Forming a TaON film on the lower electrode; 상기 TaON막을 결정화시키는 단계; 및 Crystallizing the TaON film; And 상기 TaON막 상부에 상부 전극을 형성하는 단계를 포함하며,Forming an upper electrode on the TaON layer; 상기 Ta 금속막을 증착하는 단계와 Ta 금속막을 결정화하는 단계 사이 또는 Ta 금속막을 결정화하는 단계와 하부 전극을 형성하는 단계 사이에, Ta 금속막 표면에 TaN막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Forming a TaN film on the surface of the Ta metal film between the step of depositing the Ta metal film and the step of crystallizing the Ta metal film or between the step of crystallizing the Ta metal film and forming the lower electrode, capacitor manufacturing of a semiconductor device Way. 제 15 항에 있어서, 상기 Ta 금속막을 형성하는 단계, 상기 Ta 금속막을 결정화하는 단계 및 TaN막을 형성하는 단계는 인시튜로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 15, wherein forming the Ta metal film, crystallizing the Ta metal film, and forming the TaN film are performed in situ. 제 16 항에 있어서, 상기 Ta 금속막은 직류 마그네트론 스퍼터링 챔버에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.17. The method of claim 16, wherein the Ta metal film is formed in a direct current magnetron sputtering chamber. 제 17 항에 있어서, 상기 스퍼터링 챔버의 내부가 플라즈마 상태가 되도록, 상기 스퍼터링 챔버내에 Ar 가스를 약 10 내지 1000sccm 정도 공급하고, 30 내지 400W의 RF 파워를 가해주는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.18. The capacitor manufacturing method of claim 17, wherein Ar gas is supplied into the sputtering chamber by about 10 to 1000 sccm, and an RF power of 30 to 400 W is applied so that the inside of the sputtering chamber is in a plasma state. Way. 제 15 항에 있어서, 상기 Ta 금속막을 결정화하는 단계는, Ta 금속막을 증착하는 챔버에 N2 가스 또는 NH3 가스를 약 10 내지 1000sccm 정도 공급하고, 온도를 600 내지 750℃ 정도로 하여 5분 내지 30분 동안 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 15, wherein the crystallizing of the Ta metal film comprises supplying about 10 to 1000 sccm of N 2 gas or NH 3 gas to the chamber in which the Ta metal film is deposited, and having a temperature of about 600 to 750 ° C. for about 5 minutes to about 30 minutes. Capacitor manufacturing method of a semiconductor device, characterized in that the heat treatment for minutes. 제 15 항에 있어서, 상기 Ta 금속막을 결정화하는 단계는, Ta 금속막을 증착하는 챔버에 플라즈마를 여기시키고, 300 내지 500℃의 온도에서 1 내지 30분 동안 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법. The method of claim 15, wherein the crystallizing of the Ta metal film comprises exciting a plasma in a chamber in which the Ta metal film is deposited and heat-treating it at a temperature of 300 to 500 ° C. for 1 to 30 minutes. Way. 제 16 항에 있어서, 상기 TaN막을 형성하는 단계는, Ta 금속막을 결정화시킨 스퍼터링 챔버내에 NH3 가스를 약 10 내지 1000sccm 정도 공급하고, 온도를 300 내지 450℃, 압력을 0.01 내지 0.4 torr로 하여 열처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 16, wherein the forming of the TaN film comprises: supplying about 10 to 1000 sccm of NH 3 gas into the sputtering chamber in which the Ta metal film is crystallized, heat treatment at a temperature of 300 to 450 ° C., and a pressure of 0.01 to 0.4 torr. A method for manufacturing a capacitor of a semiconductor device, characterized in that. 제 16 항에 있어서, 상기 TaON막은 300 내지 450℃ 온도 및 0.2 내지 0.4 torr의 압력을 유지하는 LPCVD 챔버에서 Ta 화학 증기 및 NH3 가스의 표면 화학 반응에 의하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The capacitor of claim 16, wherein the TaON film is formed by a surface chemical reaction of Ta chemical vapor and NH 3 gas in an LPCVD chamber maintaining a temperature of 300 to 450 ° C. and a pressure of 0.2 to 0.4 torr. Manufacturing method. 제 15 항에 있어서, 상기 TaON막을 결정화하는 단계는 산소 포함 가스 분위기 및 750 내지 900℃ 온도에서 전기로 어닐링 또는 RTP 어닐링하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 15, wherein the crystallization of the TaON film is performed by annealing or RTP annealing with an oxygen-containing gas atmosphere and an electric temperature at 750 to 900 ° C. 16.
KR1020000030086A 2000-06-01 2000-06-01 CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME KR100618684B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000030086A KR100618684B1 (en) 2000-06-01 2000-06-01 CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2001160382A JP2002057223A (en) 2000-06-01 2001-05-29 Capacitor of semiconductor element and its manufacturing method
US09/870,752 US20020011620A1 (en) 2000-06-01 2001-06-01 Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
TW090112997A TWI222697B (en) 2000-06-01 2001-06-01 A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000030086A KR100618684B1 (en) 2000-06-01 2000-06-01 CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Publications (2)

Publication Number Publication Date
KR20010108990A KR20010108990A (en) 2001-12-08
KR100618684B1 true KR100618684B1 (en) 2006-09-06

Family

ID=19671012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030086A KR100618684B1 (en) 2000-06-01 2000-06-01 CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Country Status (4)

Country Link
US (1) US20020011620A1 (en)
JP (1) JP2002057223A (en)
KR (1) KR100618684B1 (en)
TW (1) TWI222697B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433041B1 (en) * 2001-12-27 2004-05-24 동부전자 주식회사 method for producting a capacitor of a semiconductor memory
US20030181922A1 (en) * 2002-03-20 2003-09-25 Spiration, Inc. Removable anchored lung volume reduction devices and methods
CN100395100C (en) * 2002-05-07 2008-06-18 马塔多尔公司 Tyre building drum with turn-up device and method for production of green tyres
KR100843940B1 (en) * 2002-06-29 2008-07-03 주식회사 하이닉스반도체 Forming method for capacitor of semiconductor device
JP2004165405A (en) * 2002-11-13 2004-06-10 Renesas Technology Corp Semiconductor device and method for manufacturing the same
KR100842741B1 (en) * 2006-05-19 2008-07-01 주식회사 하이닉스반도체 Method of Fabricating The Capacitor in Semiconductor Device
KR101356693B1 (en) * 2007-01-05 2014-01-29 삼성전자주식회사 Semiconductor Device comprising Poly-Si and Manufacturing Method for the Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154547A (en) * 1987-12-11 1989-06-16 Nec Corp Production of capacitor
JPH0685193A (en) * 1992-09-07 1994-03-25 Nec Corp Semiconductor device
JPH06302764A (en) * 1993-04-12 1994-10-28 Nec Corp Manufacture of thin film capacitor
KR970003679A (en) * 1995-06-15 1997-01-28 김광호 Ferroelectric Capacitors and Manufacturing Method Thereof
KR970018537A (en) * 1995-09-21 1997-04-30 김광호 Capacitor Formation Method for Semiconductor Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154547A (en) * 1987-12-11 1989-06-16 Nec Corp Production of capacitor
JPH0685193A (en) * 1992-09-07 1994-03-25 Nec Corp Semiconductor device
JPH06302764A (en) * 1993-04-12 1994-10-28 Nec Corp Manufacture of thin film capacitor
KR970003679A (en) * 1995-06-15 1997-01-28 김광호 Ferroelectric Capacitors and Manufacturing Method Thereof
KR970018537A (en) * 1995-09-21 1997-04-30 김광호 Capacitor Formation Method for Semiconductor Device

Also Published As

Publication number Publication date
KR20010108990A (en) 2001-12-08
TWI222697B (en) 2004-10-21
US20020011620A1 (en) 2002-01-31
JP2002057223A (en) 2002-02-22

Similar Documents

Publication Publication Date Title
JP4441099B2 (en) Method for manufacturing capacitor of semiconductor element
US6673668B2 (en) Method of forming capacitor of a semiconductor memory device
KR100417855B1 (en) capacitor of semiconductor device and method for fabricating the same
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20050280066A1 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
KR100497142B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
KR100505397B1 (en) Method for fabricating capacitor of semiconductor device
KR100618684B1 (en) CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US6448128B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001057414A (en) Capacitor for semiconductor memory element and its manufacture
JP4088913B2 (en) Capacitor manufacturing method for semiconductor device
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR100353540B1 (en) Method for manufacturing capacitor in semiconductor device
JP2001053255A (en) Manufacture of capacitor of semiconductor memory element
KR100611386B1 (en) Method For Treating The High Temperature Of Tantalium Oxide Capacitor
KR20030003353A (en) Method for fabricating capacitor in semiconductor memory device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR20040059783A (en) Method of manufacturing capacitor for semiconductor device
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100380269B1 (en) Method for manufacturing capacitor in semiconductor device
KR100386450B1 (en) Method for forming of capacitor in semiconductor
KR100434701B1 (en) Method for manufacturing capacitor of semiconductor device
KR100437618B1 (en) METHOD FOR FORMING SEMICONDUCTOR CAPACITOR USING (Ta-Ti)ON DIELECTRIC THIN FILM

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee