KR100384769B1 - The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor - Google Patents
The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor Download PDFInfo
- Publication number
- KR100384769B1 KR100384769B1 KR10-2001-0035373A KR20010035373A KR100384769B1 KR 100384769 B1 KR100384769 B1 KR 100384769B1 KR 20010035373 A KR20010035373 A KR 20010035373A KR 100384769 B1 KR100384769 B1 KR 100384769B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- circuit board
- via hole
- board
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 반도체 IC칩의 기능과 성능을 검사하는 장비에 장착하여 사용되어지는 인쇄회로기판에 관한 것으로서, 그 중에서도 특히 기판에 형성된 비아홀(VIA)에 BVH()방법에 관한 것으로, 기판(1)에 형성된 비아홀(2)의 내부에 분말 에폭시수지(3)를 채운 다음 그 상면에 릴리지 필름(4)을 도포하고, 다시 그 상면에 P/P(5)와 C/F(6)를 도포한 다음 다시 레이업 공정으로 이송되어 재 성형하여서 된 것으로서, 기판의 재질과 비아홀을 막는 재질을 같게 함으로서 가공시 홀 위치에 단차가 발생하는 것을 방지하고, 홀과 기판의 강도를 같게 함으로서 소켓이나 반도체 칩이 닿는 부분이 파이는 것을 방지하여 기판의 수명을 최대로 할 수 있도록 한 것으로서, 반영구적으로 사용과 보관이 가능하고, 생산효율성이 높아 부품의 교체가 쉽고 전류의 잔류 량을 극소화시키고 납땜 공정을 없이함으로서 기존의 문제점을 해결하며, 반도체 칩의 핀 간격의 특성을 최대한 살릴 수 있는 브라인드 비아홀 제조방식이기 때문에 제품이 완성되면 장기간 사용이 가능하고 반도체 칩의 핀 간격을 최대한 특성에 맞게 살릴 수 있기 때문에 전체적인 기술우위와 제조방법이 용이한 유용한 발명인 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board which is mounted on equipment for inspecting the function and performance of a semiconductor IC chip, and more particularly, to a method of BVH () in a via hole (VIA) formed in a substrate. Filling the powder epoxy resin (3) in the via hole (2) formed in the inside, and then apply the release film (4) on the upper surface, and then apply P / P (5) and C / F (6) on the upper surface After that, it is transferred to the layup process and re-formed to make the material of the board and the via hole the same to prevent the step difference in the hole position during processing, and to make the same strength of the hole and the board to make the socket or semiconductor It is designed to maximize the lifespan of the board by preventing the chip touching part, and it can be used and stored semi-permanently, and it is easy to replace parts and minimize the amount of current due to high production efficiency. It solves the existing problems by eliminating the high soldering process, and is a blind via hole manufacturing method that can maximize the pin spacing characteristics of the semiconductor chip. Since it can save the overall technical advantage and manufacturing method is a useful invention that is easy.
Description
본 발명은 반도체 IC칩의 기능과 성능을 검사하는 장비에 장착하여 사용되어지는 인쇄회로기판에 관한 것으로서, 그 중에서도 특히 기판에 형성된 비아홀(VIA)에 BHV()방법에 관한 것으로, 홀의 내부에 기판의 재료와 같은 재질인 에폭시수지를 삽입하여 홀을 밀폐되게 한 후 래이업 공정으로 재 가공한 후 패드와 비아홀의 일정한 영역을 형성할 수 있도록 하는데 그 목적이 있는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board that is used in a device for inspecting the function and performance of a semiconductor IC chip. The present invention relates to a BHV () method in a via hole (VIA) formed in a substrate. The purpose is to form a certain area of the pad and the via hole after the hole is sealed by inserting the epoxy resin of the same material as the material of the material and then reprocessed by a layup process.
일반적으로 반도체 칩의 기능을 검사하는 장비에 사용되는 기판에 있어서, 현재에는 기판에 반도체 칩이 접속하는 방법이 핀 방식에서 부품소자를 탑재한 패드면(상면)과 그 패드를 배면으로 연결시켜 회로형성을 하기 위하여 비아홀로 구성되어지며, 이때 패드면 상면과 연결하기 위해 부품의 기능성과 실장의 안정성 확보를 이루기 위해 비아홀을 형성하여 이용되어지고 있는 방식으로 진행되고 있는 추세이다.Background Art [0002] In general, a substrate used in a device for inspecting the function of a semiconductor chip, in which a method of connecting a semiconductor chip to a substrate is connected to a pad surface (upper surface) on which a component element is mounted in the pin method and the pad is connected to the back surface. It is composed of via-holes for forming, and in this case, the via-holes are being used to form the via-holes in order to secure the functionality of the component and the stability of the mounting to connect with the upper surface of the pad surface.
즉 기존의 방식을 살펴보면 다음과 같다.That is, the conventional method is as follows.
상기 전자의 핀 방식은 일반 기판의 제작 과정과 별 차이점 없이 진행이 되며, 제조 원가비용이나 제작과정의 시간적 소요가 그리 많이 투자되지 않는 장점이 있으나, 그 반면에 수명이 짧고 부품의 교체가 용이하지 않으며 기능이나 사용시간이 짧은 문제점이 있다.The electronic pin method proceeds without any difference from the manufacturing process of the general substrate, and there is an advantage that the manufacturing cost cost or the time required of the manufacturing process are not invested much, while the lifetime is short and the parts are not easy to replace. And there is a problem that the function or use time is short.
상기의 핀 방식이 기판은 반도체 칩을 검사하기 위하여 기판에 소켓을 장착하여야 하며, 이때 소켓의 다리 부분을 기판에 형성된 홀속에 삽입한 후 납땜하여 고정하고 있으며, 이로 인하여 반복적인 검사를 해야 하는 과정에서 납땜된 부분에 미세한 전류가 잔류하게 됨으로서 다른 반도체 칩에 영향을 미치게 됨으로서 오류가 발생하게 되어 정확한 검사를 할 수가 없는 문제점이 있었다.In the above pin method, a socket must be mounted on a board to inspect a semiconductor chip. At this time, the leg portion of the socket is inserted into a hole formed in the board and soldered and fixed. As a small current is left in the soldered portion and affects other semiconductor chips, an error occurs and there is a problem in that the correct inspection cannot be performed.
또한 상기의 방법은 납땜 과정에서 자동이 아닌 수동으로 납땜이 이루어지고 있기 때문에 작업과정에서 작업자의 숙련도에 따라 균일성이 다르게 되고, 이로 인하여 제 기능을 할 수가 없는 문제점이 있었다.In addition, in the above method, since soldering is performed manually rather than automatically in the soldering process, uniformity varies according to the skill of the worker in the working process, and thus there is a problem in that it cannot function properly.
그리고 기판에 장착되는 소켓은 반복되는 열고 닫음으로 인하여 파손되는 경우가 발생하였으며, 이때 소켓을 교체하고자 할 경우 기판에 용접되어 있는 소켓의 다리부분의 납땜을 제거하여야 함으로서 실질적으로 교체가 불가능하였으며, 소켓이 부착된 상태에서 기판을 폐기하여야 하였고, 이로 인하여 불필요한 원자재를 폐기하여야 함으로서 원자재의 낭비가 심한 문제점이 있었다.In addition, the socket mounted on the board was damaged due to repeated opening and closing. In this case, if the socket is to be replaced, the soldering of the leg portion of the socket welded to the board must be removed. The substrate had to be discarded in the attached state, and thus, waste of raw materials was severely needed because the unnecessary raw materials had to be discarded.
또한 상기의 방법은 기판의 제작과정에서 한계성이 있는 것으로, 기판에 홀을 가공하여 부품을 부착하는데 홀 가공하는 위치가 현재 반도체 칩의 간격을 극복해 낼 수가 없는 문제점이 있었다.In addition, the above method has a limitation in the manufacturing process of the substrate, there is a problem that the hole processing position to attach the parts by processing the hole in the substrate can not overcome the gap of the current semiconductor chip.
즉 홀 가공 간격은 한정되어 있는 반면에 반도체 칩은 계속적으로 소형화됨으로서 핀과 핀 사이의 간격이 극소화되고 있으므로 현재와 같은 핀 방식은 그 한계성을 극복할 수가 없는 것이다.In other words, while the hole processing interval is limited, the semiconductor chip is continuously miniaturized, so the gap between the pin and the pin is minimized, and thus the current fin method cannot overcome its limitations.
한편 상기 후자의 BVH방법을 살펴보면 다음과 같다.The latter BVH method is as follows.
상기 후자의 방법은 기판 작업시 우선 1차와 2차로 구분하여 프레스 작업을 하게 되며, 비어홀을 수지로 막은 다음 패드를 형성시켜 완성한다는 것으로서, 이 방법의 장점은 특별한 이상이 없을 시는 반영구적으로 사용할 수 있다는 점과 부품의 교체가 쉽고 전류의 잔류 량을 극소화시키고 납땜공정을 없이 하였다는 것과, 현재 생산되고 잇는 극 소형화의 반도체 칩의 핀 간격의 특성을 최대한 살릴 수 있다는 것이다.The latter method is to press the first and second when the substrate work first, and to complete the work by closing the via hole with a resin and then forming a pad, the advantage of this method is to use semi-permanently when there is no special abnormality It is easy to replace parts, minimizes the residual current and eliminates soldering process, and maximizes the pin spacing characteristics of the ultra-small semiconductor chips currently produced.
그러나 상기의 방법은 작업 공정이 기존 공정에 비하여 볼 때 상당히 길고 제조원가 비용이 기존보다 높은 문제점이 있었다.However, the above method has a problem that the work process is considerably longer than the existing process and the manufacturing cost is higher than the existing process.
한편 최근에는 상기와 같은 문제점을 해결하기 위하여 비아홀을 수지로 메우고 소자를 탑재하기 위한 패드와 비아홀 영역을 일체형으로 구성한 홀 플러깅 인쇄회로 기판및 그 제조방법(1999년 특허 출원 제561135호, 공개번호 특2000-36301호)이 발명되었는 바,Recently, in order to solve the above problems, a hole plugging printed circuit board in which a via hole is filled with a resin and a pad and a via hole area are integrally formed and a manufacturing method thereof (1999 Patent Application No. 561135, Publication No. 2000-36301) was invented,
상기의 발명을 살펴보면 다음과 같다.Looking at the above invention as follows.
비아홀을 이용하여 회로패턴들을 연결하는 인쇄회로 기판에 있어서, 기판에 형성된 비아홀을 수지로 가득 메우고, 그 비아홀을 통해 기판의 다른 층에 형성된 회로 패턴 사이에 신호선을 연결하는 콘텍금속에 접하도록 패드금속을 비아홀의 상하부에 형성하여 상기 수지로 매워진 비아홀과 부품을 실장하기 위한 패드영역을 동일한 영역에 형성하여서 된 것과:A printed circuit board for connecting circuit patterns using via holes, the pad metal filling a via hole formed in the substrate with resin and contacting a contact metal for connecting a signal line between circuit patterns formed on another layer of the substrate through the via hole. Is formed in the upper and lower portions of the via hole to form a pad region for mounting the resin filled via hole and components in the same region:
기판의 상하면에 도전금속을 도포하고, 기판을 관통하여 비아홀을 형성하는단계와, 상기 비아홀의 측면과 상기 도전금속 상부에 콘텍금속을 도금하는 단계와, 상기 비아홀 부분을 개방시킨 백업보드를 이용하여 상기 비아홀의 내부에 홀매움 수지를 충진시켜 비아홀을 매우는 단계와, 상기 백업보드를 제거한 후 상기 홀매움수지의 상하면을 평탄화시키고 솔더 마스크를 이용하여 폴리싱하는 단계와, 상기 홀 메움 수지의 상부에 상기 콘텍금속에 접하는 패그금속을 도금하고, 패터닝하여 상기 비아홀의 상부에 패드/비아홀을 일체형 패드영역을 형성하는 단계를 포함하여 이루어진 것이다.Applying a conductive metal to the upper and lower surfaces of the substrate, forming a via hole through the substrate, plating a contact metal on the side of the via hole and the conductive metal, and using a backup board which opens the via hole portion. Filling the hole filling resin into the via hole to fill the via hole, removing the backup board, and then flattening the upper and lower surfaces of the hole filling resin and polishing using a solder mask; Plating and patterning a peg metal in contact with the contact metal to form a pad / via hole integral pad region on the top of the via hole.
그러나 상기의 방법은 기판의 재질과 홀을 메우는 재질이 다르기 때문에 홀을 메우고 난후 홀부분이 가라앉게 되는 단점이 있으며, 이로 인하여 기판과 홀사이에 단차가 발생하게 되는 문제점이 있었다.However, the above method has a disadvantage in that the hole part sinks after filling the hole because the material of the substrate and the material for filling the hole are different, which causes a step between the substrate and the hole.
또한 상기의 방법은 기판을 장기간 사용할 경우 기판의 재질과 홀을 메운 재질의 차이로 인하여 소켓의 닿는 부분과 반도체 칩이 닿는 부분이 연질이므로서 홀을 메운 부분이 파이게 됨으로서 수명이 짧으며, 이로 인하여 기판을 폐기하여야 하는 문제점이 있었다.In addition, the above method has a short lifespan because the contact portion of the socket and the contact portion of the semiconductor chip are soft due to the difference between the material of the substrate and the hole filling material for a long time. Due to this, there is a problem that the substrate should be discarded.
본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 무전해 도금에서 비아홀을 분말 에폭시로 메우고 1차 레이업(LAY UP)공정으로 다시 재 가공하여 패드(PAD)와 비아홀의 일정한 영역을 형성하여 완성하므로서 기판의 재질과 비아홀을 막는 재질을 같게 함으로서 가공시 홀에 단차가 발생하는 것을 방지하고 홀과 기판의 강도를 같게 함으로서 소켓이나 반도체 칩이 닿는 부분이 파이는 것을방지하여 기판의 수명을 최대로 할 수 있도록 한 것으로서, 이하 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.The present invention was invented to solve the above problems, and filled the via hole with powder epoxy in electroless plating and reworked by the first lay up process to form a constant area of the pad (PAD) and the via hole. By making the same as the material of the substrate and the material blocking the via hole, it prevents the step difference in the hole during processing and equalizes the strength of the hole and the substrate so as to prevent the socket or the semiconductor chip from being touched, thereby prolonging the life of the substrate. As will be made to the maximum, when the present invention will be described in detail by the accompanying drawings as follows.
도 1 은 본 발명의 공정을 보인 블럭도1 is a block diagram showing a process of the present invention.
도 2 는 본 발명의 제조 공정도로서2 is a manufacturing process chart of the present invention.
A는 기판의 테스트죤에 홀이 형성된 상태를 보인 요부 확대 평면도A is an enlarged plan view of a main portion showing a hole formed in a test zone of a substrate
B는 무전해 및 전기 동 도금상태를 보인 개략 측 단면도B is a schematic side section showing electroless and electroplating
C는 기판의 홀에 분말 에폭시 투입상태를 보인 개략 측 단면도C is a schematic side cross-sectional view showing the powder epoxy injected into the hole of the substrate.
D는 기판의 홀에 에폭시 수지가 투입된 상태에서 그 상, 하면에 릴D is a reel on the upper and lower surfaces while the epoxy resin is injected into the hole of the substrate
리지필름을 부착한 상태를 보인 요부 확대 측 단면도Enlarged side view of the main part showing ridge film attached
E는 릴리지필름이 부착된 기판의 상, 하면에 P/P를 도포한 상태를E is a state where P / P is applied to the upper and lower surfaces of the substrate on which the release film is attached.
보인 요부 확대 측 단면도Lumbar Enlargement Side Section Viewed
F는 P/P가 도포된 기판의 상면에 C/F를 도포한 상태를 보인 요부 확F is the expansion of the main part showing the state where C / F is applied on the upper surface of P / P coated substrate
대 측 단면도Stand side profile
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
1. 기판 2. 비아홀 3. 분말 에폭시수지1. Substrate 2. Via Hole 3. Powder Epoxy Resin
4. 릴리지필름 5. P/P 6. C/F4. Release Film 5. P / P 6. C / F
일반 멀티레이서보드 비아홀의 인쇄회로기판 제조시 구성되어지며, 비아홀을 이용하여 회로패턴들을 연결한 다음 그 홀에 수지로 메워서 된 것에 있어서,In the case of manufacturing a printed circuit board of a general multi-layered circuit board via hole, the circuit patterns are connected by using a via hole and then filled with resin in the hole.
1차로 프레스 작업이 완료된 제품을 소켓이 장착될 부위에 홀을 가공하는 단계:The first step is to drill a hole in the socket-mounting part where the product has been pressed:
2차로 1차로 드릴이 완료된 홀에 무전해와 전기동 도금을 하는 단계:Electroless and electroplating the second and second drill holes:
3차로 무전해및 전기동이 완료된 홀속에 분말로 된 에폭시수지를 채우는 단계:Filling the powdered epoxy resin in the third electroless and electrophoretic hole:
4차로 홀속에 분말 에폭시수지를 채운 후 릴리지필름을 도포하는 단계:Filling the powder epoxy resin into the hole in the fourth step and then applying a release film:
5차로 릴리지 필름이 도포된 제품의 상, 하면에 프리프래그(P/P)를 도포하는 단계:Step of applying a pre-flag (P / P) on the upper and lower surfaces of the product to which the release film is applied in the fifth step:
6차로 PP가 도포되어 있는 제품의 상하면에 카파포일(C/F)를 도포하는 단계:Step 6 applying kappa foil (C / F) to the upper and lower surfaces of the product is applied PP:
7차로 제품을 다시 레이업공정으로 이송하여 재 성형하는 단계로 이루어진 것이다.The seventh step is to transfer the product back to the lay-up process to re-form.
즉 일반 멀티레이서보드 비아홀의 인쇄회로기판 제조시 구성되어지며, 비아홀을 이용하여 회로패턴들을 연결한 다음 그 홀에 수지로 메워서 된 것에 있어서, 기판(1)에 형성된 비아홀(2)의 내부에 분말 에폭시수지(3)를 채운 다음 그 상면에 릴리지 필름(4)을 도포하고, 다시 그 상면에 프리프래그(5)와 카파포일(6)를 도포한 다음 다시 레이업 공정으로 이송되어 재 성형하여서 된 것이다.That is, when the printed circuit board is manufactured in the general multi-race board via hole, and the circuit patterns are connected by using the via hole and then filled with resin in the hole, the inside of the via hole 2 formed in the substrate 1 is formed. Filling the powder epoxy resin (3) and then applying the release film (4) on the upper surface, and again prepreg (5) and kappa foil (6) on the upper surface and then transferred to the layup process and re-formed It was done.
상기와 같이 된 본 발명의 제조방법을 설명하면 다음과 같다.Referring to the manufacturing method of the present invention as described above is as follows.
일반 인쇄회로기판의 브라인드 비아홀 제조방법에는 프레스, 드릴가공, 무전해도금, 세미도금, 외층형성, 전기동 순으로 제조한다.In the method of manufacturing a blind via hole of a general printed circuit board, press, drill processing, electroless plating, semi plating, outer layer formation, and electrophoresis are manufactured.
즉 본 발명은 프레스, 드릴가공, 무전해도금, 세미도금까지 한 후 다시 1차 레이업(Lay Up), 프레스, 드릴가공, 무전해도금, 세미도금, 외층형성, 전기동 순으로 하되 무전해 도금과 세미도금을 한 후 다시 1차레이업 과정을 가기전에 홀속에 분말 에폭시로 기존의 프리프래그(에폭시 수지+유리섬유)에서 에폭시 수지만 추출하여 분말 처리한 후 사용하는 방식을 택한 제조방식이다. 이때 상면패드(PAD)부와 배면을 평탄화하고 슬러 마스트를 이용하여 플래킹한다.That is, in the present invention, the first lay up, press, drill processing, electroless plating, semi plating, outer layer formation, and electrophoresis are performed after press, drill processing, electroless plating, and semi plating. After the semi-plating and before the first layup process, the epoxy resin is extracted from the existing prepreg (epoxy resin + glass fiber) with powder epoxy in the hole, and the powder is processed. At this time, the upper pad (PAD) portion and the back is flattened and flaked using a slaw mast.
즉 좀더 상세하게 설명하면 프레스 작업이 완료된 제품을 소켓이 장착될 부위에 홀을 가공 한 다음 1차 드릴이 완료된 홀에 무전해와 전기동 도금을 한다. 이 부분에서 작업방법은 일반 도금방법과 동일하게 진행한다.That is, in more detail, the product where the press work is completed is machined into a hole where the socket is to be mounted, and then electroless and electroplating is performed on the hole where the primary drill is completed. In this part, the working method is the same as the general plating method.
상기와 같은 상태에서 무전해및 전기동이 완료된 홀속에 분말로 된 에폭시 수지를 채운다.In the above state, a powdered epoxy resin is filled into the hole where electroless and electrophoresis is completed.
한편 홀속에 분말로 된 에폭시수지를 삽입하는 방법은 여러 가지 도구를 이용하여 실험을 하였으나 현재 가장 좋은 결과를 얻을 방법은 실무자인 작업자가 직접 손으로 골고루 홀속에 투입하는 방법이었다.On the other hand, the method of inserting the powdered epoxy resin into the hole was experimented with various tools, but the best way to get the best results was to put the worker in the hole evenly by hand.
이 작업을 할 때에는 될 수 있으면 홀속에 이물질이 들어가지 않도록 순수 에폭시 수지만을 채워지도록 주의한다.When doing this, care should be taken to ensure that only pure epoxy resin is filled to prevent foreign matter from entering the hole if possible.
상기와 같이 상면 패드면과 비아홀이 형성된 배면과의 스루홀속의 공간에 분말 에폭시수지를 완전히 채운 후 그 상면 패드와 배면이 평면 일체가 되었는지 확인 후 각각 릴리지필름을 도포한다.As described above, after filling the powder epoxy resin in the space in the through hole between the upper pad surface and the back hole on which the via hole is formed, confirming that the upper pad and the rear surface are in one plane, and then applying a release film.
이때 릴리지필름을 에폭시수지로 채워진 홀 위치에 맞게 정사각형으로 절단한 다음 절단된 부위를 제거한 후 홀부위의 상면에 릴리지필름이 덮이지 않도록 주의한다.At this time, the release film is cut into squares according to the hole positions filled with epoxy resin, and after removing the cut portions, be careful not to cover the release film on the upper surface of the hole portion.
상기 릴리지 필름은 브라인드 비아홀 제품을 생산하는 데 보편적으로 사용되는 자재로써 접착력이 없으며, 고온(180∼190℃)에 강한 특성을 가지고 있는 반면에 구매단가가 높은 편이나 이 기판의 특성상 사용하지 않을 수 없으며, 다음 공정에서 진행될 프리프래그 도포시 제품과 접착이 되면 안되기에 이 필름을 사용하여 접착을 막는다.The release film is a material commonly used to produce a blind via hole product, and has no adhesive force, and has a strong characteristic at high temperatures (180 to 190 ° C), while the purchase price is high or may not be used due to the characteristics of the substrate. This film is used to prevent adhesion, since it cannot adhere to the product during the application of prepreg, which will be carried out in the next step.
상기와 같이 릴리지필름을 도포한 후에 그 상면에 각각 프리프래그를 도포한다.After applying the release film as described above, each of the prepreg is applied to the upper surface.
즉 프리프래그를 도포하는 이유는 분말 에폭시를 홀속에 채워 넣었지만 프레스 작업시 에폭시수지가 고체에서 액체로 전환되면서 공간이 발생하는데 이것만 가지고는 완전한 홀막기가 되지 않으므로 그 상면에 각각 프리프래그를 도포하여 이 빈 공간을 완전히 해결하는데 있다.In other words, the reason for applying prepreg is to put powder epoxy in the hole, but when press work, epoxy resin is converted from solid to liquid and space is generated. To completely solve this empty space.
상기와 같이 프리프래그를 도포한 상면에 각각 카파포일를 도포한다. 이때 카파포일를 도포하는 목적은 제품에는 크게 영향을 미치지 않지만 작업공정상 제품을 보호하고 작업에 사용되는 기구를 보호하는데 있다.As described above, kappa foil is applied to the upper surface to which the prepreg is applied. At this time, the purpose of applying kappa foil is not to affect the product significantly, but to protect the product in the working process and the equipment used in the work.
좀더 상세하게 설명하면 본 발명은 인쇄회로기판 멀티레이어 모든(MLB)공정중 무전해 도금 및 세미도금(전기동)을 하고 분말 에폭시수지로 상면패드 부위의 홀을 메운 뒤 릴리즈(또는 카파포일)필름으로 도포하여 상면과 배면을 평탄케 하여 프레스를 한 후 상면 패드부와 배면을 외층형성을 하게 하는 것으로써, 이때 P/P를 분쇄하여 에폭시 수지와 유리섬유를 분리하여 에폭시 수지만 추출한 후 홀속에 삽입하여 상면 패드와 배면과 평면 처리하게 하여 동일소재 성질로 되게 하는 재조구성이다.In more detail, the present invention is electroless plating and semi-plating (electrophoresis) during the multilayer PCB (MLB) process, filling the hole of the upper pad area with powder epoxy resin and then release (or kappa foil) film After applying press to flatten the top and back surface to form outer layer on top pad part and back surface, P / P is pulverized to separate epoxy resin and glass fiber to extract only epoxy resin and insert into hole It is a reconstituted structure that is made to be the same material properties by making the upper surface and the rear surface and the planar treatment.
이때 상면패드와 배면 비아홀(VIA HOLE)평면탑재 면적부위 형성이 다를 수 있으므로 공간이 발생시 신호잡음이 있을 수 있으므로 이 부위는 수작업으로 완전히 메워 그 기능을 향상하고 장기 보관에 그 목적이 있는 제조 방법적 구성이다.At this time, since the surface pad and the VIA HOLE flat surface area may be formed differently, there may be a signal noise when a space is generated, so this part is completely filled by hand to improve its function and long-term storage. Configuration.
이상과 같이 본 발명은 무전해 도금에서 비아홀을 에폭시로 메우고 1차 레이업공정으로 다시 재 가공하여 패드와 비아홀의 일정한 영역을 형성하여 완성하므로서 기판의 재질과 비아홀을 막는 재질을 같게 함으로서 가공시 홀에 단차가 발생하는 것을 방지하고, 홀과 기판의 강도를 같게 함으로서 소켓이나 반도체 칩이 닿는 부분이 파이는 것을 방지하여 기판의 수명을 최대로 할 수 있도록 한 것으로서, 반영구적으로 사용과 보관이 가능하고, 생산효율성이 높아 부품의 교체가 쉽고 전류의 잔류량을 극소화시키고 납땜 공정을 없이함으로서 기존의 문제점을 해결하며, 반도체 칩의 핀 간격의 특성을 최대한 살릴 수 있는 브라인드 비아홀 제조방식이기 때문에 제품이 완성되면 장기간 사용이 가능하고 반도체 칩의 핀 간격을 최대한 특성에 맞게 살릴 수 있기 때문에 전체적인 기술우위와 제조방법이 용이한 유용한 발명인 것이다.As described above, the present invention fills the via hole with epoxy in the electroless plating and reprocesses it by the first layup process to form a certain area of the pad and the via hole, thereby completing the same process as the material of the substrate and the material blocking the via hole. It is possible to prevent the occurrence of step and to make the hole and the board have the same strength to prevent the socket or the semiconductor chip from being dug to maximize the life of the board. In addition, it is easy to replace parts due to high production efficiency, minimizes residual current and eliminates soldering process, and solves the existing problems, and it is a blind via hole manufacturing method that can maximize the pin spacing characteristics of semiconductor chips. It is possible to use for a long time and make the pin spacing of semiconductor chip to the maximum characteristics As a result, the overall technical advantages and manufacturing method are easy and useful inventions.
상기에서는 본 발명을 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수있다.While the present invention has been described with reference to the preferred embodiments, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. Can be
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035373A KR100384769B1 (en) | 2001-06-21 | 2001-06-21 | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035373A KR100384769B1 (en) | 2001-06-21 | 2001-06-21 | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020010018619U Division KR200247815Y1 (en) | 2001-06-21 | 2001-06-21 | The closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020097437A KR20020097437A (en) | 2002-12-31 |
| KR100384769B1 true KR100384769B1 (en) | 2003-05-23 |
Family
ID=27710330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0035373A KR100384769B1 (en) | 2001-06-21 | 2001-06-21 | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100384769B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047332A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Positive working photodefinable resin coated metal for mass production of microvias in multilayer printed wiring boards |
| KR20000025528A (en) * | 1998-10-13 | 2000-05-06 | 김정식 | Method of electrical interlayer connection of multi-layered printed circuit board |
| KR20000041059A (en) * | 1998-12-21 | 2000-07-15 | 이형도 | Method for plugging conduction hole of print circuit board for package |
| KR20000074048A (en) * | 1999-05-18 | 2000-12-05 | 이형도 | A printed circuit board and method of fabricating thereof |
| WO2001039267A1 (en) * | 1999-11-26 | 2001-05-31 | Ibiden Co., Ltd. | Multilayer circuit board and semiconductor device |
-
2001
- 2001-06-21 KR KR10-2001-0035373A patent/KR100384769B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047332A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Positive working photodefinable resin coated metal for mass production of microvias in multilayer printed wiring boards |
| KR20000025528A (en) * | 1998-10-13 | 2000-05-06 | 김정식 | Method of electrical interlayer connection of multi-layered printed circuit board |
| KR20000041059A (en) * | 1998-12-21 | 2000-07-15 | 이형도 | Method for plugging conduction hole of print circuit board for package |
| KR20000074048A (en) * | 1999-05-18 | 2000-12-05 | 이형도 | A printed circuit board and method of fabricating thereof |
| WO2001039267A1 (en) * | 1999-11-26 | 2001-05-31 | Ibiden Co., Ltd. | Multilayer circuit board and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020097437A (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805901B2 (en) | Semiconductor package | |
| TW201511622A (en) | Component built-in wiring board and manufacturing method of component built-in wiring board | |
| JP2007157795A (en) | Circuit device and manufacturing method thereof | |
| WO2018202040A1 (en) | Embedded substrate and manufacturing method therefor | |
| US20100295168A1 (en) | Semiconductor package using conductive plug to replace solder ball | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| CN104201156A (en) | Substrate based bumped flip chip CSP (Chip Scale Package) package part, substrate and manufacturing method | |
| US20020022304A1 (en) | Semiconductor device, method for fabricating the same, circuit board and electronic device | |
| US6791439B2 (en) | Connection structure for high-frequency circuit substrate, manufacturing method thereof and high frequency circuit device | |
| KR100384769B1 (en) | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor | |
| US7546682B2 (en) | Methods for repairing circuit board having defective pre-soldering bump | |
| JP2008124339A (en) | Wiring substrate and manufacturing method therefor | |
| KR200247815Y1 (en) | The closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor | |
| CN104093272A (en) | Improved semiconductor packaging substrate structure and manufacturing method thereof | |
| KR20040001048A (en) | PCB having a fine pitch circuit pattern making method | |
| CN104735926B (en) | A kind of filling holes with resin method for circuit board | |
| US20060091535A1 (en) | Fine pitch bonding pad layout and method of manufacturing same | |
| KR20110073875A (en) | Routing process of pcb | |
| US8240031B2 (en) | Method of joining a semiconductor device/chip to a printed wiring board | |
| KR101428086B1 (en) | Printed circuit board and method of fabricating the same and method for fabricating memory card | |
| KR100384336B1 (en) | structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit | |
| US20090035454A1 (en) | Assembly of Encapsulated Electronic Components to a Printed Circuit Board | |
| KR101075677B1 (en) | LGA substrate and method for manufacturing the same | |
| US20120281377A1 (en) | Vias for mitigating pad delamination | |
| JPH08236577A (en) | Face-down mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |