KR100338803B1 - 반도체 레이저 다이오드의 제조방법 - Google Patents
반도체 레이저 다이오드의 제조방법 Download PDFInfo
- Publication number
- KR100338803B1 KR100338803B1 KR1020000046767A KR20000046767A KR100338803B1 KR 100338803 B1 KR100338803 B1 KR 100338803B1 KR 1020000046767 A KR1020000046767 A KR 1020000046767A KR 20000046767 A KR20000046767 A KR 20000046767A KR 100338803 B1 KR100338803 B1 KR 100338803B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- forming
- cap
- laser diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Formation Of Insulating Films (AREA)
Abstract
반도체 레이저 다이오드의 제조 방법에 관해 개시되어 있다. 본 발명은 기판 상에 버퍼층, 제1 클래드층, 제1 도파층, 활성층, 제2 도파층, 제2 클래드층 및 캡층을 순차적으로 형성하는 제1 단계와 상기 캡층을 패터닝하고, 상기 패터닝된 캡층을 상부층으로 하는 리지 형태로 제2 클래드층을 패터닝하는 제2 단계와 상기 캡층 둘레의 상기 리지 형태로 패터닝된 제2 클래드층을 덮는 패시베이션층 (Passivation Layer)을 선택적으로 형성하는 제3 단계 및 상기 패시베이션층 상에 상기 캡층과 접촉되는 전극을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법을 제공한다.
Description
본 발명 반도체 레이저 다이오드 제조 방법에 관한 것으로서, 보다 상세하게는 자기정렬 방법으로 패시베이션층을 형성함으로써 폭이 작은 리지 상부에 전극을 안정적으로 형성할 수 있는 반도체 레이저 다이오드의 제조 방법에 관한 것이다.
일반적으로, 레이저 다이오드(Laser Diode)에서 발진되는 레이저광은 주파수폭이 좁고 지향성이 높기 때문에 광통신, 다중통신, 우주통신 등과 같은 여러 분야에 응용되고 있다.
광통신과 함께 레이저 다이오드의 주요한 응용 분야 중의 하나가 광디스크인데, 최근 컴팩트 디스크 플레이어(Compact Disk Player) 및 컴팩트 디스크 재생/기록(Compact Disk Reading/Writing System)장치에서는 저 전류 발진이 가능하고 장시간 동작할 수 있는 우수한 특성을 갖는 레이저 다이오드가 요구되고 있다.
종래의 질화갈륨(GaN) 반도체 레이저 다이오드는 사파이어 기판 위에 다층의 레이저 구조를 결정 성장시켜 제조하는 것으로, 그 구조는 다층 결정 성장 후에 p형 전극을 형성하는 리지(ridge) 구조를 갖는다.
구체적으로, 도 1에 도시된 바와 같이, 사파이어 기판(2) 상에 버퍼층(4),제1 클래드층(6), 제1 도파층(8), 활성층(10), 제2 도파층(12), 제2 클래드층(14) 및 캡층(16)이 순차적으로 형성된다. 버퍼층(4)은 n형 GaN층으로 형성된다. 제1 클래드층(6)은 n형 AlGaN/GaN층으로 형성된다. 제1 도파층(8)은 n형 GaN층으로 형성된다. 활성층(10)은 InGaN층으로 형성된다. 제2 도파층(12)은 p형 GaN층으로 형성된다. 제2 클래드층(14)은 p형 AlGaN/GaN층으로 형성된다. 캡층(16)은 p형 GaN층으로 형성된다. 캡층(16) 상에 포토레지스트막(미도시)이 형성된 후, 사진공정으로 리지구조 형성을 위한 포토레지스트막 패턴(18)이 형성된다. 포토레지스트막 패턴(18)을 식각 마스크로 사용하여 제2 클래드층(14)은 소정 깊이까지 건식 식각된다. 이후, 포토레지스트막 패턴(18)이 제거되면, 도 2에 도시된 바와 같이, 제2 클래드층(14)은 리지 구조로 형성된다. 계속해서, 도 3에 도시된 바와 같이, 포토레지스트 패턴(18)이 제거된 결과물 전면에 패시베이션층(22)이 형성된다.
도 4를 참조하면, 패시베이션층(22) 상에 포토레지스트막(미도시)이 형성된 후, 사진공정으로 캡층(16) 상에 형성된 패시베이션층(22)이 노출되게 하는 포토레지스트막 패턴(23)이 형성된다. 포토레지스트막 패턴(23)이 식각 마스크로 사용되어 패시베이션층(22)의 노출된 부분이 식각된다. 이 결과, 캡층(16)이 노출되는 비어홀(24)이 형성된다. 이후, 포토레지스트막 패턴(23)이 제거된다.
도 5 및 도 6을 참조하면, 비어홀(24) 둘레의 패시베이션층(22) 상에 캡층(16)과 접촉되는 p형 전극(26)이 형성되거나(도 5), 비어홀(24) 만 채우는 형태의 p형 전극(26a)이 형성된다(도 6).
이때, 패시베이션층(22)은 리지 넓이보다 넓게 형성되는 p형 전극(26, 26a)과 식각된 표면사이에서 전류를 차단하는 역할 및 전류통로를 정의하는 역할을 하는 데, 리지 폭이 수 ㎛에 지나지 않아서 상기 패시베이션층(22) 식각 공정(비어홀(24) 형성)의 안정성 및 재현성이 낮고 공정이 복잡하여 소자제조 공정이 길어지고 어려워지는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 리지 구조 형성을 위한 식각 공정에서 적용된 식각마스크를 이용하여 자기정렬방법으로 패시베이션층을 형성함으로써 p형 전극을 안정적으로 형성하고 공정을 단순화시킬 수 있는 반도체 레이저 다이오드 제조 방법을 제공하는 데 있다.
도1 내지 도 6은 종래 기술에 의한 반도체 레이저 다이오드 제조 방법을 단계별로 나타낸 단면도들이다.
도 7 내지 도 10은 본 발명의 제1 실시예에 의한 반도체 레이저 다이오드 제조 방법을 단계별로 나타낸 단면도들이다.
도 11 내지 도 14는 본 발명의 제2 실시예에 의한 반도체 레이저 다이오드 제조 방법을 단계별로 나타낸 단면도들이다.
도 15 및 도 16은 각각 본 발명의 제1 및 제2 실시예에 의한 반도체 레이저 다이오드 제조 방법에서 형성되는 패시베이션층의 전류차단 역할을 종래와 비교해서 나타낸 그래프들이다.
<도면의 주요부분에 대한 부호 설명>
32:기판 34:버퍼층
36, 44:제1 및 제2 클래드층 38, 42:제1 및 제2 도파층
40:활성층 46:캡층
48:포토레지스트 패턴 50:리지구조
54:금속 산화막 60:산화막
56, 62:도전막 패턴(p형 전극)
52:금속막 58:하드 마스크
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 버퍼층, 제1 클래드층, 제1 도파층, 활성층, 제2 도파층, 제2 클래드층 및 캡층을 순차적으로 형성하는 제1 단계; 상기 캡층상에 식각 마스크를 형성하는 제2 단계; 상기 식각 마스크를 이용하여 상기 캡층 및 상기 제2 클래드층을 순차적으로 패터닝하되, 상기 제2 클래드층은 상기 제2 도파층이 드러나지 않는 범위내에서 소정의 두께로 식각하여 리지구조를 형성하는 제3 단계; 상기 식각 마스크를 이용하여 상기 캡층 측면 및 상기 리지 구조로 패터닝된 제2 클래드층을 덮는 패시베이션층(Passivation Layer)을 선택적으로 형성하는 제4 단계; 및 상기 식각 마스크를 제거한 상태에서 상기 패시베이션층 상에 상기 캡층과 접촉되는 전극을 형성하는 제5 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법을 제공한다.
이 과정에서, 상기 패시베이션층은 상기 리지구조 측면 및 상기 제2 클래드층의 노출된 전면의 표면을 산화시켜 형성한다.
상기 패시베이션층은 리지구조 측면 및 상기 제2 클래드층의 노출된 전면에 직접 산화막을 형성하여 형성한다.
상기 기판은 사파이어 기판 또는 질화갈륨(GaN) 기판이다.
상기 버퍼층 및 제1 도파층은 n형 GaN층이고, 상기 제1 클래드층은 n형 AlGaN/GaN층이고, 상기 활성층은 InGaN층이고, 상기 제2 도파층과 캡층은 p형 GaN층이며, 제2 클래드층은 p형 AlGaN/GaN층이다.
상기 식각마스크는 포토레지스트막, 실리콘 산화막 또는 니켈막이다.
상기 산화막은 TiO2, ZrO2 또는 SiO2이다.
상기 전극은 Pd막으로 형성한다.
또한 본 발명은 상기 기술적 과제를 달성하기 위하여 기판 상에 버퍼층, 제1 클래드층, 제1 도파층, 활성층, 제2 도파층, 제2 클래드층 및 캡층을 순차적으로 형성하는 제1 단계; 상기 캡층상에 식각 마스크를 형성하는 제2 단계; 상기 식각 마스크를 이용하여 상기 캡층 및 상기 제2 클래드층을 순차적으로 패터닝하되, 상기 제2 클래드층은 상기 제2 도파층이 드러나지 않는 범위내에서 소정의 두께로 식각하여 리지구조를 형성하는 제3 단계; 상기 캡층 및 제2 클래드층이 순차적으로 패터닝된 리지구조를 포함한 노출된 기판 전(全)면에 금속막을 형성하는 제4 단계; 상기 식각 마스크를 제거하는 제5 단계; 상기 금속막을 산화시키는 제6 단계; 및 상기 산화된 금속막 상에 상기 캡층과 접촉되는 전극을 형성하는 제7 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법을 제공한다.
여기서, 상기 금속막은 Ti막, Zr막 또는 Si막으로 형성한다. 그리고 상기 금속막은 산소분위기하에서 열처리하여 산화시킨다.
본 발명은 종래의 레이저 다이오드 제조 방법에서 필요한 패시베이션층 형성 후에 리지를 오픈하기 위한 사진 공정이 불필요한 자기정렬 방법으로 패시베이션층을 형성함으로써, 원가 절감과 함께 공정시간을 줄일 수 있고, 폭이 작은 리지 상부에 전극을 안정적으로 형성시킬 수 있어 공정의 재현성 및 생산성을 높일 수 있다.
이하, 본 발명의 제1 및 제2 실시예에 의한 반도체 레이저 다이오드의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
<제1 실시예>
도 7을 참조하면, 기판(32) 상에 버퍼층(34)을 형성한다. 기판(32)은 사파이어 기판으로 형성하는 것이 바람직하다. 레이저 다이오드 형성에 적합한 것이면 어떠한 기판으로 형성해도 무방하다. 버퍼층(34)은 n형의 질화 갈륨(GaN)층으로 형성한다. 버퍼층(34) 상에 제1 클래드층(36), 제1 도파층(38), 활성층(40), 제2 도파층(42), 제2 클래드층(44) 및 캡층(46)을 순차적으로 형성한다. 제1 클래드층(36)은 n형의 AlGaN/GaN층으로 형성하는 것이 바람직하다. 제1 도파층(38)은 n형의 질화 갈륨층으로 형성하는 것이 바람직하다. 활성층(40)은 InGaN층으로 형성하는 것이 바람직하다. 제2 도파층(42)은 p형의 질화 갈륨층으로 형성하는 것이 바람직하다. 제2 클래드층(44)은 p형의 AlGaN/GaN층으로 형성하고, 캡층(46)은 p형의 질화갈륨층으로 형성하는 것이 바람직하다.
캡층(46)상에 식각 마스크를 형성하기 위해 포토레지스트막(미도시)을 형성한다. 상기 포토레지스트 막을 패터닝하여 캡층(46)의 일부 영역, 예컨대 제2 클래드층(44)을 리지(ridge) 구조로 형성하기 위한 영역을 덮는 포토레지스트 패턴(48)을 형성한다. 포토레지스트 패턴(48)을 식각 마스크로 사용하여 캡층(46) 및 제2 클래드층(44)을 순차적으로 식각한다. 상기 식각은 건식 이방성식각을 이용하는 것이 바람직하나, 상기 식각에 의해 형성되는 피식각물의 프로화일의 수직성을 확보할 수 있는 것이면 다른 방식의 식각을 이용해도 무방하다. 또, 상기 식각은 캡층(46)의 노출된 부분을 식각한 후, 제2 클래드층(44)의 노출된 부분을 식각하되, 제2 도파층(42)이 노출되지 않는 범위내에서 식각하는 것이 바람직하다. 이렇게 해서, 제2 클래드층(44)은 일부가 위로 돌출되고, 돌출된 부분의 상부에 캡층(46)이 형성된 리지 구조(50)를 갖는 형태로 형성된다.
도 8을 참조하면, 포토레지스트막 패턴(48)을 식각 마스크로 사용하여 리지구조(50) 측벽 및 노출된 제2 클래드층(44)의 전체면에 금속막(52)을 형성한다. 금속막(52)은 티타늄(Ti)막으로 형성한다. 금속막(52)은 포토레지스트막 패턴(48) 상에도 형성된다. 금속막(52)은 티타늄막외에도 산화될 수 있는 것이면 어떠한 금속막이라도 사용할 수 있다. 예컨대, 지르코늄(Zr)막이나 실리콘(Si)막을 금속막(52)으로 사용할 수 있다.
포토레지스트막 패턴(48)과 함께 그 위에 형성된 금속막(52)을 제거한다. 이렇게 하면, 금속막(52)은 리지 구조(50) 캡층(46)의 상부면을 제외한 노출된 전면에 선택적으로 형성한 것과 동일한 것이 된다. 금속막(52)을 산소 분위기 하에서 열처리한다. 이때, 상기 열처리는 400℃ 이상에서 실시하는 것이 바람직하다. 상기 열처리 결과, 도 9에 도시한 바와 같이, 리지 구조(50) 측벽 및 제2 클래드층(44)의 노출된 전면에 금속 산화막(54)이 형성된다. 금속 산화막(54)은 패시베이션층으로 사용된다. 금속막(54)은 선택적으로 형성된 것이므로, 상기 패시베이션층 또한 선택적으로 형성된다. 곧, 자기 정렬적으로 형성된다. 금속 산화막(54)은 티타늄 산화막(TiO2)이다.
도 10을 참조하면, 금속 산화막(54)이 형성된 도 9의 결과물 전면에 전극으로 사용할 도전막(미도시)을 형성한 다음, 사진 및 식각공정을 이용하여 캡층(46)과 접촉되고 그 둘레의 금속 산화막(54)의 일부와 접촉되는 도전막 패턴(56)을 형성한다. 도전막 패턴(56)은 납(Pb)막 패턴으로써, P형 전극으로 사용된다.
<제2 실시예>
이하 설명에서 언급하는 부재의 참조번호가 제1 실시예에서 언급한 것과 동일한 것이면, 그 부재는 제1 실시예에서 언급한 부재와 동일한 부재이다.
도 11을 참조하면, 기판(32)상에 캡층(46)을 형성한 다음, 제2 클래드층(44)을 리지 구조로 형성하는 단계까지 제1 실시예와 동일하게 실시하되, 식각 마스크로써 포토레지스트막 패턴을 사용하는 대신 하드 마스크(58)를 사용한다. 하드 마스크(58)는 실리콘 산화막(SiO2) 또는 니켈막(Ni)으로 형성하는 것이 바람직하다.
도 12를 참조하면, 리지 구조(50)로 형성된 제2 클래드층(44)의 상부에캡층(46) 및 하드 마스크(58)가 순차적으로 형성되어 있는 결과물을 대기중에서 600℃ 이상의 온도에서 열처리한다. 제2 클래드층의 상부면은 하드 마스크(58)에 의해 보호되고, 하드 마스크(58) 자체는 산화된 것으로 여분의 실리콘(Si)이 포함되어 있지 않으므로, 상기 열처리 결과 제2 클래드층(44)의 노출된 전면 및 리지 구조(50) 측벽에만 선택적으로 산화막(60)이 형성된다. 산화막(60)은 패시베이션층으로 사용된다.
상기 열처리 후, 도 13에 도시한 바와 같이, 하드 마스크(58)를 제거한다. 이어서, 하드 마스크(58)를 제거한 결과물 전면에 전극으로 사용할 도전막(미도시)을 형성한다. 상기 도전막을 사진 및 식각 공정을 이용하여 전극 형태로 패터닝하면, 도 14에 도시한 바와 같이, 캡층(46)과 접촉되고 그 둘레의 산화막(60)과 접촉되는 도전막 패턴(62)이 형성된다. 상기 도전막 패턴(62)은 레이저 다이오드의 전극으로 사용되는 납막 패턴이다.
<제3 실시예>
제1 실시예와 동일하게 진행하되, 패시베이션층 형성 과정이 다르다.
구체적으로, 도 8 및 도 9를 참조하면, 제1 실시예는 리지구조(50) 상부면을 제외한 노출된 전면에만 선택적으로 금속막(52)을 형성하고 그 결과물을 산화하는 방법으로 패시베이션층으로 사용될 금속 산화막(54)을 형성하나, 제3 실시예는 제2 클래드층(44) 상부에 포토레지스트막 패턴(48)이 형성되어 있는 상태에서 제2 클래드층(44)의 노출된 전(全)면 및 리지 구조(50) 측벽에 직접 산화막을 형성하고 포토레지스트막 패턴(48)을 제거하여 패시베이션층을 형성한다. 이때, 직접 형성하는상기 산화막은 티타늄 산화막(TiO2), 지르코늄 산화막(ZrO2) 또는 실리콘 산화막(SiO2)으로 형성한다.
상기 제1 내지 제3 실시예에서 언급한 패시베이션층은 제2 클래드층(44)의 위로 돌출된 부분의 리지 넓이보다 넓게 형성되는 p형 전극(56, 60)과 제2 클래드층(44) 사이에서 전류를 차단하는 역할을 한다.
도 15 및 도 16은 각각 본 발명의 제1 및 제2 실시예에 의한 레이저 다이오드 제조 방법에서 형성되는 패시베이션층의 전류차단 역할을 나타낸 그래프이다.
도 15를 참조하면, 참조부호 A는 p형 전극으로써 납막 패턴을 티타늄 산화막으로 형성한 패시베이션층 상에 형성하였을 때, 곧 본 발명의 제1 실시예를 적용하였을 때의 전류-전압 특성을 나타내고, B는 캡층(46) 상에만 p형 전극을 형성하였을 때, 곧 종래의 전류-전압 특성을 나타낸 것으로써, 종래의 경우는 4.5(V)에서 10-3(A)의 전류가 흐르는 반면, 자기정렬 방법을 적용한 본 발명의 경우는 15V의 고전압에서도 10-8A 정도의 매우 낮은 전류만이 흐르는 것을 알 수 있다.
도 16을 참조하면, 참조부호 C는 본 발명의 제2 실시예에 따라 패시베이션층 및 p형 전극을 형성한 경우의 전류-전압 특성을 나타내고, D는 p형 GaN 위에 형성된 p형 전극의 전류-전압 특성, 곧 종래 기술에 의한 특성을 나타낸다. 이 경우도 본 발명의 경우는 15V의 고전압에서도 10-7A의 매우 낮은 전류만이 흐르는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 패시베이션층 형성을 위한 물질막으로써, 상기한 금속 산화막이나 산화막외의 다른 물질막을 사용할 수 있을 것이며, p형 전극 물질도 납막외의 다른 물질막을 이용할 수 있을 것이다. 이와 같은 다양한 가능성 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명은 종래의 레이저 다이오드 제조 방법에서 필요한 패시베이션층 형성 후에 리지를 오픈하기 위한 사진 공정이 불필요한 자기정렬 방법으로 패시베이션층을 형성함으로써, 원가 절감과 함께 공정시간을 줄일 수 있고, 폭이 작은 리지 상부에 전극을 안정적으로 형성시킬 수 있어 공정의 재현성 및 생산성을 높일 수 있다.
Claims (11)
- 기판 상에 버퍼층, 제1 클래드층, 제1 도파층, 활성층, 제2 도파층, 제2 클래드층 및 캡층을 순차적으로 형성하는 제1 단계;상기 캡층상에 식각 마스크를 형성하는 제2 단계;상기 식각 마스크를 이용하여 상기 캡층 및 상기 제2 클래드층을 순차적으로패터닝하되, 상기 제2 클래드층은 상기 제2 도파층이 드러나지 않는 범위내에서 소정의 두께로 식각하여 리지구조를 형성하는 제3 단계;상기 식각 마스크를 이용하여 상기 캡층 측면 및 상기 리지 구조로 패터닝된 제2 클래드층을 덮는 패시베이션층(Passivation Layer)을 선택적으로 형성하는 제4 단계; 및상기 식각 마스크를 제거한 상태에서 상기 패시베이션층 상에 상기 캡층과 접촉되는 전극을 형성하는 제5 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
- 제 1 항에 있어서,상기 패시베이션층은 상기 리지구조 측면 및 상기 제2 클래드층의 노출된 전면의 표면을 산화시켜 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 1 항에 있어서,상기 패시베이션층은 리지구조 측면 및 상기 제2 클래드층의 노출된 전면에 직접 산화막을 형성하여 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
- 제 1 항에 있어서,상기 기판은 사파이어 기판 또는 질화갈륨(GaN) 기판인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 1 항에 있어서,상기 버퍼층 및 제1 도파층은 n형 GaN층이고, 상기 제1 클래드층은 n형 AlGaN/GaN층이고, 상기 활성층은 InGaN층이고, 상기 제2 도파층과 캡층은 p형 GaN층이며, 제2 클래드층은 p형 AlGaN/GaN층인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 1 항에 있어서,상기 식각마스크는 포토레지스트막, 실리콘 산화막 또는 니켈막인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 3 항에 있어서,상기 산화막은 TiO2, ZrO2 또는 SiO2인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 1 항에 있어서,상기 전극은 Pd막으로 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 기판 상에 버퍼층, 제1 클래드층, 제1 도파층, 활성층, 제2 도파층, 제2 클래드층 및 캡층을 순차적으로 형성하는 제1 단계;상기 캡층상에 식각 마스크를 형성하는 제2 단계;상기 식각 마스크를 이용하여 상기 캡층 및 상기 제2 클래드층을 순차적으로 패터닝하되, 상기 제2 클래드층은 상기 제2 도파층이 드러나지 않는 범위내에서 소정의 두께로 식각하여 리지구조를 형성하는 제3 단계;상기 캡층 및 제2 클래드층이 순차적으로 패터닝된 리지구조를 포함한 노출된 기판 전(全)면에 금속막을 형성하는 제4 단계;상기 식각 마스크를 제거하는 제5 단계;상기 금속막을 산화시키는 제6 단계; 및상기 산화된 금속막 상에 상기 캡층과 접촉되는 전극을 형성하는 제7 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
- 제 9 항에 있어서,상기 금속막은 Ti막, Zr막 또는 Si막으로 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
- 제 9 항에 있어서,상기 금속막은 산소분위기하에서 열처리하여 산화시키는 것을 특징으로 하는반도체 레이저 다이오드의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000046767A KR100338803B1 (ko) | 2000-08-12 | 2000-08-12 | 반도체 레이저 다이오드의 제조방법 |
JP2001243648A JP2002111132A (ja) | 2000-08-12 | 2001-08-10 | 半導体レーザーダイオードの製造方法 |
US09/925,327 US6548319B2 (en) | 2000-08-12 | 2001-08-10 | Method for manufacturing semiconductor laser diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000046767A KR100338803B1 (ko) | 2000-08-12 | 2000-08-12 | 반도체 레이저 다이오드의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020014008A KR20020014008A (ko) | 2002-02-25 |
KR100338803B1 true KR100338803B1 (ko) | 2002-05-31 |
Family
ID=19682959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000046767A KR100338803B1 (ko) | 2000-08-12 | 2000-08-12 | 반도체 레이저 다이오드의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6548319B2 (ko) |
JP (1) | JP2002111132A (ko) |
KR (1) | KR100338803B1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60102815D1 (de) * | 2000-05-15 | 2004-05-19 | Paratek Pharm Innc | 7-substituierte kondensierte ring-tetrazyclin- verbindungen |
KR100883478B1 (ko) * | 2002-02-26 | 2009-02-16 | 주식회사 엘지이아이 | 반도체 레이저 다이오드의 제조 방법 |
JP4015865B2 (ja) * | 2002-03-22 | 2007-11-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
CA2503854A1 (en) * | 2002-12-20 | 2004-07-15 | Cree, Inc. | Electronic devices including semiconductor mesa structures and conductivity junctions and methods of forming said devices |
GB2413434A (en) * | 2004-01-09 | 2005-10-26 | Sharp Kk | a semiconductor light-emitting device and a method of manufacture |
KR20060055696A (ko) * | 2004-11-18 | 2006-05-24 | 삼성전기주식회사 | 반도체 레이저 제조방법 |
JP2007184644A (ja) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7783145B2 (en) | 2007-10-15 | 2010-08-24 | Hewlett-Packard Development Company, L.P. | Electrode having nanofilaments |
CN103022897B (zh) * | 2012-12-28 | 2015-07-08 | 武汉华工正源光子技术有限公司 | 超辐射发光二极管及其制作方法 |
CN114498281B (zh) * | 2022-02-14 | 2023-07-28 | 中国科学院半导体研究所 | 采用p型衬底的半导体激光器及其制备方法 |
CN114552386B (zh) * | 2022-02-23 | 2024-06-21 | 安徽格恩半导体有限公司 | 一种带孔洞钝化层的GaN基激光二极管结构及制造方法 |
CN115579735B (zh) * | 2022-12-07 | 2023-03-10 | 福建慧芯激光科技有限公司 | 一种单片集成二维dfb阵列芯片的制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
US5208183A (en) * | 1990-12-20 | 1993-05-04 | At&T Bell Laboratories | Method of making a semiconductor laser |
KR100303279B1 (ko) * | 1994-08-27 | 2001-12-01 | 윤종용 | 반도체레이저다이오드와그제조방법 |
JP3672062B2 (ja) * | 1997-07-16 | 2005-07-13 | 三菱電機株式会社 | 半導体レーザ,及びその製造方法 |
US6052399A (en) * | 1997-08-29 | 2000-04-18 | Xerox Corporation | Independently addressable laser array with native oxide for optical confinement and electrical isolation |
JP2000196201A (ja) * | 1998-10-21 | 2000-07-14 | Nichia Chem Ind Ltd | 窒化物半導体レ―ザ素子 |
-
2000
- 2000-08-12 KR KR1020000046767A patent/KR100338803B1/ko not_active IP Right Cessation
-
2001
- 2001-08-10 US US09/925,327 patent/US6548319B2/en not_active Expired - Fee Related
- 2001-08-10 JP JP2001243648A patent/JP2002111132A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20020048835A1 (en) | 2002-04-25 |
KR20020014008A (ko) | 2002-02-25 |
US6548319B2 (en) | 2003-04-15 |
JP2002111132A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100338803B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
CN101160699A (zh) | 高可靠性的蚀刻小面光子器件 | |
KR100378352B1 (ko) | 리지 웨이브 가이드를 구비하는 반도체 레이저 다이오드및 그 제조 방법 | |
US6335216B1 (en) | Method for fabricating a semiconductor optical device having a ridge stripe | |
KR19980058397A (ko) | Rwg 레이저 다이오드 및 그 제조 방법 | |
US20040218648A1 (en) | Laser diode and method of manufacturing the same using self-align process | |
KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
US11456576B2 (en) | Method for manufacturing optical semiconductor device | |
JP2000124539A (ja) | 半導体光素子の製造方法 | |
CN114024209B (zh) | 一种氮化镓基微米线激光器及其制备方法 | |
KR100752715B1 (ko) | 리지형 레이저 다이오드의 제조 방법 | |
US20060093004A1 (en) | Semiconductor laser device and method for manufacturing the same | |
JP4609830B2 (ja) | 半導体装置の製造方法 | |
JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
JP2001085782A (ja) | 半導体メサデバイスの製造方法 | |
JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
JPH01236681A (ja) | 半導体レーザの製造方法 | |
KR100668306B1 (ko) | 에지 방출형 반도체 레이저 다이오드 및 그 제조 방법 | |
KR100372768B1 (ko) | 레이저 다이오드 제조방법 | |
KR970007118B1 (ko) | 레이저 다이오드의 메사 형성방법 | |
JP2024080457A (ja) | 半導体光素子の製造方法 | |
KR100236003B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
KR100607732B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JP2002344080A (ja) | 多角形半導体リングレーザの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |