KR100329241B1 - Method of manufacturing semiconductor device using many layer thin film method - Google Patents
Method of manufacturing semiconductor device using many layer thin film method Download PDFInfo
- Publication number
- KR100329241B1 KR100329241B1 KR1020000023920A KR20000023920A KR100329241B1 KR 100329241 B1 KR100329241 B1 KR 100329241B1 KR 1020000023920 A KR1020000023920 A KR 1020000023920A KR 20000023920 A KR20000023920 A KR 20000023920A KR 100329241 B1 KR100329241 B1 KR 100329241B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- vanadium
- vanadium oxide
- semiconductor device
- Prior art date
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 적외선 감지층으로 이용되는 다층 구조의 산화바나듐막(V2O5) 제조 방법에 관한 것으로, 다층박막법을 이용하여 V2O5/V/V2O5의 샌드위치 구조를 증착한 후 저온 열처리를 통한 확산 공정에 의해 박막의 재현성 및 특성 조절이 용이하도록 하는 다층박막법을 이용한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a vanadium oxide film (V 2 O 5 ) of a multi-layer structure used as an infrared sensing layer, by depositing a sandwich structure of V 2 O 5 / V / V 2 O 5 using a multilayer thin film method The present invention relates to a method for manufacturing a semiconductor device using a multilayer thin film method to facilitate reproducibility and characteristics control of a thin film by a diffusion process through low temperature heat treatment.
본 발명에 따르면, 기존의 제조 방식인 스퍼터링법을 이용한 단층의 산화바나듐 박막 제조방법이 스퍼터링 장비가 갖는 재현성의 한계 때문에 박막 특성의 재현성 확보가 어려웠으나, 스퍼터링 장비의 재현성 한계 내에서 제조 가능한 안정상 인 산화바나듐막과 바나듐금속막의 복합구조를 제조한 후 저온에서 열처리하여 확산시킨다.According to the present invention, it is difficult to secure the reproducibility of the thin film characteristics due to the limitation of the reproducibility of the sputtering equipment in the conventional method of manufacturing a single layer vanadium oxide thin film using the sputtering method, which can be manufactured within the reproducibility limitation of the sputtering equipment. A composite structure of a vanadium phosphate film and a vanadium metal film is prepared, and then diffused by heat treatment at low temperature.
따라서, 본 발명은 재현성 있고 우수한 적외선 흡수능을 갖는 혼합 바나듐산화 박막 제조가 가능하며, 적외선 감지소자의 성능을 향상시킬 수 있다.Therefore, the present invention can produce a mixed vanadium oxide thin film having reproducible and excellent infrared absorption ability, and can improve the performance of the infrared sensing element.
Description
본 발명은 적외선 감지층으로 이용되는 다층 구조의 산화바나듐막(V2O5) 제조방법에 관한 것으로, 특히 다층박막법을 이용하여 V2O5/V/V2O5의 샌드위치 구조를 증착한 후 저온 열처리를 통한 확산 공정에 의해 박막의 재현성 및 특성 조절이 용이하도록 하는 다층박막법을 이용한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a vanadium oxide film (V 2 O 5 ) of a multi-layer structure used as an infrared sensing layer, and in particular to deposit a sandwich structure of V 2 O 5 / V / V 2 O 5 using a multilayer thin film method. After that, the present invention relates to a method for manufacturing a semiconductor device using a multilayer thin film method for facilitating reproducibility and characteristics control of a thin film by a diffusion process through low temperature heat treatment.
일반적으로, 산화 바나듐 박막에 관한 연구는 지난 수 십년간 꾸준히 이루어져 왔다. 특히 1992년에 미국의 허니웰(Honeywell)사에서는 군사용으로 혼합 산화 바나듐(mixed vanadium oxide)상을 이용하여 비냉각형 적외선 센서물질로 응용하는 연구가 최근까지 진행 중에 있다.In general, research on vanadium oxide thin films has been conducted steadily for several decades. In particular, in 1992, Honeywell, USA, has been researching the application of mixed vanadium oxide phase as an uncooled infrared sensor material for military use.
이러한 혼합 산화바나듐상을 이용하는 방법에서는 이온 빔 스퍼터링(ion beam sputtering)법을 이용하여 단층 박막의 제조 공정을 진행하게 되는데, 산소-바나듐계의 불안정한 상들의 존재로 인하여 재현성 있고 안정적인 박막 제조가 문제로 대두되어 왔다.In the method using the mixed vanadium oxide phase, a single-layer thin film manufacturing process is performed by using ion beam sputtering, and the production of a reproducible and stable thin film is problematic due to the presence of oxygen-vanadium-based unstable phases. It has been emerging.
또한, 상기와 같은 종래의 산화바나듐 제조 방법은 제조 공정의 정밀한 조절이 필요로 하며, 고가장비가 구비되어야 한다는 점에서 문제점이 있었다.In addition, the conventional method of manufacturing vanadium oxide as described above requires a precise control of the manufacturing process and has a problem in that expensive equipment must be provided.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 일반적인 스퍼터링 장비를 이용하며 안정적으로 제조가 가능한 두 개의 단층박막들을 이용함으로서 적외선 감지층의 제조 공정시에 공정상의 재현성 확보토록 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems, an object of the present invention to ensure the reproducibility of the process during the manufacturing process of the infrared sensing layer by using a two-layered thin film that can be stably manufactured using a general sputtering equipment. It is an object of the present invention to provide a method for manufacturing a semiconductor device using the multilayer thin film method.
본 발명의 다른 목적은 상이한 전기적 특성을 갖는 단층 박막들을 다층화시켜 원하는 박막의 특성 조절이 가능토록 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device using a multilayer thin film method which enables the control of characteristics of a desired thin film by multilayering single layer thin films having different electrical properties.
상기 본 발명의 목적을 달성하기 위한 기술적 사상으로서 본 발명은The present invention as a technical idea for achieving the object of the present invention
반도체기판 상에 실리콘질화막을 형성하는 단계와;Forming a silicon nitride film on the semiconductor substrate;
상기 실리콘질화막 상에 제 1산화바나듐막을 적층하는 단계;Stacking a first vanadium oxide film on the silicon nitride film;
상기 제 1산화바나듐막 상에 바나듐금속막을 적층하는 단계;Stacking a vanadium metal film on the first vanadium oxide film;
상기 바나듐금속막 상에 제 2산화바나듐막을 적층하여 다층화하는 단계; 및Stacking and layering a second vanadium oxide film on the vanadium metal film; And
상기 결과물 상에 다층 박막의 안정화를 위한 저온 열처리공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공한다.It provides a method for manufacturing a semiconductor device using a multilayer thin film method comprising the step of performing a low temperature heat treatment process for stabilization of the multilayer thin film on the resultant.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 공정도1A to 1D are manufacturing process diagrams of a semiconductor device according to the present invention.
도 2는 본 발명에 따른 반도체 소자의 제조공정 흐름을 나타낸 플로우차트2 is a flowchart showing a manufacturing process flow of a semiconductor device according to the present invention.
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정에 따른 단층 박막의 특성을 분석하여 나타낸 그래프3A and 3B are graphs illustrating the characteristics of a single layer thin film according to a manufacturing process of a semiconductor device according to the present invention.
도 4a 및 도 4b는 본 발명에 의한 반도체 소자의 제조 공정 조건에 따른 다층 박막의 특성분석 결과를 나타낸 그래프4A and 4B are graphs showing characteristics of multi-layer thin films according to manufacturing process conditions of a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 반도체기판 20 : 실리콘질화막10 semiconductor substrate 20 silicon nitride film
30 : 제 1산화바나듐막 40 : 바나듐금속막30: first vanadium oxide film 40: vanadium metal film
50 : 제 2산화바나듐막50: vanadium dioxide film
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the embodiment of the present invention will be described in detail.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 공정도이다.1A to 1D are manufacturing process diagrams of a semiconductor device according to the present invention.
도 1a를 참조하면, 반도체기판(10) 즉, 실리콘기판 상에 누설 전류의 방지를 위해 플라즈마 화학적기상증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)으로 실리콘질화막(20)을 증착한다.Referring to FIG. 1A, a silicon nitride film 20 is deposited on a semiconductor substrate 10, ie, a silicon substrate, by plasma enhanced chemical vapor deposition (PECVD).
도 1b를 참조하면, 절연막인 실리콘질화막(20)이 증착된 상태에서 그 상부에 반응성 스퍼터링법(Sputtering)으로 제 1산화바나듐막(V2O5)(30)을 증착한다.Referring to FIG. 1B, a first vanadium oxide film V 2 O 5 30 is deposited by reactive sputtering on a silicon nitride film 20 as an insulating film.
이 때, 산화바나듐 계열인 단층 박막의 증착 조건으로 산소함량은 2 ∼ 50(%), R. F. power는 350W, 기판/타겟 거리는 6 ∼ 9(cm), 기판 온도는 상온에서 350℃의 변수 범위내에서 증착한다.At this time, the oxygen content is 2 to 50 (%), the RF power is 350 W, the substrate / target distance is 6 to 9 (cm), and the substrate temperature is within a variable range of 350 ° C. at room temperature under the deposition conditions of the vanadium oxide single layer thin film. Deposition at
바람직하게, 제 1산화바나듐막(30)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.Preferably, the deposition conditions of the first vanadium oxide film 30 are in the range of oxygen content: 50%, thin film thickness: 100 to 2000 Pa, deposition rate: 60 (cc / min), V / O concentration: 38.5%. do.
도 1c를 참조하면, 제 1산화바나듐막(V2O5)(30)이 증착된 상태에서 반응성 스퍼터링법으로 바나듐상인 바나듐금속막(Vanadium Metal)(40)을 증착한다.Referring to FIG. 1C, a vanadium metal film 40 of vanadium is deposited by reactive sputtering in a state in which a first vanadium oxide film (V 2 O 5 ) 30 is deposited.
이 때, 바나듐금속막(30)의 증착 조건은 산소함량: 0％, 박막두께: 100 ∼ 2000Å, 증착속도: 200(Å/min), V/O 농도: 0％인 범위내에서 증착한다.At this time, the deposition conditions of the vanadium metal film 30 are deposited in the range of 0% oxygen content, thin film thickness: 100 to 2000 Pa, deposition rate: 200 (dl / min), and V / O concentration: 0%.
즉, 바나듐상으로 이루어진 단층박막인 바나듐금속막(30)은 산소함량 없이 아르곤(Ar) 가스 분위기 하에서 증착한다.That is, the vanadium metal film 30, which is a single layer thin film made of vanadium phase, is deposited in an argon (Ar) gas atmosphere without oxygen content.
도 1d를 참조하면, 바나듐금속막(30)이 증착된 상태에서 반응성 스퍼터링법으로 제 2산화바나듐막(50)을 증착함으로서 제 1산화바나듐막(V2O5)(30)/바나듐금속막(40)/제 2산화바나듐막(V2O5)(50)로 이루어진 샌드위치 형태의 복합 구조를 형성한다.Referring to FIG. 1D, the first vanadium oxide film V 2 O 5 30 / vanadium metal film is deposited by depositing a second vanadium oxide film 50 by reactive sputtering in a state where the vanadium metal film 30 is deposited. A composite structure in the form of a sandwich consisting of (40) / vanadium dioxide (V 2 O 5 ) 50 is formed.
이 때, 산화바나듐 계열인 단층 박막의 증착 조건으로 산소함량은 2 ∼ 50(%), R. F. power는 350W, 기판/타겟 거리는 6 ∼ 9(cm), 기판 온도는 상온에서 350℃의 변수 범위내에서 증착한다.At this time, the oxygen content is 2 to 50 (%), the RF power is 350 W, the substrate / target distance is 6 to 9 (cm), and the substrate temperature is within a variable range of 350 ° C. at room temperature under the deposition conditions of the vanadium oxide single layer thin film. Deposition at
바람직하게, 제 2산화바나듐막(50)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.Preferably, the deposition conditions of the second vanadium oxide film 50 are oxygen content: 50%, thin film thickness: 100 to 2000 Pa, deposition rate: 60 (cc / min), V / O concentration: 38.5% do.
그 후, 균일한 조성 및 박막의 안정화를 위해 250 ∼ 300℃ 의 열처리(Annealing) 온도에서 1 ∼ 24시간 동안 유지하여 장시간 열처리를 통한 확산 공정을 진행한 다음, 일련의 후속 공정을 진행하게 된다.Thereafter, for a uniform composition and stabilization of the thin film, it is maintained for 1 to 24 hours at an annealing temperature of 250 to 300 ° C., followed by a diffusion process through a long heat treatment, and then a series of subsequent processes.
여기서, 단층박막들을 다층화하여 샌드위치 형태의 복합 구조로 형성하는 이유는 두 층의 단층박막이 상이한 전기적 특성을 가지므로 단층박막들의 두께와 층수를 변화시켜서 원하는 특성을 갖는 박막 제조를 하기 위함이다.Here, the reason why the multilayered monolayer thin films are formed into a multilayered composite structure is to manufacture a thin film having desired characteristics by changing the thickness and the number of layers of the monolayer thin films since the two layers have different electrical characteristics.
도 2는 본 발명에 따른 반도체 소자의 제조공정 흐름을 나타낸 플로우차트이다.2 is a flowchart showing a manufacturing process flow of a semiconductor device according to the present invention.
먼저, 반도체기판(10) 상에 PECVD법에 의해 절연막인 실리콘질화막(20)이 증착된 상태에서 그 상부에 반응성 스퍼터링법으로 제 1산화바나듐막(V2O5)(30)을 증착한다.First, a first vanadium oxide film (V 2 O 5 ) 30 is deposited on the semiconductor substrate 10 by a reactive sputtering method in a state in which a silicon nitride film 20, which is an insulating film, is deposited on the semiconductor substrate 10.
이 때, 제 1산화바나듐막(30)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.(S100)At this time, the deposition conditions of the first vanadium oxide film 30 were deposited in the range of oxygen content: 50%, thin film thickness: 100 to 2000 Pa, deposition rate: 60 (cc / min), V / O concentration: 38.5%. (S100)
이어서, 제 1산화바나듐막(V2O5)(30)이 증착된 상태에서 반응성 스퍼터링법으로 바나듐상인 바나듐금속막(Vanadium Metal)(40)을 증착한다.Subsequently, in the state where the first vanadium oxide film (V 2 O 5 ) 30 is deposited, a vanadium metal film (Vanadium Metal) 40 having a vanadium phase is deposited by reactive sputtering.
이 때, 바나듐금속막(30)의 증착 조건은 산소함량: 0％, 박막두께: 100 ∼ 2000Å, 증착속도: 200(Å/min), V/O 농도: 0％인 범위내에서 증착한다.(S110)At this time, the deposition conditions of the vanadium metal film 30 are deposited in the range of 0% oxygen content, thin film thickness: 100 to 2000 Pa, deposition rate: 200 (dl / min), and V / O concentration: 0%. (S110)
다음, 바나듐금속막(30)이 증착된 상태에서 반응성 스퍼터링법으로 제 2산화바나듐막(50)을 증착함으로서 제 1산화바나듐막(V2O5)(30)/바나듐금속막(40)/제 2산화바나듐막(V2O5)(50)로 이루어진 샌드위치 형태의 복합 구조를 형성한다.Next, by depositing the second vanadium oxide film 50 by the reactive sputtering method in the state where the vanadium metal film 30 is deposited, the first vanadium oxide film (V 2 O 5 ) 30 / vanadium metal film 40 / A sandwich structure composed of the second vanadium oxide film (V 2 O 5 ) 50 is formed.
이 때, 제 2산화바나듐막(50)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.(S120)At this time, the deposition conditions of the second vanadium oxide film 50 were deposited in the range of oxygen content: 50%, thin film thickness: 100 to 2000 Pa, deposition rate: 60 (cc / min), V / O concentration: 38.5%. (S120)
그 후, 균일한 조성 및 박막의 안정화를 위해 250 ∼ 300℃ 의 열처리 온도에서 1 ∼ 24시간 동안 장시간 열처리를 통한 확산 공정을 진행한 다음 일련의 후속 공정을 진행하게 된다.(S130)Thereafter, a diffusion process is performed through a long heat treatment for 1 to 24 hours at a heat treatment temperature of 250 to 300 ° C. for uniform composition and stabilization of the thin film, followed by a series of subsequent processes.
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정에 따른 단층 박막의 특성을 분석하여 나타낸 그래프이다.3A and 3B are graphs illustrating the characteristics of a single layer thin film according to a process of manufacturing a semiconductor device according to the present invention.
도 3a 및 도 3b는 재현성 있게 제조할 수 있는 단층 박막의 공정조건과 분석 결과이다. 이 때, 미세 결정상 분석은 X선 회절법, 후방산란법(Rutherford backscattering spectrometry: RBS)를 이용하여 분석하였다.3a and 3b are the process conditions and analysis results of the single-layer thin film that can be produced reproducibly. At this time, the fine crystal phase analysis was analyzed by X-ray diffraction method, backscattering (Rutherford backscattering spectrometry: RBS).
표 1에 도시된 박막의 증착 조건에 의한 후방산란법의 분석결과를 살펴보면, 도면 3a에 도시된 단층박막은 미세 결정상이 바나듐금속 박막으로 이루어져 있음을 알 수 있으며, 도 3b에 도시된 단층박막은 미세 결정상이 산화바나듐 박막상으로 이루어져 있음을 확인할 수 있다.Looking at the analysis results of the backscattering method by the deposition conditions of the thin film shown in Table 1, it can be seen that the single-layer thin film shown in Figure 3a is composed of a vanadium metal thin film of the fine crystal phase, the single layer thin film shown in Figure 3b It can be seen that the fine crystal phase is composed of a vanadium oxide thin film phase.
도 4a 및 도 4b는 본 발명에 의한 반도체 소자의 제조 공정 조건에 따른 다층 박막의 특성분석 결과를 나타낸 그래프이다.4A and 4B are graphs showing the results of characterization of a multilayer thin film according to manufacturing process conditions of a semiconductor device according to the present invention.
도 4a 및 도 4b는 다층 구조의 산화바나듐 박막의 특성분석 결과로서 동일한 공정조건하에서 제조된 다층 산화바나듐 박막의 재현성 실험 결과와 AES(Auger electron spectrometry)분석한 그래프이다.4A and 4B are graphs of reproducibility test results and auger electron spectrometry (AES) analysis of multilayer vanadium oxide thin films manufactured under the same process conditions as a result of characterization of multilayered vanadium oxide thin films.
도 4a에 도시된 바와 같이, 상온에서의 비저항값과 열저항계수(TCR)값의 변화표에서 제조된 다층 박막의 특성을 살펴 보면 신뢰성 있고 공정상으로 재현성 있는 결과가 관찰된다.As shown in Figure 4a, when looking at the characteristics of the multilayer thin film produced in the change table of the specific resistance value and the thermal resistance coefficient (TCR) value at room temperature, a reliable and process-reproducible results are observed.
또한, 도 4b에 도시된 바와 같이 박막 깊이 방향의 원자비를 분석한 결과 저온 열처리 후에 안정적(Stable Phase)이고, 균일한 조성의 박막제조가 가능함을 알 수 있다.In addition, as shown in FIG. 4B, the atomic ratio in the depth direction of the thin film is analyzed, and it can be seen that a thin film having a stable phase and a uniform composition can be manufactured after low temperature heat treatment.
따라서, 본 발명에 따르면, 재현성 있고 우수한 적외선 흡수능을 갖는 혼합산화바나듐(Mixed Vanadium Oxide) 박막 제조가 가능하게 된다.Therefore, according to the present invention, it is possible to produce a mixed vanadium oxide (Mixed Vanadium Oxide) thin film having reproducible and excellent infrared absorption ability.
즉, 이는 적외선 감지소자의 성능을 향상시킬 수 있는 새로운 방안으로 활용될 수 있다.That is, this may be utilized as a new way to improve the performance of the infrared sensing element.
이상에서와 같이 본 발명에 의한 다층박막법을 이용한 반도체 소자의 제조방법에 따르면 다음과 같은 효과가 있다.As described above, the semiconductor device manufacturing method using the multilayer thin film method according to the present invention has the following effects.
종래의 방법보다 바나듐 - 산소계에서 안정적으로 제조할 수 있는 상으로 이루어진 단층 박막을 다층화한 후 저온 열처리 공정을 행함으로써 안정적인 박막화 공정기술의 개발읕 통한 재현성을 확보할 수 있다.Reproducibility through the development of a stable thin film process technology can be secured by performing a low temperature heat treatment process after multilayering a single layer thin film made of a phase that can be stably manufactured in a vanadium-oxygen system than a conventional method.
또한, 용이한 특성의 조절 등 제조 공정 방법의 신뢰도 및 성능을 향상시키는 효과가 있다.In addition, there is an effect of improving the reliability and performance of the manufacturing process method, such as easy adjustment of properties.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (en) | 2000-05-04 | 2000-05-04 | Method of manufacturing semiconductor device using many layer thin film method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (en) | 2000-05-04 | 2000-05-04 | Method of manufacturing semiconductor device using many layer thin film method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010100603A KR20010100603A (en) | 2001-11-14 |
| KR100329241B1 true KR100329241B1 (en) | 2002-03-18 |
Family
ID=45787768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (en) | 2000-05-04 | 2000-05-04 | Method of manufacturing semiconductor device using many layer thin film method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329241B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019772A (en) * | 2001-08-31 | 2003-03-07 | (주)니즈 | Manufacturing method of non-cooling type vanadium dioxide thin film thermal sensor |
| KR100467480B1 (en) * | 2002-03-12 | 2005-01-24 | 한국과학기술연구원 | Fabrication method of high quality nano thin films for uncooled IR detectors |
| CN113174596B (en) * | 2021-03-15 | 2023-06-02 | 武汉高芯科技有限公司 | Vanadium pentoxide thermosensitive film with sandwich structure and preparation method thereof |
-
2000
- 2000-05-04 KR KR1020000023920A patent/KR100329241B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010100603A (en) | 2001-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231306A (en) | Titanium/aluminum/nitrogen material for semiconductor devices | |
| JP5184357B2 (en) | Method for producing vanadium oxide thin film | |
| JPH08316321A (en) | Formation of diffusion barrier film of semiconductor device | |
| JPS634703B2 (en) | ||
| US6440276B2 (en) | Process for producing thin film gas sensors with dual ion beam sputtering | |
| EP1756856B1 (en) | PE-ALD OF TaN DIFFUSION BARRIER REGION ON LOW-K MATERIALS | |
| Cabral et al. | Optimization of Ta–Si–N thin films for use as oxidation-resistant diffusion barriers | |
| KR100329241B1 (en) | Method of manufacturing semiconductor device using many layer thin film method | |
| JPS63229814A (en) | Manufacture of semiconductor integrated circuit | |
| KR100368792B1 (en) | Method of manufacturing infrared sensing layer using multi layer thin films | |
| JPH02141569A (en) | Superconducting material | |
| US6860975B2 (en) | Barrier layer and method of depositing a barrier layer | |
| JP3509781B2 (en) | Method for manufacturing semiconductor device | |
| Fiordalice et al. | Orientation control of chemical vapor deposition TiN film for barrier applications | |
| KR100186286B1 (en) | Sensor for methane gas using tin oxide and sensor for propane gas | |
| JPH1079388A (en) | Semiconductor device and manufacture thereof | |
| CA1190647A (en) | Method of making high reliability lead-alloy josephson junctions | |
| JPH06275776A (en) | Capacitor | |
| Thakoor et al. | Structural defect thermoelectric power in thin copper films | |
| JP2001244511A (en) | Method of manufacturing josephson device having ramp edge structure and film-forming device | |
| JPH04196122A (en) | Manufacture of semiconductor device | |
| JPH09196879A (en) | Tin oxide thin film sensor for sensing hydrogen and its manufacture | |
| JP2564598B2 (en) | Oxide superconductor and manufacturing method thereof | |
| KR100280429B1 (en) | Layer for preventing diffusion of semiconductor device and fabrication method thereof | |
| Jiang et al. | Inter‐diffusion studies of SrBi2Ta2O9 film prepared on platinized wafer by pulsed laser ablation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050228 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |