KR100216063B1 - Metal ball grid array package - Google Patents
Metal ball grid array package Download PDFInfo
- Publication number
- KR100216063B1 KR100216063B1 KR1019960044160A KR19960044160A KR100216063B1 KR 100216063 B1 KR100216063 B1 KR 100216063B1 KR 1019960044160 A KR1019960044160 A KR 1019960044160A KR 19960044160 A KR19960044160 A KR 19960044160A KR 100216063 B1 KR100216063 B1 KR 100216063B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- grid array
- metal
- ball grid
- array package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 금속회로기판(metal circuit board)을 갖는 캐비티 업 타입(cavity up type)의 볼 그리드 어레이 패키지에 관한 것으로서, 복수 개의 본딩패드들이 형성되어 있는 반도체 칩; 반도체 칩이 안착되는 캐비티가 형성된 일측면과, 캐비티 부분을 제외한 일측면의 소정의 영역에서 상기 일측면에 대응되는 타측면으로 관통되는 관통홀들이 형성된 금속회로기판; 일측면과 타측면 위에 형성된 절연막들; 관통홀의 내측 벽면에 형성된 절연수지; 절연막들 각각의 상면에 형성된 회로패턴; 절연수지로 둘러싸여 관통홀 내에 형성되고 일측면과 타측면에 형성된 회로패턴을 전기적으로 연결하는 금속 폴; 타측면의 회로패턴에 소정의 간격으로 형성된 볼 패드와 볼 패드 하면에 형성된 솔더 볼; 반도체 칩을 캐비티에 접착 고정하는 접착수단; 본딩패드와 일측면 회로패턴 소정의 영역을 전기적으로 연결하는 전기적 연결수단; 반도체 칩 전기적 연결부분을 보호하기 위한 보호수단; 을 포함하며, 절연막이 솔더 레지스트로 형성되는 것을 특징으로 하는 메탈 볼 그리드 어레이 패키지를 제공하여 열방출 특성 개선되고 다핀화할 수 있는 이점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cavity up type ball grid array package having a metal circuit board, and more particularly, to a semiconductor chip having a plurality of bonding pads formed therein. A metal circuit board on one side where a cavity on which the semiconductor chip is mounted is formed and through holes penetrating through the other side corresponding to the one side in a predetermined region on one side except for the cavity portion; Insulating films formed on one side surface and the other side surface; An insulating resin formed on an inner wall surface of the through hole; A circuit pattern formed on an upper surface of each of the insulating films; A metal pole formed in the through hole surrounded by the insulating resin and electrically connecting circuit patterns formed on one side surface and the other side surface; A ball pad formed at a predetermined interval in a circuit pattern on the other side and a solder ball formed on a bottom surface of the ball pad; Bonding means for bonding and fixing the semiconductor chip to the cavity; An electrical connecting means for electrically connecting the bonding pad and a predetermined region of one side circuit pattern; A protection means for protecting the semiconductor chip electrical connection portion; And the insulating film is formed of a solder resist. The metal ball grid array package of the present invention has an advantage of improving heat dissipation characteristics and making it multi-pinned.
Description
본 발명은 반도체 패키지의 한 종류인 볼 그리드 어레이(ball grid array) 패키지에 관한 것으로서, 보다 상세하게는 금속회로기판(metal circuit board)을 갖는 캐비티 업 나입(cavity up type)의 볼 그리드 어레이 패키지를 제공하여 다핀화 및 방열 특성이 개선된 볼 그리드 어레이 패키지를 제공하는데 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array package which is a kind of semiconductor package and more particularly to a cavity up type ball grid array package having a metal circuit board To provide a ball grid array package with improved pinning and heat dissipation characteristics.
일반적으로 전자기기의 소형화 및 대용량화의 추세에 따라 반도체 칩은 크기가 커지고 입출력 단자용 전극 패드의 수가 많아지고 있다. 반면에 반도체 칩을 내장하는 통상적인 반도체 칩 패키지의 크기는 작아지고, 입출력 단자용 전극 패드에 각각 연결되는 리드 프레임의 리드들 사이의 간격이 더욱 좁아지고 있다.2. Description of the Related Art [0002] Generally, semiconductor devices become larger in size and larger in number of electrode pads for input / output terminals due to miniaturization and larger capacity of electronic devices. On the other hand, the size of a typical semiconductor chip package incorporating a semiconductor chip is reduced, and the distance between the leads of the lead frame connected to the electrode pads for input and output terminals is further narrowed.
이에 따라 다양한 형태의 패키지 기술이 개발되고 있는데, 최근 각광을 받고 있는 패키지가 볼 그리드 어레이 패키지이다. 이는 볼 그리드 어레이 패키지가 다른 표면 실장형 패키지보다 많은 장점, 예를 들어 스몰 푸트 프린트(small foot print), 전기적 성능의 우수함, 취급 및 조립의 용이성 등을 갖고 있기 때문이다.Accordingly, various types of package technologies are being developed. Recently, the package that receives the spotlight is the ball grid array package. This is because the ball grid array package has many advantages over other surface mount packages, such as small foot print, excellent electrical performance, ease of handling and assembly.
이러한 볼 그리드 어레이 패키지의 일반적인 구조의 특징은 외부와의 전기적 접속단자가 리드 대신 솔더 볼(solder ball)이 사동되어 진다는 것이다. 이러한 볼 그리드 어레이 패키지는 플라스틱(plastic) 볼 그리드 어레이 패키지 , 세라믹 (ceramic) 볼 그리드 어레이 패키지 , 테이프(tape) 볼 그리드 어레이 패키지 , 그리고 메탈(metal) 볼 그리드 어레이 패키지 등으로 분류될 수 있다.A typical structure of such a ball grid array package is that the electrical connection terminals to the outside are solder balls instead of leads. Such a ball grid array package can be classified into a plastic ball grid array package, a ceramic ball grid array package, a tape ball grid array package, and a metal ball grid array package.
그 중에서 메탈 볼 그리드 어레이 패키지의 일반적인 형태를 소개하면 다음과 같다.The general form of the metal ball grid array package is as follows.
제1도는 종래 기술에 의한 캐비티 다운 타입의 메탈 볼 그리드 어레이 패키지를 나타내는 부분 절개 사시도이다.FIG. 1 is a partially cutaway perspective view of a cavity-down type metal ball grid array package according to the prior art; FIG.
제2도는 제1도의 '2 - 2'선을 따른 단면도이다.FIG. 2 is a cross-sectional view taken along line 2-2 of FIG.
먼저 제1도와 제2도를 참조하면, 반도체 칩(10) 상면에 복수 개의 본딩패드들 (12)이 형성되어 있고, 그 반도체 칩(10)이 인쇄회로기판(50)의 캐비티에 전기절연 접착제(20)로 접착 고정되어 있으며, 와이어(30)가 본딩패드들(12)과 인쇄회로기판 상에 형성된 본딩영역(도면에 도시안됨)을 전기적으로 연결하고 있는 모양을 나타내고 있다. 그리고, 인쇄회로기판(50)의 캐비티가 형성되어 있는 상부면에는 전기 절연막(도면에 도시안됨)이 박막으로 형성되어 있고, 그 전기 절연막 상부면에 금속으로 된 회로패턴(52)이 형성되어 있다. 그 회로패턴(52)은 본딩패드와 전기적으로 연결될 본딩영역(도면에 도시안됨)과 솔더 볼(40)이 형성될 볼 패드(45)를 갖고 있다. 인쇄회로기판(50) 상면에는 솔더 볼(40)의 부착에 필요한 부분만을 제외한 나머지 전 표면에 회로패턴(52) 등을 보호하기 위하여 솔더 레지스트(solder resist)(54)가 도포되어 있다. 그리고, 솔더 볼(40)이 볼 페드(45)에 접착되어 외부 기기에 실장되는 형태로 되어 있다.1 and 2, a plurality of bonding pads 12 are formed on the upper surface of the semiconductor chip 10 and the semiconductor chip 10 is electrically connected to the cavity of the printed circuit board 50 with an electrically insulating adhesive And the wire 30 electrically connects the bonding pads 12 to a bonding region (not shown) formed on the printed circuit board. An electrically insulating film (not shown) is formed as a thin film on the upper surface of the printed circuit board 50 on which the cavity is formed, and a circuit pattern 52 made of metal is formed on the upper surface of the electrically insulating film . The circuit pattern 52 has a bonding region (not shown in the figure) to be electrically connected to the bonding pad and a ball pad 45 on which the solder ball 40 is to be formed. A solder resist 54 is applied to the upper surface of the printed circuit board 50 to protect the circuit patterns 52 and the like on the entire surface except for the portion required for attaching the solder ball 40. The solder ball 40 is bonded to the ball pad 45 and mounted on an external device.
인쇄회로기판(50)은 알루미늄(Al) 또는 알루미늄 합금 등의 열전도성이 우수한 금속 재질로 이루어져 있으며 , 반도체 칩(10)에서 발생하는 열을 외부로 용이하게 방출할 수 있는 장점을 갖고 있어 현재까지 주류를 이루고 있다.The printed circuit board 50 is made of a metal material having excellent thermal conductivity, such as aluminum (Al) or aluminum alloy, and has an advantage that heat generated from the semiconductor chip 10 can be easily discharged to the outside. It is mainstream.
그러나, 이와 같은 캐비티 다운 타입의 볼 그리드 어레이 페키지는 캐비티가 형성되어 있는 면과 동일한 인쇄회로기판 일측면에 솔더 볼이 형성되어 있으므로 그 캐비티 부분에는 솔더 볼을 형성할 수 없는 단점이 있다. 이는 외부와 전기적으로 접속되는 단자수가 감소하는 단점을 갖는다.However, such a cavity-down type ball grid array package has the disadvantage that the solder ball can not be formed in the cavity because the solder ball is formed on one side of the printed circuit board which is the same as the surface on which the cavity is formed. This has the disadvantage that the number of terminals electrically connected to the outside decreases.
따라서 본 발명의 목적은 캐비티 다운 타입의 메탈 볼 그리드 어레이 패키지 가 갖고 있는 외부 연결 단자수가 감소하는 단점들을 극복하기 위한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지를 제공하는데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a cavity-up type metal ball grid array package for overcoming the disadvantages of a reduced number of external connection terminals of a cavity-down type metal ball grid array package.
제1도는 종래 기술에 의한 캐비티 다운 타입의 메탈 볼 그리드 어레이 패키지 를 나타내는 부분 절개 사시도.FIG. 1 is a partial cutaway perspective view showing a cavity-down type metal ball grid array package according to the prior art; FIG.
제2도는 제1도의 '2 - 2'선을 따른 단면도.FIG. 2 is a cross-sectional view taken along line 2-2 of FIG.
제3도는 본 발명에 의한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지를 형성하기 위한 금속회로기판을 나타내는 사시도.FIG. 3 is a perspective view showing a metal circuit board for forming a cavity-up type metal ball grid array package according to the present invention; FIG.
제4도는 제3도의 '3 - 3'선을 따른 단면도.4 is a sectional view taken along line 3--3 of FIG. 3;
제5도는 제4도의 '5'부분을 확대한 부분 확대 단면도.FIG. 5 is a partially enlarged cross-sectional view of the '5' portion of FIG. 4; FIG.
제6도는 본 발명에 의한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지 모양을 나타내는 단면도.FIG. 6 is a cross-sectional view showing the shape of a cavity-up type metal ball grid array package according to the present invention; FIG.
제7도는 본 발명에 의한 다른 예로 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지의 회로패턴이 두 개의 층으로 형성된 모양을 나타내는 단면도FIG. 7 is a cross-sectional view showing another embodiment of the present invention in which the circuit pattern of the cavity-up type metal ball grid array package is formed into two layers
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : 반도체 칩 12 : 본딩패드(bonding pad)10: semiconductor chip 12: bonding pad
20 : 접착제 30 : 와이어(wire)20: adhesive 30: wire
40, 140 : 솔더 볼(solder ball) 45, 142 : 볼 패드(ball pad)40, 140: solder ball 45, 142: ball pad
50 : 인쇄회로기판(printed circuit board)50: printed circuit board
52, 120, 125 : 회로패턴(circuit pattern)52, 120, 125: Circuit pattern
54, 110, 130, 135 : 절연막 60 : 성형수지54, 110, 130, 135: insulating film 60: molding resin
65 : 금속 리드(metal lid) 100 : 금속회로기판(metal circuit board)65: metal lid 100: metal circuit board
150 : 금속 폴(metal pole) 160 : 에폭시 수지(epoxy resin)150: metal pole 160: epoxy resin,
170 : 범프(bump) 180 : 캐비티(cavity)170: bump 180: cavity
상기 목적을 달성하기 위하여 복수 개의 본딩패드들이 형성되어 있는 반도체 칩, 반도체 칩이 안착되는 캐비티가 형성된 일측면과, 캐비티 부분을 제외한 일측면의 소정의 영역에서 상기 일측면에 대응되는 타측면으로 관통되는 관통홀들이 형성된 금속회로기판, 일측면과 타측면 위체 형성된 절연막들, 관통홀의 내측 벽면에 형성된 절연수지, 절연막들 각각의 상면에 형성된 회로패턴, 절연수지로 둘러싸여 관통홀 내에 형성되고 일측면과 타측면에 형성된 회로패턴을 전기적으로 연결하는 금속 폴, 타측면의 회로패턴에 소정의 간격으로 형성된 볼 패드와 볼 패드 하면에 형성된 솔더 볼, 반도체 칩을 캐비티에 접착 고정하는 접착수단, 본딩패드와 일측면 회로패턴 소정의 영역을 전기적으로 연결하는 전기적 연결수단, 반도체 칩 전기적 연결부분을 보호하기 위한 보호수단, 을 포함하며, 절연막이 솔더 레지스트로 형성되는 것을 특징으로 하는 메탈 볼 그리드 어레이 패키지를 제공한다.In order to achieve the above-mentioned object, a semiconductor chip having a plurality of bonding pads formed thereon, a side surface on which a cavity in which the semiconductor chip is mounted is formed, and a side surface corresponding to one side surface, A circuit pattern formed on an upper surface of each of the insulating films, an insulating resin formed on an inner wall surface of the through hole, and a through hole formed in the through hole and surrounded by the insulating resin, A ball pads formed at predetermined intervals in a circuit pattern on the other side, a solder ball formed on the bottom surface of the ball pad, a bonding means for bonding and fixing the semiconductor chip to the cavity, An electrical connecting means for electrically connecting a predetermined area of one side circuit pattern, a semiconductor chip electrical connecting portion Wherein the insulating film is formed of a solder resist. The present invention also provides a metal ball grid array package comprising:
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제3도는 본 발명에 의한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지를 형성하기 위한 금속회로기판을 나타내는 사시도이다.FIG. 3 is a perspective view showing a metal circuit board for forming a cavity-up type metal ball grid array package according to the present invention.
제4도는 제3도의 '3-3'선을 따른 단면도이다.4 is a cross-sectional view along line 3-3 of FIG. 3;
제5도는 제4도의 '5'부분을 확대한 부분 확대 단면도이다.FIG. 5 is a partially enlarged cross-sectional view of the '5' portion of FIG. 4 enlarged.
제6도는 본 발명에 의한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지 모양을 나타내는 단면도이다.FIG. 6 is a cross-sectional view illustrating a cavity-up type metal ball grid array package according to the present invention.
제7도는 본 발명에 의한 다른 예로 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지의 회로패턴이 두 개의 층으로 형성된 모양을 나타내는 단면도이다.FIG. 7 is a cross-sectional view showing a circuit pattern of a cavity-up type metal ball grid array package formed in two layers according to another embodiment of the present invention.
먼저, 제3도는 반도체 칩(제6도의 10)이 접착될 캐비티(180)가 형성되어 있는 금속회로기판(100)을 나타내고 있다.3 shows a metal circuit board 100 on which a cavity 180 to be bonded with a semiconductor chip (10 of FIG. 6) is formed.
그리고, 제4도와 제5도는 캐비티(180)가 금속회로기판(100) 일측면에 반도체 칩이 접착고정할 수 있도록 소정의 깊이로 형성되어 있고, 그 캐비티(180)를 제외한 금속회로기판(100) 일측면과 타측면에 전기 절연막(110)이 형성되어 있고, 관통홀들(도면 번호 기입안됨)이 캐비티(180)를 제외한 금속회로기판(100) 소정의 영역에 형성되어있고, 플라스틱 계열의 에폭시 수지(epoxy resin)(160)와 같은 절연수지가 그 관통홀들 내측 벽면에 형성되어 있으며, 그 에폭시 수지(160)에 둘러싸여 금속 폴(150)이 형성되어 있는 모양을 나타내고 있다. 그리고, 절연막(110)의 일측면과 타측면에는 금속의 회로패턴(120)이 형성되어 있고, 특히 캐비티(180)가 형성되어 있지 않은 타측면에 형성된 회로패턴(도시 안됨)에는 볼 패드(142)가 형성 되어 있으며, 금속회로기판(100)을 관통하고 있는 금속 폴(150)이 상부의 회로패턴(120)과 볼 패드(142)를 전기적으로 연결하고 있다. 또한, 회로패턴(120)을 외부 환경으로부터 보호하기 위하여 솔더 레지스트(solder resist)와 같은 절연막이 회로패턴 상부에 형성되어 있다.4 and 5 illustrate that the cavity 180 is formed at a predetermined depth so that the semiconductor chip can be adhered and fixed to one side of the metal circuit board 100 and the metal circuit board 100 (Not numbered) are formed in a predetermined region of the metal circuit board 100 except for the cavity 180, and the plastic insulating layer 110 is formed on one side surface and the other side surface An insulating resin such as an epoxy resin 160 is formed on the inner wall surface of the through holes and a metal pole 150 is formed surrounded by the epoxy resin 160. [ A metal circuit pattern 120 is formed on one side surface and the other side surface of the insulating film 110. In particular, a circuit pattern (not shown) formed on the other side where the cavity 180 is not formed is provided with a ball pad 142 And a metal pole 150 passing through the metal circuit board 100 electrically connects the upper circuit pattern 120 and the ball pad 142 to each other. In order to protect the circuit pattern 120 from the external environment, an insulating film such as a solder resist is formed on the circuit pattern.
금속회로기판은 열 전도성이 우수한 알루미늄 또는 알루비늄 합금으로 제작 할 수 있으며, 알루미늄 또는 알루미늄 합금은 전기 전도성을 갖고 있으므로 회로 패턴을 형성하기 전에 금속회로기판 윗면과 아랫면에 비전도성 솔더 레지스트와 같은 전기 절연막을 도포한다.The metal circuit board can be made of aluminum or an aluminum alloy having excellent thermal conductivity. Since aluminum or aluminum alloy has electric conductivity, it is preferable to form an electric circuit such as a nonconductive solder resist on the upper surface and the lower surface of the metal circuit board before forming a circuit pattern. The insulating film is applied.
그리고, 금속회로기판에 관통홀(through hole)을 형성하는 방법으로 레이저 드릴링(laser drilling) 등의 방떱을 적용하여 관통홀을 형성할 수 있다. 또한, 상기 관통홀에 전기 절연성이 좋은 애폭시 수지를 채우고 금속 폴을 형성하며, 그 금속 폴은 관통홀보다 작아야 한다. 즉, 금속회로기판과 금속 폴과의 전기적 절연을 하기 위하여 금속 폴과 관통홀 사이에 에폭시 수지를 형성하는 것이다.In addition, through holes can be formed by applying laser drilling or the like as a method of forming a through hole in a metal circuit board. Further, the through hole is filled with an epoxy resin having good electrical insulation to form a metal pole, and the metal pole must be smaller than the through hole. That is, an epoxy resin is formed between the metal pole and the through hole to electrically insulate the metal circuit board from the metal pole.
금속 폴은 전기적 전도성이 우수한 알루미늄 등을 사용하여 형성한다. 또한, 구리 박막을 절연막에 형성시키고, 통상적으로 사용되고 있는 사진 공정 및 식각공정을 적용하여 회로패턴을 형성할 수 있다.The metal pole is formed using aluminum or the like having excellent electrical conductivity. In addition, a circuit pattern can be formed by forming a copper thin film on an insulating film and applying a commonly used photolithography and etching process.
제6도는 제4도와 5도에서 전술한 금속회로기판(100)의 캐비티(180)에 접착제(20)로 반도체 칩(10)을 접착고정하고, 와이어(30)가 그 반도체 칩(10) 상면에 형성된 본딩패드들(12)과 회로패턴(120)을 전기적으로 연결하고 있으며, 금속 리드(metal lid)(60)가 반도체 칩 및 전기적 연결부위를 에워싸 보호하고 있는 모양을 나타내고 있다.6 shows a state in which the semiconductor chip 10 is adhered and fixed to the cavity 180 of the metal circuit board 100 described above in FIGS. 4 and 5 with the adhesive 20 and the wire 30 is bonded to the upper surface And the metal lid 60 surrounds the semiconductor chip and the electrical connection portion to protect the semiconductor chip and the circuit pattern 120. As shown in FIG.
전기적 연결 부위를 외부환경으로부더 보호하기 위한 수단으로 금속 리드 및 에폭시 성형수지가 사용될 수 있다. 그러나, 금속 리드는 반도체 칩에서 발생하는 열을 효과적으로 방출할 수 있는 특징을 갖고 있음으로 본 발명에서는 금속 리드를 사용하는 것이 유리하다. 또한, 솔더 볼은 금속회로기판의 하면에 형성되는 회로 패턴 및 볼 패드에 따라서 설계자가 원하는 수만큼 형성할 수 있다.Metal lid and epoxy molding resin may be used as means for protecting the electrical connection part from external environment. However, since the metal lead has a characteristic of effectively releasing heat generated from the semiconductor chip, it is advantageous to use a metal lead in the present invention. In addition, the solder balls can be formed as many as desired by the designer along with circuit patterns and ball pads formed on the lower surface of the metal circuit board.
제7도는 회로패턴 실장 밀도를 높이기 위한 방법으로 본 발명자가 제안한 다른 예를 나타내는 부분 단면도이다.7 is a partial cross-sectional view showing another example proposed by the present inventors as a method for increasing the circuit pattern mounting density.
먼저, 제5도에서 전술한 바와 동일한 금속회로기판(100)이 있고, 그 금속회로기판(100) 상면에 적층되어 있는 솔더 레지스트(130)의 일부분이 제거되어 회로패턴(120)을 노출시키고, 그 노출된 회로기판(120)에 범프(170)를 형성한 다음 그 솔더 레지스트(130) 상면에 제2회로패턴(125)을 형성하여 범프(170)가 회로패턴층 (120, 125) 사이를 전기적으로 연결하는 역할을 하도록 하며, 다시 최상층의 회로 패턴(125)에 솔더 레지스트(135)가 도포되어 다층의 회로패턴을 갖고 있는 구조를 나타내고 있다.5, a portion of the solder resist 130 laminated on the upper surface of the metal circuit board 100 is removed to expose the circuit pattern 120, A bump 170 is formed on the exposed circuit board 120 and then a second circuit pattern 125 is formed on the upper surface of the solder resist 130 to form bumps 170 between the circuit pattern layers 120 and 125 And the solder resist 135 is applied to the circuit pattern 125 on the uppermost layer to have a multilayer circuit pattern.
범프는 일반적인 반도체 제조 공정에서 이동되고 있는 방법을 이용하여 금 또는 알루미늄 등의 재질로 일정한 높이의 범프를 형성한다. 솔더 레지스트는 비전도성의 열전달 효과가 우수한 것을 이용하며, 솔더 레지스트를 여러층 도포 하여도 열방출에 지장이 없도록 할 수 있다.The bumps form a bump having a constant height using a material such as gold or aluminum using a method that is being moved in a general semiconductor manufacturing process. The solder resist is excellent in non-conductive heat transfer effect and can be applied to various layers of the solder resist to prevent heat emission.
이와 같이 회로패턴이 적층된 구조를 형성하면 회로패턴 실장밀도를 증가시킬 수 있고, 따라서 다기능의 반도체 칩을 실장할 수 있다.By forming the structure in which the circuit patterns are laminated in this manner, the circuit pattern mounting density can be increased, and therefore, a multifunctional semiconductor chip can be mounted.
본 발명에 의한 캐비티 업 타입의 메탈 볼 그리드 어레이 패키지는 종래 기술에 의한 캐비티 다운 타입의 메탈 볼 그리드 어레이 패키지 보다 솔더 볼을 장착 할 수 있는 면을 넓게 확보할 수 있고, 고열이 발생하는 칩이 상부면에 위치하여 칩을 포함한 전기적 연결 부위를 금속 리드로 봉지함으로써 열 방출 특성이 개선되는 이점(利點)이 있다.The cavity-up type metal ball grid array package according to the present invention can secure a larger surface on which the solder ball can be mounted than the cavity-down type metal ball grid array package according to the related art, And there is an advantage that the heat radiation characteristic is improved by sealing the electrical connection portion including the chip with the metal lead.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044160A KR100216063B1 (en) | 1996-10-05 | 1996-10-05 | Metal ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044160A KR100216063B1 (en) | 1996-10-05 | 1996-10-05 | Metal ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025868A KR19980025868A (en) | 1998-07-15 |
| KR100216063B1 true KR100216063B1 (en) | 1999-08-16 |
Family
ID=19476358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044160A KR100216063B1 (en) | 1996-10-05 | 1996-10-05 | Metal ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216063B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691242B1 (en) * | 2001-02-02 | 2007-03-12 | 삼성전자주식회사 | Method for aligning conductive ball using electromagnet |
| CN117038683B (en) * | 2023-07-07 | 2024-10-15 | 信扬科技(佛山)有限公司 | Optical-electromechanical module, semiconductor package assembly and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
| US5508556A (en) * | 1994-09-02 | 1996-04-16 | Motorola, Inc. | Leaded semiconductor device having accessible power supply pad terminals |
-
1996
- 1996-10-05 KR KR1019960044160A patent/KR100216063B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
| US5508556A (en) * | 1994-09-02 | 1996-04-16 | Motorola, Inc. | Leaded semiconductor device having accessible power supply pad terminals |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025868A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835355A (en) | Tape ball grid array package with perforated metal stiffener | |
| KR100698526B1 (en) | Substrate having heat spreading layer and semiconductor package using the same | |
| US6359341B1 (en) | Ball grid array integrated circuit package structure | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| US6218731B1 (en) | Tiny ball grid array package | |
| JP3546131B2 (en) | Semiconductor chip package | |
| US5969426A (en) | Substrateless resin encapsulated semiconductor device | |
| JP3123638B2 (en) | Semiconductor device | |
| US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
| KR100546374B1 (en) | Multi chip package having center pads and method for manufacturing the same | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| KR100694739B1 (en) | Ball grid array package with multiple power/ground planes | |
| US6664617B2 (en) | Semiconductor package | |
| US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5910682A (en) | Semiconductor chip stack package | |
| US7098533B2 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| KR100768998B1 (en) | Chip Assembly Module of Bump Connection Type Using a Multi-layer Printed Circuit Substrate | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| KR100216063B1 (en) | Metal ball grid array package | |
| JPH09326450A (en) | Semiconductor device and its manufacture | |
| JP3450477B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |