KR0138596B1 - 소용량 전전자 교환기의 중계선 정합장치 - Google Patents

소용량 전전자 교환기의 중계선 정합장치

Info

Publication number
KR0138596B1
KR0138596B1 KR1019940038663A KR19940038663A KR0138596B1 KR 0138596 B1 KR0138596 B1 KR 0138596B1 KR 1019940038663 A KR1019940038663 A KR 1019940038663A KR 19940038663 A KR19940038663 A KR 19940038663A KR 0138596 B1 KR0138596 B1 KR 0138596B1
Authority
KR
South Korea
Prior art keywords
data
clock
output
relay line
voice
Prior art date
Application number
KR1019940038663A
Other languages
English (en)
Other versions
KR960028050A (ko
Inventor
강영호
Original Assignee
박성규
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신주식회사 filed Critical 박성규
Priority to KR1019940038663A priority Critical patent/KR0138596B1/ko
Publication of KR960028050A publication Critical patent/KR960028050A/ko
Application granted granted Critical
Publication of KR0138596B1 publication Critical patent/KR0138596B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/30—PCM

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Telephonic Communication Services (AREA)

Abstract

본 발명은 소용량 전전자 교환기에 있어서, 집선기능 및 중계선 정합기능을 수행하는 집선 장치를 포함하는 중계선 정합장치에 관한 것으로, 타임 스위치로부터 수신한 클럭을 이용하여 내부 클럭을 발생하고 분배하는 클럭 발생부(200), 상기 클럭 발생부(200)로부터 출력되는 클럭에 따라 타임 스위치와 음성 가입자단으로부터 입력되는 음성 채널 데이타를 병렬 데이타로 다중화하는 다중화부(209), 상기 다중화부(209)로부터 출력되는 다중화된 음성 채널 데이타를 저장하는 음성 메모리(210), 상기 음성 메모리(210)에 저장된 음성 채널 데이타를 직렬 데이타로 역다중화하는 역다중화부(212), 상기 음성 메모리(210)에 저장된 음성 채널 데이타이타를 읽어내기 위한 제어 메모리(208), 상기 클럭 생성부(200)로부터 출력되는 클럭에 따라 상기 음성 메모리(210) 및 제어 메모리(208)의 어드레스를 만드는 어드레스 생성부(207), 중계선 제어 프로세서와 정합하여 중계선 제어 프로세서로부터 입력되는 어드레스 및 데이타를 상기 제어 메모리(208)로 출력하는 중계선 제어 프로세서 정합부(206), 상기 중계선 제어 프로세서 정합부(206)와 연결되어 중계선 제어를 위한 정합 메모리(205), 상기 역다중화부(212)로부터 출력되는 4개의 2048KBPS 중계선 음성 채널 데이타와 클럭 발생부(200)로부터 출력되는 4096KHz 클럭 및 8KHz 클럭을 수신하여 채널 스위칭하여 상기 다중화부(209)로 출력하는 내부 타임 스위치(201), 상기 내부 타임 스위치(201)와 클럭 발생부(200)로부터 출력되는 중계선 음성 채널 데이타, 국간 신호 데이타 및 동기신호를 T1/CEPT 형태로 포맷팅하고 라인 코딩하는 중계선 정합부(202), 상기 중계선 정합부(202)로부터 출력되는 데이타를 단극/양극 변환을 거쳐 T1/CEPT 방식의 PCM 중계선으로 출력하는 라인 정합부(203) 및 국간 신호 데이타, 경보신호 및 오류 데이타 처리와 각종 시험의 제어를 위한 중계선 장치 내부 제어 프로세서부(204)로 구성된다

Description

소용량 전전자 교환기의 중계선 정합장치
제1도는 종래의 중계선 정합장치의 구성도.
제2도는 본 발명에 의한 중계선 정합장치의 구성도.
제3도는 제2도의 클럭 발생부의 동작 상태도.
제4도는 제3도의 각 부분의 타이밍도.
제5도는 제2도의 어드레스 생성부의 세부 구성도.
제6도는 제2도의 제어 메모리부의 세부 구성도.
제7도는 제6도의 각 부분의 타이밍도.
제8도는 제2도의 중계선 제어 프로세서 정합부의 세부 구성도.
제9도는 제8도의 각 부분의 타이밍도.
제10도는 제2도의 다중화부의 세부 구성도.
제11도는 제10도의 각 부분의 타이밍도.
제12도는 제2도의 음성 메모리의 세부 구성도.
제13도는 제12도의 각 부분의 타이밍도.
제14도는 제2도의 역다중화부의 세부 구성도.
제15도는 제14도의 각 부분의 타이밍도.
*도면의 주요부분에 대한 부호의 설명
200:클럭 발생부201:내부 타임 스위치
202:중계선 정합부203:라인 정합부
204:중계선 장치 내부 제어 프로세서
205:정합 메모리206:중계선 제어 프로세서 정합부
207:어드레스 생성부208,500:제어 메모리
209:다중화부210,800:음성 메모리
211:래치회로212:역다중화부
400,401:분주회로402:디코더부
501,602,801:래치부600:어드레스 및 데이타 수신부
601:제어신호 수신부700,701,702:라인 리시버
703:다중화회로900:역다중화 회로
901,902,903:라인 드라이버
본 발명은 소용량 전전자 교환기에 있어서, 접선기능 및 중계선 정합기능을 수행하는 집선 장치를 포함하는 중계선 정합장치에 관한 것이다.
종래의 전전자 교환기의 중계선 정합장치는 제1도에 도시한 바와 같이 클럭 생성 및 타임 스위치 정합부(100), 내부 타임 스위치(101), 중계선 정합부(102), 라인 정합부(103), 중계선 제어 프로세서 정합부(104), 정합 메모리(105) 및 중계선 장치 내부 제어 프로세서부(106)로 구성된다.
클럭 생성 및 타임 스위치 정합부(100)에서는 타임 스위치에서 4개의 2048kbps 서브 하이웨이 데이타와 4096KHz 클럭을 수신하여 발생하여 내부 타임 스위치(101)로 출력한다.
내부 타임 스위치(101)로 입력된 서브 하이웨이 데이타는 채널 스위칭되어 중계선 정합부(102)로 입력된다.
중계선 정합부(102)는 서브 하이웨이 데이타, 국간 신호 데이타, 동기신호를 T1/CEPT 형태로 포맷팅시키고 라인 코딩하여 라인 정합부(103)로 출력한다. 라인 정합부(103)에서는 중계선 정합부(102)로부터 출력되는 신호를 단극/양극 변환시켜 T1/CEPT 방식의 PCM 중계선으로 출력한다.
반대로 T1/CEPT 중계선으로부터 입력된 데이타는 위의 과정의 역순으로 처리되고, 중계선 정합부(102)에서 각종 경보신호 및 오류검출, 국간 신호 데이타가 추출처리되는 과정이 추가된다.
또한 T1/CEPT 중계선으로부터 입력된 데이타로부터 추출한 대국의 클럭을 망동기 장치로 출력하는 기능도 포함된다.
국간신호 데이타 처리, 경보신호 및 오류이타 처리와 각종 시험의 제어를 위해 중계선 장치 내부 제어 프로세서부(106), 중계선 제어 프로세서 정합부(104)로 구성된 회로가 추가되며, FW 프로그램에 의해 처리된다.
그러나 소용량 전전자 교환기에 있어서, 가입자 집선 기능은 타임 스위치 장치에서 구현되나 타임 스위치 장치의 구현시 전전자 교환기에서 차지하는 비중이 커지는 단점이 있다.
상기 단점을 개선하기 위해 본 발명은 소용량 전전자 교환기에서 타임 스위치가 차지하는 비중을 줄이는 대신 가입자 집선기능을 중계선 정합장치에 구현하므로서 시스팀 구성시 최적의 효과를 얻도록 하는 소용량 전전자 교환기의 중계선 정합장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 타임 스위치로부터 수신한 클럭을 이용하여 내부 클럭을 발생하고 분배하는 클럭 발생부, 상기 클럭 발생부로부터 출력되는 클럭에 따라 타임 스위치와 음성 가입자단으로부터 입력되는 음성 채널 데이타를 병렬 데이타로 다중화하는 다중화부, 상기 다중화부로부터 출력되는 다중화된 음성 채널 데이타를 저장하는 음성 메모리, 상기 음성 메모리에 저장된 음성 채널 데이타를 직렬 데이타로 역다중화하는 역다중화부, 상기 음성 메모리에 저장된 음성 채널 데이타이타를 읽어내기 위한 제어 메모리, 상기 클럭 생성부로부터 출력되는 클럭에 따라 상기 음성 메모리 및 제어 메모리의 어드레스를 만드는 어드레스 생성부, 중계선 제어 프로세서와 정합하여 중계선 제어 프로세서로부터 입력되는 어드레스 및 데이타를 상기 제어 메모리로 출력하는 중계선 제어 프로세서 정합부, 상기 중계선 제어 프로세서 정합부와 연결되어 중계선 제어를 위한 정합 메모리, 상기 역다중화부로부터 출력되는 4개의 2048KBPS 중계선 음성 채널 데이타와 클럭 발생부로부터 출력되는 4096KHz 클럭 및 8KHz 클럭을 수신하여 채널 스위칭하여 상기 다중화부로 출력하는 내부 타임 스위치, 상기 내부 타임 스위치와 클럭 발생부로부터 출력되는 중계선 음성 채널 데이타, 국간 신호 데이타 및 동기신호를 T1/CEPT 형태로 포맷팅하고 라인 코딩하는 중계선 정합부, 상기 중계선 정합부로부터 출력되는 데이타를 단극/양극 변환을 거쳐 T1/CEPT 방식의 PCM 중계선으로 출력하는 라인 정합부 및 국간 신호 데이타, 경보신호 및 오류 데이타 처리와 각종 시험의 제어를 위한 중계선 장치 내부 제어 프로세서부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치를 제공한다.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
본 발명에 의한 소용량 전전자 교환기의 중계선 정합장치는 제2도에 도시한 바와 같이 클럭 발생부(200), 다중화부(209), 음성 메모리(210), 역다중화부(212), 제어 메모리(208), 어드레스 생성부(207), 중계선 제어 프로세서 정합부(206), 정합 메모리(205), 내부 타임 스위치(201), 중계선 정합부(202), 라인 정합부(203), 중계선 장치 내부 제어 프로세서(204) 및 래치회로(211)로 구성되어 중계선 정합 기능과 가입자 음성 채널의 집선 기능을 수행한다.
클럭 발생부(200)는 타임 스위치로부터 수신한 클럭을 이용하여 내부 클럭, 즉 8192KHz 클럭, 8KHz 클럭, 4096KHz 클럭 및 2048KHz 클럭을 발생하고 분배한다.
다중화부(209)는 클럭 발생부(200)로부터 출력되는 클럭에 따라 타임 스위치의 음성 가입자단으로부터 입력되는 2048kbps의 음성 채널 데이타를 8192kbp의 병렬 데이타로 다중화한다.
음성 메모리(210)는 다중화부(209)로부터 출력되는 다중화된 음성 채널 데이타를 저장한다.
역다중화부(212)는 음성 메모리(210)에 저장된 8192kbp의 음성 채널 데이타를 2048kbps의 직렬 데이타로 역다중화한다.
제어 메모리(208)는 음성 메모리(210)에 저장된 음성 채널 데이타를 읽어내기 위한 제어 기능을 수행한다.
어드레스 생성부(207)는 클럭 발생부(200)로부터 출력되는 클럭에 따라 음성 메모리(210) 및 제어 메모리(209)의 어드레스를 만든다.
중계선 제어 프로세서 정합부(206)는 중계선 제어 프로세서와 정합하여 중계선 제어 프로세서ㄹ부터 입력되는 어드레스 및 데이타를 제어 메모리(208)로 출력한다.
정합 메모리(205)는 중계선 제어 프로세서 정합부(206)와 연결되어 중계선 제어를 위한 기능을 수행한다.
내부 타임 스위치(201)는 역다중화부(212)로부터 출력되는 4개의 2048kbps 중계선 음성 채널 데이타와 클럭 발생부(200)로부터 출력되는 4096KHz 클럭 및 8KHz 클럭을 수신하여 채널 스위칭하여 다중화부(209)로 출력한다.
중계선 정합부(202)는 내부 타임 스위치(201)와 클럭 발생부(200)로부터 출력되는 중계선 음성 채널 데이타, 국간 신호 데이타 및 동기신호를 T1/CEPT 형태로 포맷팅하고 라인 코딩한다.
라인 정합부(203)는 중계선 정합부(202)로부터 출력되는 데이타를 단극/양극 변환을 거쳐 T1/CEPT 방식의 PCM 중계선으로 출력한다.
중계선 장치 내부 제어 프로세서부(204)는 국간 신호 데이타 경보신호 및 오류 데이타 처리와 각종 시험의 제어를 위한 기능을 수행한다.
래치회로(211)는 어드레스 생성부(207)에서 출력되는 어드레스에 따라 제어 메모리(208)와 음성 메모리(210)에서 순차적으로 읽혀진 데이타를 8192KHz로 래치하여 역다중화부(212)로 출력한다.
이와 같이 구성되는 중계선 정합장치의 동작을 설명한다.
가입자 음성 채널 집선기능은 타임 슬롯 교환기능으로 이를 설명하면 다음과 같다.
다중화부(209)에서 32개 타임 슬롯으로 이루어진 16개 가입자 서브 하이웨이 데이타로부터 2048kbps 직렬 가입자 채널 데이타를 수신하여 8192kbps 병렬 가입자 채널 데이타로 다중화하고, 다중화된 가입자 채널 데이타는 음성 메모리(210)에 어드레스 생성부(207)에서 생성한 음성 메모리 쓰기 번지에 의해 순차적으로 쓰여진다.
제어 메모리(208)는 중계선 제어 프로세서 정합부(206)로부터 수신한 타임 슬롯 교환 정보가 쓰여지고 어드레스 생성부(207)에서 수신한 제어 메모리 읽기 번지에 따라 타임 슬롯 교환 정보가 순차적으로 읽혀져 음성 메모리(210)로 송신된다.
음성 메모리(210)에 일시 저장된 음성 채널 데이타는 제어 메모리(208)에서 수신한 타임 슬롯 교환 정보에 의해 읽기가 수행되어 래치 회로(211)를 거쳐 역다중화부(212)로 출력되어 역다중화되어 타임 스위치, 음성 가입자 및 중계선 정합부로 출력된다.
다음으로 중계선 정합기능을 설명하면 다음과 같다.
역다중화부(212)로부터 입력되는 32개의 타임 슬롯으로 이루어진 4개의 서브 하이웨이 데이타가 내부 타임 스위치(201)에서 채널 스위칭되어 중계선 정합부(202)로 입력된다.
중계선 정합부(202)에서 서브 하이웨이 데이타, 국간 신호 데이타 및 동기신호는 T1/CEPT 포맷으로 포맷팅되고 HDB3 라인 코딩되어 라인 정합부(203)에서 단극/양극 변환되어 T1/CEPT 방식의 PCM 중계선으로 출력된다.
반대로 PCM 중계선으로부터 입력된 T1/CEPT 포맷 데이타는 위의 과정의 역순으로 동작되고, 각종 경보신호 및 오류 검출, 국간 신호 데이타의 추출기능이 포함된다.
국간 신호 데이타, 경보신호, 오류 데이타 처리와 각종 시험제어를 위해 중계선 장치 내부 제어 프로세서부(204)가 동작하며, F/W 프로그램에 의해 처리된다.
또한 소용량 전전자 교환기의 동기를 위하여 라인 정합부(203)에서 추출한 대국의 클럭을 망동기 장치로 출력하여 준다.
클럭 발생부(200)는 제3도에 도시한 바와 같이 타임 스위치 장치로부터 RS422 인터페이스 방식의 디퍼런셜 신호인 8KHz(+) 클럭과 8KHz(-) 클럭 및 8192KHz(+) 클럭과 8192KHz(-) 클럭을 수신하여 TTL 레벨 신호로 변환하여 8192KHz 클럭, 8KHz 클럭, 4096KHz 클럭, 2048KHz 클럭을 생성하고, 어드레스 생성부(207), 다중화부(209), 역다중화부(212), 음성 메모리(210), 제어 메모리(208)로 8192KHz 클럭과 8KHz 클럭을 전달하고, 내부 타임 스위치(201), 중계선 정합부(202), 라인 정합부(203)으로 필요한 4096KHz 클럭, 2048KHz 및 8KHz 클럭을 만들어 보낸다.
클럭 발생부(200)에서 발생한 8192KHz 클럭, 8KHz 클럭, 4096KHz 클럭, 2048KHz 클럭은 제4도에 도시한 바와 같다.
어드레스 생성부(207)는 제5도에 도시한 바와 같이 클럭 발생부(200)로부터 출력되는 8148KHz 클럭과 8KHz을 입력으로 분주하여 음성 메모리(210)에서 사용하는 10비트 어드레스를 발생하는 분주회로(400), 클럭 발생부(200)로부터 출력되는 8148KHz 클럭과 8KHz을 입력으로 분주하여 제어 메모리(208)에서 사용하는 10비트 어드레스를 발생하는 분주회로(401) 및 분주회로(401)로부터 출력되는 신호를 디코딩하여 프레임 동기 클럭을 만들어 클럭 발생부(200)로 출력하는 디코더부(402)로 구성된다.
클럭 발생부(200)로부터 출력되는 8192KHz 클럭과 8KHz 클럭은 계수기로 이루어진 분주회로(400)를 통해 음성 메모리(210)에서 데이타를 쓰기 위한 10비트 어드레스가 생성되고, 분주회로(401)를 통해 제어 메모리(208)의 제어 데이타를 읽어낼 10비트 어드레스가 생성되는데 이용된다.
이때 생성된 10비트 어드레스는 음성 메모리(210)와 제어 메모리(208)에 입력되어 사용된다.
분주회로(401)로부터 출력된 일부 어드레스 신호는 디코더(402)에서 조합되어 프레임 동기용 클럭을 만드는데 사용되며 만들어진 프레임 동기용 클럭은 클럭 발생부(200)로 전송된다.
제2도의 제어 메모리(208)의 동작을 제6도 및 제7도를 참조하여 설명한다.
제어 메모리(208,500)는 제6도에 도시한 바와 같이 제어 메모리(208,500)로부터 출력되는 데이타를 8192KHz 클럭에 따라 래치하고 음성 메모리(210)에서 사용하는 읽기 어드레스로 출력하는 래치부(501)를 포함하여 구성된다.
제어 메모리(208,500)는 중계선 제어 프로세서 정합부(206)를 통해 제어 메모리(500)에 쓸 10비트 어드레스 신호와 16비트 데이타 신호를 수신하여 제어 메모리(500)의 왼쪽 포트의 해당 어드레스에 제어 데이타를 임의로 쓰고, 어드레스 생성부(207)로부터 출력되는 10비트 어드레스를 수신하여 오른쪽 포트를 통해 순차적으로 읽기 동작을 수행하여 제어 메모리 데이타 10비트를 음성 메모리(210)로 전달한다.
제7도의 메모리 읽기 및 쓰기 타이밍도에서 AD0-AD15는 중계선 제어 프로세서 정합부(206)로부터 수신된 16비트 병렬 어드레스 및 병렬 데이타이며, 이들 신호가 어드레스인지 데이타인지를 구별하기 위한 신호는 어드레스 인에이블 및 데이타 인에이블 신호로 중계선 제어 프로세서 정합부(206)에서 구별한다.
또한 제어 메모리(500)에 데이타를 쓰거나 읽을때는 중계선 제어 프로세서가 중계선 정합장치 회로팩을 선택하고 읽을 것인지 쓸 것인지를 선택해야 하는데, 회로팩은 집선 장치 프로세서 정합부로부터 회로팩 선택신호, 시스템 쓰기 신호를 수신하고 어드레스 생성부(207)에서 생성된 제어 메모리 인에이블 신호와 동기를 맞춰 제어 메모리(500)에 데이타를 쓴다.
제어 메모리(500)에 쓰여진 데이타는 어드레스 생성부(207)에서 생성된 어드레스 신호에 의해 122ns의 클럭 주기로 순차적으로 읽혀지며 8192KHz 클럭에 의해 래치부(501)에 래치되어 음성 메모리(210)에서 읽기 어드레스로 사용되기 위해 음성 메모리(210)로 전달된다.
중계선 제어 프로세서 정합부(206)는 제8도에 도시한 바와 같이 중계선 제어 프로세서로부터 입력되는 어드레스 신호 및 데이타를 수신하는 어드레스 및 데이타 수신부(600), 어드레스 생성부(207)로부터 출력되는 래치 인에이블 클럭 신호에 동기를 맞춰 어드레스 및 데이타 수신부(600)로부터 출력되는 어드레스 및 데이타를 래치하여 제어 메모리(208)로 출력하는 래치부(602) 및 중계선 프로세서로부터 입력되는 제어신호를 수신하여 어드레스 생성부(207)로 전송하는 제어 신호 수신부(601)로 구성된다.
어드레스 및 데이타 수신부(600)는 중계선 제어 프로세서로부터 어드레스 신호 및 데이타(AD0-AD15)를 수신하고, 제어 신호 수신부(601)는 중계선 제어 프로세서로부터 중계선 정합장치 회로팩 선택신호, 읽기신호, 쓰기신호, 시스템 클럭, 어드레스 및 데이타를 구별하는 어드레스 인에이블, 데이타 인에이블 신호 등 각종 제어신호를 수신하여 어드레스 생성부(207)로 전송한다.
래치브(602)는 어드레스 생성부(207)로부터 입력된 래치 인에이블 클럭 신호에 동기를 맞춰 래치한 다음 16비트의 병렬 데이타 및 10비트의 어드레스 신호가 제어 메모리(208)에 쓰여지도록 송신한다.
제9도의 타이밍도에서 보는 바와 같이 시스템 클럭신호는 중계선 제어 프로세서에서 중계선 정합장치로 보내는 시스템 클럭이며, AD0-AD15는 중계선 제어 프로세서로부터 수신된 어드레스 및 데이타이다.
회로팩 선택신호는 중계선 제어 프로세서에서 임의의 중계선 정합장치 회로팩을 선택하기 위하여 출력하는 신호이며, 이 선택신호가 논리 레벨 로우(LOW)로 되면 중계선 정합장치는 어드레스가 실려 있음을 알리는 신호인 어드레스 인에이블 신호가 인에이블된 후 T1 시점의 하강 에지에서 어드레스를 래치한다.
그리고 데이타가 실려 있음을 알리는 신호인 데이타 인에이블 신호가 인에이블되고 중계선 제어 프로세서가 중계선 정합장치의 상태를 읽고 있음을 알리는 신호인 시스템 읽기신호가 인에이블된 후 T2 시점의 하강에지에서 중계선 정합장치의 상태 데이타를 중계선 제어 프로세서로 보낸다.
반대로 데이타가 실려 있음을 알리는 신호인 데이타 인에이블 신호가 인에이블되고 중계선 제어 프로세서가 중계선 정합장치에 데이타를 쓰고 있음을 알리는 시스템 쓰기신호가 인에이블된 후 T2의 하강에지에서 중계선 정합장치는 제어 데이타를 쓴다.
다중화부(209)는 제10도에 도시한 바와 같이 음성 가입자단으로부터 16개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 라인 리시버(700), 타임 스위치로부터 8개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 라인 리시버(701), 내부 타임 스위치(201)로부터 4개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 라인 리시버(702) 및 클럭 발생부(200)로부터 출력되는 클럭신호와 프레임 동기신호에 따라 라인 리시버(700,701,702)로부터 출력되는 데이타를 8192kbps인 8비트 병렬 데이타로 변환하는 다중화회로(703)로 구성된다.
여기서, 다중화회로(703)는 여분의 4서브 하이웨이의 입력 포트를 더 포함한다.
이와 같이 구성되는 다중화부(209)의 동작을 제11도를 참조하여 설명한다.
음성 가입자단으로부터 16개의 서브 하이웨이, 타임 스위치 장치로부터 8개의 서브 하이웨이 및 중계선으로부터 4개의 서브 하이웨이인 총 28개의 서브 하이웨이로부터 입력되는 2048kbps 직렬 8비트 데이타(1채널, 64kbps)를 TTL 라인 리시버(700,701,702)에서 수신하고, 클럭 발생부(200)로부터 8KHz 동기용 클럭과 8192KHz 클럭을 다중화회로(703)에서 수신한다.
라인 리시버(700,701,702)에서 수신한 28개의 서브 하이웨이 포트의 직렬 데이타는 다중화부(703)에서 클럭신호와 프레임 펄스신호에 동기를 맞춰 8192kbps의 8비트 병렬 데이타로 변환되어 내부 래치 클럭이 인에이블되었을때 래치된 다음 포트 내부 출력 인에이블 신호가 액티브 되었을때 음성 메모리(210)로 송신된다.
여기서, 다중화회로(703) 내부의 래치 클럭 신호는 모든 서브 하이웨이에 대해서 각 채널마다 인에이블된다.
음성 메모리(210)는 제12도에 도시한 바와 같이 음성 메모리(210,800)로부터 출력되는 데이타를 래치하고 어드레스 생성부(207)에서 출력되는 8192KHz 클럭에 동기를 맞춰 역다중화 부(212)로 전송하는 래치부(801)를 포함하여 구성된다.
음성 메모리(800)는 어드레스 생성부(207)에서 분주회로를 통해 생성된 순차적인 10비트 어드레스를 수신하고 다중화부(209)에서 8192kbps 속도로 8비트의 병렬 데이타로 다중화된 가입자 음성 채널 데이타를 수신하여 음성 메모리(800)의 왼쪽 포트의 해당 어드레스에 순차적으로 기록한다.
또한 제어 메모리(208)에서 수신한 제어 메모리 데이타값에 해당하는 어드레스를 억세스하여 8비트의 가입자 전화 채널 데이타를 읽어서 래치부(801)에 저장한다.
래치부(801)에 저장된 8비트의 음성 데이타는 어드레스 생성부(207)에서 수신한 8192KHz 클럭에 동기를 맞춰 역다중화부(212)로 전송된다.
음성 메모리(800)는 제13도의 읽기 쓰기 동작 타이밍도에서 보는 바와 같이 메모리 엑세스 타임 마진을 위해 한 프레임 동안은 0-1023번지를 쓰며 동시에 1024-2047번지에서는 그전 프레임 데이타를 읽어내므로 메모리 충돌 현상을 방지한다.
역다중화부(212)는 제14도에 도시한 바와 같이 음성 메모리(210)로부터 출력되는 8192kbps의 8비트 병렬 데이타를 클럭 발생부(200)로부터 출력되는 8KHz 클럭과 8192KHz 클럭에 따라 2048kbps 직렬 8비트 데이타로 역다중화하는 역다중화 회로(900), 역다중화 회로(900)의 출력 포트중 16개의 출력포트로부터 출력되는 데이타를 16개의 서브 하이웨이를 통해 음성 가입자로 출력하는 라인 드라이버(901), 역다중화 회로(900)의 출력 포트중 8개의 출력포트로부터 출력되는 데이타를 8개의 서브 하이웨이를 통해 타임 스위치로 출력하는 라인 드라이버(902) 및 역다중화 회로(900)의 출력 포트중 4개의 출력포트로부터 출력되는 데이타를 4개의 서브 하이웨이를 통해 중계선 정합부로 출력하는 라인 드라이버(903)로 구성된다.
역다중화 회로(900)에서는 제15도에 도시한 바와 같이 음성 메모리(210)의 래치를 통해 8192kbps 8비트 병렬 데이타를 수신하고 클럭 발생부(200)로부터 8KHz 클럭과 8192KHz 클럭을 수신한다.
음성 메모리(210)의 래치부에서 출력된 8비트 병렬 데이타는 내부 래치 클럭이 인에이블 되었을때 각 출력 서브 하이웨이 포트로 래치된 다음 8KHz 동기용 클럭과 8192KHz 클럭에 동기를 맞춰 2048kbps의 직렬 8비트 데이타로 역다중화된다. 또한 병렬 로드신호가 인에이블 되었을때 역다중화 회로(900)의 32개의 각각의 출력포트의 라인 드라이버(901,902,903)를 통해 출력된다.
이 32개의 출력포트는 가입자단으로 출력되는 16개의 서브 하이웨이, 타임 스위치단으로 출력되는 8개의 서브 하이웨이 및 중계선 정합부로 출력되는 4개의 서브 하이웨이로 배정된다.
이상에서 설명한 바와 같이 기존의 120채널 용량의 중계선 정합장치에 집선 기능을 추가하여 시스템 구성시 최적의 효과를 얻을 수 있다.

Claims (12)

  1. 타임 스위치로부터 수신한 클럭을 이용하여 내부 클럭을 발생하고 분배하는 클럭 발생부(200); 상기 클럭 발생부(200)로부터 출력되는 클럭에 따라 타임 스위치와 음성 가입자단으로부터 입력되는 음성 채널 데이타를 병렬 데이타로 다중화하는 다중화부(209); 상기 다중화부(209)로부터 출력되는 다중화된 음성 채널 데이타를 저장하는 음성 메모리(210); 상기 음성 메모리(210)에 저장된 음성 채널 데이타를 직렬 데이타로 역다중화하는 역다중화부(212); 상기 음성 메모리에 저장된 음성 채널 데이타이타를 읽어내기 위한 제어 메모리(208); 상기 클럭 생성부(200)로부터 출력되는 클럭에 따라 상기 음성 메모리(210) 및 제어 메모리(208)의 어드레스를 만드는 어드레스 생성부(207); 중계선 제어 프로세서와 정합하여 중계선 제어 프로세서로부터 입력되는 어드레스 및 데이타를 상기 제어 메모리(208)로 출력하는 중계선 제어 프로세서 정합부(206); 상기 중계선 제어 프로세서 정합부(206)와 연결되어 중계선 제어를 위한 정합 메모리(205); 상기 역다중화부(212)로부터 출력되는 4개의 2048KBPS 중계선 음성 채널 데이타와 클럭 발생부(200)로부터 출력되는 4096KHz 클럭 및 8KHz 클럭을 수신하여 채널 스위칭하여 상기 다중화부(209)로 출력하는 내부 타임 스위치(201); 상기 내부 타임 스위치(201)와 클럭 발생부(200)로부터 출력되는 중계선 음성 채널 데이타, 국간 신호 데이타 및 동기신호를 T1/CEPT 형태로 포맷팅하고 라인 코딩하는 중계선 정합부(202); 상기 중계선 정합부(202)로부터 출력되는 데이타를 단극/양극 변환을 거쳐 T1/CEPT 방식의 PCM 중계선으로 출력하는 라인 정합부(203) 및 국간 신호 데이타, 경보신호 및 오류 데이타 처리와 각종 시험의 제어를 위한 중계선 장치 내부 제어 프로세서부(204)로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  2. 제1항에 있어서, 상기 어드레스 생성부(207)에서 출력되는 어드레스에 따라 상기 제어 메모리(208)와 음성 메모리(210)에서 순차적으로 읽혀진 데이타를 8192KHz로 래치하여 상기 역다중화부(212)로 출력하는 래치회로(211)를 더 포함하여 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  3. 제1항에 있어서, 상기 다중화부(209)는 상기 클럭 발생부(200)로부터 출력되는 클럭에 따라 타임 스위치와 음성 가입자단 및 내부 타임 스위치(201)로부터 입력되는 2048kbps의 음성 채널 데이타를 8192kbps의 병렬 데이타로 다중화하는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  4. 제1항에 있어서, 상기 역다중화부(212)는 상기 음성 메모리(212)에 저장에 저장되어 출력되는 8192kbps의 음성 채널 데이타를 2048kbps의 직렬 데이타로 역다중화하는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  5. 제1항에 있어서, 상기 클럭 발생부(200)는 타임 스위치로부터 수신한 클럭을 이용하여 8192KHz 클럭, 8KHz 클럭, 4096KHz 클럭 및 2048KHz 클럭을 발생하고 분배하는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  6. 제1항에 있어서, 상기 제어 메모리(208)로부터 출력되는 데이타를 8192KHz 클럭에 따라 래치하고 상기 음성 메모리(210)에서 사용하는 읽기 어드레스로 출력하는 래치부(501)를 더 포함하여 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  7. 제1항에 있어서, 상기 어드레스 생성부(207)는 상기 클럭 발생부(200)로부터 출력되는 8148KHz 클럭과 8KHz을 입력으로 분주하여 상기 음성 메모리(210)에서 사용하는 10비트 어드레스를 발생하는 제1분주회로(400); 상기 클럭 발생부(200)로부터 출력되는 8148KHz 클럭과 8KHz을 입력으로 분주하여 상기 제어 메모리(208)에서 사용하는 10비트 어드레스를 발생하는 제2분주회로(401) 및 상기 제2분주회로(401)로부터 출력되는 신호를 디코딩하여 프레임 동기 클럭을 만들어 상기 클럭 발생부(200)로 출력하는 디코더부(402)로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  8. 제1항에 있어서, 상기 중계선 제어 프로세서 정합부(206)는 중계선 제어 프로세서로부터 입력되는 어드레스 신호 및 데이타를 수신하는 어드레스 및 데이타 수신부(600); 상기 어드레스 생성부(207)로부터 출력되는 래치 인에이블 클럭 신호에 동기를 맞추 상기 어드레스 및 데이타 수신부(600)로부터 출력되는 어드레스 및 데이타를 래치하여 상기 제어 메모리(208)로 출력하는 래치부(602) 및 중계선 프로세서로부터 입력되는 제어신호를 수신하여 상기 어드레스 생성부(207)로 전송하는 제어신호 수신부(601)로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  9. 제3항에 있어서, 상기 다중화부(209)는 음성 가입자단으로부터 16개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 제1라인 리시버(700); 타임 스위치로부터 8개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 제2라인 리시버(701); 내부 타임 스위치(201)로부터 4개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 제3라인 리시버(702) 및 상기 클럭 발생부(200)로부터 출력되는 클럭신호와 프레임 동기신호에 따라 상기 제1, 제2 및 제3라인 리시버(700,701,702)로부터 출력되는 데이타를 8192kbps인 8비트 병렬 데이타로 변환하는 다중화회로(703)로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  10. 제8항에 있어서, 상기 다중화회로(703)는 여분의 4개의 서브 하이웨이의 입력포트를 더 포함하는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  11. 제1항에 있어서, 상기 음성 메모리(210)로부터 출력되는 데이타를 래치하고 상기 어드레스 생성부(207)에서 출력되는 8192KHz 클럭에 동기를 맞춰 상기 역다중화부(212)로 전송하는 래치부(801)를 더 포함하여 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
  12. 제4항에 있어서, 상기 역다중화부(212)는 상기 음성 메모리(210)로부터 출력되는 8192kbps의 8비트 병렬 데이타를 상기 클럭 발생부(200)로부터 출력되는 8KHz 클럭과 8192KHz 클럭에 따라 2048KHz 직렬 8비트 데이타로 역다중화하는 역다중화 회로(900); 상기 역다중화 회로(900)의 출력포트중 16개의 출력포트로부터 출력되는 데이타를 16개의 서브 하이웨이를 통해 음성 가입자로 출력하는 제1라인 드라이버(901); 상기 역다중화 회로(900)의 출력포트중 8개의 출력포트로부터 출력되는 데이타를 8개의 서브 하이웨이를 통해 타임 스위치로 출력하는 제2라인 드라이버(902) 및 상기 역다중화 회로(900)의 출력포트중 4개의 출력포트로부터 출력되는 데이타를 4개의 서브 하이웨이를 통해 중계선 정합부로 출력하는 제3라인 드라이버(903)로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 중계선 정합장치.
KR1019940038663A 1994-12-29 1994-12-29 소용량 전전자 교환기의 중계선 정합장치 KR0138596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038663A KR0138596B1 (ko) 1994-12-29 1994-12-29 소용량 전전자 교환기의 중계선 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038663A KR0138596B1 (ko) 1994-12-29 1994-12-29 소용량 전전자 교환기의 중계선 정합장치

Publications (2)

Publication Number Publication Date
KR960028050A KR960028050A (ko) 1996-07-22
KR0138596B1 true KR0138596B1 (ko) 1998-07-01

Family

ID=19404887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038663A KR0138596B1 (ko) 1994-12-29 1994-12-29 소용량 전전자 교환기의 중계선 정합장치

Country Status (1)

Country Link
KR (1) KR0138596B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251380B1 (ko) * 1997-04-09 2000-04-15 윤종용 디지털중계선의시험에사용하기위한pcm정합장치

Also Published As

Publication number Publication date
KR960028050A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4258434A (en) Bit-by-bit time-division digital switching network
US4157458A (en) Circuit for use either as a serial-parallel converter and multiplexer or a parallel-serial converter and demultiplexer in digital transmission systems
US3987251A (en) Time division switching network for switching multirate multiplexed data
US6870838B2 (en) Multistage digital cross connect with integral frame timing
US3984643A (en) Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system
US4564936A (en) Time division switching network
US4450558A (en) Method and apparatus for establishing frame synchronization
KR0138596B1 (ko) 소용량 전전자 교환기의 중계선 정합장치
US5305322A (en) Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function
FI63140B (fi) Genomkopplingsenhet foer bitgrupper inom ett programstyrt elektroniskt dataoeverfoeringssystem
JP3244665B2 (ja) Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法
US6870856B1 (en) Circuit for transmitting plesiochronous signals in a SDH system
KR0141291B1 (ko) 소용량 전전자 교환기의 가입자 집선장치
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
RU2180992C2 (ru) Переключатель с однобитовым разрешением
JPH09153922A (ja) フレームデータ変換回路
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
JPH1141286A (ja) 音声パケット生成回路
KR100200044B1 (ko) 전전자 교환기의 64 서브 하이웨이 다중화 장치 및 방법
KR100217939B1 (ko) 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드
KR0143156B1 (ko) 전전자 교환기의 타임 스위치
JP2962061B2 (ja) クロスコネクト装置
KR0168921B1 (ko) 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로
JPH088556B2 (ja) 時分割多重化装置
JP3430589B2 (ja) 通信方法及び通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030217

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee