JPS639357A

JPS639357A - イメ−ジセンサおよびこれを用いた情報入力装置

Info

Publication number: JPS639357A
Application number: JP61153049A
Authority: JP
Inventors: Yoshihide Sato; 嘉秀佐藤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1986-06-30
Filing date: 1986-06-30
Publication date: 1988-01-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はイメージセンサに係り、およびこれを用いた情
報入力装置に関する。

〔従来技術およびその問題点〕

原稿と同一幅のセンサ部を有する長尺読み取り素子を用
いた密着型イメージセンサは、アモルファスシリコン（
ａ−Ｓｉ）等のアモルファス半導体あるいは硫化カドミ
ウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）等の
多結晶薄膜等を先導電体層として使用することにより、
実用化が進められており、縮小光学系を必要としない大
面積デバイスとして、原稿読み取り装置の小型化への要
求に伴い、注目されているデバイスである。

このイメージセンサの基本構造の１つとしてサンドイッ
チ型センサがあげられる。このサンドイッチ型センサは
第４図（ａ）および（ｂ）に示す如く、基板１上に形成
された下部電極２と、透光性の上部電極３とによって光
導電体層４を挾んだもので、密着型イメージセンサにお
いては、長尺基板上にこのサンドイッチ型センサが複数
個（例えば８ドツト／ＩＩＩｍの場合、日本工業規格Ａ
列４番用としては１７２８個、同視ＩＢ列４番用として
は２０４８個）並設されている。

このようなイメージセンサの駆動方式としては、光電流
の取り出し方として、光照射により発生した１次光電流
のみを用いる蓄積型と、２次光電流を用いる光導電型と
に、また走査回路との接続方式から直接駆動型とマトリ
ックス駆動型とに分類される。

第５図は、蓄積型で直接駆動型を用いた密着型イメージ
センサの回路構成の１部を示す等価回路図である。

この回路はサンドイッチ型センサからなる各光電変換素
子Ｓ＋’〜Ｓ　′の光電流■、により、各電荷蓄積コン
デンサＣ（素子容量と周辺回路の容量との合成容量Ｃ）
に蓄積された電荷を各アンプＡで増幅し、その出力をシ
フトレジスタＲで駆動されるアナログスイッチＷを介し
て順次出力しようとするものである。ここでＣＫはクロ
ック入力、ＩＡはシフトレジスタスタートパルスを示す
。

このような回路において各センサから得られる出力信号
レベルＶは、センサからの電流！Ｓと入力リーク電流１
ｇにより、次式で表わされる。

＝（Ｉ　　＋１　　）−ｔ・・・　（１）Ｃ：電荷蓄積コンデンサの容量ｔ：時間ところで、引時のセンサ電流を１　−１　　、暗Ｐ時のセンサ電流を１８−Ｉ、とするとき、環境温度の変
化によって基板温度が変化すると第６図に示す如く、暗
時のセンサ電流がこれに伴なって大きく変化する。図中
たて軸は（ｌ　ｏｇｌ　　（１−１ｐ　。

Ｉ、Ｉ、）、横軸は基板温度Ｔａ　　（’Ｃ）とした。

すなわち、出力信号は、引時にはｖ　１暗時にはＶ、と
して第７図に示す如く出力されるわけであるが、第６図
から明らかなように暗時の出力信号レベルは温度に応じ
て変化する。特に、暗電流■　の変化がＩ　と−１ｇと
の交点以上の温度ｄ　　　　　　　　　　　　ｄ（通常７０〜８０℃）となると大幅に変化する。

ところで、例えば中間調画像を読み取るような場合、通
常特定レベルをしきい値として出力信号階調処理するわ
けであるが、暗時の出力電圧すなわち暗電圧の変化が読
み取り誤差となり、読み取り画像に対して忠実な階調濃
度を再現するのが困難になるという問題があった。

本発明は前記実情に鑑みてなされたもので、温度変化等
の外部環境の変化に依存することなく、画像に対して忠
実かつ安定した読み取りを行なうことを目的とする。

〔問題点を解決するための手段〕

そこで本発明のイメージセンサでは、基板上に配列せし
められた複数個のセンサのうちの１ビットを遮光し、こ
のビットが常に暗電圧を出力するようにしている。

また、本発明のイメージセンサを用いた情報入力装置で
は、基板上に配列せしめられた複数のセンサのうちの１
ビットを遮光して基準ビットとし、該基準ビットの出力
電圧に基づいて決定される基準レベルをホールドし、こ
の基準レベルに基づいてビット毎の出力信号を補正する
ようにしている。

〔作用〕

すなわち、本発明では、長尺読み取り素子におけるセン
サ１ビットを遮光し、常に暗状態の出力信号を発するよ
うにしておくことにより、この出力信号レベルに基づき
、各センサの出力から暗出力成分を差し引くようにする
ことにより、常に忠実でかつ安定した信号出力を得るこ
とが可能となる。

〔実施例〕

以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

第１図は、本発明実施例のイメージセンサを用いた情報
入力装置を示す等価回路の１部である。

この情報入力装置は、基板上にＮ個のサンドイッチ型の
センサＳ１・・・ＳＮを１列に配列し、電荷蓄積コンデ
ンサＣに蓄積された電荷をアンプＡで増幅し、その出力
をシフトレジスタＲで駆動されるアナログスイッチＷ１
・・・ＷＮを介して順次出力すると共に、これらのセン
サのうちの第１番目のビットＳ１を遮光膜で肢覆し基準
ビットとしてなる読み取り部２００と、前記基準ビット
のセンサＳ１の出力をサンプリングスイッチＳＷを介し
てホールドコンデンサＣｈにホールドせしめ、この信号
レベルに基づいて、順次、各センサの出力を補正する差
動アンプＡ８を含む信号処理回路部３００とから構成さ
れ、読み取り信号出力Ｖｏを出力するものである。

また、読み取り部２００の主要部は、第２図（ａ）（ｂ
）および（ｃ）にその要部を示す如く、ガラス基板１０
１上に、各ビット毎に分割配置された下部電極１０２と
してのゲロム電極と、上部電極１０３としての透光性の
酸化インジウム錫電極（ＩＴＯ）とによって光導電体層
１０４としての水素化アモルファスシリコン層で挾みサ
ンドイッチ型のセンサを形成すると共に、更にこの上層
をパッシベーション膜１０５を介して、第１ビットを除
いて各ビット毎に受光窓Ｏを存するクロム膜からなる遮
光膜１０６とで形成されており、第１のビットのみは遮
光膜で覆われると共に、他の各層は該受光窓０によって
各受光領域が規定されている。

かかる情報入力装置の出力Ｖｏと読み取り部の出力Ｔ　
ｏｕｔとの関係を第３図にタイミング図で示す。

Ｔ　ｏｕｔは読み取り部２００の各センサの出力を示す
（Ｖ　は暗電圧、■、は明徴圧）もので、これが処理回
路部３００に人力されるとまず、センサの第１ビットの
出力をＳ／Ｈに示すサンプリングパルスに同期して、■
　　に示す如くホールドＳ／Ｈする。この値を基準電圧ｖＤＨとして、各センサの出力
から差し引き補正出力Ｖｏとして出力するようにしてい
る。

このように、常に、各ラインの信号出力が、第１ビット
（基準ビット）の出力に基づいて補正されるようになっ
ているため、温度の上昇に際しても、読み取るべき画像
に忠実でかつ安定した出力を得ることができる。

なお、実施例においては、第１ビットを基準ビットとし
たが、必ずしも第１ビットに限定されるものではなく、
複数のビットを基準ビットとしてもよい。通常、読み取
り幅と、駆動部との関係から駆動回路における余剰ビッ
トが出る場合が多いが、この余剰ビットを基準ビットに
利用すると有効である。また、遮光手段についてもクロ
ム膜に限ることなく、遮光性のシール部材を貼着する等
、適宜変更可能である。

また、本発明は、遮光膜によって受光面を規定すること
なく、表面全体が受光面となるようなタイプのイメージ
センサ−も適用可能であり、この場合は基準ビットとす
べき所定ビット上にのみ遮光膜を形成するようにすれば
よい。

更にまた、イメージセンサのあるいは信号処理回路駆動
方式についても、実施例に限定されることなく、適宜選
択可能である。

〔効果〕

以上説明してきたように、本発明によれば、複数個配列
されたセンサのうちの１ビットを遮光し、これを基■ビ
ットとし常に暗状態における読み取り出力が得られるよ
うにしているため、これを基準として出力を補正するこ
とにより温度変化等の環境変化に依存することなく、読
み取るべき情報に忠実で安定した読み取り出力を得るこ
とが可能となる。

【図面の簡単な説明】

第１図は、本発明実施例のイメージセンサを用いた情報
人力装置の等価回路を示す図、第２図（ａ）（ｂ）およ
び（Ｃ）は同イメージセンサ−の概要図、（第２図（ｂ
）および（ｃ）は夫々第２図（ａ）のＡ−Ａ断面および
Ｂ−Ｂ［ｒｉｌｊを示す図の基本構造を示す図、第５図
は、従来の密着型イメージセンサ（を用いた情報人力装
置）の等価回路図、第６図は、ｌＢ度と明電流および暗
電流との関係を示す図、第７図は、同センサの出力を示
す図である。１．１０１・・・基板、２，１０２・・・下部電極、３
゜１０３・・・上部電極、４，１０４・・・光電変換層
、１０５・・・パッシベーション膜、１０６・・・遮光
層、２００・・・読み取り部、３００・・・処理回路部
、Ｓｌ・・・ＳＮ・・・センサ、Ｃ・・・電荷蓄積コン
デンサ、Ａ・・・アンプ、Ｒ・・・シフトレジスタ、Ｗ
１〜ＷＮ・・・アナログスイッチ、Ｃｈ・・・ホールド
コンデンサ、Ａｓ・・・差動アンプ、Ｏ・・・受光窓。第２図（ｂ）第２図（ｃ）第３図第４図（Ｑ）第４図（ｂ）

Claims

【特許請求の範囲】

（１）複数個の光電変換素子を配列してなるイメージセ
ンサにおいて、前記光電変換素子のうちの１ビットを受光部への光の入
射を遮る遮光手段とを具えた遮光ビットで構成したこと
を特徴とするイメージセンサ。
（２）前記遮光手段は、前記光電変換素子の受光部上に
成膜せしめられた遮光膜であることを特徴とする特許請
求の範囲第（１）項記載のイメージセンサ。
（３）前記遮光手段は、前記光電変換素子の受光部上に
貼着せしめられた遮光性のシール部材からなることを特
徴とする特許請求の範囲第（１）項記載のイメージセン
サ。
（４）複数個の光電変換素子を配列せしめると共にこれ
ら光電変換素子のうちの１ビットを受光部への光の入射
を遮る遮光手段を具え常に暗電圧を出力する基準ビット
としての遮光ビットで構成したイメージセンサと、該基準ビットの出力信号を基準レベルとしてホールドし
、この基準レベルに基づき、各光電変換素子の出力を補
正する信号処理回路とを具備したことを特徴とする情報入力装置。