JPS6381984A - Polycrystal semiconductor diode - Google Patents
Polycrystal semiconductor diodeInfo
- Publication number
- JPS6381984A JPS6381984A JP22615386A JP22615386A JPS6381984A JP S6381984 A JPS6381984 A JP S6381984A JP 22615386 A JP22615386 A JP 22615386A JP 22615386 A JP22615386 A JP 22615386A JP S6381984 A JPS6381984 A JP S6381984A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- polycrystalline silicon
- diode
- polycrystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052796 boron Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばツェナーダイオードや温度センサと
して使用される、半導体基板上に形成された酸化膜上に
形成される多結晶半導体ダイオードに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a polycrystalline semiconductor diode formed on an oxide film formed on a semiconductor substrate, which is used, for example, as a Zener diode or a temperature sensor.
［従来の技術］
多結晶半導体を用いたダイオードが、半導体基板上に形
成した絶縁膜上に簡単に構成することができることが知
られている。すなわち、半導体基板の表面上に酸化膜を
形成し、この酸化膜上にＮ型およびＰ型の不純物をドー
プした多結晶シリコン層を形成し、ＰＮ接合を構成させ
るようにするものである。[Prior Art] It is known that a diode using a polycrystalline semiconductor can be easily constructed on an insulating film formed on a semiconductor substrate. That is, an oxide film is formed on the surface of a semiconductor substrate, and a polycrystalline silicon layer doped with N-type and P-type impurities is formed on this oxide film to form a PN junction.
このようにして、ダイオードが比較的容易に製造できる
ようになるものであり、様々な利用方法が考えられるも
のであるが、例えばツェナーダイオードや温度センサと
して使用することが考えられる。しかし、このような構
成でツエナーダイオ−ドを構成した場合、最も重要な問
題点として耐圧や温度特性が一定とならないことである
。In this way, the diode can be manufactured relatively easily and can be used in various ways, such as as a Zener diode or a temperature sensor. However, when a Zener diode is configured in this manner, the most important problem is that the breakdown voltage and temperature characteristics are not constant.
すなわち、多結晶半導体を用いて構成したダイオードに
おいては、この半導体の結晶粒界における障壁ポテンシ
ャルが存在するものであるため、上記多結晶シリコンの
堆積条件や、その後に熱処理等によって、耐圧が一定と
ならないものである。In other words, in a diode constructed using a polycrystalline semiconductor, there is a barrier potential at the crystal grain boundaries of this semiconductor, so the breakdown voltage can be kept constant depending on the deposition conditions of the polycrystalline silicon and subsequent heat treatment. It is something that cannot happen.
［発明が解決しようとする問題点］
この発明は」−２のような点に鑑みなされたもので、多
結晶シリコンによってＰＮ接合を構成して、例えばツェ
ナーダイオードや温度センサを構成しようとした場合で
も、その耐圧特性および温度特性を常に安定した状態に
設定することができ、特性安定性さらに信頼性が充分に
向上されるようにする多結晶半導体ダイオードを提供し
ようとするものである。[Problems to be Solved by the Invention] This invention was made in view of the points mentioned in ``-2.'' When an attempt is made to configure a PN junction using polycrystalline silicon to configure, for example, a Zener diode or a temperature sensor, However, it is an object of the present invention to provide a polycrystalline semiconductor diode whose breakdown voltage characteristics and temperature characteristics can always be set to a stable state, and whose characteristic stability and reliability are sufficiently improved.
［問題点を解決するための手段］
すなわち、この発明に係る多結晶半導体ダイオードにあ
っては、半導体基板上に熱酸化膜を形成すると共に、こ
の酸化膜上にシリコン島を形成し、このシリコン島に領
域を分割してＰ型およびＮ型の不純物をドープさせてＰ
Ｎ接合が形成されるようにする。そして、このＰＮ接合
を構成する部分の低濃度側の不純物濃度がＩ Ｘ １０
１９ｃ ｍ’″以上に設定されるようにしているもので
ある。[Means for Solving the Problems] That is, in the polycrystalline semiconductor diode according to the present invention, a thermal oxide film is formed on a semiconductor substrate, a silicon island is formed on this oxide film, and this silicon Divide the region into islands and dope P-type and N-type impurities to
Allow an N junction to be formed. Then, the impurity concentration on the low concentration side of the part constituting this PN junction is I x 10
It is designed to be set at 19 cm''' or more.
［作用］
上記のような多結晶ダイオードにあっては、例えばシリ
コン島のＮ型となるべき領域にＮ型不純物としてリンが
ドープされるものであり、またＰ型となるべき領域にＰ
型の不純物としてボロンがドープされる。この場合、ボ
ロンの濃度がダイオードの耐圧特性さらに耐圧の安定性
に大きく作用するものであり、その濃度を“１×１０１
９０ｍ゛３とすることによって、耐圧特性および温度特
性が著しく安定され、信頼性の高いダイオードとされる
ものである。[Function] In the above polycrystalline diode, for example, the region of the silicon island that should be N-type is doped with phosphorus as an N-type impurity, and the region that should be P-type is doped with P.
Boron is doped as a mold impurity. In this case, the concentration of boron has a large effect on the breakdown voltage characteristics and stability of the diode, and the concentration is set to 1×101
By setting the diode to 90 m3, the withstand voltage characteristics and temperature characteristics are significantly stabilized, making the diode highly reliable.
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図は多結晶半導体ダイオードを、製造過程にしたが
って示したもので、まず（Ａ）図に示すようにシリコン
基板１１を、例えば１０００℃ウェット０２中で熱酸化
することによって、その表面に５０００λ程度の酸化膜
１２を成長させる。FIG. 1 shows a polycrystalline semiconductor diode according to the manufacturing process. First, as shown in FIG. The oxide film 12 is grown to a certain extent.
この酸化膜１２の表面上には、通常の減圧ＣＶＤ法によ
って、２０００〜５０００人程度の多結晶シリコン膜を
堆積する。この堆積条件としては、例えば１００９６シ
ランを用い、温度６００’Ｃ１圧力０，１〜１．０Ｔｏ
ｒｒでシリコンを堆積させるものであり、この実施例に
あっては、ノンドープの多結晶シリコンを堆積させる。On the surface of this oxide film 12, a polycrystalline silicon film of about 2,000 to 5,000 layers is deposited by a normal low pressure CVD method. As for this deposition condition, for example, 10096 silane is used, temperature is 600'C, pressure is 0.1 to 1.0To
In this embodiment, non-doped polycrystalline silicon is deposited.
このようにして多結晶シリコンが堆積されたならば、こ
の堆積シリコン層の上にフォトレジストによるパターン
を形成し、通常のプラズマエツチングによって所定の領
域以外の多結晶シリコンを除去して、（Ｂ）図で示すよ
うに多結晶シリコン島１３を形成する。この島１３部分
でダイオードを構成するＰＮ接合部を形成するものであ
り、この島領域に選択的に不純物をドープするものであ
る。Once polycrystalline silicon has been deposited in this way, a photoresist pattern is formed on the deposited silicon layer, and the polycrystalline silicon is removed from areas other than predetermined areas by ordinary plasma etching. A polycrystalline silicon island 13 is formed as shown in the figure. This island 13 portion forms a PN junction that constitutes a diode, and this island region is selectively doped with impurities.
すなわち、通常のフォト工程によって所定の領域を開口
したフォトレジスト膜を形成し、例えばリンによるＮ型
不純物をイオン注入によって注入して、（Ｃ）図で示す
ようにＮ型多結晶シリコン領域１３１を形成する。この
場合のイオン注入量は、抵抗を下げるためにＮ型多結晶
シリコン領域１３１の濃度が“Ｉ Ｘ １０２０ｃ ｍ
’”以上とすることが望ましいものである。That is, a photoresist film with openings in a predetermined region is formed by a normal photo process, and an N-type impurity such as phosphorus is implanted by ion implantation to form an N-type polycrystalline silicon region 131 as shown in FIG. Form. In this case, the ion implantation amount is such that the concentration of the N-type polycrystalline silicon region 131 is "I x 1020 cm" to lower the resistance.
It is desirable that the value be greater than ''.
次に上記Ｎ型多結晶シリコン領域１３１に隣接する部分
に開口が形成されるようにしたフォトレジスト膜を形成
し、イオン注入法によって例えばボロンでなるＰ型不純
物を多結晶シリコン島１３に注入し、Ｐ型多結晶シリコ
ン領域１３２を形成する。Next, a photoresist film is formed in which an opening is formed in a portion adjacent to the N-type polycrystalline silicon region 131, and a P-type impurity such as boron is implanted into the polycrystalline silicon island 13 by ion implantation. , a P-type polycrystalline silicon region 132 is formed.
この場合にイオン注入量は、シリコン領域１３２の不純
物濃度が“Ｉ Ｘ １０１９ｃ ｍ−３”以上とされる
ようにしているものである。In this case, the amount of ion implantation is such that the impurity concentration of the silicon region 132 is equal to or higher than "I x 1019 cm-3".
そして、その後不純物を活性化するために、例えばＮ２
雰囲気中で１０００℃の温度で３０分の熱処理を行なう
。Then, to activate the impurities, for example, N2
Heat treatment is performed in an atmosphere at a temperature of 1000° C. for 30 minutes.
このようにしてＮ型およびＰ型の多結晶シリコン領域１
３１および１３２が形成されたならば、（Ｄ）図で示す
ようにその上にＣＶＤ法等によって、ＰＳＧあるいは３
１０２等の層間絶縁膜１４を、例えば５０００人程度堆
積する。この層間絶縁Ｊ１１１４には、通常のフォトエ
ツチングによって、上記Ｎ型およびＰ型の多結晶シリコ
ン領域１３１および１３２それぞれに対応してコンタク
ト孔が開口形成される。そして、アルミニウムを蒸着す
ることによって、１〜２μｍ程度堆積し、フォトエツチ
ングによって配線部分以外のアルミニウム層を除去して
、電極配線１５を形成するものである。In this way, N-type and P-type polycrystalline silicon regions 1
Once 31 and 132 have been formed, PSG or 3
For example, about 5,000 interlayer insulating films 14 such as 102 are deposited. Contact holes are formed in this interlayer insulation J1114 by normal photoetching to correspond to the N-type and P-type polycrystalline silicon regions 131 and 132, respectively. Then, aluminum is deposited to a thickness of about 1 to 2 μm by vapor deposition, and the aluminum layer other than the wiring portion is removed by photoetching to form the electrode wiring 15.
このように電極配線１５が形成されたならば、多結晶シ
リコン１３１および１３２とのコンタクトをとるため、
例えば“Ｈ２＋Ｎ２°の雰囲気中で、４００℃で２０分
の熱処理を行なうようにする。Once the electrode wiring 15 is formed in this way, in order to make contact with the polycrystalline silicon 131 and 132,
For example, heat treatment is performed at 400° C. for 20 minutes in an atmosphere of “H2+N2°”.
上記のようなダイオードを構成するための多結晶シリコ
ンは、数多くの結晶粒が組合わされて構成されている。Polycrystalline silicon for forming the above-mentioned diode is composed of a combination of many crystal grains.
ここで、結晶粒と結晶粒との境界は、結晶粒界と呼ばれ
ているもので、この結晶粒界にはトラ“ツブ準位が存在
している。したがって、この結晶粒界ではキャリアが捕
獲され、電荷の蓄積が起こるようになるものであり、バ
リアポテンシャルが形成されるようになる。Here, the boundary between crystal grains is called a grain boundary, and a trough level exists in this grain boundary.Therefore, carriers are present at this grain boundary. This causes charge to be captured and accumulate, and a barrier potential to be formed.
このバリアポテンシャルは、多結晶シリコンの膜質に大
きく影響されるものであり、結果としてこの多結晶シリ
コンダイオードの特性に大きく作用するようになり、特
性にバラツキを生じさせる。This barrier potential is greatly influenced by the film quality of polycrystalline silicon, and as a result, it greatly affects the characteristics of this polycrystalline silicon diode, causing variations in the characteristics.
このようにダイオード特性に影響を与える多結晶シリコ
ンのバリアポテンシャルの大きさは、多結晶シリコン中
に含まれる不純物の量に影響され、この不純物の量が大
きくなると小さくなるものである。したがって、多結晶
シリコンダイオードの特性を安定化するためには、この
ダイオードを構成するシリコン領域の低濃度側の不純物
濃度を高くすればよいものである。The magnitude of the barrier potential of polycrystalline silicon, which affects the diode characteristics as described above, is influenced by the amount of impurities contained in the polycrystalline silicon, and becomes smaller as the amount of impurities increases. Therefore, in order to stabilize the characteristics of a polycrystalline silicon diode, it is sufficient to increase the impurity concentration on the low concentration side of the silicon region constituting the diode.
第２図は上記実施例で示した多結晶シリコンダイオード
の、Ｐ型子結晶シリコン領域１３２に含まれるボロンの
濃度と耐圧との関係を示したものであり、また第３図は
上記ボロン濃度と耐圧のバラツキ（正規分布近似での３
σ）の発生状態と関係を示したものである。さらに第４
図は順方向電圧の温度係数とボロン濃度との関係を示し
、第５図はその温度係数のバラツキ（正規分布近似での
３σ）の状態を示している。FIG. 2 shows the relationship between the boron concentration contained in the P-type child crystalline silicon region 132 and the breakdown voltage of the polycrystalline silicon diode shown in the above embodiment, and FIG. 3 shows the relationship between the boron concentration and the breakdown voltage. Variation in breakdown voltage (3 in normal distribution approximation)
This figure shows the occurrence state and relationship of σ). Furthermore, the fourth
The figure shows the relationship between the temperature coefficient of forward voltage and the boron concentration, and FIG. 5 shows the state of dispersion (3σ in normal distribution approximation) of the temperature coefficient.
すなわち、上記のような特性より明らかとなるように、
Ｐ型子結晶シリコン領域１３２に含まれる不純物である
ボロン濃度が“Ｉ Ｘ １０１９ｃ ｍ’”以上とした
ダイオードでは、耐圧および順方向電圧の温度係数のバ
ッキの発生状態が小さくなるものであり、安定した特性
のダイオードが得られるようになる。In other words, as is clear from the above characteristics,
In a diode in which the concentration of boron, which is an impurity contained in the P-type child crystalline silicon region 132, is equal to or higher than "I x 1019cm'", buckling of the temperature coefficient of breakdown voltage and forward voltage is reduced, and the diode is stable. It is now possible to obtain a diode with the following characteristics.
尚、上記実施例ではＰ型子結晶シリコン領域１３２のボ
ロン濃度を制御することによって、安定したダイオード
特性が得られるようにしているものであるが、この濃度
制御される不純物は、Ｎ型多結晶シリコン領域１３１を
形成するＮ型不純物であるリンまたはヒ素等であっても
よい。この場合、その濃度は上記同様に“Ｉ Ｘ １０
１９ｃ ｍ−３”以上とするものである。In the above embodiment, stable diode characteristics are obtained by controlling the boron concentration of the P-type child crystalline silicon region 132, but the impurity whose concentration is controlled is Phosphorus, arsenic, or the like, which is an N-type impurity forming the silicon region 131, may be used. In this case, the concentration is "I x 10" as above
It shall be 19cm-3" or more.
ここで、第２図および第４図から明らかとなることであ
るが、ボロンの濃度が増加するに伴って、耐圧さらに順
方向電圧の温度係数の値そのものが小さくなり、ツェナ
ーダイオードとして、さらに温度センサとしての性能が
限定されるようになる場合がある。It is clear from Figures 2 and 4 that as the concentration of boron increases, the breakdown voltage and the temperature coefficient of forward voltage decrease, and as a Zener diode, the temperature The performance as a sensor may be limited.
第６図（Ａ）はこのような点を考慮して構成された多結
晶シリコンダイオードの例を示しているもので、１つの
シリコン基板１１の表面に形成された酸化膜１２上に、
複数の多結晶シリコン島２３１．２３２、・・・を形成
するもので、その各島２３１．２３２、・・・それぞれ
にＮ型多結晶シリコン領域１３１およびＰ型子結晶シリ
コン領域１３２を形成する。そして、この各島２３１
、２３２ 、・・・で構成されるゐＮ接合によるダイオ
ードを配線２５によって直列に接続することによって、
第６図（Ｂ）で示すようなダイオード直列回路を構成し
、耐圧さらに順方向電圧の温度係数の値を大きくするよ
うにしているものである。FIG. 6(A) shows an example of a polycrystalline silicon diode constructed with these points in mind.
A plurality of polycrystalline silicon islands 231,232, . And each island 231
, 232, . . . By connecting diodes with N junctions in series through the wiring 25,
A diode series circuit as shown in FIG. 6(B) is constructed to increase the breakdown voltage and the temperature coefficient of forward voltage.
［発明の効果］
以上のようにこの発明に係る多結晶半導体ダイオードに
あっては、ＰＮ接合を構成する多結晶半導体領域の低濃
度側の不純物濃度が“１×１０ｃｍ””以−Ｌに設定さ
れているものであり、これによってこのダイオードの耐
圧、さらに順方向電圧の温度係数のそれぞれバラツキが
充分に小さな状態とすることができるものであり、この
種のダイオードの特性が安定化され、信頼性が効果的に
向上されるものである。[Effects of the Invention] As described above, in the polycrystalline semiconductor diode according to the present invention, the impurity concentration on the low concentration side of the polycrystalline semiconductor region constituting the PN junction is set to "1 x 10 cm" or more -L. This allows the diode to have sufficiently small variations in its breakdown voltage and temperature coefficient of forward voltage, which stabilizes the characteristics of this type of diode and makes it reliable. This effectively improves performance.
第１図の（Ａ）乃至（Ｄ）はこの発明の一実施例に係る
多結晶半導体ダイオードをその製造過程にしたがって説
明する図、第２図および第３図は」−記のようなダイオ
ードの耐圧特性さらに耐圧のバラツキの状態をドープさ
れるボロン濃度との関係で示す図、第４図および第５図
は同じく順方向電圧温度係数とそのバラツキの状態をボ
ロン濃度との関係で示す図、第６図はこの発明の他の実
施例を示すもので、（Ａ）は断面構成図、（Ｂ）回路図
である。
１１・・・シリコン基板、１２・・・酸化膜、１３・・
・多結晶リコンの島、１３１・・・Ｎ型多結晶シリコン
領域、２・・・Ｐ型子結晶シリコン領域。
出願人代理人 弁理士 鈴 江 武 彦（Ａ）
（Ｂ）
（Ｃ）
（Ｄ）
第１図
第３図1A to 3D are diagrams illustrating a polycrystalline semiconductor diode according to an embodiment of the present invention according to its manufacturing process, and FIGS. 2 and 3 are diagrams illustrating a diode as shown in FIG. Figures 4 and 5 are diagrams showing the breakdown voltage characteristics and the variation in breakdown voltage in relation to the doped boron concentration; Figures 4 and 5 are diagrams showing the forward voltage temperature coefficient and its variation in relation to the boron concentration; FIG. 6 shows another embodiment of the present invention, in which (A) is a cross-sectional configuration diagram and (B) is a circuit diagram. 11... Silicon substrate, 12... Oxide film, 13...
- Polycrystalline silicon island, 131...N-type polycrystalline silicon region, 2...P-type child crystalline silicon region. Applicant's agent Patent attorney Takehiko Suzue (A) (B) (C) (D) Figure 1 Figure 3
Claims (2)
上に形成された多結晶シリコンによる島と、 この多結晶シリコン島を領域分割して、その各領域の多
結晶シリコンにそれぞれドープされたＮ型およびＰ型の
不純物とを具備し、 上記それぞれ異なる不純物がドープされた多結晶シリコ
ンでＰＮ接合を構成し、このＰＮ接合構成部分で低濃度
側の不純物濃度が“１×１０＾１＾９ｃｍ＾−＾３”以
上とするようにしたことを特徴とする多結晶半導体ダイ
オード。(1) An oxide film formed on a semiconductor substrate, an island made of polycrystalline silicon formed on this oxide film, and this polycrystalline silicon island is divided into regions, and the polycrystalline silicon in each region is doped. A PN junction is formed of polycrystalline silicon doped with the different impurities mentioned above, and the impurity concentration on the low concentration side of this PN junction component is "1 x 10^". A polycrystalline semiconductor diode characterized by having a diameter of 1^9cm^-^3" or more.
るようにした特許請求の範囲第１項記載の多結晶半導体
ダイオード。(2) The polycrystalline semiconductor diode according to claim 1, wherein the impurity on the low concentration side is composed of boron.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226153A JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226153A JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381984A true JPS6381984A (en) | 1988-04-12 |
| JP2667392B2 JP2667392B2 (en) | 1997-10-27 |
Family
ID=16840690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226153A Expired - Lifetime JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667392B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225370A (en) * | 1988-03-04 | 1989-09-08 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| US4963970A (en) * | 1987-11-06 | 1990-10-16 | Nissan Motor Company, Limited | Vertical MOSFET device having protector |
| EP0455339A2 (en) * | 1990-04-30 | 1991-11-06 | STMicroelectronics, Inc. | Polycrystalline silicon contact structure |
| US5578859A (en) * | 1992-01-18 | 1996-11-26 | Daimler-Benz Ag | Semiconductor structure having one or more lateral, high-blocking semiconductor components |
| JP2000294803A (en) * | 1998-11-05 | 2000-10-20 | Fuji Electric Co Ltd | Semiconductor device |
| JP2013033970A (en) * | 2005-12-28 | 2013-02-14 | Vishay-Siliconix | Trench polysilicon diode |
| US9111754B2 (en) | 2005-07-26 | 2015-08-18 | Vishay-Siliconix | Floating gate structure with high electrostatic discharge performance |
| CN106711235A (en) * | 2016-08-31 | 2017-05-24 | 佛山芯光半导体有限公司 | Novel polysilicon thin-film Zener diode and manufacturing method thereof |
| JP2018019037A (en) * | 2016-07-29 | 2018-02-01 | トヨタ自動車株式会社 | Semiconductor device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55160462A (en) * | 1979-05-31 | 1980-12-13 | Fujitsu Ltd | Semiconductor device |
-
1986
- 1986-09-26 JP JP61226153A patent/JP2667392B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55160462A (en) * | 1979-05-31 | 1980-12-13 | Fujitsu Ltd | Semiconductor device |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963970A (en) * | 1987-11-06 | 1990-10-16 | Nissan Motor Company, Limited | Vertical MOSFET device having protector |
| JPH01225370A (en) * | 1988-03-04 | 1989-09-08 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| EP0455339A2 (en) * | 1990-04-30 | 1991-11-06 | STMicroelectronics, Inc. | Polycrystalline silicon contact structure |
| US5279887A (en) * | 1990-04-30 | 1994-01-18 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
| US5578859A (en) * | 1992-01-18 | 1996-11-26 | Daimler-Benz Ag | Semiconductor structure having one or more lateral, high-blocking semiconductor components |
| JP2000294803A (en) * | 1998-11-05 | 2000-10-20 | Fuji Electric Co Ltd | Semiconductor device |
| US9111754B2 (en) | 2005-07-26 | 2015-08-18 | Vishay-Siliconix | Floating gate structure with high electrostatic discharge performance |
| JP2013033970A (en) * | 2005-12-28 | 2013-02-14 | Vishay-Siliconix | Trench polysilicon diode |
| US9431550B2 (en) | 2005-12-28 | 2016-08-30 | Vishay-Siliconix | Trench polysilicon diode |
| JP2018019037A (en) * | 2016-07-29 | 2018-02-01 | トヨタ自動車株式会社 | Semiconductor device and method of manufacturing the same |
| US10243131B2 (en) | 2016-07-29 | 2019-03-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and semiconductor device manufacturing method |
| US11245063B2 (en) | 2016-07-29 | 2022-02-08 | Denso Corporation | Semiconductor device and semiconductor device manufacturing method |
| CN106711235A (en) * | 2016-08-31 | 2017-05-24 | 佛山芯光半导体有限公司 | Novel polysilicon thin-film Zener diode and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2667392B2 (en) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459325A (en) | Semiconductor device and method for manufacturing the same | |
| EP0034910B1 (en) | A method of manufacturing a semiconductor device, and a device so manufactured | |
| US4299024A (en) | Fabrication of complementary bipolar transistors and CMOS devices with poly gates | |
| US6524924B1 (en) | Semiconductor device and process of producing the same | |
| US4961103A (en) | Semiconductor device having polycrystalline silicon resistor | |
| US5670820A (en) | Semiconductor element incorporating a resistive device | |
| JPS60226163A (en) | Method of producing cmos structure having schottky bipolar transistor | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| US4057824A (en) | P+ Silicon integrated circuit interconnection lines | |
| JPS6381984A (en) | Polycrystal semiconductor diode | |
| US4965219A (en) | Method for the manufacturing of insulated gate field effect transistors (IGFETS) having a high response speed in high density integrated circuits | |
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| US5079183A (en) | C-mos device and a process for manufacturing the same | |
| JPH065706B2 (en) | Method for manufacturing BiCMOS device | |
| US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
| JP3396571B2 (en) | Process for forming isolation region in integrated circuit and formed structure | |
| EP0417737B1 (en) | Method of manufacturing a semiconductor device using ion implantation | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| US5236851A (en) | Method for fabricating semiconductor devices | |
| US4673531A (en) | Polycrystalline silicon resistor having limited lateral diffusion | |
| JPS5840851A (en) | Complementary metal oxide semiconductor device and its manufacture | |
| JPH05175536A (en) | Manufacture of semiconductor device | |
| US5990534A (en) | Diode | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| KR930010675B1 (en) | Manufacturing method of semiconductor device using mbe process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |