JPS634624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS634624A JPS634624A JP14704986A JP14704986A JPS634624A JP S634624 A JPS634624 A JP S634624A JP 14704986 A JP14704986 A JP 14704986A JP 14704986 A JP14704986 A JP 14704986A JP S634624 A JPS634624 A JP S634624A
- Authority
- JP
- Japan
- Prior art keywords
- heating
- film
- sio2
- oxide film
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 229910018557 Si O Inorganic materials 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 238000000137 annealing Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものである。本
発明は例えばメモリー装置の製造に適用することができ
、その場合特に最近のＭＯＳメモリー（ＤＲＡＭ、ＳＲ
ＡＭ等）で要求されている薄いＳ ｉ ＯＨ膜の特性を
著しく改善できる。
発明は例えばメモリー装置の製造に適用することができ
、その場合特に最近のＭＯＳメモリー（ＤＲＡＭ、ＳＲ
ＡＭ等）で要求されている薄いＳ ｉ ＯＨ膜の特性を
著しく改善できる。
本発明は、半導体装置の製造方法において、半導体基板
上に酸化雰囲気中で酸化膜を形成し、その後高温でＩＲ
油加熱より加熱処理を施すことにより、短時間の加熱に
よって膜特性を著しく改善し得るようにしたものである
。
上に酸化雰囲気中で酸化膜を形成し、その後高温でＩＲ
油加熱より加熱処理を施すことにより、短時間の加熱に
よって膜特性を著しく改善し得るようにしたものである
。
最近の半導体装置、例えばＭＯＳメモリーは微細化が進
み、スケーリング則に従ってゲート酸化膜等は極めて薄
くなって来ている。
み、スケーリング則に従ってゲート酸化膜等は極めて薄
くなって来ている。
例えば２５６ＫＤＲＡＭでの容量酸化膜厚は１００〜１
２０人であり、ＩＭｂｉｔＤＲＡＭでは８０〜１００人
程度の薄膜が望まれる。ＳＲＡＭセルでの酸化膜も同様
であり、２５６ＫＳＲＡＭで２００人、ＩＭｂｉｔＳＲ
ＡＭでは１５０Å以下が要求される。
２０人であり、ＩＭｂｉｔＤＲＡＭでは８０〜１００人
程度の薄膜が望まれる。ＳＲＡＭセルでの酸化膜も同様
であり、２５６ＫＳＲＡＭで２００人、ＩＭｂｉｔＳＲ
ＡＭでは１５０Å以下が要求される。
一方この様な薄いＳ ｉ Ｏｘ膜では耐圧の確保が極め
て重要であり、またＳｉ表面のクリーニング処理と共に
Ｓ ｉ Ｏｚ ／ Ｓ ｉ界面の表面準位の低減も重要
である。
て重要であり、またＳｉ表面のクリーニング処理と共に
Ｓ ｉ Ｏｚ ／ Ｓ ｉ界面の表面準位の低減も重要
である。
即ち薄いＳｉＯ□膜を形成するには通常９００℃前後の
酸化炉や酸素、窒素混合ガス（Ｏｚ＋Ｎｚ）キャリアー
を用いた実効的酸素分圧を低くした低圧酸化法等による
が、これらの酸化法では酸化膜の緻密性に問題があり、
耐圧低下や界面準位の増加が懸念される。
酸化炉や酸素、窒素混合ガス（Ｏｚ＋Ｎｚ）キャリアー
を用いた実効的酸素分圧を低くした低圧酸化法等による
が、これらの酸化法では酸化膜の緻密性に問題があり、
耐圧低下や界面準位の増加が懸念される。
上述したように、従来より薄いＳ ｉ Ｏを膜形成のた
めに、低温・低圧酸化法等が検討されているが、この方
法により得られた膜はＳ ｉ Ｏｘ ／Ｓ ｉ界面にＳ
ｉＯ□結合や未結合のＳｉ原子が存在し、これらが界面
準位の増加、耐圧劣化の要因となり得ると言われている
。
めに、低温・低圧酸化法等が検討されているが、この方
法により得られた膜はＳ ｉ Ｏｘ ／Ｓ ｉ界面にＳ
ｉＯ□結合や未結合のＳｉ原子が存在し、これらが界面
準位の増加、耐圧劣化の要因となり得ると言われている
。
また、高温処理によって膜特性の改善は図れるが、従来
の熱処理では処理時間が長い為に下地接合形状が変化し
三次元素子や微細Ｍ ＯＳ構造には適さない。
の熱処理では処理時間が長い為に下地接合形状が変化し
三次元素子や微細Ｍ ＯＳ構造には適さない。
本発明は前述した問題点を改善すべく高温、短時間の制
御性の極めてすぐれたＩＲアニール炉を用いてＳｉ０ｇ
膜の特性を改善することを目的とする。
御性の極めてすぐれたＩＲアニール炉を用いてＳｉ０ｇ
膜の特性を改善することを目的とする。
上記目的は半導体基板上に酸化雰囲気中で酸化膜（例え
ばＳｉｎ、）を形成し、その後、高温のＩＲ加熱処理を
施すことにより達成される。ＩＲ加熱は短時間でよい０
本発明でいうＩＲ加熱とは、ハロゲンランプ光等による
加熱の他、直接試料に照射されるレーザー光による該試
料の加熱なども含まれる。
ばＳｉｎ、）を形成し、その後、高温のＩＲ加熱処理を
施すことにより達成される。ＩＲ加熱は短時間でよい０
本発明でいうＩＲ加熱とは、ハロゲンランプ光等による
加熱の他、直接試料に照射されるレーザー光による該試
料の加熱なども含まれる。
本発明の構成を具体的に略述すると以下の様である。即
ち例えば通常の酸化法により酸化膜成長した半導体ウェ
ハーに対し、高出力のハロゲンランプ光等をウェハーに
均一に照射し、瞬間的に加熱するように構成できる。
ち例えば通常の酸化法により酸化膜成長した半導体ウェ
ハーに対し、高出力のハロゲンランプ光等をウェハーに
均一に照射し、瞬間的に加熱するように構成できる。
本発明において、例えばＳ ｉ Ｏ，膜成長後、高温の
ＩＲ加熱を施すことにより、５ｉｆｔ Ｓｌ界面の未
結合５ｉ−０ボンドを十分なＳｉｎ、結合とすることが
でき、これにより界面特性が改善された半導体装置を得
ることができる。また、このＩＲ加熱は短時間で行える
ので、これにより、例えば三次元素子や微細ＭＯＳ等で
問題となる下地接合形状の変化による特性劣化が防止さ
れた。
ＩＲ加熱を施すことにより、５ｉｆｔ Ｓｌ界面の未
結合５ｉ−０ボンドを十分なＳｉｎ、結合とすることが
でき、これにより界面特性が改善された半導体装置を得
ることができる。また、このＩＲ加熱は短時間で行える
ので、これにより、例えば三次元素子や微細ＭＯＳ等で
問題となる下地接合形状の変化による特性劣化が防止さ
れた。
以下に本発明の実施例を詳述する。なお、当然のことな
がら本発明は以下述べる実施例に限定されるものではな
い。
がら本発明は以下述べる実施例に限定されるものではな
い。
実施例１
本実施例においては、実験サンプルとしてＣＺ（１００
） ｎ ｔ ｙｐ ｅ ２〜３ ｏ ｈｍ−ｃｍを用い
、これに１１００℃、０□＋Ｈ（１（１％）の雰囲気中
でゲート酸化膜（ＳｉＯ２）を９００人成長させた。次
に、Ｓｉ０ｇ膜（７）ＰＯＡ （Ｐ ｏ ｓ ｔ −０
ｘｉｄａｔｉｏｎ−Ａｎｎｅａｌ）処理としてＮ２雰囲
気中で１０００〜１１５０℃、１秒〜２分のＩＲアニー
ル（ここではハロゲンランプ加熱）処理を施した。この
後Ａｌ蒸着、メタルシンター（４００℃、６０分）を行
い、ＭＯＳキャパシターを作成した。
） ｎ ｔ ｙｐ ｅ ２〜３ ｏ ｈｍ−ｃｍを用い
、これに１１００℃、０□＋Ｈ（１（１％）の雰囲気中
でゲート酸化膜（ＳｉＯ２）を９００人成長させた。次
に、Ｓｉ０ｇ膜（７）ＰＯＡ （Ｐ ｏ ｓ ｔ −０
ｘｉｄａｔｉｏｎ−Ａｎｎｅａｌ）処理としてＮ２雰囲
気中で１０００〜１１５０℃、１秒〜２分のＩＲアニー
ル（ここではハロゲンランプ加熱）処理を施した。この
後Ａｌ蒸着、メタルシンター（４００℃、６０分）を行
い、ＭＯＳキャパシターを作成した。
第１図に、ＩＲアニール処理温度がそれぞれ１０００℃
（図中、線■で示す）、１１００’Ｃ（同、ｖＡＩで示
す）、１１５０℃（同、線］１で示ｔ） における処理
時間と表面電荷Ｎｓ ｓ （ｃｍ−”、 ｅｖ−’）
の関係を示す。
（図中、線■で示す）、１１００’Ｃ（同、ｖＡＩで示
す）、１１５０℃（同、線］１で示ｔ） における処理
時間と表面電荷Ｎｓ ｓ （ｃｍ−”、 ｅｖ−’）
の関係を示す。
第１図から明らかなように、線■及び線■で示した１１
００℃及び１１５０℃のｒＲアニール処理を施した本発
明によるサンプルのＮｓｓ値は、線■で示した１０００
℃処理サンプルのＮｓｓ値よりも低くより優れた界面特
性を有することがわかる。また１１００℃以上のＩＲア
ニール処理を施した本発明によるサンプルのＮｓｓ値は
、瞬間的に０．６〜ｔｘｔ Ｏ” ａｍ −” 、ｅｖ
−’となり、処理時間Ｏで示されるＰＯＡ処理無しのサ
ンプル（Ｎｓ Ｓｓ−！５．！３ｘｉ Ｏ” ｃｍ −
” 、ｅｖ−’）と比較して１１５〜１／１０に低減さ
れていることがわかる。
００℃及び１１５０℃のｒＲアニール処理を施した本発
明によるサンプルのＮｓｓ値は、線■で示した１０００
℃処理サンプルのＮｓｓ値よりも低くより優れた界面特
性を有することがわかる。また１１００℃以上のＩＲア
ニール処理を施した本発明によるサンプルのＮｓｓ値は
、瞬間的に０．６〜ｔｘｔ Ｏ” ａｍ −” 、ｅｖ
−’となり、処理時間Ｏで示されるＰＯＡ処理無しのサ
ンプル（Ｎｓ Ｓｓ−！５．！３ｘｉ Ｏ” ｃｍ −
” 、ｅｖ−’）と比較して１１５〜１／１０に低減さ
れていることがわかる。
第２図は上述したと同様に成長させたＳｉｎ。
膜のＰＯＡ処理をウェットＯ，（図中、線■で示した）
及びドライＯｔ （同、線■で示した）の雰囲気中、１
０００℃の電気炉で行った比較例であるがｌＸＩ Ｑ’
ａｍ −” 、 ａｙ−’のＮｓｓを得るには６０
分以上を要しており、この条件では三次元素子接合や微
細ＭＯ５でのウェル層、チャネルストップ領域等、ゲー
ト酸化膜成長時にすでに形成されている接合は大きく再
分布してしまい、これに比べて第１図における線！及び
線■で示した本発明によるサンプルは瞬間的にＮｓｓ値
がｌＸｌ０−”ｃｏｗ −” 、ｅｖ−’以下に低下し
、短時間のＩＲアニール処理による本発明によれば膜特
性が著しく改善されることが明らかである。
及びドライＯｔ （同、線■で示した）の雰囲気中、１
０００℃の電気炉で行った比較例であるがｌＸＩ Ｑ’
ａｍ −” 、 ａｙ−’のＮｓｓを得るには６０
分以上を要しており、この条件では三次元素子接合や微
細ＭＯ５でのウェル層、チャネルストップ領域等、ゲー
ト酸化膜成長時にすでに形成されている接合は大きく再
分布してしまい、これに比べて第１図における線！及び
線■で示した本発明によるサンプルは瞬間的にＮｓｓ値
がｌＸｌ０−”ｃｏｗ −” 、ｅｖ−’以下に低下し
、短時間のＩＲアニール処理による本発明によれば膜特
性が著しく改善されることが明らかである。
実施例２
実施例１と同じＣＺ （１００）ｎｔｙｐｅ２〜３ｏｈ
ｍ−備のＳｉ基板を用い、約１５０人の薄い５ｉＯｚ膜
を形成した。その後Ｎ、雰囲気中で１１００℃、１０秒
のＩＲアニールによるＰＯＡ処理を行った場合の耐圧分
布を第３図に示した。
ｍ−備のＳｉ基板を用い、約１５０人の薄い５ｉＯｚ膜
を形成した。その後Ｎ、雰囲気中で１１００℃、１０秒
のＩＲアニールによるＰＯＡ処理を行った場合の耐圧分
布を第３図に示した。
また比較例として、同様のＳｉＯ，膜を９００℃スチー
ム処理したものの耐圧分布を第４図に示した。第３図及
び第４図はともに横軸に膜破壊のためにかけた電場、縦
軸に破壊割合をとっている。
ム処理したものの耐圧分布を第４図に示した。第３図及
び第４図はともに横軸に膜破壊のためにかけた電場、縦
軸に破壊割合をとっている。
第３図に示される本発明による試料は、図中（イ）で示
される破壊電磁場９〜１０ Ｍ Ｖ ／ｃｍ付近で集中
的に膜破壊が起きており、第４図に示される比較試料の
図中（ロ）で示される８、５〜９．５ＭＶ／ｃｍに比べ
、高電磁場側に移動していることがわかる。また、本発
明によるＩＲアニール処理したものの方が耐圧分布の集
中性がみられ、ウェハの面内均一性が向上していること
がわかる。
される破壊電磁場９〜１０ Ｍ Ｖ ／ｃｍ付近で集中
的に膜破壊が起きており、第４図に示される比較試料の
図中（ロ）で示される８、５〜９．５ＭＶ／ｃｍに比べ
、高電磁場側に移動していることがわかる。また、本発
明によるＩＲアニール処理したものの方が耐圧分布の集
中性がみられ、ウェハの面内均一性が向上していること
がわかる。
なお、上記ＩＲアニール処理の雰囲気はＮ２中の他、０
□中、Ｎ ｚ ＋ Ｏを中及びＡｒ中等で行うことがで
きる。また、ＩＲ加熱は、高出力のハロゲンランプ光の
他に９−１０μｍ波長ＣＯｔレーザー光照射によって５
ｔ−０の固有吸収ピークとマツチングさせＳｉＯ，／Ｓ
ｔ界面を瞬間的に加熱しても良い。
□中、Ｎ ｚ ＋ Ｏを中及びＡｒ中等で行うことがで
きる。また、ＩＲ加熱は、高出力のハロゲンランプ光の
他に９−１０μｍ波長ＣＯｔレーザー光照射によって５
ｔ−０の固有吸収ピークとマツチングさせＳｉＯ，／Ｓ
ｔ界面を瞬間的に加熱しても良い。
上述したように、本発明によれば、高温、短時間の制御
性の極めてすぐれたＩＲアニール炉を用いてＰＯＡ処理
することにより、下地接合を変化する事な（Ｓ ｉ Ｏ
，膜の特性の改善が達せられる。
性の極めてすぐれたＩＲアニール炉を用いてＰＯＡ処理
することにより、下地接合を変化する事な（Ｓ ｉ Ｏ
，膜の特性の改善が達せられる。
第１図は、本発明に係る実施例におけるｒＲアニール処
理時間とＮｓｓとの関係を示す図である。 第２図は比較例のＰＯＡ処理時間とＮｓｓとの関係を示
す図である。第３図は本発明にかかる実施例におけるＩ
Ｒアニール処理試料の耐圧分布を示す図であり、第４図
は比較例の耐圧分布を示す図である。 ■・・・・・・１１００℃でＩＲアニール処理した試料
■・・・・・・１１５０℃で！Ｒアニール処理した試料
■・・・・・・１０００℃でＩＲアニール処理した試料
■・・・・・・ウェット０２中でＰＯＡ処理した試料■
・・・・・・ドライｏ２中でＰＡＯ処理した試料（イ）
・・・・・・本発明による試料の集中膜破壊部分（ロ）
・・・・・・比較試料の集中膜破壊部分Ａｎｎｅａｌ
ｔｉｍｅ （ｓｅｃ） フイ９ドＢ月１；保月Ｒア：−２ン（巧Ｕ呼間ヒＮ５ｓ
−八ａ係図第１図 Ｎｚ−Ａｎｎｅａｌ ｔｉｍｅ （ｍｉｎ）ｒｚｑ交θ
１１のＰＯＡ、Ｉ！デ艷す千閤ビＮｓｓりろσ係３第２
図
理時間とＮｓｓとの関係を示す図である。 第２図は比較例のＰＯＡ処理時間とＮｓｓとの関係を示
す図である。第３図は本発明にかかる実施例におけるＩ
Ｒアニール処理試料の耐圧分布を示す図であり、第４図
は比較例の耐圧分布を示す図である。 ■・・・・・・１１００℃でＩＲアニール処理した試料
■・・・・・・１１５０℃で！Ｒアニール処理した試料
■・・・・・・１０００℃でＩＲアニール処理した試料
■・・・・・・ウェット０２中でＰＯＡ処理した試料■
・・・・・・ドライｏ２中でＰＡＯ処理した試料（イ）
・・・・・・本発明による試料の集中膜破壊部分（ロ）
・・・・・・比較試料の集中膜破壊部分Ａｎｎｅａｌ
ｔｉｍｅ （ｓｅｃ） フイ９ドＢ月１；保月Ｒア：−２ン（巧Ｕ呼間ヒＮ５ｓ
−八ａ係図第１図 Ｎｚ−Ａｎｎｅａｌ ｔｉｍｅ （ｍｉｎ）ｒｚｑ交θ
１１のＰＯＡ、Ｉ！デ艷す千閤ビＮｓｓりろσ係３第２
図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に酸化雰囲気中で酸化膜を形成し、 その後高温でＩＲ加熱法により加熱処理を 施した、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147049A JPH0770535B2 (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147049A JPH0770535B2 (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634624A true JPS634624A (ja) | 1988-01-09 |
| JPH0770535B2 JPH0770535B2 (ja) | 1995-07-31 |
Family
ID=15421343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61147049A Expired - Lifetime JPH0770535B2 (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770535B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02248047A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JPH02248045A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JPH02248046A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| WO2008149487A1 (ja) * | 2007-05-29 | 2008-12-11 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP2012503313A (ja) * | 2008-09-16 | 2012-02-02 | 東京エレクトロン株式会社 | 誘電材料処理システム及び当該システムの操作方法 |
| US8895942B2 (en) | 2008-09-16 | 2014-11-25 | Tokyo Electron Limited | Dielectric treatment module using scanning IR radiation source |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012737A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 窒化シリコン膜の製造方法 |
| JPS62282430A (ja) * | 1986-05-30 | 1987-12-08 | Citizen Watch Co Ltd | Ｓｏｉ素子の形成方法 |
-
1986
- 1986-06-25 JP JP61147049A patent/JPH0770535B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012737A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 窒化シリコン膜の製造方法 |
| JPS62282430A (ja) * | 1986-05-30 | 1987-12-08 | Citizen Watch Co Ltd | Ｓｏｉ素子の形成方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02248047A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JPH02248045A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JPH02248046A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| WO2008149487A1 (ja) * | 2007-05-29 | 2008-12-11 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP2008300435A (ja) * | 2007-05-29 | 2008-12-11 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| US8053334B2 (en) | 2007-05-29 | 2011-11-08 | Shin-Etsu Handotai Co., Ltd. | Method for forming silicon oxide film of SOI wafer |
| JP2012503313A (ja) * | 2008-09-16 | 2012-02-02 | 東京エレクトロン株式会社 | 誘電材料処理システム及び当該システムの操作方法 |
| US8895942B2 (en) | 2008-09-16 | 2014-11-25 | Tokyo Electron Limited | Dielectric treatment module using scanning IR radiation source |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770535B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857802B2 (ja) | ２個の物体を一体に連結する方法 | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| JPS6369238A (ja) | 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法 | |
| JPH01129460A (ja) | 薄膜トランジスタの製造方法 | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| JPS634624A (ja) | 半導体装置の製造方法 | |
| JPS6245129A (ja) | 半導体装置の製造方法 | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPS6223453B2 (ja) | ||
| JPH07321061A (ja) | 半導体装置の製造方法 | |
| JPH0242725A (ja) | 半導体装置の製造方法 | |
| JP3033376B2 (ja) | 半導体装置の製造方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JP2000150508A (ja) | 半導体素子の絶縁膜形成方法 | |
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH023539B2 (ja) | ||
| JP3041114B2 (ja) | 酸窒化膜層の絶縁膜形成方法 | |
| JPH043978A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS5837919A (ja) | 半導体装置の製造方法 | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| KR100398621B1 (ko) | 반도체소자의 게이트산화막 제조방법 | |
| JPH0442927A (ja) | 半導体装置の製造方法 | |
| KR970009864B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |