JPS63229842A

JPS63229842A - 表面実装用パツケ−ジ

Info

Publication number: JPS63229842A
Application number: JP6518687A
Authority: JP
Inventors: Masanori Kawade; 川出　雅徳; Yoshinori Takasaki; 義徳高崎
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1987-03-19
Filing date: 1987-03-19
Publication date: 1988-09-26
Anticipated expiration: 2010-08-16
Also published as: JPH0777243B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、各種の半導体素子を搭載して使用される半導
体パッケージに関し、特にプリント配線板上に高密度に
実装される、チップキャリア型の表面実装用パッケージ
に関するものである。

（従来の技術）表面実装用パッケージとしては、第４図に示したような
チップキャリア、あるいは第５図に示したようなフラッ
トパッケージが知られている。近年の半導体素子はその
高集積化が進み、それに伴なってこの種の半導体素子を
搭載するためのパッケージについても、多数の入出力端
子が必要とされるようになってきている。

従来のチップキャリア及びフラットパッケージは、半導
体素子を搭載した基材の外周にしか入出力端子を配列し
ておらず、入出力端子が２００以トのものになると、パ
ッケージが大面積化しプリント配線板に対する実装密度
が低下してしまうという問題があった。このような高端
子数のパッケージについては、第６図に示したようなピ
ングリットアレイか適している。

ところが、ピングリッドアレイにおいては、これが実装
されるプリント配線板には、パッケージに配置された導
体ピンが挿入されるべき多数のスルーホールを有してい
ることが条件となるため、当該プリント配線板に多大な
スルーホール加工を施こさなければならないだけでなく
、当該プリント配線板側の実装密度か多数のスルーホー
ルの分だけ低くなる。

このような問題と、前述した半導体素子自体の高密度化
に伴なって、プリント配線板の表面に形成した導体回路
に、電子部品を直接接続する表面実装方式が増加してき
ている。

最近、このような表面実装用パッケージにおいて、多数
の入出力端子を設け、高密度な実装を目的とした実装方
法としては、第７図に示したようなチップキャリアの実
装方法が開示されている。

（特開昭６０−４９６９７号公報）これは、チップキャリア（２１）のプリント配線板（３
１）への接続用導体バッド（２４）を、チップキャリア
（２１）の底面内側に形成したことにより、小形で高密
度な実装を可俺としたものである。

しかし、前述のチップキャリアを含め、従来のチップキ
ャリアにおいては、プリント配線板への接続方法に問題
がある。従来の接続方法は、チップキャリアの導体パッ
ドとそれに対応するプリント配線板の導体バットとの間
に、直接半田を溶融させて接続していたため、チップキ
ャリアに搭載された半導体チップの発熱により、チップ
キャリア及びプリント配線板の温度が上昇し、チップキ
ャリアとプリント配線板との熱膨張率及び熱容量の差に
よって、チップキャリアとプリント配線板とを接続して
いる半田に歪を生じ、時間の経過とともにその部分で接
続不良が発生するようになる。このような問題を解決す
るために、第８図に示したようなチップキャリアの実装
方法が開示されている。（特開昭６０−８９９４号公報
）これは、チップキャリア（２１）とプリント配線板（
３１）との間に、接続用半田（２２）より高さあるいは
粒径が小さく、且つ融点が前記半田（２２）より高い金
属部材（２３）を介在させ、チップキャリア（２１）と
プリント配線板（３１）との接続高さを制御したことに
よって、前記半田（２２）にかかる剪断応力を小さくし
、接続不良を減少させたものである。

しかしながら、この実装方法において、チップキャリア
とプリント配線板との間に介在させた金属部材は、チッ
プキャリアとプリント配線板との導通を目的としておら
ず、前述した高密度実装の要望に対しては不適であった
。

（発明が解決しようとする問題点）本発明は、前述した２つの問題点、すなわち従来のチッ
プキャリアでは、基材の外周にしか入出力端子を配列し
ていないため、多数の入出力端子を必要とする場合、プ
リント配線板への実装密度が低下してしまうという問題
点と、プリント配線板への実装方法において、従来の方
法ではチップキャリア側の導体パッドとそれに対応する
プリント配線板側の導体パットとを、直接半田により接
合するため、チップキャリアとプリント配線板の熱膨張
率及び熱容量の差によって、半導体チップ動作中の発熱
により接合半田に物理的障害が生じ、接続不良を起こし
やすいという問題点との両方を同時に解５株しようとす
るものである。

（問題点を解決するための手段）以上のような問題点を解決するために本発明が採った手
段は、第１図〜第３図に示した実施例に従つて説明する
と、半導体素子（８）を搭載してプリント配線板（１１
）上に実装される表面実装用パッケージであって、この
表面実装用パッケージの基材の、前記プリント配線板（
１１）上に形成された導体パッド（１２）に対応する位
置に、スルホール（４）及び前記基材の端面に位置する
側面スルホール（５）を設け、前記スルホールには前記
導体パッド（１２）に半田接合される面（３ａ）をその
先端に有する導体ピン（３）を挿入し、さらに前記側面
スルホール（５）の底面及び前記導体ピン（３）の先端
に半田バンブを形成することである。

（発明の作用）本発明が以Ｅのような手段を採ることによって以下のよ
うな作用がある。

本発明による表面実装用パッケージ（１）は、プリント
配線板（！１）上に形成された導体バッド（１２）に接
合する入出力端子を、ｍ１記表面実装用パッケージ（１
）の外周及びその内側にも設けたことにより、多数の入
出力端子を必要とする表面実装用パッケージにおいて、
小形で高密度な実装が可崗となった。また、本発明によ
る表面実装用パッケージ（１）においては、前記の内側
の入出力端子を、前記表面実装用パッケージにスルホー
ル（４）を設け、とのスルホール（４）に導体ピン（３
）の一部を挿入した構造にすることにより、前記プリン
ト配線板（１１）に￥装した際、当該表面実装用パッケ
ージ（１）は、各導体ピン（３）が外に出た分だけ前記
プリント配線板（１１）とは空間（１３）ができ、これ
により前記表面実装用パッケージ（１）の熱放散性が良
好となり、前記表面実装用パッケージ（１）と前記プリ
ント配線板（１１）との熱膨張率及び熱容贋の差によっ
て生じていた接合半田の歪が小さくなり、その部分での
接続不良が少なくなる。

（実施例）次に、本発明を図面に示した具体的な実施例に基づいて
詳細に説明する。第１図には本発明に係る表面実装用パ
ッケージ（１）の縦断面図か示しである。

この表面実装用パッケージ（１）は、基材（７）にスル
ーホール（４）と側面スルーホール（５）を形成し、前
記スルーホール（４）には導体ピン（３）を挿入し、前
記側面スルーホール（５）の底面及び前記導体ピン（３
）の先端にバンブ（２）を形成したものである。

実施例１ｔ５１図において、基材（７）は、ガラスエポキシ基板
を使用し、導体ピン（３）は、リン青銅によって形成し
たものを使用した。この導体ピン（３）は、第２図（Ａ
）に示したように、基材（７）側の各スルーホール（４
）に挿入されるための挿入部（３Ｃ）と、ピン中央付近
には、前記挿入ｆｆ１ｉ（３Ｃ）より大径の鍔（３ｂ）
、さらにプリント配線板（１１）上に形成された導体パ
ッド（１２）に半田接合されるための接合面（３ａ）か
らなっている。前記挿入部（３Ｃ）には、前記スルーホ
ール（４）へ容易に挿入するために、テーパー面を施し
た。前記鍔（３ｂ）は、前記挿入部（３Ｃ）より大径で
あるため、前記スルーホール（４）に前記導体ピン（３
）を挿入した際に、前記鍔（３ｂ）により前記導体ピン
（３）が係止され、第３図に示した空間（１３）の分だ
け前記基材（７）はプリント配線板（１１）から離れた
構造となる。バンプ（２）は、本実施例において、５ｎ
６０％の溶融半田に浸漬することによって形成したもの
である。

実施例２第１図において基材（７）は、ガラストリアジン基板を
使用し、導体ピン（３）は、コバールによって形成した
ものを使用した。この導体ピン（３）は、第２図ＣＢ）
に示したように、基材（７）側の各スルーホール（４）
に挿入されるための挿入部（３ｃ）と、前記挿入部（３
ｃ）より大径の支柱部（３ｄ）からなっており、この支
柱部（３ｄ）の図示下側面（３ａ）が接合面となってい
る。バンプ（２）は、実施例１と同様にして形成したも
のである。

実施例３第１図において基材（７）は、ガラスポリイミド基板を
使用し、導体ピン（３）は、４２７０イによって形成し
たものを使用した。この導体ピン（コ）は、第２図（Ｃ
）に示したように、基材（７）側の各スルーホール（４
）に挿入されるための挿入部（３ｃ）と、前記挿入部（
３ｃ）より大径の支柱部（３ｅ）からなっており、この
支柱部（３ｅ）の図示下側面（３ａ）か接合面となって
いる。ハンプ（２）は、実施例１と同様にして形成した
ものである。

（発明の効果）第３図は、本発明による表面実装用パッケージ（１）に
、半導体素子（８）をダイボンディング及びワイヤーボ
ンディングを経てエポキシ樹脂（１０）で封市した状態
の表面実装用パッケージを、プリント配線板（ｉｔ）に
実装した状態の縦断面図である。

第３図に示したように、本発明による表面実装用パッケ
ージ（１）とプリント配線板（１１）とは、前記導体ピ
ン（３）を介して空間（１３）が形成され、この空間（
１３）により半導体素子（８）の動作中に発生する熱を
放散しやすくするため、前記表面実装用パッケージ（１
）と前記プリント配線板との熱膨張率及び熱容量の差に
よって生じる接合部（１４）での歪による接続不良か少
なくなり、高信頼度の表面実装を行うことができろ。ま
た、表面実装用パッケージ（１）をプリント配線板（１
１）に半田接合によって実装した場合、そのフラックス
やフラックス残渣の除去が容易にてきる。さらに、本発
明による表面実装用パッケージにおいては、入出力端子
を基材（７）の外周だけでなく、その内側にも配置した
ことによって、多数の入出力端子を必要とするパッケー
ジにおいても表面実装が可能となった。

【図面の簡単な説明】

第１図は本発明による表面実装用パッケージの縦断面図
、第２図（Ａ）はこの表面実装用パッケージに使用され
る導体ピンの拡大斜視図、第２図（Ｂ）はこの表面実装
用パッケージに使用される別の導体ピンの拡大斜視図、
第２図（Ｃ）はこの表面実装用パッケージに使用される
さらに別の導体ピンの拡大斜視図、第３図は本発明によ
る表面実装用パッケージに半導体素子を搭載しプリント
配線板に実装した状態の縦断面図、第４図〜第６図は従
来のパッケージをそれぞれ示す縦断面図、第７図及び第
８図はそれぞれ従来のチップキャリア搭載方法の一実施
例を示す縦断面図である。符号の説明（１）・・・本発明による表面実装用パッケージ、（２
）、（２２）・・・半田、（３）導体ピン、（３ａ　）
　＝接合面、（３ｂ　）−・・鍔、　（３ｃ）＝−挿入
部、（：１ｄ）（３ｅ）・・・支柱部、（４）・・・ス
ルーホール、（５）・・・側面スルーホール、（６）・
・・半導体搭載用凹部、（７）・・・基材、（８）−・
・半導体素子、（９）・・・ボンディングワイヤー、（
１０）　−・・封ＩＥ用エポキシ樹脂、（１１）、（：
１１）・・・プリント配線板、（１２）、（２４）　、
（：１２）・・・導体バッド、（Ｉ３）・・・空間、（
１４）・・・接合部、（２１）−・・チップキャリア、
（２３）・・・金属部材。第４図第５図第６図第７図　　　　　　　　第８図

Claims

【特許請求の範囲】

半導体素子を搭載してプリント配線板上に実装される表
面実装用パッケージであって、この表面実装用パッケー
ジの基材の、前記プリント配線板上に形成された導体回
路の接続部に対応する位置に、スルーホールと前記基材
の端面に位置する側面スルホールを設け、前記スルーホ
ールには接合される面をその先端に有する導体ピンを挿
入し、前記側面スルーホールの底面及び前記導体ピンの
先端にバンプを形成したことを特徴とする表面実装用パ
ッケージ。