JPS63111727A - Analog-digital converter - Google Patents
Analog-digital converterInfo
- Publication number
- JPS63111727A JPS63111727A JP25705786A JP25705786A JPS63111727A JP S63111727 A JPS63111727 A JP S63111727A JP 25705786 A JP25705786 A JP 25705786A JP 25705786 A JP25705786 A JP 25705786A JP S63111727 A JPS63111727 A JP S63111727A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- comparators
- input
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ/ディジタル(^/D)変換器、特に
映像信号処理装置に於けるA/D変換器に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an analog/digital (^/D) converter, particularly an A/D converter in a video signal processing device.
従来、映像信号などの広帯域信号のA/D変換器として
は、全並列型が多く用いられてきた。Conventionally, all-parallel type A/D converters for wideband signals such as video signals have often been used.
しかしながら、全並列型のA/D変換器では、高速変換
が可能であるが、nビットのA/D変換器を構成する為
には2n−1個の高精度の比較器を使用しなければなら
ず、したがってビット数の多いものは高価でありた。However, although high-speed conversion is possible with a fully parallel A/D converter, 2n-1 high-precision comparators must be used to configure an n-bit A/D converter. Therefore, devices with a large number of bits were expensive.
人間の視覚や聴覚は入力(光、音)レベルに対して直線
的ではなく、低レベルの入力に対しては高い分解能を持
つが、高レベルの人力に対しては、分解能が低下する。Human vision and hearing are not linear with respect to the level of input (light, sound); they have high resolution for low-level inputs, but the resolution decreases for high-level human inputs.
例えば視覚の場合、誤差の検知限は人力レベルに対して
1%程度であると言われている。For example, in the case of vision, the detection limit for errors is said to be about 1% compared to human power.
そこで、本発明では、以上のことを考慮して、映像信号
のA/D変換に際して、信号レベルに応じてA/D変換
の分解能を可変とする事により比較器の個数を大幅に削
減した全並列型のA/D変換器を実現しA/D変換器の
小型化、低消費電力化およびローコスト化を可能とする
ことを目的とし、そのために、基準電圧と入力信号とを
比較してA/D変換する手段と、手段に与える基準電圧
を入力信号レベルに応じて変更する手段とを具える。Therefore, in consideration of the above, in the present invention, when A/D converting a video signal, the resolution of A/D conversion is made variable according to the signal level, thereby significantly reducing the number of comparators. The purpose is to realize a parallel type A/D converter and make it possible to reduce the size, power consumption, and cost of the A/D converter. /D conversion means, and means for changing the reference voltage applied to the means according to the input signal level.
本発明は、入力信号レベルに応じてA/D変換のための
基準電圧を変更する。The present invention changes the reference voltage for A/D conversion according to the input signal level.
第1図は本発明の実施例を示す。本実施例は分解能を決
定する第1ステージ100と、第1ステージ100によ
り決定された分解能により^/D変換を行なう第2ステ
ージ200とに大別される。FIG. 1 shows an embodiment of the invention. This embodiment is roughly divided into a first stage 100 that determines the resolution and a second stage 200 that performs ^/D conversion based on the resolution determined by the first stage 100.
第1図に示すように、入力端子10に入力されたアナロ
グ信号(映像信号)は、ダイナミックレンジ決定の為の
基準電圧入力端子11の基準電圧VRcr及び抵抗R1
,R2,R3,R4,およびR5により分圧された各分
圧基準電圧と、比較器17゜18、19.20および2
1により各々比較され、各々の比較出力は、エンコーダ
22に入力される。23゜24、25.および26はバ
ッファアンプであって、各分圧基準電圧を増幅する。2
7.28.29および30は半導体スイッチであって、
後述する選択信号によって、バッファアンプ23〜26
のうちの1つを選択して、その出力(分圧基準電圧)を
第2ステージ200に入力する。As shown in FIG. 1, the analog signal (video signal) input to the input terminal 10 is connected to the reference voltage VRcr of the reference voltage input terminal 11 and the resistor R1 for determining the dynamic range.
, R2, R3, R4, and R5, and comparators 17, 18, 19, 20, and 2.
1 and each comparison output is input to the encoder 22. 23°24, 25. and 26 are buffer amplifiers that amplify each divided reference voltage. 2
7.28.29 and 30 are semiconductor switches,
Buffer amplifiers 23 to 26 are selected by selection signals to be described later.
One of them is selected and its output (divided reference voltage) is input to the second stage 200.
エンコーダ22では、各比較器17〜21からの比較出
力信号により入力アナログ信号電圧のレベルを判定し、
人力アナログ信号電圧のレベルよりも大きな分圧基準電
圧の中で最小のものを半導体スイッチ27.28.29
.および30のうち 1つを選択信号51〜S4により
択一的に選択する事により、第2ステージ200の基準
電圧VRI!F’ として同ステージ200に入力する
。又エンコーダ22は、基準電圧レベルの情報を第2ス
テージ200のエンコーダ30に信号Bφ、 Blおよ
びOVFによりて入力する。信号OVFはオーバフロー
のあったことの情報を、又信号Bφ、61は、その組合
せによりスイッチ27〜30のうちのどれが選択された
かの情報をそれぞれ送る。The encoder 22 determines the level of the input analog signal voltage based on the comparison output signals from each of the comparators 17 to 21,
27.28.29 The smallest of the divided reference voltages larger than the level of the human-powered analog signal voltage is selected by the semiconductor switch 27.28.29
.. By selectively selecting one of 30 and 30 using the selection signals 51 to S4, the reference voltage VRI! of the second stage 200! It is input to the same stage 200 as F'. The encoder 22 also inputs reference voltage level information to the encoder 30 of the second stage 200 using signals Bφ, Bl and OVF. The signal OVF sends information that an overflow has occurred, and the signal Bφ, 61 sends information as to which of the switches 27 to 30 is selected by the combination thereof.
第2ステージ200は従来と同じ全並列型A/D変換器
を構成する。すなわち第1ステージ100により決定さ
れた基準電圧VREF’を所要数の抵抗「1〜rmによ
り分・注し、その各々の電圧と入力アナログ信号とを所
要数の比較器c1〜cmにより比較して、エンコーダ3
0にその比較結果を入力する。エンコーダ30では、各
比較器からの信号と第1ステージからの信号(OVF、
Bl、 Bφ)とにより、その出力値(人力アナロ
グ信号電圧に対応するディジタル電圧値)を決定して、
その値を出力端子1000に送り出す。The second stage 200 constitutes the same fully parallel A/D converter as the conventional one. That is, the reference voltage VREF' determined by the first stage 100 is divided and injected through a required number of resistors "1~rm," and each voltage is compared with the input analog signal using a required number of comparators c1~cm. , encoder 3
Input the comparison result in 0. In the encoder 30, the signals from each comparator and the signals from the first stage (OVF,
Bl, Bφ), determine the output value (digital voltage value corresponding to the human analog signal voltage),
The value is sent to the output terminal 1000.
以上によれば、入力アナログ信号に対する分解能を4段
階に切換えることができ、例えば総合で8ビツトのダイ
ナミックレンジを得る為には、全部で比較器は69個で
済み、同じダイナミックレンジを得るために従来は比較
器が255個必要であったのに比べて、約属となり、小
型でローコストの高速A/D変換器が実現出来る。According to the above, the resolution for the input analog signal can be switched in four stages. For example, in order to obtain a total dynamic range of 8 bits, a total of 69 comparators are required, and in order to obtain the same dynamic range, Compared to the conventional method, which required 255 comparators, this number is reduced, and a small, low-cost, high-speed A/D converter can be realized.
なお、以上の説明においては、第1ステージ100でダ
イナミックレンジを4つに等分した場合について説明し
たが、これは4つである必要はなく、いくつに分けても
構わない。又等分する必要もなく、分解能の切り換り点
は抵抗81〜R5により任意に設定する事が可能である
。Note that in the above description, a case has been described in which the dynamic range is divided into four equal parts in the first stage 100, but this does not have to be four parts and may be divided into any number of parts. Further, there is no need to divide the image into equal parts, and the resolution switching point can be arbitrarily set using the resistors 81 to R5.
以上説明したように本発明によれば、少ない比較器数で
広帯域信号をA/D変換することができる。As explained above, according to the present invention, a wideband signal can be A/D converted with a small number of comparators.
第1図は本発明の実施例を示す回路図である。
lO・・・アナログ入力端子、
11・・・基準電圧入力端子、
12〜16・・・基準電圧分圧用抵抗、17〜21.
c+ 〜cm +++電圧比較器、23〜26・・・
バッファ、
27〜30・・・アナログスイッチ、
22、30・・・エンコーダ、
r1〜rm・・・基準電圧分圧用抵抗、1000・・・
出力端子、
100・・・第1ステージ、
200・・・第2ステージ。FIG. 1 is a circuit diagram showing an embodiment of the present invention. lO...Analog input terminal, 11...Reference voltage input terminal, 12-16...Reference voltage dividing resistor, 17-21.
c+ ~cm +++ voltage comparator, 23~26...
Buffer, 27-30... Analog switch, 22, 30... Encoder, r1-rm... Reference voltage dividing resistor, 1000...
Output terminal, 100...first stage, 200...second stage.
Claims (1)
、 該手段に与える前記基準電圧を入力信号レベルに応じて
変更する手段とを具えたことを特徴とするA/D変換器
。[Claims] The invention is characterized by comprising means for comparing a reference voltage and an input signal and performing A/D conversion, and means for changing the reference voltage applied to the means according to the input signal level. A/D converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25705786A JPS63111727A (en) | 1986-10-30 | 1986-10-30 | Analog-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25705786A JPS63111727A (en) | 1986-10-30 | 1986-10-30 | Analog-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63111727A true JPS63111727A (en) | 1988-05-17 |
Family
ID=17301138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25705786A Pending JPS63111727A (en) | 1986-10-30 | 1986-10-30 | Analog-digital converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63111727A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0243813A (en) * | 1988-08-03 | 1990-02-14 | Sharp Corp | A/d converter |
JPH0548458A (en) * | 1991-08-20 | 1993-02-26 | Sharp Corp | A/d converter circuit |
-
1986
- 1986-10-30 JP JP25705786A patent/JPS63111727A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0243813A (en) * | 1988-08-03 | 1990-02-14 | Sharp Corp | A/d converter |
JPH0548458A (en) * | 1991-08-20 | 1993-02-26 | Sharp Corp | A/d converter circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426431A (en) | Analog/digital converter | |
JPH0810830B2 (en) | Analog-digital converter | |
JPH0443718A (en) | Parallel a/d converter | |
JPS61120530A (en) | Analog/digital converter | |
JP2995599B2 (en) | Analog-to-digital conversion method | |
JPH08162956A (en) | Dual-input analog-to-digital converter using single converter module | |
US6999016B2 (en) | D/A converter and semiconductor device | |
JPS63111727A (en) | Analog-digital converter | |
JP2001345700A (en) | Analog-to-digital converter circuit | |
US20120092203A1 (en) | Analog to digital converter and signal processing system | |
US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
JPH08274642A (en) | D/a converter and device therefor | |
JPH0590965A (en) | A/d converter | |
JPH0879078A (en) | Series-parallel a/d converter | |
JPH03237821A (en) | Signal converter | |
JPH02105632A (en) | Analog/digital conversion circuit | |
JPH0243813A (en) | A/d converter | |
JPS61100026A (en) | A-d converter | |
JP2000278134A (en) | D/a converter | |
JPH06224764A (en) | A/d converter | |
JPS6166411A (en) | Analog-digital converter | |
JP2002330070A (en) | Method for compensating distortion of flash type analog digital converter | |
JPH0715331A (en) | A/d converter circuit | |
JPS6376523A (en) | Analog-to-digital converter | |
JPH0522145A (en) | A/d converter |