JPS6231069A - 記録媒体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は改良された記録フォーマットを有する記録媒
体に関するものである。

〔従来の技術〕

第１６図は例えば「最新フロッピ・ディスク装置とその
応用ノウハウＪ（ＯＱ出版）に示された従来の記録媒体
の有する記録フォーマットを示す図である。

図において（１）はデータ部、（２）はデータ部（１）
へのデータの書き込み及び読出の際のビット同期をとる
プリアンプル部で同期性の高いオー／し”Ｏ”パターン
等が使用される。（３）はデータ（１）の先頭位置を見
い出させる索引手段であり、先頭位置が確実に再生でき
るようにするため索引手段（３）は多重に配置されてい
る。データ（１）、プリアンプル部（２）　、　ｉ引手
段（３）で１つの記録フォーマット（４）を形成し、記
録媒体はこの記録フォーマット（４）を複数個有してな
る。

次に動作について説明する。

記録媒体にデータ（１）を正しく書き込む、又は読み出
すためにプリアンプル部（２）によりビット同期をとる
。ビット同期をとった後、データ（１）の先頭立置を索
引手段（３）により見い出させ、データであることを確
認した後記録媒体からデータの人出を行うのである。

〔発明が解決しようとする問題点〕

従来の記録媒体は以上のような記録フォーマット（４）
を有しているだめ、データ（１）に誤りが発生してビッ
ト同期が一度ずれると以後のデータ（１）は正しく認識
できず、又索引手段（３）も隣接して多重に配置されて
いるため誤りが索引手段（３）にまたがって生じた場合
データ（１）の先頭位置が確認できないなどの問題があ
り、誤りの発生する確率の高いデータ記録装置に対して
は従来の記録フォーマット（４）を有する記録媒体を使
用することができない等の問題点があった・ この発明は上記の問題点を解消するためになされたもの
で、誤りの発生する確率の高いデータ記録再生装置にお
いても安定したビット同期を行い、かつデータの先頭位
置を確実に知ることができる記録フォーマットを有する
記録媒体を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る記録媒体は、情報を書き込むまたは読み
出すだめの複数の基準領域からなるデータ部１基準領域
の先頭部に付加され上記基準領域の先頭を見い出させる
第１の索引手段、この第１の索引手段と同じパターンか
らなり、上記データ部の先頭部に付加され上記データ部
の先頭を見い出させる第２の索引手段、第１．第２の索
引手段を判別し、かつ基準領域に情報を書き込むまたは
読み出すための同期をとる第１．第２のプリアンプル部
を備え、第１のプリアンプル部、第２の索引手段、第２
のプリアンプル部、第２の索引手段、データ部の順で構
成された記録フォーマットを有する。

〔作用〕

この発明における記録媒体の有する記録フォーマットは
、第１．第２のプリアンプル部で情報をデータ部に書き
込むまたは読み出すためのビット同期を行い、また第２
の索引手段でデータ部の先頭を見いだすことによりデー
タ部の同期（データ同期）を行い１第１の索引手段を基
準領域の先頭に付加する先頭部に第１の索引手段が付加
されているため、基準領域の先頭を見い出すことが容易
となり、データに誤りが生じても、基準領域内でその誤
りを防止することができる。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図はこの発明の一実施例を示す記録媒体が有する記
録フォーマット（５）である０図において、（６）は情
報を書き込むまたは読み出すための複数の基準領域、（
７）は基準領域（６）の先頭部に付加され各基準領域（
６）の先頭を見い出させる索引手段で基準領域（６）と
索引手段（７）でデータ部（８）を構成している。

（９ａ）　（ｓｂ）はデータ部（８）の先頭部に付加さ
れデータ部（８）の先頭を見い出させる索引手段、（ｔ
Ｏａ）（ｌｏｂ）は索引手段（９ａ）　（９ｂ）を判別
し、かつ基準領域（６）に情報を書き込む又は読み出す
ための同期をとるプリアンプル部である。第２図は本実
施例において用いる変調方式を示す図であり（ａ）は変
換テーブル、（ｂ）は遷移図を示す、第８図は第２図に
示された変調方式で変換されているプリアンプル部（１
０ａ）　（１０ｂ）と付近のビットパターン図でアル。

第２図で示された変調方式は、米国特許ｆｌ１６８９８
９９号１９７２年に示されたランーレングヌーリミテッ
ドコード（ＲイＮ−ＬＥＮＧＴＨ−ＬＩＭＩＴＥＤ　　
Ｃ０ＤＥ）である、この変調方式では°ｌ”と”ビとの
間に入る“Ｏｏの個数（以下ゼロランレングスと称す）
を注目すると、最小が２個で最大が７個である。この１
番目　の短い繰り返しパターン”１００１００・・・”
をプリアンプル部（ＩＱａ）に使用し、２番目に周期の
短い繰り返しパターン”ｔｏｏｏｔｏｏｏ・・・”をプ
リアンプル部（１ｏｂ）に使用する。また第２図の遷移
図が示すようにゼロランレングヌが７から２へ遷移する
ことがないため、基準領域（６）には°０”の個数が７
から２へ遷移するパターン”００１０００００００１０
０１００”は発生することはなく、よって基準領域（６
）と区別することができるためこのパターンを索引手段
（７）（９ａ）　（９ｂ）のパターンとして用いている
。

次にこの第１図で示した記録フォーマットの運用につい
て示す、第４図はこの記録フォーマット（５）の基準領
域（６）の間にある索引手段（７）によりデータのビッ
トずれを防止するノ・−ド構成図であり、図において（
ロ）は再生されたシリアルな記録フォーマット（５）の
再生信号Ａをパラレルな信号に変換するシリアルパラレ
ル変換手段、（６）はシリアルパラレル変換手段（ロ）
により変換されたパラレルな信号において索引手段（７
）だけを検出し、検出したことを検出信号Ｂとして出力
するパターン検出手段、（２）はパターン検出手段（ロ
）の検出信号Ｂを検出すると、所定の時間“１”となり
その後゛０”となるゲート信ｔＣを発生するゲート信号
発生手段、α◆はカウンタであり、ゲート信号発生手段
（至）がパターン検出手段（６）からの検出信号Ｂを検
出することができなかった場合でもゲート信号Ｃと同様
なパターンを作り出すために、所定の時間内にパルスＸ
とパルスｙを出力し・ゲート信号発生手段（至）をリセ
ット、セットする。（至）はカウンタα◆からの出力パ
ルスＸの入力により＠０”にリセットされ、パルスｙの
入力によりセットされ°ビとなる信号２を出力するフリ
ップフロップで、このフリップ７０ツブ（至）で出力さ
れる信号２で、検出信号Ｂの立ち上がりの発生回数を計
数しているカウンタａｉの計数値をリセットする。　Ｑ
ｌはゲート回路で、パターン検出手段（２）からの検出
信号Ｂの立ち上がりをカウンタαηに計数するようにし
、検出信号Ｂが出力される時点で検出することができな
い場合、信号２の立ち上がりによりカウンタＱカをリセ
ットする制御を行なう、このような構成からなるハード
ウェアの動作を示したのが第５図のフローチャート、第
６図のタイムチャートである１次に動作を説明する・初
期状態の時、カウンタαηの計数値Ｓは第５図の手順１
で示されるように０である。記録フォーマット（５）の
基準領域（６）に入るまでの処理は第５図の手順Ｓ２１
手順Ｓ８・手順Ｓ４で示されているが、第４図のハード
溝成図には示されていない。この部分の手順を説明する
と、記録フォーマツ）　（５）のプリアンプル部（１０
ａ）がまず入力されると、手順Ｓ２でこのパターンが索
引手段（９ａ）　（９ｂ）のパターンであるかどうかを
判断する。プリアンプル部（ｔｏａ）は索引手段（９ａ
）　（９ｂ）のパターンではないので、カウンタａ′ｔ
）の計数値はカウントされず、このプリアンプル部（１
０ａ）のビットパターンはＰＬＬ（フェイズロックルー
プ、図示せず）等に入力され、ビット同期を制御する１
次に索引手段（９ａ）が入力されると、手＠ｓ２で索引
手段のパターンであることが判断され、手順Ｓ８により
カウントＱηが計数される。その後、手順Ｓ４により索
引手順（９ａ）が記録フォーマットのどこに位置する索
引手段であるかを判断する。この索引手段（９ａ）はプ
リアンプル部（１０ａ）の後の索引手段であるため、こ
の後に入力されるパターンは基準領域（６）のデータ情
報ではない（ＮＯ）と手順Ｓ４において判断し、次の入
力のために待機する０次に入力されるのはプリアンプル
部（１０ｂ）であり、前述した手順に従い、ＰＬＬ（図
示せず）に入力され、ビット同期をとる。この時、手順
Ｓ４において２番目のプリアンプル部（ｔａｂ）が入力
されたことを認識する。プリアンプル部（１０ｂ　）の
入力の後、索引手段（９ｂ）が入力されるーこの索引手
段（９ｂ）は手順Ｓ２で索引手段である（ＹＥＳ）と判
断され、手順Ｓ８でカウンタＱ７）の計数値を計数する
（この時点でｓ＝２である）。この時記録フォーマット
（５）の２つめのブリゲンブル部（１ｏｂ）の後の索引
手段（９ｂ）の次に入力されるのがデータ部（８）であ
る（ＹＥＳ）ことを手順Ｓ４において認識しており、こ
のため入力されると予測されるデータ部（８）を入力端
子（１９ａ）に入力すべく待機する０次に基準領域（６
）の情報は、入力端子（１９ａ）から入力され、あらか
じめプリアンプル部（１０ａ）　。

（１ｏｂ）によりとられたビット同期により情報を記憶
部（ここでは図示していない）に記憶させる。

基準領域（６）の先頭には、データ部（８）の中でのビ
ットずれを防止し、基準領域（６）の中の情報を確実に
記憶するために基準領域との同期をとる索引手段（７）
が設けられているのであるが、これが入力端子（ｔ９ａ
）に入力されると、まず、第４図のシリアルパラレル変
換器Ｑ時により、索引手段（７）のパターンがパラレル
に変換され、パターン検出手段＠に入力される。パター
ン検出手段（２）では、入力されたビットパターンが索
引手段（７）であるかどうかを判断しく第５図・手順８
５）・索引手段（７）のパターンと判断された時、検出
信号Ｂを出力する（第６図ｂｌ）。この検出信号ＢはＡ
ＮＤゲー）　（ｌａ）を閉じる（ゲート信号発生手段（
至）の初期出力は°０”である、）ことにより出力端子
（至）が１”を出力すると共にカウンタα◆が動作を開
始し、その後すぐにゲート信号発生手段の出力が°１°
となる（第６図ｃｌ）ためにＡＮＤゲー）　（ｌａ）は
開かれ、出力端子（至）の出力は“０”となる、即ち、
検出信号Ｂの出力により・出力端子（ト）から１パルス
が出力される。この出力端子（財）からの出力が、デー
タ同期をとるための正しい基準領域の先頭信号となる。

ゲート信号発生手段（２）は所定の時間”１”を出力し
、次の検出信号Ｂが入力される時点の少し前でカウンタ
Ｑ４の出力のｚＺ　）ｐスＸによりリセットされ（手Ｊ
［ｓｇ　、　第６　図ｃ２）、次の検出信号Ｂの入力に
対し、待機する。しかし検出信号Ｂが出力されるべき時
点で出力されない場合、データ同期をとるべき信号が出
力端子（ト）から出力されない（第６図ｂ２）ことにな
る、そこでこれを補償する為に亀カウンタα◆、フリッ
プフロップ（イ）、ゲート回路Ｑｌ　、カウンタ（ロ）
からなる補償回路が設けられている（手順８９　、８ｔ
ｏ　、　Ｓｔｔ　、　Ｓｇ　）。

即ち、カウンタα→は、検出信号Ｂの出力されるべき時
点の前後にパルスＸ（第６図Ｘ１）、パルスｙ（第６図
ｙｌ　）を出力する。このパルスＸ、パルスｙは、フリ
ップフロップ（イ）により信号２（第６図Ｚｌ）を形成
する。検出信号Ｂが出力される時点で出力されない場合
（第６図ｂ２）、カウンタαηの計数値Ｓが２以上であ
ることを条件（手順８９）として、カウンタα→の出力
ｙ（第６図ｙ２）がゲート信号発生手段（至）をセット
する（手順ＳｔＯ、第６図０８）。

これにより、検出信号Ｂが出力された時と同じ動作をゲ
ート信号発生手段（至）は行ない、これと共に・カウン
タＱｆ）の計数値はリセットされ、初期状態にもどる（
手順５１ｔ）、計数値Ｓが２未満の場合は信号２による
検出信号Ｂの予測位置精度が悪くなるので、その場合は
、カウンタ（ロ）に接続されたＡＮＤゲート■に入力さ
れる信号を“ｌ”にすることにより、ゲート信号発生手
段をセットできないような構成としている（手順８１２
）。

第６図の図中Ｐの部分のタイミングは第５図のＰの一連
の手順の動作を示し、同様にＱの部分は第５図のＱの一
連の手順を、凡の部分は第５図の凡の一連の動作を示す
。図中、Ｑ、Ｈの部分の再生信号のＸ印は検出信号Ｂが
検出されないことを示している。第７図は検出信号Ｂが
正常に出力された状態のタイムチャートを示す。

第８図は基準領域（６）において索引手段と同じ状態（
第８図の図中×の部分）が発生した場合のタイムチャー
トを示し、基準領域（６）で誤って発生した検出信号す
の時点では、前述したようにゲート信号発生手段（至）
から出力されるゲート信号Ｃが°ｌ”にセットされてい
るので、出力端子（ト）からは誤った信号が出力される
ことはない、また第９図では検出信号Ｂが出力されるべ
き時点（図中×の部分）で出力されない場合であり、図
中Ｐの時点では、カウンタ（ロ）の計数値８が２以上で
あるため、補償回路（第５図の破線で囲まれたＱの部分
の手順）の動作によりゲート信号Ｃが立ち上がり（図中
ａ）ゲート信号発生手段（至）は基準領域（６）の中に
生じる誤信号に反応しないよう作動するが、計数値Ｓが
２未満であるｑの場合は、ゲート信号発生手段（至）を
リセットしたままの状態となり、早期に同期信号を、入
力して同期をとるように動作する。

第１θ図から第１５図にこの記録フォーマット（５）を
使った別の運用例を示す、第１０図は、この記録フォー
マット（５）を使用して基準領域（６）の情報を、例え
ばＲＡＭ　（ＲａｎｄａｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ
）等の記憶部器に記憶させるためのシステム構成図であ
る。図において、（財）はプリアンプル部ｃｌＯａ＞、
　（１０ｂ）によりＰＬＬ（図示せず）等でビット同期
をとったビット同期信号ｇを入力する入力端子、（２）
は入力端子（１ｓｂ）で入力した記録フォーマット（５
）の再生信号Ａの中の索引手段（９ａ）、（９ｂ）のパ
ターンを検出する検出部、（２）は索引手段（７）を検
出する検出部、（ハ）はビット同期信号ｇを計数するビ
ット計数カウンタ、（７）はカウンタ（ハ）が基準領域
（６）の長さに相等するビット数を計数した後発生する
信号を計数するデータ同期カウンタ、（１）は水晶等で
発振する発振回路、に）は発振回路に）の発振数を基準
領域（６）の長さに相等する時点毎に計数し出力するカ
ウンタ、（２）はカウンタ（ロ）の出力を計数し、デー
タ同期カウンタ（７）をプリセットするカウンタ、凶は
ＲＡＭ等の記憶部である。

以下このシヌテムの動作を説明する。

第１１図、第１２図は第１０図に示されたシヌテムの動
作時のタイムチャートである。検出部（２）で、索引手
段（９ａ）、（９ｂ）のパターンを検出するとデータ部
（８）の先頭を示す出力りが出力される。この出力りに
よってカウンタ（ハ）、に）、＠、＠を初期化（リセッ
ト）する。この後、カウンタ（ハ）は入力端子■ｐのビ
ット同期信号ｇを計数し、このビット同期信号ｇと同期
して入力端子（１９ｂ）より入力される基準領域（６）
の情報を記憶部器に書き込む、検出部（至）で索引手段
（７）のパターンが正確に検出され、検出信号ｆが出力
される。この検出信号ｆがカウンタ（ハ）をリセットし
て基準領域毎の情報を区別し、検出信号ｆと位相がπ異
なる出力信号ｊが各基準領域（６）毎に割りあてられ１
ｊをカウンタ（至）により計数する（計数値ｋ）ことで
、何番目の基準領域（６）の情報であるかをも同時に記
憶部器に入力することができる（第１２図の波形図、ｊ
、ｆ、＋（を参照）。

この時１検出部（イ）は、例えば第１８図に示すノ・−
ド構成で構成されており、検出部（２）は第１４図で示
すハード構成で構成されている。これらの検出部（２）
。

（財）は前述した第４図のノ・−ドと同様に基準領域（
６）の情報のビットずれを防止するような構成となって
いる。第１８図及び第１４図において、勾はプリアンプ
ル部（９ａ）を検出するプリアンプル検出手段、俤υは
プリアンプル部（９ｂ）を検出するプリアンプル検出手
段、に）は遅延回路、（至）は第１５図の出力信号ｄを
発生するゲート信号発生手段、弼は第１５図の出力信号
ｅを形成する波形成形手段、（至）は出力端子である。

以下検出部（財）、（至）の動作について説明する。ま
ず再生信号Ａである記録フォーマット（５）のプリアン
プル部（１０ａ）が入力端子（１９ｂ）に入力されると
、シリアルパラレル変換手段（ロ）によりパラレルな信
号に変換される。このプリアンプル部（ｔｏａ）　ｌｄ
プリアンプ〜検出手段（至）で検出され、検出信号とし
て所定の期間“０”を出力する（第１５図の／％　／ｌ
／スＢｌ）。次に索引手段（９ａ）が入力され、この索
引手段（９ａ）のパターンがパターン検出手段（２）で
検出されると、検出信号°Ｏ”が出力される。以上の２
つの条件により、ＡＮＤゲー）　（１０１）が閉じて遅
延回路（イ）に信号を入力する。索引手段（９ａ）の後
に入力されるプリアンプル部（ｔａｂ）は、プリアンプ
ル検出手段０１１で検出され、１０”の信号が出力され
、その後索引手段（９ｂ）がパターン検出手段（２）で
検出される（第１５図パルスＢ２）ことでＡＮＤゲー）
　（１０２）が閉じる。このＡＮＤゲート（１０２）が
閉じたこと又は遅延回路の出力のどちらかによりデータ
部（８）の先頭を示す信号りが出力される。このような
構成にすることにより、索引手段（９ａ）　、（９ｂ）
のどちらか一方が検出できればデータ部（８）の先頭を
示す信号りを出力することができる。また、プリアンプ
ル部（１０ａ）、（１０ｂ）はプリアンプル検出手段（
７）、姐）で検出される以外にＰＬＬ等にビット同期を
正確にとるために入力される。データ部（８）の中の索
引手段（７）を誤りなく検出する回路である検出部（至
）は入力端子（１９ｂ）から入力された索引手段（７）
をパターン検出手段（２）で検出すると検出信号Ｂ（第
１５図パルスｌ以下パルスｌと称する）を出力する。

このパルスｌはＡＮＤゲー）　（１０８）とゲート信号
発生手段（１０４）に入力される。ゲート信号発生手段
（１０４）はこのパルスｌの入力前にリセットされた状
Ｂ（第１５図ｍ２）であり、ゲート信号発生手段（至）
の出力ｄもリセットされた状態（第１５図ｍ２）である
ので、ＡＮＤゲー）　（１０５）の端子（１０５ａ）は
”０“となっており、端子（ｔｏｓｂ）に入力されるパ
ルスｌが直接出力端子から出力される。（第１５図ｍ２
）パルスｌのゲート信号発生手段（１０４）への入力に
より、ゲート信号発生手段（１０４）の出力Ｃは立ち上
がり（第１５図ｍ２　）その後すぐにゲート信号発生手
段−の出力ｄも、パルスｌが入力されたＡＮＤゲート（
１０５）の出力により立ち上がる（第１５図ｎ２）。こ
の後ゲート信号発生手段（ｌｏ４）（至）は、検出信号
Ｂが発生する即ち索引手段（７）が検出されると予測さ
れる時点で立ち上がり、次の索引手段（７）が検出され
る前にリセットされる。しかし第１５図のｘｔの時点で
検出信号Ｂが出力されない時、ゲート信号発生手段（至
）はリセットした状態で次の検出信号Ｂが入力されるの
を待機しく第１５図ｍ４）、ゲート信号発生手段−は検
出信号Ｂが発生すると予測される周期で°０°→”１”
、“ｌ”→“０“と変化する。この後、基準領域（６）
のＸ２の時点（第１５図）で索引手段（７）と同じパタ
ーン（第５図ｑｌ）が発生してもゲート信号発生手段（
１０４）　、　ｆａｌの両方がリセットされていなけれ
ば出力端子−からは、パルス状の出力は出力されず誤っ
た検出信号Ｂである出力ｑは出力されない。またゲート
信号発生手段（１０４）が”０”でゲート信号発生手段
間が“ｌ“の状態（第１５図ｍ４゜ｎ４）の時、検出信
号Ｂが出力される時を異常状態とし、この状態の時の正
しい時点での検出信号Ｂを検出するために補償回路（ロ
）を設けている。これにより、異常状態発生の時、出力
信号ｅをリセット（第１５図ｒ）し、ゲート信号発生手
段（ハ）の出力ｄが“ｌ”の時でもＯＲゲート（１０６
）を閉じることにより、正しい時点での検出信号Ｂを出
力端子μｓから出力するのである。

なお本実施例では変調方式を第２図の変換テーブルに従
う例を示したが、変調方式はいがなるものであっても適
用することができる。また本実施例では索引手段（９ａ
）、（９ｂ）を２回記録する記録フォーマットを示した
が、８回４回と多重化して記録してもよい。

〔発明の効果〕

以上のようにこの発明によれば、記録媒体が第１のプリ
アンプル部、第２の索引手段、データ部の順で構成され
た記録フォーマットを有し、さらに基準領域の先頭部に
第１の索引手段を有しているため、安定な記録再生を行
うことができる。

【図面の簡単な説明】

第１図はこの発明の１実施例を示す記録媒体が有する記
録フォーマットを示す説明図、第２図は変調方式を示す
説明図で、（ａ）は変換テーブル、（ｂ）は遷移図を示
す、第８図は第２図で示された変調方式で変換されたビ
ットパターン図、第４図は第１図に示された記録フォー
マットを運用したノ・−ド構成図、第５図は第４図で示
された・・−ド構成の動作を示すフローチャートの説明
図、第６図。 第７図−第８図及び第９図は第４図で示されたノーード
構成の別のタイムチャート図、第１０図は第１図の記録
フォーマットを使った別の運用例を示すシ７テム構成図
、第１１図、第１２図は第１０図で示されたシステムの
タイムチャート図、第１８図は検出部のハード構成図、
第１４図は別の検出部のハード構成図、第１５図は第１
４図で示された検出部のハード構成のタイムチャートの
説明図、第１６図は従来の記録媒体の有する記録フォー
マットの説明図である０図において（５）は記録フォー
マツ）％（６）は基準領域、（７）は第１の索引手段、
（８）はデータ部、（９ａ）、（ｓｂ）は第２の索引手
段、（１０ａ）は第１のプリアンプル部、（１０ｂ）は
第２のプリアンプル部を示す。 なお各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）情報を書き込むまたは読み出すための複数の基準
   領域からなるデータ部、上記基準領域の先頭部に付加さ
   れ上記基準領域の先頭を見い出させる第１の索引手段、
   この第１の索引手段と同じパターンからなり、上記デー
   タ部の先頭部に付加され上記データ部の先頭を見い出さ
   せる第２の索引手段、上記第１、第２の索引手段を判別
   させ、かつ上記基準領域に情報を書き込むまたは読み出
   すための同期をとる第１、第２のプリアンプル部を備え
   、第１のプリアンプル部、第２の索引手段、第２のプリ
   アンプル部、第２の索引手段、データ部の順で構成され
   た記録フォーマットを有することを特徴とした記録媒体
   。