JPS62288984A - ビデオ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明はビデオ表示の分野に関するものであり、とくに
ビデオ信号を発生するためのデータの処理に関するもの
である。

〔従来の技術および発明が解決しようとする問題点〕 デジタルコンピュータとラスク走査されるビデオ表示装
置の間のインターフェイスを行う商用装置は無数にあり
、多くのものが文献に記載されている。コンピュータの
デジタル情報を、通常のラスク走査されるＣＲＴにより
使用されるピクセルデータに変換するには、力゛）々シ
のデータ操作を必要とし、複雑なカラーグラフィックス
の場合にはとくにそうである。多くのパーソナルコンピ
ュータにおいては、各フレームを発生するために多量の
データが動かされるのが普通であるから、マイクロプロ
セッサの時間の多くの部分がその変換のためのデータ取
扱いに費される。現在の技術では、たとえば３５１１１
１フイルムと同等の画質のグラフィックス表示を生ずる
ためには現在のマイクロプロセッサの処理能力をはるか
にこえた、そして妥当な相互作用性能に対する多くのミ
ニコンピユータおヨヒメインフレームコンピュータの処
理能力をこえた処理能力を必要とすることから、問題の
大きさがわかるであろう。

専用の回路である［グラフィックス装置］等を用いるこ
とにより、コンピュータのＣＰＵに余分の重荷をかける
ことなしに画質の高い表示を行う回路の開発に多くの努
力が払われている。本発明は、ＣＰＵの全体的な制御の
下に動作している間に、ＣＰＵとはほぼ独立しているピ
クセルデータを発生するグラフィックス装置を提供する
点で、上記の部類に入るものである。

多くの現在のグラフィックス装置においては、ピクセル
データを表示する前にそのピクセルデータを格納するた
めにビットマツプ記憶装置（たとえば、フレームバッフ
ァ）が用いられる。それらの記憶装置内のデータは、し
ばしばＣＰＵの制御の下に、各フレームごとに動かされ
る。ある場合には、ピクセルデータはフレームバッファ
内で構成され、最終的なピクセルデータを得るために、
たとえばそのデータを同じ場所に何回も書込むことがで
きる。典型的なフレームバッファを第２ｂ図を参照して
説明し、その従来の格納技術と本発明の違いを第２Ｃ図
を参照して説明することにする。

一般に、本発明は、処理速度ではなくて記憶装置の付加
容量に頼って改善してグラフィックス表示を行うもので
ある。記憶装置の価格が常に下落しているから、記憶装
置の容量に依存するこの技術は、高い処理速度に依存す
る技術よりはるかに経済的である。実際に、過去数年に
わたって、ビット当りの費用で見た記憶装置の価格はマ
イクロプロセッサの速度またはより高速で処理を行うの
に要する費用よりはるかに高い率で低下した。

ｒ問題点を解決するための手段〕 この明細書ではＣＲＴ表示装置用のピクセルデータを得
る改良したビデオ表示装置について説明する。表示しよ
うとする複数の物体を表すデータを格納するために第１
の記憶装置が用いられる。各物体のためのデータがこの
第１の記憶装置の隣接してアクセスできる場所に格納さ
れる。各物体に対してその第１の記憶装置には任意の申
し立て（ｐｅｔｉｔｉｏｎｉｎｇ）がある、すなわち、
１つの物体を他の物体とは異なる数の場所に格納できる
。第１の記憶装置に含ませるここのできる第２の記憶装
置が各物体の属性を格納するために用いられる。

それらの属性にはスクリーンの位置、物体の優先度（背
景から前景まで）、第１の記憶装置内の物体の場所、ビ
ューポート・クリッピング、およびその物体の表示の第
１の線に対する命令のような情報を含むことができる。

本発明においては第１の記憶装置と第２の記憶装置は単
一の記憶装置を構成すると好適である。この単一の記憶
装置は直列語をバッファへ与えるポートおよびＣＰＵか
らデータを受けるポートの２つのデータポートを有する
。

ビデオデータの各線を構成するために線バッファが用い
られる。本発明においては、ビデオピクセルデータを連
続して流すために二重の線バッファが用いられる。

第１の制御手段（ディスパッチャ）が第２の記憶装置か
ら属性を受は、第１の記憶装置内でのデータのアクセス
動作を制御する。第２の制御手段（線バッファ制御器）
が線バッファへのデータのローディングを制御する。あ
る場合には、命令がデータとともに第１の記憶装置に格
納され、第１の制御手段と第２の制御手段がそれらの命
令に応答する。

一般に、動作においては各物体についてのデータの１本
の線が線バッファに読込まれて、表示のためのピクセル
データの線を構成する。

たとえば、１つのピクセルを形成するために数ビットが
用いられる場合と比較してピクセル当り１ビットが用い
られる場合には、データをより高い速度で転送できるよ
うにして、複数のセルにバッファ自体を編成できる。線
バッファ内のデータを各ピクセルに対して表すことがで
き、異なる種類のピクセルデータ、たとえば色探索表内
のＲＧＢデータまたは索引を表すことができる。更に、
線バッファはマスキングを行い、任意の形の物体を表示
できるようにする。

この明細書においては、ラスク走査される表示装置へピ
クセルデータを与えるためのビデオ表示装置について説
明する。本発明を完全に理解できるようにするために、
以下の説明においては、特定のビット数等のような特定
の事項の詳細について数多く述べである。しかし、その
よう彦特定の詳細事項なしに本発明を実施できることが
当業者には明らかであろう。その他の場合には、本発明
を不必要に詳しく説明して本発明をあいまいしないよう
にするために、レジスタ、プロセッサ等のような周知の
構造は詳しく説明しない。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

〔本発明の表示データ記憶装置のｍ成の概観および従来の技術この比較〕

第１ｂ図にはラスク走査される陰極線管による表示２５
が示されている。この表示は複数の物体すなわちウィン
ドウ、とくに物体２６．２７，２８゜２９を含む。各物
体は種々のデータ、たとえばテキスト、色等を表示する
。互いにウィンドウが重なり合っている表示２５は、た
とえば、アップル−コンピュータ社（Ａｐｐｌｅ　Ｃｏ
ｍｐｕｔｅｒ、■ｎｃ、）製のマツキントラシュ（ＭＡ
ＣＩＮＴＯ８Ｈ）コンピュータのようなパーソナルコン
ピュータに使用される表示の典型的なものである。表示
２５は、実際には、ユーザーの視点から各物体に優先度
（前景から背景へ）が割当てられるものとした時に見る
人が見るものを表す。これが第１ａ図に示されている。

第１ａ図においては、物体２６〜２９はＺ゛方向離隔さ
れている種々の平面十に示されている。したがって、表
示２５は複数の物体で構成されていると考えることがで
きる。各物体には２方向の優先度が割当てられ、かつ各
物体はｙ軸とｙ軸に沿って原点を有する。後でわかるよ
うに、本発明は、他の表示に加えて、表示２５のような
表示を行うのにとくに有用である。以下の説明において
は、便宜上、全体として長方形の物体すなわちウィンド
ウを表示することに関して本発明の詳細な説明すること
にする。（本発明の技術は、たとえば多角形を形成する
ために使用でき、かつこの分野において良く知られてい
るように、複雑な映像を形成するためにそれらの多角形
を複数個使用できる。）複雑な表示を形成するために本
発明の装置を使用することについては、第２１ａ図、第
２１ｂ図、第２１ｃ図および第２１ｄ図を参照して後で
説明する。

従来の表示装置ではフレームバッファがしばしば用いラ
レる。フレームバッファは、表示位置と１対ｌの「マツ
プされた」関係で表示すべきデータを格納する。各ピク
セルごとに表示データが格納さｊ、る。そのデータは陰
極線管の水平同期速度に同期された速度で７レームバツ
フアからラスク状に読出される。たとえば、フレームバ
ッファは各ピクセルごとに２４ビットを格納でき、その
ために赤、緑、青の各色を８ビットで表すことができる
。

第１ｂ図に示されている表示２５に類似する表示３０が
第２ａ図に示されている。表示３０を構成している物体
の絵画的表現が典型的な従来のフレームバッファ３４で
示されている表示中の物体の場所が、物体３１と３３に
ついて示されているようなフレームバッファ内の対応す
る場所を有することがわかる。

フレームバッファは、表示の各ピクセルごとにアクセス
できるランダムアクセス記ｔＪｉ［ｆｔ（ＲＡＭ）で構
成さするのが普通である。ＲＡＭは、表示内の最も深い
ウィンドウの色の深さくピクセル当りのビット数）に対
応する全てのピクセルに対する所定数のビットを格納す
る。

次に第２Ｃ図を参照する。この図には、表示データ（物
体記述）を格納するために本発明に使用されるＲＡＭが
ＲＡＭ３５として絵画的に示されている。第２ａ図に示
されている表示３０内の物体に２７一 対するデータがそのＲＡＭに格納される。従来のフレー
ムバッファとは異なり、各物体についてのデータはＲＡ
Ｍ３５内の連続する場所に格納される。

すなわち、たとえば物体３３についてのデータが隣接し
てアクセスできる記憶装置場所に格納される。これは、
物体３３についてのデータが表示上の物体の位置に対応
する記憶装置場所に格納される第２ｂ図のバッファとは
対称的である。物体３１について判るように、この物体
を表すデータが記憶装置内の隣接する場所に格納され、
また、格納場所は表示上のこの物体のｘ−ｙ位置に類似
しない。

記憶装置３５の深さは便利な深さが選択される。

たとえば、この装置に３２ビットのデータバスを使用す
る場合には、記憶装置の深さを３２ビットとするととが
できる。このことは、記憶装置の深さを各ピクセルに用
いるビットの数と等しく選択されている第２図に示す記
憶装置とは対称的である。重要なことは、本発明では、
各ピクセルを記述するために用いるビットの数を各ピク
セルについて異ならせることができることである。す々
わち、与えられた物体に対して、たとえば物体（たとえ
ば白または黒）中のピクセルのあるものを記述するため
に１ビットを使用でき、他のピクセルに対して複雑な色
を定めるために多数のビットを使用できる。与えられた
物体のある表示線（ピクセルの水平行）中のビットの数
も物体の各表示線ごとに異ならせることができる。した
がって、各ピクセルを定めるために用いらするビットの
数と、各表示線を定めるために用いられるピクセルの数
を異ならせることができる。

ＲＡＭ３５内に示されている表示データに加えて、各物
体についての属性が物体ディスパッチ表に格納される。

ＲＡＭ３５内に示されている表示データに加えて、各物
体についての属性が物体ディスパッチ表に格納される。

このディスパッチ表はＲＡＭ３５の部分または別の記憶
装置に格納できる。ここで説明している実施例において
は、物体ディスパッチ表はＲＡＭ３５に格納できるが、
そのディスパッチ表を使用するために［ディスパッチャ
、１（第１１図）と呼ばれる機能ブロック内の別の記憶
装置へ動かされる。各物体について格納されている属性
が、表示内の物体の位置（原点、物体の高さ等を含む）
と、物体の優先度、すなわち、第１ａ図に示すように２
方向の物体の位置と、記憶装置３５内の物体が格納され
る場所と、ビューポートの原点、ビューポートの限界等
を含むビューポート・クリッピング（これについては後
で説明する）と、最初の表示リスト記憶装置（これにつ
いても後で説明する）として第２Ｃ図に全体的に示され
ている。たとえば、簡単な長方形ビットマツプの場合に
は、物体の属性はその物体の寸法、その物体の位置、ピ
クセル当りのビットの数およびＲＡＭ３５内のそれの最
初の連続する場所を記述する。

第３図は、構成データ部３６と、物体ディスバッチ表３
７と、第２ｃ図に示すような物体記述データとを有する
ＲＡＭ３５を示す。構成データ部３６は物体ディスパッ
チ表を配置する場所のような情報と、本発明の装置をＣ
ＰＵとどのようにしてインターフェイスさせるべきかに
ついての情報のような初期設定データ等を含む。前記物
体ディスパッチ表は各物体がＲＡＭ３５に格納されてい
る場所のような事項を示す。したがって、第３図の物体
ディスパッチ表３７からの矢印は物体４０〜４４につい
てのデータを示す。前記したように、物体ディスパッチ
表３７はディスパッチャ内の記憶装置に再び書込まれる
。物体自体を選択するアドレスがディスパッチャから発
生される。その表は垂直帰線消去時間中にディスパッチ
ャへ動かされる。

物体ディスパッチ表から物体記述データまでのポインタ
が第４図に示されている。物体ディスパッチ表３７が物
体４１〜４５についての属性を格納している様子が示さ
れている。各物体についての１つの属性が、ＲＡＭ３５
内の表示データの最初の線を示すスタート・アドレスポ
インタである。

第３図に示されている物体４０〜４４についてのパター
ンが、第４図の各物体についてのデータを表すブロック
内で複写されて、第３図と第４図の間の相関をとる。各
物体についてのデータを格納するために用いられるＲＡ
Ｍ３５の線の数は物体ごとに異なることに注意すべきで
ある。

第４図においては、各表示線（線１０から線ｎ）記憶装
置内で同じ幅を有する様子が示されている。

しかし、それは必要ない。第１０図を参照して、その図
の下側部分ディスバッチ表エントリ書式を示す。フィー
ルド４５は線の長さを示す１０ビット語である。ある特
定の物体の全ての線の長さは同じであるが、次の線を選
択できるようにカウンタが用いられる。ある物体内の各
線の長さが異なる場合には、表示データ内に格納されて
いる指令語は指令信号の書式で線の終り信号を含む。第
２２図を参照して、線の終り信号はビットマツプ（ＢＭ
ＡＰ）指令のビット２３、実行指令のビット２３、逐次
実行（５ＲＵＮＳ　）指令のビット２３、実行スクリー
ン（５ＣＲＥＥＮ）指令のビット２３である。

本発明のビデオ表示装置はラスク走査される表示のため
にビデオ信号を与える。とこで説明している実施例にお
いては、赤、緑、背の各色についての８ビットデジタル
信号（［ＲＧＢ）−１が、１つの動作モードにおける色
モニタに対するビデオ信号として与えられる。（後でわ
かるように、別の動作モードにおいては、線バッファは
全部で１６ビットのＲＧＢデータを与える。）表示自体
は水平方向に６４０個のピクセルを有し、垂直方向に４
８０個のピクセルを有する。飛越され々いフレームが約
６０サイクルの速度で生ずる。それらの数値は単なる例
示であって、本発明にとって重要ガものではない。

本発明の装置の第５図に示されている３つの主な部品が
ディスパッチャ４Ｂと、ＲＡＭ３５　と、線バッファ５
０とである。ディスパッチャ４８と線バッファ５０につ
いては後で図面を参照して説明する。ここで説明してい
る実施例においては、そオＲＡＭ３５は市販されている
複数のランダムアクセス記憶装置を用いる。そのランダ
ムアクセス記憶装置については後で説明する。

表示データと物体ディスパッチ表は複数の公知手段のい
ずれか１つによりＲＡＭ３５に書込オれる。

たとえば、市販されている中央処理装置（ＣＰＵ５６）
と、ＭＣ部品番号７２２０のような市販されている製図
機５５が用いられる。第５図に示すように、ネットワー
クから表示データを受は、それをビデオＲＡＭ３５へ転
送するためにネットワーク・インターフェイス回路５７
を使用できる。ネットワーク・インターフェイス回路５
７とＣＰＵ５５および製図機５５は、ビデオデータをＲ
ＡＭ３５へ与えるいくつかの方法として示されているが
、表示データとディスパッチ表をここで説明している書
式で得るために別の手段を採用できることが当業者には
明らかであろう。一般に、それらの手段は、パス５８上
でＲＡＭをアドレッシングし、データをパス５９へ与え
ることにより、それらの手段はデータをビデオＲＡＭへ
与える。ディスパッチャ４８はアドレスもパス５８へ与
える。

ビデオ入力バッファ５４と３Ｄ算術装置５３は本発明で
は必要とし々いが、後で説明するように、ダイナミック
物体表示データを線バッファ５０へ直接ロードするため
にＲＡＭ３５を側路できる機能装置の例として示したも
のである。このようにすると、急速に変化する物体を変
化するたびにＴｔＡＭマツプされる。たとえばビデオカ
メラからフレームを受けるための「フレームつかみ手段
」として機能できるビデオ入力バッファ５４を用いて、
ビデオＲＡＭ３５内のデータとともに与えることができ
る。３Ｄ算術装置５３は３次元モデルの物体記述を処理
するための機能装置であって、ウェイチック（Ｗｅｉｔ
ｅｋ）社から販売されている部品のような市販の部品を
用いて製作できる。

ビデオＲＡＭバッファ５１は本発明には不要である。そ
のビデオＲＡＭバッファ５１はデータの全フレームを格
納できるから、そのビデオＲＡＭバッファを使用できる
ある用途がめる。後でわかるように、線バッファ５０は
１度にデータの１本の線を発生するから、水平同期クロ
ックに相応する速度で動作せねばならない。ビデオＲＡ
Ｍバッファ５１は、使用された場合には、第２ｂ図を参
照して説明したように、典型的な従来のバッファのよう
に構成される。

一般に表示の各フレームに対して、ディスパッチ表はデ
ィスパッチャ４８へ最初に転送される。

それからディスパッチャは各物体についての表示データ
の線ごこのアクセスを開始する。すなわち、たとえば、
表示の線０から始って、どの物体が線０に対するデータ
を有するかをディスパッチャは判定し、それからパス５
８を介してアドレスを結合することにより、そのデータ
をＲＡＭ３５または機能装置５３または５４からアクセ
スする。あるアドレスがＲＡＭ３５のアドレス空間内で
マツプしたとすると、そのデータはＲＡＭ３５から読出
されて、パス６０を介して線バッファ５０へ結合される
。あるアドレスが機能装置５３または５４のアドレス空
間内でマツプしたとすると、その機能装置はそのアドレ
スにより識別された物体のデータをパス６０を介して線
バッファへ結合する。線バッファ５０は、線０まで延び
ている種々の物体についてその線バッファが受けたデー
タから線Ｏを構成する。物体の優先度（第１ａ図に示す
ように２方向位置）は、各物体についてのデータがＲＡ
Ｍ３５と機能装置５３．５４から読出される順序を決定
する。ＲＡＭ３５および機能装置５３．５４から読出さ
れた指令が埋込まれる。後でわかるように、それらの指
令はディスパッチャ４Ｂとバッファ５０により解釈され
る。したがって、ディスパッチャと線バッファは、ビデ
オデータの各線の用意で、分布プロセッサに類似するや
υ方で動作する。線バッファ５０は、後で説明するよう
に、ディスパッチャから受けたアドレス信号の比較のよ
うな数多くの機能を実行する。ここで説明している実施
例においては、線バッファ５０は「二重バッファ動作」
を行う、すなわち、バッファの１つの部分でビデオデー
タの１本の線を構成している間に、そのバッファの別の
部分で以前に構成されたビデオデータの線を表示のため
に読出す。ビデオデータの各ｉＩ！がバッファ５０で構
成された後で、その線はＤ−Ａ変換器５２へ転送されて
モニタへＲＧＢ信号を与える。ＲＡＭ５１　が使用され
るものとすると、ビデオデータは最初にＲＡＭ５１　へ
転送され、それからＲＡＭ５１　からＤ−Ａ変換器へ走
査されてＲＧＢ信号をモニタへ与える。

ビデオＲＡＭ ここで説明している実施例においては、ＲＡＭ３５は、
取引きにおいて［ビデオＲＡＭＪと呼ばれている市販の
ダイナミック・ランダムアクセス記憶装置を複数個含む
。それからのＲＡＭは直列ポートと、通常のランダムア
クセスポートこの２つのポートを有する。データは、バ
ス５９に結合されているランダムアクセスポートに書込
むことができ、かつそのランダムアクセスポートから読
出すことができる。データは、第５図のバス６０に接続
されている直列ポートから読出される。実際に、各ＲＡ
Ｍの内部では、データは内部ＲＡＭアレイからシフトレ
ジスタへ動かされ、そのシフトレジスタから直列に読出
される。シフトレジスタは内部ＲＡＭアレイの行に整列
してロードされるが、データはシフトレジスタ内の任意
の場所から桁送りにより出すことができる。シフトレジ
スタからの読出しは、他の記憶装置の動作とは非同期で
行うととができる。ビデオ調の典型的々例は、エヌイー
シー・エレクトｏ＝クス社（ＮＥＣＥｌｅｃｔｒｏｎｌ
ｃｓ。

Ｉｎｃ、）から入手できる部品番号４１２６４のビデオ
ＲＡＭである。その記憶装置のアクセス時間は、ＲＡＭ
ポートでは１２０ナノ秒、直列ポートでは３０ナノ秒で
ある。ここで説明している実施例においては、少くとも
２５６にバイト、なるべく１Ｍバイトの容量を有する記
憶装置を構成するために、ＲＡＭ３５はそれらのＤＲＡ
Ｍ　「チップ」を用いる。

シフトレジスタにロードし、桁送り開始アドレスを選択
するためにＤ　ＲＡＭに与えられた各入力アドレスに対
して、おのおの３２ビットの２５６語の直列出力語がバ
ス６０に結合され、１個のクロック信号により読出され
るように、直列ポートはバス６０の３２本の線に結合さ
れる。いいかえると、最初のアドレスの後で、シフトレ
ジスタニ行ヲロードし、シフトレジスタの開始場所を識
別し、１個のクロック信号によｐシフトレジスタからデ
ータを読出すことができる。

制御の全体の流れ 第５図の装置が表示のある特定のラスク線の構成を開始
すると仮定する。以下の説明は、この構成中に起る制御
の流れの概要である。

ディスパッチャ４８は、どの物体が現在のラスク線と交
わるか、およびそれらの物体のうちどの１個の物体が背
景の最も遠くにあるかを決定する。

この決定を行ったら、垂直帰線消去期間中にＲＡＭ３５
からディスパッチャ４８にロードされていたその物体の
属性データをディスパッチャがアクセスする。それから
、ディスパッチャはアドレスバス５８の制御を行い、そ
の物体のその線（その線は表示の現在のラスク線に一致
する）についてのデータの最初のアドレスであるそのバ
ス上のアドレスを結合する。第５図の機能装置の１つす
々わチＲＡＭ３５がバス５８上のアドレスに応答する。

それにより、応答されたデータが配置され、バス６０を
介しての伝送の用意をされる。ビデオＲＡＭ３５の場合
には、どの行をビデオＲＡＭシフトレジスタへ転送する
か、およびそのシフトレジスタのどこから桁送シを開始
するのかをそのアドレスは示す。

バス５２におけるアドレスの発生と同時に、ディスパッ
チャのアドレスに応答する装置により送られようとして
いるデータに対して線バッファを用意する一連の命令（
第２２図および第２３図参照）をディスパッチャは結合
する。（それらの命令は、ＲＡＭ３５に格納されている
、または機能装置５３と５４により発生された物体記述
に含まれている命令と同一であること、および線バッフ
ァは命令の流れを受けるだけで、それらの命令の発生源
を知ることなしにそれらの命令に対して作用するだけで
あることに注意すべきである。）ディスパッチャからの
それら一連の命令はとくに、（１）絶対起点（その物体
についての水平位置ぎめ情報がそ扛からオフセットされ
るような水平基準点）を定めること、一定語（物体記述
の書込みデータにより与えられないファーラービット、
たとえば、１６ビット語を形成するためにはピクセルビ
ットマツプ当りの１ビットに対して１５ビット）、およ
びあるモード情報を含む特定の物体のための線バッファ
の内容を用窓する、（２）線消去期間中を横切るマスク
ビットをクリヤする（それにより線消去期間中セルへの
書込みを阻止する）、（３＋その線上の物体の水平ビュ
ーポートと呼ばれる、その線上の物体の希望の水平可視
範囲に対応する線バッファ（ちょうど行われたクリヤ動
作を無効にする）の隣接する部分を横切ってマスクビッ
トをセットする（たとえば、線バッファにロードされた
物体の線記述がこのビューポートをこえて左または右へ
延びたとしても、このビューポート内の線バッファの部
分のみが変更されるから、表示上ではそのピユーポート
においてのみ物体が見える）、（４）その線に対する最
初の命令の最初の語を与える（たとえば、物体が長方形
のビットマツプであるとすると、この最初の語が第２２
図に示すようにビットマツプ命令である）、ことである
。

バス５８におけるアドレッシング動作が終り、命令がデ
ィスパッチャから線バッファへの終了した後で、ディス
パッチャはバス５８の制御を止め、その線についての物
体データのスタートのアドレスによりアドレスされたＲ
ＡＭ３５　寸たけ機能装置のクロック（１本の信号線（
図示せず）上で）を開始する。このデータはディスパッ
チャによりちょうど送られた最初の語により開始された
命令を終了させることができ、または命令を新たに開始
できる（最初の語が実行命令である場合のように）。

線の最初の命令がローディングを終了すると、後の命令
はその線についての付加命令を含むことができる。たと
えば、実行の複雑力順序をロードする時には３次元の多
面体物体の面を記述する。

ディスパッチャは、２つの手段のうちの１つにより、物
体についてのデータの線の終りに達した時を判定する。

すなわち、物体が固定長の線であれば、その線の長さが
使（八きられたことを判定することによ勺線が終ったこ
とを判定し、物体の線の長さが可変であれば、物体のそ
の線の最後の命令上の線の終りビット（たとえば、第２
２図のビットマツプ命令のビット２３を見よ）を検出す
ることにより線が終ったことを判定する。この点でディ
スパッチャはデータを与えるＲＡＭ３５すなわち機能装
置のクロック動作を中断し、別の物体がその線に現われ
るかどうかを判定する。もし現われるものとすると、デ
ィスパッチャは次の物体を物体がロードした後で前景へ
向かう次の物体をとり、前の物体について上記したのと
全く同じやり方でその物体についてのローディング動作
を開始する。（この物体が線内の前の物体に一致する場
合には、それは線バッファに重ね書きして、前の物体の
前方にあるものの外観を与えることに注意されたい。）
その線にもう物体が現われないとすると、それが現在の
線を構成したのと全く同じやり方で線バッファ内への表
示の次のラスク線の構成を開始するためにディスパッチ
ャは次の水平帰線消去期間まで待つ。

しかし、物体の線記述がＲＡＭ３５に含まれ、行の境界
を横切るという例外的なケースもある。この場合には、
物体の線記述データがローディングを終了する前にＲＡ
Ｍ３５内のシフト１つまたはそれ以上の内容が尽きるか
ら、この時にはディスパッチャはアドレスバス５Ｂの制
御を行い、シフトレジスタにＲＡＭ３５の以後の内容を
再びロードする。一般に、この再ロード動作は予測でき
、最初にロードされたシフトレジスタの終りの最後のク
ロックと再ロードされたシフトレジスタの始めにおける
最初のクロックこの間にシフトレジスタが再ロードされ
てデータのクロック動作が中断されないように、データ
の桁送り出しに同期させられる。

ここで説明している実施例においては、一方の線バッフ
ァがロードされている間に他方の線バッファが表示のた
めに走査され、次の水平帰線消去期間には役割が逆にな
るように２個の線バッファを用いる。したがって、ある
線が表示される時から、１本の線の時間に相当する時間
だけ先に線が構成される。

ラスク線に交差する全ての物体の線記述の全てをロード
するために、表示の１本の水平線にロードできる時間よ
り長い時間を要するものとすると、線の構成は線を走査
する必要がある時までに終了しない。これは、線バッフ
ァ５０がデジタル−アナログ変換器５２へ直結される構
造の基本的な制約であり、第５図に示すようにビデオＲ
ＡＭバッファすなわちＲＡＭ５１　を介して線バッファ
５０をデジタル−アナログ変換器５２へ接続することに
より解決される。ＲＡＭ５１　は、線バッファにより発
生できる最も深い色の深さくこの実施例ではピクセル当
９１６ビット）においてビデオの２つの全フレームを格
納および走査できる二重バッファされる記憶装置アレイ
である。この付加されたＲＡＭ５１によす、一方のフレ
ームバッファがある安定な映像でスクリーンをリフレッ
シュしている間に、他方のフレームが線ごとに徐々に構
成されるから、線が１つのフレームバッファに転送され
る前に各線を構成する必要がある限り装置の残りをとる
ことができる。このフレーム構成が終了すると、装置は
垂直帰線消去を待ち、フレームバッファの役割を切替え
て、構成されたばかりのフレームが表示されている間に
次のフレームの構成を開始する。

このようにして、任意の量の構成の複雑さを実現できる
。

ディスパッチ表の書式 この実施例においては、第１０図の表６５に示すように
、物体ディスパッチ表（［０ＤＴＪと呼ばれることもあ
る）が６４個の物体に対して構成される。物体の優先度
（２位置）は直接格納されず、物体の属性が格納される
場所から優先度は暗示される。更に詳しくいえば、物体
６３が最高の優先度を有する、すなわち、その物体６３
が前景に最も近く、最初の場所（ディスパッチ表に割当
てられた最高のアドレス）に格納される。各物体につい
ての属性は４個の３２ビット＠（語Ｏ〜語３）を含み、
各語の特定の内容は第１０図に１ディスパッチ表エン）
　ＩＪ書式」の標題の化に第１０図に示されている。し
たがって、全ディスパッチ表はＩＫバイトで構成され、
またはＲＡＭ３５の好適なレイアウトではＲＡＭの１行
で構成される。こむ、で、ディスパッチ表がディスパッ
チャへ転送されている時にＲＡＭ３５　を読出すために
、１つのビデオＲＡＭ直列ポートロード動作を必要とす
る。

各物体についての語Ｏが１２ビットフイールドを含む。

そのフィールドは表示の水平方向における物体の絶対起
点を与える。このフィールドは、表示の左または右に起
点を配置できるほど十分に大きい。後で説明するように
、このことは有用である。語０の２０ビットフイールド
６７はＲＡＭ３５内のスタートアドレスをみえる。それ
は第４図に線０の「スタートアドレス・ポインタ」とし
て示されているアドレスである。

語１の９ビットフイールド６８は、物体が始まる表示の
１番上からの線を示す。９ビットフイールド６９は表示
上の物体の高さを与える。語１のビット７０はＲＡＭ３
５　をアクセスするための記憶装置制御ビットである。

ビット７１は表示モード、とくに、ＲＡＭ３５からの物
体記述データがＲＧＢ信号を表すか、または色探索表（
線バッファの図ではＸ、Ｌとして示されている）に対す
るポインタであるかを示す。ビット７２は線の長さが可
変か固定であるかを示し、前記したように、線の長さが
固定されているならば、線の長さ自体は１０ビットフイ
ールドに含まれる。

語２の１０ビットフイールド７３はビューポートの起点
（最も左側の起点）を与え、１０ビットフイールド７４
はビューポートの限界（ビューポートの最も右側）を与
える。ビューポートについては後で詳しく説明する。１
２ビットフイールド７５は、バッファの場所を「充す」
ためにある指令に関連して用いられる一定語を与える。

１６ビットの一定語を要求される場合には、第２２図に
おいて「一定指令置換」として示されている特定の指令
が用いられる。「０語」の上側の４ビットと下側の１２
ビットが第２２図にフィールド７６゜７７としてそ肛ぞ
れ示されている。

語３は物体の最初の線に対する最初の語である３２ビッ
トフイールドである。更に詳しくいえば、このフィール
ドは第２２図に示されているように「ビットマツプまた
は実行」のよう々指令である。

第１１図を参照して、ディスパッチャへ転送されたディ
スパッチ表は異々る書式でディスパッチャに格納されて
、よシ迅速々処理を行えるようにする。記憶装置８１が
部分８３へ各物体についてのスタートアドレスを格納す
る。スタート線と物体の高さを除く残りの属性が記憶装
置８１の［他のディスバッチデータ］として示されてい
る領域に格納される。

回路８２は各物体ごとに１個の比較器を含み、したがっ
て６４個の比較器を並列に含む。各比較器は、（線カウ
ンタ８８からの）現在の線と物体のスタート線（Ｓ線）
および物体の終りの線（Ｅ線）とを比較する機能を実行
する。回路８２の部分８４に含オれている各物体に１ビ
ットセルが組合わされる。各物体に対して、回路８２は
このセルの内容と比較の結果この論理積をとる。とくに
、「セルの内容」≧Ｓ線≦Ｅ線が起る。したがって、た
とえば、物体０に対してセル８４が１にセットされ、ス
タート線が１０、終り線が２０であるとすると、線カウ
ンタ８８のカウントが１０と２０の間の時に１出力が生
ずる。この出力は、優先度決定器８９への６４個の入力
のうちの１つの入力である。

ＲＡＭ３５からディスパッチ表がディスパッチャへ転送
されると、データがバッファ８５を通って記憶装置８１
に格納される。スタート線が回路８２にロードされる。

各物体のスタート線もレジスタ８６にロードされて、加
算器８７において物体の高さに加え合わされ、終り線（
Ｅ線）を与える。

そのＥ線は回路８２に格納される。希望により、終り線
自体をＲＡＭ３５に格納される属性として、回路８２に
直接ロードできる。

回路８２と、優先度決定器８９と、デコーダ９０この機
能は、それらの回路装置の目的が最初にわかれば良く理
解されるであろう。通常は、物体は表示全体（上から下
まで）を覆うことはない。物体が存在しない場合にそれ
らの線に対する物体に対して第１１図のディスパッチャ
が働きかけることを求められたとすると、かなりの時間
がむだに費されることになる。また、たとえば、表示線
１０と２０の間に物体０が存在すると仮定し、線Ｏ〜９
と１１について物体の属性が調べられたとすれば、時間
がむだに費される。６４個の比較器８２の各比較器は、
カウンタ８８の現在の表示線上に物体が存在している時
のみ、信号を優先度決定器８９へ与える。これにより、
物体が存在しない場合に、それらの線に対する物体につ
いての考察を不必要にできる。

各表示線の始まりにおいては、セル８４の６４ビットの
全てが１にセットされる。それから６４個の物体の全て
に対して比較が並列に行われ、それらの比較により、考
察中の線に対して物体が存在するかどうかが判定される
。前記したようにその線に対して物体が存在するものと
すると、出力信号が優先度決定器８９へ与えられる。優
先度決定器８９は回路８２からの出力を調べ、最高の優
先番号が存在することを示す信号をデコーダ９０へ与え
る。それからデコーダ９０はこの物体を記憶装置８１か
ら選択する。この選択が行われた後で、デコーダはこの
物体に対する部分８４内のビットを０にセットする。こ
のために、その物体に対する比較器の出力が零に低下す
るから、特定の表示線に対して物体が再び選択されるこ
とが閉止される。次に、ある与えられた線に対して存在
する全ての物体が考察されるまで、優先度決定器が２番
目に高い優先度を有する物体を選択する。次の表示線が
始った時に、部分８４においてビットは再び１にセット
される。このようにして、寿えられた線に対して考察す
べきである物体のみが考察され、優先度の順に物体が考
察される。

レジスタ９２（２０ビットレジスタ）と、アドレス増加
器９４と、語カウンタ９５と、加算器９６とがアドレス
をアドレスバッファ９７を介してＲＡＭ３５へ与える。

各物体がデコーダにより選択されると、それのスタート
アドレスがレジスタ９２へ結合され、かつバッファ９Ｔ
を介してＲＡＭ３５へ結合されて、その線に対するデー
タの最初の語を選択する。その物体に対する語の長さが
固定であると（第１０図のビット７２）、次の線に対す
るデータの最初の語を選択するために必要な増分がアド
レス増加器９４と加算９６を介して結合され、レジスタ
９２内のアドレスに加え合わされる。

それから、新しいアドレスが記憶装置８１の部分８３へ
戻され、次の線のために用いられる。一方、線ごこのデ
ータが固定されていないとすると、そのデータの長さは
第１０図のフィールド４５により決定される。語カウン
タ９５が、語がＲＡＭ３５から読出された時に線の長さ
をカウントする。このモード中に、物体の線がローディ
ングを終った時に、加算器９６において古いアドレスが
カウンタ９５の出力に加え合わされる（線９８）。また
、次の線に対する新しいスタートアドレスはこの加算の
結果であって、記憶装置８１の部分８３に格納される。

ある物体の線に対して要求されるデータがＲＡＭ３５か
らのデータの行境界と交差して、ＲＡＭ３５　のビデオ
ＲＡＭシフトレジスタに再びロードすることを要求する
ことがあるから、語カウンタ９５は固定長物体および可
変長物体の両方に対して要求されることに注意されたい
。したがって、語カウンタ９５は信号を有限状態制御器
１（１０）へも結合して、この制御器がＲＡＭ３５にシ
フトレジスタへ、語カウンタ９５のカウントと、線９９
を介してバッファ９７に結合されている加算器９６によ
り計算されてレジスタ９２に格納されている古いアドレ
スこの和により決定されたアドレスを用いてＲＡＭ中の
次の行を再びロードさせる。ＲＡＭ３５のダイナミック
ＲＡＭのリフレッシュを制御するために、回路９３によ
ってリフレッシュアドレスが与えられる。

記憶装置８１からのデータたとえば絶対起点が、各物体
に対して、バッファ１０２とデータバス１００を介して
線バッファへ結合される。

有限状態制御器１（１０）がディスパッチャの動作およ
びそれのタイミングを制御する。その有限状態制御器は
第９図の回路１０４から線１０５を介して信号を受ける
。その信号は、最後の命令（線の終りビット）が受けら
れたこと、および次の物体のためのデータを送るべきで
あることをディスパッチャへ知らせる。これは、物体デ
ータの線がローディングを終った時に、可変長線モード
を設定するためにも用いられる。

線バッファ まず第６図を参照する。線バッファは６４０個のセルを
有する。表示線に沿って各ピクセルごとに１個のセルが
ある。（第６図には１個の線バッファのみが示されてい
るが、この実施例においては二重バッファ作用を行える
ようにするために２個の線バッファがあることを思い出
すべきである。

たとえば、第７図には第２の線バッファが示されている
。）各セルは１６ビツ）　（ＲＧＢまたはＸ。

Ｌで示されている）と、モードビットおよびマスキング
ビットのための記憶装置を含む。ここで説明している実
施例においては、ＲＧＢデータは赤に対する５ビットと
、緑に対する６ピツトと、青に対する５ビットとに分け
られる。ＲＧＢデータがセルに格納されるとすると、モ
ードピット（映像モード）に対して２進の１が格納され
る。第６図においては、そのビットは説明のためにＩま
たはＬとして示されている。探索表に対するポインタと
して使用できるデータを格納するために１６ビットを用
いることもできる。これは「Ｔ、」Ｃ色探索表すなわち
ＣＬＵＴ）モードである。この実施例においては、１６
ビットは探索表のための８ビットと、たとえば特定の探
索表を選択するために使用できる余分の８ビットとに分
けられる。Ｌモードにおいては、ＲＧＢ色が探索表から
選択される。この場合には、ＲＧＢは８ビットとするこ
とができ、各ビットは図示のように第５図のＤ−Ａ変換
器５２へ結合される。行１０７に沿って示されているマ
スキングビットは、特定のセルへの書込みを禁止し、ま
たは許す。このビットの使用については後で説明する。

重要なことは、与えられた任意の線に対して、ＲＧＢデ
ータをＸ、Ｌデータに混合できることである。したがっ
て、第６図に示すように、セル１０９（ピクセル４）は
ＲＧＢデータを有することができる。このデータはモニ
タのためにＤ−Ａ変換器により直接変換される。セル１
１０の内容（ピクセル５）はＣＬＵＴに対するアドレス
とすることができる。このような柔軟性により、他のや
り方では１６ビットフイールドから得ることができない
色を選択でさる。

各ピクセルのための記憶装置セルは異常々やり方でまと
められ、後でわかるように、とれにより大きい利点が得
られる。第７図において、線バッファＡ、！：Ｂは３２
個の記憶装置セル群を有するものが示さｎている。各記
憶装置群は２０個のセルを含む。セル群Ｏ（第７図の長
方形１２０の中に示されている）を調べると、このセル
群は、第８図に示すように、ピクセル０．３２．６４．
９６・・・６０８に対するピクセルデータを格納する。

記憶装置セル群１はピクセル１，３３，６５．９７・・
・・６０９に対するピクセルデータを格納する。最後に
、記憶装置セル群３１はピクセル３１，６３，９５，１
２７・・・６３９に対するピクセルデータを格納する。

第７図を参照して、各記憶装置セル群が左側限界バスす
ガわちビットマツプ書込みアドレスバス１１２と、右側
限界バス１１３と、書込みデータバス１００と、一定語
バス１１５と、書込み制御バス１１６と、読出しアドレ
スバス１１７と、読出しデータバス１１８とに結合され
る。それらのバスにおける信号は線バッファ制御器（第
９図）と、ディスパッチャと、ＲＡＭ３５　とから受け
られる。

次に第８図を参照する。前記各記憶装置セル群は２０個
のセル、す々わち、２０個のピクセルのための記憶素子
を含む。セル１１９のよう力各セル１１９け表示データ
記憶素子（ＲＧＢまた１ｌ−ｔＸ、Ｌ）と、モードピッ
ト記憶素子と、マスキングピット配憶素子とを含む。そ
れらの記憶素子については第６図を参照して先に述べた
。また、各セルはアドレスデコーダを含む。このアドレ
スデコーダはバス１１７から読出しアドレス信号を受は
、セル内のデータ（すなわち、ＲＧＢ（またはＸ、Ｌ）
とモードピット）をバス１１Ｂへ読出すことを許す。こ
れは、線がバッファにおいて構成され、表示のためにそ
のバッファから読出された後で行われる。

また、各セルは計算手段、とくに、セルのピクセル数と
、バス１１２−ヒの左の限度（またはビットマツプ書込
みアドレスおよびバス１１３上の右の限度この間で比較
を行えるようにする論理回路を含む。

たとえば、ピクセル１２８についてのデータを格納する
セル１１９の場合には、そのセルはバス１１２上の限度
／アドレスを比較して、その限度／アドレスが１２８よ
り小さいか、それに等しいかを判定するロジックを含む
。比較器は、バス１１３上の限度が１２８より大きいか
どうかの判定も行う。バス１１２上の限度／アドレスが
１２８より小さいか、それに等しいと、バス１１３上の
限度は１２８より大きく、１がマスキングピットセルに
含まれ、セル盲１９がデータ組合わせおよび整列論理回
路１２１からデータを受ける。

データ組合わせおよび整列論理回路１２１はバス１１５
から一定語を受は、バス１００からデータを受は、アド
レスさ扛ているセル内の適切な場所にその一定語とデー
タが結合されるように、一定語とデータを組合わせ、整
列させる。前記一定語とデータはバス１１６上の書込み
制御信号の制御の下に受けられる。後で説明するいくつ
かの例により、回路２１の目的が一明らかになる゛であ
ろう。。

回′路１２１からのデータはセル′群中の１つまたはそ
れ以上のセルに同時に書込むことができる。実＝６０− 際に、回路１２１（および他のセル群に関連する類似の
回路）からのデータを、全てのセル群の全てのセルに同
時に書込むことができる。

第１に、表示がピクセル当りちょうど１ビット（１また
はＯ）を要求する場合について考えてみる。各セルのた
めのピクセル格納フィールドは図示のように１６ビット
である。それらの１６ビットのうちの１５ビットが全部
０で埋められるものと更に仮定する。表示すべきピット
パターンの１とＯを含む３２ビット語を書込みデータバ
ス１００に結合できる。バス１１２と１１３における左
の限度と右の限度を調整して、ピクセルＯ〜３２のため
のセルがバス１００からデータを受けることができるよ
うにする。（とれが可能である理由は、第７図を参照し
て説明した群にまとめることによる。

ピクセルＯ〜３２のための各セルは異ガるセ′ル群内に
配置されるから、バス１００土の３２ビットを３２個の
セルに分布させることができる。）全て０にすべき残り
の１５″ンツトはバス１１５に結合テき、バス１００か
らデータが−受けられると同時に適切なセルに書込まれ
る。゛バス１１６上の制御信号により、セルに結合する
ための適切な線に一定語を整列させることができる。上
記の簡単な例はセルと、一定語と、左の限度と、右の限
度とを群にまとめるここの利点を示すものである。

表示全体を、ＲＧＢ信号により決定できる１色にする例
について考えてみる。バス１１２と１１３における左の
限度と右の限度をセットして、全てのセルがそれぞれの
データ組合わせおよび整列論理回路１２１からデータを
受けるようにできる。したがって、書込みデータバス上
１００の１つの語を６４０個のセルの全てに書込むこと
ができる。

バッファの他の利点を後で特定の表示に関連して説明す
ることにする。

指令語 第９図に示されている制御器について述べる前に指令語
書式を理解すると助けになる。第２２図に６個の指令語
が示されている。俗語の第１のフィールドが指令を識別
するために用いられる。たとえば、０００はビットマツ
プ（ＨＭＡＰ）を識別し、１は実行を識別し、０（１０
）は逐次実行（５ＲＵＮＳ　）を識別する等である。こ
のフィールドは第９図の命令デコーダ１２８へ結合され
る。

ビットマツプ指令の第２のフィールドは使用されている
データ書式を識別し、書込み制御信号を最終的に与える
。これは第９図のデータ書式レジスタ１３１へ結合され
る。２ビットフイールド「Ｗモード」が書込みモードレ
ジスタ１３２へ結合され、採用すべき書込みモードを識
別する。次のビットフィールド「Ｅモード」が、埋込ま
れているマスクを使用すべきかどうかを決定する。こ扛
については後で説明する。次の１０ビットフイ一ルドｒ
Ｒｕ点Ｊはビットマツプされた物体の相対的な起点であ
る（絶対起点に対立するもの）である。

これについても後で説明する。最後の１０ビットフイー
ルドはビットマツプのためのデータ語のカウントを与え
るものであって、第９図のカウンタ１３０へ結合される
。この指令および他の指令の場合には、後で特定の例に
ついて説明する。

実行指令により１つの実行が可能にされる、すなわち、
定められた限度の間で、特定のデータ語を第６図の線バ
ッファ内の全てのセルへ書込めるようにされる。実行指
令は、セルに書込１れる語である７ビットフイ一ルドデ
ータ語を含む。乙の指令は線の終りビットおよび２ビッ
ト書込みモード制御フィールドも含む。「ｄ整列ビット
」は、この指令中に示されている７ビットデ一タ語が、
第６図に示されているように、線バッファのＬフィール
ドまたはＸフィールドに整列されているかどうかを示す
ものであって、データ書式レジスタ目１へ結合される。

実行指令中には２つの１０ビットフイールドがある。一
方の１０ビットフイールドは右側起点に対するものであ
シ、他方の１０ビットフイールドは右側の限度に対する
ものである。それらの１０ビットフイールドは線バッフ
ァの初めのセルと終りのセルを定めるものでおって、そ
れらのセルの間に７ビットデ一タ語が書込まれる。

逐次実行指令は実行指令に類似するが、それはデータ書
式、５ビットフイールドを含む。その５ビットフイール
ドは第９図のレジスタへ結合される。逐次実行指令は右
側起点フィールドも含む。

最後の１０ビットフイールドは、ＲＡＭ３５から選択さ
れたデータ語（ＯＷ）をカウントする。逐次実行データ
書式が第２３図の最後の線に示され・、図かられかるよ
うに、３２ビット・バスサイクルごとに２つのデータ語
を得ることができる。コンテキスト切換え指令がロード
すべき新しい物体に対して線バッファ制御器を準備し、
１２ビット絶対起点フィールドと、データモードビット
と、埋込まれたマスクの極性（Ｅ極性）を示すために用
いられるビットとを含む。フィールドＴＩについては先
に説明した。この指令は、副物体へ切換える・ために物
体内で用いることもできる。これについては後で説明す
る。

実行スクリーン指令は、たとえばスクリーン全体をクリ
ヤするために用いられる。その指令はデータ書式フィー
ルドと、１６ビット・データフィールドを含む。　　　
、 第２３図にはビットマツプデータ語書式の５つの例があ
る。「Ｄ書式」５ビットフイールドは、ＲＡＭ３５から
読出されたデータの特定の書式を第９図の制御器に知ら
せる。最初の線はピクセル当り１ビットの書式を示し、
最後の線はピクセル当り１６ビットの書式を示す。

線バッファ制御器 第９図を参照して、制御器は１２ピット絶対起点レジス
タ１２４と、１２ビット実行開始レジスタ１２５と、１
２ビット位置カウンタ１２６とを含む。

（理論的には、それらのレジスタには１０ビットだけ必
要であるが、「クロッピング（ｃｒｏｐｐｉｎｇ）−１
のためには２ビットを付加すると有用である。）絶対起
点がたとえばコンテキスト切換え指令からレジスタ１２
４に結合される。実行指令からの右側限度フィールドは
相対的な限度であって、絶対限度に変換する必要がある
。これは加算器１３４により行われる。（限度はバス１
１３へ結合される。）この特徴は、後で説明するように
、副物体が用いられる時にとくに有用である。左側限度
は右側起点および絶対起点から加算器１３５を介して得
られる。実行開始レジスタ１２５は遅次実行指令のため
に用いられ、最後の実行が終った場所の決定を可能にす
る。位置カウンタ１２６がビットマツプ書込みアドレス
をＪ、？−るビットマツプ指令のために用いられる。左
側の限度／アドレスがバス１１２に結合される。

先に述べたように、指令語の第１のフィールドがデコー
ダ１２８へ結合され、復号されると命令が有限状態制御
器１３２を介して制御器の動作を制御する。

ビットマツプ指令および逐次実行指令からのデータ語カ
ウントがカウンタ１３０へ結合され、データ語のカウン
ト動作を制御するためにカウントダウンする。データ語
の書式が、それらの指令のデータ書式からデータ書式回
路１３１を介して選択される。それらは書込み制御信号
をバス１１６へ与える。

線バッファ読出しアドレスカウンタ１３３は表示の水平
カウンタに同期させら扛、出力させるために線バッファ
を走査できるようにする。それらのアドレスはバス１１
７を介して七ルに結合される。

次にディスパッチ信号（線１０５）とクロック速度信号
が、バッファとディスパッチャの間で「ハンドシェイク
」を形成して、コンピュータ装置においてしばしば行わ
れる信号転送を許す。

ＣＰＵとバッファの間のタイミング 第２４図には、第５図のバス５８．５９におけるアクテ
ィビティに対応する一連のＣＰＵ記憶装置バスサイクル
１３８が示され、一連の線バッファ・ロードサイクル１
３９が第５図のバス５８．５９におけるアクティビティ
に対応する。これは、物体１の線のローディングと、表
示線と交わる物体ｎ＋１の線のローディングの間の遷移
へ導り、およヒソの遷移に続く、線バッファへの線１の
ローディング中の期間を示す。それら２組のサイクルは
非同期とすることができる。線バッファ・サイクルと基
本タイミングはＣＰＵ・バスのアクティビティと同期さ
せる必要はない。線１の物体ｎの１本の線のローディン
グが終って、線１の物体れ＋１の１本の線のローディン
グの準備をすると、ディスパッチャは信号を発して、物
体のその線のスタートのためのデータシフトレジスタと
ＲＡＭ３５にロードさせると同時に、バス６０上である
命令（４個の命令）を線バッファへ結合する。第１１図
の記憶装置８３内のＯＤＴからディスパッチャにより取
出されたそれらの命令は、第１に第２２図に示されてい
るコンテキスト切換え指令であり、それから線バッファ
を横切るマスクビットをクリヤする実行スクリーン指令
と、ビューポートのためのマスクビットをセットする実
行指令と、最後に、その線のための物体記述用の最初の
語とである。重ＣＰＵはバス５８．５９を介してＲＡＭ
３５をアクセスすることを制約されないととである。Ｒ
ＡＭ３５に対するＣＰＵのアクセスが妨げられる唯一の
時は、物体の間の遷移である短い期間１４１である。

第１２ａ図は、水平寸法が２４（１０）垂直寸法が１６
０である簡単な１ビット／ピクセル・ビットマツプを示
す。ビットマツプの内容が白地の背景上の黒い文字のテ
キスト・メツセージであると仮定する。

「刈が図においてこのビットマツプの表示場所を表すた
めに示される。記憶装置マツプも第１２ｂ図に示されて
いる。その図はＲＡＭ内の表示データの詳細を示す。（
数字の後のｒＨＪは数のベースが１６進法であることを
示す。） ２５６にの動Ｍの上半分が示されており、記憶装置が２
５６個の３２ビット語の行に分けられる（１２８行が示
されており、２５６行を利用できる）ことにまず注意さ
れたい。また、データの各ブロックに対して割当てられ
た黒領域が黒で示されていることにも注意されたい。

この表示の準備においては、色探索表（ＣＬＵＴ　）と
物体ディスパッチ表（ＯＤＴ）をどこに格納するかをま
ず決定する。ＣＬＵＴの表示が１２８語であると仮定し
、かつ、行の境界を横切ら々ければＲＡＭ内のどこにも
置くことができると仮定する。それは２８０００Ｈに示
されている。同じ行境界制約がＯＣＴに加えられるから
、それは２６０００’Ｈに置かれる。

次に、ビットマツプに空間が割当てられる。ビットマツ
プは直線アレイとして設定でき、１本の線が記憶装置内
で次の線に続き、各線は整数の語に丸められる。水平寸
法が２４０ピク七ルで、ピクセル当り１ビットであるか
ら、各線に２４０÷３２−７．５　　語を必要とする。

各線に必要な記憶容量は整数語に丸められるから、各線
を保持するために必要な記憶容量は８語である。線が１
６０本あるから、このビットマツプに必要なＲＡＭの全
容量は１６０Ｘ８＝１２８０語である。データは３８０
００Ｈに示され、３８４　ＦＦＨまで延びる。

そうすると、第１０図の書式を用いて、物体のためのデ
ィスパッチ表工ントリイを用意することが必要である。

Ａ、スタートアドレス このパラメータは物体記述の始まりであるアドレス３８
０００Ｔ（を示す。しかし、符号化される数はＤＯＯＯ
Ｈ（３８０００Ｔ（を４で除したもの）である。その理
由は、バイトアドレスではなくて語アドレスがこのフィ
ールドで指定されるためである。というのは、全ての命
令が３２ビット語境界上に整列させられるからである。

Ｂ、線モード このパラメータは、線記述が固定長か、可変長であるか
を指定する。この例の場合には、ビット線マツプの線記
述が固定長であるためにいずれのモードでも機能するか
ら、長さを固定長モードで指定でき、または可変長モー
ドを指定することにより長さをディスパッチャで計算で
きる。この例のためには、固定長モードに対して「１」
が指定される。

Ｃ１線の長さ ＲＡＭ内での各線記述の長さは８語である。固定長線モ
ードが使用さ扛るからこのパラメータを使用する必要が
ある。このパラメータは最初の語（すなわち、物体に対
するＯＤＴエントリの「最初の語」フィールド）を含ま
ないことに注意されたい。

Ｄ、スタート線 この物体はスクリーン上の領域の最初の線である線０で
始まる（図参照）。

Ｅ、物体の高さ この物体の垂直寸法は１６０であるから、その垂直寸法
が高さである。このパラメータがスタート線に加え合わ
さｎた時に、結果が終りの線、すなわち線１５９である
ことをこの装置は求める。したがって、このパラメータ
に対して符号化される量は高さマイナス１すなわち１５
９である。

Ｆ、絶対起点 この物体の最も左側のピクセルは表示のピクセルＯにあ
る。絶対起点は物体の左側縁部の水平位置より小さいか
、等しくなければ々らないから、絶対起点は０またはそ
れより小さい任意の値とすることができるが、簡単にす
るためにここでは０を用いる。

Ｇ、一定語 この例では黒と白の２色を用いるから、それらの色はＣ
ＬＵＴの初めに格納される。ピクセルデータの１ビット
が線バッファセル内のＬバイトのＬＳＢに整列させられ
るとまた仮定する。したがって、一定語の下位８ビット
を０にセットすると、ＣＬＵＴピクセルデータの８ビッ
トがＬＳＢを除いて全て０にされ、それにより白と黒で
ある第１と第２のＣＬＵＴエン）　ＩＪの間で選択する
。

一定語の最上位のニブルはこのパラメータにおいては指
定されず、ディスパッチャが線バッファを物体のコンテ
キストで設定する時に０にセットされる。この例では最
上位の次の位のニブルは用いられ々いから、そのニブル
は０にセットされる。

したがって、一定語のパラメータは０ＯＯＨにセットさ
れる。

それらのパラメータはビットマツプのピクセルデータの
どの水平領域が実際に表示されるかを指定する。マツプ
は水平方向に２４０ピクセルであり、ビットマツプが水
平方向に２５６ピクセルであるかのようにマツプは最も
近い完全語（Ｗｈｏｌｅ　Ｗｏｒｄｓ）に丸められる。

この装置は、ビットマツプ指令の最後のデータ語の実ピ
クセルが終る場所と、「過剰な」１６ピクセルが始る場
所を決定して、それらの過剰々ピクセルの表示を阻止す
るととができないから、それらのピクセルを表示から除
去するためにビューポートパラメータが用いられる。

ビューポート起点は実際のビットマツプが始るピクセル
を絶対起点を基準にして識別する。そのピクセルはＯで
あり、絶対起点は０であるから、ビューポート起点は０
−０＝０　　である。ビューポート限界は、絶対起点に
対して実ビットマツプが終ったものに１を加えた所のピ
クセルを識別する。

ピクセル２３９はビットマツプが終るととろのものであ
シ、絶対起点は０であるから、ビューポート限界は２３
９−０＋：ｒ＝２４０である。ピクセル２４０から２５
５までの過剰のピクセル領域（第１２＆図参照）はいま
は隠されている。というのは、ピクセルは０と２３９の
間だけ延びるからである。このようにして希望の水平寸
法２４０が得られる。

■１表示モード この例ではＲＧＢでは々くてＸとＬが用いられる。

−７５＝ したがって、表示モードビットは０である。

埋込まれたマスクの機能は用いられないから、極性を定
める必要はない。

Ｋ、最初の語 この語はビットマツプ命令を保持し、直線ビットマツプ
アレイＲＡＭの構成を可能にする。データの線がＲＡＭ
から線バッファに読込まれると、まずそのバッファが上
記の関連するパラメータで構成され、次に最初の語（指
令語として処理される）が用いられる。それから、ＲＡ
Ｍからの線記述の残りのものだけが用いられる。この例
においては、最初の語はビットマツプ指令を含む。ビッ
トマツプのピクセルデータを含んでいるデータ語がビッ
トマツプ指令に続く。この場合には、直線ピットマツプ
アレイが格納されるＲＡＭ内の線記述の部分の初めから
それらのデータ語がスタートすることが見出される。

物体の最初の線からスタートして、物体は線０において
ディスパッチされ（すなわち、ディスパーフロー ツチヤが線バッファへのその線の物体の記述のローディ
ングを開始する）、線バッファがディスバッチ表エント
リパラメータに従って構成される。

それから、先に詳しく述べたビットマツプ指令である最
初の語が取出されて、実行される。線バッファはあるビ
ットマツプに対して用意され、そのビットマツプを記述
するために送る８個データ語（２５６個の１ビットピク
セル）を予測する。スタートアドレスはそれらのデータ
語の最初の語、本当は直線ピットマツプアレイに対する
データの最初の語を示し、その最初の語およびそれに続
く７語がロードされて、物体に対する最初の遅延された
線を構成する。

２番目の線においては、ＣＰＵは線バッファを再び構成
し、同じ最初の語を再び実行し、線バッファはビットマ
ツプデータの８語を再び予測する。

この時だは、ディスパッチャからのスタートアドレスは
９番目のデータ語を示す。その９番目のデータ語は線の
長さパラメータ中の値二８だけ増加されたものである（
第１０図参照）。物体の２番目の表示線のためのデータ
語９〜１６（１から順に番号をつけたと仮定する）が与
えられる。直線ビットマツプアレイの９〜１６番目の語
はビットマツプの２番目の線に正確に一致することに注
意されたい。

この動作は、物体の各線の終りに達するまで、ビットマ
ツプデータの引き続く各線のローディングを続ける。こ
の例において用いら扛るビットマツプ物体がたまたま長
方形であるから、ＯＤＴに格納されている同じビットマ
ツプ命令があらゆる線に対して用いら扛る。

第１２ａ図の物体を動かす必要があると仮定する。

基本的な操作は表示空間内に物体を位置させることであ
る。位置ぎめは水平および垂直の２種類の過程に分けら
れる。まず初めに水平位置ぎめについて考える。（次の
節で垂直位置ぎめについて説明する。）たとえば、物体
を右へ１６０ピクセルだけ再び位置させると仮定する。

表示データは、第１２ａ図のそれの元の位置における物
体の表示データと同じであることに注意されたい。物体
を移動させるためにはデータはＲＡＭ３５の内部で動か
されない。それよりも、ディスパッチ表エントリ内の絶
対起点パラメータが変更される。

絶対起点が前の節では０にセットされたのに反して、こ
の節では絶対起点は１６０に七ッ卜される。

そこで、物体記述内での水平位置ぎめは０ではなくて１
６０を全て基準とし、したがって全ては右へ１６０ピク
セルだけ移動させる。

ビューポート起点およびビューポート限界により定めら
れたビューポートは物体の残りのものとともに移動して
いるから、過剰のピクセルは依然として適切に隠される
ことに注意されたい。その理由は、それらのパラメータ
が絶対起点を基準にしており、いまは１６０だけ同様に
移動させられているからである。しかし、ある領域は、
隠される物体の左に置かれることにも注意されたい。こ
の例では、絶対起点の左側には何も書込むことはできず
、下記の例で役割を演することになるから、隠される物
体の左にある領域が置かれても表示に影響することは々
い。

この物体はそれの起点からこの新しい位置へいつでも動
かすことができ（たとえばＣＰＵにより）、しかもフレ
ームの間で表示の遷移が起きる。すなわち、中間フレー
ムである、この物体の表示の途中において、物体がＣＰ
Ｕにより、ＲＡＭ３５　において変更された絶対起点パ
ラメータに従って動かされるものとすると、そのフレー
ム内の物体の残りは古い絶対起点パラメータで依然とし
て描かれる。

第１２ａ図の物体を垂直方向に再位置ぎめするためには
、スタート線パラメータを変更する必要がある。物体の
最初の線が線８０であるとすると、スタート線パラメー
タがそれの現在の値である０から８０への簡単な変更が
行われる。それから、ＣＰＵは線８０における最初の線
記述をロードし、引続く各線における引続く各線記述が
ロードされる。その結果として得られた表示を第１４ａ
図に示す。

記憶装置の構成は第１４ｂに示されたものと全く同じで
あり、以前の水平位置ぎめ（第１３ａ図）はこの垂直方
向の変化によって全く影響を受けない。

水平方向の変化と同様に、スタート線パラメータがいつ
変化されたとしても、垂直方向の移動はフレームの間で
きちんと起るであろう。

水平ビューポート（第１５ａ図、第１５ｂ図）過剰のピ
クセルを隠すためだけで々く、ビューポート機構を使用
できる。第１５ａ図の表示について考えることにする。

ここで、ビットマツプの実際のピクセルのいくらかを故
意に隠すことを、ここでは物体０に対して示す。このこ
とは、あるウィンドウが保持しているビットマツプより
も水平方向に小さいように、そのウィンドウが、たとえ
ばアップル・マツキントラシュ（Ａｐｐｌｅ　Ｍａｃｉ
ｎｔｏｓｈ）　ニア　ンピュータで水平方向の寸法を／
」・さくする時に生ずる論理的なものであり、ビットマ
ツプの異る部分を見るためにたとえば水平スクロール機
構が用いられる。

また再び記憶装置のレイアウトは変更されない。

全体の効果はディスパッチ表エントリ、主とじてビュー
ポートの起点およびビューポートの限界により制御され
る。いくつかのピクセルを隠すためにこの例では左側の
マスク領域が用いられるが、前の例ではそのマスク領域
は使用されず、いくつかの実際のピクセルと過剰のピク
セルを隠すために右側のマスク領域が用いられる。ビュ
ーポートの位置と寸法が次のようにして制御される。ピ
ユーポートの起点は絶対起点に対するビューポートの左
側縁部上のピクセルを示し、ビューポート限界は絶対起
点に対するビューポートの左側縁部プラス１上のピクセ
ルを示す。この場合にはビューポートの起点は２００−
１６０＝４０　　であり、ビューポート限界は３５９−
１６０＋１＝２００　　である。

位置の変化と同様に、パラメータがいつ起るかとは無関
係に、物体の表示の変化はフレームの間で起る。しかし
、フレームが表示される前に両方のパラメータを変えな
ければならない。１つのフレームが新しいビューポート
起点ではなくて、古いビューポート限界で表示されるこ
とが起きないことを保障するために、両方のフィールド
を、割込むことができない１つの記憶装置サイクルで書
込まなければガらない。

水平スクローリング（第１６ａ図、第１６ｂ図）ビット
マツプが、上記マツキントラシュ・コンピュータにおけ
るような、ウィンドウであるとすると、水平ビューポー
ト内で水平スフミール効果を維持する必要がある。この
効果を得るために、ビューポートではなくて物体が動か
される。したがって、全ての賛化されるものは、ＯＤＴ
エントリに含まれている最初の曲内のビットマツプ命令
の相対的な起点フィールドであり、ビューポートを乱す
ことなしにビットマツプは動く。相対的な起点がＯから
２０へ変えられたとすると、第１６ａ図に示す表示が得
られる（ＲＡＭ内の表示データはまた同じままであるこ
とに注意されたい）。

絶対起点の左側へのスクロールを行うことはでき々い。

したがって、絶対起点の左側へのスクロールが必要にな
った時は、絶対起点を左へ動かし、ビットマツプ命令の
相対的か起点と、ビューポートの相対的な起点およびビ
ューポートの限界を調整して補償しなければならない。

第１７１図において、物体は水平方向はもちろん垂直方
向に隠される、すなわち、その物体は水平ビューポート
はもちろん垂直ビューポートも有する。水平ビューポー
トとは異なり、直接のサポートは行われず、この物体に
対するＯＣＴエントリを用意するＣＰＵにより垂直ビュ
ーポートを発生せねばならない。

これを行うや・り方は、表示すべき物体の線のみを物体
記述が記述するように、このＣＰＵが物体記述を変更す
ることである。すなわち、第１７ａ図の垂直ビューポー
トが線１００〜１９９まで延びるから、物体記述が物体
のそれらの線を含むだけである。

そうすると、装置はビューポートにより「隠されない」
線を表示しないだけである。

この例では、１番上から２０本の線と、１番下から４０
本の線がピユーポートにより隠されるから、物体の見え
る線はそれの２０番目の線から１１９番目の線である。

２０番目の線から新しい物８４一 体がスタートするから、２０番目の線に対する線記述を
示すためにスタートアドレス・パラメータが変えられる
。それから、新しい物体の表示内の最初の線である線１
００にスタート線パラメータが変えられる。最後に、物
体の新しい高さを反映するために物体の高さパラメータ
が９９にセットされる。その結果として、第１７ａ図の
中央部に表示される領域が示される。

マツー？ントツシュ・コンピュータが行っり水平スクロ
ーリングにおける水平スクロール機構と同様に、垂直ス
クロール機構は垂直スクロールを行わせる。２０本の線
だけ上へスクロールさせた効果を第１８ａ図に示す。

垂直スクロールは、ビューポートを固定したまま物体を
動かすことを再び必要とする。物体は、線６０からスタ
ートして、希望の新しい位置へ垂直に位置させられる。

それから、新しい垂直ビューポートが前と同様にセット
される。ただ、そのビューポートは物体の４０番目の線
でスタートし、１９９番目の線で終ることが異なる。

長方形でないビューポートを必要とすることがある。こ
れは、マスクとして用いられる１ビット／ピクセル物体
を形成することにより得ることができる。この物体（説
明のために物体Ｏとする）は、ビューポートが加えられ
る物体（ここでは物体１とする）のすぐうしろ（すなわ
ち、次に下位の優先度に）に置かれる。書込みモード「
マスクビット」が物体０に対して用いられるから、物体
０が線バッファのセル（第６図の１０７　）内のマスク
ビットにロードされる。物体１を隠す場合には、そのビ
ットに対して０が用いられ、他の場合には１がセルに書
込まれる。それから、物体１に対するディスパッチ表エ
ントリにおいては、ビューポート限界が０にセットされ
る。これにより、物体１がディスパッチされた時に、自
動ビューポート機構がビューポートを妨害することが不
能にされる。

物体０は次のようにして作成される。（１）スクリーン
上の全てのピクセルを隠すために自動ビューポートが用
いられ、（２）各線に対する長円の左側から右側へマス
クビットをクリヤするためにその線に対する１つの実行
指令がいま用いられ（各線の実行が異るからＯＤＴエン
）　ＩＪの最初の語は実行指令に対して用いることがで
きないことに注意されたい）、（３）最初の語に対して
ＮＯＰ　（動作なし）命令（有効な命令の零構成により
得られる）が指定され、ある実行指令がＲＡＭ内の各線
記述の最初の（および唯一の）語（すなわち、各線記述
の総計である第２の命令）として用いられる。長円の上
と下の線に対してはＮＯＰはその語に対してセットされ
る。

物体０のマスクが第１９ａ図に示され、物体０の１番上
にオーバーレイされた以前の例のビットマツプからの結
果としての表示が第１９ｃ図に示されている。長円内の
ビットマツプの領域のみが表示される。第１９ｂ図の記
憶装置マツプが記憶装置の利用を示す。前の例の物体０
はこの例では物体１であることに注意されたい。

第２０ｃ図） 背景にテキスト・ビットマツプ物体をオーバレイし、背
景が文字の間で見えるようにすることが必要々ことがあ
る。これは、背景物体を用い、次にテキストのパターン
に対応する特注マスク物体を用い、最後にマスクの１番
上のテキスト物体を用いることにより行うことができる
。しかし、埋込まれたマスクを用いるもつと簡単な方法
がある。

この例におけるテキスト物体は１ビット／ピクセル・ビ
ットマツプであり、特注マスクを作るためには、全く同
じパターンを有する１ビット／ピクセル・ビットマツプ
を必要とすることが起る。

この事実を用いると、ビットマツプは線バッファにロー
ドされ、同じテキスト・ビットマツプによる隠す動作を
組合わせることができる。

まず、第２０ａ図に示すように、背景物体が物体０とし
て作られる（たとえば、２４０Ｘ１６０ピクセルで、４
ビット／ピクセル）。これは水平マスクを有しないこと
に注意されたい。その理由は、水平寸法が２４０ピクセ
ルで、ピク士ル当り４ビットでは、線当り正確に３０語
（過剰なピクセルなし）が用いられるからである（便宜
上、水平ビューポートは不能にする。）。このビットマ
ツプによりマツプされた１６色をテキスト・ビットマツ
プの２色から分離させたい場合、−短語の下位バイトが
セットされて、その下位バイトがピクセルデータの４ビ
ットに組合わされて、その結果として得られたインデッ
クスがＣＩ；ＵＴ内の便利な場所を示すようにする。

埋込まｎたマスクの機能を起動させるために、前の例か
らのテキスト・ビット・マツプを使用できる。最初に、
線バッファに重ね書きせず、黒の文字を隠さずにむしろ
重ね書きするために、白の背景マスクを作らなければな
らない。これはディスパッチ表エントリ内の「ｅ」極性
ビットにより決定される。黒を１、白を０とすると、書
込みを許可するために１が用いられるから、「ｅ」極性
は１にセットされる。そうすると、埋込まれたマスクモ
ードが選択されｅモードピットが１にセットされるよう
に、最初の胎内のビットマツプ指令がセットされる。

この物体の過剰ビットを隠すために水平ビューポートを
有する必要性を、埋込まれたマスクがなくすことに注意
されたい。この隠す機能はピクセル格納セル内のマスク
ビットにより作動し、埋込まれたマスクの機能とは独立
している。与えられたピクセルにおける書込みをいずれ
かのマスクまたは両方のマスクが禁止するものとすれば
、書込みは禁止される。

このようにして得られた表示を第２０ｃ図に示す。

この表示はあるノくターンの１番上のテキストを実際に
示すものであって、そのパターンは文字の間のスペース
を通じて示す。記憶装置の利用が第２０ｂ図に示されて
いる。

この節は、記憶装置９時間および容量を節約するやり方
で物体記述を指定できる特殊な場合の物体の例を示すも
のである。この節で示す全ての物体は、前節で述べた長
方形ビットマツプを適当に隠して用いることにより、指
定できるととに注意すべきである。しかし、特殊な場合
の物体は全く普通に生ずるから、この節で述べる特別な
性能は、記憶装置２時間および容量を十分に節約するた
めに有用である。

この節で考える全ての特殊な場合の物体は主として実行
で作られるから、それらの物体のことを実行うラス物体
と呼ぶことにする。実行うラス物体を価値のあるものに
する主々性能は完全に並列の実行性能である。そｔらは
、その実行を構成する全てのピクセルを線バッファに同
時に書込むことにより実現される。

背景（単色） 実行うラス物体の価値をすぐに示す１つの用途は背景の
発生である。他の場合には大きい１ビット／ピクセル・
ビットマツプにより表わされる１つの色で全て表わさｎ
ている背景は、いまけ線肖り１回の実行で描くことがで
きる。動かない物体（たとえば、木、山、雲、空等）を
含む大きい背景を線画りわずかな実行で指定できるため
に、匹敵するビット表現よりも１桁以上小さい容量の記
憶装置、および１桁以上短い線バッファ書込み時間を必
要とする。実際に、スクリーンよりも十分に大きい背景
を効率的に格納でき、ビューポートであるスクリーンの
幻想を別の領域に与えるためにそれらの背景を操作でき
る（第２１ａ図と第２１ｃ図を比較されたい）。

そのために、背景を存在させるべき優先度にディスパッ
チ表エントリがセットされる。それから、スタート線に
背景の最初の線がロードされ、物体の高さがそれの高さ
マイナス１にセットされ、絶対起点が背景の左側境界に
セットされ、ビューポート起点と限界がＯにセットさ扛
、一定面と表示モードが希望に応じてナツトされ、スタ
ニトアドレスとｅ極性および線モードならびに線の長さ
が任意の値に毎ットされる。そうすると、最初の語に実
行指令がロードされてＲ起点を０にセットし、Ｒ限界を
背景の水平水洗にセットし、終り線を１にセットし、デ
ータ７とＷモードおよびＤ整列を希望に応じてセットす
る。

物体の各線に対して最初の語中の１つの実行指令を実行
し、背景の左側から右側へ実行を発生する。ディスパッ
チ表エントリ内の４語をもちろん除いた最初の語により
各物体が完全に発生されるから、各物体にＲＡＭ内の空
間が割当てられないことに注意されたい。

背景（多色） 説明のために、単一の複合物体を構成するために集合さ
れる個々の小さい物体のことを副物体と呼ぶことにする
。２個またはそれ以上の副物体を含む物体のことを複雑
な物体と呼ぶことにする。

第２１ａ図と第２１ｅ図に複雑な物体（森の光景）が示
されており、各副物体はアルファベットで示されている
。

副物体はビットマツプと実行の少くとも一方で作ること
ができ、物体中には任意の数の副物体を含ませることが
できる。第２１ａ図に示す森の光景においては１３個の
副物体があり、１つの色の客実行領域が実行により表さ
れている。副物体は重ね合わせることもでき、実際に、
第２１ａにおいて、刷物体Ａは簡単な長方形であり、刷
物体Ａについて図に示されている複雑な領域は、刷物体
Ａの前に刷物体を重ね合わせて得たものである。

森の光景についての物体記述を発生するために、背景か
ら前景へかけて副優先度（刷物体の重ね合わせ優先度）
で刷物体に順序をつける（「Ａ」が最もうしろの刷物体
であり、「Ｍ」が最も前の刷物体である）。

物体記述、すなわち、複雑な物体の１つの絶対起点を基
準とする線記述が発生される。複雑な物体の左側境界が
ピクセル−１００にあるから、それの絶対起点は−１０
０にセットされる。この複雑な物体中の各刷物体は１つ
の色の隣接する領域であるから、各刷物体の線記述を１
つの実行指令により繰返えすことができる。刷物体Ａ　
、　Ｂ　、　Ｃ、Ｄ。

Ｅ、Ｊ、に、Ｌは全て長方形であるから、各線記述に対
して同じ実行指令（長方形の左側縁部で始って、その長
方形の右側縁部で終る）を指定できる。

たとえば、刷物体Ｂの幅は４０ピクセル、高さは２２０
線で、それの左側縁部はピクセル−６０にある。その刷
物体Ｂけ２２０個の実行指令により記述され、各実行指
令の相対的な起点は４０（すなわち、−６０−（−１０
０’））にセットされ、相対的な限界は８０（−２１−
（−１００）＋１）にセットされる。

刷物体Ｆ、Ｇ、Ｈ，Ｉは全て円である。しかし、各回は
それの中心に関して垂直方向に対称的であるから、下半
分を発生するために上半分についての線記述を反転でき
る。上半分の実行のセットを決定するために、各線上の
円の左側縁部と右側縁部が簡単な幾何学を用いて決定さ
れ、それから、相対的な起点を左側の縁部に置き、相対
的か限界を右側に置くようにして、各線に対して実行指
令が作られる。

刷物体Ｍは三角形であり、円形の刷物体と同様に、各線
の左側縁部と右側縁部を決定するために幾何学が用いら
れ、それからその情報を用いて、それの線記述について
の実行指令の相対的な起点と相対的々限界を見つける。

それら種々の刷物体の物体記述を森の全体の光景につい
ての複雑な物体の物体記述に組立てるためには、種々の
刷物体の線記述を、各線上の最低優先度の刷物体の線記
述を最初にし、最高の副優先度の刷物体の線記述を最後
にして、線ごとにインターリーブする必要がある。これ
を第２１ｄ図に示す。たとえば、第２１ｄ図の４８０本
の線を森の光景の４８０本の線と比較されたい。各刷物
体についての物体記述を表すパターン化された棒の垂直
寸法と位置が、森の光景における刷物体自体の垂直寸法
および位置に一致することに注意されたい。

その理由は、各刷物体の物体記述が、刷物体が存在する
線上にのみ存在するからである。したがって、スロット
（左へ向って番号をつけられている線を見よ）が、森の
光景中のスロットの刷物体の同じ線に対応する線記述を
保持する（図には見本として２本の刷物体線が強調して
示されている尤スロットは副優先度レベルに対応するか
ら、各線上の線記述は、複雑な物体の線記述にインター
リーブするために適切な順序にされる（空のスロットは
なくしている）。右下の線図はなくされて、左へ詰めら
れた空のスロットを示す。そうすると、これは、複雑な
物体のための線記述を構成するインターリーブされた刷
物体の線記述を表す。

各刷物体線記述が線バッファにロードされる時に重ね書
きすることにより、副優先度は線バッファ内で取扱われ
ることに注意されたい。最低優先度の刷物体が線バッフ
ァに最初に書込まれ（それらの刷物体が複雑な物体の線
記述における最初のものであるから）、それらの刷物体
に重ね合わされる高い副優先度の刷物体により重ね書き
される。

物体記述は、ディスパッチ表エントリ内の物体の全ての
線に対して共通に格納さｎている各線記述の最初の語を
有する。したがって、ある物体記述の全ての線記述が同
じ命令指令語でスタートするものとすると、その指令語
を「最初の語」に置くことができ、それにより物体記述
のあらゆる線に対してＲＡＭにその指令語を個々に格納
する必要を避ける。詰められた線図と森の光景を調べる
ことにより、全ての線において最初の語が同じであるこ
とがわかる。その最初の語は刷物体Ａの実行命令の１つ
の語である。複雑な物体のあらゆる線において、刷物体
Ａは相対的が起点をＯに置き、相対的な限界を９４０に
おく実行命令を発生する。

したがって、この命令を最初の語に置くととにより、Ｒ
ＡＭの４８０語（各線ごとに１語）を直接節約できる。

以上、ビデオ表示装置について説明した。

【図面の簡単な説明】

第１１１図は表示しようとしているいくつかの物体およ
びそれらの物体の相対的々優先度、す寿わち、背景から
前景までのそれらの物体の位置を示す斜視図、第１ｂ図
は第１ａ図の物体を表示するＣ’ＲＴスクリーンを示し
、第２ａ図は第２ｂ図および第２ｃ図とともに用いられ
る図であって、ＣＲ１表示上のいくつかの物体を示し、
ｇ２ｂ図は第２ａ図の表示で示されている物体を従来の
線バッファに格納する方法を示す線図、第２Ｃ図は第２
ａ図の物体を表示するために必要なデータを本発明に従
って格納する方法、および典型的な物体ディスパッチ表
の内容を示す線図、第３図は構成データとディスバッチ
表データおよび物体データの格納を示すために用いる線
図、第４図は第３図の物体についての物体データと物体
ディスパッチ表の間の記憶装置内での関係を示す線図、
第５図はオプションのビデオＲＡＭバッファを含む本発
明の装置のブロック図、第６図は線バッファの構成と典
型的々セル内容を示す線図、第７図は線バッファにおけ
るセルアーキテクチャを示す線図、第８図は個々のセル
、およびとぐに記憶装置のセル群ゼロのレイアウトを示
す線図、第９図は線バッファ制御器のブロック図、第１
０図は好適なディスバッチ表の書式を示し、第１１図は
ディスパッチャのブロック図、第１２ａ図は長方形ビッ
トマツプを表示するための本発明の詳細な説明するため
に用いられる表示を示し、第１２ｂ図は第１２ａ図の表
示を得るために用いられる記憶装置の格納を示す線図、
第１３ａ図は水平位置ぎめのために本発明の詳細な説明
するために用いられる表示を示し、第１３ｂ図は第１３
ａ図の表示を得るために用いられる記憶装置の格納を示
す線図、第１４１Ｌ図は垂直位置ぎめのために本発明の
詳細な説明するために用いられる表示を示し、第１４ｂ
図は第１４ａ図の表示を得るために用いられる記憶装置
格納を示す線図、第１５＆図は水平ピユーポートに対す
る本発明の詳細な説明するために用いられる表示を示し
、第１５ｂ図は第１５ａ図の表示を得るために用いられ
る記憶装置格納を示す線図、第１６ａ図は水平スクロー
リングのための本発明の詳細な説明するために用いられ
る表示を示し、第１６ｂ図は第１６ａ図の表示を得るた
めに用いられる記憶装置格納を示す線図、第１７ａ図は
垂直ビューポートのための本発明の詳細な説明するため
に用いられる表示を示し、第１７ｂ図は第１７ａ図の表
示を得るために用いられる記憶装置格納を示す線図、第
１８ａ図は垂直スクローリングのための本発明の詳細な
説明するために用いられる表示を示し、第１８ｂ図は第
１８ａ図の表示を得るために用いられる記憶装置格納を
示す線図、第１９ａ図は整形されたビューポートのため
の本発明の詳細な説明するために用いられる表示を示し
、第１９ｂ図は第１９ａ図の表示を得るために用いられ
る記憶装置格納を示す線図、第１９ｃ図は第１９ａ図の
整形されたビューポートを説明するために用いられる表
示を更に示し、第２０ａ図は埋込ま扛たマスクのための
本発明の詳細な説明するために用いられる表示を示し、
第２０ｂ図は第２０ａ図の表示を得るために用いられる
記憶装置格納を示す線図、第２０ａ図は第２０ａ図の埋
込まれたマスクを説明するために用いられる別の線図、
第２１ａ図は複雑な物体のための本発明の詳細な説明す
るために用いられる表示を示し、第２１ｂ図は第２１ａ
図の表示を得るために用いられる記憶装置格納を示す線
図、第２１ａ図は第２１＆図の複雑な物体を説明するた
めに用いられる別の線図を示し、第２１ｄは第２１ａ図
。 第２１ｂ図および第２１ａ図の複雑な物体の格納の説明
に関連して用いられる線図、第２２図は好適々指令語書
式を示す線図、第２３図は好適々ビットマツプおよび逐
次実行データ語書式を示す線図、第２４図は本発明の詳
細な説明するために用いられるタイミング図である。 ３５・・・・ＲＡＭ、　４８・・・・テイスパツチヤ、
５０・・・・線バッファ、５１・・・・ビデオ礎Ｍバッ
ファ、５２・・・・Ｄ−Ａ変換器、５３・・・・３Ｄ算
術装置、５４・・・・ビデオ入力バッファ、５５・・・
・製図機、５６・・・・ＣＰＵ、５７・・・・ネットワ
ークインターフェイス、８１・・・・記憶装置、８６．
９２・・・・レジスタ、８８・・・・線カウンタ、８７
，９６゜１３５・・・・加算器、８９・・・・優先度決
定器、９０　、１２８・・・・デコーダ、９４・・・・
アドレス増加器、９５・・・・語カウンタ、１（１０）
　・・・・有限状態制御器、１２１　・・・・データ組
合わせおよび整列論理回路、１２４・・・・絶対起点レ
ジスタ、１２５・・・・実行開始レジスタ、１２６・・
・・位置カウンタ、１２８・・・・命令デコーダ、１３
０・・・・カウンタ、１３１　・・・・データ書式特許
出願人　　アプル・コンピュータ・インコーホレーテッ
ド

Claims (45)

【特許請求の範囲】
1. （１）表示するための複数の物体を表すデータを格納す
   る第１の記憶装置と、 各前記物体の属性を格納する第２の記憶装置と、前記第
   １の記憶装置および前記第２の記憶装置に結合され、前
   記第２の記憶装置から前記属性を受けて前記第１の記憶
   装置内の前記データを制御する第１の制御手段と、 前記第１の記憶装置および前記第２の記憶装置に結合さ
   れ、前記第２の記憶装置から前記データを受けるバッフ
   ァと、 を備え、各前記物体のデータが前記第１の記憶装置内の
   隣接してアクセスできる場所に格納され、前記物体の１
   個を別の前記物体とは異なる数の前記場所に格納される
   ように、前記第１の記憶装置は各前記物体のピクセルご
   とに異なる数のビットを格納し、 それにより前記第１の記憶装置に格納されている前記デ
   ータは表示のために用意されることを特徴とするビデオ
   表示装置。
2. （２）特許請求の範囲第１項記載のビデオ表示装置であ
   つて、前記第１の記憶装置は各前記ピクセルに対して前
   記第１の記憶装置に格納されているデータのピクセル当
   りのビット数を表す情報を格納することを特徴とするビ
   デオ表示装置。
3. （３）特許請求の範囲第２項記載のビデオ表示装置であ
   つて、前記第１の記憶装置は前記第１の記憶装置に結合
   されている各アドレスへ複数の直列出力語を与えること
   を特徴とするビデオ表示装置。
4. （４）特許請求の範囲第３項記載のビデオ表示装置であ
   つて、前記第１の記憶装置をアクセスするために結合さ
   れる中央処理装置（ＣＰＵ）を含み、このＣＰＵによる
   前記第１の記憶装置のアクセス動作は前記第１の制御手
   段による前記第１の記憶装置のアクセス動作に同期され
   ることを特徴とするビデオ表示装置。
5. （５）特許請求の範囲第４項記載のビデオ表示装置であ
   つて、前記第１の記憶装置と前記第２の記憶装置は１つ
   の記憶装置内に組込まれることを特徴とするビデオ表示
   装置。
6. （６）表示するための複数の物体を表すデータを格納す
   る第１の記憶装置と、 各前記物体の属性を格納する第２の記憶装置と、前記第
   １の記憶装置および前記第２の記憶装置に結合され、前
   記第２の記憶装置から前記属性を受けて前記第１の記憶
   装置内の前記データを制御する第１の制御手段と、 前記第１の記憶装置および前記第２の記憶装置に結合さ
   れ、前記第２の記憶装置から前記データを受けるバッフ
   ァと、 を備え、各前記物体のデータが前記第１の記憶装置内の
   隣接してアクセスできる場所に格納され、前記物体の１
   個を別の前記物体とは異なる数の前記場所に格納される
   ように、前記第１の記憶装置は各前記物体の各線に対し
   て異なる長さのデータを格納し、前記第１の制御手段は
   各前記線に対するデータの前記長さの範囲を決定する回
   路を含み、それにより前記第１の記憶装置に格納されて
   いる前記データは表示のために用意されることを特徴と
   するビデオ表示装置。
7. （７）特許請求の範囲第６項記載のビデオ表示装置であ
   つて、前記第１の記憶装置は前記第１の記憶装置に結合
   されている各アドレスへ複数の直列出力語を与えること
   を特徴とするビデオ表示装置。
8. （８）特許請求の範囲第７項記載のビデオ表示装置であ
   つて、前記第１の記憶装置をアクセスするために結合さ
   れる中央処理装置（ＣＰＵ）を含み、このＣＰＵによる
   前記第１の記憶装置のアクセス動作は前記第１の制御手
   段による前記第１の記憶装置のアクセス動作と同期され
   ることを特徴とするビデオ表示装置。
9. （９）特許請求の範囲第８項記載のビデオ表示装置であ
   つて、前記第１の記憶装置と前記第２の記憶装置は１つ
   の記憶装置内を構成することを特徴とするビデオ表示装
   置。
10. （１０）中央処理装置（ＣＰＵ）と、 表示のために複数の物体を表すデータを格納する第１の
    記憶装置と、 前記ＣＰＵを前記第１の記憶装置へ結合する第１のバス
    と、 前記ＣＰＵへ結合され、各前記物体の属性を格納する第
    ２の記憶装置と、 前記第１の記憶装置および前記第２の記憶装置に結合さ
    れ、前記第２の記憶装置から前記属性を受けて前記第１
    の記憶装置内の前記データのアクセスを制御する第１の
    制御手段と、 前記第２の記憶装置の前記第２のポートへ結合される第
    ２のバスと、 前記第２のバスおよび前記第１の制御手段に結合され、
    前記第２の記憶装置から前記データを受ける第１のバッ
    ファと、 を備え、各前記物体についてのデータが前記第１の記憶
    装置内の隣接してアクセスできる場所に格納され、前記
    物体の１個を別の前記物体とは異なる数の前記場所に格
    納されるように、前記第１の記憶装置は各前記物体に対
    して任意の範囲を有し、前記第１の記憶装置は第１のデ
    ータポートと第２のデータポートを有し、前記第１の記
    憶装置は前記第１のポートに結合されている各アドレス
    に対して複数の直列出力語を前記第２のポートに与え、
    それにより前記第１の記憶装置に格納されている前記デ
    ータは表示のために用意されることを特徴とするビデオ
    表示装置。
11. （１１）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第１のバスを介するデータの転送は前記
    第２のバスを介するデータの転送と同期することを特徴
    とするビデオ表示装置。
12. （１２）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第１の記憶装置と前記第２の記憶装置は
    １つの記憶装置に組込まれることを特徴とするビデオ表
    示装置。
13. （１３）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第１の制御手段は、各物体についての表
    示の１本の線についてのデータをアクセスしてから、前
    記物体についての表示の別の線についてとデータをアク
    セスすることを特徴とするビデオ表示装置。
14. （１４）特許請求の範囲第１３項記載のビデオ表示装置
    であつて、前記バッファは各前記物体についての表示の
    １本の線についてのデータを受け、前記表示についての
    ビデオ線を与えることを特徴とするビデオ表示装置。
15. （１５）特許請求の範囲第１４項記載のビデオ表示装置
    であつて、一対のバッファのうちの一方が前記第１の記
    憶装置から前記データをロードされている時に、他方の
    バッファからビデオデータの線が読出されるように、二
    重バッファを行う前記一対の前記バッファを含むことを
    特徴とするビデオ表示装置。
16. （１６）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記バッファを制御する第２の制御手段を含
    み、この第２の制御手段は前記バッファと前記第１の制
    御手段へ結合されることを特徴とするビデオ表示装置。
17. （１７）特許請求の範囲第１６項記載のビデオ表示装置
    であつて、前記第１の記憶装置に格納されている前記デ
    ータは前記第１の制御手段と前記第２の制御手段を制御
    命令を含むことを特徴とするビデオ表示装置。
18. （１８）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、各前記物体に対して前記第２の記憶装置に格
    納されている前記属性の１つは前記表示上の前記物体の
    位置であることを特徴とするビデオ表示装置。
19. （１９）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第２の記憶装置に格納されている前記属
    性の１つは前記表示に対する前景から背景までの各前記
    物体の相対的な位置（優先度）を表すことを特徴とする
    ビデオ表示装置。
20. （２０）特許請求の範囲第１９項記載のビデオ表示装置
    であつて、前記優先度は、各前記物体についての前記属
    性が前記第１の制御手段に格納される順序により決定さ
    れることを特徴とするビデオ表示装置。
21. （２１）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第２の記憶装置に格納されている前記属
    性の１つは前記第１の記憶装置内の各前記物体について
    のデータの場所を含むことを特徴とするビデオ表示装置
    。
22. （２２）特許請求の範囲第１０項記載のビデオ表示装置
    であつて、前記第２の記憶装置に格納されている前記属
    性の１つは前記第１の記憶装置に格納されている前記ビ
    デオデータの第１の線についての命令であり、その命令
    は前記第２の制御手段により通訳されることを特徴とす
    るビデオ表示装置。
23. （２３）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記記憶装置に結合され、前記表示のための前記線に交
    差する全ての前記物体についてのデータの線を構成して
    から、ピクセルデータの別の線を構成するバッファと、 各前記物体についてのデータの１本の線が前記バッファ
    に読込まれて、前記表示のためのピクセルデータの前記
    線の構成を許すように、前記記憶装置内の前記データの
    アクセス動作を制御する制御手段と、 を備え、前記ピクセルデータの各ピクセルのための前記
    バッファは前記バッファにおいて構成されたピクセルデ
    ータの種類を表す付加データの格納も行い、それにより
    、異なる種類のピクセルデータを表示のために容易に構
    成できることを特徴とするビデオ表示装置。
24. （２４）特許請求の範囲第２３項記載の装置であつて、
    前記付加データにより表されたピクセルデータの前記種
    類の１つはビデオカラーモニタに対する赤−緑−青色デ
    ータであることを特徴とする装置。
25. （２５）特許請求の範囲第２４項記載の装置であつて、
    前記付加データにより表されたピクセルデータの前記種
    類の別のものは色探索表についてのポインタであること
    を特徴とする装置。
26. （２６）特許請求の範囲第２５項記載の装置であつて、
    ピクセルデータの各前記ピクセルについての前記付加デ
    ータは１ビットであることを特徴とする装置。
27. （２７）特許請求の範囲第２３項または第２６項記載の
    装置であつて、前記記憶装置はランダムアクセス記憶装
    置を含むことを特徴とする装置。
28. （２８）特許請求の範囲第２３項記載の装置であつて、
    各前記物体についての前記データは前記記憶装置内の隣
    接してアクセスできる場所に格納され、前記物体の１つ
    を別の前記物体とは異なる数の前記場所に格納できるよ
    うに、前記記憶装置は各前記物体に対して任意の区画を
    有することを特徴とする装置。
29. （２９）特許請求の範囲第２７項記載のビデオ表示装置
    であつて、各前記物体についての前記データは前記記憶
    装置内の隣接してアクセスできる場所に格納され、前記
    物体の１つを別の前記物体とは異なる数の前記場所に格
    納できるように、前記記憶装置は各前記物体に対して任
    意の範囲を有することを特徴とするビデオ表示装置。
30. （３０）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記記憶装置に結合され、前記表示のための前記線に交
    差する全ての前記物体についてのピクセルデータの線を
    構成してから、ピクセルデータの別の線を構成するバッ
    ファと、 各前記物体についてのデータの１本の線が前記バッファ
    に読込まれて、前記表示のためのピクセルデータの前記
    線の構成を許すように、前記記憶装置内の前記データの
    アクセス動作を制御する制御手段と、 を備え、前記ピクセルデータの各ピクセルのための前記
    バッファは、前記物体のあるものに対するデータのピク
    セルを、ピクセルデータの前記線を構成するために前記
    バッファにおいて使用すべきかどうかを決定するマスキ
    ングデータを格納する動作も行い、それにより、ビデオ
    データが構成されている間にデータのマスキングが得ら
    れることを特徴とするビデオ表示装置。
31. （３１）特許請求の範囲第３０項記載のビデオ表示装置
    であつて、前記マスキングデータは前記記憶装置に前記
    物体の１つとして格納されることを特徴とするビデオ表
    示装置。
32. （３２）特許請求の範囲第３１項記載のビデオ表示装置
    であつて、前記マスキングデータは前記バッファ内にピ
    クセル当り１ビットを含むことを特徴とするビデオ表示
    装置。
33. （３３）特許請求の範囲第３０項記載のビデオ表示装置
    であつて、前記記憶装置は複数のビデオランダムアクセ
    ス記憶装置を備えることを特徴とするビデオ表示装置。
34. （３４）特許請求の範囲第３０項または３３項記載のビ
    デオ表示装置であつて、前記第２の記憶装置に格納され
    ている前記属性の１つは前記第１の記憶装置に格納され
    ている前記ビデオデータの第１の線についての命令であ
    り、その命令は前記第２の制御手段により通訳されるこ
    とを特徴とするビデオ表示装置。
35. （３５）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記記憶装置に結合され、前記表示のための前記線に交
    差する全ての前記物体についてのピクセルデータの線を
    構成してから、ピクセルデータの別の線を構成するバッ
    ファと、 各前記物体についてのデータの１本の線が前記バッファ
    に読込まれて、前記表示のためのピクセルデータの前記
    線の構成を許すように、前記記憶装置内の前記データの
    アクセス動作を制御する制御手段と、 を備え、前記バッファは複数のセルを備え、それらのセ
    ルは前記制御手段により同時にアドレスでき、各セルは
    複数のデータ線上の前記記憶装置からデータを受けるた
    めに結合され、前記記憶装置から前記データ線を介して
    転送されたデータを隣接するピクセルのピクセルに対す
    る前記セルに同時に読込まれるように、各セルは複数の
    離隔されているピクセルに対して前記ピクセルデータの
    ための格納装置を構成することを特徴とするビデオ表示
    装置。
36. （３６）特許請求の範囲第３５項記載のビデオ表示装置
    であつて、前記データバスからのデータを前記セルに書
    込むかどうかを判定するために、前記制御手段からのア
    ドレス信号を格納されている値と比較するために、各前
    記セルは、各前記ピクセルについてのデータの格納装置
    に組合わされた比較器を含むことを特徴とするビデオ表
    示装置。
37. （３７）特許請求の範囲第３６項記載のビデオ表示装置
    であつて、前記格納されている値はビデオ線中のピクセ
    ルの位置を表すことを特徴とするビデオ表示装置。
38. （３８）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記記憶装置に結合され、前記表示のための前記線に交
    差する全ての前記物体についてのピクセルデータの線を
    構成してから、ピクセルデータの別の線を構成するバッ
    ファと、 各前記物体についてのデータの１本の線が前記バッファ
    に読込まれて、前記表示のためのピクセルデータの前記
    線の構成を許すように、前記記憶装置内の前記データの
    アクセス動作を制御する制御手段と、 を備え、ピクセルデータの各前記ピクセルに対する前記
    バッファは前記線内の前記ピクセルの位置を基にして計
    算を行う計算手段を含み、それにより前記表示のための
    ピクセルデータの前記線の迅速な構成が行われることを
    特徴とするビデオ表示装置。
39. （３９）特許請求の範囲第３８項記載のビデオ表示装置
    であつて、前記制御手段と前記バッファの間に結合され
    、前記計算手段は前記バスに結合されている信号を基に
    することを特徴とするビデオ表示装置。
40. （４０）特許請求の範囲第３９項記載のビデオ表示装置
    であつて、前記計算は比較を含むことを特徴とするビデ
    オ表示装置。
41. （４１）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記記憶装置に結合され、前記表示のための前記線に交
    差する全ての前記物体についてのピクセルデータの線を
    構成してから、ピクセルデータの別の線を構成するバッ
    ファと、 各前記物体についてのデータの１本の線が前記バッファ
    に読込まれて、前記表示のためのピクセルデータの前記
    線の構成を許すように、前記記憶装置内の前記データの
    アクセス動作を制御する制御手段と、 を備え、ピクセルデータの各前記ピクセルに対する前記
    バッファは、そのバッファに格納されている情報を基に
    して計算を行う計算手段を含み、前記情報は各前記ピク
    セルに対して格納され、それにより前記表示のためのピ
    クセルデータの前記線の迅速な構成が行われることを特
    徴とするビデオ表示装置。
42. （４２）特許請求の範囲第４１項記載のビデオ表示装置
    であつて、前記格納されている情報はプログラム可能で
    あることを特徴とするビデオ表示装置。
43. （４３）特許請求の範囲第４２項記載のビデオ表示装置
    であつて、前記格納されている情報はマスキングのため
    に用いられることを特徴とするビデオ表示装置。
44. （４４）表示するための複数の物体を表すデータを格納
    する記憶装置と、 前記表示のための前記線に交差する全ての前記物体につ
    いてのピクセルデータの線を構成してから、ピクセルデ
    ータの別の線を構成するバッファと、 前記記載を前記バッファに相互接続するデータバスと、 各前記物体に対するデータの１本の線が前記バッファに
    書込まれて、表示のためのピクセルデータの前記線の前
    記構成を許可するように、前記記憶装置内の前記データ
    のアクセスを制御する制御手段と、 前記バッファを前記制御手段に相互接続するアドレスバ
    スと、 計算手段と、 を備え、前記バッファは複数のセルを備え、各セルはピ
    クセルについてのデータを格納するために複数の所定の
    ピクセル格納手段を有し、 前記計算手段は前記アドレスバスに結合されている各前
    記ピクセル格納手段に組合わされて、前記アドレスバス
    上の信号をそれのそれぞれのピクセルの前記線内の位置
    と比較し、その比較の結果を基にして、前記データバス
    からのデータの前記格納手段への格納を選択的に可能に
    し、それにより、前記表示のためのピクセルデータの前
    記線の迅速な構成が行われることを特徴とするビデオ表
    示装置。
45. （４５）中央処理装置（ＣＰＵ）と、 このＣＰＵに結合され、表示のために複数の物体を表す
    データを格納する第１の記憶装置と、前記ＣＰＵへ結合
    され、各前記物体の属性を格納する第２の記憶装置と、 前記第１の記憶装置および前記第２の記憶装置に結合さ
    れ、前記第２の記憶装置から前記属性を受けて前記第１
    の記憶装置内の前記データのアクセスを制御する第１の
    制御手段と、 前記第２のバスおよび前記第１の制御手段に結合され、
    前記第２の記憶装置から前記データを受ける第１のバッ
    ファと、 この第１のバッファに結合され、前記第１のバッファか
    ら完全なビデオ線を線ごとに受け、表示のためにデータ
    のフレームを格納する第２のバッファと、 を備え、各前記物体についてのデータが前記第１の記憶
    装置内の隣接してアクセスできる場所に格納され、前記
    物体の１個が別の前記物体とは異なる数の前記場所に格
    納されるように、前記第１の記憶装置は各前記物体に対
    して任意の範囲を有し、それにより前記第１の記憶装置
    に格納されている前記データは表示のために用意される
    ことを特徴とするビデオ表示装置。