JPS62168240A - Scan path circuit - Google Patents

Scan path circuit

Info

Publication number
JPS62168240A
JPS62168240A JP61010651A JP1065186A JPS62168240A JP S62168240 A JPS62168240 A JP S62168240A JP 61010651 A JP61010651 A JP 61010651A JP 1065186 A JP1065186 A JP 1065186A JP S62168240 A JPS62168240 A JP S62168240A
Authority
JP
Japan
Prior art keywords
data
scan path
code information
processor
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61010651A
Other languages
Japanese (ja)
Inventor
Wataru Shimoda
下田 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61010651A priority Critical patent/JPS62168240A/en
Publication of JPS62168240A publication Critical patent/JPS62168240A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To point out an abnormal area on a scan path by supplying the code information on the boundaries to the scan path from these boundaries divided for each hardware. CONSTITUTION:A diagnosis processor 1 produces the control commands to designate the desired actions for the fault diagnosis of a data processor 2 as well as the data to be set to scan paths 22-24 and sends them to the processor 2 via an interface 3. While the processor 1 receives the data outputted from those scan paths from the processor 2 via an interface 3. These produced control commands are set to a control command register 11 and the produced data are set to a data transmitting FF 12 at every bit and outputted to the interface 3. The data received from the processor 2 are set to a data receiving FF 13 at every bit and used within the processor 1. A counting means 14 detects the code information contained in the output data received from those paths 22-24 and counts the detecting frequency.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置のスキャンパス回路に関し、特
に診断手段を存するスキャンパス回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a scan path circuit for a data processing device, and more particularly to a scan path circuit including diagnostic means.

〔従来の技術〕[Conventional technology]

データ処理装置は、装置内の故障診断のために従来から
種々の手段をとってきている。その手段の1つとして、
スキャンパスを使用した故障診断が実施されている。
Data processing devices have conventionally taken various measures to diagnose failures within the device. As one of the means,
Fault diagnosis using scan paths is being carried out.

スキャンパスは、装置内のフリップフロップ間を論理回
路で接続している通常の処理バスとは別に、装置内のフ
リップフロップをビットシリアルに接続して構成されて
いる。
The scan path is configured by connecting flip-flops within the device in a bit-serial manner, in addition to a normal processing bus that connects the flip-flops within the device using logic circuits.

スキャンパスは、バス上の全フリップフロップを同時に
1ピントシフトすることにより、スキャンパスのシフト
端から1ビツトのデータを取り出し、また入力端から1
ビツトのデータを取り込む。
The scan path takes out 1 bit of data from the shift end of the scan path by simultaneously shifting all flip-flops on the bus by 1 pin, and also takes out 1 bit of data from the input end.
Import bit data.

この1ピントシフトを繰り返すことにより、スキャンパ
ス上の全フリップフロップからのデータの取出しとスキ
ャンパス上の全フリフプフロソプヘの新たなデータのセ
ットとが行われる。
By repeating this one focus shift, data is taken out from all the flip-flops on the scan path and new data is set in all the flip-flops on the scan path.

また、一旦スキャンパスから取り出したデータをその一
部を変更してスキャンパスに戻すことにより、スキャン
パス上のフリップフロップの一部の変更も可能である。
Furthermore, it is also possible to change part of the flip-flops on the scan path by changing part of the data that has been taken out from the scan path and returning it to the scan path.

データ処理装置の故障診断は、スキャンパスのこのよう
な機能を使って、装置内の診断を行おうとする個所の入
力側となるフリップフロップに診断に有効なデータをセ
ントし、診断個所からの出力をセントするフリップフロ
ップから診断個所を通したデータを取り出し、その取り
出したデータを診断処理装置で処理することにより行わ
れる。
Diagnosis of failures in data processing equipment uses these functions of the scan path to send data useful for diagnosis to the input flip-flops of the parts of the equipment that are to be diagnosed, and to output data from the parts to be diagnosed. This is done by extracting data that has passed through a diagnostic point from a flip-flop that stores the data, and processing the extracted data with a diagnostic processing device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のスキャンパスを使用する故障診断では、
診断に先立ってスキャンパスに異常がないことの確認を
行っている。この確認のために、スキャンパス上の“1
″に固定した故障および“0”に固定した故障を想定し
、スキャンパスの入力端から10″と“1”のデータを
入力し、そのデータをスキャンパス上をシフトしてシフ
ト端から取り出す。スキャンパス」−に“1″に固定し
た故障があればシフト端から“0”のデータが取り出せ
ず、“0”に固定した故障があれば出力端から“1“の
データが取り出せない。これにより、スキャンパスの異
常を判定する。
In fault diagnosis using the conventional scan path described above,
Prior to diagnosis, we confirm that there are no abnormalities in the scan path. For this confirmation, “1” on the scan path
Assuming a fault fixed at "" and a fault fixed at "0", data of 10" and "1" are input from the input end of the scan path, and the data is shifted on the scan path and taken out from the shift end. If there is a fault fixed at "1" on the "scan path", data of "0" cannot be taken out from the shift end, and if there is a fault fixed at "0", data of "1" cannot be taken out from the output end. This determines whether there is an abnormality in the scan path.

しかし、この方法では、スキャンパス上のどの位置に故
障があっても、スキャンパスの出力端から取り出すデー
タは同じとなる。したがって、スキャンパスの異常の判
定はできても、スキャンパス上の異常な個所の指摘がで
きないという欠点がある。
However, with this method, no matter where on the scan path the fault is, the data retrieved from the output end of the scan path is the same. Therefore, although it is possible to determine whether there is an abnormality in the scan path, there is a drawback that it is not possible to point out the abnormal location on the scan path.

本発明の目的は、上述の点に鑑ミ、スキャンパス上の異
常個所の指摘を行うことができるスキャンパス回路を提
供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a scan path circuit capable of observing the above-mentioned points and pointing out abnormalities on a scan path.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のスキャンパス回路は、データ処理装置のフリッ
プフロップをピントシリアルに接続したスキャンパスと
、このスキャンパスを保守交tA ’c行うハードウェ
ア単位で分割した境界からこの境界を識別できるコード
情報を前記スキャンパスに入力する入力手段と、前記ス
キャンパスと接続され前記入力手段により前記スキャン
パスに入力した前記コード情報を前記スキャンパスの出
力情報の中から検出して検出回数をカウントするカウン
ト手段と、前記スキャンパス上のシフト動作を制御しか
つ前記スキャンパスの前記境界から前記コード情報を入
力するように前記入力手段に指示する制御手段とを有す
る。
The scan path circuit of the present invention has a scan path in which flip-flops of a data processing device are connected serially, and code information that can identify this boundary from a boundary divided by hardware units that perform maintenance exchange. an input means for inputting to the scan path; and a counting means connected to the scan path for detecting the code information input to the scan path by the input means from output information of the scan path and counting the number of times of detection. , control means for controlling a shifting operation on the scan path and instructing the input means to input the code information from the boundary of the scan path.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。本
実施例のスキャンパス回路は、診断処理装置1と、デー
タ処理装置2と、インタフェース3とからその主要部が
構成されている。
FIG. 1 is a block diagram showing one embodiment of the present invention. The main parts of the scan path circuit of this embodiment include a diagnostic processing device 1, a data processing device 2, and an interface 3.

診断処理装置1は、制御指令レジスタ11と、データ送
出フリップフロップ(以下、FFと略記する)12と、
データ受入FF13と、カウント手段14とから構成さ
れている。
The diagnostic processing device 1 includes a control command register 11, a data sending flip-flop (hereinafter abbreviated as FF) 12,
It is composed of a data receiving FF 13 and a counting means 14.

データ処理装置2は、制御手段21と、スキャンパス2
2〜24と、入力手段25〜27とから構成されている
The data processing device 2 includes a control means 21 and a scan path 2.
2 to 24, and input means 25 to 27.

診断処理装置1は、データ処理装置2の故障診断を行う
上で必要な動作を指示する制御指令とスキャンパス22
〜24にセットするデータとを発生し、インタフェース
3を介してデータ処理装置2に送出する。また、スキャ
ンパス22〜24から出力したデータをインクフェース
3を介してデータ処理装置2から受は取る。発生した制
御指令は制御指令レジスタ11にセントされ、制御指令
レジスタ11からインタフェース2に出力される。また
、発生したデータは、1ビツト毎にデータ送出FF12
にセットされてインタフェース2に出力される。データ
処理装置2からのデータは、1ビツト毎にデータ受入F
F13に七ノドされ、データ受入FF13の出力を診断
処理装置1内で使用する。カウント手段14は、スキャ
ンパス22〜24からの出力データの中のコード情報を
検出し、検出回数をカウントする。
The diagnostic processing device 1 receives control commands and scan paths 22 that instruct operations necessary for diagnosing the failure of the data processing device 2.
24 are generated and sent to the data processing device 2 via the interface 3. Further, data output from the scan paths 22 to 24 is received from the data processing device 2 via the ink face 3. The generated control command is sent to the control command register 11, and output from the control command register 11 to the interface 2. In addition, the generated data is sent to the data sending FF 12 bit by bit.
is set and output to interface 2. The data from the data processing device 2 is processed by the data reception F for each bit.
F13 is entered, and the output of the data receiving FF13 is used within the diagnostic processing device 1. The counting means 14 detects code information in the output data from the scan paths 22 to 24 and counts the number of times of detection.

第2図は、カウント手段14の具体的な一例を示す回路
図である。このカウント手段14は、比較デ−タレジス
タ141 と、シフトレジスタ142と、比較回路14
3と、+1カウンタ144とから構成されている。比較
データレジスタ141には、スキャンパス22〜24に
入力されたのと同じコード情報がセントされる。シフト
レジスタ142は、スキャンパス22〜24からの出力
データをレジスタ内部で1ビツトのシフトを行いながら
入力し、これによりシリアルデータを比較データレジス
タ141と同じピント幅のパラレルデータに変換する。
FIG. 2 is a circuit diagram showing a specific example of the counting means 14. This counting means 14 includes a comparison data register 141, a shift register 142, and a comparison circuit 14.
3 and a +1 counter 144. The same code information input to the scan paths 22 to 24 is sent to the comparison data register 141. The shift register 142 inputs the output data from the scan paths 22 to 24 while performing a 1-bit shift inside the register, thereby converting the serial data into parallel data having the same focus width as the comparison data register 141.

比較回路143は、比較データレジスタ141のデータ
とシフトレジスタ142のデータとをビット比較し、全
ビットが等しければイコール信号を出力する。+1カウ
ンタ144は、比較回路143のイコール信号により+
1カウンタ144のデータを+1して更新する。
The comparison circuit 143 performs a bit comparison between the data in the comparison data register 141 and the data in the shift register 142, and outputs an equal signal if all bits are equal. The +1 counter 144 is set to +1 by the equal signal from the comparator circuit 143.
The data in the 1 counter 144 is incremented by 1 and updated.

また、+1カウンタ144は、同カウンタ144の内容
をクリアすることができる。
Further, the +1 counter 144 can clear the contents of the counter 144.

制御手段21は、診断処理装置1からの制御指令とデー
タとを受は取る。制御手段21は制御指令をデコードし
、スキャンパス22〜24の選択、選択したスキャンパ
ス22〜24のシフト動作、選択したスキャンハス22
〜24への入力手段25〜27がらのコード情報の入力
動作を実施する制御信号を出力する。
The control means 21 receives control commands and data from the diagnostic processing device 1. The control means 21 decodes the control command, selects the scan paths 22 to 24, shifts the selected scan paths 22 to 24, and controls the selected scan paths 22.
The input means 25 to 24 output a control signal for inputting code information to the input means 25 to 27.

また、制御手段21は、診断処理装置1がらのデータを
スキャンパス22〜24の全てに分配するとともに、シ
フト動作を行っているスキャンパス22〜24の出力情
報を選択して診断処理装置1に送出する。
Further, the control means 21 distributes the data from the diagnostic processing device 1 to all of the scan paths 22 to 24, and selects the output information of the scan paths 22 to 24 that are performing the shift operation to the diagnostic processing device 1. Send.

スキャンパス22〜24は、データ処理装置2内OFF
をビットシリアルに接続し、制御手段21がらの制御信
号に従ってパス上の全FFでlビットシフトを行い、こ
の1ビツトシフトを繰り返し、パス上の全FFへのデー
タのセントとパス上の全FFからのデータの取出しとを
行う、データ処理装置内のスキャンパスの本数は複数で
あるのが一般的であり、本実施例では3本のスキャンパ
ス22〜24を設定した。
Scan paths 22 to 24 are OFF in the data processing device 2
are connected bit serially, and all FFs on the path are shifted by 1 bit according to the control signal from the control means 21, and this 1-bit shift is repeated to send data to all FFs on the path and from all FFs on the path. Generally, there is a plurality of scan paths in a data processing device for extracting data, and in this embodiment, three scan paths 22 to 24 are set.

入力手段25〜27は、スキャンパス22〜24を保守
交換を行うハードウェア単位で分割した境界からこの境
界を識別できるコード情報をスキャンパス22〜24に
入力する。コード情報は、入力手段25〜27で固定的
なコードを発生する代りに、診断処理装置1から送られ
てくるデータを使って代用させる。このため、このデー
タを入力手段25〜27を介してハードウェア単位で分
割した境界からスキャンパス22〜24に入力する。も
ちろん、このデータは境界を示すユニークなコードであ
るとともに、スキャンパス22〜24上の“0″と“1
′との固定故障を検出するために“1″と“O”とのデ
ータが含まれていなければならない。なお、コード情報
の発生を診断処理装置lで行うことにより、柔軟なコー
ドの設定が可能となる。
The input means 25-27 input into the scan paths 22-24 code information that can identify the boundary between the scan paths 22-24 divided into units of hardware to be maintained and replaced. Instead of generating a fixed code using the input means 25 to 27, data sent from the diagnostic processing device 1 is used as the code information. Therefore, this data is input to the scan paths 22 to 24 from the boundaries divided by hardware units via the input means 25 to 27. Of course, this data is a unique code indicating the boundary, as well as "0" and "1" on the scan paths 22 to 24.
``1'' and ``O'' data must be included in order to detect a fixed failure with . Note that by generating the code information in the diagnostic processing device 1, flexible code setting becomes possible.

コード情報のスキャンパス22〜24への入力は、スキ
ャンパス22〜24の正常性を確認するために行う1ビ
ットシフト動作に合わせて行う。境界に位置したFFは
、このとき境界を挾んだ隣OFFからのデータの代りに
入力手段25〜27からのデータを入力する。コード情
報の全ビットの入力が終ると、このFFは入力を境界を
挟んだ隣OFFからのデータに変える。この制御は、制
御手段21からの制御信号で行う。スキャンパス22〜
24に入力されたコード情報は、スキャンパス22〜2
4の1ビットシフト動作の繰り返しで取り出され、制御
手段21およびインタフェース3を介して診断処理装置
1に送られる。
The code information is input to the scan paths 22 to 24 in accordance with a 1-bit shift operation performed to confirm the normality of the scan paths 22 to 24. At this time, the FF located at the boundary inputs data from the input means 25 to 27 instead of data from the adjacent OFF across the boundary. When all bits of code information have been input, this FF changes the input to data from the adjacent OFF across the boundary. This control is performed using a control signal from the control means 21. Scan path 22~
The code information input in 24 is scan path 22-2.
4 by repeating the 1-bit shift operation and sent to the diagnostic processing device 1 via the control means 21 and the interface 3.

第3図はスキャンパス22〜24と入力手段25〜27
との具体例を示す回路図であり、両者の代表としてスキ
ャンパス22と入力手段25とが例示されている。
Figure 3 shows scan paths 22-24 and input means 25-27.
2 is a circuit diagram showing a specific example of the above, and a scan path 22 and an input means 25 are illustrated as representatives of both.

スキャンパス22は、データ処理装置2の機能を実現し
た論理回路からの出力情報をセントするFFをピントシ
リアルに接続して構成する。各FFは、論理回路からの
出力情報を入力する入力端の他に、他のFFの出力情報
を入力する入力端をもつ。1つのFFの出力端を他のF
Fの入力端に接続し、接続されたFFの出力端をさらに
他のFFの入力端に接続する。これを繰り返して、FF
がビン) シリアルに#f!続されたスキャンパス22
カ構成される。
The scan path 22 is configured by serially connecting FFs that receive output information from a logic circuit that implements the functions of the data processing device 2. Each FF has an input terminal into which output information from the logic circuit is input, as well as an input terminal into which output information from other FFs is input. Connect the output end of one FF to the other
The output terminal of the connected FF is further connected to the input terminal of another FF. Repeat this and FF
ga bottle) #f on cereal! Continued scan path 22
is configured.

入力手段25は、診断処理装置1がらの入力データを境
界を挟んで位置するFFのうちのスキャンパス22の入
力側となるFFに接続する。このFFは、制御手段21
からの制御信号Aが出ていれば診断処理装置1からの入
力データを入力し、制御手段21からの制御信号Bが出
ていて制御信号Aが出ていなければ隣のFFからのデー
タを入力する。
The input means 25 connects the input data from the diagnostic processing device 1 to one of the FFs located across the boundary, which is the input side of the scan path 22 . This FF is controlled by the control means 21
If the control signal A from the control means 21 is output, the input data from the diagnostic processing device 1 is input, and if the control signal B from the control means 21 is output and the control signal A is not output, the data from the adjacent FF is input. do.

次に、このように構成された本実施例のスキャンパス回
路の動作について説明する。
Next, the operation of the scan path circuit of this embodiment configured as described above will be explained.

まず、診断処理装置1がカウント手段14中の(−lカ
ウンタ144をクリアするとともに、データ処理装置2
に送るコード情報と同じデータを比較データレジスタ1
41にセットする。次に、診断処理装置1は、スキャン
パス22の1ビットシフト動作とコード情報の入力動作
とを指示する制御指令を制御指令レジスタ11にセット
する。また、これと同時にコード情報の最初の1ビツト
をデータ送出FFL2にセットする。この制御指令と1
ビツトのデータとは、インタフェース3を介して制御手
段21に送られる。
First, the diagnostic processing device 1 clears the (-l counter 144 in the counting means 14, and the data processing device 2
Compare the same data as the code information sent to data register 1.
Set to 41. Next, the diagnostic processing device 1 sets in the control command register 11 a control command instructing a 1-bit shift operation of the scan path 22 and an input operation of code information. At the same time, the first bit of the code information is set in the data sending FFL2. This control command and 1
The bit data is sent to the control means 21 via the interface 3.

制御手段21はこの制御指令をデコードし、コード情報
をスキャンパス22に入力する制御信号とスキャンパス
22の1ビツトシフトを行う制御信号とを出力する。ス
キャンパス22は、これらの制御Il信号により1ビッ
トシフト動作を行・うとともに、境界に位置するFFに
コード情報の最初の1ビツトを入力する。
The control means 21 decodes this control command and outputs a control signal for inputting code information into the scan path 22 and a control signal for shifting the scan path 22 by 1 bit. The scan path 22 performs a 1-bit shift operation based on these control Il signals, and inputs the first 1 bit of code information to the FF located at the boundary.

診断処理装置1は、コード情報の全ビットがスキャンパ
ス22に入力するまで制御指令のセットとコード情報の
セットとを繰り返す。
The diagnostic processing device 1 repeats setting the control command and setting the code information until all bits of the code information are input to the scan path 22.

スキャンパス22へのコード情報の全ビットの入力が終
ると、診断処理装置1はスキャンパス22の全FFデー
タが出力されるまでスキャンパス22の1ビットシフト
動作を指示する制御指令を制御指令レジスタ11にセン
トし続ける。
When all bits of code information have been input to the scan path 22, the diagnostic processing device 1 sends a control command to the control command register to instruct a 1-bit shift operation of the scan path 22 until all FF data of the scan path 22 is output. Keep cents on 11.

制御手段21は、この制御指令をデコードしスキャンパ
ス22の1ビットシフト動作を行う制御信号を出力する
。スキャンパス22は、制in信号により1ビットシフ
ト動作を行い、1ビツトの出力情報を制御手段21とイ
ンタフェース3とを介して診断処理装置1に送る。
The control means 21 decodes this control command and outputs a control signal for performing a 1-bit shift operation of the scan path 22. The scan path 22 performs a 1-bit shift operation in response to the control in signal, and sends 1-bit output information to the diagnostic processing device 1 via the control means 21 and the interface 3.

診断処理装置1のカウント手段14は、1ビツトの出力
情報をシフトレジスタ142に取り込み、比較データレ
ジスタ141のデータと比較回路143でビット比較を
行い、コード情報を検出する。この動作は、スキャンパ
ス22の全FFの出力情報を取り込んで比較するまで続
ける。比較回路143でコード情報を検出する毎に、+
1カウンタ144はカウントしてコード情報の検出回数
を蓄積する。
The counting means 14 of the diagnostic processing device 1 takes in 1-bit output information into the shift register 142, performs a bit comparison with the data in the comparison data register 141 in the comparison circuit 143, and detects code information. This operation continues until the output information of all FFs of the scan path 22 is captured and compared. Every time the comparison circuit 143 detects code information, +
1 counter 144 counts and accumulates the number of times code information is detected.

以上の全動作が終了した時、+1カウンタ144にはス
キャンパス22の出力側から数えた正常な保守交換を行
うハードウェア単位の数が蓄積され、この+1カウンタ
144の値を知ることにより、スキャンパスの正常性の
確認と異常個所を持つハードウェア単位のスキャンパス
22上の位置を知ることができる。
When all the above operations are completed, the +1 counter 144 stores the number of hardware units for which normal maintenance/replacement is performed, counted from the output side of the scan path 22. By knowing the value of this +1 counter 144, the It is possible to confirm the normality of the campus and to know the location on the scan path 22 of each hardware unit that has an abnormal location.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、スキャンパスを保守交換
を行うハードウェア単位で分割した境界からこの境界を
示すコード情報をスキャンパスに入力し、スキャンパス
を通してコード情報を読み出し、読み出したコード情報
の数を計測することにより、スキャンパスの正常性の確
認と異常個所を持つハードウェア単位の指摘を容易に行
うことができる効果がある。
As explained above, the present invention inputs code information indicating this boundary into the scan path from the boundary where the scan path is divided into units of hardware to be maintained and replaced, reads the code information through the scan path, and reads out the code information from the read code information. By measuring the number, it is possible to easily confirm the normality of the scan path and point out the hardware unit that has an abnormality.

また、スキャンパス上の各ハードウェアに入力するコー
ド情報が同じであり、コード情報を入力させる回路構成
を同一にすることで同じハードウェアを複数利用しよう
とするデータ処理装置においても、ハードウェアの同一
性を損なうことなくスキャンパスの正常性の確認と異常
個所を持つハードウェアの指摘を容易に行うことができ
る効果がある。
In addition, the code information input to each piece of hardware on the scan path is the same, and the hardware This has the effect of easily confirming the normality of the scan path and pointing out hardware with abnormalities without compromising identity.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図中に示したカウント手段の具体的な一例を示す回
路図、 第3図は第1図中に示したスキャンパスと入力手段との
具体的な一例を示す回路図である。 図において、 1・・・・診断処理装置、 2・・・・データ処理装置、 3・・・・インタフェース、 11・・・・制御指令レジスタ、 12・・・・データ送出フリップフロップ、13・・・
・データ受入フリップフロップ、14・・・・カウント
手段、 21・・・・制御手段、 22〜24・・スキャンパス、 25〜27・・入力手段、 141  ・・・比較データレジスタ、142  ・・
・シフトレジスタ、 143  ・・・比較回路、 144  ・・・+1カウンタである。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the counting means shown in FIG. 1, and FIG. 3 is a block diagram showing a specific example of the counting means shown in FIG. FIG. 2 is a circuit diagram showing a specific example of a campus and an input means. In the figure, 1...Diagnostic processing device, 2...Data processing device, 3...Interface, 11...Control command register, 12...Data sending flip-flop, 13...・
- Data reception flip-flop, 14... Counting means, 21... Control means, 22-24... Scan path, 25-27... Input means, 141... Comparison data register, 142...
- Shift register, 143...Comparison circuit, 144...+1 counter.

Claims (1)

【特許請求の範囲】 データ処理装置のフリップフロップをビットシリアルに
接続したスキャンパスと、 このスキャンパスを保守交換を行うハードウェア単位で
分割した境界からこの境界を識別できるコード情報を前
記スキャンパスに入力する入力手段と、 前記スキャンパスと接続され前記入力手段により前記ス
キャンパスに入力した前記コード情報を前記スキャンパ
スの出力情報の中から検出して検出回数をカウントする
カウント手段と、 前記スキャンパス上のシフト動作を制御しかつ前記スキ
ャンパスの前記境界から前記コード情報を入力するよう
に前記入力手段に指示する制御手段と、 を有することを特徴とするスキャンパス回路。
[Claims] A scan path in which flip-flops of a data processing device are connected in a bit serial manner, and code information that can identify this boundary from the boundary where this scan path is divided into units of hardware to be maintained and replaced. an input means for inputting; a counting means connected to the scan path and configured to detect the code information inputted to the scan path by the input means from output information of the scan path and count the number of times of detection; a control means for controlling the above shift operation and instructing the input means to input the code information from the boundary of the scan path.
JP61010651A 1986-01-21 1986-01-21 Scan path circuit Pending JPS62168240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61010651A JPS62168240A (en) 1986-01-21 1986-01-21 Scan path circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61010651A JPS62168240A (en) 1986-01-21 1986-01-21 Scan path circuit

Publications (1)

Publication Number Publication Date
JPS62168240A true JPS62168240A (en) 1987-07-24

Family

ID=11756123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61010651A Pending JPS62168240A (en) 1986-01-21 1986-01-21 Scan path circuit

Country Status (1)

Country Link
JP (1) JPS62168240A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883115B2 (en) 2001-09-10 2005-04-19 Nec Electronics Corporation LSI diagnostic system and method of diagnosing LSI

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883115B2 (en) 2001-09-10 2005-04-19 Nec Electronics Corporation LSI diagnostic system and method of diagnosing LSI

Similar Documents

Publication Publication Date Title
US7487416B2 (en) Self test device and self test method for reconfigurable device mounted board
JPS62168240A (en) Scan path circuit
EP1701173A1 (en) Error detection in compressed data
JP2538876B2 (en) Data processing device with common bus structure
KR200204972Y1 (en) Apparatus for hardware error detection using idle high-way channel in data processing system
JPS62182938A (en) Scan path device
JPS6032374B2 (en) data transmission equipment
JPH0468449A (en) System monitoring device
JPH1164450A (en) Semiconductor-testing device
JPH0635739A (en) Switching control system
JPH08298533A (en) Alarm collection device
RU2072788C1 (en) Apparatus for controlling and restoring technical means intended for medical uses
JPH0325229Y2 (en)
JPH0669988A (en) Alarm transfer system
KR910006445B1 (en) Device which gather alarm signals
JPS63182761A (en) Bus diagnozing system
JPS6225211B2 (en)
JP2000338188A (en) Testing circuit for semiconductor integrated circuit
JPH04259866A (en) Diagnosing apparatus
JPH1173583A (en) Alarm collection system
EP1355466A2 (en) Information transfer using frequency shift keying
JPS6198046A (en) Testing method of data communication controller
JPH0566960A (en) Diagnostic control system
JPH03273343A (en) Error detection circuit
JPH03201845A (en) Abnormality generating position detector for serial controller