JPS6175574A - Superconductive switching circuit - Google Patents
Superconductive switching circuitInfo
- Publication number
- JPS6175574A JPS6175574A JP59196680A JP19668084A JPS6175574A JP S6175574 A JPS6175574 A JP S6175574A JP 59196680 A JP59196680 A JP 59196680A JP 19668084 A JP19668084 A JP 19668084A JP S6175574 A JPS6175574 A JP S6175574A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dcfp
- inductor
- load
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導素子を用いた電子回路に係り、特にジョ
セフソンデバイスを使ったスイッチング回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an electronic circuit using a superconducting element, and particularly to a switching circuit using a Josephson device.
ジョセフソンデバイスを使ったスイッチング回路は当技
術分野では周知であり、量子干渉回路、直結形回路等に
より代表される。量子干渉回路は2個以」二のジョセフ
ソン接合を含む超電導ループを使って構成されたスイッ
チング回路で、その詳細はI B M Re5earc
h and Development Vol。Switching circuits using Josephson devices are well known in the art and are typified by quantum interference circuits, direct-coupled circuits, and the like. A quantum interference circuit is a switching circuit constructed using a superconducting loop containing two or more Josephson junctions, and its details can be found in IBM Re5earc.
h and Development Vol.
24、 No、2 (1980)に記載されている。ま
た直結形回路はジョセフソン接合に電流を注入する非量
子干渉形回路で、代表的なものとしてDCL回路がある
。DCL回路はT E DM Tech、 Diges
t(197り)に詳細に記載されている。これらの従来
技術によるジョセフソンデバイスを使ったスイッチング
回路は回路の利得が2程度と小さい欠点がある。また回
路にはバイアス電流を常に流しておくため一回路当り1
〜10μW程度の電力を消費する。ジョセフソンデバイ
スは極低温下で動作するデバイスであって通常液体ヘリ
ウムに浸漬して動作させる。液体ヘリウムの蒸発熱に比
1咬すると回路当りの消′LIB電力が1〜10μWで
は発熱量が多く、従来技術によるジョセフソンデバイス
を使った回路は大集積度の論理回路やシステムを作るの
が&’lA Lい欠点がある。24, No. 2 (1980). A direct-coupled circuit is a non-quantum interference type circuit that injects a current into a Josephson junction, and a typical example is a DCL circuit. The DCL circuit is manufactured by T E DM Tech, Diges.
It is described in detail in t (197ri). These conventional switching circuits using Josephson devices have the disadvantage that the circuit gain is as small as about 2. In addition, in order to keep a bias current flowing through the circuit, one
It consumes about 10 μW of power. Josephson devices are devices that operate at extremely low temperatures and are typically immersed in liquid helium. Compared to the heat of evaporation of liquid helium, if the LIB power dissipated per circuit is 1 to 10 μW, the amount of heat generated is large, and circuits using conventional Josephson devices are difficult to create highly integrated logic circuits and systems. &'lA L There are some disadvantages.
これらの従来技術によるジョセフソンデバイスを使った
回路の欠点を回避し、高利得かつ低消費電力の回路とし
てDCFP (DCF]、uxP aramctron
)回路がある。DCFP回路の原理については後藤他、
理化学研究所シンポジウム″ジョセフソン・エレク1へ
ロニクス″(昭和59 年3月1611)に詳細に記述
されている。DCFP回路はジョセフソン接合とインダ
クタで構成された回路である。そのためDCFP回路で
はジョセフソン接合の接合容量とインダクタで構成され
る共振回路による発振が回路の感動差を起す原因となる
という欠点があった。DCFP (DCF) and uxP aramctron are used as high gain and low power consumption circuits that avoid the drawbacks of these conventional circuits using Josephson devices.
) There is a circuit. Regarding the principle of DCFP circuit, Goto et al.
It is described in detail in the RIKEN Symposium ``Josephson Elec 1 Heronics'' (March 1611, 1981). A DCFP circuit is a circuit composed of a Josephson junction and an inductor. Therefore, the DCFP circuit has a drawback in that oscillation caused by a resonant circuit composed of a Josephson junction capacitance and an inductor causes a difference in circuit performance.
本発明の目的は共振現象を抑制し、誤動作を起ても安定
に動作する高利得のDCFP回路を提供することにある
。An object of the present invention is to provide a high-gain DCFP circuit that suppresses resonance phenomena and operates stably even if a malfunction occurs.
この「1的を達成するために本発明ではDCFP回路に
共振を抑制するためのダンピング抵抗を挿入した。In order to achieve this goal, the present invention inserts a damping resistor in the DCFP circuit to suppress resonance.
第1図はDCFP回路の原理構成図である。 FIG. 1 is a diagram showing the principle configuration of a DCFP circuit.
DCFP@路は第1のジョセフソン接合]、 01と第
1の励起インダクタ103aと負荷インダクタ105よ
り構成される第1の超電導ループと第2のジョセフソン
接合102と第2の励起インダクタ104aと負荷イン
ダクタ105がら構成される第2の超電導ループより成
る。該第1.第2のAIJ電導ループは負荷インダクタ
+05を共有してよ戸J、負荷インダクタ105を介し
て互いに影響し合うため、DCFP回路は正帰還がかが
る、双安定な回路形式となっている。第1.第2の励起
インダクタ]、03a、104aには互々トランス結合
103,104を介して電源インダクタ103b、l0
4bと結合している。電源線107から供給され、電源
インダクタ]、 03 b 。DCFP @ path is a first Josephson junction], a first superconducting loop composed of 01, a first excitation inductor 103a, a load inductor 105, a second Josephson junction 102, a second excitation inductor 104a, and a load. It consists of a second superconducting loop made up of an inductor 105. Part 1. The second AIJ conductive loop shares the load inductor +05 and influences each other via the load inductor 105, so the DCFP circuit has a bistable circuit form with positive feedback. 1st. second excitation inductor], 03a, 104a are connected to power inductors 103b, l0 via transformer couplings 103, 104.
It is combined with 4b. Power supply inductor], 03 b.
104bをdされる電源電流により、1〜ランス結合]
03,10/Iを介してDCFP回路は駆動されろ。負
荷インダクタ105の一部又は全部のインダクタにはト
ランス結合106を介して入力信号線108が結合して
いる。以下にDCFP回路の動作を簡+l−に説明する
。入力信号線108を介して微小人力信号電流■5がl
) CF P回路に入力されると、1ヘランス結合10
6を介して入力信号電流にイn応する微小電流工′□が
負荷インダクタ105に流れろ。この状態で電源線10
7.2つの励起インダクタ]03a、104aを介して
D CF P回路を駆動すると、DCFP回路は微小入
力電流■6の極性に従い、双安定状態のいずれか一方に
遷移する。すなわち負荷インダクタ1、05に流れる負
荷電流TLは入力微少信号電流TI、により決定される
。一般に負荷電流TLは微小入力電流■7よりも大きく
でき、DCFP回路は回路利得を10以上にすることは
理論上難しくない。第2図は第1図に示すDCFP回路
の回路シミュレーション例である。第2図の例での回路
パラメータは励起インダクタ]、03a、104aは1
.8pH1負荷インダクタ105は5.5pHである。1 to lance coupling]
The DCFP circuit is driven through 03, 10/I. An input signal line 108 is coupled to some or all of the load inductors 105 via a transformer coupling 106 . The operation of the DCFP circuit will be briefly explained below. The minute human power signal current ■5 is transmitted through the input signal line 108.
) When input to the CF P circuit, 1 Herance coupling 10
6, a minute current in response to the input signal current flows to the load inductor 105. In this state, power line 10
7. Two excitation inductors] When the DCFP circuit is driven through 03a and 104a, the DCFP circuit transitions to one of the bistable states according to the polarity of the minute input current 6. That is, the load current TL flowing through the load inductors 1 and 05 is determined by the input minute signal current TI. Generally, the load current TL can be made larger than the minute input current 7, and it is theoretically not difficult to make the circuit gain of the DCFP circuit 10 or more. FIG. 2 is an example of circuit simulation of the DCFP circuit shown in FIG. The circuit parameters in the example of Fig. 2 are excitation inductor], 03a, 104a are 1
.. 8pH1 load inductor 105 has a pH of 5.5.
ジョセフソン接合101,102の等価回路は第3図に
示されている、ジョセフソン接合110接合容量113
、抵抗112の並列接続されたモデルを使った。ジョセ
フソン接合110の最大超電導電流は50μA、接合容
量113は1pFである。第2図ではDCFP回路の第
1.第2の励起インダクタ1.03a、104aを流れ
る電流■いt+rp2と負荷インダクタ105の負荷電
流■、を示しである。第1図の回路構成では第1のジョ
セフソン接合101の接合容量と第1の励起インダクタ
103aと負荷インダクタ105で第1の共振回路を、
第2のジョセフソン接合102と第2の励起インダクタ
104aと負荷インダクタ105で第2の共振回路を構
成している。The equivalent circuit of Josephson junctions 101 and 102 is shown in FIG.
, a model in which resistors 112 were connected in parallel was used. The maximum superconducting current of Josephson junction 110 is 50 μA, and the junction capacitance 113 is 1 pF. In FIG. 2, the first part of the DCFP circuit. The current t+rp2 flowing through the second excitation inductors 1.03a and 104a and the load current 2 of the load inductor 105 are shown. In the circuit configuration shown in FIG. 1, the junction capacitance of the first Josephson junction 101, the first excitation inductor 103a, and the load inductor 105 form a first resonant circuit.
The second Josephson junction 102, the second excitation inductor 104a, and the load inductor 105 constitute a second resonant circuit.
このためDCFP回路がスイッチする場合には共振現象
による発振波形が負荷電流■、に現われる。Therefore, when the DCFP circuit switches, an oscillation waveform due to a resonance phenomenon appears in the load current (2).
第2図では、零レベルに対して上側に発振している状態
が示されている。ところがDCFP回路では微小入力信
号電流工′。は負荷電流■、と混在して流れる。このた
め負荷電流■、に発振波形が表われると、それが入力信
号となり論理回路の極性を反転させ、誤動作をする。第
2図のシミュレーション例でも発振が大きいためA点以
降で負荷電流T0.の極性が反転し、零レベルに対して
下側に波形が生じる。この点において、誤動作を起して
いる。この様な誤動作を起さないためには入力信号を大
きくして発振を生じても極性が変わらない様にする方法
もあるが、これは高い回路利得が得られない。FIG. 2 shows a state in which the signal oscillates upward relative to the zero level. However, DCFP circuits require very small input signal currents. flows mixed with the load current ■. Therefore, when an oscillation waveform appears in the load current (2), it becomes an input signal and reverses the polarity of the logic circuit, causing a malfunction. In the simulation example shown in FIG. 2, the oscillation is large, so the load current T0. The polarity of is reversed, and a waveform is generated below the zero level. In this respect, a malfunction occurs. In order to prevent such malfunctions, there is a method of increasing the input signal so that the polarity does not change even if oscillation occurs, but this method does not provide a high circuit gain.
第4図は本発明の第1の実施例である。共振現象を抑制
するために第1.第2のダンピング抵抗201.202
を第1.第2のジョセフソン接合101.102に並列
に接続しである。ダンピング抵抗の抵抗値は臨界制動に
近い値、すなわちR4〜F入
ここで ■、:励起インダクタと負荷インダクタのイン
ダクタンス値の和
C:ジョセフソン接合の接合容量
に選べば良い。第5図は本発明の第1の実施例によるD
CFP回路のシミュレーション例である。FIG. 4 shows a first embodiment of the present invention. First, to suppress the resonance phenomenon. Second damping resistor 201.202
First. It is connected in parallel to the second Josephson junction 101, 102. The resistance value of the damping resistor should be selected to be a value close to the critical damping, that is, R4 to F, where (1): the sum of the inductance values of the excitation inductor and the load inductor C: the junction capacitance of the Josephson junction. FIG. 5 shows D according to the first embodiment of the present invention.
This is an example of a simulation of a CFP circuit.
第5図はダンピング抵抗201.2’02の抵抗値Ra
が5Ωの場合である。ただし臨界制動はR2が3Ωの場
合であるが回路動作を高速にするためにそれよりも高い
抵抗値を選んである。第2図の波形と比較してわかる様
に、第5図の波形は共振による発振現象が抑制されたパ
ルス波形をしており、誤動作も起きていない。Figure 5 shows the resistance value Ra of the damping resistor 201.2'02.
This is the case when the resistance is 5Ω. However, although critical braking is performed when R2 is 3Ω, a higher resistance value is selected in order to speed up the circuit operation. As can be seen by comparing the waveform of FIG. 2, the waveform of FIG. 5 is a pulse waveform in which the oscillation phenomenon due to resonance is suppressed, and no malfunction occurs.
第6図は本発明による他の実施例である。FIG. 6 shows another embodiment according to the present invention.
DCFP回路では負荷インダクタ1.05が励起インダ
クタ+03a、]04aよりもインダクタンス値が大き
い。そのため第6図に示す様に負荷インダクタに並列に
ダンピング抵抗301をそ火さらに励起インダクタ10
3a、]04aの全体又はその一部に並列にダンピング
抵抗302をそう入することに1り共振現象を抑制でき
ることは明らかである。In the DCFP circuit, the load inductor 1.05 has a larger inductance value than the excitation inductors +03a, ]04a. Therefore, as shown in FIG. 6, a damping resistor 301 is connected in parallel to the load inductor, and an exciting inductor 10
It is clear that the resonance phenomenon can be suppressed by inserting the damping resistor 302 in parallel with the whole or a part of 04a.
以上本発明によればDCFP回路の共振現象を抑制でき
る。このためDCFP回路の動作を安定させ、かつまた
微小入力信号で正常な回路動作をさせることができる。As described above, according to the present invention, the resonance phenomenon of the DCFP circuit can be suppressed. Therefore, the operation of the DCFP circuit can be stabilized, and the circuit can operate normally even with a very small input signal.
このことは回路の利得を上げることに相当し、このため
回路は負荷を多く駆動できる(fan ouLを多くで
きる)ことになり、DCFP回路の機能豊富にし、回路
システムの性能を向上させるのに効果がある。This corresponds to increasing the gain of the circuit, which allows the circuit to drive more loads (increases the fan ouL), which is effective in enriching the functionality of the DCFP circuit and improving the performance of the circuit system. There is.
第1図はDCFP回路の原理図、第2図は第1図の回路
の回路シミュレーション結果を示す図、第3図はジョセ
フソン接合の等価回路図、第4図は本発明による第1の
実施例回路図、第5図は本発明によるDCFP回路の回
路シミュレーション結果を示す図、第6図は本発明の第
2の実施例回路図である。
符号の説明
1.01,102・・・ジョセフソン接合、103a+
104a・・・励起インダクタ、
1.03,104ニドランス結合、105・・・負荷イ
ンダクタ、108・・・入力信号線、
201、.202,301..302・・・ダンピング
抵抗、Figure 1 is a principle diagram of a DCFP circuit, Figure 2 is a diagram showing circuit simulation results of the circuit in Figure 1, Figure 3 is an equivalent circuit diagram of a Josephson junction, and Figure 4 is a first implementation according to the present invention. An example circuit diagram, FIG. 5 is a diagram showing circuit simulation results of a DCFP circuit according to the present invention, and FIG. 6 is a circuit diagram of a second embodiment of the present invention. Explanation of symbols 1.01, 102...Josephson junction, 103a+
104a... Excitation inductor, 1.03, 104 Nidorance coupling, 105... Load inductor, 108... Input signal line, 201, . 202,301. .. 302...damping resistance,
Claims (3)
タと負荷インダクタより成る第1の超電導ループと、第
2のジョセフソンデバイスと第2の励起インダクタと該
負荷インダクタより成る第2の超電導ループから成るス
イッチング回路であって、該超電導ループに二つ以上の
抵抗をそう入したことを特徴とする超電導スイッチング
回路。1. Switching consisting of a first superconducting loop consisting of a first Josephson device, a first excitation inductor, and a load inductor, and a second superconducting loop consisting of a second Josephson device, a second excitation inductor, and the load inductor. A superconducting switching circuit characterized in that the superconducting loop includes two or more resistors.
いて、該二つの抵抗は夫々該第1,第2のジョセフソン
接合に並列に接続されたことを特徴とする超電導スイッ
チング回路。2. A superconducting switching circuit according to claim 1, wherein the two resistors are connected in parallel to the first and second Josephson junctions, respectively.
いて、該一つの抵抗は該負荷インダクタに並列に接続さ
れ、該他の抵抗は第1,第2の励起インダクタの全体又
は一部に並列に接続されることを特徴とする超電導スイ
ッチング回路。3. In the superconducting switch circuit according to claim 1, the one resistor is connected in parallel to the load inductor, and the other resistor is connected in parallel to all or part of the first and second excitation inductors. A superconducting switching circuit characterized by:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196680A JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
US06/777,585 US4785426A (en) | 1984-09-21 | 1985-09-19 | Superconducting switching circuit, memory cell and memory circuit, with resonance damping resistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196680A JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6175574A true JPS6175574A (en) | 1986-04-17 |
JPH0580835B2 JPH0580835B2 (en) | 1993-11-10 |
Family
ID=16361804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59196680A Granted JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175574A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768771B2 (en) * | 2015-02-06 | 2017-09-19 | Northrop Grumman Systems Corporation | Superconducting single-pole double-throw switch system |
-
1984
- 1984-09-21 JP JP59196680A patent/JPS6175574A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0580835B2 (en) | 1993-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7285265B2 (en) | Josephson Polarity and Logic Inverter Gates | |
US4371796A (en) | Josephson logic gate device | |
US4785426A (en) | Superconducting switching circuit, memory cell and memory circuit, with resonance damping resistors | |
US4623804A (en) | Fluxoid type superconducting logic element | |
JP2971066B1 (en) | Superconducting single flux quantum logic circuit | |
KR19990028555A (en) | DEVICE AND METHOD FOR DIGITAL INFORMATION | |
US4117503A (en) | Josephson interferometer structure which suppresses resonances | |
US4567383A (en) | Fluxoid type superconducting logic element | |
JPS6175574A (en) | Superconductive switching circuit | |
US5124583A (en) | Dc-powered josephson integrated circuit | |
US4603263A (en) | Josephson pulse generator of current injection type | |
JPH0237730B2 (en) | ||
JP2694778B2 (en) | Superconducting neuron element | |
JP2593131B2 (en) | SQUID device | |
JP2000261307A (en) | Superconducting nor circuit | |
Dhong et al. | A Josephson dc‐powered latch | |
JP2005260364A (en) | Superconducting latch driver circuit | |
JP3459867B2 (en) | Josephson latch circuit | |
JPH0378008B2 (en) | ||
JPS603795B2 (en) | Magnetic field bias method for Josephson junction | |
Yao et al. | An experimental Josephson junction shift register element | |
JPH04291508A (en) | Josephson oscillation circuit and josephson logic circuit | |
Ruck et al. | A ring circuit for the determination of dynamic error rates in high-temperature superconductor RSFQ circuits | |
Myoren et al. | Proposal of a digital double relaxation oscillation SQUID | |
Yamada et al. | Proposal of dual-powered superconducting logic circuits |