JPS6156431A - 高圧半導体集積回路 - Google Patents
高圧半導体集積回路Info
- Publication number
- JPS6156431A JPS6156431A JP17871484A JP17871484A JPS6156431A JP S6156431 A JPS6156431 A JP S6156431A JP 17871484 A JP17871484 A JP 17871484A JP 17871484 A JP17871484 A JP 17871484A JP S6156431 A JPS6156431 A JP S6156431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- potential
- inversion
- wiring
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高圧を取り扱う半導体集積回路の円、累子分Ｍ
ｆ、ｐ−ｎ接合分離で行うものに関する。
ｆ、ｐ−ｎ接合分離で行うものに関する。
（従来の技＃）
一般に高圧素子を集積回路に形成する場合は。
Ｐ型基板上に低比抵抗のＮ−エピタキシャル層を厚く形
成し１表面よりＰ型基板に達っするＰ形波散層で、Ｎ−
エピタキシャル帰を囲んでいくつかの領域を形成しその
中に素子金形國して素子どおしを分離していた。
成し１表面よりＰ型基板に達っするＰ形波散層で、Ｎ−
エピタキシャル帰を囲んでいくつかの領域を形成しその
中に素子金形國して素子どおしを分離していた。
この場合素子自身を耐圧にすることは比較的容易である
が、素子どおしを配線で結ぶことにょツ一定の機能を持
たせようとするとでエピタキシャル層が高比抵抗のため
、配線と配線下のシリコン酸化膜がＭＯ８構造を形成し
この配線と、この配線下のＮ−エピタキシャル層の電位
関係によりＰ形反転層ができる。このＰ形反転層が電位
差のある２つのＰ層間にできるとこれらのＰ層をソース
、ドレインとした寄生ＭＯ８ＰＥＴが動作して不要な電
流が流れることになり、正常な動作は期待できない。
が、素子どおしを配線で結ぶことにょツ一定の機能を持
たせようとするとでエピタキシャル層が高比抵抗のため
、配線と配線下のシリコン酸化膜がＭＯ８構造を形成し
この配線と、この配線下のＮ−エピタキシャル層の電位
関係によりＰ形反転層ができる。このＰ形反転層が電位
差のある２つのＰ層間にできるとこれらのＰ層をソース
、ドレインとした寄生ＭＯ８ＰＥＴが動作して不要な電
流が流れることになり、正常な動作は期待できない。
（発明が解決しようとする問題点）
本発明の一目的は寄生ＭＯ８ＰＥＴ効果の発生を抑えて
、高電圧動作の可能な半導体集積回路を得ることにある
。
、高電圧動作の可能な半導体集積回路を得ることにある
。
（問題点を解決するための手段）
本発明によれば半導体基板と配線導体との間に半導体基
板とは分離して固定電位の印加されｆｃ導体層全形成し
た半導体集積回路を得る。
板とは分離して固定電位の印加されｆｃ導体層全形成し
た半導体集積回路を得る。
・（実施例）
次に１図面全便って本発明をエフ詳細に説明する。
第３図は寄生ＭＯ８Ｆ’ＥＴの発生する様子を示し次も
のでＮ−エピタキシャル層３に電標７と１拡散層５を通
じて高圧が印加されているとする。この時配線８が分離
２層２の上を通って２層４の上に延びており、しかもこ
の配線８の電位が反転層を生じるのに十分なほど低いと
Ｎ−エピタキシャル層３に反転層９が生じる。この反転
層９を通して電流が最低電位となっている基板１へ２層
４から流れる。
のでＮ−エピタキシャル層３に電標７と１拡散層５を通
じて高圧が印加されているとする。この時配線８が分離
２層２の上を通って２層４の上に延びており、しかもこ
の配線８の電位が反転層を生じるのに十分なほど低いと
Ｎ−エピタキシャル層３に反転層９が生じる。この反転
層９を通して電流が最低電位となっている基板１へ２層
４から流れる。
この様なことを防ぐ沈めに、従来は第４図のごと＜Ｎ”
／ｉ５’ｔ”Ｎ−エピタキシャル層３に形成している。
／ｉ５’ｔ”Ｎ−エピタキシャル層３に形成している。
このＮ＋層５′は高濃度のため反転層が生じにくい。こ
のため反転層９がこの部分で分断” され
る。しかし、この高濃度層５・の位置に十分考慮して決
定する必要がある。すなわちこの高濃度層５′に空乏層
が達すると容物にアバランシェブレイクダウンを起し、
耐圧が低下するためである０例えば、第４図でに分離２
層２との距離が十分離れていないと本来の耐圧が失われ
る。十分離すことは面積の増大につなが〕好ましくない
。
のため反転層９がこの部分で分断” され
る。しかし、この高濃度層５・の位置に十分考慮して決
定する必要がある。すなわちこの高濃度層５′に空乏層
が達すると容物にアバランシェブレイクダウンを起し、
耐圧が低下するためである０例えば、第４図でに分離２
層２との距離が十分離れていないと本来の耐圧が失われ
る。十分離すことは面積の増大につなが〕好ましくない
。
本発明によればこの様な面積増大を生ずることなくチャ
ンネルを力、トすることができる。丁なわち、第１図が
本発明の一実施例を示したものである。本発明によれば
１反転層９を分断したい領域にアルミニウム又はポリシ
リコンなどの導体層１０ｔ−形成し、この導体層１０の
電位を最高電位に固定する。この様にすると、この導体
層１０の下には反転層を生ずる電圧とは逆極性の電圧が
印加され１反転層を分断す、る。又この部分では導体層
１０がＮ エピタキシャル層３とは分離して形成されて
いるので、従来のような耐圧が劣化したり、面積が増大
することもない。
ンネルを力、トすることができる。丁なわち、第１図が
本発明の一実施例を示したものである。本発明によれば
１反転層９を分断したい領域にアルミニウム又はポリシ
リコンなどの導体層１０ｔ−形成し、この導体層１０の
電位を最高電位に固定する。この様にすると、この導体
層１０の下には反転層を生ずる電圧とは逆極性の電圧が
印加され１反転層を分断す、る。又この部分では導体層
１０がＮ エピタキシャル層３とは分離して形成されて
いるので、従来のような耐圧が劣化したり、面積が増大
することもない。
′ｌ″Ｒ″’ｔＪＪ’ｌ’ｌ−ｊ”、ｂｍｆＨｌ、−ａ
６“６１１６″“゛ （第２図に代表的なものを示し
友。これは高圧のＮＰＮトランジスタのコレクタが電源
ｖ０゜にエミ、り領域５″′が接地ＧＮＤｉＣ接続して
いる場合でエミ、り領域５″′よりの配線７″′の下に
最高電位に固定され７′ｃ導体層１０を形成している。
６“６１１６″“゛ （第２図に代表的なものを示し
友。これは高圧のＮＰＮトランジスタのコレクタが電源
ｖ０゜にエミ、り領域５″′が接地ＧＮＤｉＣ接続して
いる場合でエミ、り領域５″′よりの配線７″′の下に
最高電位に固定され７′ｃ導体層１０を形成している。
また、口糸してないが、ペース領域としての２層４より
の配線７“の下にも、電位の固定された導体層を形成す
ることもできる。又一般的ではないが以上の説明で用い
た各半導体領域の極性を反対にして形成することも考え
られ、この場合には本発明の配線の電位をＧＮＤにすれ
ば良込。
の配線７“の下にも、電位の固定された導体層を形成す
ることもできる。又一般的ではないが以上の説明で用い
た各半導体領域の極性を反対にして形成することも考え
られ、この場合には本発明の配線の電位をＧＮＤにすれ
ば良込。
（発明の効果）
このように本発明によれば高電圧動作の可能な半導体集
積回路を小さな面積で実現できる。
積回路を小さな面積で実現できる。
第１図は本発明の一実施例を示す断面図、第２・図は本
発明の適用例を示す断面図でるる。第３図は寄生Ｐｃｈ
ＭＯＳ ＦＥＴが形成される様子を示す従来の半導体
装置の断面図、第４図はＮ＋チャンネルストッパにより
寄生ＭＯ８ＦＥＴの発生を防止した従来の半導体装置の
断面図である。 １・・・・・・Ｐ形半導体基体、２・・・・・・Ｐ形層
、３・・・・・・Ｎ形層、４・・・・・・Ｐ形層、５・
・・・・・Ｎ形層、５′・・・・・・Ｎ形層、６・・・
・・・絶縁膜、６′・・・・・・絶縁膜、７・・・・・
・Ｖｃｃ（高電圧電極）、８・・・・・・低電圧配線、
９・・・・・・Ｐ杉皮転層、１０・・・・・・ｖｃＣ（
高電圧配線）、５“・・・・・・Ｎ形層（ＮＰＮ）ラン
ジスタのコレクタ）。 ５″′・・・・・・Ｎ形層（ＮＰＮトランジスタのエミ
、り）、７′・・・・・・ｖｃｏ（高電圧）配線、７“
・・・・・・ベース配線、７″′・・・・・・ＧＮＤ配
線。
発明の適用例を示す断面図でるる。第３図は寄生Ｐｃｈ
ＭＯＳ ＦＥＴが形成される様子を示す従来の半導体
装置の断面図、第４図はＮ＋チャンネルストッパにより
寄生ＭＯ８ＦＥＴの発生を防止した従来の半導体装置の
断面図である。 １・・・・・・Ｐ形半導体基体、２・・・・・・Ｐ形層
、３・・・・・・Ｎ形層、４・・・・・・Ｐ形層、５・
・・・・・Ｎ形層、５′・・・・・・Ｎ形層、６・・・
・・・絶縁膜、６′・・・・・・絶縁膜、７・・・・・
・Ｖｃｃ（高電圧電極）、８・・・・・・低電圧配線、
９・・・・・・Ｐ杉皮転層、１０・・・・・・ｖｃＣ（
高電圧配線）、５“・・・・・・Ｎ形層（ＮＰＮ）ラン
ジスタのコレクタ）。 ５″′・・・・・・Ｎ形層（ＮＰＮトランジスタのエミ
、り）、７′・・・・・・ｖｃｏ（高電圧）配線、７“
・・・・・・ベース配線、７″′・・・・・・ＧＮＤ配
線。
Claims (1)
- 半導体素子の形成された半導体層上の表面配線の下に絶
縁膜を介して前記半導体層の導電型を反転させるのと反
対の電圧を持つ導電体を形成したことを特徴とする高圧
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17871484A JPS6156431A (ja) | 1984-08-28 | 1984-08-28 | 高圧半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17871484A JPS6156431A (ja) | 1984-08-28 | 1984-08-28 | 高圧半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6156431A true JPS6156431A (ja) | 1986-03-22 |
Family
ID=16053280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17871484A Pending JPS6156431A (ja) | 1984-08-28 | 1984-08-28 | 高圧半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156431A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273879A (ja) * | 1988-04-25 | 1989-11-01 | Toshiba Corp | 水車の非常停止装置 |
| JPH02216847A (ja) * | 1989-02-17 | 1990-08-29 | Nec Corp | 高耐圧半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558814A (en) * | 1978-07-04 | 1980-01-22 | Ube Ind Ltd | Purification of waste gas of nox absorption tower |
-
1984
- 1984-08-28 JP JP17871484A patent/JPS6156431A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558814A (en) * | 1978-07-04 | 1980-01-22 | Ube Ind Ltd | Purification of waste gas of nox absorption tower |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273879A (ja) * | 1988-04-25 | 1989-11-01 | Toshiba Corp | 水車の非常停止装置 |
| JPH02216847A (ja) * | 1989-02-17 | 1990-08-29 | Nec Corp | 高耐圧半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191395A (en) | Mos type semiconductor device with means to prevent parasitic bipolar transistor | |
| JP2689703B2 (ja) | Ｍｏｓ型半導体装置 | |
| US3764864A (en) | Insulated-gate field-effect transistor with punch-through effect element | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPS6156431A (ja) | 高圧半導体集積回路 | |
| JP3121723B2 (ja) | 半導体装置 | |
| JPH06151728A (ja) | 半導体集積回路装置 | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JPH04363068A (ja) | 半導体装置 | |
| JPH01280359A (ja) | 絶縁ゲート型半導体装置 | |
| JPS5931864B2 (ja) | 相補型絶縁ゲ−ト半導体回路 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS62141754A (ja) | 高耐圧半導体装置 | |
| JPH01189955A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JP3264030B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JPS58178566A (ja) | 電界効果トランジスタ | |
| JPWO2005093842A1 (ja) | 半導体装置 | |
| JPS6333306B2 (ja) | ||
| JPS59105369A (ja) | 半導体装置 | |
| JPH0440867B2 (ja) |