JPS6134155B2 - - Google Patents
Info
- Publication number
- JPS6134155B2 JPS6134155B2 JP52155358A JP15535877A JPS6134155B2 JP S6134155 B2 JPS6134155 B2 JP S6134155B2 JP 52155358 A JP52155358 A JP 52155358A JP 15535877 A JP15535877 A JP 15535877A JP S6134155 B2 JPS6134155 B2 JP S6134155B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- image
- display
- address register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 52
- 238000001514 detection method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明は、キヤラクタゼネレータにより通常の
文字表示の他に画像の表示も可能な文字表示装置
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a character display device capable of displaying images in addition to normal character display using a character generator.
磁気デイスクおよび陰極線管(CRT)などを
用いた文字表示装置では、リフレツシユ用のメモ
リに文字コードを送り、該メモリから読み出した
文字コードをキヤラクタゼネレータによりそれに
相当する文字のドツトパターンに換え、これを
CRTに加えて表示するという方法がとられてお
り、該メモリおよびキヤラクタゼネレータの容量
等の関係から表示する文字も片カナ、アルフアベ
ツト等の文字の一部のものに限られている。とこ
ろが最近かゝる表示装置にキヤラクタゼネレータ
が発生した文字(以後これを通常の文字という)
だけでなく、任意の形状の漢字や図形や表等を併
せて表示したいという要求が高まつてきた。この
ような例としては、例えば第1図aに示すよう
に、売上推移表を注釈などと共に表示したり、同
図bに示すように宛名印刷の際その正誤を確認す
るために該宛名を表示したり、更には同図cに示
すように手書き文字を入力されたOCRが判読で
きなくてリジエクトした文字を表示したりしたい
場合がある。第1図aのような場合はグラフ表示
の方が一目瞭然であるからであり、また発送所な
どでは大型のラベルプリンタを用いて宛名印刷す
るがその際入力された文字コードに従つて選択し
た文字群つまり宛名が誤つていないかをオペレー
タにチエツクさせるには第1図bに示すように該
選択した文字群を画像としてCRTに表示してオ
ペレータに目視させる方法が確実であるからであ
る。また手書き文字を読取るOCRでは現在の
所、入力文字が乱雑等の理由で判読できないもの
が発生するのは不可避的であり、その修正には該
判読不可能文字をそのまゝ画像表示して再入力を
願うのが有効適切である。 In character display devices that use magnetic disks, cathode ray tubes (CRTs), etc., character codes are sent to a refresh memory, and the character codes read from the memory are converted into dot patterns of the corresponding characters by a character generator. of
A method of displaying in addition to a CRT has been adopted, and due to the capacity of the memory and character generator, the characters that can be displayed are limited to some characters such as katakana and alpha characters. However, recently, character generators have been generated on such display devices (hereinafter referred to as normal characters).
There has been a growing demand for displaying not only kanji, figures, tables, etc. in arbitrary shapes. Examples of this include displaying a sales trend table with annotations, as shown in Figure 1a, or displaying an address to check its accuracy when printing an address, as shown in Figure 1b. Or, as shown in Figure c, there may be cases where it is desired to display handwritten characters that were input because the OCR could not read them and rejected them. This is because a graph display is easier to understand at a glance in cases like Figure 1 a, and when shipping addresses use large label printers to print addresses, characters selected according to the input character code are printed. This is because the surest way to have the operator check whether the group or address is incorrect is to display the selected character group as an image on a CRT and have the operator visually check it, as shown in FIG. 1b. Furthermore, with OCR, which reads handwritten characters, it is inevitable that input characters will be unreadable due to clutter, etc., and in order to correct this, it is necessary to display the illegible characters as they are as images and replay them. It is appropriate to ask for input.
このような要求に応じて片カナ等の通常の文字
表示に加えて、漢字や図形等をも併せて画像表示
することができる文字表示装置が現われてきた。
しかしながらこの種の従来装置は、文字コードを
記憶するコードメモリの他に、漢字や図形等の画
像つまりイメージパターンをビツト(ドツト)パ
ターンで記憶するメモリを備えており、CRT上
で両メモリから出力された情報をオーバーレイす
るという方法で文字および画像を表示している。
このため従来の文字表示装置に比べてメモリ量が
大幅に増大し、装置の価格が高くなるという欠点
を有していた。 In response to such demands, character display devices have appeared that can display images of kanji, figures, etc. in addition to normal character display such as katakana characters.
However, this type of conventional device is equipped with a code memory that stores character codes and a memory that stores images such as kanji and figures in bit (dot) patterns, and outputs from both memories on a CRT. Text and images are displayed by overlaying the information provided.
Therefore, compared to conventional character display devices, the amount of memory is significantly increased and the price of the device is high.
本発明はこのようなイメージパターンの表示が
可能な文字表示装置におけるメモリの減少を図
り、装置の低価格化を実現することを目的として
なされたものである。すなわち本発明では第2図
左半分に示すように1つのメモリをイメージパタ
ーン記憶領域と文字コード記憶領域に分け、漢字
や図形等のイメージパターンはイメージパターン
記憶領域に記憶させると共に、文字コード情報は
コード記憶領域に記憶させるようにする。そして
両領域の境界を示す番地情報を、メモリへのイメ
ージパターンおよび文字コード入力と共に、イメ
ージアドレスレジスタに入力する。一方、メモリ
にはメモリアドレスレジスタが設けられ、現在読
み出しているメモリの番地が該メモリアドレスレ
ジスタに蓄えられるが、このメモリアドレスレジ
スタの内容とイメージアドレスレジスタの内容と
を検出器で比較し、両レジスタの内容が一致する
時点で該検出部で検出する。そして検出部で一致
が検出されると、CRTに与える入力をメモリか
ら読み出したイメージパターンから、文字コード
を基にキヤラクタゼネレータで発生した文字パタ
ーンへ切換え、画像と文字の表示を一画面上に併
せて行なおうとするものである。 The present invention has been made with the object of reducing the memory required in a character display device capable of displaying such an image pattern, thereby realizing a reduction in the price of the device. That is, in the present invention, one memory is divided into an image pattern storage area and a character code storage area as shown in the left half of FIG. 2, and image patterns such as kanji and figures are stored in the image pattern storage area, while character code information is stored in the image pattern storage area. Store it in the code storage area. Then, address information indicating the boundary between both areas is input to the image address register along with the image pattern and character code input to the memory. On the other hand, the memory is provided with a memory address register, and the address of the memory that is currently being read is stored in the memory address register.The contents of this memory address register and the contents of the image address register are compared by a detector. The detection section detects when the contents of the registers match. When the detection unit detects a match, the input to the CRT is switched from the image pattern read from memory to the character pattern generated by the character generator based on the character code, and the image and characters are displayed on one screen. This is what we are trying to do together.
以下実施例と共に本発明を更に詳細に説明す
る。第3図は本発明の実施例のブロツク図であつ
て、1は文字表示装置の受信部、21はリフレツ
シユ用のメモリ、3はメモリ内のイメージパター
ンを記憶している領域を示す番地情報(以下境界
番地という)を記憶するイメージアドレスレジス
タ、4はメモリ2の現在読み出し中の番地を示す
メモリアドレスレジスタ、5は両レジスタの一致
を検出する一致検出回路、6はCRTの水平走査
と検出部5から発生した検出信号とのタイミング
をとるアンド回路、7は切換回路(マルチプレク
サ)の切換を制御するフリツプフロツプ回路、8
は文字コードをそれに対応する文字ドツトパター
ンに変換するキヤラクタゼネレータ、9はメモリ
2から読出したイメージビツトパターンとキヤラ
クタゼネレータ8から発生した文字パターンとを
切換える前記切換回路、10は切換回路9からの
パラレルなビツトパターンをシリアルなビツトパ
ターンに変換するパラレルシリアル変換回路、1
1はこのようにして得られたシリアルなビツトパ
ターン情報を入力されて文字又は画像を表示する
表示器本例ではCRTである。 The present invention will be explained in more detail below along with examples. FIG. 3 is a block diagram of an embodiment of the present invention, in which 1 is a receiving section of a character display device, 21 is a refresh memory, and 3 is address information (3) indicating an area in the memory where an image pattern is stored. 4 is a memory address register that indicates the address currently being read from memory 2; 5 is a match detection circuit that detects a match between both registers; 6 is a CRT horizontal scanning and detection unit. 7 is an AND circuit that takes timing with the detection signal generated from 5; 7 is a flip-flop circuit that controls switching of a switching circuit (multiplexer); 8 is a flip-flop circuit that controls switching of a switching circuit (multiplexer);
9 is a character generator that converts a character code into a corresponding character dot pattern; 9 is the switching circuit that switches between the image bit pattern read from the memory 2 and the character pattern generated from the character generator 8; and 10 is the switching circuit 9. A parallel-to-serial conversion circuit that converts a parallel bit pattern into a serial bit pattern, 1
Reference numeral 1 denotes a display device, in this example, a CRT, which receives the serial bit pattern information obtained in this manner and displays characters or images.
次に本装置の動作を説明するに、先ず文字表示
装置の受信部1へは、CRT画面上に表示する画
像および文字情報並びに前記境界番地を、図示し
ない外部装置から入力する。これらの入力情報の
うち画像および文字コード情報はメモリ2に書込
まれ、境界番地情報はイメージアドレスレジスタ
3に収納される。その収納の状態は第2図に示す
ように、メモリ2の各番地は8ビツト(1バイ
ト)から成るのでこの8ビツト単位で入力情報が
記憶され、そして1番地からN番地までがイメー
ジビツトパターン情報(N+1)番地から最終番
地までが文字コード情報が書込まれる。なおコー
ドには通常1ビツト程度の修飾コード(当該文字
を明るく又は暗く表示せよ等の情報を示すコー
ド)が付加されるので1バイト8ビツトのこのメ
モリ2に書込む文字コードは7ビツトからなる。
従つてこのメモリ2を利用する画像情報も7ビツ
ト単位で表わすことになるがこの際修飾コード用
ビツトを加えて8ビツト単位としてもよい。 Next, to explain the operation of this apparatus, first, an image and character information to be displayed on a CRT screen, as well as the boundary address, are input to the receiving section 1 of the character display apparatus from an external device (not shown). Of these input information, image and character code information are written into the memory 2, and boundary address information is stored in the image address register 3. As shown in Figure 2, each address in memory 2 consists of 8 bits (1 byte), so input information is stored in units of 8 bits, and addresses 1 to N are image bit patterns. Character code information is written from the information address (N+1) to the final address. Note that a 1-bit modification code (a code that indicates information such as displaying the character brightly or darkly) is usually added to the code, so the character code written to this memory 2 of 8 bits per byte consists of 7 bits. .
Therefore, the image information using this memory 2 is also expressed in units of 7 bits, but in this case, it may be expressed in units of 8 bits by adding a bit for a modification code.
メモリ2およびレジスタ3への情報入力はたと
えばホストコンピユータから行われ、画像情報の
み表示する場合は境界番地Nがメモリ2の最終番
地となり、キヤラクタゼネレータ8を使つての文
字パターン表示のみの場合はN=0となる。画像
と文字の両方を表示する場合は画像の占有領域、
具体的には画像と文字の前記境界番地が適当な整
数Nとなる。 Information input to the memory 2 and register 3 is performed, for example, from the host computer, and when only image information is to be displayed, the boundary address N is the final address of the memory 2, and when only character patterns are to be displayed using the character generator 8, N=0. If you want to display both images and text, the area occupied by the image,
Specifically, the boundary address between the image and the text is an appropriate integer N.
このようにしてメモリ2及びイメージアドレス
レジスタ3へ文字、画像情報及び境界番地が転送
された後、CRT画面上への該文字、画像表示が
開始される。開始指令により、メモリ2内に記憶
された画像ビツトパターンが先ず順次1番地ずつ
読み出され、切換回路9を通つてパラレルシリア
ル変換回路10に入力し、該回路によつてシリア
ルなビツト情報に変えられ、然るのちCRT11
に加えられてその画面上のイメージパターンを現
示する。CRT上での表示は、簡単なイメージパ
ターン表示の場合1番地(8ビツト)の情報を1
つの水平走査に対応させてもよいが、複雑なイメ
ージパターン表示の場合は第2図に示すように1
つの水平走査線を2つ以上の番地のビツト情報の
連続で構成するようにすればよい。このようにし
てメモリ2内の情報が順次読み出されていくと、
読み出し中のメモリの番地を示すメモリアドレス
レジスタ4の内容は順次加算(+1)されて行
き、やがてイメージアドレスレジスタ3に書込ま
れた境界番地Nと一致する。この時検出回路5は
一致検出信号を出力し、これをアンド回路6へ送
る。アンド回路6はCRT11の水平同期信号HS
と検出部5からの一致検出信号の論理積をとり、
両信号が出力される時点つまり境界番地Nに対応
する水平走査が始まる時点で出力を生じてフリツ
プフロツプ回路7を反転する。このフリツプフロ
ツプ回路7は垂直同期信号VSでトリガされてQ
出力を“1”にし、切換回路9をメモリ2側へ切
換えているが、アンド回路6からの出力で反転さ
れると今度は切換回路9をキヤラクタゼネレータ
8側へ切換える。そこでCRTへはキヤラクタゼ
ネレータ8からの文字ドツトパターンが入力され
ることになるが、キヤラクタゼネレータの変換に
は若干時間を要するので、バツフア機能を持つ変
換回路10で該入力は遅らされ、この第N番地に
対応する水平走査はその帰線時点までビデオ信号
が何も加えられない。この間に準備がなされ、次
の走査線以降により、第N番地以降の文字コード
がキヤラクタゼネレータ8で7×9文字ドツトパ
ターンに変換されてなる文字パターンがCRT画
面に表示される。こうして画像に続いて文字が現
示され、一画面の走査が終了するとき垂直同期信
号VSが生じてフリツプフロツプ回路7を再び反
転させ、上記のメモリ2からの画像情報読出し、
CRTによるその表示、第N番地以降の文字コー
ドの読出し、キヤラクタゼネレータ8で変換して
の該文字パターンのCRTによる表示が繰り返さ
れ、CRT画面には静止画および文字が現示され
る。 After the characters, image information, and boundary addresses are transferred to the memory 2 and image address register 3 in this manner, display of the characters and images on the CRT screen is started. In response to the start command, the image bit pattern stored in the memory 2 is first read out one address at a time, inputted through the switching circuit 9 to the parallel-to-serial conversion circuit 10, and converted into serial bit information by the circuit. After that, CRT11
is added to display the image pattern on the screen. When displaying a simple image pattern on a CRT, the information at address 1 (8 bits) is displayed as 1
However, in the case of complex image pattern display, one horizontal scan may be used as shown in Figure 2.
One horizontal scanning line may be made up of successive bit information of two or more addresses. When the information in memory 2 is read out sequentially in this way,
The contents of the memory address register 4 indicating the address of the memory being read are sequentially added (+1), and eventually match the boundary address N written in the image address register 3. At this time, the detection circuit 5 outputs a coincidence detection signal and sends it to the AND circuit 6. AND circuit 6 is the horizontal synchronization signal HS of CRT11
and the coincidence detection signal from the detection unit 5,
At the time when both signals are output, that is, when the horizontal scan corresponding to the boundary address N begins, an output is generated and the flip-flop circuit 7 is inverted. This flip-flop circuit 7 is triggered by the vertical synchronizing signal VS and
The output is set to "1" and the switching circuit 9 is switched to the memory 2 side, but when the output from the AND circuit 6 is reversed, the switching circuit 9 is switched to the character generator 8 side. Therefore, the character dot pattern from the character generator 8 is input to the CRT, but since it takes some time to convert the character generator, the input is delayed by the conversion circuit 10 having a buffer function. No video signal is added to the horizontal scan corresponding to this Nth address until the retrace point. During this time, preparations are made, and from the next scanning line onward, a character pattern is displayed on the CRT screen in which the character codes from the Nth address onwards are converted into a 7×9 character dot pattern by the character generator 8. In this way, characters are displayed following the image, and when the scanning of one screen is completed, the vertical synchronizing signal VS is generated, inverting the flip-flop circuit 7 again, and reading the image information from the memory 2,
The display on the CRT, the reading of the character code from the Nth address onwards, the conversion by the character generator 8 and the display on the CRT of the character pattern are repeated, and still images and characters are displayed on the CRT screen.
以上の説明ではイメージアドレスレジスタ3へ
送られた境界番地が適当な数Nの場合について述
べたが、もちろんNが0の場合は一致検出回路5
は始めから一致を検出しており、このため切換回
路9は始めから通常の文字パターンの表示を開始
することになるし、Nがメモリ2の最終番地であ
れば切換回路は切換わらずイメージパターンのみ
を表示することとなる。 In the above explanation, the case where the boundary address sent to the image address register 3 is an appropriate number N has been described, but of course, if N is 0, the coincidence detection circuit 3
detects a match from the beginning, so the switching circuit 9 will start displaying the normal character pattern from the beginning, and if N is the final address of the memory 2, the switching circuit will not switch and display the image pattern. will be displayed only.
なお、イメージパターンをメモリ2から読み出
してCRT11へ表示する場合と、文字コードを
メモリ2から読み出し、キヤラクタゼネレータ8
により対応するビツトパターンに変換してCRT
11へ表示する場合とでは、前述のように表示ま
でに要する時間がキヤラクタゼネレータ8を介す
る時間だけ異なり、従つて両者の境界における
CRT11への表示のタイミングが問題となる
が、メモリの読み出しをCRTの表示よりたとえ
ば常に1ライン以上前のものにしておき、パラレ
ルシリアル変換回路10のバツフア機能を利用し
て最終のイメージパターンのデータがCRT11
へ送出されたらただちにキヤラクタゼネレータ8
からの出力がパラレルシリアル変換回路から
CRTへ送出されるような方法をとつておけば切
換えは円滑に行なわれる。 In addition, when reading an image pattern from memory 2 and displaying it on CRT 11, and when reading a character code from memory 2 and displaying it on character generator 8.
Converts to the corresponding bit pattern and transmits it to the CRT.
11, as mentioned above, the time required for display differs only by the time it takes to go through the character generator 8.
The timing of the display on the CRT 11 is a problem, but the memory readout should always be one or more lines earlier than the CRT display, and the buffer function of the parallel-to-serial conversion circuit 10 can be used to read the final image pattern data. is CRT11
As soon as it is sent to character generator 8
The output from the parallel-to-serial converter circuit
If a method is in place to send data to the CRT, switching will be done smoothly.
このように本発明の文字表示装置は、従来のリ
フレツシユ用文字コードメモリをイメージパター
ンのビツトパターンメモリに共用したので、従来
のイメージパターン表示可能の文字表示装置に比
べてメモリ容量を大幅に減少させることができ、
低コスト化を図ることができる。勿論CRTは現
示可能な文字パターン(文字コードによる)数は
減少するが、前述のようにコードメモリ2には修
飾コードを記憶するセルもあるのでこれを利用す
れば文字パターン数の減少は低減でき、本装置に
は前述のCRTの判読不可能文字の表示、宛名印
刷の宛名確認用表示、表またはグラス入りの文字
データの表示等、広い利用範囲が期待できる。 In this way, the character display device of the present invention uses the conventional refresh character code memory as the image pattern bit pattern memory, so the memory capacity is significantly reduced compared to the conventional character display device capable of displaying image patterns. It is possible,
Cost reduction can be achieved. Of course, the number of character patterns (depending on the character code) that can be displayed on a CRT is reduced, but as mentioned above, code memory 2 also has cells that store modification codes, so if you use this, the decrease in the number of character patterns can be reduced. This device can be expected to have a wide range of uses, such as displaying unreadable characters on CRTs, displaying address confirmation for address printing, and displaying text data on tables or glasses.
第1図a〜cはイメージパターン表示と通常の
文字表示を行なつた表示画面の説明図、第2図は
本発明の文字表示装置におけるメモリと表示画面
の関係を説明する説明図、第3図は本発明の実施
例を示すブロツク図である。
図中、2はメモリ、3はイメージアドレスレジ
スタ、4はメモリアドレスレジスタ、5は検出回
路、9は切換回路、11は表示器である。
1A to 1C are explanatory diagrams of a display screen that displays an image pattern and a normal character display; FIG. 2 is an explanatory diagram that explains the relationship between the memory and the display screen in the character display device of the present invention; and FIG. The figure is a block diagram showing an embodiment of the present invention. In the figure, 2 is a memory, 3 is an image address register, 4 is a memory address register, 5 is a detection circuit, 9 is a switching circuit, and 11 is a display.
Claims (1)
ら読み出した文字コードに対応する文字パターン
を出力するキヤラクタゼネレータと、該キヤラク
タゼネレータの出力を受けて文字パターンを現示
する表示器とを備える文字表示装置に、イメージ
アドレスレジスタと、前記メモリのアドレスレジ
スタの内容と該イメージアドレスレジスタの内容
との一致を検出する回路と、前記表示器の入力を
メモリ側へ又はキヤラクタゼネレータ側へ切換え
る回路とを設け、前記メモリに画像情報を送つて
これを記憶させかつ該メモリの画像情報記憶領域
を示す番地情報を前記イメージアドレスレジスタ
に送り、前記メモリアドレスレジスタの内容と該
イメージアドレスレジスタの内容とが一致して前
記一致検出回路が出力を生じるとき前記切換回路
を動作させて表示器の画像表示と文字パターン表
示との切換を行なわせるようにしてなることを特
徴とする画像表示可能な文字表示装置。1. A character comprising a memory that stores a character code, a character generator that outputs a character pattern corresponding to the character code read from the memory, and a display that receives the output of the character generator and displays the character pattern. The display device includes an image address register, a circuit for detecting a match between the contents of the address register of the memory and the contents of the image address register, and a circuit for switching the input of the display device to the memory side or to the character generator side. and transmits image information to the memory to store it, and sends address information indicating an image information storage area of the memory to the image address register, so that the contents of the memory address register and the contents of the image address register are A character display device capable of displaying an image, characterized in that when a match occurs and the match detection circuit produces an output, the switching circuit is operated to switch between an image display and a character pattern display on a display. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15535877A JPS5487126A (en) | 1977-12-23 | 1977-12-23 | Character display unit enabling picture display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15535877A JPS5487126A (en) | 1977-12-23 | 1977-12-23 | Character display unit enabling picture display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5487126A JPS5487126A (en) | 1979-07-11 |
JPS6134155B2 true JPS6134155B2 (en) | 1986-08-06 |
Family
ID=15604149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15535877A Granted JPS5487126A (en) | 1977-12-23 | 1977-12-23 | Character display unit enabling picture display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5487126A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54139429A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Crt display unit |
JPS56110144A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Graphic indicator having error display function |
JPS56142584A (en) * | 1980-04-07 | 1981-11-06 | Nippon Electric Co | Data output system |
-
1977
- 1977-12-23 JP JP15535877A patent/JPS5487126A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5487126A (en) | 1979-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4591842A (en) | Apparatus for controlling the background and foreground colors displayed by raster graphic system | |
US4075620A (en) | Video display system | |
JPS6323553B2 (en) | ||
US4486856A (en) | Cache memory and control circuit | |
US4570161A (en) | Raster scan digital display system | |
JPS59500024A (en) | Method and apparatus for controlling the display of a computer-generated raster graphics system | |
CA1301972C (en) | Video apparatus employing vrams | |
JPS63178287A (en) | Display device | |
JPS62269989A (en) | Display controller | |
US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
JPS6134155B2 (en) | ||
JPS632117B2 (en) | ||
JPS5814678B2 (en) | display device | |
JPS60144789A (en) | Character/graphic display controller | |
JPS63250689A (en) | Raster scan display system | |
JP2866675B2 (en) | Character display device | |
JPS61183690A (en) | Image display unit | |
JPS61190624A (en) | Hard-copy system of graphic display picture | |
JPS58194090A (en) | Display unit | |
SU717752A1 (en) | Device for presentation of information on tv display | |
JPS6194090A (en) | Graphic display unit | |
JPS6231889A (en) | Image display unit | |
JPS6269290A (en) | Character display unit | |
JPS63127287A (en) | Cursor display system | |
JPS6146979A (en) | Crt display unit |