JPS60167426A - 半導体結晶ウエハ− - Google Patents
半導体結晶ウエハ−Info
- Publication number
- JPS60167426A JPS60167426A JP2344884A JP2344884A JPS60167426A JP S60167426 A JPS60167426 A JP S60167426A JP 2344884 A JP2344884 A JP 2344884A JP 2344884 A JP2344884 A JP 2344884A JP S60167426 A JPS60167426 A JP S60167426A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ingot
- crystal orientation
- marking line
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000003754 machining Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 26
- 238000000034 method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000002441 X-ray diffraction Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000700159 Rattus Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、％に半導体ウェハーの形状に関するものであ
る。
る。
従来、半導体ウェハーは、第１図に示すが如く。
主に円形状を有し、さらにその円周の一部をカットして
該ウェハー１０の結晶方位を示すように形成されている
。カットされた直線状の部分１１は。
該ウェハー１０の結晶方位を示すように形成されている
。カットされた直線状の部分１１は。
通常オリエンテーション・フラット（ＯＦ）と呼称され
ている。
ている。
１−
このオリエンテーション・フラット１１の必要性は、以
下に述べる如き理由による。半導体デバイスを作製する
には、半導体ウェハーは酸化、拡散、蒸着等の種々の半
導体プロセスを経るが、その度毎に、デバイス・パター
ンを形成するためのＰＲ工程金経る。デバイス・パター
ンは全く対称性を持たないのが通常であり、新たなパタ
ーンは既に形成されているパターンに合わせて形成され
る。この時、ウェハーの方向を大まかに決定するために
上記のオリエンテーション・フラ・ソトヲ利用している
のである。さらに、このように様々の半導体プロセスを
経て一枚の半導体ウェハー上には、数百から数百の半導
体デバイスが作製され。
下に述べる如き理由による。半導体デバイスを作製する
には、半導体ウェハーは酸化、拡散、蒸着等の種々の半
導体プロセスを経るが、その度毎に、デバイス・パター
ンを形成するためのＰＲ工程金経る。デバイス・パター
ンは全く対称性を持たないのが通常であり、新たなパタ
ーンは既に形成されているパターンに合わせて形成され
る。この時、ウェハーの方向を大まかに決定するために
上記のオリエンテーション・フラ・ソトヲ利用している
のである。さらに、このように様々の半導体プロセスを
経て一枚の半導体ウェハー上には、数百から数百の半導
体デバイスが作製され。
最終的には個々の半導体チヴプとして切り出されるが、
この時従来は半導体結晶のへき開性全利用する事が主で
あった。そのため、半導体チップ片は、へき開の容易な
方向に揃える必要があり、その結晶方位を決定するため
にオリエンテーション・フラットが利用されていた。
この時従来は半導体結晶のへき開性全利用する事が主で
あった。そのため、半導体チップ片は、へき開の容易な
方向に揃える必要があり、その結晶方位を決定するため
にオリエンテーション・フラットが利用されていた。
その他の理由としては、結晶方向による拡散不２−
細物の拡散異方性、エピタキシャル成長の際の埋め込み
パターンのシフト方向の特異性、更にはキャリヤ移動度
の異方性等、結晶方向を明確にする必要性が多々在るか
らである。
パターンのシフト方向の特異性、更にはキャリヤ移動度
の異方性等、結晶方向を明確にする必要性が多々在るか
らである。
しかし、従来のオリエンテーション・フラットに依る弊
害も以下に述べるように存在する。一つは、千数百匿の
高温にもなる熱拡散や酸化、エピタキシャル成長等の半
導体プロセスにおいて、オリエンテーション・フラ・ソ
ト近傍の部位には、形状の特異性から熱ストレスが集中
し、スリップ等の結晶欠陥が発生し易い。また、最近の
ように半導体ウニ・・−が大口径化するとオリエンテー
ション・フラット部位の材料損失も見逃がせな匹。また
％ＧａＡｓ、ＧａＰ等一部の化合物半導体では円形のウ
ェハーも実用化されているが、化合物半導体結晶では一
般にウェハー形状を一様にすることが難かしい。
害も以下に述べるように存在する。一つは、千数百匿の
高温にもなる熱拡散や酸化、エピタキシャル成長等の半
導体プロセスにおいて、オリエンテーション・フラ・ソ
ト近傍の部位には、形状の特異性から熱ストレスが集中
し、スリップ等の結晶欠陥が発生し易い。また、最近の
ように半導体ウニ・・−が大口径化するとオリエンテー
ション・フラット部位の材料損失も見逃がせな匹。また
％ＧａＡｓ、ＧａＰ等一部の化合物半導体では円形のウ
ェハーも実用化されているが、化合物半導体結晶では一
般にウェハー形状を一様にすることが難かしい。
本発明の目的は新規な形状により結晶方位を示した半導
体ウェハーを提供することにある。
体ウェハーを提供することにある。
本発明は、′に’ｐ溝等の機械的加工部で結晶方位余水
すことを特徴とする。
すことを特徴とする。
以下に、実施例に従かい図面音用いて詳細に説明する。
第２図は、外周研削されたＳｉ単結晶インゴヴト２０で
あり、Ｘ＠回析により特定の結晶方位を示すケガキ線１
２ｅ一本艮ざ方向に記す。従来はこの時点においてオリ
エンテーシ〔ハフラヅト面が研削されていた。本発明は
この研削を施すことなく、Ｓｔ インゴット２０をこの
ケガキ線１２を基準にスライス切断機に固定し、ウェハ
ー状にスライスする。
あり、Ｘ＠回析により特定の結晶方位を示すケガキ線１
２ｅ一本艮ざ方向に記す。従来はこの時点においてオリ
エンテーシ〔ハフラヅト面が研削されていた。本発明は
この研削を施すことなく、Ｓｔ インゴット２０をこの
ケガキ線１２を基準にスライス切断機に固定し、ウェハ
ー状にスライスする。
ウェハー１に：１枚切断する度に、高出刃レーザー・ビ
ームによりインゴット切断面のケガキ線１２に対応する
部位に、第３図に示すように、概そ直径１ ｍｍ Ｒさ
数百μｍのスポット孔１３を溶融形成する。このスボ・
、）孔１３を持つウェハー３０に面取ジを施した後、研
磨・洗浄を行い、鏡面シリコン・ウェハーを得る。
ームによりインゴット切断面のケガキ線１２に対応する
部位に、第３図に示すように、概そ直径１ ｍｍ Ｒさ
数百μｍのスポット孔１３を溶融形成する。このスボ・
、）孔１３を持つウェハー３０に面取ジを施した後、研
磨・洗浄を行い、鏡面シリコン・ウェハーを得る。
上記の如く方法に依れば、外周形状が均一なりエバー３
０においては、一点のスボ−，＋一孔１３によりウニ・
・−面内の結晶方位全決定することが可能となり前記し
た如く問題を解決できる。まｆｃ。
０においては、一点のスボ−，＋一孔１３によりウニ・
・−面内の結晶方位全決定することが可能となり前記し
た如く問題を解決できる。まｆｃ。
外周形状が不均一なりエバーにおいてはスポット孔を２
点形成することにより、スポット孔の位置及び距離によ
りウェノ・−面内方位を決定できる。
点形成することにより、スポット孔の位置及び距離によ
りウェノ・−面内方位を決定できる。
本発明の主旨はウェハー面上にＭ産性を持つ孔。
傷等の特異点により、フェノ・−面内の方向全決定する
ことにあり、その特異点の形状寸法等に依らないことは
言うまでもない。
ことにあり、その特異点の形状寸法等に依らないことは
言うまでもない。
第１図は従来のシリコン・ウエノ・−ヲ示す平面図で、
１０・・・・・・ウェハー、１１・・・・・・オリエン
テーシヨン・７ラツトである。 第２図はシリコン単結晶インゴットを示す斜視図で、２
０・・・・・・インゴット、１２・・・・・・結晶方位
を示すケガキ線である。 ５− 第３図は１本発明の一実施例によるシリコン・ウェハー
の平面図で、３０・・・・・・’７エハ 、１３・・・
・・・結晶方位を示すスポット孔である。 ６−
１０・・・・・・ウェハー、１１・・・・・・オリエン
テーシヨン・７ラツトである。 第２図はシリコン単結晶インゴットを示す斜視図で、２
０・・・・・・インゴット、１２・・・・・・結晶方位
を示すケガキ線である。 ５− 第３図は１本発明の一実施例によるシリコン・ウェハー
の平面図で、３０・・・・・・’７エハ 、１３・・・
・・・結晶方位を示すスポット孔である。 ６−
Claims (1)
- 結晶方位を示す穴や溝等の機械加工部余有することｆ、
特徴とする半導体結晶ウェハー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2344884A JPS60167426A (ja) | 1984-02-10 | 1984-02-10 | 半導体結晶ウエハ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2344884A JPS60167426A (ja) | 1984-02-10 | 1984-02-10 | 半導体結晶ウエハ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167426A true JPS60167426A (ja) | 1985-08-30 |
Family
ID=12110782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2344884A Pending JPS60167426A (ja) | 1984-02-10 | 1984-02-10 | 半導体結晶ウエハ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167426A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909165B2 (en) | 2003-03-28 | 2005-06-21 | Sumitomo Electric Industries, Ltd. | Obverse/reverse discriminative rectangular nitride semiconductor wafer |
| JP2013138259A (ja) * | 2013-03-28 | 2013-07-11 | Sumitomo Electric Ind Ltd | 窒化物半導体基板 |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| CN109285762A (zh) * | 2018-09-29 | 2019-01-29 | 中国电子科技集团公司第四十六研究所 | 一种氮化镓外延用硅片边缘加工工艺 |
-
1984
- 1984-02-10 JP JP2344884A patent/JPS60167426A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909165B2 (en) | 2003-03-28 | 2005-06-21 | Sumitomo Electric Industries, Ltd. | Obverse/reverse discriminative rectangular nitride semiconductor wafer |
| JP2013138259A (ja) * | 2013-03-28 | 2013-07-11 | Sumitomo Electric Ind Ltd | 窒化物半導体基板 |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| CN109285762A (zh) * | 2018-09-29 | 2019-01-29 | 中国电子科技集团公司第四十六研究所 | 一种氮化镓外延用硅片边缘加工工艺 |
| CN109285762B (zh) * | 2018-09-29 | 2021-05-04 | 中国电子科技集团公司第四十六研究所 | 一种氮化镓外延用硅片边缘加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| KR950003227B1 (ko) | 반도체기판의 제조방법 및 그 기판으로 구성된 반도체장치의 제조방법 | |
| EP0221454B1 (en) | Method of producing wafers | |
| US5060043A (en) | Semiconductor wafer with notches | |
| JP2008042157A (ja) | ３族窒化物基板の製造方法、および３族窒化物基板 | |
| JP2015074002A (ja) | 内部加工層形成単結晶部材およびその製造方法 | |
| JPS60167426A (ja) | 半導体結晶ウエハ− | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| JP4244459B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| JPH0855825A (ja) | シリコンウェハの形成方法 | |
| JP5294087B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| JP2005101120A (ja) | 化合物半導体ウェハ及びその劈開方法 | |
| JP5343400B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2001044084A (ja) | 半導体ウエハ | |
| JPH08236442A (ja) | 半導体ウエハ，及びその製造方法 | |
| JPS61214421A (ja) | 半導体ウエハ | |
| JPH1070056A (ja) | 半導体基板およびその製造方法 | |
| JPH09110589A (ja) | シリコンウェハ及びその製造方法 | |
| JPH04113619A (ja) | ウェーハおよびその製造方法 | |
| KR100244920B1 (ko) | 반도체 웨이퍼의 제조방법 | |
| JP2005032804A (ja) | 半導体ウェハの加工方法 | |
| JPH0970740A (ja) | 半導体基板の製造方法 | |
| JP2001196333A (ja) | オフアングル付き半導体ウエハ | |
| JPH10223498A (ja) | 半導体基体の表面平滑方法及び半導体基体及び半導体装置の製造方法 | |
| JPS6329943A (ja) | パタ−ンシフト量の測定方法 |