JPS5972181A - シヨツトキ−・バリヤ・ダイオ−ドの形成方法 - Google Patents

シヨツトキ−・バリヤ・ダイオ−ドの形成方法

Info

Publication number
JPS5972181A
JPS5972181A JP18251182A JP18251182A JPS5972181A JP S5972181 A JPS5972181 A JP S5972181A JP 18251182 A JP18251182 A JP 18251182A JP 18251182 A JP18251182 A JP 18251182A JP S5972181 A JPS5972181 A JP S5972181A
Authority
JP
Japan
Prior art keywords
schottky barrier
thin film
ions
barrier diode
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18251182A
Other languages
English (en)
Inventor
Satoshi Shinozaki
篠崎 慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18251182A priority Critical patent/JPS5972181A/ja
Publication of JPS5972181A publication Critical patent/JPS5972181A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はMOS)ランジスタにおけるショットキー・バ
リヤ・ダイオードの形成方法に関するものである。
〔発明の技術的背景とその問題点〕
一般にショットキー・バリヤ・ダイオード(S B D
)は、バイポーラ−トランジスタのコレクタ・ベース間
の電位をショットキー・バリヤ・ダイオードの順方向電
圧でクランプし、動作状態における飽和現象を回避する
手段として良く用いられ、TTL回路における高速化に
おいて最も鳴動な手段である。
従来のショットキー・バリヤーダイオードの形成は、す
べての拡散領域の形成・高温パッシベーション膜の形成
など、高温にて行なうすべての工程が終了した物、配線
工aまたはその直前に形成されるのが一般的である。例
えはAI−n形S1のショットキー・バリヤ・ダイオー
ドの場合、配線工程において、nuシリコン基板上の絶
縁Fλに設けられた開孔部にA7を蒸着し、400〜5
00 ’Oの熱処理(シンター)を行なうことにより形
成される。またこの他にAA/’I’iW/Pt5i−
11渥シリコンのショットキー・バリヤ・ダイオードは
、信頼性に優れておシ、最も良く使われて菅ハる構造で
あるが、製造工程が複雑である。これは、まずn型シリ
コン基板の上の開孔部にptを蒸着し、500〜600
°0の温度で合金化してPtSi層を形成した後、未反
応のptを王水で除去し、次いで反応防止金属であるT
IWを介して配線金属でおるAJを蒸着して形成するも
のである。またショットキ〜・バリヤ・メタルとしては
ptの他、Pd、Auなども使用される。
これらのショットキー9バリヤΦメタルとなる金属また
は金属シリサイドは、前述の如く形成後、両温処理を施
すことができないため、プロセス工程ψに、ショットキ
ー・バリヤ・ダイオードの形成工程を組み込むことが離
しい。
−万、Cのショットキー−バリヤ・ダイオードをソース
・ドレインとするMO8)ランジスタ  (IEDM’
  81   I>igest  of  teelx
nieal  Paperp、367〜370)が近年
注目されてきている。
仁のショットキー・バリヤ・ダイオード・ソース・ドレ
インMO8)ランジスタは第1図に示すようにシリコン
基板1上にゲート絶縁膜2を介してゲート3を設け1.
この両側のシリコン基板1の上にショットキー・バリヤ
・ダイオード4.4を形成する。この後、全面に絶縁膜
5を堆積し、更に高濃度のリンやボロンを含む絶縁膜を
堆積した後、pocz、#囲気にて1000℃でリンゲ
ッターを行なうと共に、表面を平坦化する。次にコンタ
クトホール6を開孔して、ここに金属配腕層7を形成し
た後、全面にパッシベーション膜8を堆積してMO8ト
ランジスタを製造する。
これをwJ2図に示す拡散層によシソース9とドレイン
10を形成した従来のMO8)ランジスタと比較すると
ショットキー・バリヤ・ダイオード4.4が、拡散層で
形成されたソース9、ドレイン10に相蟲するものであ
る0 しかしながら、このショットキー・ノくリヤ・ダイオー
ド4.4は形成後、1000°0程度の高温熱処理が施
されるが、従来のAI+Ptfx、どの金属シリサイド
では高温に耐えることかで銭ないため、高温に耐える金
属シリサイドの形成が要望されている。このためショッ
トキーもツクリヤ・ダイオードを高融点金属シリサイド
で形成することが検討されているが、例えはMOとSt
を反応させてMOシリサイドを形成する場合、従来はス
パッター法や合金法が行なわれているが、この方法では
シリコン基板の表面に生成されている8LO鵞によシ、
信頼性に優れたショットキー・バリヤ・ダイオードを形
成することができない0 また金属シリサイドの形成方法の一つとして、基板上に
堆積した金属薄膜を通して不活性ガスイオンを注入し、
ミキシングする技術がTheel@ctroeheml
cal 5oaiaty INC: 1980  出版
の’ Proceeding of the Symp
osium O1’l ThinFiIm Inter
faces and Interactions MP
rocee−dinga Vol 80−2. P、 
205〜231に示されている。これはシリコン基板に
N1.Pd、Ptなどの貴金属を堆積し、不活性ガスイ
オンを注入してミキシングし、Ni* 5t−Pd* 
5t−Ptt 81のシリサイドを形成するものである
ofた高融点金属であるTt、V、Cr、Nb 、Hf
  を堆積し、不活性ガス N + 、 n+等のイオ
ン注入を行ナイ、ミキシングしてTie Sis 、 
V81t 、 Cr5lt −NbSi鵞  などのシ
リサイドを形成できること妙に示されている。更にNb
/Siにs1イオンを注入し”’C’ NbSi!” 
v Nbi Sis ’lどノ中間M カ形成テきるこ
とも示されている。
〔発明の目的〕
本発明は上記ミキシング技術を利用して為融点金属シリ
サイドを形成する方法を梱々研究した結果、1000°
0以上の高温処理に耐えると共に、JrF!i籾性に優
れ、しかもプロセス制御が容易でショットキー・バリヤ
・ハイドの制御も容易なショットキー・バリヤ・ダイオ
ードを提供するものである。
〔発明の概要〕
本発明は、シリコン基板表面に形成した絶縁膜の、ショ
ットキー・バリヤ・ダイオードな形成すべき領域に開孔
部を形成し、該開孔部を含む全面に高融点金属薄膜を堆
積した後、この金属薄膜を通し、て、薄膜とシリコン基
板の界面近傍に■族元素イオンを注入し、次いで筒温熱
処理して前記金属薄膜を金属シリサイド化してショット
キー・バリヤ・ダイオードを形成するこ本発明に用いる
高融点金属としでは、その金属シリサイドが1000″
0程度の高温に耐え得るもので、例えはMo、 W、 
T L Ta、 V、 Nb  などが挙げられる。
本発明のイオンミキシングに導入するイオンとしては、
シリコン基板に対して電気的に不活性なIV族元素、例
えばsi g Sme G 6などが挙げられる。
本発明において高融点金属と■族元素イオンとのイオン
ミキシングにょ夛生成される金属シリサイドが基板全面
に形成されると、その俊の工程で不具合を生ずるため、
ショットキー・バリヤ・ダイオードが形成されるべき領
域でのみ、選択的にイオンミキシングを行なう必要があ
んこの方法の一つとして、ショットキm−バリヤ・ダイ
オードの形成領域となる絶縁膜の開孔部にのみ、選択的
に高融点金属薄膜を堆積して、′基板全面にlv族元素
イオンを注入する方法がある。また他の方法として、基
板全面に高融点金属薄膜を形成し、ショットキー・バリ
ヤ・ダイオードが形取延れる領域となる絶縁膜の開孔部
を含む領域にの与局部的に■族元素イオンを注入する方
法でも良9゜東にIVN元累イオンの注入波、不純物イ
オンを注入して拡散領域をシリサイド化と同時に形成し
ても良−。
またショットキー・バリヤ惨ダイオードとAl配線層と
の接続は直接でも良く、また反応防止金属を介して接続
し′Cも艮い。
〔発明の実施例〕
(実施例1) 第3図(5)に示すようじシリコン基、仮1の上に、シ
リコン酸化膜11を成長させ、更にこの上にリフトオフ
材12を堆積する。このリフトオフ@J2としては、後
工程で蒸着させる簡融点金属のan;i+および蒸着方
法によシ選択する必要があシ、例えば耐酸性、耐アルカ
リ性の強いM o 、 W 、 T a  などの高融
点金属を蒸着する場合には、ポリイミド、A7.Cr等
が用いられる。また耐薬品性のない’L’i、V。
Nb などの高融点金属の場合にはレジストを用°いる
ことができる。またリフトオフ材12は多層構造にして
開孔形状を工夫し、リフトオフを容易にしても良い0 次にリフトオフ材12の上にレジスト紮設け、ショット
キー・バリヤーダイオード形成領域の上方全選択的にエ
ツチング除去してレジストパターン13を形成するO 次いでこのレジストパターン13をマスクとして、下の
りフトオフ材12をエツチング除去する0例えばリフト
オフ材12としてポリイミドを用いた場合にはヒドラジ
ン混合液で′エツチングする0次に、この選択的にエツ
チングされたリフトオフ材12をマスクとして−この下
のシリコン酸化膜1ノをTi F”で選択的にエツチン
グして、ショットキー・ノイリャ・ダイオードノド、戚
領域に開孔部14を形成した後、同図ωンに示すように
レジストパタ−ン13゛を剥離する0 この後、同図(C)に示すように、例えばM0をエレク
トロガンを用いて全面に真空蒸着しで昼融点金属薄膜1
5を堆積する。この場合、リフトオフを考え、MOを蒸
着する場合にはステップカバーレッジの恋いエレクトロ
ガンを用いることが好寸しく、また基板温度の上昇はで
きる限り抑えることが好壕[7い。
次にリフトオフ材12を剥離して、この上に堆積した昂
融点金属簿膜16をリフトオフし、同図α]に示すよう
にショットキー・バリヤ・ダイオード形成領域にのみ高
融点金属薄膜15を残留′サセる。例えはリフトオフ材
12としてポリイミドを用いた場合には、’w$ヒドラ
ジン浴液に長時間授漬することにより、リフトオフする
この後、イオン注入装置によシシリコンと同族の■族元
素イオン16、例えはSn4オンを品融点金Jiii 
hi 展J sを通してイオン狂人し、シリコン基・仮
1の表面に、例えはSn、Mo、Stの混合層を形成す
る。これはsnイオンをM。
を通してイオン注入することによυ、シリコン基板貴簡
に結晶欠陥が多数発生し、しかもM。
がSnイオンとの衝突によシリコン基板にノックのオン
されるために混合層ができるものと考えられる。またド
ーズ蓋、エネルギーなどイオン注入条件は、上記混合j
−が形成で糎る条件を選定し、例えはMoの蒸着膜厚を
200Aとすると、Snは1〜10 X 10”arc
−” (7)ドーズ量、200〜400 KeV のエ
ネルギーが必要であると考えられる。なおこの場合、シ
リコン酸化膜11は、これら注入イオンをブロックする
のに充分に厚い膜厚が必要である。最後に高温で熱処理
(例えば1000℃、Nt雰囲気中で30分加熱)を行
なうことによシ混合層は金属シリサイドとなって同図(
ト)に示すようにショットキーeバリヤ・ダイオード4
が形成される。
この場合、多量に注入した■族元素イオン16は、シリ
コン基板1に拡散しても、同族元素であるので電気的に
不活性でおシ、基板不純物濃度に無関係にイオン注入量
を選択できプロセス制御が容易となる◇また不純物イオ
ンを■族元素イオン16と同時にイオン注入することに
よシ基板談装をカ曵択的に変んて、ショットキー・バリ
ヤ・ダイオード4のショットキーeバリヤ・ハイドを制
御することもで龜る。
このように形成されたショットキー・バリヤ・ダイオー
ド4は、高融点金属シリサイドで形成されているので、
8141図に示すMOBトランジスタに遍ルした場合、
その後、高温度で行なわれるリンゲツタエ?u、BP8
Gメルトによる平担化工程においても安定であシ、デバ
イスの高信籾性を得る仁とがで散る。
(実施例2) 第4図は選択的にイオン注入する場合の本発明の他の実
施例を示すものである。
先ず第4図(4)に示すようにシリコン基板1の上に、
シリコン酸化膜J1を形成した後、同図の)に示すよう
にレジストを用いてシリコン酸化膜11のショットキー
・バリヤ・ダイオード形a領域に開孔部14を形成する
0次に全面に高融点金M薄膜15を蒸着する0 この後、全面にレジストを堆積し、ショットキー・バリ
ヤ・ダイオードの形成部分を選択的に除去し、同図(Q
に示すようにレジストノ櫂ターン13を形成する0次い
でレジスト/−4’ターン1aをマスクとしてシリコン
と同族の■族元素イオン16を、開孔部14に島田した
iI!1+融点金)A薄膜15全通して注入する0 次いで同図Iに示すようにレジストノくターン1 g’
5totアッシャ−で剥離した後、高温にて熱処理を行
ない金属シリサイド層を形成する。
最後に、イオン注入されていない高一点金属薄膜15を
エツチング除去し、同図(ト)に示すように残留した金
属シリサイド層をショットキー・バリヤ・ダイオード4
としたものである。
(実施例3) 第5図は本発明の異なる他の実施例を示すもので、シリ
コンと同族の■族元素イオン16を注入した後、不純物
イオンを選択的に注入してソース11側をショットキー
・ノくリヤ・ダイオード4とし、他方のドレイン10を
拡散層で形成t2て、オーミック・コンタクトを同時に
形成したものである。
〔発明の効果〕
以上説明し7た如く、本発明に係わるショットキm−バ
リヤ・ダイオードの形成方法によれば、イオンミキシン
グ技術を利用することにょシ基板表面に生成されている
Sin、の影舎を取シ除き、高温処理に耐えると共に信
頼性に優れ、しかもショットキー・バリヤ・/1イトの
制御も容易となり、MOSトランジスタの製造に顕著な
効果を発揮することができるものである。
【図面の簡単な説明】
第1図はショットキー・バリヤ拳ダイオードMO8)ラ
ンジスタの断面図、M2図は従来のhiosトランジス
タを示す断iiI図、#43図(4)乃至ωコは本発明
の一実施例によるショットキー・バリヤ・ダイオードを
形成する方法を順次工程に従つ”〔示す断面図、第4図
囚乃至(6)は本発明の池の実施例によるショットキー
・バリヤ・ダイオードを形成する方法を順次工程に従っ
て示によシソース側をショットキー一−バリヤ・ダイオ
ードで、ドレイン側を拡散層で形成(、たMOSトラン
ジスタの断面−である0 1・・・シリコン基板、3・・・ゲート、4・・・ショ
ットキー−バリヤ惨ダイオード、5・・・絶縁族、9・
・・ソース、10・・・ドレイン、11・・・シリコン
酸化膜、12・・・リフトオフ材、13・・・レジスト
パターン、14・・・開孔部、15・・・高融点金m薄
膜、16・・・元素イオン。 出願人代理人 弁理士 鈴  江  武  彦第4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)  シリコン基板表面に形成した絶縁膜の、ショ
    ットキー・バリヤ・ダイオードを形成すべ12色領域に
    開孔部を形成する工程と、該開孔部を含む全面に筒融点
    金属U膜を堆積する工程と、該^融点金属f#膜を通し
    ℃咳薄膜とシリコン基板界面近傍にIIr族元素イオン
    を注入する工程と、高温熱処理して前記高融点金属薄膜
    を金属シリサイド化する工程とから成ることを特徴とす
    るショットキー・バリヤ・ダイオードの形成方法。
  2. (2)絶縁膜の開孔部にのみ選択的に面融点金属薄膜を
    堆積して、基板全面にW族元素イオンを注入することを
    特徴とする特許請求の範囲第(1)項i己載のショット
    キー・バリヤ・ダイオードの形成方法。
  3. (3)全面に堆積した高融点金属薄膜の開孔部を含む領
    −にのみ局部的にIV族元素イオンを注入することを特
    徴とするIII!jvF#N求の範囲第(1)項記載の
    ショットキー・バリヤ拳ダイオードの形成方法。
  4. (4)開孔部の高融点金J14薄展にIV族九累イオン
    を注入後、選択的に不純物イオンを注入して拡散領域を
    形成することを特徴とする特許請求の範囲# (1)項
    若しくはtlA(:2)項または島(3)項記載のショ
    ットキm−バリヤ・ダイオードの形成力法。
JP18251182A 1982-10-18 1982-10-18 シヨツトキ−・バリヤ・ダイオ−ドの形成方法 Pending JPS5972181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18251182A JPS5972181A (ja) 1982-10-18 1982-10-18 シヨツトキ−・バリヤ・ダイオ−ドの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18251182A JPS5972181A (ja) 1982-10-18 1982-10-18 シヨツトキ−・バリヤ・ダイオ−ドの形成方法

Publications (1)

Publication Number Publication Date
JPS5972181A true JPS5972181A (ja) 1984-04-24

Family

ID=16119573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18251182A Pending JPS5972181A (ja) 1982-10-18 1982-10-18 シヨツトキ−・バリヤ・ダイオ−ドの形成方法

Country Status (1)

Country Link
JP (1) JPS5972181A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5154514A (en) * 1991-08-29 1992-10-13 International Business Machines Corporation On-chip temperature sensor utilizing a Schottky barrier diode structure
JP2010219519A (ja) * 2009-03-13 2010-09-30 Internatl Business Mach Corp <Ibm> 半導体構造体およびその製造方法(自己整合型ショットキー・ダイオード)
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5154514A (en) * 1991-08-29 1992-10-13 International Business Machines Corporation On-chip temperature sensor utilizing a Schottky barrier diode structure
JP2010219519A (ja) * 2009-03-13 2010-09-30 Internatl Business Mach Corp <Ibm> 半導体構造体およびその製造方法(自己整合型ショットキー・ダイオード)
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成
US10002930B2 (en) 2015-12-01 2018-06-19 Infineon Technologies Ag Forming a contact layer on a semiconductor body

Similar Documents

Publication Publication Date Title
EP0068897B1 (en) A method of forming an electrode of a semiconductor device
US4425700A (en) Semiconductor device and method for manufacturing the same
EP0282781B1 (en) Contact to gallium-arsenide and method of forming such
US4545115A (en) Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates
JPH0727880B2 (ja) 半導体装置の製造方法
US5093280A (en) Refractory metal ohmic contacts and method
JPH0371790B2 (ja)
EP0517288B1 (en) Diffusion barrier enhancement in metallization structure for semiconductor device fabrication
JPS5972181A (ja) シヨツトキ−・バリヤ・ダイオ−ドの形成方法
JP2001185507A (ja) 半導体装置及びその製造方法
JPH0550129B2 (ja)
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
JPS63227018A (ja) 半導体装置の製造方法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPH0322694B2 (ja)
JPH01103873A (ja) 半導体装置の製造方法
JPS63116A (ja) 半導体装置の製造方法
US5021363A (en) Method of selectively producing conductive members on a semiconductor surface
JPS63240017A (ja) 半導体装置の製造方法
JPH04219928A (ja) 半導体装置の製造方法
JPS61156837A (ja) 半導体装置の製造方法
JPS59189623A (ja) 半導体への不純物拡散法
JPS58164224A (ja) 化合物半導体装置のオ−ミツクコンタクトの形成方法
JPS6276566A (ja) 電界効果トランジスタの製造方法
JPS60192363A (ja) シヨツトキ障壁接合の製造方法