JPS58151814A - 過電流保護回路付きhスイツチ回路 - Google Patents
過電流保護回路付きhスイツチ回路Info
- Publication number
- JPS58151814A JPS58151814A JP57034463A JP3446382A JPS58151814A JP S58151814 A JPS58151814 A JP S58151814A JP 57034463 A JP57034463 A JP 57034463A JP 3446382 A JP3446382 A JP 3446382A JP S58151814 A JPS58151814 A JP S58151814A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- overcurrent
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Generators And Motors (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば直流モータを正、逆回転駆動する場
合などに用いられる過電流保護回路付IHスイ、チ回路
に関する。
合などに用いられる過電流保護回路付IHスイ、チ回路
に関する。
第1図はHスイッチ回路の原理を説明するために示すも
のであり、電11VccとVlmとの聞く出力トランジ
スタQs、Qmが直列K11lIされると共に出力トラ
ンジスタQs = Qaが直列に接続される。そして、
トランジスタQs −Qtのmsi点が第1出力端子1
1とな如、トランジスタQs 、Q4の接続点が第2出
力端子12となシ、これらの出力端子11.1M間に負
荷1sが接続される。いま、上記各トランジスタQ1〜
Q4の入力電圧をvII a Vlm2 * Wing
a Vlm4 f表わし、この電圧の論理レベルのロ
ーレベルをL1ハイレベルをHで表わすと、上記Hスイ
ッチ回路の真理値は次表の通如である。
のであり、電11VccとVlmとの聞く出力トランジ
スタQs、Qmが直列K11lIされると共に出力トラ
ンジスタQs = Qaが直列に接続される。そして、
トランジスタQs −Qtのmsi点が第1出力端子1
1とな如、トランジスタQs 、Q4の接続点が第2出
力端子12となシ、これらの出力端子11.1M間に負
荷1sが接続される。いま、上記各トランジスタQ1〜
Q4の入力電圧をvII a Vlm2 * Wing
a Vlm4 f表わし、この電圧の論理レベルのロ
ーレベルをL1ハイレベルをHで表わすと、上記Hスイ
ッチ回路の真理値は次表の通如である。
すなわち、入力条件Aの場合はトランジスタQs→負荷
11→トランジスタQsK電流が流れ、入力条件lの場
合にはトランジスタQ1→負荷13→トランジスタQ4
に電流が流れる。
11→トランジスタQsK電流が流れ、入力条件lの場
合にはトランジスタQ1→負荷13→トランジスタQ4
に電流が流れる。
したがって、負荷11としてたとえば直流モータを1)
続すれば、上記入力条件A、mlによって毫−一回転方
向を異ならせることができる。
続すれば、上記入力条件A、mlによって毫−一回転方
向を異ならせることができる。
ところで、Hスイッチ回路において、出力トランジスタ
に過電流が流れる原因となる出力端子の短絡には次のモ
ードがある。
に過電流が流れる原因となる出力端子の短絡には次のモ
ードがある。
0) 第1出力端子IJとlI2出力端子12との間の
負荷13の短絡。
負荷13の短絡。
←) 第1出力端子zxlたは第2出力端子120電源
Vmm (通常は接地端)との短絡。
Vmm (通常は接地端)との短絡。
(ハ)$1出力趨子JJま九は第2出力端子12の電−
VCCとの短絡。
VCCとの短絡。
このような0)〜←)のモードで遥電畢′が流れるトラ
ンジスタは、 (イ) Q+→Q4 tたはQ易→Q寓(ロ) Q
1 ゛ま f#:、れよ Qs(ハ) Qm tた
FiQ a である。すなわち、上記各峰−ドで過電流0tILれる
トランジスタがそれぞれ異っている。したがって、上記
モード0)〜←)の全てに対してトランジスタを保護す
る九めの回路は一般に複雑なものになり、従来は一部の
モードのみに対する保護回路しか実現されていなかった
。
ンジスタは、 (イ) Q+→Q4 tたはQ易→Q寓(ロ) Q
1 ゛ま f#:、れよ Qs(ハ) Qm tた
FiQ a である。すなわち、上記各峰−ドで過電流0tILれる
トランジスタがそれぞれ異っている。したがって、上記
モード0)〜←)の全てに対してトランジスタを保護す
る九めの回路は一般に複雑なものになり、従来は一部の
モードのみに対する保護回路しか実現されていなかった
。
本発明は上記の事情に鑑みてなされえもOで、出力トラ
ンジスタの全てに対して過電流保■が可能で心って回路
構成が比較的簡単な過電流保護回路対!Hスイ、チ回路
を提供するものである。
ンジスタの全てに対して過電流保■が可能で心って回路
構成が比較的簡単な過電流保護回路対!Hスイ、チ回路
を提供するものである。
すなわち本実QiJri、Hスイ、チ回路の出力トラン
ジスタそれぞれのペース・エミ、り閾電圧を各対応して
別々の過電流検出用トランジスタにより検出し、この検
出用トランジスタそれぞれの出力の論理和をとり、この
論理和出力に応じて積分回路の充電動作あるいは放電動
作を行なわせ、この積分回路の動作状11に応じた制御
出力を発生して、前記出力トラくジスメをオフにすると
共に積分回路の動作状態を反転させ、過電流検出動作を
間欠的に繰り返すことを可能としている。このため、比
較的簡単な構成であり乍ら、出力トランジスタのうちの
どの1個が過電流状態になう九場合にも検出でき、しか
も消費電力は少なくて済む。
ジスタそれぞれのペース・エミ、り閾電圧を各対応して
別々の過電流検出用トランジスタにより検出し、この検
出用トランジスタそれぞれの出力の論理和をとり、この
論理和出力に応じて積分回路の充電動作あるいは放電動
作を行なわせ、この積分回路の動作状11に応じた制御
出力を発生して、前記出力トラくジスメをオフにすると
共に積分回路の動作状態を反転させ、過電流検出動作を
間欠的に繰り返すことを可能としている。このため、比
較的簡単な構成であり乍ら、出力トランジスタのうちの
どの1個が過電流状態になう九場合にも検出でき、しか
も消費電力は少なくて済む。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第2図において% VCCl 1Vcc2#Vl1
mはそれぞれ電源であり、Ql−Q4はそれぞれ前述し
たような出力トランジスタであり、それぞれペース・エ
ミ、り関に過電流検出用抵抗(R目1 g、、 )、
(gst 、R11R,1,R11)、(R41114
m )−が接続されている。また、トランジスタQmK
はトランジスタQ、1がメーリントン接続されており、
トランジスタQ4にはトランジスタQ、/がダーリント
ン接続されている。
る。第2図において% VCCl 1Vcc2#Vl1
mはそれぞれ電源であり、Ql−Q4はそれぞれ前述し
たような出力トランジスタであり、それぞれペース・エ
ミ、り関に過電流検出用抵抗(R目1 g、、 )、
(gst 、R11R,1,R11)、(R41114
m )−が接続されている。また、トランジスタQmK
はトランジスタQ、1がメーリントン接続されており、
トランジスタQ4にはトランジスタQ、/がダーリント
ン接続されている。
上記トランジスタQ、/のペースには$2の入カド2ン
ジスタQ、雪のコレクタ出力が駆動入力と−して供給さ
れるもので、この人力トランジスタQ1mはペースが抵
抗R1mを介して第2の電圧入力端子2に*t1され、
エミ、りが電源V1冨(接足 地熾)接続され、コレクタがバイアス電流源用のトラン
ジスタQ■を介して電源VCCIに接続されている。
ジスタQ、雪のコレクタ出力が駆動入力と−して供給さ
れるもので、この人力トランジスタQ1mはペースが抵
抗R1mを介して第2の電圧入力端子2に*t1され、
エミ、りが電源V1冨(接足 地熾)接続され、コレクタがバイアス電流源用のトラン
ジスタQ■を介して電源VCCIに接続されている。
一方、第1の入力トランジスタQ1.は、ペースが抵抗
R1jt−介して第1の電圧入力端子1に接続され、工
き、夕が接地され、コレクタがバイアス電流源用のトラ
ンジスタQssを介して電源vcc1に**されている
。を九、上記第1の人力トランジスタQllのコレクタ
出力は、カレントミラーを構成するトランジスタ(Qs
x、Qis、Qsg)、(Qsa 、 Qis 、QI
@ )および抵抗R5I 、RIB + RI3よりな
るQs駆動回路50を介して、前記出力トランジスタQ
1のペースに供給されている。
R1jt−介して第1の電圧入力端子1に接続され、工
き、夕が接地され、コレクタがバイアス電流源用のトラ
ンジスタQssを介して電源vcc1に**されている
。を九、上記第1の人力トランジスタQllのコレクタ
出力は、カレントミラーを構成するトランジスタ(Qs
x、Qis、Qsg)、(Qsa 、 Qis 、QI
@ )および抵抗R5I 、RIB + RI3よりな
るQs駆動回路50を介して、前記出力トランジスタQ
1のペースに供給されている。
上記と同様に、第3の入力トランジスタQ1mは、ペー
スが抵抗R1mを介して第3の電圧入力端子3に接続さ
れ、エミッタが接地され、コレクタがバイアス電流源用
のトランジスタQssを介して電源VCC1に接続され
ている。また、上記第3の入力トランジスタQ1mのコ
レクタ出力は、カレントミラーを構成するトランジスタ
(Qss。
スが抵抗R1mを介して第3の電圧入力端子3に接続さ
れ、エミッタが接地され、コレクタがバイアス電流源用
のトランジスタQssを介して電源VCC1に接続され
ている。また、上記第3の入力トランジスタQ1mのコ
レクタ出力は、カレントミラーを構成するトランジスタ
(Qss。
Qms 、Qss)、(Qsn +Qsi 、Qss)
および抵抗R−1゜g、、 a JlよりなるQ1駆動
回路60を介して前記出力トランジスタQ、のペースに
供給されている。
および抵抗R−1゜g、、 a JlよりなるQ1駆動
回路60を介して前記出力トランジスタQ、のペースに
供給されている。
そして、第4の入力トランジスタQ14は、ペースが抵
抗R4mを介して#I4の電圧入力端子4に接続され、
エミッタが接地され、コレクタがバイアス電流源用のト
ランジスタQ□を介して電源VCCIに接続されており
、上記トランジスタQ目のコレクタ出力は前記トランジ
スタQ4’Oペースに駆動入力として供給されている・
一方、前記抵抗allの過大電圧降下を検出する九めに
、この抵抗Itttの両端にトランジスタQllのエン
、りおよびペースが接続され、このトランジスタQts
のコレクタは抵抗R11BおよびR11lを111に介
して接地されている。そして、この抵抗R11IRI@
の接続点にペースが接続され、エン、りが接地され、コ
レクタが過電流検出線20に接続される第1の検出用ト
ランジスタQllが設けられている。
抗R4mを介して#I4の電圧入力端子4に接続され、
エミッタが接地され、コレクタがバイアス電流源用のト
ランジスタQ□を介して電源VCCIに接続されており
、上記トランジスタQ目のコレクタ出力は前記トランジ
スタQ4’Oペースに駆動入力として供給されている・
一方、前記抵抗allの過大電圧降下を検出する九めに
、この抵抗Itttの両端にトランジスタQllのエン
、りおよびペースが接続され、このトランジスタQts
のコレクタは抵抗R11BおよびR11lを111に介
して接地されている。そして、この抵抗R11IRI@
の接続点にペースが接続され、エン、りが接地され、コ
レクタが過電流検出線20に接続される第1の検出用ト
ランジスタQllが設けられている。
上記と同様に2前記抵抗R11の過大電圧降下を検出す
るために、この抵抗R11の両端にトランジスタQ1・
のエン、りおよびペースが接続され、このトランジスタ
Q1・のコレクタは抵抗FimsおよびRs6を順に介
して接地されてiる・そして、この抵抗RIB 、R1
@の接続点にペースが接続され、エン、りが接地され、
コレクタが過電流検出線20に接続される第3の検出用
トランジスタQllが設けられている。
るために、この抵抗R11の両端にトランジスタQ1・
のエン、りおよびペースが接続され、このトランジスタ
Q1・のコレクタは抵抗FimsおよびRs6を順に介
して接地されてiる・そして、この抵抗RIB 、R1
@の接続点にペースが接続され、エン、りが接地され、
コレクタが過電流検出線20に接続される第3の検出用
トランジスタQllが設けられている。
これに対して、前記抵抗R11の過大電圧降下を検出す
るために、抵抗g意i 、ILlmの接続点にペースが
接続され、エン、夕が接地され、コレクタが過電流検出
線20に接続される第2の検出用トランジスタQCsが
設けられている。
るために、抵抗g意i 、ILlmの接続点にペースが
接続され、エン、夕が接地され、コレクタが過電流検出
線20に接続される第2の検出用トランジスタQCsが
設けられている。
上記と同様に、前記抵抗R41の過大電圧降下を検出す
るために、抵抗”4I、R41の接続点にペースが接続
され、エミッタが接地され、コレクタが過電流検出線2
0に接続される第4の検出用トランジスタQI4が設け
られている。
るために、抵抗”4I、R41の接続点にペースが接続
され、エミッタが接地され、コレクタが過電流検出線2
0に接続される第4の検出用トランジスタQI4が設け
られている。
一方、積分回路70において、トランジスタQtsはペ
ースが前記過電流検出線20に接続されると共に抵抗R
7Iを介して電源VCCIに接続され、そのコレクタが
トランジスタQ710ペースおよび電流源用トランジス
タQymのコレクタに接続されている。上記トランジス
タQrsは、コレクタが電源vcc1に接続され、エミ
ッタがトランジスタQ74のペースおよびトランジスタ
Glysのコレクタにmaされると共にコンデンサCを
介して接地されている。上記トランジスタQtsのエミ
ッタはペースと共に接地され、前記トランジスタQ?4
の工2.夕は電流源用トランジスタQ7・のコレクタに
接続されて−る。この電流源用トランジスタQ1馨は、
エン、夕が抵抗fhsを介して接地され、ペースが前記
電流源用トランジスタ’hlのペースと共にたとえば0
.7vのバイアス電源V、、に接続され、このトランジ
スタQvsのエン、りは抵抗R?mを介して接地されて
いる。そして、前記トランジスタ(h4のコレクタは、
エン、りおよびペースが電源VCCIに接続されたトラ
ンジスタ(byのコレクタに接続されている。
ースが前記過電流検出線20に接続されると共に抵抗R
7Iを介して電源VCCIに接続され、そのコレクタが
トランジスタQ710ペースおよび電流源用トランジス
タQymのコレクタに接続されている。上記トランジス
タQrsは、コレクタが電源vcc1に接続され、エミ
ッタがトランジスタQ74のペースおよびトランジスタ
Glysのコレクタにmaされると共にコンデンサCを
介して接地されている。上記トランジスタQtsのエミ
ッタはペースと共に接地され、前記トランジスタQ?4
の工2.夕は電流源用トランジスタQ7・のコレクタに
接続されて−る。この電流源用トランジスタQ1馨は、
エン、夕が抵抗fhsを介して接地され、ペースが前記
電流源用トランジスタ’hlのペースと共にたとえば0
.7vのバイアス電源V、、に接続され、このトランジ
スタQvsのエン、りは抵抗R?mを介して接地されて
いる。そして、前記トランジスタ(h4のコレクタは、
エン、りおよびペースが電源VCCIに接続されたトラ
ンジスタ(byのコレクタに接続されている。
さらに1バイアス電流源回路aOにおいて、トランジス
タQllのペースは前記トランジスタQyyのコレクタ
に接続されている。そして、上記トランジスタQllと
共に等価PNP )ランゾスタを形成するようにトラン
ジスタQamが接続されている。すなわち、トランジス
タQ■は工建、りが電源VC01に接続され、コレクタ
がトランジスタQsxのペースに接続され、仁のトツン
ジスタQsmは、コレクタが電源VCCIに接続され、
ペースとエミ、りとの間に抵抗ge1が接続されている
。そして、上記トランジスタQszのエミッタはトラン
ジスタQslのエミ、りおよび電流源用トランジスタQ
I4のコレクタに接続されてイル。この電流源用トラン
ジスタQI4のペースはたとえtz 1.2 Vのバイ
アス電源vs2に接続され、エミッタは抵抗R11を介
して接地されている0そして、前記トランジスタQss
は、ペースおよびコレクタが一括接続され、さらにトラ
ンジスタQssのペースおよびトランジスタQ■のコレ
クタに接続されている。このトランジスタQ−・は、エ
ミ、りが抵抗Rss を介して電源VCC+K11i続
され、ペースが抵抗Ra4およばItasの接続点に接
続されている。上記抵抗8口の他端は電源VCCIに接
続され、前記抵抗aSSの他端は前記トランジスタQs
sのエミ、りに接続され、このトランジスタG1m5の
コレク、りは接地されている。そして、前記抵抗R,4
およばRIMの接続点は前記バイアス電流源用のトラン
ジス−タQ1.。
タQllのペースは前記トランジスタQyyのコレクタ
に接続されている。そして、上記トランジスタQllと
共に等価PNP )ランゾスタを形成するようにトラン
ジスタQamが接続されている。すなわち、トランジス
タQ■は工建、りが電源VC01に接続され、コレクタ
がトランジスタQsxのペースに接続され、仁のトツン
ジスタQsmは、コレクタが電源VCCIに接続され、
ペースとエミ、りとの間に抵抗ge1が接続されている
。そして、上記トランジスタQszのエミッタはトラン
ジスタQslのエミ、りおよび電流源用トランジスタQ
I4のコレクタに接続されてイル。この電流源用トラン
ジスタQI4のペースはたとえtz 1.2 Vのバイ
アス電源vs2に接続され、エミッタは抵抗R11を介
して接地されている0そして、前記トランジスタQss
は、ペースおよびコレクタが一括接続され、さらにトラ
ンジスタQssのペースおよびトランジスタQ■のコレ
クタに接続されている。このトランジスタQ−・は、エ
ミ、りが抵抗Rss を介して電源VCC+K11i続
され、ペースが抵抗Ra4およばItasの接続点に接
続されている。上記抵抗8口の他端は電源VCCIに接
続され、前記抵抗aSSの他端は前記トランジスタQs
sのエミ、りに接続され、このトランジスタG1m5の
コレク、りは接地されている。そして、前記抵抗R,4
およばRIMの接続点は前記バイアス電流源用のトラン
ジス−タQ1.。
Jam *QssおよびQl4の各ペースに!I続され
ている◇ なお、前記電源VCCIは四シック回路用で参シ、電源
VCC2は出力トランジスタ用で参って第1図のVCC
に相当し、通常Vccx > Yealである。また、
上記過電流保−回路付きHスイッチ回路は九とえは集積
回路化されており、その出力端子11012関に負荷I
Sが接続されて使用される。
ている◇ なお、前記電源VCCIは四シック回路用で参シ、電源
VCC2は出力トランジスタ用で参って第1図のVCC
に相当し、通常Vccx > Yealである。また、
上記過電流保−回路付きHスイッチ回路は九とえは集積
回路化されており、その出力端子11012関に負荷I
Sが接続されて使用される。
次に1第2図の動作を第3図を参照して説明する。−ま
、たとえば第1.第4の入力端子1゜4の入力電圧vi
n 1. VB!14が’ l、 ’ レベル、第2
、第3の入力端子x a J O入力電圧vthII2
゜■1m&が°H#レベルであるとする。このとき、第
1の入力トランジスタQllはオフ、Q1駆動回路50
のトランジスタQisはオンになシ、出力トランジスタ
Q1はオン駆動される・同様に第4の入カド、ランジス
タQ14はオフにな如、出力トランジスタQ4’ r
Q4はトランジスタQ14によpオン駆動される。これ
に対して第2の入カド2ンジスタQ12はオンになプ、
出力トランジスタQx’ a Q 鵞はオフになる。同
様に第3の入力トランジスタQssはオンになり、Ql
駆動回路60のトランジスタQ■がオフになるので出力
トランジスタQsはオフになる。し九がって、このと龜
負荷回路13にはトランジスタQ1からQaK向う方向
に電流が流れる。上記とは逆に入力電圧viml−vi
n4が@H−レベル、Vitt2゜visが@L#レベ
ルのときには、上記動作に準じて出力トランジスタQ1
.Q4がオフ〜Qx −Qsがオンになシ、負荷回路I
SにはトランジスタQsからQlに向う方向に電流が流
れる。
、たとえば第1.第4の入力端子1゜4の入力電圧vi
n 1. VB!14が’ l、 ’ レベル、第2
、第3の入力端子x a J O入力電圧vthII2
゜■1m&が°H#レベルであるとする。このとき、第
1の入力トランジスタQllはオフ、Q1駆動回路50
のトランジスタQisはオンになシ、出力トランジスタ
Q1はオン駆動される・同様に第4の入カド、ランジス
タQ14はオフにな如、出力トランジスタQ4’ r
Q4はトランジスタQ14によpオン駆動される。これ
に対して第2の入カド2ンジスタQ12はオンになプ、
出力トランジスタQx’ a Q 鵞はオフになる。同
様に第3の入力トランジスタQssはオンになり、Ql
駆動回路60のトランジスタQ■がオフになるので出力
トランジスタQsはオフになる。し九がって、このと龜
負荷回路13にはトランジスタQ1からQaK向う方向
に電流が流れる。上記とは逆に入力電圧viml−vi
n4が@H−レベル、Vitt2゜visが@L#レベ
ルのときには、上記動作に準じて出力トランジスタQ1
.Q4がオフ〜Qx −Qsがオンになシ、負荷回路I
SにはトランジスタQsからQlに向う方向に電流が流
れる。
ところで、いま何らかの理由によシ出力トランジスタQ
、〜Q、のうちのIIIに短絡電流(九とえば1ali
f)が流れると、このトランジスタのペース・エミ、り
閾電圧V1mは1v程度(集積化され九−トランジスタ
の場合)の値になυ、小信号トランジスタのVsm (
約Q、7 V )よプも大きくなる。したがって、この
場合には抵抗(R■、Rst) (RsseRsm)、
(Rst、Rrs)、\ (R411B4m)のどれかで上記大きなVlmが検出
され、トランジスタ(Qls *Q*t ) a Qm
s e(偽・。
、〜Q、のうちのIIIに短絡電流(九とえば1ali
f)が流れると、このトランジスタのペース・エミ、り
閾電圧V1mは1v程度(集積化され九−トランジスタ
の場合)の値になυ、小信号トランジスタのVsm (
約Q、7 V )よプも大きくなる。したがって、この
場合には抵抗(R■、Rst) (RsseRsm)、
(Rst、Rrs)、\ (R411B4m)のどれかで上記大きなVlmが検出
され、トランジスタ(Qls *Q*t ) a Qm
s e(偽・。
Qlm)−Ql4のどれかがオンになる。この丸め、積
分回路10においては、トランジスタQ?lがオン罠な
ってトランジスタQymもオンになシ、コンデンサCが
急速に充電され始め、トランジスタQ?40ペース電圧
は第3図に示すようにほぼ電源VCCIの電圧まで急速
く上昇する。このとき、トランジスタQ?4はトランジ
スタQ、、 Kよりオン駆動される。したがって、電流
源回路JOにおいてはトランジスタQstl;)@諺は
オン−トランジスタQsiaQ−6はオフでToシ、抵
抗R@4.R@Iの接続点からの出力電圧が上昇し、電
流源トランジスタQll〜Q14がオフになってシシ、
出力トランジスタQ1〜Q4はオフの壕まで過電流禁止
状態となる・そして、過電流検出用トランジスタQll
−Q14はオフになシ、積分回路70のトランジスタQ
マteQマ黛はオフになシ、コンデンtCの充電電荷は
トランジスタQt4のペース電流として徐々に放電し始
める。こζで、トランジスタQ1.0電流をたとえば約
10μAとすると、トランジスタQ?4のエミッタ接地
電流増幅率βを約100としてそのペース電流1、は約
0,1μAである。ここで、集積回路化され九コンデン
ナCの容量をたとえば10 py’ 。
分回路10においては、トランジスタQ?lがオン罠な
ってトランジスタQymもオンになシ、コンデンサCが
急速に充電され始め、トランジスタQ?40ペース電圧
は第3図に示すようにほぼ電源VCCIの電圧まで急速
く上昇する。このとき、トランジスタQ?4はトランジ
スタQ、、 Kよりオン駆動される。したがって、電流
源回路JOにおいてはトランジスタQstl;)@諺は
オン−トランジスタQsiaQ−6はオフでToシ、抵
抗R@4.R@Iの接続点からの出力電圧が上昇し、電
流源トランジスタQll〜Q14がオフになってシシ、
出力トランジスタQ1〜Q4はオフの壕まで過電流禁止
状態となる・そして、過電流検出用トランジスタQll
−Q14はオフになシ、積分回路70のトランジスタQ
マteQマ黛はオフになシ、コンデンtCの充電電荷は
トランジスタQt4のペース電流として徐々に放電し始
める。こζで、トランジスタQ1.0電流をたとえば約
10μAとすると、トランジスタQ?4のエミッタ接地
電流増幅率βを約100としてそのペース電流1、は約
0,1μAである。ここで、集積回路化され九コンデン
ナCの容量をたとえば10 py’ 。
コンデンサCの充電電圧v0(キVcc1)を九とえば
IOVとした場合に、コンデンサの端子電圧がOVにな
るまでの放電時間Tを求めると、である。なお、このよ
うにゆっくりとトランジスタQvaのペース電圧が下降
している間はトランジスタ(h4はオンであり、前述し
九ように電流源回路80の出力電圧は上昇しており、出
力トランジスタQl−Qaは過電lt禁止状態になって
いる。
IOVとした場合に、コンデンサの端子電圧がOVにな
るまでの放電時間Tを求めると、である。なお、このよ
うにゆっくりとトランジスタQvaのペース電圧が下降
している間はトランジスタ(h4はオンであり、前述し
九ように電流源回路80の出力電圧は上昇しており、出
力トランジスタQl−Qaは過電lt禁止状態になって
いる。
中かてコンデンtCの放電が終了してトランジスタQマ
4がオフになると、電流源回路80においてはトランジ
スタQst、Qsmはオフ、トランジスタQsi、Q−
・は能動状態になり、出力電圧は所定値まで低下し、電
流源トランジスタQs1〜Q14が能動状態になる。し
たがって、このとき既に過電流の原因が消滅していれば
、正常な動作に復帰して将来予測される過電流の発生を
検出すべく待機状11になるが、依然として過電流の原
因が継続していれば、再度前述し九ような検出動作を間
欠的に繰シ返すようになるO上述したような回路におい
て、過電流検出期間(コンデンサCの充電期間)T′に
比べて過電流禁止期間(コンデンサCの放電期間)丁が
充分長いので、出力トランジスタQ1〜Q4の破壊が防
止され、またその電力消費は少ないので、集積回路の発
熱は殆んど問題とならなくなる。
4がオフになると、電流源回路80においてはトランジ
スタQst、Qsmはオフ、トランジスタQsi、Q−
・は能動状態になり、出力電圧は所定値まで低下し、電
流源トランジスタQs1〜Q14が能動状態になる。し
たがって、このとき既に過電流の原因が消滅していれば
、正常な動作に復帰して将来予測される過電流の発生を
検出すべく待機状11になるが、依然として過電流の原
因が継続していれば、再度前述し九ような検出動作を間
欠的に繰シ返すようになるO上述したような回路におい
て、過電流検出期間(コンデンサCの充電期間)T′に
比べて過電流禁止期間(コンデンサCの放電期間)丁が
充分長いので、出力トランジスタQ1〜Q4の破壊が防
止され、またその電力消費は少ないので、集積回路の発
熱は殆んど問題とならなくなる。
ここで、出力トランジスタQ1〜Q4のうちの短絡した
トランジスタの電流のピーク値!、がIA、充電期間T
Iが10μs、放電期間テが1 msの場合の平均電流
!、を求めるとI = −」−m−」3−m 10
mA となる・! ’ T’+T O,01+1 なお、積分回路10の動作状11に応じた出力によって
少なくとも出力トランジスタQ l−Q 4をオフ状1
1に制御する必要があるが、上記出力によって過電流検
出用トランジスタQmt〜Q14をオフにすることに代
えて要は積分回路70の動作状態を反転させればよい。
トランジスタの電流のピーク値!、がIA、充電期間T
Iが10μs、放電期間テが1 msの場合の平均電流
!、を求めるとI = −」−m−」3−m 10
mA となる・! ’ T’+T O,01+1 なお、積分回路10の動作状11に応じた出力によって
少なくとも出力トランジスタQ l−Q 4をオフ状1
1に制御する必要があるが、上記出力によって過電流検
出用トランジスタQmt〜Q14をオフにすることに代
えて要は積分回路70の動作状態を反転させればよい。
すなわち、本発明の過電流保躾回路付きHスイッチ回路
は、出力トランジスタそれぞれのペース・エミ、り閾電
圧を各対応して別々の過電流検出用トランジスタにより
検出し、この過電流検出用トランジスタそれぞれの出力
の論理和出力に応じて積分回路の充放電動作を制御し、
この積分回路の充放電動作状態に応じ九制御出力を発生
して、出力トランジスタをオフにすると共に積分回路の
動作状態を反転させることによって、過電流検出動作を
間欠的に行なうことを可能とし良もので69、比較的に
簡単な構成である。
は、出力トランジスタそれぞれのペース・エミ、り閾電
圧を各対応して別々の過電流検出用トランジスタにより
検出し、この過電流検出用トランジスタそれぞれの出力
の論理和出力に応じて積分回路の充放電動作を制御し、
この積分回路の充放電動作状態に応じ九制御出力を発生
して、出力トランジスタをオフにすると共に積分回路の
動作状態を反転させることによって、過電流検出動作を
間欠的に行なうことを可能とし良もので69、比較的に
簡単な構成である。
jI4図は本発明の他の実施例を示すものであり、第2
図の回路と比べて基本的構成は同じであるが部分的に構
成が簡略化されているだけであるので、第4図中fsz
図と同一部分には同一符号を、また対応部分には同一符
号に′を付している。すなわち50’はq1駆動回路、
60’はQs駆動回路、70′は積分回路、80′はバ
イアス電流源回路である。なお積分回路y ofにおい
てII a IIはΔイアスミ流源でToシ、またバイ
アス電流源回路j O’においてI3はバイアス電fI
tmである。
図の回路と比べて基本的構成は同じであるが部分的に構
成が簡略化されているだけであるので、第4図中fsz
図と同一部分には同一符号を、また対応部分には同一符
号に′を付している。すなわち50’はq1駆動回路、
60’はQs駆動回路、70′は積分回路、80′はバ
イアス電流源回路である。なお積分回路y ofにおい
てII a IIはΔイアスミ流源でToシ、またバイ
アス電流源回路j O’においてI3はバイアス電fI
tmである。
本発明の過電流保護回路付IHスイッチ回路によれば、
比較的に簡単な構成で6シながら出力トランジスタのど
れか1個が短絡等によυ過電流状態になったときに直ち
に検出して過電流を禁止し、この検出期間に比べて充分
長い期間にわたって過電流禁止状態を継続し九のち再び
過電流の検出もしくは正常な復帰状態になるので、発熱
が少なく、復帰動作の九めの操作が不要であって取扱い
が簡便であシ、モータ駆動回路等に実用上支障なく適用
できる。
比較的に簡単な構成で6シながら出力トランジスタのど
れか1個が短絡等によυ過電流状態になったときに直ち
に検出して過電流を禁止し、この検出期間に比べて充分
長い期間にわたって過電流禁止状態を継続し九のち再び
過電流の検出もしくは正常な復帰状態になるので、発熱
が少なく、復帰動作の九めの操作が不要であって取扱い
が簡便であシ、モータ駆動回路等に実用上支障なく適用
できる。
#I1図t′iHスイッチ回路の基本的構成を示す回路
図、第2図は本発明に係る過電流保護回路付きHスイッ
チ回路の一実施例を示す回路図、第3図は第2図の動作
説明のために示す波形図、第4図は本発明の他の実施例
を示す回路図でめる0 Ql−Q4・・・出力トランジスタ、Qll−Ql4・
・・入カトランゾスタ、Qll−Ql4・・・過電流検
出用トランジスタ、70・・・積分回路、80・・・バ
イアス電流源回路。 出願人代理人 弁理士 鈴 江 武 門弟1図 cc
図、第2図は本発明に係る過電流保護回路付きHスイッ
チ回路の一実施例を示す回路図、第3図は第2図の動作
説明のために示す波形図、第4図は本発明の他の実施例
を示す回路図でめる0 Ql−Q4・・・出力トランジスタ、Qll−Ql4・
・・入カトランゾスタ、Qll−Ql4・・・過電流検
出用トランジスタ、70・・・積分回路、80・・・バ
イアス電流源回路。 出願人代理人 弁理士 鈴 江 武 門弟1図 cc
Claims (1)
- 4種の入力電圧によシ各対応してスイッチ状態が制御さ
れる4個の出力トランジスタと、これらの出力トランジ
スタそれぞれのペース・エミ、り関電圧によシ各対応し
て制御され過電流状鰺の出力トランジスタを検出する過
電流検出用トランジスタと、これらの過電流検出用トラ
ンジスタそれぞれの検出出力の論理和をとる回路と、こ
の回路の出力に応じて充電あるいは放電の動作状態に制
御される積分回路と、との積分回路の動作状11に応じ
た出力を発生し前記出力トランジスタをオフ状11に制
御すると共に積分回路の動作状態を反転させるように制
御する回路とを真備することを特徴とする過電流保麟回
路付龜Hスイ、チ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57034463A JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きhスイツチ回路 |
EP83101881A EP0088312B1 (en) | 1982-03-04 | 1983-02-25 | H-switch circuit with an overcurrent protection circuit |
DE8383101881T DE3376374D1 (en) | 1982-03-04 | 1983-02-25 | H-switch circuit with an overcurrent protection circuit |
US06/703,445 US4633358A (en) | 1982-03-04 | 1985-02-19 | H-switch circuit with an overcurrent protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57034463A JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きhスイツチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58151814A true JPS58151814A (ja) | 1983-09-09 |
JPH0145806B2 JPH0145806B2 (ja) | 1989-10-04 |
Family
ID=12414938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57034463A Granted JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きhスイツチ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4633358A (ja) |
EP (1) | EP0088312B1 (ja) |
JP (1) | JPS58151814A (ja) |
DE (1) | DE3376374D1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248123U (ja) * | 1985-09-09 | 1987-03-25 | ||
JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
JP2001302130A (ja) * | 2000-03-31 | 2001-10-31 | Inventio Ag | 昇降機のペイロードレセプタクルを移動させる補助装置および昇降機シャフト内のケージの位置および動作をモニタする装置 |
JP2010006562A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | エレベータの位置検出装置、並びにエレベータ |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE34159E (en) * | 1987-10-05 | 1993-01-12 | Chloride Group Public Limited Co. | Electric motor controllers |
US5040088A (en) * | 1987-10-05 | 1991-08-13 | Chloride Group Public Limited Company | Electric motor controllers |
KR930011196B1 (ko) * | 1988-11-16 | 1993-11-25 | 롬 가부시끼가이샤 | 모터 구동회로 |
JPH0288491U (ja) * | 1988-12-20 | 1990-07-12 | ||
IT1228113B (it) * | 1988-12-21 | 1991-05-28 | Sgs Thomson Microelectronics | Circuito comparatore di tensione per circuiti integrati di pilotaggio di carichi elettrici induttivi |
JP2564094Y2 (ja) * | 1989-03-31 | 1998-03-04 | 沖電気工業株式会社 | プリンタ |
JPH0390872A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Corp | 半導体装置 |
US5192901A (en) * | 1990-03-16 | 1993-03-09 | Cherry Semiconductor Corporation | Short circuit protection |
US5117167A (en) * | 1990-11-01 | 1992-05-26 | Rotron, Incorporated | Commutating energy suppression circuit for an electronically commutated DC motor |
US5103148A (en) * | 1990-11-06 | 1992-04-07 | Motorola, Inc. | Low voltage circuit to control high voltage transistor |
JPH04327953A (ja) * | 1991-04-30 | 1992-11-17 | Oki Electric Ind Co Ltd | アラーム制御方法 |
IT1251205B (it) * | 1991-09-18 | 1995-05-04 | St Microelectronics Srl | Circuito a ponte ad h con protezione contro la conduzione incrociata durante l'inversione della corrente nel carico. |
JP3252045B2 (ja) * | 1993-12-24 | 2002-01-28 | 株式会社ゼクセルヴァレオクライメートコントロール | パルスモータ制御装置 |
US5751171A (en) * | 1995-03-22 | 1998-05-12 | Vtc Inc. | Predriver for fast current switching through a two-terminal inductive load |
US5781046A (en) * | 1995-03-22 | 1998-07-14 | Vtc, Inc. | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load |
US5773991A (en) * | 1995-05-02 | 1998-06-30 | Texas Instruments Incorporated | Motor current sense circuit using H bridge circuits |
US5859519A (en) * | 1997-05-29 | 1999-01-12 | General Electric Company | Single phase motor drive |
US5977734A (en) * | 1998-09-09 | 1999-11-02 | Stmicroelectronics, Inc. | Circuit and method for determining optimal phase combination for startup of a polyphase DC motor |
JP3858219B2 (ja) * | 2001-10-25 | 2006-12-13 | ミネベア株式会社 | ブラシレス直流1相モータのプリドライブ回路 |
WO2005091486A1 (en) * | 2004-03-12 | 2005-09-29 | Mks Instruments, Inc. | Control circuit for switching power supply |
US7116110B1 (en) | 2005-06-30 | 2006-10-03 | Yazaki North America, Inc. | Sensorless protection for electronic device |
CN101926093A (zh) | 2007-12-28 | 2010-12-22 | 伊顿公司 | 驱动电路和使用驱动电路的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1413923A1 (de) * | 1961-04-12 | 1968-11-28 | Licentia Gmbh | Schutzeinrichtung fuer Schalttransistoreinrichtungen |
US3332007A (en) * | 1964-08-20 | 1967-07-18 | Ling Temco Vought Inc | Motor control circuit with time delay |
DE2059884A1 (de) * | 1970-12-05 | 1972-06-15 | Siemens Ag | Kollektorloser Gleichstrommotor mit einem Dauermagnetlaeufer und einer aus mehreren Teilwicklungen bestehenden Staenderwicklung |
FR2180144A5 (ja) * | 1972-04-10 | 1973-11-23 | Honeywell Bull | |
DE2361645B2 (de) * | 1972-12-12 | 1976-10-28 | Pioneer Electronic Corp., Tokio | Elektronische ueberstromschutzschaltungsanordnung |
US3919600A (en) * | 1973-03-19 | 1975-11-11 | Detprotector Inc | Overload current protector for A. C. motors |
JPS576806B2 (ja) * | 1973-10-05 | 1982-02-06 | ||
US4006370A (en) * | 1975-12-15 | 1977-02-01 | General Electric Company | Fast turn-off circuit for power transistor |
JPS5666932A (en) * | 1979-11-06 | 1981-06-05 | Rohm Co Ltd | Absorption circuit of counter electromotive force for direct current load drive circuit |
US4322770A (en) * | 1980-02-28 | 1982-03-30 | Rca Corporation | Latch-up prevention circuit for power output devices using inductive loads |
US4336562A (en) * | 1981-02-23 | 1982-06-22 | General Motors Corporation | H-Switch having short to plus protection |
US4410935A (en) * | 1981-03-23 | 1983-10-18 | General Signal Corporation | Current overload protection for inverter of uninterruptible power supply system |
US4532567A (en) * | 1983-02-18 | 1985-07-30 | General Motors Corporation | Electric power steering stall protection circuit |
-
1982
- 1982-03-04 JP JP57034463A patent/JPS58151814A/ja active Granted
-
1983
- 1983-02-25 DE DE8383101881T patent/DE3376374D1/de not_active Expired
- 1983-02-25 EP EP83101881A patent/EP0088312B1/en not_active Expired
-
1985
- 1985-02-19 US US06/703,445 patent/US4633358A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248123U (ja) * | 1985-09-09 | 1987-03-25 | ||
JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
JP2001302130A (ja) * | 2000-03-31 | 2001-10-31 | Inventio Ag | 昇降機のペイロードレセプタクルを移動させる補助装置および昇降機シャフト内のケージの位置および動作をモニタする装置 |
JP2010006562A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | エレベータの位置検出装置、並びにエレベータ |
Also Published As
Publication number | Publication date |
---|---|
US4633358A (en) | 1986-12-30 |
EP0088312A3 (en) | 1985-01-09 |
EP0088312B1 (en) | 1988-04-20 |
JPH0145806B2 (ja) | 1989-10-04 |
EP0088312A2 (en) | 1983-09-14 |
DE3376374D1 (en) | 1988-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58151814A (ja) | 過電流保護回路付きhスイツチ回路 | |
JPH08251014A (ja) | ダイナミック論理回路を有する装置及びその装置の製造方法並びに信号の処理方法 | |
US5532562A (en) | Apparatus for controlling DC motor with H-bridge switching circuit | |
US6046613A (en) | Capacitive-load driving circuit and recording head driving circuit | |
JP2934265B2 (ja) | 相補型mos出力回路 | |
JPH0438164B2 (ja) | ||
JP2943810B2 (ja) | モータ駆動ic回路 | |
JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
JP3225480B2 (ja) | 電流型センス回路 | |
SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
JPS5838033A (ja) | 排他的論理和回路 | |
JP2596385B2 (ja) | 半導体集積回路装置 | |
JP3299678B2 (ja) | Lcd駆動電源回路及びlcd表示装置 | |
US3680048A (en) | Core drive and biasing system | |
JP3036119B2 (ja) | 出力トランジスタの短絡保護回路 | |
JPH01154575A (ja) | Led駆動用集積回路 | |
JPS589303Y2 (ja) | ディジタル入力回路 | |
JP2530969Y2 (ja) | 保護回路 | |
CN112769318A (zh) | 一种低成本高性能igbt驱动电路及方法 | |
JPH0714144B2 (ja) | 集積回路の出力回路 | |
JP2834739B2 (ja) | 双方向スイッチング回路 | |
JPS5970020A (ja) | 三状態出力回路 | |
JPH023324B2 (ja) | ||
JPS61210596A (ja) | 磁気バブルメモリ装置 | |
JPS5893436A (ja) | リチウム電池バツクアツプ回路 |