JPH11121274A - Manufacture of laminated ceramic capacitor array - Google Patents
Manufacture of laminated ceramic capacitor arrayInfo
- Publication number
- JPH11121274A JPH11121274A JP28645297A JP28645297A JPH11121274A JP H11121274 A JPH11121274 A JP H11121274A JP 28645297 A JP28645297 A JP 28645297A JP 28645297 A JP28645297 A JP 28645297A JP H11121274 A JPH11121274 A JP H11121274A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- capacitor array
- laminate
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は積層セラミックコン
デンサアレイの製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic capacitor array.
【0002】[0002]
【従来の技術】以下に従来技術の積層セラミックコンデ
ンサアレイの製造方法について説明する。図4は従来の
積層セラミックコンデンサアレイを示すものである。図
4において、1は誘電体セラミック、2は内部電極、3
は外部電極である。2. Description of the Related Art A method of manufacturing a conventional multilayer ceramic capacitor array will be described below. FIG. 4 shows a conventional multilayer ceramic capacitor array. In FIG. 4, 1 is a dielectric ceramic, 2 is an internal electrode, 3
Is an external electrode.
【0003】まず、誘電体セラミック材料粉末及び有機
バインダ成分からなるセラミックグリーンシートとPd
及びNi等の金属粉末を含む内部電極2層を交互に所定
枚数積層、加圧圧着して積層体を作製する。次に積層体
を所定の積層セラミックコンデンサの個数となるように
切断して積層セラミックコンデンサアレイのグリーンチ
ップを得る。次に得られたグリーンチップを焼成して積
層セラミックコンデンサアレイの焼結体を得る。次に、
この焼結体中の個々の積層セラミックコンデンサに外部
電極3をそれぞれ形成して図4に示す積層セラミックコ
ンデンサアレイを得る。また、他の外部電極形成方法と
しては積層セラミックコンデンサアレイ焼結体中の積層
セラミックコンデンサ間にダイシング等でスリットをい
れて、外部電極が形成される部分を凸型とする。次にこ
の凸型部分に外部電極3を形成して積層セラミックコン
デンサアレイを得るという方法も提案されている。First, a ceramic green sheet composed of a dielectric ceramic material powder and an organic binder component and Pd
And two layers of internal electrodes containing metal powder of Ni or the like are alternately laminated in a predetermined number and pressure-bonded to produce a laminate. Next, the multilayer body is cut into a predetermined number of multilayer ceramic capacitors to obtain a green chip of a multilayer ceramic capacitor array. Next, the obtained green chip is fired to obtain a sintered body of the multilayer ceramic capacitor array. next,
External electrodes 3 are respectively formed on individual multilayer ceramic capacitors in the sintered body to obtain a multilayer ceramic capacitor array shown in FIG. As another external electrode forming method, a slit is formed between the multilayer ceramic capacitors in the multilayer ceramic capacitor array sintered body by dicing or the like, and a portion where the external electrodes are formed is made convex. Next, a method of forming an external electrode 3 on the convex portion to obtain a multilayer ceramic capacitor array has been proposed.
【0004】[0004]
【発明が解決しようとする課題】図4の積層セラミック
コンデンサアレイの外部電極3は同一平面上に形成され
ているために、外部電極形成時のメッキ流れや実装時の
半田流れが発生するという問題があった。また、この問
題を解決するために積層セラミックコンデンサアレイ焼
結体中の積層セラミックコンデンサ間にダイシング等で
スリットを形成していたが、積層セラミックコンデンサ
アレイ一つひとつについて、複数部分の機械加工を施さ
なければならず生産性が極めて低くなっていた。Since the external electrodes 3 of the multilayer ceramic capacitor array shown in FIG. 4 are formed on the same plane, there is a problem that a plating flow at the time of forming the external electrodes and a solder flow at the time of mounting occur. was there. Also, in order to solve this problem, slits were formed by dicing or the like between the multilayer ceramic capacitors in the multilayer ceramic capacitor array sintered body, but for each multilayer ceramic capacitor array, a plurality of parts must be machined. Instead, productivity was extremely low.
【0005】本発明は上記従来の課題を解決するもの
で、メッキ流れや半田流れ不良の発生率が極めて低い積
層セラミックコンデンサアレイを生産性良く提供するこ
とを目的とする。An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a multilayer ceramic capacitor array having a very low occurrence rate of plating flow and solder flow failure with high productivity.
【0006】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明は、セラミックグリーンシートと内部電極層を
所定枚数交互に重ねて積層セラミックコンデンサの積層
体を作製する第一の工程と、前記第一の工程後の積層体
上の、グリーンチップへの切断後に内部電極が露出する
部分を除く部分に、セラミックグリーンシートを少なく
とも1枚以上積層する第二の工程と、前記第二の工程で
得られた積層体上に、セラミックグリーンシートと内部
電極層を所定枚数交互に重ねて積層セラミックコンデン
サの積層体を作製する第三の工程と、前記第三の工程後
の積層体を切断してグリーンチップを得る第四の工程
と、前記第四の工程後のグリーンチップを焼成して焼結
体を得る第五の工程と、前記第五の工程後の焼結体の凸
型部分に外部電極を形成する第六の工程からなる積層セ
ラミックコンデンサアレイの製造方法とすることによ
り、所期の目的を達成するものである。In order to achieve this object, the present invention provides a first step of manufacturing a multilayer body of a multilayer ceramic capacitor by alternately stacking a predetermined number of ceramic green sheets and internal electrode layers; A second step of laminating at least one or more ceramic green sheets on a portion of the laminate after the first step other than a portion where the internal electrode is exposed after cutting into a green chip; and On the obtained laminate, a third step of alternately stacking a predetermined number of ceramic green sheets and internal electrode layers to produce a laminate of a multilayer ceramic capacitor, and cutting the laminate after the third step A fourth step of obtaining a green chip, a fifth step of sintering the green chip after the fourth step to obtain a sintered body, and externally attaching a convex portion of the sintered body after the fifth step. Electrodes With the method of production of a multilayer ceramic capacitor array comprising a sixth step of forming, it is to achieve the intended purpose.
【0007】[0007]
【発明の実施の形態】本発明の請求項1に記載の発明
は、積層セラミックコンデンサアレイを構成する個々の
積層セラミックコンデンサを垂直方向に積層し、且つ外
部電極を形成する部分を凸型にすることができるように
各積層セラミックコンデンサ間にストライプ状のセラミ
ックグリーンシートを積層することにより、個々の積層
セラミックコンデンサが電気的に独立した積層セラミッ
クコンデンサアレイを生産性よく、安価に提供すること
ができるものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the first aspect of the present invention, the individual multilayer ceramic capacitors constituting the multilayer ceramic capacitor array are vertically stacked, and the portions forming the external electrodes are made convex. By laminating the striped ceramic green sheets between the multilayer ceramic capacitors so that the multilayer ceramic capacitors can be electrically isolated from each other, it is possible to provide a multilayer ceramic capacitor array that is electrically independent with good productivity and at low cost. Things.
【0008】本発明の請求項2に記載の発明は、積層セ
ラミックコンデンサアレイを構成する個々の積層セラミ
ックコンデンサを垂直方向に順次積層していく際に、あ
らかじめ作製された積層体上に加熱により分解消失する
有機物とセラミックグリーンシートとを交互にストライ
プ状に形成して積層体の表面を平坦にすることにより、
更にその上にセラミックグリーンシートと内部電極層を
積層する場合に、加圧圧着し易くさせるためのものであ
る。According to a second aspect of the present invention, when the individual multilayer ceramic capacitors constituting the multilayer ceramic capacitor array are sequentially stacked in the vertical direction, the multilayer ceramic capacitors are decomposed by heating on a previously manufactured multilayer body. By forming the disappearing organic substances and ceramic green sheets alternately in a stripe shape and flattening the surface of the laminate,
Further, when a ceramic green sheet and an internal electrode layer are laminated thereon, it is for facilitating pressure bonding.
【0009】本発明の請求項3に記載の発明は、垂直方
向に積層された積層セラミックコンデンサアレイを構成
する個々の積層セラミックコンデンサのセラミック材
料、内部電極重なり面積、内部電極層数及び内部電極間
距離の少なくとも一つを変えることにより、多様な電気
特性を持つ積層セラミックコンデンサアレイを容易に提
供するためのものである。According to a third aspect of the present invention, there is provided a ceramic material, internal electrode overlapping area, number of internal electrode layers, and a distance between internal electrodes of individual multilayer ceramic capacitors constituting a multilayer ceramic capacitor array vertically stacked. By changing at least one of the distances, a multilayer ceramic capacitor array having various electric characteristics can be easily provided.
【0010】(第1の実施形態)以下本発明の第1の実
施形態の積層セラミックコンデンサアレイの製造方法に
ついて図を参照しながら説明する。図1は本発明の製造
方法により得られた4連積層セラミックコンデンサアレ
イを示す図である。図2は本発明の製造方法により得ら
れた4連積層セラミックコンデンサアレイの積層体を示
すものである。図1において、1は誘電体セラミック、
2は内部電極、3は外部電極である。また図2において
4は積層セラミックコンデンサアレイの積層体、4a,
4b,4c及び4dは積層セラミックコンデンサアレイ
を構成する積層セラミックコンデンサの積層体である。
また、5はストライプ状のセラミックグリーンシートで
ある。(First Embodiment) A method for manufacturing a multilayer ceramic capacitor array according to a first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a quadruple multilayer ceramic capacitor array obtained by the manufacturing method of the present invention. FIG. 2 shows a laminated body of a quadruple multilayer ceramic capacitor array obtained by the manufacturing method of the present invention. In FIG. 1, 1 is a dielectric ceramic,
2 is an internal electrode and 3 is an external electrode. In FIG. 2, reference numeral 4 denotes a multilayer body of the multilayer ceramic capacitor array, 4a,
Reference numerals 4b, 4c and 4d denote multilayer bodies of the multilayer ceramic capacitors constituting the multilayer ceramic capacitor array.
Reference numeral 5 denotes a stripe-shaped ceramic green sheet.
【0011】まず、チタン酸バリウム系誘電体セラミッ
ク材料と有機バインダ成分から成るセラミックグリーン
シートと、スクリーン印刷法で形成された内部電極2層
となるPdペースト乾燥塗膜を交互に所定枚数積層、加
圧圧着して積層体4aを作製した(第一の工程)。次に
その積層体4a上に幅1.4mm、厚み0.3mmのス
トライプ状のセラミックグリーンシート5を、切断後に
グリーンチップの内部電極2が露出する両端面上を除く
部分に配置されるように1枚積層した(第二の工程)。
次にその積層体上に前記と同様にして作製した積層体4
bを加圧圧着した(第三の工程)。次に第二及び第三の
工程を2サイクル繰り返して、積層体4c及び4dを作
製して高さ4.0mmの4連積層セラミックコンデンサ
アレイの積層体4を得た。次にこれを縦、横及び高さを
それぞれ2.0mm、1.0mm及び4.0mmに切断
して外部電極形成部が凸型の4連積層セラミックコンデ
ンサアレイのグリーンチップを作製した(第四の工
程)。次にこのグリーンチップを大気中、1300℃で
焼成して焼結体を得た(第五の工程)。次に、焼結体の
一方の凸型部分全てにAgを主成分とする外部電極ペー
ストを一度に塗布後、乾燥した。同様に他方にも外部電
極ペーストを塗布、乾燥した後大気中で焼き付けて外部
電極3を形成して(第六の工程)図1の4連積層セラミ
ックコンデンサアレイを得た。First, a predetermined number of ceramic green sheets composed of a barium titanate-based dielectric ceramic material and an organic binder component, and a dry coating film of a Pd paste serving as two internal electrodes formed by screen printing are alternately laminated and added. The laminate 4a was produced by compression bonding (first step). Next, a stripe-shaped ceramic green sheet 5 having a width of 1.4 mm and a thickness of 0.3 mm is arranged on the laminated body 4 a so as to be arranged at portions except on both end surfaces where the internal electrodes 2 of the green chip are exposed after cutting. One sheet was laminated (second step).
Next, on the laminate, a laminate 4 produced in the same manner as above.
b was pressed under pressure (third step). Next, the second and third steps were repeated for two cycles to produce laminates 4c and 4d to obtain a laminate 4 of a 4.0 mm-high four-layer ceramic capacitor array. Next, this was cut into 2.0 mm, 1.0 mm, and 4.0 mm in length, width, and height, respectively, to produce a green chip of a quadruple multilayer ceramic capacitor array having a convex external electrode formation portion (fourth). Process). Next, the green chip was fired at 1300 ° C. in the air to obtain a sintered body (fifth step). Next, an external electrode paste containing Ag as a main component was applied all at once to one of the convex portions of the sintered body, and then dried. Similarly, the external electrode paste was applied to the other side, dried and baked in the atmosphere to form the external electrode 3 (sixth step) to obtain the four-layer ceramic capacitor array of FIG.
【0012】本実施形態において積層セラミックコンデ
ンサアレイを構成する積層セラミックコンデンサはセラ
ミック材料の温度特性についてはB及びF特性の2種
類、内部電極重なり面積については0.20,0.3
0,0.40及び0.50mm2の4種類、内部電極2
層に挟まれた有効層数については1,4,8及び12層
の4種類及び内部電極2間距離については7,13,2
0及び25μmとしてそれぞれを組み合わせて4連積層
セラミックコンデンサアレイを作製した。本実施形態で
得られた4連積層セラミックコンデンサアレイのメッキ
流れ及び半田流れ不良発生率を、同一平面上に外部電極
3が形成された図4の従来品と比較した結果を(表1)
に示す。In this embodiment, the multilayer ceramic capacitor constituting the multilayer ceramic capacitor array has two types of B and F characteristics for the temperature characteristics of the ceramic material and 0.20 and 0.3 for the overlapping area of the internal electrodes.
4 types of 0, 0.40 and 0.50 mm 2 , internal electrode 2
The number of effective layers sandwiched between the layers is four types of 1, 4, 8 and 12 layers, and the distance between the internal electrodes 2 is 7, 13, 2
A quadruple multilayer ceramic capacitor array was produced by combining each of the particles with 0 and 25 μm. The results of comparing the plating flow and the solder flow defect occurrence rate of the quadruple multilayer ceramic capacitor array obtained in this embodiment with the conventional product of FIG. 4 in which the external electrodes 3 are formed on the same plane (Table 1).
Shown in
【0013】[0013]
【表1】 [Table 1]
【0014】(表1)の結果から明らかなように、本実
施形態の製造方法より得られた積層セラミックコンデン
サアレイは従来品と比較するとメッキ流れ及び半田流れ
不良が抑制されていることがわかる。As is evident from the results shown in Table 1, the multilayer ceramic capacitor array obtained by the manufacturing method of the present embodiment has reduced plating flow and solder flow failure as compared with the conventional product.
【0015】本実施形態において、既に作製された積層
体4b〜4dをストライプ状のセラミックグリーンシー
ト5上に加圧圧着したが、セラミックグリーンシートと
内部電極2層とを交互に積層して積層体4b〜4dを作
製してもよい。In the present embodiment, the laminates 4b to 4d that have already been produced are pressed and pressed on the ceramic green sheets 5 in the form of stripes. However, the laminates are formed by alternately laminating the ceramic green sheets and the two internal electrodes. 4b to 4d may be manufactured.
【0016】(第2の実施形態)以下本発明の第2の実
施形態の積層セラミックコンデンサアレイの製造方法に
ついて図を参照しながら説明する。図1は本実施形態の
製造方法により得られた4連積層セラミックコンデンサ
アレイを示す図である。図3は本実施形態の製造方法に
より得られた4連積層セラミックコンデンサアレイの積
層体を示すものである。図3において4は積層セラミッ
クコンデンサアレイの積層体、4a,4b,4c及び4
dは積層セラミックコンデンサアレイを構成する積層セ
ラミックコンデンサの積層体である。また、5はストラ
イプ状のセラミックグリーンシート、6はストライプ状
の有機バインダである。(Second Embodiment) A method for manufacturing a multilayer ceramic capacitor array according to a second embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a view showing a quadruple multilayer ceramic capacitor array obtained by the manufacturing method of the present embodiment. FIG. 3 shows a laminated body of a quadruple multilayer ceramic capacitor array obtained by the manufacturing method of the present embodiment. In FIG. 3, reference numeral 4 denotes a multilayer body of the multilayer ceramic capacitor array, 4a, 4b, 4c and 4
"d" is a multilayer body of the multilayer ceramic capacitor constituting the multilayer ceramic capacitor array. Reference numeral 5 denotes a striped ceramic green sheet, and reference numeral 6 denotes a striped organic binder.
【0017】まず、チタン酸バリウム系誘電体セラミッ
ク材料と有機バインダ成分から成るセラミックグリーン
シートと、スクリーン印刷法で形成された内部電極2層
となるPdペースト乾燥塗膜を交互に所定枚数積層、加
圧圧着して積層体4aを作製した(第一の工程)。次に
その積層体4a上に幅1.4mm、厚み0.3mmのス
トライプ状のセラミックグリーンシート5を、切断後に
グリーンチップの内部電極2が露出する両端面上を除く
部分に配置されるように1枚積層した。次に、積層体4
a上のセラミックグリーンシート5が形成されていない
部分にストライプ状のポリビニルブチラール系有機バイ
ンダ6を形成して、積層体の表面を平坦にした(第二の
工程)。次にチタン酸バリウム系誘電体セラミック材料
と有機バインダ成分から成るセラミックグリーンシート
と、スクリーン印刷法で形成された内部電極2層となる
Pdペースト乾燥塗膜を交互に所定枚数積層、加圧圧着
して積層体4bを作製した(第三の工程)。次に第二及
び第三の工程を2サイクル繰り返して、積層体4c及び
4dを作製して高さ4.0mmの4連積層セラミックコ
ンデンサアレイの積層体4を作製した。次にこれを図3
の破線で切断して縦、横及び高さをそれぞれ2.0m
m、1.0mm及び4.0mmの4連積層セラミックコ
ンデンサアレイのグリーンチップを作製した(第四の工
程)。次に、このグリーンチップを大気中、1300℃
で焼成して有機バインダ6を分解消失させて外部電極形
成部が凸型である積層セラミックコンデンサアレイの焼
結体を得た(第五の工程)。次に、この焼結体の一方の
凸型部分全てにAgを主成分とする外部電極ペーストを
一度に塗布後、乾燥した。同様に他方にも外部電極ペー
ストを塗布、乾燥した後大気中で焼き付けて外部電極3
を形成して(第六の工程)4連積層セラミックコンデン
サアレイを得た。First, a predetermined number of ceramic green sheets composed of a barium titanate-based dielectric ceramic material and an organic binder component, and a dry coating film of a Pd paste serving as two internal electrodes formed by screen printing are alternately laminated and added. The laminate 4a was produced by compression bonding (first step). Next, a stripe-shaped ceramic green sheet 5 having a width of 1.4 mm and a thickness of 0.3 mm is arranged on the laminated body 4 a so as to be arranged at portions except on both end surfaces where the internal electrodes 2 of the green chip are exposed after cutting. One sheet was laminated. Next, the laminate 4
A stripe-shaped polyvinyl butyral-based organic binder 6 was formed on the portion of the substrate a where the ceramic green sheet 5 was not formed to flatten the surface of the laminate (second step). Next, a predetermined number of layers of a ceramic green sheet composed of a barium titanate-based dielectric ceramic material and an organic binder component and a dry coating film of a Pd paste serving as two internal electrodes formed by a screen printing method are alternately laminated and pressure-bonded. Thus, a laminate 4b was produced (third step). Next, the second and third steps were repeated for two cycles to produce laminates 4c and 4d, thereby producing a laminate 4 of a 4-layer ceramic capacitor array having a height of 4.0 mm. Next, this is shown in FIG.
Cut by the dashed line, length, width and height are each 2.0m
Green chips of a quadruple multilayer ceramic capacitor array of m, 1.0 mm and 4.0 mm were produced (fourth step). Next, this green chip is placed in air at 1300 ° C.
The organic binder 6 was decomposed and disappeared to obtain a sintered body of a multilayer ceramic capacitor array having a convex external electrode forming portion (fifth step). Next, an external electrode paste containing Ag as a main component was applied all at once to one of the convex portions of the sintered body, and then dried. Similarly, the external electrode paste is applied to the other side, dried and baked in the air to form the external electrode 3.
(Sixth step) to obtain a quadruple multilayer ceramic capacitor array.
【0018】本実施形態において積層セラミックコンデ
ンサアレイを構成する積層セラミックコンデンサはセラ
ミック材料の温度特性についてはB及びF特性の2種
類、内部電極2の重なり面積については0.20,0.
30,0.40及び0.50mm2の4種類、内部電極
2層に挟まれた有効層数については1,4,8及び12
層の4種類及び内部電極2間距離については7,13,
20及び25μmとしてそれぞれを組み合わせて4連積
層セラミックコンデンサアレイを作製した。本実施形態
で得られた4連積層セラミックコンデンサアレイのメッ
キ流れ及び半田流れ不良発生率を、同一平面上に外部電
極3が形成された従来品と比較した結果を(表2)に示
す。In this embodiment, the multilayer ceramic capacitor constituting the multilayer ceramic capacitor array has two types of B and F characteristics for the temperature characteristics of the ceramic material, and the overlapping area of the internal electrodes 2 is 0.20, 0.
Four types of 30, 0.40 and 0.50 mm 2 , and the number of effective layers sandwiched between two internal electrodes is 1, 4, 8 and 12
Regarding the four types of layers and the distance between the internal electrodes 2, 7, 13,
By combining them at 20 and 25 μm, a four-layer laminated ceramic capacitor array was produced. Table 2 shows the results of comparing the plating flow and the solder flow defect occurrence rate of the quadruple multilayer ceramic capacitor array obtained in the present embodiment with those of the conventional product having the external electrodes 3 formed on the same plane.
【0019】[0019]
【表2】 [Table 2]
【0020】(表2)の結果から明らかなように、本発
明の製造方法より得られた積層セラミックコンデンサア
レイは従来品と比較するとメッキ流れ及び半田流れ不良
が抑制されていることがわかる。As is evident from the results shown in Table 2, the multilayer ceramic capacitor array obtained by the manufacturing method of the present invention has reduced plating flow and solder flow defects as compared with the conventional product.
【0021】本実施形態において、ストライプ状のセラ
ミックグリーンシートと有機バインダ上にセラミックグ
リーンシートと内部電極2層とを交互に積層して積層体
を作製したが、既に作製された積層体4b〜4dを順次
加圧圧着してもよい。In this embodiment, the laminated body is formed by alternately laminating the ceramic green sheets and the two internal electrodes on the stripe-shaped ceramic green sheets and the organic binder. May be sequentially pressed and pressed.
【0022】尚、本実施形態1及び2では積層セラミッ
クコンデンサを4個連結させた場合について述べたが、
これ以外の連結数においても有効である。また、積層セ
ラミックコンデンサアレイの製造方法について述べた
が、他の積層セラミック電子部品アレイを製造する際に
おいても有効である。In the first and second embodiments, the case where four laminated ceramic capacitors are connected is described.
It is effective for other numbers of connections. In addition, although the method of manufacturing the multilayer ceramic capacitor array has been described, the present invention is also effective in manufacturing another multilayer ceramic electronic component array.
【0023】[0023]
【発明の効果】以上のように、本発明の積層セラミック
コンデンサアレイの製造方法は、積層セラミックコンデ
ンサアレイを構成する積層セラミックコンデンサを外部
電極部を凸型とするようにストライプ状のセラミックグ
リーンシートを挟んで垂直方向に積層することにより、
メッキ流れや半田流れの発生が極めて低く、且つ多様な
電気特性を持つ積層セラミックコンデンサアレイを生産
性良く製造することができるものである。As described above, according to the method for manufacturing a multilayer ceramic capacitor array of the present invention, a multilayer ceramic capacitor constituting a multilayer ceramic capacitor array is formed by forming stripe-shaped ceramic green sheets so that the external electrode portions have a convex shape. By sandwiching and vertically laminating,
It is possible to produce a multilayer ceramic capacitor array with extremely low generation of plating flow and solder flow and various electric characteristics with high productivity.
【図1】本発明の積層セラミックコンデンサアレイの一
部切欠斜視図FIG. 1 is a partially cutaway perspective view of a multilayer ceramic capacitor array of the present invention.
【図2】本発明の第1の実施形態における積層セラミッ
クコンデンサアレイ積層体の斜視図FIG. 2 is a perspective view of the multilayer ceramic capacitor array according to the first embodiment of the present invention.
【図3】本発明の第2の実施形態における積層セラミッ
クコンデンサアレイ積層体の斜視図FIG. 3 is a perspective view of a multilayer ceramic capacitor array according to a second embodiment of the present invention.
【図4】従来の積層セラミックコンデンサアレイの一部
切欠斜視図FIG. 4 is a partially cutaway perspective view of a conventional multilayer ceramic capacitor array.
1 誘電体セラミック 2 内部電極 3 外部電極 4 積層セラミックコンデンサアレイの積層体 4a 積層セラミックコンデンサアレイを構成する積層
セラミックコンデンサの積層体 4b 積層セラミックコンデンサアレイを構成する積層
セラミックコンデンサの積層体 4c 積層セラミックコンデンサアレイを構成する積層
セラミックコンデンサの積層体 4d 積層セラミックコンデンサアレイを構成する積層
セラミックコンデンサの積層体 5 ストライプ状のセラミックグリーンシート 6 ストライプ状の有機バインダREFERENCE SIGNS LIST 1 dielectric ceramic 2 internal electrode 3 external electrode 4 multilayer ceramic capacitor array multilayer 4a multilayer ceramic capacitor multilayer constituting multilayer ceramic capacitor array 4b multilayer ceramic capacitor multilayer configuring multilayer ceramic capacitor array 4c multilayer ceramic capacitor Stack of multilayer ceramic capacitors constituting array 4d Stack of multilayer ceramic capacitors constituting multilayer ceramic capacitor array 5 Striped ceramic green sheet 6 Striped organic binder
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 一誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山口 義浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Kazumasa Konishi 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
Claims (3)
を所定枚数交互に重ねて積層セラミックコンデンサの積
層体を作製する第一の工程と、前記第一の工程後の積層
体上の、グリーンチップへの切断後に、内部電極が露出
する部分を除く部分に、セラミックグリーンシートを少
なくとも1枚以上積層する第二の工程と、セラミックグ
リーンシートと内部電極層を所定枚数交互に重ねて積層
セラミックコンデンサの積層体を作製して前記第二の工
程のセラミックグリーンシート上に加圧圧着する第三の
工程と、前記第三の工程後の積層体を所定の形状に切断
して外部電極が形成される部分が凸型であるグリーンチ
ップを得る第四の工程と、前記第四の工程後のグリーン
チップを焼成して焼結体を得る第五の工程と、前記第五
の工程後の焼結体の凸型部分に外部電極を形成する第六
の工程からなる積層セラミックコンデンサアレイの製造
方法。A first step of forming a multilayer body of a multilayer ceramic capacitor by alternately stacking a predetermined number of ceramic green sheets and internal electrode layers, and a step of forming a multilayer chip on the green chip on the multilayer body after the first step. A second step of laminating at least one or more ceramic green sheets on a portion other than a portion where the internal electrodes are exposed after the cutting, and a laminate of the laminated ceramic capacitor in which a predetermined number of the ceramic green sheets and the internal electrode layers are alternately laminated. And a third step of pressing and pressing the ceramic green sheet on the ceramic green sheet of the second step, and a portion where the external electrode is formed by cutting the laminate after the third step into a predetermined shape. A fourth step of obtaining a green chip having a convex shape, a fifth step of firing the green chip after the fourth step to obtain a sintered body, and a step of sintering the sintered body after the fifth step. A method for manufacturing a multilayer ceramic capacitor array, comprising a sixth step of forming an external electrode on a convex portion.
を所定枚数交互に重ねて積層セラミックコンデンサの積
層体を作製する第一の工程と、前記第一の工程で得られ
た積層体上の、切断後にグリーンチップの内部電極が露
出する両端面上には加熱により分解消失する有機物、そ
れを除く部分にセラミックグリーンシートを、それぞれ
成形する第二の工程と、前記第二の工程で得られた積層
体上に、セラミックグリーンシートと内部電極層を所定
枚数交互に重ねて積層セラミックコンデンサの積層体を
作製する第三の工程と、前記第三の工程後の積層体を所
定の形状に切断してグリーンチップを得る第四の工程
と、前記第四の工程後のグリーンチップを焼成して外部
電極が形成される部分が凸型である焼結体を得る第五の
工程と、前記第五の工程後の焼結体の凸型部分に外部電
極を形成する第六の工程からなる積層セラミックコンデ
ンサアレイの製造方法。2. A first step in which a predetermined number of ceramic green sheets and internal electrode layers are alternately stacked to form a laminated body of a multilayer ceramic capacitor; and a step of cutting the laminated body obtained in the first step after cutting. A second step of forming an organic substance which decomposes and disappears by heating on both end surfaces where the internal electrodes of the green chip are exposed, and a ceramic green sheet in a portion other than the second step, and the laminate obtained in the second step A third step of alternately stacking a predetermined number of ceramic green sheets and internal electrode layers to form a multilayer ceramic capacitor laminate, and cutting the laminate after the third step into a predetermined shape to form a green body; A fourth step of obtaining a chip; a fifth step of firing the green chip after the fourth step to obtain a sintered body in which a portion where an external electrode is to be formed is convex; A method for manufacturing a multilayer ceramic capacitor array, comprising: a sixth step of forming an external electrode on a convex portion of a sintered body after the step.
する少なくとも一つの積層セラミックコンデンサがセラ
ミック材料、内部電極重なり面積、内部電極層数及び内
部電極間距離の少なくとも一つが異なることにより電気
特性の異なるものである請求項2記載の積層セラミック
コンデンサアレイの製造方法。3. At least one of the multilayer ceramic capacitors constituting the multilayer ceramic capacitor array has different electrical characteristics due to a difference in at least one of a ceramic material, an internal electrode overlapping area, an internal electrode layer number, and an internal electrode distance. A method for manufacturing a multilayer ceramic capacitor array according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28645297A JPH11121274A (en) | 1997-10-20 | 1997-10-20 | Manufacture of laminated ceramic capacitor array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28645297A JPH11121274A (en) | 1997-10-20 | 1997-10-20 | Manufacture of laminated ceramic capacitor array |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11121274A true JPH11121274A (en) | 1999-04-30 |
Family
ID=17704580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28645297A Pending JPH11121274A (en) | 1997-10-20 | 1997-10-20 | Manufacture of laminated ceramic capacitor array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11121274A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291235B2 (en) * | 2004-04-16 | 2007-11-06 | Kemet Electronics Corporation | Thermal dissipating capacitor and electrical component comprising same |
-
1997
- 1997-10-20 JP JP28645297A patent/JPH11121274A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291235B2 (en) * | 2004-04-16 | 2007-11-06 | Kemet Electronics Corporation | Thermal dissipating capacitor and electrical component comprising same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535467B2 (en) | Multi-layer ceramic electronic component having side face external electrode and method of producing the same | |
KR101083983B1 (en) | Method of manufacturing multilayer capacitor | |
JPH03108306A (en) | Manufacture of multilayer capacitor | |
JP2003022930A (en) | Laminated ceramic capacitor | |
JP3306814B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2020027927A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2000340448A (en) | Laminated ceramic capacitor | |
JP2002353068A (en) | Stacked capacitor and manufacturing method therefor | |
JP2742414B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2000269074A (en) | Multilayer ceramic capacitor and manufacture thereof | |
JPH11121274A (en) | Manufacture of laminated ceramic capacitor array | |
JPH09266131A (en) | Multilayer electronic part | |
JP4696410B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JPH06283375A (en) | Manufacture of layered electronic components | |
KR101462747B1 (en) | Fabricating method for multi layer ceramic electronic device and multi layer ceramic electronic device using thereof | |
JPH11340088A (en) | Manufacture of capacitor array | |
JP3496184B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2766085B2 (en) | Manufacturing method of laminate | |
JP3538308B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3324461B2 (en) | Manufacturing method of multilayer ceramic capacitor array | |
JPH08316093A (en) | Laminated ceramic electronic component manufacturing method | |
JPS6152969B2 (en) | ||
JP2000228329A (en) | Multiple multilayer ceramic capacitor | |
JPH02229403A (en) | Manufacture of resistance array | |
JPH09129482A (en) | Manufacture of laminated ceramic capacitor |