JPH11103574A - フライバックトランス - Google Patents
フライバックトランスInfo
- Publication number
- JPH11103574A JPH11103574A JP9264027A JP26402797A JPH11103574A JP H11103574 A JPH11103574 A JP H11103574A JP 9264027 A JP9264027 A JP 9264027A JP 26402797 A JP26402797 A JP 26402797A JP H11103574 A JPH11103574 A JP H11103574A
- Authority
- JP
- Japan
- Prior art keywords
- flyback transformer
- primary winding
- circuit
- winding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 フライバックトランス自体を小型化し、それ
とともに用いられる電源回路全体を小型化できるように
する。 【解決手段】 出力電圧に応じ水平ドライブ信号に同期
して１次巻線に流れる電流を断続する回路を負帰還制御
する回路を備えた電源回路に適用し、１次巻線に対する
２次巻線の巻数比を８０以上に設定する。これにより、
コア径が８．５ｍｍ以下であってもコアの温度上昇ΔＴ
を３５°Ｃ以下にする。
とともに用いられる電源回路全体を小型化できるように
する。 【解決手段】 出力電圧に応じ水平ドライブ信号に同期
して１次巻線に流れる電流を断続する回路を負帰還制御
する回路を備えた電源回路に適用し、１次巻線に対する
２次巻線の巻数比を８０以上に設定する。これにより、
コア径が８．５ｍｍ以下であってもコアの温度上昇ΔＴ
を３５°Ｃ以下にする。
Description
【０００１】
【発明の属する技術分野】この発明は、カラーＣＲＴデ
ィスプレイに対する高電圧を発生するフライバックトラ
ンスに関するものである。
ィスプレイに対する高電圧を発生するフライバックトラ
ンスに関するものである。
【０００２】
【従来の技術】テレビジョン受像機やコンピュータのモ
ニタ装置に使用されるカラーＣＲＴディスプレイに対し
てアノード電圧等を発生する高電圧発生回路としてフラ
イバックトランスが用いられている。
ニタ装置に使用されるカラーＣＲＴディスプレイに対し
てアノード電圧等を発生する高電圧発生回路としてフラ
イバックトランスが用いられている。
【０００３】従来の高電圧発生回路の例を図７に示す。
フライバックトランス１の１次巻線２の一端とグランド
との間には駆動電源３が接続され、１次巻線２の他端に
はスイッチ素子としてのトランジスタ１１が直列に接続
され、このスイッチ素子にはダンパーダイオード５と共
振コンデンサ６とがそれぞれ並列に接続されている。フ
ライバックトランス１の２次巻線７の高圧端は高圧整流
ダイオード８を介してＣＲＴのアーノードに接続され
る。そして制御回路は抵抗１５，１６による分圧電圧を
入力して基準電圧と比較し、駆動電源３の電圧を制御す
ることによって高圧出力電圧の安定化が図られている。
フライバックトランス１の１次巻線２の一端とグランド
との間には駆動電源３が接続され、１次巻線２の他端に
はスイッチ素子としてのトランジスタ１１が直列に接続
され、このスイッチ素子にはダンパーダイオード５と共
振コンデンサ６とがそれぞれ並列に接続されている。フ
ライバックトランス１の２次巻線７の高圧端は高圧整流
ダイオード８を介してＣＲＴのアーノードに接続され
る。そして制御回路は抵抗１５，１６による分圧電圧を
入力して基準電圧と比較し、駆動電源３の電圧を制御す
ることによって高圧出力電圧の安定化が図られている。
【０００４】ところが、この駆動電源の電圧を制御する
方式では、制御回路内部において制御信号を大容量のコ
ンデンサで平滑して駆動電源電圧を発生するようにした
ものであるため、応答速度が遅いという欠点があった。
そのため何らかの対策をしなければ、輝度変化の激しい
画像を表示した際に、画像の曲がりが生じるという問題
があった。
方式では、制御回路内部において制御信号を大容量のコ
ンデンサで平滑して駆動電源電圧を発生するようにした
ものであるため、応答速度が遅いという欠点があった。
そのため何らかの対策をしなければ、輝度変化の激しい
画像を表示した際に、画像の曲がりが生じるという問題
があった。
【０００５】そこで、従来はフライバックトランスの無
効エネルギを増やしたり、９次、１３次などの高調波に
共振周波数をチューニングして、フライバックパルスの
波形を矩形波に近づけることによって、フライバックト
ランス自体のレギュレーション特性を改善するといった
ことが行われていた。
効エネルギを増やしたり、９次、１３次などの高調波に
共振周波数をチューニングして、フライバックパルスの
波形を矩形波に近づけることによって、フライバックト
ランス自体のレギュレーション特性を改善するといった
ことが行われていた。
【０００６】
【発明が解決しようとする課題】しかし、このようにフ
ライバックトランスの無効エネルギを増大させれば、フ
ライバックトランスの発熱量がその分増大する。そのた
め、フライバックトランスの放熱効果を高めて上昇温度
を抑制するために、大型のコアを用いることになり、結
果的にフライバックトランス全体が大型化するという問
題があった。
ライバックトランスの無効エネルギを増大させれば、フ
ライバックトランスの発熱量がその分増大する。そのた
め、フライバックトランスの放熱効果を高めて上昇温度
を抑制するために、大型のコアを用いることになり、結
果的にフライバックトランス全体が大型化するという問
題があった。
【０００７】一方、高圧出力電圧を安定化させるため
に、電源回路側の改善を図ったものが特開平２−２２２
３７４号公報および特開平８−２５６４７６号公報にお
いて提案されている。前者は、出力電圧に応じ水平ドラ
イブ信号に同期してフライバックトランスの１次巻線に
供給される駆動電圧をＰＷＭ制御するようにしたもので
ある。後者は、出力電圧に応じ水平ドライブ信号に同期
して１次巻線電流をオン・オフ制御するスイッチ素子の
オン期間を直接ＰＷＭ制御することによって高圧出力電
圧を安定化するものである。これらの電源回路は、図７
に示した従来の電源回路のように、駆動電圧を直流的に
制御するのではなく、平滑回路を用いずに水平ドライブ
信号に同期して１次側を制御するものであるため、応答
性が極めて高速であるという特徴を備えている。
に、電源回路側の改善を図ったものが特開平２−２２２
３７４号公報および特開平８−２５６４７６号公報にお
いて提案されている。前者は、出力電圧に応じ水平ドラ
イブ信号に同期してフライバックトランスの１次巻線に
供給される駆動電圧をＰＷＭ制御するようにしたもので
ある。後者は、出力電圧に応じ水平ドライブ信号に同期
して１次巻線電流をオン・オフ制御するスイッチ素子の
オン期間を直接ＰＷＭ制御することによって高圧出力電
圧を安定化するものである。これらの電源回路は、図７
に示した従来の電源回路のように、駆動電圧を直流的に
制御するのではなく、平滑回路を用いずに水平ドライブ
信号に同期して１次側を制御するものであるため、応答
性が極めて高速であるという特徴を備えている。
【０００８】この発明は、出力電圧に応じ水平ドライブ
信号に同期して１次巻線に流れる電流を断続する回路を
負帰還制御する回路を備えた電源回路に接続されるフラ
イバックトランスとして、その小型化を図ることを目的
とする。
信号に同期して１次巻線に流れる電流を断続する回路を
負帰還制御する回路を備えた電源回路に接続されるフラ
イバックトランスとして、その小型化を図ることを目的
とする。
【０００９】
【課題を解決するための手段】この発明は、１次巻線に
流れる電流を断続する回路と、該回路を出力電圧に応じ
水平ドライブ信号に同期して負帰還制御する回路とを備
えた電源回路に接続される、カラーＣＲＴディスプレイ
用のフライバックトランスであって、請求項１に記載の
とおり、１次巻線に対する２次巻線の巻数比を８０以上
に設定する。
流れる電流を断続する回路と、該回路を出力電圧に応じ
水平ドライブ信号に同期して負帰還制御する回路とを備
えた電源回路に接続される、カラーＣＲＴディスプレイ
用のフライバックトランスであって、請求項１に記載の
とおり、１次巻線に対する２次巻線の巻数比を８０以上
に設定する。
【００１０】また、請求項２に記載のとおり、前記１次
側を負帰還制御する回路が、出力電圧に応じて前記スイ
ッチ素子のオン期間をＰＷＭ制御するものとする。
側を負帰還制御する回路が、出力電圧に応じて前記スイ
ッチ素子のオン期間をＰＷＭ制御するものとする。
【００１１】また、請求項３に記載のとおり、前記１次
巻線と２次巻線を巻回するコアの直径を１０ｍｍ以下に
する。
巻線と２次巻線を巻回するコアの直径を１０ｍｍ以下に
する。
【００１２】更に、請求項４に記載のとおり、前記カラ
ーＣＲＴディスプレイとして、その水平ドライブ信号の
最高周波数が１１５ｋＨｚ以下のマルチスキャン対応の
ものに適用する。
ーＣＲＴディスプレイとして、その水平ドライブ信号の
最高周波数が１１５ｋＨｚ以下のマルチスキャン対応の
ものに適用する。
【００１３】
【発明の実施の形態】この発明のフライバックトランス
が適用される電源回路の構成を図１および図２を参照し
て説明する。
が適用される電源回路の構成を図１および図２を参照し
て説明する。
【００１４】図１において、１はフライバックトランス
であり、このフライバックトランス１の１次巻線２の一
端に駆動電源３を接続し、１次巻線２の他端にスイッチ
素子としてのＭＯＳ−ＦＥＴ（以下単に「トランジス
タ」という。）１１のドレインを接続し、そのソースを
グランドに接地している。トランジスタ１１のドレイン
と１次巻線２との間には、トランジスタ１１に直列にダ
イオード２６を接続している。１次巻線２の一方端には
共振コンデンサ６の一端を接続し、その他端にダイオー
ド１２のカソードを接続し、ダイオード１２のアノード
をグランドに接続している。ダイオード１２と共振コン
デンサ６との接続部にはダイオード１３のアノードを接
続し、ダイオード１３のカソードを１次巻線２と駆動電
源３との間に接続している。フライバックトランス１の
２次巻線７の低圧端側はＡＢＬ（自動輝度制御回路）へ
接続し、高圧端側には分圧抵抗器１５，１６を接続して
いる。この分圧電圧をオペアンプ１７の非反転入力端子
に印加している。オペアンプ１７の反転入力端子には基
準電源１８の基準電圧を印加している。このオペアンプ
１７はこれに接続された抵抗とともに誤差増幅回路を構
成している。オペアンプ１７の出力信号はコンパレータ
２０の反転入力端子に接続していて、コンパレータ２０
の非反転入力端子には波形成形回路２１からの信号を印
加している。波形成形回路２１は水平ドライブ信号（Ｈ
Ｄ信号）を積分してランプ波形を生成する。ドライブ回
路２２はコンパレータ２０の出力信号によりトランジス
タ１１のスイッチングを行う。
であり、このフライバックトランス１の１次巻線２の一
端に駆動電源３を接続し、１次巻線２の他端にスイッチ
素子としてのＭＯＳ−ＦＥＴ（以下単に「トランジス
タ」という。）１１のドレインを接続し、そのソースを
グランドに接地している。トランジスタ１１のドレイン
と１次巻線２との間には、トランジスタ１１に直列にダ
イオード２６を接続している。１次巻線２の一方端には
共振コンデンサ６の一端を接続し、その他端にダイオー
ド１２のカソードを接続し、ダイオード１２のアノード
をグランドに接続している。ダイオード１２と共振コン
デンサ６との接続部にはダイオード１３のアノードを接
続し、ダイオード１３のカソードを１次巻線２と駆動電
源３との間に接続している。フライバックトランス１の
２次巻線７の低圧端側はＡＢＬ（自動輝度制御回路）へ
接続し、高圧端側には分圧抵抗器１５，１６を接続して
いる。この分圧電圧をオペアンプ１７の非反転入力端子
に印加している。オペアンプ１７の反転入力端子には基
準電源１８の基準電圧を印加している。このオペアンプ
１７はこれに接続された抵抗とともに誤差増幅回路を構
成している。オペアンプ１７の出力信号はコンパレータ
２０の反転入力端子に接続していて、コンパレータ２０
の非反転入力端子には波形成形回路２１からの信号を印
加している。波形成形回路２１は水平ドライブ信号（Ｈ
Ｄ信号）を積分してランプ波形を生成する。ドライブ回
路２２はコンパレータ２０の出力信号によりトランジス
タ１１のスイッチングを行う。
【００１５】図２は、図１に示した回路各部の波形図で
ある。この電源回路の動作を図１および図２を参照して
説明すると、まずｔ０でトランジスタ１１がオンする
と、駆動電源３側から１次巻線２を通り、トランジスタ
１１を通ってグランド側に電流が流れる。この１次巻線
２に流れる電流は図２の（ｅ）に示すように時間と共に
増加し、これが１次巻線２に電磁エネルギとして蓄えら
れる。次にｔ１でトランジスタ１１がオフすると、１次
巻線２から主に共振コンデンサ６とダイオード１３を通
るルートおよびダイオード２６とトランジスタ１１の寄
生容量を通るルートで電流が流れ、１次巻線２のインダ
クタンスと共振コンデンサ６の静電容量との直列共振が
開始され、フライバックパルスが発生する。１次巻線２
の電磁エネルギが全て共振コンデンサ６に移った後に、
ダイオード１２、共振コンデンサ６、１次巻線２を順に
通って駆動電源３に至るルートで逆電流が流れ、共振コ
ンデンサ６の静電エネルギは１次巻線２の電磁エネルギ
に逆変換されていく。この時、トランジスタ１１の寄生
容量に蓄積された電荷はダイオード２６に妨げられて１
次巻線２側へは流出しない。このダイオード２６はトラ
ンジスタ１１の寄生容量を見かけ上減少させて、不要パ
ルスの発生を防止する。
ある。この電源回路の動作を図１および図２を参照して
説明すると、まずｔ０でトランジスタ１１がオンする
と、駆動電源３側から１次巻線２を通り、トランジスタ
１１を通ってグランド側に電流が流れる。この１次巻線
２に流れる電流は図２の（ｅ）に示すように時間と共に
増加し、これが１次巻線２に電磁エネルギとして蓄えら
れる。次にｔ１でトランジスタ１１がオフすると、１次
巻線２から主に共振コンデンサ６とダイオード１３を通
るルートおよびダイオード２６とトランジスタ１１の寄
生容量を通るルートで電流が流れ、１次巻線２のインダ
クタンスと共振コンデンサ６の静電容量との直列共振が
開始され、フライバックパルスが発生する。１次巻線２
の電磁エネルギが全て共振コンデンサ６に移った後に、
ダイオード１２、共振コンデンサ６、１次巻線２を順に
通って駆動電源３に至るルートで逆電流が流れ、共振コ
ンデンサ６の静電エネルギは１次巻線２の電磁エネルギ
に逆変換されていく。この時、トランジスタ１１の寄生
容量に蓄積された電荷はダイオード２６に妨げられて１
次巻線２側へは流出しない。このダイオード２６はトラ
ンジスタ１１の寄生容量を見かけ上減少させて、不要パ
ルスの発生を防止する。
【００１６】フライバックパルスが終わったｔ２で、図
１におけるＡ点の電位が０になり、この時ダンパーダイ
オード５がオンし、グランド側からダンパーダイオード
５を通って１次巻線２側に電流が流れる。この逆電流の
流れによりＡ点の電圧が上昇してｔ３で駆動電源３の電
源電圧ＥB と同電位となると、ダンパーダイオード５は
オフする。なお、この時、クランプ回路１４により、共
振コンデンサ６の両端の電圧は共に駆動電源３の電源電
圧ＥB にクランプされているため、１次巻線２側から共
振コンデンデンサ６側に電流が流れることがなく、不要
なパルス電圧が発生することがない。次に、ｔ４の時点
でトランジスタ１１がオンすると、Ａ点が接地されるこ
とになり、駆動電源３側から１次巻線２を通る電流がト
ランジスタ１１を通ってグランド側に流れ、最初のｔ０
の状態となる。以降この動作を繰り返す。
１におけるＡ点の電位が０になり、この時ダンパーダイ
オード５がオンし、グランド側からダンパーダイオード
５を通って１次巻線２側に電流が流れる。この逆電流の
流れによりＡ点の電圧が上昇してｔ３で駆動電源３の電
源電圧ＥB と同電位となると、ダンパーダイオード５は
オフする。なお、この時、クランプ回路１４により、共
振コンデンサ６の両端の電圧は共に駆動電源３の電源電
圧ＥB にクランプされているため、１次巻線２側から共
振コンデンデンサ６側に電流が流れることがなく、不要
なパルス電圧が発生することがない。次に、ｔ４の時点
でトランジスタ１１がオンすると、Ａ点が接地されるこ
とになり、駆動電源３側から１次巻線２を通る電流がト
ランジスタ１１を通ってグランド側に流れ、最初のｔ０
の状態となる。以降この動作を繰り返す。
【００１７】ドライブ回路２２は、制御回路からの制御
信号によりトランジスタ１１をオン・オフする。これに
より一定の水平ドライブ信号（ＨＤ信号）の周期で所定
のオン時間でトランジスタがオンされる。このオン時間
はオペアンプ１７の入力電位差が０になるように負帰還
制御されるので、出力電圧の安定化が図られる。
信号によりトランジスタ１１をオン・オフする。これに
より一定の水平ドライブ信号（ＨＤ信号）の周期で所定
のオン時間でトランジスタがオンされる。このオン時間
はオペアンプ１７の入力電位差が０になるように負帰還
制御されるので、出力電圧の安定化が図られる。
【００１８】図３は駆動電源電圧をＰＷＭ制御すること
によって高圧出力電圧を安定化させるようにした他の電
源回路の例である。この例ではフライバックトランス１
の１次巻線２の一端と駆動電源３との間にスイッチング
トランジスタ３１を接続している。制御回路は１５，１
６の抵抗分圧された電圧を入力するとともに水平ドライ
ブ信号（ＨＤ信号）に同期してスイッチングトランジス
タ３１のオン・オフ制御を行う。すなわち、出力電圧の
検出値が基準電圧より低下する程、スイッチングトラン
ジスタ３１のオン時間を長くとるように負帰還制御する
ことによって出力電圧の安定化を図っている。なお、ス
イッチングトランジスタ３１はフライバック期間の始ま
る前、すなわちトランジスタ１１のオン期間に遮断され
るように制御されるため、スイッチングトランジスタ３
１がオフした後は、ダイオード３２を介してトランジス
タ１１のコレクタ電流が流れることになる。制御回路
は、抵抗１５，１６の抵抗分圧回路による検出電圧が基
準電圧に等しくなるようにスイッチングトランジスタ３
１のオン時間を制御する。これにより、出力電圧の安定
化がなされる。
によって高圧出力電圧を安定化させるようにした他の電
源回路の例である。この例ではフライバックトランス１
の１次巻線２の一端と駆動電源３との間にスイッチング
トランジスタ３１を接続している。制御回路は１５，１
６の抵抗分圧された電圧を入力するとともに水平ドライ
ブ信号（ＨＤ信号）に同期してスイッチングトランジス
タ３１のオン・オフ制御を行う。すなわち、出力電圧の
検出値が基準電圧より低下する程、スイッチングトラン
ジスタ３１のオン時間を長くとるように負帰還制御する
ことによって出力電圧の安定化を図っている。なお、ス
イッチングトランジスタ３１はフライバック期間の始ま
る前、すなわちトランジスタ１１のオン期間に遮断され
るように制御されるため、スイッチングトランジスタ３
１がオフした後は、ダイオード３２を介してトランジス
タ１１のコレクタ電流が流れることになる。制御回路
は、抵抗１５，１６の抵抗分圧回路による検出電圧が基
準電圧に等しくなるようにスイッチングトランジスタ３
１のオン時間を制御する。これにより、出力電圧の安定
化がなされる。
【００１９】次に上記電源回路に用いられるフライバッ
クトランスの構成について説明する。本願発明は、出力
電圧に応じ水平ドライブ信号に同期して１次巻線に流れ
る電流を断続する回路を負帰還制御する電源回路に用い
る場合、電源回路自体のレギュレーション特性を利用し
て、フライバックトランス自体にレギュレーションを図
らずにフライバックトランスを小型化し、高電圧を発生
する電源回路全体をも小型化できるようにするものであ
る。
クトランスの構成について説明する。本願発明は、出力
電圧に応じ水平ドライブ信号に同期して１次巻線に流れ
る電流を断続する回路を負帰還制御する電源回路に用い
る場合、電源回路自体のレギュレーション特性を利用し
て、フライバックトランス自体にレギュレーションを図
らずにフライバックトランスを小型化し、高電圧を発生
する電源回路全体をも小型化できるようにするものであ
る。
【００２０】フライバックトランスの機能として、高圧
を発生させるためのものという点だけに着目した場合、 Ｖcp＝ｋ・ＥB ・ｔon／Ｌ ＝ｋ・Ｉp Ｈv ＝ｎ・Ｖcp の関係が成り立つ。ここで、Ｖcpは１次巻線電流をオン
・オフするトランジスタ両端間のピーク電圧、ＥB は駆
動電源電圧、ｔonはトランジスタのオン時間、Ｌは１次
インダクタンス、Ｉp は１次巻線のピーク電流、ｎは１
次巻線に対する２次巻線の巻数比、Ｈv は出力電圧であ
る。
を発生させるためのものという点だけに着目した場合、 Ｖcp＝ｋ・ＥB ・ｔon／Ｌ ＝ｋ・Ｉp Ｈv ＝ｎ・Ｖcp の関係が成り立つ。ここで、Ｖcpは１次巻線電流をオン
・オフするトランジスタ両端間のピーク電圧、ＥB は駆
動電源電圧、ｔonはトランジスタのオン時間、Ｌは１次
インダクタンス、Ｉp は１次巻線のピーク電流、ｎは１
次巻線に対する２次巻線の巻数比、Ｈv は出力電圧であ
る。
【００２１】上式を書き直すと、 Ｉp ＝Ｈv ／ｎ・ｋ となり、１次巻線に対する２次巻線の巻数比ｎが大きく
なる程、１次巻線に流れるピーク電流Ｉp が小さくなる
ことが判る。
なる程、１次巻線に流れるピーク電流Ｉp が小さくなる
ことが判る。
【００２２】また、コア損失は一般に（ヒステリシス損
＋渦電流損）であり、 コア損失＝（ａｆＢm ＋ｂｆＢm2）＋（ｋπ2 ｆ2 Ｂ
m2） と表される。ここでＢm は飽和磁束密度、ａ，ｂ，ｋは
それぞれ定数である。すなわちコア損失は飽和磁束密度
Ｂm の関数となる。飽和磁束密度Ｂm は、 Ｂm ＝ＬＩp ／ＳＮ１ で表される。ここで、Ｓはコア断面積、Ｎ１は１次巻線
の巻き数である。結局、Ｉp が小さい程、コア損失は小
さくなる。
＋渦電流損）であり、 コア損失＝（ａｆＢm ＋ｂｆＢm2）＋（ｋπ2 ｆ2 Ｂ
m2） と表される。ここでＢm は飽和磁束密度、ａ，ｂ，ｋは
それぞれ定数である。すなわちコア損失は飽和磁束密度
Ｂm の関数となる。飽和磁束密度Ｂm は、 Ｂm ＝ＬＩp ／ＳＮ１ で表される。ここで、Ｓはコア断面積、Ｎ１は１次巻線
の巻き数である。結局、Ｉp が小さい程、コア損失は小
さくなる。
【００２３】一方、銅損といわれる電流損失は１次巻線
の実効電流値の関数で表される。したがってＩp が小さ
くなる程、銅損も小さくなる。
の実効電流値の関数で表される。したがってＩp が小さ
くなる程、銅損も小さくなる。
【００２４】以上の関係から、１次巻線に対する２次巻
線の巻数比ｎを大きくすることによってＩp を小さく
し、これにより全体の損失を抑えることが可能となる。
線の巻数比ｎを大きくすることによってＩp を小さく
し、これにより全体の損失を抑えることが可能となる。
【００２５】ところで、フライバックトランスの損失と
して、その他に誘電体損失がある。これは、コアに対す
る巻線の巻回構造などの幾何学的な構造で決定される
が、巻数比が大きくなればこの誘電体損失も増大する。
すなわち、上記コア損失と誘電体損失とはトレードオフ
の関係にある。ここで、巻数比ｎとフライバックトラン
ス全体の損失との関係を図４に示す。このように巻数比
ｎが大きくなる程、コア損失Ｐｃが低下し、誘電体損失
Ｐｅは増大する。しかし、誘電体損失ＰｅはＰｃの場合
とは異なり、フライバックトランス全体を大型化するこ
となくある程度削減することが可能である。
して、その他に誘電体損失がある。これは、コアに対す
る巻線の巻回構造などの幾何学的な構造で決定される
が、巻数比が大きくなればこの誘電体損失も増大する。
すなわち、上記コア損失と誘電体損失とはトレードオフ
の関係にある。ここで、巻数比ｎとフライバックトラン
ス全体の損失との関係を図４に示す。このように巻数比
ｎが大きくなる程、コア損失Ｐｃが低下し、誘電体損失
Ｐｅは増大する。しかし、誘電体損失ＰｅはＰｃの場合
とは異なり、フライバックトランス全体を大型化するこ
となくある程度削減することが可能である。
【００２６】図５は、その誘電体損失を削減するのに適
したフライバックトランスの構造を回路図として示した
ものである。フライバックトランス１の２次巻線を７ａ
〜７ｅで示す５層の積層巻としている。これは、円筒状
の巻芯に２次巻線をそれぞれ巻回し、これを５層に重ね
るとともに、層と層の間にダイオードを接続している。
更に、２次巻線の低圧端にダイオードＤｏを挿入してい
る。このように積層巻構造とすることによって各層間で
の近接位置での電位差がなくなり、また２次巻線を分割
した位置にそれぞれダイオードを挿入し、更に低圧端側
にダイオードを挿入することによって、２次巻線の各部
における電圧分担が均等になされる。これにより全体に
電圧勾配が低くなって誘電体損失が小さくなる。そのた
め、図４に示した破線のようにフライバックトランス全
体の損失Ｐが最低になる巻数比ｎを大きくできるように
なる。
したフライバックトランスの構造を回路図として示した
ものである。フライバックトランス１の２次巻線を７ａ
〜７ｅで示す５層の積層巻としている。これは、円筒状
の巻芯に２次巻線をそれぞれ巻回し、これを５層に重ね
るとともに、層と層の間にダイオードを接続している。
更に、２次巻線の低圧端にダイオードＤｏを挿入してい
る。このように積層巻構造とすることによって各層間で
の近接位置での電位差がなくなり、また２次巻線を分割
した位置にそれぞれダイオードを挿入し、更に低圧端側
にダイオードを挿入することによって、２次巻線の各部
における電圧分担が均等になされる。これにより全体に
電圧勾配が低くなって誘電体損失が小さくなる。そのた
め、図４に示した破線のようにフライバックトランス全
体の損失Ｐが最低になる巻数比ｎを大きくできるように
なる。
【００２７】次に巻数比ｎをどのように設定すればよい
かを実験により求めたので、その結果を示す。
かを実験により求めたので、その結果を示す。
【００２８】ここで、フライバックトランスの構成は以
下のとおりである。
下のとおりである。
【００２９】 巻線方式 積層巻 層数 ５層 コア材質 低ロス材 コア形状 タイプ３５５７ コア径 φ８．５ｍｍ 〈入力条件〉 ＥB ８７Ｖ Ｉb ３３６ｍＡ 水平ドライブ信号の周波数 ９４ｋＨｚ 〈出力条件〉 出力電圧 ２５．５ｋＶ 出力電流 ８００μＡ 上記の条件で、巻数比を変えたときの各種測定値の測定
結果を次に示す。
結果を次に示す。
【００３０】表１
【００３１】上表において、Ｉb は１次巻線電流のＤＣ
成分、Ｉp は１次巻線のピーク電流（ゼロ−ピークのＡ
Ｃ成分）、Ｖcpはトランジスタ両端のピーク電圧、Ｔr
はフライバックパルス幅、Ｔonはトランジスタオン時
間、ΔＴは６０°Ｃ雰囲気下でのコアの上昇温度であ
る。これらはいずれも図１に示した電源回路に適用した
例である。この結果から、巻数比ｎが７０から１１０ま
で増大する程、コアの上昇温度ΔＴが小さくなることが
判る。このように巻数比ｎを大きくする程、Ｉp が低下
するため、ΔＴが小さくなる。
成分、Ｉp は１次巻線のピーク電流（ゼロ−ピークのＡ
Ｃ成分）、Ｖcpはトランジスタ両端のピーク電圧、Ｔr
はフライバックパルス幅、Ｔonはトランジスタオン時
間、ΔＴは６０°Ｃ雰囲気下でのコアの上昇温度であ
る。これらはいずれも図１に示した電源回路に適用した
例である。この結果から、巻数比ｎが７０から１１０ま
で増大する程、コアの上昇温度ΔＴが小さくなることが
判る。このように巻数比ｎを大きくする程、Ｉp が低下
するため、ΔＴが小さくなる。
【００３２】１つの基準として、実際のテレビジョン受
像機やコンピュータのモニタ装置では、６０°Ｃ雰囲気
下においてΔＴを３５°Ｃ以下に抑えることが実用上望
ましい。上記の結果では巻数比ｎを８０以上とする。ま
た、上記のデータからｎ＝１２０とすればΔＴはさらに
低下するものと推定される。但し、巻数比をあまりに大
きくすると、巻数が多くなるため、巻幅か層数が増大す
ることになり、フライバックトランス全体が大型化し、
コストアップにもつながる。したがって、この点を考慮
して定める。現在の条件ではｎ＝１２０程度までが実用
的であると考えられる。
像機やコンピュータのモニタ装置では、６０°Ｃ雰囲気
下においてΔＴを３５°Ｃ以下に抑えることが実用上望
ましい。上記の結果では巻数比ｎを８０以上とする。ま
た、上記のデータからｎ＝１２０とすればΔＴはさらに
低下するものと推定される。但し、巻数比をあまりに大
きくすると、巻数が多くなるため、巻幅か層数が増大す
ることになり、フライバックトランス全体が大型化し、
コストアップにもつながる。したがって、この点を考慮
して定める。現在の条件ではｎ＝１２０程度までが実用
的であると考えられる。
【００３３】次に、巻数比ｎを変えるとともに、コア径
を変えた時のコア上昇温度ΔＴを測定した結果を図６に
示す。なお、図中の「＋Ｂ制御」は図７に示した従来の
制御方式で、巻数比ｎが６０の従来のフライバックトラ
ンスを用いた例であり、ここでは比較例として示してい
る。コア径を１２ｍｍ以上にした場合、いずれの場合で
あってもΔＴが３５°Ｃ以下に抑えられるが、例えばコ
ア径が９．５ｍｍの場合、巻数比ｎを６０にすればΔＴ
が３５°Ｃを超えるため、通常は使用できない。もちろ
ん＋Ｂ制御のものでは更に温度上昇が大きくなって使え
ない。コア径が９．５ｍｍで、巻数比ｎを７０以上にす
れば、ΔＴは３５°Ｃ以下に抑えられる。コア径を１０
ｍｍにすれば、ｎが７０の場合でもコア上昇温度に余裕
があることが判る。コア径が８．５ｍｍである場合、巻
数比を８０以上にすれば、いずれの場合でもΔＴは３５
°Ｃ以下となる。更に、コア径が８ｍｍであっても巻数
比を９０以上によれば、ΔＴは３５°Ｃ以下となって使
用できることが判る。
を変えた時のコア上昇温度ΔＴを測定した結果を図６に
示す。なお、図中の「＋Ｂ制御」は図７に示した従来の
制御方式で、巻数比ｎが６０の従来のフライバックトラ
ンスを用いた例であり、ここでは比較例として示してい
る。コア径を１２ｍｍ以上にした場合、いずれの場合で
あってもΔＴが３５°Ｃ以下に抑えられるが、例えばコ
ア径が９．５ｍｍの場合、巻数比ｎを６０にすればΔＴ
が３５°Ｃを超えるため、通常は使用できない。もちろ
ん＋Ｂ制御のものでは更に温度上昇が大きくなって使え
ない。コア径が９．５ｍｍで、巻数比ｎを７０以上にす
れば、ΔＴは３５°Ｃ以下に抑えられる。コア径を１０
ｍｍにすれば、ｎが７０の場合でもコア上昇温度に余裕
があることが判る。コア径が８．５ｍｍである場合、巻
数比を８０以上にすれば、いずれの場合でもΔＴは３５
°Ｃ以下となる。更に、コア径が８ｍｍであっても巻数
比を９０以上によれば、ΔＴは３５°Ｃ以下となって使
用できることが判る。
【００３４】以上に示した例では、水平ドライブ信号の
周波数が９４ｋＨｚの条件で測定したが、水平ドライブ
信号の周波数が高くなる程、コア損失（特に渦電流損）
が増大し、水平ドライブ信号の周波数が低くなる程、コ
ア損失が減少する。そのため、水平ドライブ信号の周波
数が９５ｋＨｚ以下の条件下では、コア径を更に小さく
してもΔＴを抑えることができる。
周波数が９４ｋＨｚの条件で測定したが、水平ドライブ
信号の周波数が高くなる程、コア損失（特に渦電流損）
が増大し、水平ドライブ信号の周波数が低くなる程、コ
ア損失が減少する。そのため、水平ドライブ信号の周波
数が９５ｋＨｚ以下の条件下では、コア径を更に小さく
してもΔＴを抑えることができる。
【００３５】水平ドライブ信号の周波数が、現在一般に
使用されているマルチスキャン対応のカラーＣＲＴディ
スプレイの最高周波数１１５ｋＨｚの条件では、上記の
測定結果よりΔＴは少し増大するが、コア径を１０ｍｍ
にし、巻数比を８０とすることによって、ΔＴを３５°
Ｃ以下に抑えることができた。したがって、巻数比を８
０以上にすれば、径が１０ｍｍ以下のコアを用いても、
水平ドライブ信号の最高周波数が１１５ｋＨｚのマルチ
スキャン対応のカラーＣＲＴディスプレイに適用でき
る。
使用されているマルチスキャン対応のカラーＣＲＴディ
スプレイの最高周波数１１５ｋＨｚの条件では、上記の
測定結果よりΔＴは少し増大するが、コア径を１０ｍｍ
にし、巻数比を８０とすることによって、ΔＴを３５°
Ｃ以下に抑えることができた。したがって、巻数比を８
０以上にすれば、径が１０ｍｍ以下のコアを用いても、
水平ドライブ信号の最高周波数が１１５ｋＨｚのマルチ
スキャン対応のカラーＣＲＴディスプレイに適用でき
る。
【００３６】
【発明の効果】請求項１に記載の発明によれば、コア径
を小さくしてもコアの温度上昇が十分に抑えられ、全体
に小型のフライバックトランスが得られる。
を小さくしてもコアの温度上昇が十分に抑えられ、全体
に小型のフライバックトランスが得られる。
【００３７】請求項２に記載の発明によれば、単一のス
イッチ素子で用いてフライバックトランスの１次巻線電
流をオン・オフ制御できるので、部品点数が削減され、
この発明のフライバックトランスと共に電源回路全体を
小型化することが可能となる。
イッチ素子で用いてフライバックトランスの１次巻線電
流をオン・オフ制御できるので、部品点数が削減され、
この発明のフライバックトランスと共に電源回路全体を
小型化することが可能となる。
【００３８】請求項３に記載の発明によれば、コアの直
径を制限することにより、一定の温度上昇範囲内でフラ
イバックトランス全体を小型化できるようになる。
径を制限することにより、一定の温度上昇範囲内でフラ
イバックトランス全体を小型化できるようになる。
【００３９】請求項４に記載の発明によれば、元々小型
化されるフライバックトランスを用いることにより、水
平ドライブ信号の周波数が一般に高くなるマルチスキャ
ン対応のカラーＣＲＴディスプレイに用いる場合でも、
小型の電源回路を構成することが可能となる。
化されるフライバックトランスを用いることにより、水
平ドライブ信号の周波数が一般に高くなるマルチスキャ
ン対応のカラーＣＲＴディスプレイに用いる場合でも、
小型の電源回路を構成することが可能となる。
【図１】実施形態のフライバックトランスを適用する電
源回路の例を示す図
源回路の例を示す図
【図２】同電源回路各部の波形図
【図３】他の電源回路の回路図
【図４】巻数比と損失との関係を示す図
【図５】フライバックトランスの構成を示す回路図
【図６】コア径と上昇温度との関係を示す図
【図７】従来の電源回路の回路図
１−フライバックトランス ２−１次巻線 ３−駆動電源 ５−ダンパーダイオード ６−共振コンデンサ ７−２次巻線 １１−トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 3/195 (72)発明者 大村 大 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 永井 唯夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 田仲 章信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 １次巻線に流れる電流を断続する回路
と、該回路を出力電圧に応じ水平ドライブ信号に同期し
て負帰還制御する回路とを備えた電源回路に接続され
る、カラーＣＲＴディスプレイ用のフライバックトラン
スであって、 １次巻線に対する２次巻線の巻数比を８０以上に設定し
たことを特徴とするフライバックトランス。 - 【請求項２】 前記負帰還制御する回路は、出力電圧に
応じて前記１次巻線に流れる電流を断続するスイッチ素
子のオン期間をＰＷＭ制御するものである請求項１に記
載のフライバックトランス。 - 【請求項３】 前記１次巻線と２次巻線を巻回するコア
の直径を１０ｍｍ以下にした請求項１または２に記載の
フライバックトランス。 - 【請求項４】 前記カラーＣＲＴディスプレイは前記水
平ドライブ信号の最高周波数が１１５ｋＨｚ以下のマル
チスキャン対応のものである請求項３に記載のフライバ
ックトランス。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264027A JPH11103574A (ja) | 1997-09-29 | 1997-09-29 | フライバックトランス |
| TW087114911A TW395076B (en) | 1997-09-29 | 1998-09-08 | Flyback transformer |
| EP98117382A EP0905972A3 (en) | 1997-09-29 | 1998-09-14 | Flyback transformer |
| KR1019980039991A KR100303637B1 (ko) | 1997-09-29 | 1998-09-25 | 플라이백변성기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264027A JPH11103574A (ja) | 1997-09-29 | 1997-09-29 | フライバックトランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103574A true JPH11103574A (ja) | 1999-04-13 |
Family
ID=17397543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264027A Pending JPH11103574A (ja) | 1997-09-29 | 1997-09-29 | フライバックトランス |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0905972A3 (ja) |
| JP (1) | JPH11103574A (ja) |
| KR (1) | KR100303637B1 (ja) |
| TW (1) | TW395076B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252360B1 (en) | 1998-09-04 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | High voltage generator |
| JP2015077005A (ja) * | 2013-10-09 | 2015-04-20 | 浜松ホトニクス株式会社 | 共振型スイッチング電源回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60007610T2 (de) * | 1999-07-07 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Sperrwandler als led-treiber |
| DE10356608B4 (de) | 2002-12-03 | 2017-09-28 | Philips Lighting North America Corporation | Beleuchtungsanordnung und Flüssigkristallanzeige |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097315B2 (ja) * | 1992-05-15 | 2000-10-10 | 株式会社村田製作所 | 高電圧発生回路 |
| JP2531008B2 (ja) * | 1992-09-25 | 1996-09-04 | 株式会社村田製作所 | 共振型電源回路 |
-
1997
- 1997-09-29 JP JP9264027A patent/JPH11103574A/ja active Pending
-
1998
- 1998-09-08 TW TW087114911A patent/TW395076B/zh not_active IP Right Cessation
- 1998-09-14 EP EP98117382A patent/EP0905972A3/en not_active Withdrawn
- 1998-09-25 KR KR1019980039991A patent/KR100303637B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252360B1 (en) | 1998-09-04 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | High voltage generator |
| JP2015077005A (ja) * | 2013-10-09 | 2015-04-20 | 浜松ホトニクス株式会社 | 共振型スイッチング電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0905972A2 (en) | 1999-03-31 |
| KR100303637B1 (ko) | 2001-11-14 |
| EP0905972A3 (en) | 2000-12-27 |
| TW395076B (en) | 2000-06-21 |
| KR19990030162A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150095183A (ko) | 스위치 제어 회로 및 이를 포함하는 공진형 컨버터 | |
| JPH04354266A (ja) | 高圧安定化回路 | |
| US4144480A (en) | High voltage generating apparatus | |
| US6348819B1 (en) | Driving circuit for a semiconductor switching element | |
| JPH11103574A (ja) | フライバックトランス | |
| JP3458961B2 (ja) | 偏向回路 | |
| JP2002199720A (ja) | 共振型電源回路 | |
| JP2583858B2 (ja) | フライバツクトランス装置 | |
| JP3258620B2 (ja) | スイッチング電源装置 | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3475923B2 (ja) | 高圧発生回路 | |
| JP2516956B2 (ja) | フライバツクトランス装置 | |
| JP2581034B2 (ja) | マルチスキヤンテレビジヨン受像機用スイツチング電源装置 | |
| JP2000013633A (ja) | 高圧回路 | |
| JP3988297B2 (ja) | 高圧電源回路 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP2986979B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH0510454Y2 (ja) | ||
| KR820001669B1 (ko) | 스위치형 전압변환기 | |
| JPS63117662A (ja) | 高電圧発生回路 | |
| JP2004056926A (ja) | 高電圧出力装置 | |
| JP2000253657A (ja) | スイッチング電源装置及びその制御方法 | |
| JP2005229402A (ja) | 高圧出力回路 | |
| JPH09261961A (ja) | 力率改善コンバータ回路 | |
| JPH05328156A (ja) | 高電圧発生回路 |