JPH1050877A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH1050877A JPH1050877A JP8200287A JP20028796A JPH1050877A JP H1050877 A JPH1050877 A JP H1050877A JP 8200287 A JP8200287 A JP 8200287A JP 20028796 A JP20028796 A JP 20028796A JP H1050877 A JPH1050877 A JP H1050877A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- semiconductor chip
- semiconductor package
- reinforcing plate
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ボールグリッド
アレイ型、ピングリッドアレイ型等の半導体パッケー
ジ、特に、テープキャリアパッケージを用いた半導体パ
ッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package such as a ball grid array type and a pin grid array type, and more particularly to a semiconductor package using a tape carrier package.
【0002】[0002]
【従来の技術】近年、電子機器においては、半導体装置
としてボールグリッドアレイ型(以下BGA型と称す
る)やピングリッドアレイ(以下PGA型と称する)の
半導体パッケージが広く用いられている。これらの半導
体パッケージとしは、例えば、半導体チップの実装され
たテープキャリアパッケージ(以下TCPと称する)を
用いたものが知られている。2. Description of the Related Art In recent years, ball grid array type (hereinafter referred to as BGA type) and pin grid array (hereinafter referred to as PGA type) semiconductor packages have been widely used as semiconductor devices in electronic equipment. As these semiconductor packages, for example, those using a tape carrier package (hereinafter, referred to as TCP) on which a semiconductor chip is mounted are known.
【0003】例えば、この種のBGA型半導体パッケー
ジは、矩形状のテープキャリアと、テープキャリアの一
方の面に実装された半導体チップと、テープキャリアの
他方の面に形成された電極に半田付けたされた多数の半
田ボールと、を備えている。そして、テープキャリアの
上記一方の面上には、テープキャリアの平坦性を維持す
るために金属性のスティフナ、つまり、補強板が半導体
チップを囲むように接着固定され、更に、このスティフ
ナ上には、半導体チップの上面に接触した状態で放熱用
および保護用のカバーが接着固定されている。For example, a BGA type semiconductor package of this type is soldered to a rectangular tape carrier, a semiconductor chip mounted on one surface of the tape carrier, and an electrode formed on the other surface of the tape carrier. And a large number of solder balls. Then, on the one surface of the tape carrier, a metal stiffener, that is, a reinforcing plate is adhered and fixed so as to surround the semiconductor chip in order to maintain the flatness of the tape carrier, and further, on this stiffener, A cover for heat dissipation and protection is adhered and fixed in contact with the upper surface of the semiconductor chip.
【0004】このように構成されたBGA型半導体パッ
ケージは、半田ボールをプリント回路基板上のパッドに
半田付けすることによってプリント回路基板上に実装さ
れる。このようなBGA型半導体パッケージは、電極と
して機能する半田ボールをテープキャリアの底面全体に
亙って配置することができ、樹脂パッケージの側縁から
導出した多数のリード端子を有するピングリッドアレイ
型等の半導体パッケージに比較して、電極間隔を広く設
定できるとともに、実装密度の向上を図れる等の利点を
有している。[0004] The BGA type semiconductor package thus configured is mounted on a printed circuit board by soldering solder balls to pads on the printed circuit board. Such a BGA type semiconductor package is capable of disposing solder balls functioning as electrodes over the entire bottom surface of the tape carrier, such as a pin grid array type having a large number of lead terminals derived from side edges of the resin package. As compared with the semiconductor package of (1), there is an advantage that the electrode interval can be set wider and the mounting density can be improved.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述し
たBGA型の半導体パッケージは、例えば、ポリイミド
からなるテープキャリア、ステンレス等からなるスティ
フナ、および銅等からなるカバーを積層して構成されて
いる。すなわち、BGA型の半導体パッケージは、異種
材料からなる部材を積層して構成され、これらの部材の
熱膨張係数も互いに相違している。更に、BGA型の半
導体パッケージは、異種材料からなるプリント回路基板
上に実装される。However, the above-mentioned BGA type semiconductor package is constituted by laminating, for example, a tape carrier made of polyimide, a stiffener made of stainless steel or the like, and a cover made of copper or the like. That is, the BGA type semiconductor package is formed by laminating members made of different kinds of materials, and these members also have different coefficients of thermal expansion. Further, a BGA type semiconductor package is mounted on a printed circuit board made of a different material.
【0006】そのため、電源のオン、オフ等に伴い半導
体パッケージに温度変化が生じると、テープキャリア、
スティフナ、およびカバーは互いに異なる量だけ熱膨張
し、更に、半導体パッケージとプリント回路基板と間に
おいても熱膨張量に相違が生じする。その結果、半導体
パッケージに熱応力が発生し、半田ボールの接続部に負
荷が作用する。そして、この負荷により、半田ボールの
接続部が剥離したり、あるいは、半田ボールにクラック
が発生する可能性がある。従って、BGA型半導体パッ
ケージは、長期的な使用において信頼性が低下する等の
問題がある。Therefore, when a temperature change occurs in the semiconductor package due to turning on / off of a power supply, a tape carrier,
The stiffener and the cover thermally expand by different amounts, and the semiconductor package and the printed circuit board also differ in the amount of thermal expansion. As a result, thermal stress is generated in the semiconductor package, and a load acts on the connection portion of the solder ball. Then, due to this load, there is a possibility that the connection portion of the solder ball is peeled off or a crack is generated in the solder ball. Therefore, the BGA type semiconductor package has a problem that reliability is deteriorated in long-term use.
【0007】この発明は以上の点に鑑みなされたもの
で、その目的は、発生した熱応力を分散、吸収すること
により、機械的、電気的な接続の信頼性を向上すること
が可能な半導体パッケージを提供することにある。The present invention has been made in view of the above points, and has as its object to disperse and absorb the generated thermal stress, thereby improving the reliability of mechanical and electrical connections. To provide a package.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、請求項1に係るこの発明の半導体パッケージは、導
体パターンを有するテープキャリアと、上記テープキャ
リアの一方の面に設けられ上記導体パターンに導通した
複数の電極と、テープキャリアの他方の面上に実装され
上記導体パターンに接続された半導体チップと、上記半
導体チップを囲うように上記テープキャリアの他方の面
上に固定された補強板と、上記半導体チップに接触した
状態で上記補強上に固定されたカバープレートと、を備
え、上記補強板には、温度変化に起因して発生する熱応
力を吸収、拡散する複数のスリット又は孔が形成されて
いることを特徴としている。According to a first aspect of the present invention, there is provided a semiconductor package according to the present invention, comprising a tape carrier having a conductor pattern, and a tape carrier provided on one surface of the tape carrier. A plurality of conducting electrodes, a semiconductor chip mounted on the other surface of the tape carrier and connected to the conductor pattern, and a reinforcing plate fixed on the other surface of the tape carrier so as to surround the semiconductor chip. A cover plate fixed on the reinforcement in contact with the semiconductor chip, wherein the reinforcement plate has a plurality of slits or holes for absorbing and diffusing thermal stress generated due to a temperature change. It is characterized by being formed.
【0009】請求項2に係るこの発明の半導体パッケー
ジによれば、上記テープキャリア、補強板、およびカバ
ープレートは、ほぼ等しい寸法を有する矩形状に形成さ
れ、上記スリット又は孔は、上記補強板の角部に形成さ
れていることを特徴としている。According to the semiconductor package of the present invention, the tape carrier, the reinforcing plate, and the cover plate are formed in a rectangular shape having substantially equal dimensions, and the slits or holes are formed in the reinforcing plate. It is characterized in that it is formed at a corner.
【0010】上記構成の半導体パッケージによれば、例
えば作動時に半導体チップが発熱すると、テープキャリ
ア、補強板、およびカバーは互いに異なる量だけ熱膨張
し、その結果、半導体パッケージに熱応力が発生する。
しかしながら、発生した熱応力は、補強板に形成された
スリット又は孔によって吸収、拡散される。According to the semiconductor package having the above configuration, for example, when the semiconductor chip generates heat during operation, the tape carrier, the reinforcing plate, and the cover thermally expand by different amounts from each other, and as a result, thermal stress is generated in the semiconductor package.
However, the generated thermal stress is absorbed and diffused by slits or holes formed in the reinforcing plate.
【0011】従って、熱応力に起因する半導体パッケー
ジの変形、および、半田ボール接続部の剥離、クラック
発生等が防止される。また、補強板にスリット又は孔を
設けることにより、半導体パッケージ全体の軽量化を図
ることが可能となる。Therefore, the deformation of the semiconductor package due to the thermal stress, the peeling of the solder ball connecting portion, the occurrence of cracks, and the like are prevented. Further, by providing slits or holes in the reinforcing plate, it is possible to reduce the weight of the entire semiconductor package.
【0012】また、請求項3に係るこの発明の半導体パ
ッケージは、導体パターンを有するテープキャリアと、
上記テープキャリアの一方の面に設けられ上記導体パタ
ーンに導通した複数の電極と、上記テープキャリアの他
方の面上に実装され上記導体パターンに接続された半導
体チップと、上記半導体チップを囲うように上記テープ
キャリアの他方の面上に固定され、上記テープキャリア
の平坦性を維持する補強板と、上記半導体チップに接触
した状態で上記補強板上に固定されたカバープレート
と、を備え、上記補強板は格子状に形成され、温度変化
に起因して発生する熱応力を吸収、拡散することを特徴
としている。According to a third aspect of the present invention, there is provided a semiconductor package comprising: a tape carrier having a conductor pattern;
A plurality of electrodes provided on one surface of the tape carrier and electrically connected to the conductor pattern, a semiconductor chip mounted on the other surface of the tape carrier and connected to the conductor pattern, and surrounding the semiconductor chip. A reinforcing plate fixed on the other surface of the tape carrier to maintain the flatness of the tape carrier, and a cover plate fixed on the reinforcing plate in contact with the semiconductor chip; The plate is formed in a lattice shape, and is characterized by absorbing and diffusing thermal stress generated due to a temperature change.
【0013】更に、請求項4に係るこの発明の半導体パ
ッケージによれば、カバープレートは、温度変化に起因
して発生する熱応力を吸収、拡散する複数のスリット又
は孔を有していることを特徴としている。Further, according to the semiconductor package of the present invention, the cover plate has a plurality of slits or holes for absorbing and diffusing thermal stress generated due to a temperature change. Features.
【0014】上記構成によれば、補強板に加えて、カバ
ープレートに形成されたスリット又は孔によっても熱応
力が吸収、拡散され、熱応力に起因する半導体パッケー
ジの変形、および、半田ボール接続部の剥離、クラック
発生等が一層確実に防止される。According to the above construction, the thermal stress is absorbed and diffused by the slits or holes formed in the cover plate in addition to the reinforcing plate, so that the semiconductor package is deformed due to the thermal stress, and the solder ball connection portion is formed. Peeling, cracks and the like are more reliably prevented.
【0015】[0015]
【発明の実施の形態】以下図面を参照しながら、この発
明の実施の形態に係るBGA型半導体パッケージについ
て詳細に説明する。図1および図2に示すように、BG
A型半導体パッケージは、例えばポリイミドからなる矩
形状のテープキャリア10を有している。テープキャリ
ア10の下面には、多数のパッド12を有する導体パタ
ーン14が形成され、実装面10aを形成している。そ
して、各パッド12には、半田ボール16が半田付けさ
れ半導体パッケージの電極を形成している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a BGA type semiconductor package according to an embodiment of the present invention will be described in detail with reference to the drawings. As shown in FIG. 1 and FIG.
The A-type semiconductor package has a rectangular tape carrier 10 made of, for example, polyimide. A conductive pattern 14 having a large number of pads 12 is formed on the lower surface of the tape carrier 10, and forms a mounting surface 10a. A solder ball 16 is soldered to each pad 12 to form an electrode of a semiconductor package.
【0016】また、テープキャリア10の上面中央に
は、導体パターン14に接続された状態で半導体チップ
18が実装されている。この半導体チップ18およびテ
ープキャリア10は、テープキャリアパッケージとして
構成されている。なお、半導体チップ18の周縁部およ
び底面は封止樹脂21によって封止され、半導体チップ
の接続部が保護されている。At the center of the upper surface of the tape carrier 10, a semiconductor chip 18 is mounted while being connected to the conductor pattern 14. The semiconductor chip 18 and the tape carrier 10 are configured as a tape carrier package. In addition, the peripheral portion and the bottom surface of the semiconductor chip 18 are sealed with the sealing resin 21 to protect the connection portion of the semiconductor chip.
【0017】テープキャリア10の上面には、テープキ
ャリア10の平坦性を維持するための補強板、いわゆる
スティフナ20が接着剤22によって固定されている。
スティフナ20は、例えば、ステンレスにより平坦な板
状に形成されている。On the upper surface of the tape carrier 10, a reinforcing plate for maintaining the flatness of the tape carrier 10, that is, a stiffener 20 is fixed by an adhesive 22.
The stiffener 20 is formed in a flat plate shape from, for example, stainless steel.
【0018】また、スティフナ20は、テープキャリア
10と等しい寸法の矩形状に形成されているとともに、
その中央部には、半導体チップ18よりも大きな外形を
有する矩形状の開口24が形成されている。そして、ス
ティフナ20は、その開口24内に半導体チップ18を
収納した状態で、つまり、半導体チップ18を囲うよう
に、テープキャリア10上に重ねて接着固定されてい
る。また、スティフナ20は、その上面が半導体チップ
18の上面と同一レベルとなるような板厚に形成されて
いる。The stiffener 20 is formed in a rectangular shape having the same size as the tape carrier 10.
At its center, a rectangular opening 24 having an outer shape larger than the semiconductor chip 18 is formed. The stiffener 20 is bonded and fixed on the tape carrier 10 in a state where the semiconductor chip 18 is housed in the opening 24, that is, so as to surround the semiconductor chip 18. The stiffener 20 is formed to have a thickness such that the upper surface thereof is at the same level as the upper surface of the semiconductor chip 18.
【0019】更に、スティフナ20には、複数の屈曲し
たスリット26が形成されている。特に、これらのスリ
ット26は、スティフナ20の内、半導体チップ18か
ら最も離間した部分、つまり、スティフナ20の各角部
に形成されている。そして、これらのスリット26は、
後述するように、半導体パッケージに発生した熱応力を
吸収、拡散するように機能する。Further, a plurality of bent slits 26 are formed in the stiffener 20. In particular, these slits 26 are formed in the stiffener 20 at the most distant portions from the semiconductor chip 18, that is, at each corner of the stiffener 20. And these slits 26
As described later, it functions to absorb and diffuse thermal stress generated in the semiconductor package.
【0020】スティフナ20の上面および半導体チップ
18の上面には、接着剤28によってカバープレート3
0が固定されている。このカバープレート30は、例え
ば銅により、テープキャリア10と等しい寸法の矩形状
に形成され、スティフナ20と整列した状態で、スティ
フナおよび半導体チップ18上に接着固定されている。
そして、カバープレート30は、半導体チップ18から
発生した熱を外部に放熱する機能を有しているととも
に、半導体パッケージ全体を保護する機能を有してい
る。The top surface of the stiffener 20 and the top surface of the semiconductor chip 18 are covered with an adhesive 28 by a cover plate 3.
0 is fixed. The cover plate 30 is formed, for example, of copper into a rectangular shape having the same dimensions as the tape carrier 10, and is adhered and fixed on the stiffener and the semiconductor chip 18 while being aligned with the stiffener 20.
The cover plate 30 has a function of radiating heat generated from the semiconductor chip 18 to the outside and a function of protecting the entire semiconductor package.
【0021】上記のように構成されたBGA型半導体パ
ッケージは、プリント配線板32の実装面上に実装され
る。プリント配線板32は、例えば、ガラスエポキシ樹
脂によって形成された絶縁基板34を有し、絶縁基板3
4の表面には、多数のパッド36を有する図示しない導
体パターンが形成されている。そして、BGA型半導体
パッケージは、半田ボール16を対応するパッド36に
半田付けすることにより、プリント配線板32上に電気
的かつ機械的に接続されている。The BGA type semiconductor package configured as described above is mounted on the mounting surface of the printed wiring board 32. The printed wiring board 32 has an insulating substrate 34 formed of, for example, a glass epoxy resin.
A conductive pattern (not shown) having a large number of pads 36 is formed on the surface of No. 4. The BGA type semiconductor package is electrically and mechanically connected to the printed wiring board 32 by soldering the solder balls 16 to the corresponding pads 36.
【0022】上記構成のBGA型半導体パッケージにお
いて、動作時に半導体チップ18が発熱すると、熱の一
部はカバープレート30を介して外部に放熱される。同
時に、テープキャリア10、スティフナ20、およびカ
バープレート30も加熱されて熱膨張する。その際、こ
れらの部材は互いに熱膨張係数の異なる材料によって形
成されていることから熱膨張量もことなり、BGA型半
導体パッケージには熱応力が発生する。特に、半導体チ
ップ18から最も離間している半導体パッケージの角部
には比較的大きな熱応力が発生する。In the BGA type semiconductor package having the above structure, when the semiconductor chip 18 generates heat during operation, part of the heat is radiated to the outside via the cover plate 30. At the same time, the tape carrier 10, the stiffener 20, and the cover plate 30 are also heated and thermally expanded. At this time, since these members are formed of materials having different thermal expansion coefficients from each other, the amount of thermal expansion also differs, and a thermal stress is generated in the BGA type semiconductor package. In particular, a relatively large thermal stress is generated at the corner of the semiconductor package that is farthest from the semiconductor chip 18.
【0023】しかしながら、本実施の形態に係るBGA
型半導体パッケージによれば、スティフナ20の各角部
には複数のスリット26が形成され、BGA型半導体パ
ッケージに発生した熱応力はこれらのスリット26によ
って吸収、拡散される。そのため、熱応力によるBGA
型パッケージの変形、歪の発生等が低減する。However, the BGA according to the present embodiment
According to the type semiconductor package, a plurality of slits 26 are formed at each corner of the stiffener 20, and the thermal stress generated in the BGA type semiconductor package is absorbed and diffused by these slits 26. Therefore, BGA due to thermal stress
Deformation and distortion of the mold package are reduced.
【0024】従って、各半田ボール16に作用する負荷
が低減し、半田ボール16の接続部、つまり、半田ボー
ル16とテープキャリア10との間の接続部、および半
田ボール16とプリント配線板23との間の接続部、の
剥離や半田ボールにおけるクラックの発生を防止するこ
とができる。Accordingly, the load acting on each solder ball 16 is reduced, and the connection portion of the solder ball 16, that is, the connection portion between the solder ball 16 and the tape carrier 10, and the connection between the solder ball 16 and the printed wiring board 23 are reduced. Of the solder ball and the occurrence of cracks in the solder ball can be prevented.
【0025】これにより、プリント配線板に対するBG
A型半導体パッケージの電気的、機械的な接続の信頼性
を長期間に亙って維持することができる。また、スティ
フナ20に複数のスリット26を設けることにより、B
GA型半導体パッケージ全体の軽量化を図ることができ
る。Thus, the BG for the printed wiring board is
The reliability of the electrical and mechanical connection of the A-type semiconductor package can be maintained for a long time. In addition, by providing a plurality of slits 26 in the stiffener 20,
The weight of the entire GA type semiconductor package can be reduced.
【0026】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、図3に示すように、ステッフナ20に
は、スリットに代えて複数の孔40を設けるようにして
もよく、孔の形状は必要に応じて種々選択可能である。
また、図4に示すように、スティフナ20の多数の孔4
0を全面に亙って均一に形成し、スティフナを格子状と
してもよい。The present invention is not limited to the above-described embodiment, but can be variously modified within the scope of the present invention. For example, as shown in FIG. 3, the stiffener 20 may be provided with a plurality of holes 40 instead of the slits, and the shape of the holes can be variously selected as needed.
Also, as shown in FIG.
0 may be formed uniformly over the entire surface, and the stiffener may be formed in a lattice shape.
【0027】これらの場合においても、上述した実施の
形態と同様に、BGA型パッケージに生じる熱応力を吸
収、拡散することができる。更に、図5に示すように、
スティフナ20のみに限らず、カバープレート30にも
複数のスリット26あるいは孔を設けるようにしてもよ
く、この場合、熱応力の吸収、拡散、およびBGA型半
導体パッケージの軽量化を一層確実に行なうことができ
る。In these cases, as in the above-described embodiment, the thermal stress generated in the BGA type package can be absorbed and diffused. Further, as shown in FIG.
A plurality of slits 26 or holes may be provided not only in the stiffener 20 but also in the cover plate 30. In this case, absorption and diffusion of thermal stress and reduction in the weight of the BGA type semiconductor package are more reliably performed. Can be.
【0028】その他、テープキャリア、スティフナ、カ
バープレートの材質は、上述した実施の形態に限定され
ることなく、必要に応じて種々選択可能である。なお、
図4および図5において、他の構成は図1に示したBG
A型半導体パッケージの構成と同一であり、同一の部分
には同一の参照符号を付してその詳細な説明は省略す
る。In addition, the materials of the tape carrier, the stiffener, and the cover plate are not limited to the above-described embodiments, but can be variously selected as needed. In addition,
4 and FIG. 5, the other configuration is the same as the BG shown in FIG.
The configuration is the same as that of the A-type semiconductor package, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted.
【0029】また、この発明はBGA型半導体パッケー
ジに限らず、例えば、図6に示すように、ピングリッド
アレイ型の半導体パッケージ、あるいは、図7に示すよ
うに、側面から導出した多数の電極を有するクワッドフ
ラッド型の半導体パッケージ等、他のタイプの半導体パ
ッケージに適用することもできる。The present invention is not limited to the BGA type semiconductor package. For example, as shown in FIG. 6, a pin grid array type semiconductor package, or as shown in FIG. The present invention can also be applied to other types of semiconductor packages such as a quad flood type semiconductor package.
【0030】なお、図6に示す半導体パッケージにおい
て、テープキャリア10の各パッド12には、半田ボー
ルに代えて、リードピン44が半田付けされ、テープキ
ャリアの底面からほぼ垂直に突出している。また、図7
に示す半導体パッケージによれば、テープキャリア10
の導体パターン10aの一部がテープキャリアの側縁か
ら導出し、それぞれ電極46を形成している。In the semiconductor package shown in FIG. 6, lead pins 44 are soldered to the respective pads 12 of the tape carrier 10 instead of the solder balls, and project almost vertically from the bottom surface of the tape carrier. FIG.
According to the semiconductor package shown in FIG.
A part of the conductor pattern 10a extends from a side edge of the tape carrier and forms an electrode 46, respectively.
【0031】図6および図7に示す半導体パッケージに
おいて、他の構成は、図1に示したBGA型半導体パッ
ケージの構成と同一であり、同一の部分には同一の参照
符号を付してその詳細な説明は省略する。In the semiconductor package shown in FIGS. 6 and 7, the other structure is the same as the structure of the BGA type semiconductor package shown in FIG. 1, and the same portions are denoted by the same reference characters and are described in detail. Detailed description is omitted.
【0032】[0032]
【発明の効果】以上詳述したように、この発明によれ
ば、スティフナにスリット又は孔を設け、熱応力を吸
収、拡散する構成としたことから、機械的、電気的な接
続の信頼性が高く、長期的な使用の信頼性が向上した半
導体パッケージを提供することができる。また、スティ
フナにスリット又は孔を設けることにより、半導体パッ
ケージ全体の軽量化が可能となる。As described above in detail, according to the present invention, a slit or a hole is provided in the stiffener to absorb and diffuse thermal stress, so that the reliability of mechanical and electrical connection is improved. It is possible to provide a semiconductor package which has high reliability for long-term use. Further, by providing a slit or a hole in the stiffener, the weight of the entire semiconductor package can be reduced.
【図1】この発明の実施の形態に係るBGA型半導体パ
ッケージの分解斜視図。FIG. 1 is an exploded perspective view of a BGA type semiconductor package according to an embodiment of the present invention.
【図2】上記BGA型半導体パッケージの断面図。FIG. 2 is a sectional view of the BGA type semiconductor package.
【図3】複数の孔を備えたスティフナを示す斜視図。FIG. 3 is a perspective view showing a stiffener having a plurality of holes.
【図4】この発明の他の実施の形態に係るBGA型半導
体パッケージの分解斜視図。FIG. 4 is an exploded perspective view of a BGA type semiconductor package according to another embodiment of the present invention.
【図5】この発明の更に他の実施の形態に係るBGA型
半導体パッケージの分解斜視図。FIG. 5 is an exploded perspective view of a BGA type semiconductor package according to still another embodiment of the present invention.
【図6】この発明の他の実施の形態に係る半導体パッケ
ージの断面図。FIG. 6 is a sectional view of a semiconductor package according to another embodiment of the present invention.
【図7】この発明の更に他の実施の形態に係る半導体パ
ッケージの断面図。FIG. 7 is a sectional view of a semiconductor package according to still another embodiment of the present invention.
10…テープキャリア 10a…実装面 12…パッド 12a…実装面 14…導体パターン 16…半田ボール 18…半導体チップ 20…スティフナ 26…スリット 30…カバープレート 32…プリント配線板 40…孔 DESCRIPTION OF SYMBOLS 10 ... Tape carrier 10a ... Mounting surface 12 ... Pad 12a ... Mounting surface 14 ... Conductor pattern 16 ... Solder ball 18 ... Semiconductor chip 20 ... Stiffener 26 ... Slit 30 ... Cover plate 32 ... Printed wiring board 40 ... Hole
Claims (5)
と、 上記テープキャリアの一方の面に設けられ上記導体パタ
ーンに導通した複数の電極と、 上記テープキャリアの他方の面上に実装され上記導体パ
ターンに接続された半導体チップと、 上記半導体チップを囲うように上記テープキャリアの他
方の面上に固定され、上記テープキャリアの平坦性を維
持する補強板と、 上記半導体チップに接触した状態で上記補強板上に固定
されたカバープレートと、を備え、 上記補強板には、温度変化に起因して発生する熱応力を
吸収、拡散する複数のスリット又は孔が形成されている
ことを特徴とする半導体パッケージ。A tape carrier having a conductor pattern; a plurality of electrodes provided on one surface of the tape carrier and electrically connected to the conductor pattern; and a plurality of electrodes mounted on the other surface of the tape carrier. A connected semiconductor chip, a reinforcing plate fixed on the other surface of the tape carrier so as to surround the semiconductor chip, and maintaining a flatness of the tape carrier; and a reinforcing plate in contact with the semiconductor chip. A cover plate fixed thereon, wherein the reinforcing plate is formed with a plurality of slits or holes for absorbing and diffusing thermal stress generated due to a temperature change. .
ープレートは、ほぼ等しい寸法を有する矩形状に形成さ
れ、上記スリット又は孔は、上記補強板の角部に形成さ
れていることを特徴とする請求項1に記載の半導体パッ
ケージ。2. The tape carrier, the reinforcing plate, and the cover plate are formed in a rectangular shape having substantially equal dimensions, and the slit or hole is formed at a corner of the reinforcing plate. The semiconductor package according to claim 1.
ーンに導通した複数の電極と、 上記テープキャリアの他方の面上に実装され上記導体パ
ターンに接続された半導体チップと、 上記半導体チップを囲うように上記テープキャリアの他
方の面上に固定され、上記テープキャリアの平坦性を維
持する補強板と、 上記半導体チップに接触した状態で上記補強板上に固定
されたカバープレートと、を備え、 上記補強板は格子状に形成され、温度変化に起因して発
生する熱応力を吸収、拡散することを特徴とする半導体
パッケージ。3. A tape carrier having a conductor pattern, a plurality of electrodes provided on one surface of the tape carrier and electrically connected to the conductor pattern, and connected to the conductor pattern mounted on the other surface of the tape carrier. A semiconductor chip, a reinforcing plate fixed on the other surface of the tape carrier so as to surround the semiconductor chip, and maintaining the flatness of the tape carrier; and a reinforcing plate in contact with the semiconductor chip. And a cover plate fixed to the semiconductor package, wherein the reinforcing plate is formed in a lattice shape, and absorbs and diffuses thermal stress generated due to a temperature change.
て発生する熱応力を吸収、拡散する複数のスリット又は
孔を有していることを特徴とする請求項1ないし3のい
ずれか1項に記載の半導体パッケージ。4. The cover plate according to claim 1, wherein said cover plate has a plurality of slits or holes for absorbing and diffusing thermal stress generated due to a temperature change. A semiconductor package according to claim 1.
ーンとを有するテープキャリアと、 上記電極に取り付けられた複数の半田ボールと、 上記テープキャリアの他方の面上に実装され上記配線パ
ターンに接続された半導体チップと、 上記半導体チップを囲うように上記テープキャリアの他
方の面上に固定され、上記テープキャリアの平坦性を維
持する補強板と、 上記半導体チップに接触した状態で上記補強板上に固定
されたカバープレートと、を備え、 上記補強板には、温度変化に起因して発生する熱応力を
吸収、拡散する複数のスリット又は孔が形成されている
ことを特徴とする半導体パッケージ。5. A tape carrier having a mounting surface on which a plurality of electrodes are formed and a wiring pattern; a plurality of solder balls attached to the electrodes; and a wiring pattern mounted on the other surface of the tape carrier. A semiconductor chip connected to the semiconductor chip; a reinforcing plate fixed on the other surface of the tape carrier so as to surround the semiconductor chip; and a reinforcing plate for maintaining the flatness of the tape carrier; and the reinforcing member in contact with the semiconductor chip. And a cover plate fixed on the plate, wherein the reinforcing plate has a plurality of slits or holes formed therein for absorbing and diffusing thermal stress generated due to a temperature change. package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200287A JPH1050877A (en) | 1996-07-30 | 1996-07-30 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200287A JPH1050877A (en) | 1996-07-30 | 1996-07-30 | Semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1050877A true JPH1050877A (en) | 1998-02-20 |
Family
ID=16421812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8200287A Pending JPH1050877A (en) | 1996-07-30 | 1996-07-30 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1050877A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6391422B1 (en) | 1998-12-02 | 2002-05-21 | Ngk Spark Plug Co., Ltd. | Wiring substrate and stiffener therefor |
US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
JP2007299887A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Substrate for mounting semiconductor integrated circuit element, and semiconductor device |
WO2008117434A1 (en) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | Semiconductor part, and semiconductor part manufacturing method |
JP2009081357A (en) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2009117703A (en) * | 2007-11-08 | 2009-05-28 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2009130054A (en) * | 2007-11-21 | 2009-06-11 | Shinko Electric Ind Co Ltd | Wiring substrate and its manufacturing method |
-
1996
- 1996-07-30 JP JP8200287A patent/JPH1050877A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6391422B1 (en) | 1998-12-02 | 2002-05-21 | Ngk Spark Plug Co., Ltd. | Wiring substrate and stiffener therefor |
US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
JP2007299887A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Substrate for mounting semiconductor integrated circuit element, and semiconductor device |
WO2008117434A1 (en) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | Semiconductor part, and semiconductor part manufacturing method |
US7999374B2 (en) | 2007-03-27 | 2011-08-16 | Fujitsu Limited | Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same |
US20110254149A1 (en) * | 2007-03-27 | 2011-10-20 | Fujitsu Limited | Semiconductor component and manufacturing method of semiconductor component |
JP5126219B2 (en) * | 2007-03-27 | 2013-01-23 | 富士通株式会社 | Semiconductor component and method for manufacturing semiconductor component |
US8421219B2 (en) | 2007-03-27 | 2013-04-16 | Fujitsu Limited | Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same |
JP2009081357A (en) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2009117703A (en) * | 2007-11-08 | 2009-05-28 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same |
JP2009130054A (en) * | 2007-11-21 | 2009-06-11 | Shinko Electric Ind Co Ltd | Wiring substrate and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0594395B1 (en) | Semiconductor power module | |
US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
US6084297A (en) | Cavity ball grid array apparatus | |
US5835355A (en) | Tape ball grid array package with perforated metal stiffener | |
US6205028B1 (en) | Circuit substrate including printed circuit board having heat-shielding portion | |
US5153379A (en) | Shielded low-profile electronic component assembly | |
US6002169A (en) | Thermally enhanced tape ball grid array package | |
KR20080014004A (en) | Interposer and semiconductor device | |
JP2008091714A (en) | Semiconductor device | |
US6130477A (en) | Thin enhanced TAB BGA package having improved heat dissipation | |
JP2006339596A (en) | Interposer and semiconductor device | |
US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
JPH1050877A (en) | Semiconductor package | |
US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
KR100302973B1 (en) | Circuit substrate including printed circuit board having heat-shielding portion | |
JP3460559B2 (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JPH11163494A (en) | Mounting method of surface-mounting device, mounting structure of bga package and electronic device | |
JPH1167947A (en) | Surface mounting method of hybrid integrated circuit device, hybrid integrated circuit device and hybrid integrated circuit device package | |
JP3587043B2 (en) | BGA type semiconductor device and stiffener used for the device | |
US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
JP2817712B2 (en) | Semiconductor device and mounting method thereof | |
JP2000156460A (en) | Semiconductor device | |
JPH09331004A (en) | Semiconductor device | |
JP2612455B2 (en) | Substrate for mounting semiconductor elements | |
JP3328146B2 (en) | Semiconductor device |