JPH10308380A - Recessed part formation method by etching processing - Google Patents
Recessed part formation method by etching processingInfo
- Publication number
- JPH10308380A JPH10308380A JP11671197A JP11671197A JPH10308380A JP H10308380 A JPH10308380 A JP H10308380A JP 11671197 A JP11671197 A JP 11671197A JP 11671197 A JP11671197 A JP 11671197A JP H10308380 A JPH10308380 A JP H10308380A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- recess
- wafer
- speed
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Weting (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、化合物半導体等の
所定の被処理体の表面に凹所を形成するためのエッチン
グ方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method for forming a recess on the surface of a predetermined object such as a compound semiconductor.
【0002】[0002]
【従来の技術】例えば、発光ダイオードや半導体レーザ
等の半導体デバイスを製造するに際しては、点光源とす
るための電流狭窄構造や発光出力を高めるためのメサ構
造(台形形状)等を形成する目的で、エピタキシャル・
ウェハ(以下、単にウェハという)の一部を除去して表
面を所定形状に加工するエッチング処理が施される。こ
のような目的で為されるエッチング処理には種々の方法
があるが、エッチング液を用いるウェット・エッチング
方法が量産性および製造コストの面で有利とされる。以
下、本願において単に「エッチング」というときはウェ
ット・エッチングを意味するものとする。2. Description of the Related Art For example, in manufacturing a semiconductor device such as a light emitting diode or a semiconductor laser, a current confinement structure for forming a point light source and a mesa structure (trapezoidal shape) for increasing a light emission output are formed. , Epitaxial
An etching process for removing a part of a wafer (hereinafter, simply referred to as a wafer) and processing the surface into a predetermined shape is performed. There are various methods for the etching treatment performed for such a purpose, and a wet etching method using an etching solution is advantageous in terms of mass productivity and manufacturing cost. Hereinafter, the term “etching” in the present application means wet etching.
【0003】[0003]
【発明が解決しようとする課題】上記のウェット・エッ
チングによって凹所を形成する処理は、例えば、図1
(a) 〜(c) に示される工程に従って施される。すなわ
ち、先ず、図1(a) に示されるようにウェハ10の表面
にレジスト(フォトレジスト)12を所定パターンで形
成する。なお、ウェハ10は、一般に半導体素子の所定
の機能が得られるように複数種類の化合物半導体が順次
エピタキシャル成長させられて積層されて構成されてい
るが、図においては化合物半導体相互の境界は省略され
ている。次いで、ウェハ10の表層部を構成する化合物
半導体の種類毎に定められるエッチング液(エッチャン
ト)によって表面14側からエッチング処理する。これ
により、図1(b) に示されるようにウェハ10の表面1
4側の部分のうちレジスト12が設けられていない一部
が専ら腐食させられて除去され、凹所16が形成され
る。このようにして所定形状の凹所16が形成された
後、レジスト剥離液を用いて図1(c) に示されるように
レジスト12が除去される。なお、例えば、ウェハ10
の表層部がGaAs系化合物半導体から構成される場合に
は、ウェハ10をエッチングするためのエッチング液と
してクエン酸−過酸化水素系エッチャント等が好適に用
いられる。The process of forming a recess by the above-mentioned wet etching is described in, for example, FIG.
It is performed according to the steps shown in (a) to (c). That is, first, a resist (photoresist) 12 is formed in a predetermined pattern on the surface of the wafer 10 as shown in FIG. In general, the wafer 10 is formed by sequentially epitaxially growing and stacking a plurality of types of compound semiconductors so as to obtain a predetermined function of a semiconductor element. However, in the drawing, boundaries between compound semiconductors are omitted. I have. Next, the wafer 10 is etched from the surface 14 side with an etchant (etchant) determined for each type of compound semiconductor constituting the surface layer portion. As a result, as shown in FIG.
A part of the four-side part where the resist 12 is not provided is exclusively corroded and removed, and a recess 16 is formed. After the recess 16 having a predetermined shape is formed in this manner, the resist 12 is removed using a resist stripper as shown in FIG. Note that, for example, the wafer 10
When the surface layer is made of a GaAs-based compound semiconductor, a citric acid-hydrogen peroxide-based etchant or the like is preferably used as an etchant for etching the wafer 10.
【0004】ところで、上記の図1(b) に示されるエッ
チング処理工程においては、表面14に垂直な方向の腐
食の進行に伴って凹所16の側面18が露出させられる
と、その側面18を後退させる横方向にも腐食が進行す
るサイドエッチング或いはアンダカットと称される現象
が生じる。このため、レジスト12に覆われた位置にお
いてもウェハ10が部分的に腐食させられることから、
図1(b) に示されるように、エッチング処理によって形
成される凹所16の開口面積はレジスト12の開口面積
よりも大きくなる。In the etching process shown in FIG. 1 (b), when the side surface 18 of the recess 16 is exposed with the progress of corrosion in the direction perpendicular to the surface 14, the side surface 18 is removed. A phenomenon referred to as side etching or undercut in which corrosion progresses in the lateral direction of retreat occurs. Therefore, the wafer 10 is partially corroded even at the position covered with the resist 12,
As shown in FIG. 1B, the opening area of the recess 16 formed by the etching process is larger than the opening area of the resist 12.
【0005】しかしながら、化合物半導体は、一般に結
晶方向によってエッチング速度が異なる異方性を有して
いる。そのため、横方向のエッチング速度が垂直方向の
エッチング速度以上の方向(順メサ方向)では表面14
側ほどサイドエッチングが大きくなることから、その横
方向に垂直な断面形状が図2(a) に示されるように順メ
サ(台形)形状に形成される一方、横方向のエッチング
速度が垂直方向のエッチング速度よりも低い方向(逆メ
サ方向)では内部側ほどサイドエッチングが大きくなる
ことから、その横方向に垂直な断面形状が図2(b) に示
されるように逆メサ(逆台形)形状に形成されるという
問題がある。例えば、結晶表面14が(100)面であ
るGaAs系化合物半導体においては、下記外1に示す方向
が図2(a) における横方向である順メサ方向となり、
[011]方向が図2(b) における横方向である逆メサ
方向となる。このような逆メサ形状が形成されると、図
1(d) に示されるように、ウェハ10の表面14にその
酸化を抑制する等の目的でパッシベーション膜20を設
ける場合においては、側面18においてパッシベーショ
ン膜20が途切れて凹所16表面を含めた表面14全体
を覆うことが困難になり、凹所16の直下に電流狭窄構
造を形成する場合には、その底面近傍に電流が集中して
劣化し易くなる等の不都合が生じるのである。なお、図
2において一点鎖線は後工程において個々に分割される
素子相互の境界を例示したものであり、この場合は結果
として凸所を備えた素子が製造されるが、図1のように
凹所16を備えた素子を製造する場合にはそれらの中間
位置でウェハ10が分割される。すなわち、図1はエッ
チング工程をウェハ10に形成される一つの素子につい
て示したものである。したがって、上記の「凹所形成処
理」は、図1に示されるように凹所を備えた素子等を製
造する場合のエッチング処理だけでなく、図2に示され
るように結果として凸所を備えた素子等を製造するため
に個々の素子等に分離する前のウェハ等に凹所を形成す
るエッチング処理ということもできる。However, compound semiconductors generally have anisotropy in which the etching rate varies depending on the crystal direction. Therefore, in the direction where the etching rate in the lateral direction is higher than the etching rate in the vertical direction (forward mesa direction), the surface 14
Since the side etching becomes larger on the side, the cross-sectional shape perpendicular to the lateral direction is formed in a forward mesa (trapezoidal) shape as shown in FIG. 2A, while the etching rate in the lateral direction is In the direction lower than the etching rate (inverted mesa direction), the side etching becomes larger toward the inner side, so that the cross-sectional shape perpendicular to the lateral direction becomes an inverted mesa (inverted trapezoidal) shape as shown in FIG. 2 (b). There is a problem of formation. For example, in a GaAs-based compound semiconductor in which the crystal surface 14 is a (100) plane, the direction shown in (1) below is the forward mesa direction which is the lateral direction in FIG.
The [011] direction is the reverse mesa direction which is the horizontal direction in FIG. When such an inverted mesa shape is formed, as shown in FIG. 1 (d), when the passivation film 20 is provided on the surface 14 of the wafer 10 for the purpose of suppressing its oxidation, etc. When the passivation film 20 is interrupted and it is difficult to cover the entire surface 14 including the surface of the recess 16, when a current confinement structure is formed immediately below the recess 16, current concentrates near the bottom surface of the recess 16 and deteriorates. This causes inconveniences such as easy operation. In FIG. 2, the dashed line is an example of the boundary between the elements that are individually divided in a later process. In this case, an element having a convex portion is produced as a result, but as shown in FIG. In the case of manufacturing a device having a place 16, the wafer 10 is divided at an intermediate position between them. That is, FIG. 1 shows the etching process for one element formed on the wafer 10. Therefore, the above-mentioned “recess forming process” includes not only an etching process for manufacturing an element or the like having a recess as shown in FIG. 1 but also a convex portion as a result as shown in FIG. It can also be referred to as an etching process for forming a recess in a wafer or the like before being separated into individual elements or the like in order to manufacture a device or the like that has been manufactured.
【外1】 [Outside 1]
【0006】なお、エッチング速度に関して等方性を有
するアルミナ等の多結晶体をエッチング処理する場合に
おいては、上記のような横方向のエッチング速度が低い
ことに起因する逆メサ形状は形成されない。しかしなが
ら、このような等方性材料においては、垂直方向と横方
向のエッチング速度が同様であることに起因して、図6
(b) に示されるように腐食形成される凹所22の側面が
底面から連続する円弧状を成し、その側面の上端が表面
24と垂直を成す。そのため、例えば表面24上に更に
成膜すると凹所22と表面24との境界部にボイドが生
じ得ることから、このようなエッチング処理においても
順メサ形状が形成されることが望ましいのである。When a polycrystalline material such as alumina having an isotropic etching rate is etched, an inverted mesa shape due to a low lateral etching rate is not formed. However, in such an isotropic material, the etching rate in the vertical direction and the etching rate in the horizontal direction are the same, so that FIG.
As shown in (b), the side surface of the recess 22 formed by corrosion is formed in a continuous arc shape from the bottom surface, and the upper end of the side surface is perpendicular to the surface 24. Therefore, for example, if a film is further formed on the surface 24, a void may be generated at a boundary portion between the recess 22 and the surface 24. Therefore, it is desirable that a normal mesa shape is formed even in such an etching process.
【0007】本発明は、以上の事情を背景として為され
たものであって、その目的は、好適に順メサ形状を得る
ことが可能なエッチング処理による凹所形成方法を提供
することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of forming a concave portion by an etching process capable of suitably obtaining a normal mesa shape.
【0008】[0008]
【課題を解決するための手段】斯かる目的を達成するた
め、本発明の要旨とするところは、所定の被処理体を表
面からエッチング処理してその表面に凹所を形成する方
法であって、(a) 所定のエッチング液によるエッチング
速度に関して、前記被処理体の前記表面に沿った横方向
に進行するサイドエッチングの速度のうち所定方向のも
のよりも高いサイドエッチング速度を有する高速腐食層
をその表面上に形成する高速腐食層形成工程と、(b) 前
記所定のエッチング液で実質的に腐食されないレジスト
をその高速腐食層上に所定パターンで形成するレジスト
形成工程と、(c) 前記所定のエッチング液によって前記
表面側からエッチング処理するエッチング工程とを、含
むことにある。SUMMARY OF THE INVENTION In order to achieve the above object, the gist of the present invention is a method of forming a recess in a surface by etching a predetermined object to be processed from the surface. (A) with respect to an etching rate by a predetermined etching solution, a high-speed corrosion layer having a side etching rate higher than that in a predetermined direction among side etching rates that progress in a lateral direction along the surface of the object to be processed. (B) a resist forming step of forming a resist that is not substantially corroded by the predetermined etching solution in a predetermined pattern on the high speed corrosion layer; An etching step of performing an etching process from the front side with the etching solution.
【0009】[0009]
【発明の効果】このようにすれば、被処理体の表面に凹
所を形成するに際しては、高速腐食層形成工程におい
て、所定のエッチング液によるエッチング速度に関し
て、その被処理体の表面に沿った横方向に進行するサイ
ドエッチングの速度のうち所定方向のものよりも高いサ
イドエッチング速度を有する高速腐食層が表面に形成さ
れ、次いでレジスト形成工程において、その所定のエッ
チング液で実質的に腐食されないレジストが高速腐食層
上に所定パターンで形成され、その後、エッチング工程
において、その所定のエッチング液によって表面側から
エッチング処理される。そのため、上記所定の横方向に
おいては、エッチング工程における高速腐食層のサイド
エッチングの進行速度が被処理体のサイドエッチングの
進行速度よりも高くなることから、その被処理体に形成
される凹所の側面に先んじて高速腐食層が除去されて後
退させられる。したがって、その高速腐食層が除去され
た部分では、その被処理体の表面がエッチング液に曝さ
れていることから表面に垂直な方向にも腐食が進むこと
となるため、実質的にサイドエッチングの速度が表面側
ほど高められる。これにより、エッチング処理によって
凹所を形成するに際して、横方向のエッチング速度が低
いことに起因する逆メサ形状の形成が抑制され、且つ凹
所側面の傾斜角度が緩やかに制御されるため、好適に順
メサ形状を備えた凹所が得られる。In this way, when forming a recess on the surface of the object to be processed, the etching rate of the predetermined etching solution along the surface of the object to be processed in the high-speed corrosion layer forming step is reduced. A resist which is not substantially corroded by a predetermined etching solution in a resist forming step, in which a high-speed corrosion layer having a side etching rate higher than that in a predetermined direction among side etching rates progressing in a lateral direction is formed on the surface. Is formed in a predetermined pattern on the high-speed corrosion layer, and then, in an etching step, is etched from the surface side by the predetermined etching solution. Therefore, in the above-described predetermined lateral direction, the speed of the side etching of the high-speed corroded layer in the etching step is higher than the speed of the side etching of the object to be processed. Prior to the sides, the fast corrosion layer is removed and retracted. Therefore, in the portion where the high-speed corrosion layer has been removed, the surface of the object to be processed is exposed to the etching solution, so that the corrosion proceeds in a direction perpendicular to the surface, so that the side etching is substantially performed. The speed is increased toward the surface. Thereby, when forming the recess by the etching process, the formation of the inverted mesa shape due to the low etching rate in the lateral direction is suppressed, and the inclination angle of the side surface of the recess is moderately controlled. A recess with a regular mesa shape is obtained.
【0010】[0010]
【発明の他の態様】ここで、好適には、前記高速腐食層
は、前記所定のエッチング液によるエッチング速度に関
して、前記被処理体のサイドエッチング速度のうちの最
低値よりも高いサイドエッチング速度を有するものであ
る。このようにすれば、少なくとも一部の横方向におい
て被処理体よりも高速腐食層のサイドエッチング速度が
高くされているため、その方向において凹所の側面に先
んじて高速腐食層が後退させられて被処理体の表面が露
出させられ、実質的にサイドエッチング速度が表面側ほ
ど高められることに基づいて逆メサ形状の形成が抑制さ
れる。In another embodiment of the present invention, the high-rate corrosion layer preferably has a side etching rate higher than a minimum value among side etching rates of the object to be processed with respect to an etching rate by the predetermined etching solution. Have With this configuration, since the side etching rate of the high-speed corrosion layer is higher than that of the object to be processed in at least a part of the lateral direction, the high-speed corrosion layer is retreated before the side surface of the recess in that direction. The surface of the object is exposed, and the formation of the inverted mesa shape is suppressed based on the fact that the side etching rate is substantially increased toward the surface.
【0011】また、好適には、前記高速腐食層は、前記
所定のエッチング液によるエッチング速度に関して、前
記被処理体の前記表面に垂直な方向に進行する垂直エッ
チング速度よりも高いサイドエッチング速度を有するも
のである。このようにすれば、被処理体のサイドエッチ
ング速度が垂直エッチング速度よりも低いことに起因し
て逆メサ形状が形成され得る方向においては、高速腐食
層がサイドエッチングにより除去されて凹所の側面に先
んじて後退させられ、被処理体の表面が露出させられて
実質的にサイドエッチング速度が表面側ほど高められる
ことに基づき、逆メサ形状の形成が抑制される。したが
って、全方向において順メサ形状を備えた凹所が好適に
得られる。Preferably, the high-speed corrosion layer has a side etching rate higher than a vertical etching rate that progresses in a direction perpendicular to the surface of the workpiece with respect to an etching rate by the predetermined etching solution. Things. With this configuration, in the direction in which the inverted mesa shape can be formed due to the side etching rate of the object to be processed being lower than the vertical etching rate, the high-speed corroded layer is removed by the side etching and the side face of the recess is formed. As the surface of the object is exposed and the side etching rate is substantially increased toward the surface side, the formation of the inverted mesa shape is suppressed. Therefore, a recess having a forward mesa shape in all directions can be suitably obtained.
【0012】なお、被処理体のサイドエッチング速度が
全方向において垂直エッチング速度よりも高い場合に
は、高速腐食層を設けなくとも全方向において順メサ形
状が得られるが、順メサ方向においては、高速腐食層が
設けられることによりサイドエッチング速度が表面側ほ
ど高められることによって、凹所を構成する斜面の傾斜
角度が緩くなるという効果が得られる。すなわち、エッ
チング処理によって凹所を形成するに際して、所望の傾
斜角度の斜面を備えた凹所が得られるという利点があ
る。因みに、化合物半導体に凹所を形成する場合におい
て、パッシベーション膜等の連続性を高めるためには、
その凹所を構成する斜面の傾斜角度が可及的に緩やかに
されることが望ましいのである。When the side etching rate of the object to be processed is higher than the vertical etching rate in all directions, a forward mesa shape can be obtained in all directions without providing a high-speed corroding layer. By providing the high-speed corrosion layer, the side etching rate is increased toward the surface side, so that the effect of reducing the inclination angle of the slope forming the recess is obtained. That is, there is an advantage that a recess having a slope with a desired inclination angle can be obtained when the recess is formed by the etching process. Incidentally, in the case of forming a recess in a compound semiconductor, in order to increase continuity of a passivation film, etc.,
It is desirable that the inclination angle of the slope forming the recess be made as gentle as possible.
【0013】また、好適には、前記被処理体は、結晶方
向によって前記所定のエッチング液によるエッチング速
度が異なる単結晶から成るものであり、前記所定方向
は、前記サイドエッチングの速度が前記表面に垂直な方
向のエッチング速度よりも低い方向である。このように
すれば、被処理体が異方性を有する単結晶から成る場合
においても、高速腐食層のエッチング速度がサイドエッ
チングの速度のうち垂直方向のエッチング速度よりも低
い方向のものよりも高くされる。そのため、そのサイド
エッチングの速度が低い方向において高速腐食層が凹所
側面に先んじて後退させられることから、それにより被
処理体の表面が新たに露出させられた部分では垂直方向
にも腐食が進行して実質的にその方向のサイドエッチン
グの速度が表面側ほど高められ、順メサ形状を備えた凹
所が形成される。Preferably, the object to be processed is made of a single crystal in which an etching rate of the predetermined etching solution is different depending on a crystal direction. The direction is lower than the etching rate in the vertical direction. In this way, even when the object to be processed is made of anisotropic single crystal, the etching rate of the high-speed corrosion layer is higher than that of the side etching rate in the direction lower than the vertical etching rate. Be killed. Therefore, in the direction where the side etching speed is low, the high-speed corrosion layer is retreated before the side surface of the recess. As a result, the side etching speed in the direction substantially increases toward the surface, and a recess having a forward mesa shape is formed.
【0014】また、好適には、前記被処理体はGaAs系化
合物半導体であり、前記高速腐食層は二酸化珪素(Si
O2)から成るものである。このようにすれば、GaAs系化
合物半導体は一般に順メサ方向と逆メサ方向とを有する
異方性を備えたものであるが、その逆メサ方向において
も高速腐食層の後退に基づいて好適に順メサ形状が形成
される。この場合において、その高速腐食層が弗酸(H
F)等で容易に腐食される二酸化珪素から構成されてい
るが、弗酸等はGaAs系化合物半導体を殆ど腐食しないこ
とから、前記所定のエッチング液として弗酸等を含むも
のを用いることにより、容易に、その高速腐食層のエッ
チング速度を被処理体のサイドエッチングの速度よりも
十分に高くすることができる。Preferably, the object to be processed is a GaAs-based compound semiconductor, and the rapid corrosion layer is made of silicon dioxide (Si).
O 2 ). In this way, the GaAs-based compound semiconductor generally has anisotropy having a forward mesa direction and a reverse mesa direction. A mesa shape is formed. In this case, the rapid corrosion layer is made of hydrofluoric acid (H
F) is composed of silicon dioxide which is easily corroded by, for example, hydrofluoric acid hardly corrodes the GaAs-based compound semiconductor. It is possible to easily make the etching rate of the high-speed corrosion layer sufficiently higher than the side etching rate of the object to be processed.
【0015】また、好適には、前記高速腐食層形成工程
は、前記被処理体の表面全体に前記高速腐食層を形成す
るものであり、前記凹所形成方法は、前記エッチング工
程に先立って、その高速腐食層は腐食するが前記被処理
体を実質的に腐食しない他のエッチング液を用いて、前
記レジストのパターンに従ってその高速腐食層を除去し
てその被処理体の表面を露出させる高速腐食層パターニ
ング工程を更に含むものである。このようにすれば、エ
ッチング工程に先立って高速腐食層も所定パターンに形
成されていることから、そのエッチング工程においては
直ちに被処理体がエッチング液で腐食させられるため、
エッチング制御が一層容易になる。Preferably, the step of forming a high-speed corrosion layer includes forming the high-speed corrosion layer on the entire surface of the object to be processed. Using another etching solution that corrodes the high-speed corrosion layer but does not substantially corrode the object, the high-speed corrosion is performed by removing the high-speed corrosion layer according to the pattern of the resist and exposing the surface of the object. It further includes a layer patterning step. With this configuration, since the high-speed corrosion layer is also formed in a predetermined pattern prior to the etching step, the workpiece is immediately corroded by the etchant in the etching step.
Etching control becomes easier.
【0016】[0016]
【発明の実施の形態】以下、本発明の一実施例を図面を
参照して詳細に説明する。なお、以下の説明において各
部の寸法比等は必ずしも正確に描かれていない。Embodiments of the present invention will be described below in detail with reference to the drawings. In the following description, the dimensional ratios and the like of each part are not necessarily drawn accurately.
【0017】図3(a) は、本発明の一実施例の凹所形成
方法を利用して製造された微小な発光径を備えた点光源
発光ダイオード(以下、LEDという)30の要部を模
式的に示す図であり、図3(b) は、LED30の平面図
である。LED30は、例えばn-GaAs化合物半導体やn-
AlGaAs化合物半導体等から成る基板上に、よく知られた
液相成長(Liquid Phase Epitaxy)法や有機金属化学気
相成長(Metal-Organic Chemical Vapor Deposition )
法等によってGaAs化合物半導体やAlGaAs化合物半導体等
から成るクラッド層や活性層等が順次結晶成長させられ
ることにより形成されたエピタキシャル・ウェハから成
る半導体素子部32と、その半導体素子部32の上面3
4に固着された上部電極36および図示しない下面に固
着された下部電極と、上部電極36および半導体素子部
32の上面34の一部を覆って設けられたパッシベーシ
ョン膜38とを備えたものである。FIG. 3 (a) shows a main part of a point light source light emitting diode (hereinafter, referred to as LED) 30 having a small light emitting diameter manufactured by using the recess forming method according to one embodiment of the present invention. FIG. 3B is a plan view schematically showing the LED 30. The LED 30 is, for example, an n-GaAs compound semiconductor or an n-
Well-known liquid phase growth (Liquid Phase Epitaxy) and metal-organic chemical vapor deposition (Metal-Organic Chemical Vapor Deposition) on substrates made of AlGaAs compound semiconductors, etc.
A semiconductor element portion 32 composed of an epitaxial wafer formed by sequentially growing a cladding layer and an active layer of a GaAs compound semiconductor, an AlGaAs compound semiconductor, and the like by a crystal method, and an upper surface 3 of the semiconductor element portion 32
4 and a lower electrode fixed to a lower surface (not shown), and a passivation film 38 provided to cover the upper electrode 36 and a part of the upper surface 34 of the semiconductor element portion 32. .
【0018】上記半導体素子部32は、例えば、発光層
として機能する活性層を含むp型領域32a、その上側
に形成された電流阻止層として機能するn型領域32
b、および更にその上側に形成されたn型領域32cを
備えている。これら各領域のうち最上部を構成するn型
領域32cは、例えば厚さが3(μm)程度であって全体が
n-GaAs化合物半導体から構成されたものであるが、その
一部が厚さ方向の全体に亘って略逆円錐台状に除去され
ている。このため、半導体素子部32の上面34には、
直径が開口部で160(μm)程度、底部で150(μm)程度であ
って開口側(すなわち上面34側)に向かう斜面を備え
た順メサ形状の凹所40が形成されており、前記のパッ
シベーション膜38はこの凹所40を含む上面34の形
状に倣って設けられている。また、半導体素子部32に
は、上面34側からn型領域32cの厚みよりも小さく
且つn型領域32bの厚みよりも大きい深さに、例えば
p型のドーパントである亜鉛(Zn)等の不純物が高濃度
で拡散された拡散部42が設けられており、図の斜線部
分においてn型領域32b、n型領域32cの一部がp
型に反転させられている。これにより、半導体素子部3
2には、その斜線で示される反転領域を通る経路のみで
通電させられる電流狭窄構造が形成されていることか
ら、上面34の一部の領域である凹所40内のみから発
光させられるため、発光径が微小となっているのであ
る。すなわち、凹所40は、LED30の発光窓として
機能する。The semiconductor element portion 32 includes, for example, a p-type region 32a including an active layer functioning as a light emitting layer, and an n-type region 32 formed as a current blocking layer formed thereon.
b, and an n-type region 32c formed thereover. The n-type region 32c constituting the uppermost portion of each of these regions has a thickness of, for example, about 3 (μm), and
Although it is composed of an n-GaAs compound semiconductor, a part thereof is removed in a substantially inverted truncated cone shape over the entire thickness direction. For this reason, on the upper surface 34 of the semiconductor element portion 32,
A regular mesa-shaped recess 40 having a diameter of about 160 (μm) at the opening and about 150 (μm) at the bottom and having a slope facing the opening side (ie, the upper surface 34 side) is formed. The passivation film 38 is provided according to the shape of the upper surface 34 including the recess 40. Further, the semiconductor element portion 32 has an impurity such as zinc (Zn) which is a p-type dopant, for example, having a depth smaller than the thickness of the n-type region 32c and larger than the thickness of the n-type region 32b from the upper surface 34 side. Is provided at a high concentration, and a part of the n-type region 32b and the n-type region 32c is
It has been flipped to a mold. Thereby, the semiconductor element portion 3
2 has a current constriction structure in which a current is passed only through a path passing through the inversion region indicated by the diagonal line, so that light is emitted only from the recess 40 which is a partial region of the upper surface 34. The emission diameter is very small. That is, the recess 40 functions as a light emitting window of the LED 30.
【0019】また、前記パッシベーション膜38は、例
えば窒化珪素(Si3N4 )から成るものであり、例えば化
学気相成長(CVD)法やスパッタ法等によって0.1(μ
m)程度の厚さに設けられている。また、前記上部電極3
6は、例えば0.5(μm)程度の厚さであって、凹所40内
を除く周縁部に半導体素子部32側から順にAu-Zn 合金
およびAuが積層されて構成されたオーミック電極であ
る。なお、図において44は上部電極36に通電するた
めの電極リードであり、パッシベーション膜38が部分
的に設けられていない矩形範囲内においてワイヤボンデ
ィング等によって上部電極36に固着されている。The passivation film 38 is made of, for example, silicon nitride (Si 3 N 4 ) and has a thickness of 0.1 μm by a chemical vapor deposition (CVD) method, a sputtering method, or the like.
m). Further, the upper electrode 3
Reference numeral 6 denotes an ohmic electrode which has a thickness of, for example, about 0.5 (μm) and is formed by laminating an Au—Zn alloy and Au in this order from the semiconductor element portion 32 side except the inside of the recess 40. In the figure, reference numeral 44 denotes an electrode lead for supplying electricity to the upper electrode 36, which is fixed to the upper electrode 36 by wire bonding or the like within a rectangular area where the passivation film 38 is not partially provided.
【0020】ところで、以上のように構成されるLED
30は、例えばウェハプロセスを含む製造工程に従って
製造される。以下、工程の各段階におけるウェハの加工
状態を模式的に示す図4(a) 〜(f) を参照してLED3
0の製造方法を説明する。先ず、例えばMOCVD法等
の結晶成長技術を用いて基板上に前記半導体素子部32
を構成する各化合物半導体を順次結晶成長させることに
より、GaAs化合物半導体層を表層部に備えたウェハ46
(図4(a) 参照)を作製する。このとき、ウェハ46の
表面48は、例えば(100)面である。なお、通常の
ウェハプロセスでは一基板上に結晶成長させられたウェ
ハ46内に複数個のLED30が形成されるが、図4に
おいては一つのLED30に対応する部分のみを示して
いる。次いで、図4(a) に示される高速腐食層形成工程
において、このウェハ46の表面48に、例えば二酸化
珪素(SiO2)が有機溶媒中に溶けた溶液をSOG(spin
on glass )法等を用いて塗布して高温で焼成(ベー
ク)することにより、或いは、スパッタ法等の薄膜プロ
セスを用いることにより、厚さが50(nm)程度の二酸化珪
素膜50を形成する。本実施例においては、ウェハ46
が被処理体に、二酸化珪素膜50が高速腐食層にそれぞ
れ相当する。By the way, the LED configured as described above
30 is manufactured according to a manufacturing process including a wafer process, for example. Hereinafter, the LED 3 will be described with reference to FIGS. 4A to 4F which schematically show the processing state of the wafer at each stage of the process.
0 will be described. First, the semiconductor element portion 32 is formed on a substrate by using a crystal growth technique such as MOCVD.
Are sequentially grown by crystal growth to form a wafer 46 having a GaAs compound semiconductor layer on its surface.
(See FIG. 4A). At this time, the surface 48 of the wafer 46 is, for example, a (100) plane. In a normal wafer process, a plurality of LEDs 30 are formed in a wafer 46 grown on one substrate, but only a portion corresponding to one LED 30 is shown in FIG. Then, in a high-speed corrosion layer forming step shown in FIG. 4 (a), a solution in which, for example, silicon dioxide (SiO 2 ) is dissolved in an organic solvent is applied to the surface 48 of the wafer 46 by SOG (spin).
A silicon dioxide film 50 having a thickness of about 50 (nm) is formed by coating using an on-glass method or the like and baking at a high temperature (baking), or by using a thin film process such as a sputtering method. . In this embodiment, the wafer 46
Corresponds to the object to be processed, and the silicon dioxide film 50 corresponds to the high-speed corrosion layer.
【0021】続く図4(b) に示されるレジスト形成工程
においては、二酸化珪素膜50の表面にフォトレジスト
(レジスト)52を所定パターンで形成する。このフォ
トレジスト52には、前記凹所40に対応する位置に直
径150(μm)程度とその開口径よりも小径の開口部54が
設けられている。このように二酸化珪素膜50およびフ
ォトレジスト52をウェハ46に設けた後、図4(c) に
示される高速腐食膜パターニング工程においては、例え
ばバッファード弗酸(弗酸とアンモニアの混合液)或い
は弗酸をエッチング液(以下、エッチング液Aという)
として用いてエッチング処理を施す。このエッチング液
Aはフォトレジスト52およびGaAsやAlGaAs等の化合物
半導体を殆ど腐食せず、二酸化珪素を腐食するものであ
るため、フォトレジスト52の開口パターンに従って二
酸化珪素膜50が選択的に除去され、ウェハ46の一部
が露出させられる。そして、図4(d) に示されるエッチ
ング工程において、ウェハ46を純水等で洗浄した後、
クエン酸−過酸化水素系エッチャントにバッファード弗
酸を混合したエッチング液(以下、エッチング液Bとい
う)を用いて、ウェハ46にエッチング処理を施す。こ
れにより、二酸化珪素膜50が開口部54から後退させ
られつつウェハ46の表層部を構成するGaAs化合物半導
体層の一部が除去されて、前記半導体素子部32の凹所
40が形成される。このとき、凹所40は、ウェハ46
がサイドエッチングされることによってフォトレジスト
52よりも大きい開口径に形成されている。なお、エッ
チング液Bもフォトレジスト52を殆ど腐食しないもの
であり、例えば、クエン酸(50(%) の水に溶解したも
の)77 (%) 、過酸化水素20 (%) に対してバッファー
ド弗酸3(%) 程度を添加したものが好適に用いられる。In a resist forming step shown in FIG. 4B, a photoresist (resist) 52 is formed on the surface of the silicon dioxide film 50 in a predetermined pattern. The photoresist 52 is provided with an opening 54 having a diameter of about 150 (μm) and a smaller diameter than the opening at a position corresponding to the recess 40. After the silicon dioxide film 50 and the photoresist 52 are provided on the wafer 46 in this manner, in the high-speed corrosion film patterning step shown in FIG. 4C, for example, buffered hydrofluoric acid (a mixed solution of hydrofluoric acid and ammonia) or Hydrofluoric acid is used as an etchant (hereinafter referred to as etchant A)
And an etching process is performed. Since the etching solution A hardly corrodes the photoresist 52 and the compound semiconductor such as GaAs and AlGaAs, and corrodes silicon dioxide, the silicon dioxide film 50 is selectively removed according to the opening pattern of the photoresist 52. A part of the wafer 46 is exposed. Then, in the etching step shown in FIG. 4D, after the wafer 46 is washed with pure water or the like,
The wafer 46 is subjected to an etching process using an etching solution (hereinafter, referred to as an etching solution B) in which buffered hydrofluoric acid is mixed with a citric acid-hydrogen peroxide-based etchant. As a result, a part of the GaAs compound semiconductor layer constituting the surface layer of the wafer 46 is removed while the silicon dioxide film 50 is retracted from the opening 54, and the recess 40 of the semiconductor element section 32 is formed. At this time, the recess 40 is
Is formed into a larger opening diameter than the photoresist 52 by side etching. The etching solution B also hardly corrodes the photoresist 52. For example, the etching solution B is buffered against citric acid (dissolved in 50% water) 77% and hydrogen peroxide 20%. Those containing about 3% hydrofluoric acid are preferably used.
【0022】上記のエッチング処理を所定時間施して所
定の深さに凹所40が形成された後、エッチング液Bか
らウェハ46を取り出して純水等で洗浄することによっ
て、エッチング処理を停止し、この後、図4(e) に示さ
れるようにフォトレジスト52および二酸化珪素膜50
を除去する。なお、フォトレジスト52は通常用いられ
ているレジスト剥離液を用い、二酸化珪素膜50は図4
(c) に示される場合と同様にエッチング液Aを用いて除
去する。そして、封管拡散法等の熱拡散等によって表面
48から亜鉛等の不純物の拡散処理を施して前記拡散部
42を形成し、更に上部電極36および下部電極を設け
た後、図4(f) に示されるように、CVD法やスパッタ
法等によってパッシベーション膜38を表面48上に形
成することにより、一連のウェハプロセスが終了する。
このとき、凹所40は、前記図3(a) 、(b) に示される
ように表面48に沿った全方位において順メサ形状に形
成されていることから、パッシベーション膜38が途切
れることなく全面で連続して形成され、好適にウェハ4
6の表面48が覆われて酸化や汚染から保護される。な
お、図においては拡散部42および上部電極36等が省
略されている。前記のLED30は、この後、更に、ダ
イシングによって個々の素子に対応するブロック毎に切
断し、図示しないTO18フラットステム等にダイボン
ディングすると共に電極リード44を固着し、且つシー
ルした状態で用いられる。After the above-described etching process is performed for a predetermined time to form the recess 40 at a predetermined depth, the wafer 46 is taken out of the etching solution B and washed with pure water or the like to stop the etching process. Thereafter, as shown in FIG. 4E, a photoresist 52 and a silicon dioxide film 50 are formed.
Is removed. The photoresist 52 is formed using a commonly used resist stripping solution, and the silicon dioxide film 50 is formed as shown in FIG.
The removal is performed by using the etching solution A as in the case shown in FIG. Then, the diffusion portion 42 is formed by diffusing impurities such as zinc from the surface 48 by heat diffusion or the like such as a sealed tube diffusion method, and further, after the upper electrode 36 and the lower electrode are provided, FIG. As shown in (1), a series of wafer processes is completed by forming the passivation film 38 on the surface 48 by the CVD method, the sputtering method, or the like.
At this time, since the recess 40 is formed in a forward mesa shape in all directions along the surface 48 as shown in FIGS. 3A and 3B, the entire surface of the passivation film 38 is not interrupted. Continuously formed on the wafer 4
6 is covered to protect it from oxidation and contamination. Note that, in the drawing, the diffusion portion 42, the upper electrode 36, and the like are omitted. Thereafter, the LED 30 is further cut by dicing into blocks corresponding to individual elements, die-bonded to a TO18 flat stem or the like (not shown), and the electrode lead 44 is fixed and used in a sealed state.
【0023】ここで、図5は、上記のエッチング工程に
おいて全方位が順メサ形状に形成される原理を説明する
図である。図において、破線で示されるa、f,〜kは
エッチング処理開始時t0およびエッチング処理時間を
10等分したt1乃至t10の各時間における二酸化珪
素膜50の端面の位置を表すものであり、aが時刻t0
に、fが時刻t5に、iが時刻t8に、jが時刻t9
に、kが時刻t10にそれぞれ対応する。一方、同様に
破線で示されるa1、a2、〜a10(但し、a10の
図の横方向に伸びる一部は凹所40の底面を示す一点鎖
線と重なるため表示されていない。)は、時刻t0にお
ける端面位置aを起点として時刻t1、t2、〜t10
毎に腐食(エッチング)により除去されるウェハ46の
範囲を表したものである。図は、表面48に垂直な方向
に対してエッチング液Bによるエッチング速度の低いGa
As化合物半導体の[011]方向(一般に逆メサ方向と
なる方向)が左右方向に一致している。そのため、図の
破線から明らかなように、表面48から内部に向かうに
従ってサイドエッチングによる除去量が大きくなって、
端面aを起点とする除去範囲は逆メサ形状となる。Here, FIG. 5 is a view for explaining the principle that all directions are formed in a forward mesa shape in the above etching step. In the drawing, a, f, and -k indicated by broken lines represent the positions of the end surfaces of the silicon dioxide film 50 at the start of the etching process t0 and at times t1 to t10 obtained by dividing the etching process time into ten equal parts. Is at time t0
, F at time t5, i at time t8, and j at time t9.
And k corresponds to time t10. On the other hand, a1, a2, to a10 similarly shown by broken lines (however, a part extending in the horizontal direction in the drawing of a10 is not displayed because it overlaps with a dashed-dotted line indicating the bottom surface of the recess 40) is time t0. From time t1, t2, to t10 starting from the end face position a at
The range of the wafer 46 that is removed by corrosion (etching) every time is shown. The figure shows Ga having a low etching rate by the etchant B in a direction perpendicular to the surface 48.
The [011] direction of the As compound semiconductor (generally the direction opposite to the mesa direction) coincides with the left-right direction. Therefore, as is clear from the broken line in the figure, the amount removed by side etching increases from the surface 48 toward the inside,
The removal range starting from the end face a has an inverted mesa shape.
【0024】しかしながら、二酸化珪素膜50はウェハ
46の結晶方向に拘わらずそれよりも前記エッチング液
Bに対するエッチング速度が高い(すなわち、ウェハ4
6の上記逆メサ方向および表面48に垂直な方向の何れ
よりもエッチング速度が高い)ものである。換言すれ
ば、エッチング液Bは、二酸化珪素膜50のエッチング
速度がウェハ46よりも高くなるものが用いられている
ことから、その端面は、順次後退させられて広げられる
凹所40の側面のその後退に先んじてサイドエッチング
によって後退させられる。そのため、時刻t5において
は、二酸化珪素膜50の端面は位置fまで後退させられ
ていることから、時刻t5以降においては、ウェハ46
はその端面位置fを起点としても腐食される。破線f
6、f7、〜f10は、この端面位置fを起点とする時
間毎の除去範囲を表したものである。すなわち、ウェハ
46の端面位置aと端面位置fとの間の部分は、時刻t
0〜t5の間に形成された凹所40の側面がサイドエッ
チングによって横方向に腐食・除去されると共に、表面
48のうち二酸化珪素膜50の後退によって新たに露出
させられた部分から垂直方向にも腐食・除去される。同
様に、時刻t8においては端面が位置iまで後退させら
れることから、それ以降はi9、i10に示される範囲
が時刻t9、t10において除去され、時刻t9におい
ては端面が位置jまで後退していることから、それ以降
はj10に示される範囲が時刻t10までに除去され
る。However, the silicon dioxide film 50 has a higher etching rate with respect to the etching solution B regardless of the crystal direction of the wafer 46 (that is, the wafer 4).
6 has a higher etching rate than either the reverse mesa direction or the direction perpendicular to the surface 48). In other words, since the etching solution B used is one in which the etching rate of the silicon dioxide film 50 is higher than that of the wafer 46, the end surface thereof is formed after the side surface of the concave portion 40 which is sequentially retracted and expanded. It is retracted by side etching prior to retreat. Therefore, at time t5, since the end face of silicon dioxide film 50 is retracted to position f, wafer 46 is not moved after time t5.
Is corroded starting from the end face position f. Broken line f
Reference numerals 6, f7, to f10 denote removal ranges every time starting from the end face position f. That is, the portion between the end face position a and the end face position f of the wafer 46 is at time t
The side surfaces of the recess 40 formed between 0 and t5 are laterally etched and removed by side etching, and vertically from a portion of the surface 48 newly exposed by the retreat of the silicon dioxide film 50. Is also corroded and removed. Similarly, at time t8, the end face is retracted to position i, and thereafter, the ranges indicated by i9 and i10 are removed at time t9 and t10, and at time t9, the end face is retracted to position j. Therefore, thereafter, the range indicated by j10 is removed by time t10.
【0025】このため、ウェハ46の全体として除去範
囲すなわち凹所40の輪郭線は、a〜kの範囲で変化さ
せられる各時刻における二酸化珪素膜50の端面位置を
起点としてそれぞれ除去される範囲の包絡線(一点鎖線
で図示)として形成されるが、開口部54の端面から後
退させられた図における右側位置ほど、新たに形成され
た端面を起点として腐食されるエッチング時間が短くな
る。したがって、包絡線により与えられる表面48に垂
直な方向の除去量が開口部54から離隔した位置ほど少
なくなって、実質的にサイドエッチングの速度が表面4
8側ほど高められるため、化合物半導体の所謂逆メサ方
向においても、図に一点鎖線で示されるように斜面が表
面側に向かう順メサ形状が形成されるのである。なお、
図に示される方向と垂直を成す順メサ方向(前記外1に
示される結晶方向)においても、二酸化珪素膜50の端
面の後退に基づいてフォトレジスト52の下側位置にお
ける垂直方向の腐食が促進される。そのため、この方向
においては順メサ形状が保たれるが、凹所40の斜面の
傾斜は緩やかになる。For this reason, the removal range of the wafer 46 as a whole, ie, the contour line of the recess 40, is the range of the removal range starting from the end face position of the silicon dioxide film 50 at each time changed in the range of a to k. Although it is formed as an envelope (shown by a dashed line), the etching time to be corroded from the newly formed end face becomes shorter at the right side position in the drawing that is retracted from the end face of the opening 54. Therefore, the amount of removal provided by the envelope in the direction perpendicular to the surface 48 becomes smaller as the distance from the opening 54 decreases, and the side etching speed is substantially reduced.
Since the height is increased toward the eighth side, a forward mesa shape in which the slope is directed to the surface side is formed even in the so-called reverse mesa direction of the compound semiconductor, as shown by the dashed line in the figure. In addition,
Also in the normal mesa direction (the crystal direction shown in the above 1) perpendicular to the direction shown in the figure, the vertical corrosion at the lower position of the photoresist 52 is promoted due to the retreat of the end face of the silicon dioxide film 50. Is done. Therefore, the forward mesa shape is maintained in this direction, but the inclination of the slope of the recess 40 becomes gentle.
【0026】以上説明したように、本実施例によれば、
ウェハ46の表面48に凹所40を形成するに際して
は、図4(a) に示される高速腐食層形成工程において、
前記エッチング液Bによるエッチング速度がそのウェハ
46の[011]方向のサイドエッチング速度よりも高
い二酸化珪素膜50が表面48に形成され、次いで図4
(b) に示されるレジスト形成工程において、そのエッチ
ング液Bで実質的に腐食されないフォトレジスト52が
二酸化珪素膜50上に所定パターンで形成され、その
後、図4(d) に示されるエッチング工程において、その
エッチング液Bによって表面48側からエッチング処理
される。そのため、逆メサ方向である[011]方向に
おいて、エッチング工程における二酸化珪素膜50のサ
イドエッチングの進行速度がウェハ46のサイドエッチ
ングの進行速度よりも高いことから、そのウェハ46に
形成される凹所40の側面に先んじて二酸化珪素膜50
が除去されて後退させられる。したがって、その二酸化
珪素膜50が除去された部分では、そのウェハ46の表
面48がエッチング液に曝されていることから表面48
に垂直な方向にも腐食が進むこととなるため、実質的に
サイドエッチングの速度が表面48側ほど高められる。
これにより、エッチング処理によって凹所40を形成す
るに際して、横方向のエッチング速度が低いことに起因
する逆メサ形状の形成が抑制されるため、好適に順メサ
形状を備えた凹所40が得られる。As described above, according to the present embodiment,
When forming the recess 40 in the surface 48 of the wafer 46, a high speed corrosion layer forming step shown in FIG.
A silicon dioxide film 50 having an etching rate by the etching solution B higher than the side etching rate in the [011] direction of the wafer 46 is formed on the front surface 48, and then FIG.
In the resist forming step shown in (b), a photoresist 52 which is not substantially corroded by the etchant B is formed on the silicon dioxide film 50 in a predetermined pattern, and thereafter, in the etching step shown in FIG. Is etched from the surface 48 side by the etching solution B. Therefore, in the [011] direction, which is the reverse mesa direction, the progress speed of the side etching of the silicon dioxide film 50 in the etching step is higher than the progress speed of the side etching of the wafer 46, so that the recess formed in the wafer 46 is formed. Silicon dioxide film 50 prior to the side of 40
Is removed and retracted. Therefore, in the portion where the silicon dioxide film 50 is removed, since the surface 48 of the wafer 46 is exposed to the etching solution, the surface 48 is exposed.
Corrosion also proceeds in a direction perpendicular to the surface, so that the side etching speed is substantially increased toward the surface 48 side.
Accordingly, when the recess 40 is formed by the etching process, the formation of the inverted mesa shape due to the low etching rate in the lateral direction is suppressed, so that the recess 40 having a proper mesa shape is obtained. .
【0027】すなわち、本実施例のように、結晶方向に
よってエッチング液Bによるエッチング速度が異なる単
結晶から成るウェハ46をエッチング処理する場合に
も、エッチング速度が垂直方向よりも低い逆メサ方向に
おけるそのエッチング速度よりもエッチング速度が高い
二酸化珪素膜50がウェハ46とフォトレジスト52と
の間に設けられ、サイドエッチングの速度が低い方向に
おいて二酸化珪素膜50が凹所40の側面に先んじて後
退させられることから、それによりウェハ46が新たに
露出させられた部分で垂直方向にも腐食が進行して実質
的にその方向のサイドエッチングの速度が表面48側ほ
ど高められ、順メサ形状を備えた凹所40が形成され
る。That is, as in the present embodiment, even when the wafer 46 made of a single crystal having an etching rate different from that of the etching solution B depending on the crystal direction is etched, the etching rate in the reverse mesa direction is lower than that in the vertical direction. A silicon dioxide film 50 having an etching rate higher than the etching rate is provided between the wafer 46 and the photoresist 52, and the silicon dioxide film 50 is retracted prior to the side surface of the recess 40 in a direction in which the side etching rate is lower. Therefore, the corrosion progresses in the vertical direction in the portion where the wafer 46 is newly exposed, so that the side etching speed in that direction is substantially increased toward the surface 48, and the concave portion having the regular mesa shape is formed. A place 40 is formed.
【0028】なお、凹所40の傾斜面の傾斜角度は、ウ
ェハ46の表面48に垂直な方向(深さ方向)のエッチ
ング速度と二酸化珪素膜50のエッチング速度との比に
依存するが、二酸化珪素膜50のエッチング速度を前記
エッチング液Bにおける弗酸濃度や二酸化珪素膜50の
膜質等を変えることによって、傾斜角度は所望の値に容
易に制御し得る。すなわち、本実施例においては、エッ
チング液Bの弗酸濃度は3(%) 程度とされていたが、そ
の濃度は適宜変更することができる。The inclination angle of the inclined surface of the recess 40 depends on the ratio between the etching rate in the direction (depth direction) perpendicular to the surface 48 of the wafer 46 and the etching rate of the silicon dioxide film 50. The inclination angle can be easily controlled to a desired value by changing the etching rate of the silicon film 50 by changing the concentration of hydrofluoric acid in the etching solution B, the quality of the silicon dioxide film 50, and the like. That is, in the present embodiment, the concentration of hydrofluoric acid in the etching solution B is about 3 (%), but the concentration can be changed as appropriate.
【0029】因みに、前記図1に示されるように、二酸
化珪素膜50を設けることなくエッチング処理して凹所
16を設けていた従来の製造方法においては、フォトレ
ジスト12とウェハ10の密着性が悪いほど凹所16の
側面(傾斜面)18の傾斜角度が緩やかになり、時とし
て図に示されるような逆メサ方向においても好適な順メ
サ形状が得られることが経験的に知られていた。この現
象が生じる理由は、密着性が悪いことに起因してフォト
レジスト12とウェハ10の界面にエッチング液が浸透
し、フォトレジスト12の直下においても表面14から
垂直方向の腐食が生じるためと考えられる。すなわち、
フォトレジスト12の密着性を積極的に低下させること
により、逆メサ形状の形成を抑制できることとなる。し
かしながら、所望の傾斜角度を得るために密着性を適当
な状態に制御することは極めて困難であり、また、密着
性を低下させると形状を保つべき部分まで腐食される恐
れもあるため、上記方法は実用的な方法とはいえない。
これに対して、本実施例によれば、前記のようにエッチ
ング液B中の弗酸濃度や二酸化珪素膜50の膜質を適宜
変更することにより、逆メサ形状の形成を抑制できるだ
けでなく、その傾斜角度も容易に制御できるという利点
がある。Incidentally, as shown in FIG. 1, in the conventional manufacturing method in which the recess 16 is provided by etching without providing the silicon dioxide film 50, the adhesion between the photoresist 12 and the wafer 10 is reduced. It has been empirically known that the worse the worse, the lower the inclination angle of the side surface (inclined surface) 18 of the recess 16 is, and sometimes a preferable forward mesa shape is obtained even in the reverse mesa direction as shown in the figure. . The reason why this phenomenon occurs is that the etchant penetrates into the interface between the photoresist 12 and the wafer 10 due to poor adhesion and causes vertical corrosion from the surface 14 immediately below the photoresist 12. Can be That is,
By positively reducing the adhesion of the photoresist 12, the formation of the inverted mesa shape can be suppressed. However, it is extremely difficult to control the adhesion to an appropriate state in order to obtain a desired inclination angle, and if the adhesion is reduced, there is a possibility that the portion where the shape should be maintained may be corroded. Is not a practical method.
On the other hand, according to the present embodiment, as described above, by appropriately changing the hydrofluoric acid concentration in the etching solution B and the film quality of the silicon dioxide film 50, not only the formation of the inverted mesa shape can be suppressed, but also There is an advantage that the inclination angle can be easily controlled.
【0030】また、本実施例においては、図4(a) の高
速腐食層形成工程は、前記ウェハ46の表面48全体に
前記二酸化珪素膜50を形成するものであり、前記図4
(d)に示されるエッチング工程に先立って、その二酸化
珪素膜50は腐食するが前記ウェハ46を実質的に腐食
しないッチング液Aを用いて、前記フォトレジスト52
のパターンに従ってその二酸化珪素膜50を除去してそ
のウェハ46の表面48を露出させる図4(c) の高速腐
食膜パターニング工程が実施される。そのため、エッチ
ング工程に先立って二酸化珪素膜50も所定パターンに
形成されていることから、そのエッチング工程において
は直ちにウェハ46がエッチング液Bで腐食させられる
ため、エッチング制御が一層容易になる。In this embodiment, the high-speed corrosion layer forming step shown in FIG. 4A is to form the silicon dioxide film 50 over the entire surface 48 of the wafer 46.
Prior to the etching step shown in FIG. 4D, the photoresist 52 is etched using a etching solution A which corrodes the silicon dioxide film 50 but does not substantially corrode the wafer 46.
A high-speed corrosion film patterning step shown in FIG. 4C for removing the silicon dioxide film 50 and exposing the surface 48 of the wafer 46 according to the pattern shown in FIG. Therefore, since the silicon dioxide film 50 is also formed in a predetermined pattern prior to the etching step, the wafer 46 is immediately corroded by the etching solution B in the etching step, so that the etching control is further facilitated.
【0031】図6(a) は、本発明の他の実施例を説明す
る図である。図において、エッチング処理によって凹所
22が形成される被処理体56は、アルミナ(Al2O3 )
から成るものである。この被処理体56は、例えば図示
しない基板上にスパッタ等の薄膜プロセスによって10
(μm)程度の厚さに形成されている。この被処理体56
に凹所22を設けるに際しては、先ず、上記のように被
処理体56を膜形成した後、更にその上にアルミナから
成る低密度層58を膜形成する。この低密度層58は、
例えば0.5(μm)程度の膜厚を備えて被処理体56と略同
材質で構成されるものであり、例えば、被処理体56の
スパッタ形成に続いて、温度や電圧等の条件を適宜変更
して高バイアスで更にスパッタ形成されている。そのた
め、低密度層58の弗酸によるエッチング速度は、被処
理体56の1.6 倍程度に高められている。なお、図にお
いて、破線がエッチング処理前の被処理体56および低
密度層58の輪郭線を示し、実線がエッチング処理後の
それを示す。本実施例においても、弗酸をエッチング液
として用いることにより、エッチング処理中においてエ
ッチング速度の高い低密度層58が凹所の側面に先立っ
て後退させられて、フォトレジスト52に覆われた被処
理体56の表面24が順次露出させられる。したがっ
て、前述の実施例と同様にその部分のサイドエッチング
速度が実質的に表面24側ほど高められるため、図に示
されるように好適に表面24側に向かう傾斜面を備えた
凹所22が形成される。なお、本実施例においては、単
に成膜条件を僅かに変更するだけで高速腐食層が形成さ
れていることから、特に工程が煩雑にならないという利
点もある。FIG. 6A is a diagram for explaining another embodiment of the present invention. In the figure, the processing object 56 in which the recess 22 is formed by the etching process is made of alumina (Al 2 O 3 ).
It consists of. The object 56 is formed on a substrate (not shown) by a thin film process such as sputtering.
(μm). This object 56
When the concave portion 22 is provided in the substrate, first, after the film to be processed is formed as described above, a low-density layer 58 made of alumina is further formed thereon. This low-density layer 58
For example, it has a film thickness of about 0.5 (μm) and is made of substantially the same material as the object to be processed 56. Then, a high bias is further formed by sputtering. Therefore, the etching rate of the low-density layer 58 by hydrofluoric acid is increased to about 1.6 times that of the object 56 to be processed. In the drawing, broken lines indicate the contours of the object 56 and the low-density layer 58 before the etching process, and solid lines indicate those after the etching process. Also in this embodiment, by using hydrofluoric acid as an etchant, the low-density layer 58 having a high etching rate is retracted prior to the side surface of the recess during the etching process, and the processing target covered with the photoresist 52 is removed. The surface 24 of the body 56 is sequentially exposed. Therefore, as in the above-described embodiment, the side etching rate of the portion is substantially increased toward the surface 24 side, so that the concave portion 22 having the inclined surface suitably facing the surface 24 side is formed as shown in the drawing. Is done. In this embodiment, since the high-speed corrosion layer is formed only by slightly changing the film forming conditions, there is an advantage that the process is not particularly complicated.
【0032】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は、更に別の態様でも実施さ
れる。While the embodiment of the present invention has been described in detail with reference to the drawings, the present invention can be embodied in still another embodiment.
【0033】例えば、実施例においては、本発明が点光
源型のLED30の発光窓を構成するためにGaAs系化合
物半導体から成るn型領域32cに凹所40を形成する
方法や、アルミナから成る被処理体56に凹所22を形
成する方法に適用された場合について説明したが、本発
明は他の化合物半導体単結晶等の種々の材質から成る被
処理体に順メサ形状を備えた凹所を形成するものであれ
ば同様に適用される。また、発光ダイオードにおいて高
出力を得るための順メサ形状を形成する場合、すなわ
ち、結果として凸所を備えた素子等を製造する場合にお
いて、ウェハの素子相互の分割線上に凹所を形成する場
合等に本発明を適用しても同様な効果が得られる。For example, in the embodiment, the present invention is directed to a method of forming the recess 40 in the n-type region 32c made of a GaAs-based compound semiconductor in order to form a light emitting window of the point light source type LED 30, or a method of forming a light-emitting window made of alumina. Although the case where the present invention is applied to the method of forming the recess 22 in the processing body 56 has been described, the present invention provides a processing object made of various materials such as other compound semiconductor single crystals or the like having a recess having a normal mesa shape. The same applies if it is formed. Further, when forming a forward mesa shape for obtaining a high output in a light emitting diode, that is, when manufacturing a device or the like having a convex portion as a result, when forming a concave portion on a dividing line between elements of a wafer. The same effect can be obtained by applying the present invention.
【0034】また、実施例においては、凹所40、22
を形成するためのエッチング液としてクエン酸−過酸化
水素系エッチャントにバッファード弗酸が混合されたも
のや弗酸等が用いられていたが、用いられるエッチング
液の種類は、被処理体(ウェハ46、被処理体56等)
の種類や高速腐食層(二酸化珪素膜50、低密度層58
等)の種類等に応じて、高速腐食層が凹所側面の後退速
度よりも速い速度で後退させられ、且つ、フォトレジス
ト52を実質的に腐食しない(すなわちエッチング処理
中においてフォトレジスト52の腐食によって表面4
8、24を新たに露出させない)ものが適宜用いられれ
ばよい。なお、バッファード弗酸に代えて弗酸が用いら
れ、弗酸に代えてバッファード弗酸が用いられても差し
支えない。In the embodiment, the recesses 40, 22
As the etchant for forming the silicon oxide, a mixture of citric acid-hydrogen peroxide-based etchant mixed with buffered hydrofluoric acid, hydrofluoric acid, or the like was used. 46, object 56 etc.)
Type and fast corrosion layer (silicon dioxide film 50, low density layer 58
Depending on the type, etc., the fast corrosion layer is retreated at a speed higher than the retreat speed of the recess side surface, and does not substantially corrode the photoresist 52 (ie, the corrosion of the photoresist 52 during the etching process). By surface 4
8 and 24 are not newly exposed). Note that hydrofluoric acid may be used instead of buffered hydrofluoric acid, and buffered hydrofluoric acid may be used instead of hydrofluoric acid.
【0035】また、実施例においては、高速腐食層とし
て二酸化珪素膜50やアルミナから成る低密度層58が
用いられていたが、これらの材質は被処理体の材質等に
応じて用いられ得るエッチング液の種類等に応じて適宜
変更される。すなわち、二酸化珪素膜50に代えて窒化
珪素等から成る膜が設けられてもよく、アルミナから成
る被処理体56の表面24には、エッチング速度が被処
理体56よりも高いものであれば他の材料から成るもの
が用いられてもよい。また、AlGaAs化合物半導体層に凹
所を設ける場合には、例えば、酒石酸−過酸化水素系エ
ッチャントによるエッチング速度がそれよりも低いGaAs
酸化膜等を高速腐食層として用いることもできる。In the embodiment, the silicon dioxide film 50 and the low-density layer 58 made of alumina are used as the high-speed corrosion layer. However, these materials can be used depending on the material of the object to be processed. It is appropriately changed according to the type of the liquid and the like. That is, a film made of silicon nitride or the like may be provided instead of the silicon dioxide film 50, and if the etching rate is higher than that of the object 56, the surface 24 of the object 56 made of alumina may be provided. May be used. In the case where a recess is provided in the AlGaAs compound semiconductor layer, for example, GaAs having a lower etching rate with a tartaric acid-hydrogen peroxide-based etchant is used.
An oxide film or the like can be used as the high-speed corrosion layer.
【0036】また、実施例においては、エッチング処理
で凹所40を形成した後に二酸化珪素膜50を除去して
いたが、被処理体の機能上問題とならない材料から構成
されている場合には、必ずしも除去しなくともよい。Further, in the embodiment, the silicon dioxide film 50 is removed after the recess 40 is formed by the etching process. However, in the case where the object to be processed is made of a material which does not cause a problem in function, It is not always necessary to remove it.
【0037】また、図3乃至図5に示される実施例にお
いては、被処理体であるウェハ46の全結晶方向(すな
わち表面48に垂直な方向および全横方向)におけるエ
ッチング速度よりもサイドエッチング速度が高い二酸化
珪素膜50が高速腐食層として設けられていたが、少な
くとも逆メサ方向(GaAsにおいては[011]方向)に
おけるサイドエッチング速度よりも高いサイドエッチン
グ速度を有するものであれば、高速腐食層として設ける
ことにより逆メサ形状の形成を抑制する効果が得られ
る。また、最も逆メサ形状の大きい方向において凹所4
0の側面の下向きの傾斜が順メサ方向に緩和されるだけ
で効果が得られる場合には、少なくともサイドエッチン
グ速度のうち最低値よりもサイドエッチング速度が高い
高速腐食層が設けられていれば十分である。In the embodiment shown in FIGS. 3 to 5, the side etching rate is lower than the etching rate in the entire crystal direction (ie, the direction perpendicular to the surface 48 and the entire lateral direction) of the wafer 46 to be processed. The silicon dioxide film 50 having a high corrosion rate is provided as a high-speed corrosion layer. However, if the silicon dioxide film 50 has a side etching rate higher than at least the side etching rate in the reverse mesa direction ([011] direction in GaAs), The effect of suppressing the formation of the inverted mesa shape can be obtained. Further, in the direction in which the inverted mesa shape is largest,
In the case where the effect can be obtained only by reducing the downward inclination of the side surface of 0 in the forward mesa direction, it is sufficient if at least a high-speed corrosion layer having a side etching speed higher than the minimum value among the side etching speeds is provided. It is.
【0038】その他、一々例示はしないが、本発明はそ
の趣旨を逸脱しない範囲で種々変更を加え得るものであ
る。Although not specifically exemplified, the present invention can be variously modified without departing from the spirit thereof.
【図1】(a) 〜(d) は、従来のエッチング処理方法およ
びその不具合を説明する図である。FIGS. 1 (a) to 1 (d) are diagrams illustrating a conventional etching method and its disadvantages.
【図2】従来のエッチング処理方法において、結晶方向
に応じた凹所側面の傾斜方向を説明する図であり、(a)
は順メサ方向の場合を、(b) は逆メサ方向の場合をそれ
ぞれ示す。FIG. 2 is a view for explaining the inclination direction of the side surface of the concave portion according to the crystal direction in the conventional etching method, and FIG.
Indicates the case of the forward mesa direction, and (b) indicates the case of the reverse mesa direction.
【図3】(a) は、本発明の一実施例の凹所形成方法が適
用された発光ダイオードの要部構成を示す図であり、
(b) は(a) における平面図である。FIG. 3A is a diagram showing a configuration of a main part of a light-emitting diode to which a recess forming method according to one embodiment of the present invention is applied;
(b) is a plan view in (a).
【図4】(a) 〜(f) は、図3の発光ダイオードの製造工
程におけるウェハプロセスを説明する図である。FIGS. 4A to 4F are views for explaining a wafer process in a manufacturing process of the light emitting diode of FIG. 3;
【図5】図4のウェハプロセスにおけるエッチング処理
の腐食の進行を説明する図である。FIG. 5 is a diagram for explaining the progress of corrosion in the etching process in the wafer process of FIG. 4;
【図6】(a) は本発明の他の実施例の凹所形成方法を説
明する図であり、(b) は従来の凹所形成方法を説明する
図である。FIG. 6 (a) is a diagram illustrating a recess forming method according to another embodiment of the present invention, and FIG. 6 (b) is a diagram illustrating a conventional recess forming method.
40:凹所 46:ウェハ(被処理体) 48:表面 50:二酸化珪素膜(高速腐食層) 52:フォトレジスト 40: recess 46: wafer (workpiece) 48: surface 50: silicon dioxide film (high-speed corrosion layer) 52: photoresist
Claims (3)
理して該表面に凹所を形成する方法であって、 所定のエッチング液によるエッチング速度に関して、前
記被処理体の前記表面に沿った横方向に進行するサイド
エッチングの速度のうち所定方向のものよりも高いサイ
ドエッチング速度を有する高速腐食層を該表面上に形成
する高速腐食層形成工程と、 前記所定のエッチング液で実質的に腐食されないレジス
トを該高速腐食層上に所定パターンで形成するレジスト
形成工程と、 前記所定のエッチング液によって前記表面側からエッチ
ング処理するエッチング工程とを、含むことを特徴とす
る凹所形成方法。1. A method of etching a predetermined object from a surface to form a recess in the surface, the method comprising: etching a predetermined object with a predetermined etchant; A high-speed corrosion layer forming step of forming a high-speed corrosion layer having a side etching rate higher than that of a predetermined direction on the surface in a side etching speed progressing in a direction, substantially not corroded by the predetermined etching solution A method for forming a recess, comprising: a resist forming step of forming a resist on the high-speed corrosion layer in a predetermined pattern; and an etching step of etching from the front side with the predetermined etching solution.
グ液によるエッチング速度に関して、前記被処理体のサ
イドエッチング速度のうちの最低値よりも高いサイドエ
ッチング速度を有するものである請求項1の凹所形成方
法。2. The concave portion according to claim 1, wherein the high-speed corrosion layer has a side etching rate higher than a minimum value among side etching rates of the object to be processed with respect to an etching rate by the predetermined etching solution. Place formation method.
グ液によるエッチング速度に関して、前記被処理体の前
記表面に垂直な方向に進行する垂直エッチング速度より
も高いサイドエッチング速度を有するものである請求項
1の凹所形成方法。3. The high-speed corroding layer has a side etching rate higher than a vertical etching rate progressing in a direction perpendicular to the surface of the object to be processed, with respect to an etching rate by the predetermined etching solution. Item 7. The method for forming a recess according to Item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11671197A JPH10308380A (en) | 1997-05-07 | 1997-05-07 | Recessed part formation method by etching processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11671197A JPH10308380A (en) | 1997-05-07 | 1997-05-07 | Recessed part formation method by etching processing |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10308380A true JPH10308380A (en) | 1998-11-17 |
Family
ID=14693931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11671197A Pending JPH10308380A (en) | 1997-05-07 | 1997-05-07 | Recessed part formation method by etching processing |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10308380A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020194969A (en) * | 2011-09-29 | 2020-12-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1997
- 1997-05-07 JP JP11671197A patent/JPH10308380A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020194969A (en) * | 2011-09-29 | 2020-12-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
CN110603651B (en) | Method for removing substrate | |
JP3239774B2 (en) | Substrate separation method for group III nitride semiconductor light emitting device | |
US5426658A (en) | Semiconductor laser including ridge confining buffer layer | |
US20010029086A1 (en) | Semiconductor device, method for fabricating the same and method for fabricating semiconductor substrate | |
CN101268562B (en) | Group III nitride semiconductor light-emitting device | |
JP2001036139A (en) | Semiconductor laminated substrate, semiconductor crystal substrate, semiconductor device and method of manufacturing them | |
JP2002008985A (en) | Method of manufacturing nitride semiconductor, and nitride semiconductor substrate | |
US5953581A (en) | Methods for manufacturing group III nitride compound semiconductor laser diodes | |
JPH10135140A (en) | Hetero-epitaxial growing method, hetero-epitaxial layer and semiconductor light-emitting device | |
JP3916584B2 (en) | Nitride semiconductor laser device | |
JPH02252267A (en) | Manufacture of semeconductor device | |
JPH10308380A (en) | Recessed part formation method by etching processing | |
JP2003282543A (en) | Method of dry-etching gallium-nitride based compound semiconductor | |
JPH11312660A (en) | Slant-step part forming method for compound semiconductor | |
CN110534625B (en) | Light emitting module and method for manufacturing light emitting module | |
US5445993A (en) | Semiconductor laser diode and method for manufacturing the same | |
JP5019666B2 (en) | Manufacturing method of semiconductor device | |
TWI837788B (en) | Semiconductor device manufacturing method and manufacturing device | |
JP3236649B2 (en) | Semiconductor light emitting device | |
JP3638413B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP3740269B2 (en) | Manufacturing method of semiconductor light emitting device | |
JPS6138875B2 (en) | ||
JP2001053391A (en) | Manufacture of semiconductor device and semiconductor laser, and quantum wire structure | |
JP2003243776A (en) | Method for peeling supporting substrate |