JPH10242377A - 高周波電力増幅器モジュール - Google Patents

高周波電力増幅器モジュール

Info

Publication number
JPH10242377A
JPH10242377A JP9040371A JP4037197A JPH10242377A JP H10242377 A JPH10242377 A JP H10242377A JP 9040371 A JP9040371 A JP 9040371A JP 4037197 A JP4037197 A JP 4037197A JP H10242377 A JPH10242377 A JP H10242377A
Authority
JP
Japan
Prior art keywords
dielectric substrate
hole
groove
metal plate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9040371A
Other languages
English (en)
Inventor
Osamu Kagaya
修 加賀谷
Kenji Sekine
健治 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9040371A priority Critical patent/JPH10242377A/ja
Publication of JPH10242377A publication Critical patent/JPH10242377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】高出力トランジスタの放熱性を改善し、小型化
および低コスト化に適した高周波電力増幅器モジュール
を提供する。 【解決手段】多層誘電体基板の表面に樹脂層を設け、下
部の誘電体層を貫く第１の穴または溝を設け、その第１
の穴または溝の内部に誘電体層内部の配線層に接続した
金属板を挿入し、その金属板の下面の高さを多層誘電体
基板の下面に対し一致させ、上部には誘電体と樹脂層を
貫く第２の穴を設け、第２の穴は第１の穴または溝より
小さくし、その第２の穴の内部に半導体チップを挿入し
て裏面を金属板に接合し、スパイラルインダクタを含む
受動素子を多層誘電体基板の表面および樹脂層の表面に
設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＵＨＦからマイクロ
波帯の信号の増幅を行う高周波電力増幅器モジュールに
係り、特に誘電体基板を多層に用いた高周波電力増幅器
モジュールの構成に関する。
【０００２】
【従来の技術】半導体トランジスタを用いた高周波電力
増幅器モジュールは移動体通信の携帯電話機のキーデバ
イスであり、その需要は近年急激に伸びている。上記用
途に適した高周波電力増幅器モジュールとしては移動体
通信システムに対する高周波特性の仕様を満足すること
はもちろんであるが、これに加えて小型，低コストであ
ることが要求されている。これらの要求を満たすため、
従来提案されていた高周波電力増幅器モジュールの一例
としてはIEEE 1996 Microwave and Millimeter−Wave M
onolithic Circuit Symposium, pp.13−16,“A Miniatu
rized GaAs PowerAmplifier for 1.5 GHz Digital Cell
ular Phones”(従来例１）において論じられている。
【０００３】従来例１の高周波電力増幅器モジュールは
図２に示すように、アルミナからなる誘電体基板５１，
５２，５３，５４，５５を多層に用い、それらの層間お
よび表面に金属配線を設けることによりストリップ線路
を多層に形成して小型化を図っている。これらのストリ
ップ線路はバイアス回路および整合回路の一部を構成し
ている。金属配線５０１，５０２，５０３はストリップ
線路を構成するストリップ線路、金属配線５６，５７，
５８は接地導体である。５９はチップ抵抗あるいはチッ
プコンデンサである。能動素子であるＧａＡｓ ＦＥＴ
を形成したＧａＡｓチップ５０４は多層基板の中に形成
されたキャビティ中に挿入される形で、アルミナ誘電体
基板５１の上面に実装されている。多層基板の上部を金
属キャップ５００によって覆い、１個のモジュールを形
成している。この高周波電力増幅器モジュールは裏面電
極５６を介してマザーボードに接合され、ＧａＡｓチッ
プ５０４において発生した熱は主にアルミナ誘電体基板
５１を通じてマザーボードに放熱されている。
【０００４】この従来例１では出力電力１.１Ｗ クラス
の高周波電力増幅器モジュールを上記構成により小型化
し、その面積を１cm×１cmまで縮小していた。
【０００５】上記従来例１では受動素子の一つとしてス
トリップ線路が用いられているが、これに替えてスパイ
ラルインダクタを用いることによって、モジュールをさ
らに小型化する提案がなされており、例えば１９９５年
電子情報通信学会エレクトロニクスソサエティ大会講演
論文集Ｃ−４３頁“オンチップ高誘電体キャパシタを用
いた移動体通信用超小型フロントエンドＨＩＣ”（従来
例２）において論じられている。
【０００６】従来例２の高周波モジュールは図３に示す
ように、セラミックからなる誘電体基板６１上にＧａＡ
ｓ ＩＣチップ６４をフリップチップ方式によって接続
し、スパイラルインダクタ６２は誘電体基板６１上の金
属パタン６０により形成してＨＩＣ（ハイブリッド集積
回路）モジュールを構成している。ＧａＡｓ ＩＣチッ
プ６４の主面（図３では下面）にはＧａＡｓ ＦＥＴ
(電界効果トランジスタ)およびキャパシタが形成され、
これらはＣＣＢ（Controlled Collapse Bonding)バンプ
６５によって誘電体基板６１上の金属パタン６０に接続
されている。スパイラルインダクタ６２の一端は誘電体
基板６１の表面の金属パタン６０へ、他の一端はスルー
ホール６３を介して基板裏面の金属パタン６６に接続さ
れている。
【０００７】この従来例２では比較的大きな面積を必要
とするスパイラルインダクタを安価な誘電体基板上への
印刷技術により形成したこと、および高価なＧａＡｓ
ＩＣチップの面積を少なくしたことにより、高周波半導
体装置の製造コストを低減している。また、ＧａＡｓ
ＩＣチップをフリップチップ方式により接続したことに
よりワイヤボンディング方式に比べて高さを縮小し、高
周波モジュールの小型化を図っている。
【０００８】
【発明が解決しようとする課題】上記従来技術ではさら
に出力電力の大きな電力増幅器に対してその技術を適用
し、モジュールの小型化を図った場合、高出力トランジ
スタの放熱が不十分となり電力増幅器の特性が劣化する
問題があった。たとえば欧州のデジタルセルラであるＧ
ＳＭ(Global System for Mobile Communication）では
出力電力３.８Ｗ以上のクラスの電力増幅器が主に必要
とされている。例えばこのクラスの電力増幅器に上記従
来例１のモジュールを適用した場合、アルミナ誘電体基
板５１の熱抵抗を１５.６℃／Ｗ ，ＧａＡｓチップ５０
４上の高出力トランジスタの電力付加効率を４８％と仮
定するとＧａＡｓチップの温度は周囲の温度に比べ６４
℃上昇する。この温度上昇により高出力トランジスタの
相互コンダクタンスが低下し、出力電力値の低下や効率
の劣化が生じた。
【０００９】さらに電力増幅器モジュールを低コスト化
するという観点から、高出力トランジスタとして高価な
ＧａＡｓ ＦＥＴに替え、単価の安いシリコンＭＯＳＦ
ＥＴを採用することが望ましい。しかしシリコンＭＯＳ
ＦＥＴでは効率が低下するため、例えば電力付加効率を
３５％と仮定した場合、周囲温度が２５℃の場合でもＳ
ｉチップの温度は１３５℃にまで上昇する。この状態で
は、電力増幅器の動作が劣化するだけではなく、モジュ
ールにおけるハンダの信頼性も悪化するため、シリコン
ＭＯＳＦＥＴの採用による電力増幅器モジュールの低コ
スト化は困難であった。
【００１０】上記従来例１の構造で放熱性を改善する方
法としてはアルミナ誘電体基板５１に替えて窒化アルミ
基板を採用し、熱抵抗を約１／１０まで低減することが
容易に考えつく。しかしこの場合窒化アルミ基板がアル
ミナ基板に対してはるかに高価なため、高周波電力増幅
器モジュールを低コストで提供することは困難になっ
た。
【００１１】上記従来例２の構造を電力増幅器に採用し
た場合、ＧａＡｓ ＩＣチップ６４で発生した熱は、Ｃ
ＣＢバンプ６５の接触面のみを通ってセラミック基板６
１に放熱されるため、ＧａＡｓ ＩＣチップ６４から基
板裏面６６までの熱抵抗は上記従来例１より比べて高く
なる。このため高出力トランジスタの放熱が不十分とな
り電力増幅器の特性が劣化した。
【００１２】本発明の目的は高出力トランジスタの放熱
性を改善するモジュールの構成を提案し、小型化および
低コスト化に最適な高周波電力増幅器モジュールを提供
することにある。
【００１３】
【課題を解決するための手段】本目的は多層の誘電体基
板を用いた高周波電力増幅器モジュールにおいて、多層
誘電体基板の表面に樹脂層を設け、誘電体基板の層間に
第１の配線層を設け、その第１の配線層の下部に誘電体
層を貫く第１の穴または溝を設け、その第１の穴または
溝の内部に第１の配線層に接続した金属板を挿入し、そ
の金属板の下面の高さを多層誘電体基板の下面に対し±
５０μｍ以内で一致させ、第１の配線層の上部には誘電
体と樹脂層を貫く第２の穴を設け、第２の穴は第１の穴
または溝より小さく、第１の穴または溝の内側に位置さ
せ、その第２の穴の内部に半導体チップを挿入し、その
半導体チップの裏面を金属板に接合し、スパイラルイン
ダクタを含む受動素子を多層誘電体基板の表面および樹
脂層の表面に設けることにより達成できる。
【００１４】第１の穴または溝の内部に第１の配線層に
接続した金属板を設けたことにより、この金属板の裏面
を接地電位に固定することで第１の配線層および金属板
の表面電位を高周波において良好に接地することが可能
になる。
【００１５】その金属板の下面を多層誘電体基板の下面
に対し±５０μｍ以内で一致させて設けたことにより、
マザーボードに対し高周波電力増幅器モジュールをハン
ダなどにより接続が容易となる。
【００１６】半導体チップを金属板上に接合したことに
より、半導体チップの放熱を熱抵抗の非常に低い金属板
を通じてできるため、放熱性を著しく改善できる。さら
に高出力トランジスタのソース電極がチップ裏面にある
場合、例えば低コスト化する目的で高出力シリコンＭＯ
ＳＦＥＴを適用する場合には、半導体チップ裏面を高周
波的に良好に接地できる。これらの作用により高出力ト
ランジスタの高周波特性の劣化を最小に抑えられる。
【００１７】多層誘電体基板の表面および樹脂層の表面
に受動素子を設けることにより、チップ抵抗，チップコ
ンデンサをなくし、モジュールを小型化することができ
る。また受動素子は多数のモジュール基板上に一括プロ
セスで形成できるため、受動素子を含むモジュールを、
ばらつきの点で歩留まり良くかつ低コストに製造でき
る。
【００１８】
【発明の実施の形態】
＜実施例１＞本発明の実施例１を図１および図４を用い
て説明する。本実施例１は高出力トランジスタとしてシ
リコンＭＯＳＦＥＴを用いた高周波電力増幅器モジュー
ルである。図１はモジュールを側面から見た断面構造
図、図４はモジュールを下方から見た裏面レイアウトを
示す図である。
【００１９】図１を用いて高周波増幅器モジュールの構
造および製造方法を説明する。アルミナセラミックから
なる誘電体基板１１，１２に対し、配線層１８，１９，
２０を印刷技術により形成し、誘電体基板１１，１２を
貫き配線層をつなぐようにバイアホール２２をメッキ技
術により形成する。誘電体基板１１にはあらかじめ溝１
４をパターニングしておく。配線層１８，１９，２０の
材質としては通常は銅、あるいは銀と白金の積層膜を用
いる。これらの基板はおよび配線層は同時に焼結し、１
枚の多層アルミナセラミック基板を形成する。
【００２０】次に誘電体基板１２上に薄膜容量２４およ
び薄膜抵抗２５を形成する。通常、薄膜容量２４の材料
としてはＴａ−Ｏ等、薄膜抵抗２５の材料としてはＴａ
−Ｎ等が選ばれる。
【００２１】次に誘電体基板１２上にポリイミドからな
る樹脂膜１３およびバイアホール２３，配線層２１を形
成する。この時点では誘電体基板１２の表面に穴や溝が
形成されていないので、樹脂膜１３は平坦性よく、厚さ
をほぼ一定に形成できる。配線層２１の材質としては通
常銅とニッケルと金の積層膜あるいは銀と白金の積層膜
を用い、これらは主にメッキ技術により被着する。配線
層２１は素子間をつなぐ配線としてだけではなく、スパ
イラルインダクタを形成し、薄膜容量２４および薄膜抵
抗２５とともに整合回路の一部を構成する。
【００２２】次にレーザー加工法により誘電体基板１２
および樹脂膜１３を貫く穴１５を形成する。この穴１５
のサイズは溝１４より小さくし、穴１５は上方から見て
溝１４の内部に位置するように設ける。
【００２３】次に溝１４の中に金属板１６を挿入し、配
線層１９に接続する。そして穴１５の中にシリコンＭＯ
ＳＦＥＴを表面に形成した半導体チップ１７を挿入し、
その裏面を金属板１６に接続する。金属板１６の厚さ
は、金属板１６の下面の高さと誘電体基板１１の下面の
高さがほぼ一致するように選ぶ。その精度は±５０μｍ
以内にすることが好ましい。
【００２４】次に半導体チップ１７と配線層２１をボン
ディングワイヤ２６で接続し、メタルキャップ２７でふ
たをすることにより高周波電力増幅器モジュールが完成
する。
【００２５】次に図４を用いて高周波電力増幅器モジュ
ールへの信号の出し入れおよび電源の供給の方法を説明
する。まず接地電位ＧＮＤは金属板１６および必要に応
じて配線層１８からなる電極に接続する。電源電圧Ｖdd
は配線層１８からなる電極（Ｖdd）に接続し、バイアホ
ール２２等を通じて高出力トランジスタのドレインに電
流を供給する。出力制御電圧Ｖapc は配線層１８からな
る電極（Ｖapc ）に接続し、バイアホール２２等を通じ
て高出力トランジスタのゲートに電圧を印加する。入力
高周波電力Ｐinは配線層１８からなる電極（Ｐin）に接
続し、バイアホール２２等を通じて基板表面に形成した
薄膜容量，スパイラルインダクタからなる入力整合回路
に送られる。電力増幅器で増幅された出力高周波電力Ｐ
out はバイアホール２２等を通じて配線層１８からなる
電極（Ｐout ）より取り出す。以上の様に全ての信号お
よび電源はリードレスの状態のまま与えることができ、
高周波電力モジュールの面積を最小にすることができ
る。
【００２６】本実施例１によれば、高周波電力増幅器モ
ジュールの低コスト化の観点から高出力トランジスタと
してシリコンＭＯＳＦＥＴを採用した場合にも充分な放
熱性を確保でき、発熱量の増大による性能劣化を対策で
きる。また半導体チップ裏面を高周波的に良好な接地が
できるため、シリコンＭＯＳＦＥＴの高周波特性の劣化
を最小に抑えられる。以上の作用によりシリコンＭＯＳ
ＦＥＴを適用でき、低コスト化に適した電力増幅器モジ
ュールを実現できる。
【００２７】また図４において、金属板１６の上下には
溝１４の余白部分（誘電体基板１２が表出している部
分）を設けているが、この溝１４の余白部分はそこにメ
タルキャップ２７に設けたフックまたは突起部分２００
を引っかけ、モジュール基板に対するメタルキャップ２
７の容易な取り付けを実現できる効果を持つ。
【００２８】上記従来例１において１４の形状を溝型と
したが、これはキャビティ状の穴としてもよい。また樹
脂膜１３の材質はポリイミドとしたがＢＣＢ（ベンゾシ
クロブデン）を用いてもよい。この場合には、ＢＣＢ樹
脂膜１３の誘電率がポリイミドより小さくなるため、受
動素子の寄生容量を低減でき、高周波特性を改善する効
果を有する。また半導体チップ１７はシリコンＭＯＳＦ
ＥＴを形成したシリコンチップとしたが、これはもちろ
んＧａＡｓ ＦＥＴを形成したＧａＡｓチップやシリコ
ンバイポーラトランジスタを形成したシリコンチップで
あってもよい。また配線層２１によりスパイラルインダ
クタを形成したが、さらに配線層２１によりマイクロス
トリップ線路を形成し、整合回路の一部を構成してもよ
い。この場合モジュールの面積は多少増大するものの、
出力整合回路による電力損失を低減し、電力増幅器モジ
ュールの電力効率を向上する効果を持つ。
【００２９】
【発明の効果】本発明によれば、高出力トランジスタで
生じる熱を熱抵抗の小さな金属板を通じて放熱するた
め、放熱性が良好なモジュールを構成でき、さらに薄膜
受動素子の適用により小型化および低コスト化に最適な
高周波電力増幅器モジュールを実現できる。
【図面の簡単な説明】
【図１】本発明による実施例１の高周波増幅器モジュー
ルの断面図。
【図２】従来例１の高周波増幅器モジュールの断面図。
【図３】従来例２のハイブリッド集積回路モジュールの
断面図。
【図４】本発明による実施例１の高周波増幅器モジュー
ルの裏面レイアウト図。
【符号の説明】
１１，１２…誘電体基板、１３…樹脂膜、１４…溝、１
５…穴、１６…金属板、１７…半導体チップ、１８〜２
１…配線層、２２…バイアホール、２３…バイアホー
ル、２４…薄膜容量、２５…薄膜抵抗、２６…ボンディ
ングワイヤ、２７…メタルキャップ、５１〜５５…誘電
体基板、５６〜５８…接地導体、５９…チップ抵抗ある
いはチップコンデンサ、６０…金属パタン、６１…誘電
体基板、６２…スパイラルインダクタ、６３…スルーホ
ール、６４…ＧａＡｓ ＩＣチップ、６５…ＣＣＢバン
プ、６６…金属パタン、２００…メタルキャップのフッ
クまたは突起部分、５００…金属キャップ、５０１〜５
０３…金属配線、５０４…ＧaＡsチップ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】単一あるいは多層の誘電体からなる第１の
    誘電体基板と、上記第１の誘電体基板上に形成した第１
    の配線層と上記第１の誘電体基板上に積層した単一ある
    いは多層の誘電体からなる第２の誘電体基板を有する高
    周波電力増幅器モジュールにおいて、第１の誘電体基板
    を貫く第１の穴もしくは溝を設け、第１の穴もしくは溝
    の内部に第１の配線層に接続した金属板を設け、上記金
    属板の下面の高さを上記第１の誘電体基板の下面の高さ
    に対し±５０μｍ以内で一致させ、上記第２の誘電体基
    板を貫き、その側面が上記第１の穴もしくは溝の側面よ
    り内側に位置し、その大きさが上記第１の穴もしくは溝
    より小さな第２の穴を設け、上記金属板に対し裏面を接
    続した半導体チップを第２の穴の内部に設け、上記半導
    体チップの表面に能動素子を形成し、上記第２の誘電体
    基板上にインダクタを含む受動素子を設けたことを特徴
    とする高周波電力増幅器モジュール。
  2. 【請求項２】単一あるいは多層の誘電体からなる第１の
    誘電体基板と、上記第１の誘電体基板上に形成した第１
    の配線層と上記第１の誘電体基板上に積層した単一ある
    いは多層の誘電体からなる第２の誘電体基板と上記第２
    の誘電体基板上に積層した樹脂層を有する高周波電力増
    幅器モジュールにおいて、第１の誘電体基板を貫く第１
    の穴もしくは溝を設け、第１の穴もしくは溝の内部に第
    １の配線層に接続した金属板を設け、上記金属板の下面
    の高さを上記第１の誘電体基板の下面の高さに対し±５
    ０μｍ以内で一致させ、上記第２の誘電体基板および上
    記樹脂層を貫き、その側面が上記第１の穴もしくは溝の
    側面より内側に位置し、その大きさが上記第１の穴もし
    くは溝より小さな第２の穴を設け、上記金属板に対し裏
    面を接続した半導体チップを第２の穴の内部に設け、上
    記半導体チップの表面に能動素子を形成し、上記樹脂層
    上および上記第２の誘電体基板上にインダクタを含む受
    動素子を設けたことを特徴とする高周波電力増幅器モジ
    ュール。
  3. 【請求項３】上記請求項１または上記請求項２におい
    て、上記第１の配線層を接地導体とし、上記第２の誘電
    体基板上に形成した第２の配線層をストリップ導体とし
    たマイクロストリップ線路を有し、上記マイクロストリ
    ップ線路が電力増幅器の出力整合回路の一部をなすこと
    を特徴とする高周波電力増幅器モジュール。
  4. 【請求項４】単一あるいは多層の誘電体からなる第１の
    誘電体基板、および上記第１の誘電体基板上に形成した
    第１の配線層、および上記第１の誘電体基板上に積層し
    た単一あるいは多層の誘電体からなる第２の誘電体基板
    を同時に焼結して形成し、上記第１の誘電体基板を貫く
    第１の穴もしくは溝は焼結前にパターニングし、上記第
    ２の誘電体基板上に樹脂層を形成した後にレーザー加工
    により上記第２の誘電体基板および上記樹脂層を貫く穴
    を形成し、第１の穴もしくは溝の内部に第１の配線層に
    接続した金属板を設け、上記金属板に裏面を接続した半
    導体チップを接続し、上記樹脂層上および上記第２の誘
    電体基板上にインダクタを含む受動素子を設けたことを
    特徴とする高周波電力増幅器モジュールの製造方法。
JP9040371A 1997-02-25 1997-02-25 高周波電力増幅器モジュール Pending JPH10242377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9040371A JPH10242377A (ja) 1997-02-25 1997-02-25 高周波電力増幅器モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9040371A JPH10242377A (ja) 1997-02-25 1997-02-25 高周波電力増幅器モジュール

Publications (1)

Publication Number Publication Date
JPH10242377A true JPH10242377A (ja) 1998-09-11

Family

ID=12578796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9040371A Pending JPH10242377A (ja) 1997-02-25 1997-02-25 高周波電力増幅器モジュール

Country Status (1)

Country Link
JP (1) JPH10242377A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010055094A (ko) * 1999-12-09 2001-07-02 조덕수 단말기용 고출력 하이브리드 증폭기 모듈 및 그 제조 방법
WO2002078086A3 (en) * 2001-03-27 2003-07-31 Ericsson Inc Power transistor package with integrated flange for surface mount heat removal
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
WO2006090204A1 (en) * 2005-02-24 2006-08-31 Freescale Semiconductor, Inc. Lead-frame circuit package
KR100618759B1 (ko) * 1998-10-26 2006-08-31 다이요 유덴 가부시키가이샤 하이브리드 모듈
JP2009071016A (ja) * 2007-09-13 2009-04-02 Ibiden Co Ltd 電子部品およびその製造方法
EP2575167A2 (en) 2011-09-30 2013-04-03 Fujitsu Limited Electronic device
JP2014175409A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 高周波半導体用パッケージ
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
WO2017200561A1 (en) * 2016-05-18 2017-11-23 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
FR3094565A1 (fr) * 2019-03-28 2020-10-02 Stmicroelectronics (Grenoble 2) Sas Refroidissement de dispositifs électroniques
CN114613751A (zh) * 2022-03-01 2022-06-10 中国电子科技集团公司第十研究所 一种大功率立体堆叠三维集成射频前端微系统

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618759B1 (ko) * 1998-10-26 2006-08-31 다이요 유덴 가부시키가이샤 하이브리드 모듈
KR20010055094A (ko) * 1999-12-09 2001-07-02 조덕수 단말기용 고출력 하이브리드 증폭기 모듈 및 그 제조 방법
WO2002078086A3 (en) * 2001-03-27 2003-07-31 Ericsson Inc Power transistor package with integrated flange for surface mount heat removal
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
US8736034B2 (en) 2005-02-24 2014-05-27 Freescale Semiconductor, Inc. Lead-frame circuit package
WO2006090204A1 (en) * 2005-02-24 2006-08-31 Freescale Semiconductor, Inc. Lead-frame circuit package
JP2009071016A (ja) * 2007-09-13 2009-04-02 Ibiden Co Ltd 電子部品およびその製造方法
EP2575167A2 (en) 2011-09-30 2013-04-03 Fujitsu Limited Electronic device
JP2013077746A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 電子装置
US8829362B2 (en) 2011-09-30 2014-09-09 Fujitsu Limited Electronic device having member which functions as ground conductor and radiator
EP2575167A3 (en) * 2011-09-30 2016-09-14 Fujitsu Limited Electronic device
DE102013103119B4 (de) * 2012-03-28 2019-04-18 Infineon Technologies Ag PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
JP2014175409A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 高周波半導体用パッケージ
US11437362B2 (en) 2015-03-31 2022-09-06 Wolfspeed, Inc. Multi-cavity package having single metal flange
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US12080660B2 (en) 2015-10-30 2024-09-03 Macom Technology Solutions Holdings, Inc. Package with different types of semiconductor dies attached to a flange
US11004808B2 (en) 2015-10-30 2021-05-11 Cree, Inc. Package with different types of semiconductor dies attached to a flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10575394B2 (en) 2016-02-18 2020-02-25 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10743404B2 (en) 2016-02-18 2020-08-11 Cree, Inc. PCB based semiconductor device
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
WO2017200561A1 (en) * 2016-05-18 2017-11-23 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
FR3094565A1 (fr) * 2019-03-28 2020-10-02 Stmicroelectronics (Grenoble 2) Sas Refroidissement de dispositifs électroniques
CN114613751A (zh) * 2022-03-01 2022-06-10 中国电子科技集团公司第十研究所 一种大功率立体堆叠三维集成射频前端微系统
CN114613751B (zh) * 2022-03-01 2023-11-07 中国电子科技集团公司第十研究所 一种大功率立体堆叠三维集成射频前端微系统

Similar Documents

Publication Publication Date Title
US8299572B2 (en) Semiconductor die with backside passive device integration
US5717249A (en) RF power amplifying circuit device
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
KR100993277B1 (ko) 반도체장치 및 전자 장치
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
JPH10242377A (ja) 高周波電力増幅器モジュール
US20030060172A1 (en) Radio frequency module
US6828658B2 (en) Package for integrated circuit with internal matching
JP2000124358A (ja) 高周波集積回路
KR100993579B1 (ko) 반도체장치 및 전자 장치
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
JP3515854B2 (ja) 高周波電力増幅回路装置
JPH09116091A (ja) 混成集積回路装置
JP2000299427A (ja) 高周波集積回路装置
WO2011104774A1 (ja) 半導体装置
US20050180122A1 (en) Electronic circuit module
JP2002009193A (ja) 半導体装置
WO1999054935A1 (fr) Dispositif portable de telecommunications
JPH1145976A (ja) 高周波マルチチップモジュール及びその製造方法
JP2008066657A (ja) 半導体装置およびその製造方法
JP2003078102A (ja) フリップチップ増幅器
JP2000133765A (ja) 高周波集積回路装置
JPH10321762A (ja) 半導体装置
JP2003229521A (ja) 半導体モジュール及びその製造方法