JPH1020319A - Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal element - Google Patents
Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal elementInfo
- Publication number
- JPH1020319A JPH1020319A JP8173926A JP17392696A JPH1020319A JP H1020319 A JPH1020319 A JP H1020319A JP 8173926 A JP8173926 A JP 8173926A JP 17392696 A JP17392696 A JP 17392696A JP H1020319 A JPH1020319 A JP H1020319A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- wiring board
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶素子に用いら
れる配線基板、配線基板の製造方法、該配線基板を用い
た液晶素子及び該液晶素子の製造方法に関し、特に補助
電極の形成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board used for a liquid crystal element, a method of manufacturing the wiring board, a liquid crystal element using the wiring board, and a method of manufacturing the liquid crystal element, and more particularly to the formation of an auxiliary electrode.
【0002】[0002]
【従来の技術】従来より、液晶を用いて情報を表示する
液晶素子は種々の分野において使用されている。まず、
この液晶素子の構造を、図38及び図39に従って簡単
に説明する。2. Description of the Related Art Hitherto, liquid crystal elements for displaying information using liquid crystals have been used in various fields. First,
The structure of this liquid crystal element will be briefly described with reference to FIGS.
【0003】この液晶素子は、図38に示すように、相
対向するように配置された一対のガラス基板71,71
を備えており、これらのガラス基板71,71はシーリ
ング部材65によって貼り合わされ、その内部間隙には
強誘電性液晶66が保持されている。一方、一対の基板
71,71の表面には液晶駆動用のITO透明電極76
がストライプ状に形成されており、これらの透明電極7
6は、液晶素子が組み立てられた状態では単純マトリク
スを構成することになる。As shown in FIG. 38, this liquid crystal element has a pair of glass substrates 71, 71 arranged so as to face each other.
These glass substrates 71, 71 are bonded together by a sealing member 65, and a ferroelectric liquid crystal 66 is held in an internal gap. On the other hand, on the surfaces of the pair of substrates 71, 71, an ITO transparent electrode 76 for driving liquid crystal is provided.
Are formed in a stripe shape.
6 forms a simple matrix when the liquid crystal element is assembled.
【0004】ここで、これらの透明電極76は500〜
5000Å程度の厚さであり、図39に示すようにパタ
ーニング処理によってストライプ状に形成されている。
また、これらの透明電極76の表面には、ショート防止
のための誘電体膜67が酸化シリコンや酸化チタン等に
よって500〜3000Å程度の厚さに形成されてお
り、さらにその表面にはポリイミド樹脂等によって配向
膜68が形成されている。Here, these transparent electrodes 76 are 500 to
It has a thickness of about 5000 ° and is formed in a stripe shape by a patterning process as shown in FIG.
On the surface of these transparent electrodes 76, a dielectric film 67 for preventing short circuit is formed by silicon oxide, titanium oxide or the like to a thickness of about 500 to 3000 °, and furthermore, a polyimide resin or the like is formed on the surface. Thus, an alignment film 68 is formed.
【0005】なお、強誘電性液晶66としては、一般に
カイラル・スメクチック液晶(SmC*、SmH*)を
用いるので、バルク状態では液晶分子長軸がねじれた配
向を示すが、上述の1〜3μm位のセルギャップのセル
に入れることによって液晶分子長軸のねじれを解消する
ことができる。Since the ferroelectric liquid crystal 66 is generally a chiral smectic liquid crystal (SmC *, SmH *), the liquid crystal molecule has a twisted long axis in the bulk state. In this case, the long axis of the liquid crystal molecules can be prevented from being twisted.
【0006】一方、このような液晶素子は、相対向する
透明電極76に電圧を印加して駆動されるが、透明電極
76の間に介装されている液晶66が電気回路的には容
量性の負荷となることから電圧波形の伝搬遅延が生じや
すい。特に、強誘電性液晶66を利用した液晶表示素子
の場合には、セル厚がl〜2μmと、TN型液晶素子な
どに比べて3分の1から5分の1と薄く、同じ透明電極
が形成された基板を用いてもTN型液晶素子に比べて電
圧波形の伝搬遅延が顕著であった。On the other hand, such a liquid crystal element is driven by applying a voltage to the transparent electrodes 76 opposed to each other, but the liquid crystal 66 interposed between the transparent electrodes 76 has a capacitive electric circuit. , The propagation delay of the voltage waveform is likely to occur. In particular, in the case of a liquid crystal display device using a ferroelectric liquid crystal 66, the cell thickness is 1 to 2 μm, which is 1/3 to 1/5 that of a TN type liquid crystal device or the like. Even when the formed substrate was used, the propagation delay of the voltage waveform was remarkable as compared with the TN type liquid crystal element.
【0007】ところで、近年液晶素子(パネル)の高精
細化が望まれてきていることから伝搬遅延を回避する必
要があり、これを果たすためには、例えばシート抵抗で
20〜400Ω、体積抵抗では200×10-8〜400
0×10-8Ωmと、金属材料(例えば、アルミニウムで
は3×l0-8Ωm)に比べて高い透明電極76の抵抗値
を、透明電極76を厚くすることにより下げるというこ
とが考えられる。In recent years, it has been desired to increase the definition of liquid crystal elements (panels), so that it is necessary to avoid propagation delay. To achieve this, for example, a sheet resistance of 20 to 400Ω and a volume resistance of 200 × 10 -8 to 400
It is conceivable that the resistance value of the transparent electrode 76, which is higher than 0 × 10 −8 Ωm, which is higher than that of a metal material (for example, 3 × 10 −8 Ωm for aluminum), can be reduced by making the transparent electrode 76 thicker.
【0008】しかし、透明電極76を厚くした場合に
は、透過率が下がって透明電極76が認識されてしま
い、表示品質が悪化するため、表示品質を良好に保った
状態で電圧波形の遅延を回避することは困難である。However, when the thickness of the transparent electrode 76 is increased, the transmittance is reduced and the transparent electrode 76 is recognized, and the display quality is deteriorated. It is difficult to avoid.
【0009】また、他の方法として、クロム(体積抵抗
=15×10-8Ωm)やモリブデン(体積抵抗=6×1
0-8Ωm)などの抵抗率の低い金属電極を、透明電極7
6の表面(液晶66が注入される側の面)に併設する方
法が考えられる。Further, as another method, chromium (volume resistance = 15 × 10 −8 Ωm) or molybdenum (volume resistance = 6 × 1
0-8 Ωm) and a transparent electrode 7
6 may be provided alongside the surface (the surface on which the liquid crystal 66 is injected).
【0010】しかし、このように金属電極を設けたとし
ても、金属電極同士の接触を回避するため、金属電極の
厚さを透明電極間間隙の半分以上にすることができな
い。例えば、透明電極間間隙が1.1μm程度の薄いも
のの場合、金属電極は最大でも550nm以上にするこ
とができないため、この金属電極による抵抗値低減の効
果は大きくなく、電圧波形の遅延を回避するには限界が
あった。However, even if the metal electrodes are provided in this manner, the thickness of the metal electrodes cannot be made more than half of the gap between the transparent electrodes in order to avoid contact between the metal electrodes. For example, in the case where the gap between the transparent electrodes is as thin as about 1.1 μm, the metal electrode cannot be made 550 nm or more at the maximum. Therefore, the effect of reducing the resistance value by this metal electrode is not great, and the delay of the voltage waveform is avoided. Had limitations.
【0011】さらに、このように金属電極を形成する場
合、図38にて説明した様に、金属電極を配向膜68に
よって被覆し、配向膜68によって液晶分子を一定の方
向の秩序で並ばせる必要がある。しかし、このように金
属電極を被覆した場合、配向膜68には金属電極に起因
する凹凸が生じ、この凹部と凸部とで光学的な差異が生
じて表示品質が悪化してしまうという問題や、電界応答
性が変化してクロストークが生じやすくなるという問題
もあった。Further, when the metal electrode is formed in this manner, as described with reference to FIG. 38, it is necessary to cover the metal electrode with the alignment film 68 and arrange the liquid crystal molecules in an order in a certain direction by the alignment film 68. There is. However, when the metal electrode is coated in this way, unevenness due to the metal electrode is generated in the alignment film 68, and an optical difference is generated between the concave portion and the convex portion, thereby deteriorating display quality. In addition, there is also a problem that the electric field response changes and crosstalk easily occurs.
【0012】またさらに、金属電極に伴う凹凸のために
配向膜68のラビング処理が均一でなくなり、やはり光
学的な差異や、クロストークが発生してしまうという問
題があった。このような問題は、高精細化のために画素
サイズを小さくした液晶素子において顕著であった。そ
して、かかる問題を回避するためには金属電極の厚みは
所定以下(実際には250nm)である必要があり、そ
のため、金属電極を用いたとしても電圧波形の遅延は回
避できなかった。Further, there is a problem that the rubbing treatment of the alignment film 68 is not uniform due to the unevenness due to the metal electrode, and optical differences and crosstalk also occur. Such a problem is remarkable in a liquid crystal element in which the pixel size is reduced for higher definition. In order to avoid such a problem, the thickness of the metal electrode must be equal to or less than a predetermined value (actually, 250 nm). Therefore, even if the metal electrode is used, the delay of the voltage waveform cannot be avoided.
【0013】一方、液晶素子の高精細化のためには駆動
周波数を高める必要があるが、駆動周波数を高めるため
には、金属電極の厚みを所定以上に設定することが不可
欠であることが本発明者らの実験により確かめられてい
る。On the other hand, it is necessary to increase the driving frequency in order to increase the definition of the liquid crystal element. However, in order to increase the driving frequency, it is essential to set the thickness of the metal electrode to a predetermined value or more. It has been confirmed by the inventors' experiments.
【0014】図40に示す表は、“金属電極の厚み―波
形遅延量―駆動周波数”の関係を示すものである。な
お、この表は、パネルとして21インチ対角パネルを、
配向膜68としてはLQ−1802(日立化成社製)
を、金属電極としてはA1−Si−Cu合金を用いる一
方、液晶素子を組み立てた状態ではラビング処理方向が
同一方向となるようにした場合のものである。The table shown in FIG. 40 shows the relationship of "thickness of metal electrode-waveform delay amount-drive frequency". In addition, this table shows a 21-inch diagonal panel as a panel,
LQ-1802 (manufactured by Hitachi Chemical Co., Ltd.) as the alignment film 68
This is a case in which an A1-Si-Cu alloy is used as the metal electrode, and the rubbing direction is the same in the assembled liquid crystal element.
【0015】いま、自発分極が7nc/cm2 の液晶材
料を用い、セル厚を約1μmとした場合は、図40から
明らかなように、金属電極の膜厚が230nmの場合に
おける遅延量(90%間での立ち上がり時間)を1とす
ると、348nmの膜厚では遅延量が0.56であっ
た。そして、この関係を走査線数2048本の駆動周波
数(1フレーム走査周波数)で表現すると、1本の走査
線の両端に電源を接続した場合(両側実装と表現してあ
る)と片側に電源を接続した場合(片側実装と表現して
ある)でそれぞれ異なるものの、いずれも遅延量が少な
いほど駆動周波数が高くできることがわかる。When a liquid crystal material having a spontaneous polarization of 7 nc / cm 2 and a cell thickness of about 1 μm are used, as is apparent from FIG. %, The delay amount was 0.56 at a film thickness of 348 nm. When this relationship is expressed by a drive frequency of 2048 scanning lines (one frame scanning frequency), when a power source is connected to both ends of one scanning line (expressed as both-side mounting), a power source is connected to one side. It can be seen that although the connection is different (denoted as one-sided mounting), the driving frequency can be increased as the delay amount is smaller in each case.
【0016】また、高速駆動をするために自発分極を1
00nc/cm2 にし、セル厚を約2μmにして波形の
なまりを軽減した場合には、駆動周波数を15Hz以下
にするためには、両側実装でA1−Si−Cuを用いた
場合には629nmの膜厚が必要であり、片側実装では
2276nmの膜厚が必要になる。これは金属の種類を
変えることにより軽減することはできるが、Cuを用い
た場合でも両側実装で387nm、片側実装の場合には
1310nmの膜厚が必要になり、いずれにしても25
0nmを越えている必要がある。Further, the spontaneous polarization is set to 1 for high-speed driving.
00 nc / cm 2 , the cell thickness is about 2 μm, and the rounding of the waveform is reduced. In order to reduce the driving frequency to 15 Hz or less, when A1-Si-Cu is used for both-side mounting, 629 nm is used. A film thickness is required, and a one-sided mounting requires a film thickness of 2276 nm. This can be reduced by changing the type of metal. However, even when Cu is used, a film thickness of 387 nm is required for both-side mounting and 1310 nm for single-side mounting.
It is necessary to exceed 0 nm.
【0017】しかし、このように駆動周波数を高くする
よう金属電極の膜厚が250nmを越えるようにした場
合、既述したように光学的な差異やクロストークが発生
するようになる。なお、両側実装の場合と片側実装の場
合とでは電源ICのコストが倍近く違うために大きな違
いを生じることになるので液晶素子の構成としては片側
実装が望ましい。However, if the thickness of the metal electrode exceeds 250 nm so as to increase the drive frequency, optical differences and crosstalk occur as described above. In addition, since the cost of the power supply IC is almost twice as large between the case of mounting on both sides and the case of mounting on one side, a large difference is caused. Therefore, the structure of the liquid crystal element is preferably single-sided.
【0018】ところで、この金属電極の膜厚を250n
m以下にしなければならないという制限は、金属電極を
透明電極の表面(液晶66が注入される側の面)に配置
した場合に生ずるものであることから、金属電極を透明
電極の表面に併設するのではなく、金属電極を透明電極
の裏面(ガラス基板の側の面)に配置して金属電極の厚
さを自由に設定できるようにした方法が考えられ、本出
願人は鋭意検討した結果、特開平2−63019号公
報、特願平5−158182号明細書においてその技術
を開示した。The thickness of the metal electrode is 250 n.
The restriction that the distance must be equal to or less than m is caused when the metal electrode is arranged on the surface of the transparent electrode (the surface on the side where the liquid crystal 66 is injected). Instead, a method was considered in which the metal electrode was arranged on the back surface of the transparent electrode (the surface on the side of the glass substrate) so that the thickness of the metal electrode could be freely set. The techniques are disclosed in Japanese Patent Application Laid-Open No. 2-63019 and Japanese Patent Application No. 5-158182.
【0019】次に、このような配線基板を製造する3つ
の製造方法について説明する。Next, three manufacturing methods for manufacturing such a wiring board will be described.
【0020】まず第1の製造方法では、図41(a)の
ようにガラス基板71の表面に、スパッタ法等によって
厚膜のメタル層を形成し、該メタル層をフォトリソグラ
フィー法等によってパターン化した金属電極72を有す
る金属電極基板73を形成する。次に、図41(b)の
ように、金属電極基板73の表面上に、例えば紫外線硬
化樹脂74のモノマー液を定量滴下治具等を用いて所定
量を滴下する。First, in the first manufacturing method, as shown in FIG. 41A, a thick metal layer is formed on the surface of a glass substrate 71 by a sputtering method or the like, and the metal layer is patterned by a photolithography method or the like. A metal electrode substrate 73 having the formed metal electrode 72 is formed. Next, as shown in FIG. 41B, for example, a predetermined amount of a monomer liquid of the ultraviolet curing resin 74 is dropped on the surface of the metal electrode substrate 73 using a fixed amount dropping jig or the like.
【0021】次に、図41(c)のように、平滑板75
を紫外線硬化樹脂74をはさむように接触させた後、プ
レス圧力により図41(d)に示すように平滑板75と
金属電極基板73とを密着させる。この後、図41
(e)の矢印に示すように平滑板75側からUV光を照
射して紫外線硬化樹脂74を硬化させた後、図41
(f)のように図には具体的には示していない離型装置
により平滑板75を紫外線硬化樹脂74と一体物となっ
た金属電極基板73から剥離する。Next, as shown in FIG.
Is pressed so as to sandwich the ultraviolet curable resin 74, and then the smoothing plate 75 and the metal electrode substrate 73 are brought into close contact with each other by pressing pressure as shown in FIG. After this, FIG.
After irradiating UV light from the smoothing plate 75 side to cure the ultraviolet curing resin 74 as shown by the arrow in (e), FIG.
As shown in (f), the smoothing plate 75 is peeled off from the metal electrode substrate 73 integrated with the ultraviolet curable resin 74 by a release device not specifically shown in the figure.
【0022】次に、図41(g)のように金属電極72
の間隙を紫外線硬化樹脂74で埋めた金属電極基板73
に、図41(h)に示すようにITO等からなる透明電
極76を金属電極72と導通するように成膜、パターニ
ングして配線基板77を得るようにする。Next, as shown in FIG.
Electrode substrate 73 in which the gap between the electrodes is filled with an ultraviolet curing resin 74
Next, as shown in FIG. 41H, a transparent electrode 76 made of ITO or the like is formed and patterned so as to be electrically connected to the metal electrode 72, so that a wiring substrate 77 is obtained.
【0023】また、第2の製造方法では、まず、図42
(a)のように平滑板75の表面上に、例えばUV硬化
型樹脂74の樹脂モノマーをディスペンサー100等の
定量液化治具を用いて所定量滴下する。In the second manufacturing method, first, FIG.
As shown in (a), for example, a predetermined amount of a resin monomer of the UV-curable resin 74 is dropped on the surface of the smoothing plate 75 using a quantitative liquefaction jig such as a dispenser 100.
【0024】一方、これとは別に、図42(b)に示す
ようにカラーフィルタ78及びその上に形成された数μ
m程度の膜厚からなる金属電極72を有する金属電極基
板73’を、図42(c)のように金属電極72が施さ
れた面を平滑板75に向けた状態で矢印方向に押し下
げ、図42(d)のように平滑板75に樹脂74を挟む
ように接触させる。なお、この際、金属電極72を形成
する金属電極材とカラーフィルタ材との密着性が乏しい
場合には、図42(b)に示すようにMо・Ni・Cr
・Ti等の金属により下地層79を形成することが多
い。On the other hand, as shown in FIG. 42B, a color filter 78 and several μm formed thereon are separately provided.
A metal electrode substrate 73 'having a metal electrode 72 having a thickness of about m is pressed down in the direction of the arrow with the surface on which the metal electrode 72 is provided facing the smooth plate 75 as shown in FIG. As shown in FIG. 42 (d), the resin 74 is brought into contact with the smooth plate 75 so as to sandwich the resin 74 therebetween. At this time, if the adhesion between the metal electrode material forming the metal electrode 72 and the color filter material is poor, as shown in FIG.
-The underlayer 79 is often formed of a metal such as Ti.
【0025】次に、図42(e)のように平滑板75と
金属電極基板73’とで樹脂74を挟んだ一体物80を
プレス機81の上・下プレス板81a,81b内に納
め、続いて図42(f)のように上保持板81aに対し
矢印に示すように所定のプレス圧力を加えて平滑板75
と金属電極基板73’とを密着させる。なお、後の工程
でITO膜等の透明電極を形成するが、この透明電極と
金属との導通性を確保するため、樹脂74を金属の表面
上から排除するか、又は極薄く残る程度になるよう金属
電極基板73’を平滑板75に強く、しかも平滑板75
の全面に均―に密着させる必要がある。Next, as shown in FIG. 42 (e), an integrated body 80 having a resin 74 sandwiched between a smooth plate 75 and a metal electrode substrate 73 'is placed in upper and lower press plates 81a and 81b of a press 81. Subsequently, a predetermined pressing pressure is applied to the upper holding plate 81a as shown by an arrow as shown in FIG.
And the metal electrode substrate 73 'are brought into close contact with each other. In a later step, a transparent electrode such as an ITO film is formed. However, in order to secure conductivity between the transparent electrode and the metal, the resin 74 is removed from the surface of the metal, or the resin 74 remains extremely thin. The metal electrode substrate 73 ′ is strong against the smooth plate 75,
It is necessary to uniformly adhere to the entire surface of the device.
【0026】次に、プレス圧力を解除して、一体物80
をプレス機81から取り出した後、この一体物80に対
し図42(g)の矢印のようにガラス基板71側からU
V光を照射して樹脂74を硬化させる。この後、図42
(h)のように図示していない離型治具により平滑板7
5から樹脂74と一体となった金属電極基板73’を矢
印方向に剥離することにより、図42(i)に示すよう
な金属電極72の間隙を紫外線硬化樹脂74で埋めた金
属電極基板73’を得るようにする。Next, the press pressure is released, and the one piece 80
After being taken out of the press 81, the integrated object 80 is moved from the glass substrate 71 side as shown by the arrow in FIG.
The resin 74 is cured by irradiation with V light. After this, FIG.
(H) As shown in FIG.
The metal electrode substrate 73 ′ integrated with the resin 74 from FIG. 5 is peeled in the direction of the arrow to fill the gap between the metal electrodes 72 with the ultraviolet curing resin 74 as shown in FIG. To get
【0027】そして、最後にITO等からなる透明電極
を金属電極72と導通するように成膜、パターニングし
て配線基板を得るようにする。Finally, a transparent electrode made of ITO or the like is formed and patterned so as to be electrically connected to the metal electrode 72 to obtain a wiring substrate.
【0028】第3の製造方法としては、まず、図43
(a)に示すように、透明ガラス基板71上にCr等の
基板71との密着力が強い材料を用い、真空蒸着法等の
方法により膜厚1000Å程度の下地膜79を形成す
る。これはCuが基板71との密着力が小さいという欠
点があるためである。この後、この下地膜79上に、金
属基板となるCu配線膜82を1μm程度形成する。さ
らに、この後、Cu配線膜82の上に図43(b)に示
すようにフォトレジスト83を塗布し、露光、現像を行
って配線パターンをパターンニングする。As a third manufacturing method, first, FIG.
As shown in FIG. 1A, a base film 79 having a thickness of about 1000.degree. Is formed on a transparent glass substrate 71 using a material such as Cr having a strong adhesion to the substrate 71 by a method such as a vacuum evaporation method. This is because Cu has a drawback that adhesion to the substrate 71 is small. Thereafter, a Cu wiring film 82 serving as a metal substrate is formed on the underlying film 79 to a thickness of about 1 μm. Thereafter, a photoresist 83 is applied on the Cu wiring film 82 as shown in FIG. 43B, and is exposed and developed to pattern the wiring pattern.
【0029】次に、この基板71を塩化第2鉄水溶液ま
たは塩化第2銅水溶液等のエッチング液に浸漬し、図4
3(c)に示すようCu配線膜82をエッチングした
後、塩酸または硝酸セリウムアンモニウム水溶液等のエ
ッチング液に浸漬して下地膜79をエッチングする。Next, the substrate 71 is immersed in an etching solution such as an aqueous solution of ferric chloride or an aqueous solution of cupric chloride, and the substrate 71 shown in FIG.
After etching the Cu wiring film 82 as shown in FIG. 3C, the base film 79 is etched by dipping in an etching solution such as hydrochloric acid or cerium ammonium nitrate aqueous solution.
【0030】そして、最後にCu配線膜82の間隙を紫
外線硬化樹脂74で埋めた後、ITO等からなる透明電
極をCu配線膜82と導通するように成膜、パターニン
グして配線基板を得るようにする。Finally, after the gap between the Cu wiring films 82 is filled with the ultraviolet curing resin 74, a transparent electrode made of ITO or the like is formed so as to be electrically connected to the Cu wiring films 82 and patterned to obtain a wiring substrate. To
【0031】なお、このように配線基板を形成した後、
この配線基板の上に、例えば図38に示す誘電体膜67
及び配向膜68を成膜し、この後配向膜68に対するラ
ビングを行った後、この配線基板と既述した製造方法と
同様にして形成した他の配線基板とを対向させ、最後に
シーリング部材65にて両基板の間に液晶66を封入す
る隙間を形成するように接着する。そして、最後に、こ
の隙間に液晶66を封入して液晶素子が製造される。After forming the wiring board as described above,
On this wiring board, for example, a dielectric film 67 shown in FIG.
After rubbing the alignment film 68, the wiring substrate is made to face another wiring substrate formed in the same manner as the above-described manufacturing method, and finally the sealing member 65 is formed. Are bonded so as to form a gap between both substrates for enclosing the liquid crystal 66. Finally, the liquid crystal 66 is sealed in the gap to manufacture a liquid crystal element.
【0032】[0032]
【発明が解決しようとする課題】ところが、このような
従来の配線基板及びその製造方法において、金属電極の
形成はスパッタ法等の真空成膜により厚膜の金属層を形
成し、金属層をレジストでパターニングした後、ドライ
エッチング処理により、例えば図41(a)に示すよう
なパターン化した金属電極72を形成していたが、この
ような金属電極72を形成するには高価なスパッタ装
置、フォトリソ装置、ドライエッチング装置等を必要と
する上、金属電極基板73を作成する工程が複雑とな
る。その結果、この金属電極基板73を用いた配線基板
のコストが高くなるという問題があった。However, in such a conventional wiring board and a method of manufacturing the same, a metal electrode is formed by forming a thick metal layer by vacuum film formation such as a sputtering method, and resisting the metal layer. After patterning by using, for example, a patterned metal electrode 72 as shown in FIG. 41A was formed by dry etching, but an expensive sputtering apparatus, photolithography In addition to requiring an apparatus, a dry etching apparatus, and the like, the process of forming the metal electrode substrate 73 is complicated. As a result, there is a problem that the cost of the wiring board using the metal electrode substrate 73 increases.
【0033】また、コストを低下する方法として金属層
形成をメッキ法で、且つエッチングを湿式で行う方法が
考えられる。しかし、メッキ法により金属層を形成する
場合はコストが安くなるが、この後の工程である紫外線
硬化樹脂による平坦化工程における離型工程時におい
て、金属電極72とガラス基板71との密着が悪いた
め、平滑板75を引き剥がす際(図42h参照)、金属
電極72がガラス基板71から剥がれるという問題があ
った。As a method of reducing the cost, a method of forming the metal layer by a plating method and performing the etching by a wet method can be considered. However, when the metal layer is formed by the plating method, the cost is reduced, but the adhesion between the metal electrode 72 and the glass substrate 71 is poor in the subsequent step of the release step in the flattening step using the ultraviolet curable resin. Therefore, when the smoothing plate 75 is peeled off (see FIG. 42h), there is a problem that the metal electrode 72 is peeled off from the glass substrate 71.
【0034】また、紫外線硬化樹脂を硬化させる際、U
V光を照射すると、カラーフィルタがダメージを受ける
という問題点があった。When the ultraviolet-curing resin is cured, U
Irradiation with V light has a problem that the color filter is damaged.
【0035】一方、金属層のエッチングを湿式エッチン
グ法により行う場合では、金属電極72が厚膜である
為、図43(c)の拡大図である図44に示すように、
本来フォトレジスト83の幅に加工されるべきCu配線
82がサイドエッチングにより配線幅が2δだけ狭くな
ってしまう。ここで、一般に等方エッチングの場合、サ
イドエッチング量δはCu膜厚tに対しδ≧tになる。
すなわち、Cu配線82をウェットエッチング法で加工
する場合、ガラス基板71面内の線幅コントロールが困
難となり、最悪の場合には金属電極72に断線を生じて
線欠陥となるため、表示品質が悪化するという問題があ
った。On the other hand, when the metal layer is etched by a wet etching method, the metal electrode 72 is a thick film, and as shown in FIG. 44 which is an enlarged view of FIG.
The wiring width of the Cu wiring 82 which should be originally processed to the width of the photoresist 83 is reduced by 2δ due to the side etching. Here, in the case of isotropic etching, the side etching amount δ generally satisfies δ ≧ t with respect to the Cu film thickness t.
That is, when the Cu wiring 82 is processed by the wet etching method, it becomes difficult to control the line width in the surface of the glass substrate 71, and in the worst case, the metal electrode 72 is disconnected to cause a line defect, so that the display quality is deteriorated. There was a problem of doing.
【0036】本発明は、このような従来の課題を解決す
るためになされたものであり、離型工程時での金属配線
の剥がれを無くすことができると共に、コストが安い配
線基板、配線基板の製造方法、該配線基板を用いた液晶
素子及び該液晶素子の製造方法を提供することを第1の
目的とする。また、UV光照射によるカラーフィルタの
ダメージが回避できる配線基板、配線基板の製造方法、
該配線基板を用いた液晶素子及び該液晶素子の製造方法
を提供することを第2の目的とする。さらに、表示品質
の良好な配線基板、配線基板の製造方法、該配線基板を
用いた液晶素子及び該液晶素子の製造方法を提供するこ
とを第3の目的とする。またさらに、電圧波形の遅延の
ないを配線基板、配線基板の製造方法、該配線基板を用
いた液晶素子及び該液晶素子の製造方法を提供すること
を第4の目的とする。The present invention has been made to solve such a conventional problem, and it is possible to eliminate the peeling of the metal wiring at the time of the release process, and to reduce the cost of the wiring board and the wiring board. A first object is to provide a manufacturing method, a liquid crystal element using the wiring substrate, and a method for manufacturing the liquid crystal element. A wiring board capable of avoiding damage to a color filter due to UV light irradiation, a method for manufacturing a wiring board,
A second object is to provide a liquid crystal element using the wiring substrate and a method for manufacturing the liquid crystal element. Further, it is a third object of the present invention to provide a wiring board having good display quality, a method of manufacturing the wiring board, a liquid crystal element using the wiring board, and a method of manufacturing the liquid crystal element. Still another object of the present invention is to provide a wiring board having no voltage waveform delay, a method of manufacturing the wiring board, a liquid crystal element using the wiring board, and a method of manufacturing the liquid crystal element.
【0037】[0037]
【課題を解決するための手段】本発明は、透光性基材の
表面に形成された複数の補助電極と、前記補助電極間を
絶縁する絶縁層と、前記補助電極及び絶縁層の表面に形
成された主電極とを有する配線基板において、前記補助
電極は前記絶縁層に形成された複数の凹部に配線材を配
して形成されたことを特徴とするものである。According to the present invention, there are provided a plurality of auxiliary electrodes formed on the surface of a light-transmitting substrate, an insulating layer for insulating between the auxiliary electrodes, and a surface of the auxiliary electrode and the insulating layer. In the wiring board having the formed main electrode, the auxiliary electrode is formed by arranging a wiring material in a plurality of recesses formed in the insulating layer.
【0038】また本発明は、前記配線材はCu、Cr、
Mo、Ni、Au、Ag、Ptのいずれか又はこれらの
合金からなると共に、メッキ法により前記凹部に配され
て前記補助電極を形成することを特徴とするものであ
る。Further, according to the present invention, the wiring material may be Cu, Cr,
The auxiliary electrode is formed of any one of Mo, Ni, Au, Ag, and Pt or an alloy thereof, and is disposed in the recess by a plating method to form the auxiliary electrode.
【0039】また本発明は、前記透光性基材と絶縁層と
の間にPd、Ag、Au、Pt、Moのいずれかより成
ると共に前記凹部の底面を形成する下地層を設けると共
に、前記補助電極を前記下地層の表面に形成したことを
特徴とするものである。Further, according to the present invention, an underlayer made of any of Pd, Ag, Au, Pt, and Mo and forming a bottom surface of the concave portion is provided between the translucent substrate and the insulating layer. An auxiliary electrode is formed on the surface of the underlayer.
【0040】また本発明は、前記透光性基材と絶縁層と
の間で、且つ前記凹部から外れた部分にカラーフィルタ
ー層を設けたことを特徴とするものである。Further, the present invention is characterized in that a color filter layer is provided between the light-transmitting base material and the insulating layer and at a portion outside the concave portion.
【0041】また本発明は、前記透光性基材と絶縁層と
の間に前記カラーフイルター層を保護すると共に、表面
には前記下地層が形成される保護層を設けたことを特徴
とするものである。Further, the present invention is characterized in that the color filter layer is protected between the translucent substrate and the insulating layer, and a protective layer on which the underlayer is formed is provided on the surface. Things.
【0042】また本発明は、前記絶縁層は、高分子材料
にて形成されることを特徴とするものである。Further, the present invention is characterized in that the insulating layer is formed of a polymer material.
【0043】また本発明は、前記高分子材料は、紫外線
を照射することにより硬化される樹脂であることを特徴
とするものである。The present invention is also characterized in that the polymer material is a resin which is cured by irradiating ultraviolet rays.
【0044】また本発明は、透光性基材の表面に形成さ
れた複数の補助電極と、前記補助電極間を絶縁する絶縁
層と、前記補助電極及び絶縁層の表面に形成された主電
極とを有する配線基板の製造方法において、前記透光性
基材上にPd、Ag、Au、Pt、Moのいずれかより
成る下地層を形成する工程と、前記透光性基材と前記補
助電極のパターン形状に対応した凸部を有する平滑板平
滑板との間に高分子材料をはさむ工程と、前記透光性基
材と平滑板とを圧接し、該基板と平滑板との間に前記高
分子材料を充填させる工程と、前記透光性基材上に前記
補助電極のパターン形状に対応した複数の凹部を有する
絶縁層を形成するよう高分子材料硬化光を照射して前記
高分子材料を硬化させる工程と、前記平滑板を離型する
工程と、メッキ法により前記絶縁層の各凹部にCu、C
r、Mo、Ni、Au、Ag、Ptのいずれか又はこれ
らの合金からなる配線材を配して前記補助電極を形成す
る工程と、前記補助電極及び絶縁層の表面に主電極を形
成する工程と、を備えてなることを特徴とするものであ
る。According to the present invention, a plurality of auxiliary electrodes formed on the surface of the light-transmitting substrate, an insulating layer for insulating between the auxiliary electrodes, and a main electrode formed on the surface of the auxiliary electrode and the insulating layer are provided. Forming a base layer made of any of Pd, Ag, Au, Pt, and Mo on the light-transmitting substrate; and forming the light-transmitting substrate and the auxiliary electrode on the light-transmitting substrate. A step of sandwiching a polymer material between a smooth plate and a smooth plate having a convex portion corresponding to the pattern shape, and pressing the light-transmissive substrate and the smooth plate into pressure contact with each other, and between the substrate and the smooth plate. Filling a polymer material, and irradiating the polymer material with curing light so as to form an insulating layer having a plurality of concave portions corresponding to the pattern shape of the auxiliary electrode on the translucent substrate; Curing, a step of releasing the smooth plate, and a plating method. Cu in each recess of more the insulating layer, C
a step of arranging a wiring material made of any one of r, Mo, Ni, Au, Ag, and Pt or an alloy thereof to form the auxiliary electrode, and a step of forming a main electrode on the surface of the auxiliary electrode and the insulating layer And characterized in that:
【0045】また本発明は、透光性基材の表面に形成さ
れた複数の補助電極と、前記補助電極間を絶縁する絶縁
層と、前記補助電極及び絶縁層の表面に形成された主電
極とを有する一対の配線基板により液晶を挟持する液晶
素子において、前記配線基板は、前記透光性基材上に複
数の凹部を有する絶縁層を形成した後、前記凹部にメッ
キ法によりCu、Cr、Mo、Ni、Au、Ag、Pt
のいずれか又はこれらの合金からなる配線材を配して前
記補助電極を形成したものであることを特徴とするもの
である。Further, according to the present invention, a plurality of auxiliary electrodes formed on the surface of the light-transmitting substrate, an insulating layer for insulating between the auxiliary electrodes, and a main electrode formed on the surface of the auxiliary electrode and the insulating layer In a liquid crystal element sandwiching liquid crystal between a pair of wiring boards having the following, the wiring board forms an insulating layer having a plurality of recesses on the translucent substrate, and then forms Cu, Cr in the recesses by plating. , Mo, Ni, Au, Ag, Pt
Wherein the auxiliary electrode is formed by arranging a wiring member made of any one of the above or an alloy thereof.
【0046】また本発明は、透光性基材の表面に形成さ
れた複数の補助電極と、前記補助電極間を絶縁する絶縁
層と、前記補助電極及び絶縁層の表面に形成された主電
極とを有する一対の配線基板により液晶を挟持する液晶
素子の製造方法において、前記透光性基材上にPd、A
g、Au、Pt、Moのいずれかより成る下地層を形成
する工程と、前記透光性基材と前記補助電極のパターン
形状に対応した凸部を有する平滑板との間に高分子材料
をはさむ工程と、前記透光性基材と平滑板とを圧接し、
該基板と平滑板との間に前記高分子材料を充填させる工
程と、前記透光性基材上に前記補助電極のパターン形状
に対応した複数の凹部を有する絶縁層を形成するよう高
分子材料硬化光を照射して前記高分子材料を硬化させる
工程と、前記平滑板を離型する工程と、メッキ法により
前記絶縁層の各凹部にCu、Cr、Mo、Ni、Au、
Ag、Ptのいずれか又はこれらの合金からなる配線材
を配して前記補助電極を形成する工程と、前記補助電極
及び絶縁層の表面に主電極を形成する工程と、前記主電
極が形成された前記配線基板を対向させると共に、前記
液晶を挟持するよう前記対向する基板間に液晶を充填す
る工程と、を備えてなることを特徴とするものである。The present invention also provides a plurality of auxiliary electrodes formed on a surface of a light-transmitting substrate, an insulating layer insulating between the auxiliary electrodes, and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a method for manufacturing a liquid crystal element in which a liquid crystal is sandwiched between a pair of wiring substrates having:
g, Au, Pt, or Mo. A step of forming an underlayer made of any one of Mo and a polymer material between the translucent substrate and the smooth plate having a convex portion corresponding to the pattern shape of the auxiliary electrode. Sandwiching step, press-contacting the light-transmissive substrate and the smooth plate,
Filling the polymer material between the substrate and the smoothing plate, and forming a polymer material on the translucent substrate to form an insulating layer having a plurality of recesses corresponding to the pattern shape of the auxiliary electrode. A step of irradiating curing light to cure the polymer material, a step of releasing the smooth plate, and plating, Cu, Cr, Mo, Ni, Au,
A step of arranging a wiring member made of Ag or Pt or an alloy thereof to form the auxiliary electrode, a step of forming a main electrode on the surface of the auxiliary electrode and the insulating layer, and forming the main electrode. And filling the liquid crystal between the opposing substrates so as to sandwich the liquid crystal.
【0047】また本発明は、透光性基材の表面に形成さ
れた複数の補助電極と、前記補助電極間を絶縁する絶縁
層と、前記補助電極及び絶縁層の表面に形成された主電
極とを有する配線基板において、前記絶縁層を、リフト
オフ法を用いて複数の凹部を有するように形成すると共
に、前記補助電極を前記複数の凹部に配線材を配して形
成することを特徴とするものである。According to the present invention, a plurality of auxiliary electrodes formed on the surface of the light-transmitting substrate, an insulating layer for insulating between the auxiliary electrodes, and a main electrode formed on the surface of the auxiliary electrode and the insulating layer are provided. Wherein the insulating layer is formed to have a plurality of recesses by using a lift-off method, and the auxiliary electrode is formed by disposing a wiring material in the plurality of recesses. Things.
【0048】また本発明は、前記絶縁層はSiO2 を主
成分とする一方、該絶縁層の原材料に有機シランを用い
ることを特徴とするものである。Further, the present invention is characterized in that the insulating layer contains SiO 2 as a main component, while using organic silane as a raw material of the insulating layer.
【0049】また本発明は、透光性基材の表面に形成さ
れた複数の補助電極と、前記補助電極間を絶縁する絶縁
層と、前記補助電極及び絶縁層の表面に形成された主電
極とを有する配線基板において、前記透光性基材の表面
にスパッタリング法で形成された下地層と、前記下地層
上に電気パターンメッキ法によって配された配線材にて
形成された補助電極と、を備え、前記下地層は前記配線
材をエッチングレジストとしてウェットエッチングによ
りパターニング加工されたことを特徴とするものであ
る。The present invention also provides a plurality of auxiliary electrodes formed on a surface of a light-transmitting substrate, an insulating layer insulating between the auxiliary electrodes, and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In the wiring board having, an underlayer formed by a sputtering method on the surface of the translucent substrate, and an auxiliary electrode formed by a wiring material disposed on the underlayer by an electric pattern plating method, Wherein the underlayer is patterned by wet etching using the wiring material as an etching resist.
【0050】また本発明は、前記補助電極の表面を電気
メッキ法により酸化防止金属膜でおおうようにしたこと
を特徴とするものである。The present invention is also characterized in that the surface of the auxiliary electrode is covered with an antioxidant metal film by an electroplating method.
【0051】また、本発明のように透光性基材の表面に
複数の凹部を有する絶縁層を形成した後、この凹部にC
u、Cr、Mo、Ni、Au、Ag、Ptのいずれか又
はこれらの合金からなる配線材をメッキ法により配して
補助電極を形成することにより、離型工程時での金属電
極の剥がれを無くすようにすると共に、エッチングが不
要となるようにする。After forming an insulating layer having a plurality of recesses on the surface of the light-transmitting substrate as in the present invention, the C
By disposing a wiring material made of any one of u, Cr, Mo, Ni, Au, Ag, and Pt or an alloy thereof by a plating method to form an auxiliary electrode, the peeling of the metal electrode during the release step can be prevented. In addition to eliminating it, the etching is not required.
【0052】また、リフトオフ法を用いて複数の凹部を
有する絶縁層を形成すると共に、電解メッキ法にて凹部
に配線材を形成することにより、UV硬化樹脂を使用せ
ずに配線基板を得ることができ、UV光照射によるカラ
ーフィルタのダメージが回避できるようにすると共に、
硬化した樹脂を引き剥がすための工程をなくすようにす
る。Further, by forming an insulating layer having a plurality of concave portions by using a lift-off method and forming a wiring material in the concave portions by using an electrolytic plating method, it is possible to obtain a wiring substrate without using a UV curing resin. To avoid damage to the color filter due to UV light irradiation,
Eliminate the step of peeling off the cured resin.
【0053】また、透光性基材の表面にスパッタリング
法で形成された下地層上に配線材を電気パターンメッキ
法によって配して補助電極を形成する一方、下地層を、
配線材をエッチングレジストとしてウェットエッチング
によりパターニング加工することにより、サイドエッチ
ングによるパターン精度の低下を防ぐようにする。A wiring material is disposed on a base layer formed by a sputtering method on the surface of a light-transmitting substrate to form an auxiliary electrode by an electric pattern plating method.
By performing patterning by wet etching using a wiring material as an etching resist, a decrease in pattern accuracy due to side etching is prevented.
【0054】[0054]
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0055】図1は、本発明の第1の実施の形態に係る
配線基板を用いた液晶素子の構造を示す断面図であり、
同図において、1は液晶素子、2は配線基板、3は液
晶、4はシール材、5はスペーサである。ここで、この
配線基板2は、透光性基材であるガラス基板6と、主電
極である透明電極7と、補助電極である金属電極10
と、金属電極10間を絶縁する絶縁層を形成する紫外線
硬化樹脂膜11とを有したものである。なお、この配線
基板2には絶縁膜8及び配向膜9が形成されている。FIG. 1 is a sectional view showing a structure of a liquid crystal element using a wiring board according to the first embodiment of the present invention.
In the figure, 1 is a liquid crystal element, 2 is a wiring board, 3 is a liquid crystal, 4 is a sealing material, and 5 is a spacer. Here, the wiring substrate 2 includes a glass substrate 6 as a translucent substrate, a transparent electrode 7 as a main electrode, and a metal electrode 10 as an auxiliary electrode.
And an ultraviolet curable resin film 11 forming an insulating layer for insulating between the metal electrodes 10. Note that an insulating film 8 and an alignment film 9 are formed on the wiring board 2.
【0056】次に、このような構成の配線基板2を製造
する本発明の第2の実施の形態に係る配線基板の製造方
法について説明する。Next, a method of manufacturing a wiring board according to a second embodiment of the present invention for manufacturing the wiring board 2 having such a configuration will be described.
【0057】本実施の形態においては、まず図2に示す
ように、ガラス基板6の表面を脱脂処理した後、導電性
を付与するために下地層6aを形成する。ここで、脱脂
処理の方法としては溶剤処理、乳化脱脂(エマルジョン
脱脂)、アルカリ脱脂、電解脱脂、機械的脱脂等があ
り、これらいずれかの方法によりガラス基板6表面に付
着する汚れを除去する。In this embodiment, first, as shown in FIG. 2, after the surface of the glass substrate 6 is degreased, an underlayer 6a is formed to impart conductivity. Here, the method of degreasing treatment includes solvent treatment, emulsification degreasing (emulsion degreasing), alkali degreasing, electrolytic degreasing, mechanical degreasing, and the like, and any of these methods removes dirt adhering to the surface of the glass substrate 6.
【0058】なお、本発明に用いるガラス基板6は、液
晶基板用として広く用いられる厚さが1mm程度で、材
質はソーダガラス(青板ガラス)の様なごく一般的なも
ので良く、両面を研磨した平行度のよいものが好まし
い。The glass substrate 6 used in the present invention has a thickness of about 1 mm, which is widely used for liquid crystal substrates, and may be made of a general material such as soda glass (blue plate glass), and both surfaces are polished. A good parallelism is preferred.
【0059】また、下地層6aは、絶縁性のガラス基板
6表面に導電性を付与する層を適宜用いることができ、
金属層としては例えば、Pd、Ag、Au、Pt、Mo
等をメッキ法又は蒸着法等を用いて形成することができ
る。また、下地層6aは該下地層6a上に金属電極をメ
ッキ形成することが可能な厚みがあれば良く、例えば1
〜1000Å、好ましくは1〜500Åから適宜選択す
ることができる。なお、このような厚みとした場合、下
地層6aの抵抗値は金属電極10に比べ充分に大きいた
めショートの可能性は無いが、下地層6aをレーザ等を
用いて分断することも可能である。As the underlayer 6a, a layer for imparting conductivity to the surface of the insulating glass substrate 6 can be used as appropriate.
Examples of the metal layer include Pd, Ag, Au, Pt, and Mo.
Can be formed by a plating method, a vapor deposition method, or the like. The underlayer 6a only needs to have a thickness capable of forming a metal electrode on the underlayer 6a by plating.
To 1000 °, preferably 1 to 500 °. When the thickness is such a value, the resistance value of the underlayer 6a is sufficiently larger than that of the metal electrode 10 and there is no possibility of a short circuit. However, the underlayer 6a can be separated by using a laser or the like. .
【0060】次に、図3に示すように下地層6aを形成
したガラス基板6に紫外線硬化樹脂11aを、例えばデ
ィスペンサー等の定量滴下治具(図42a参照)を用い
て所定量滴下した後、図4に示すように金属配線パター
ン形状の凸部12aを有する平滑板12を紫外線硬化樹
脂11aをはさむように接触させる。Next, as shown in FIG. 3, a predetermined amount of the ultraviolet curable resin 11a is dropped on the glass substrate 6 on which the underlayer 6a is formed using a fixed amount dropping jig such as a dispenser (see FIG. 42a). As shown in FIG. 4, a smooth plate 12 having a convex portion 12a in the form of a metal wiring pattern is brought into contact with an ultraviolet curable resin 11a.
【0061】次に、平滑板12と下地層6aを形成した
ガラス基板6とで紫外線硬化樹脂11aをはさんだ一体
物を、例えばプレス機等の圧接手段(図42e参照)に
て密着させる。この後、図5に示すような一体物13に
対し、図6に示すように平滑板12側からUV光を照射
して紫外線硬化樹脂11aを硬化させる。Next, an integrated body sandwiching the ultraviolet curable resin 11a between the smoothing plate 12 and the glass substrate 6 on which the underlayer 6a is formed is brought into close contact with a press-contact means such as a press machine (see FIG. 42e). Thereafter, as shown in FIG. 6, the integrated body 13 as shown in FIG. 5 is irradiated with UV light from the smoothing plate 12 side to cure the ultraviolet curing resin 11a.
【0062】次に、図7のように、図には具体的には示
していない離型装置により一体物13から平滑板12を
剥離した後、紫外線硬化樹脂11aが硬化して形成され
た紫外線硬化樹脂膜11間にパターン状に形成された凹
部Sに、即ち凹部Sの底面を形成する下地層6a上にメ
ッキ法により、図8のように例えばNi,Cu,Niの
3つの金属層から成る金属電極10を形成し、金属電極
基板14を得る。そして、最後に金属電極10と導通す
るように、図9に示すようにITO等からなる透明電極
7を金属電極基板14上(金属電極10及び紫外線硬化
樹脂膜11の表面)に成膜、パターニングして低抵抗な
配線基板2を得るようにする。Next, as shown in FIG. 7, after the smoothing plate 12 is peeled off from the integrated body 13 by a release device not specifically shown in the figure, the ultraviolet curing resin 11a is cured to form the ultraviolet rays. As shown in FIG. 8, three metal layers of Ni, Cu, and Ni are formed by plating on the concave portions S formed in a pattern between the cured resin films 11, that is, on the base layer 6 a that forms the bottom surface of the concave portions S. The metal electrode 10 is formed, and a metal electrode substrate 14 is obtained. Then, as shown in FIG. 9, a transparent electrode 7 made of ITO or the like is formed on the metal electrode substrate 14 (the surfaces of the metal electrode 10 and the ultraviolet curable resin film 11) and patterned so as to be electrically connected to the metal electrode 10. As a result, a low-resistance wiring board 2 is obtained.
【0063】なお、このように配線基板2を形成した
後、配線基板2の透明電極7の上に絶縁膜8及び配向膜
9を成膜し、この後配向膜9に対するラビングを行った
後、この配線基板2と既述した製造方法と同様にして形
成した他の配線基板2とをスペーサ5を介在させて対向
させ、最後にシール材4にて両基板2の間に液晶3を封
入する隙間を形成するように接着する。そして、最後
に、この隙間に液晶3を封入して液晶素子1の製造が終
了する。After forming the wiring substrate 2 in this manner, an insulating film 8 and an alignment film 9 are formed on the transparent electrode 7 of the wiring substrate 2, and after rubbing the alignment film 9, This wiring board 2 and another wiring board 2 formed in the same manner as the manufacturing method described above are opposed to each other with a spacer 5 interposed therebetween. Finally, a liquid crystal 3 is sealed between the two substrates 2 by a sealing material 4. Glue to form a gap. Finally, the liquid crystal 3 is sealed in this gap, and the manufacture of the liquid crystal element 1 is completed.
【0064】ここで、本発明に用いる平滑板12の材質
は、金属又はガラス、セラミックス、プラスチック等か
らなる板状のものであればいかなるものでも良い。ま
た、平滑板12の表面に金属電極10に対応したパター
ン形状の凸部12aを形成する方法としては、銅、リン
青銅、真鋳、アルミニウム、ニッケル等からなる金属を
精密切削する方法、又はガラス、セラミックス、プラス
チック等に金属を蒸着、又はメッキ等で形成した後、所
定の形状にパターニングする方法等を挙げることができ
る。Here, the material of the smoothing plate 12 used in the present invention may be any material as long as it is a plate made of metal, glass, ceramics, plastic or the like. Further, as a method of forming the convex portion 12a having a pattern shape corresponding to the metal electrode 10 on the surface of the smoothing plate 12, a method of precision cutting a metal made of copper, phosphor bronze, brass, aluminum, nickel, or the like, or glass After forming a metal on ceramics, plastics, or the like by vapor deposition or plating, a method of patterning the metal into a predetermined shape can be used.
【0065】一方、本発明に用いる紫外線硬化樹脂11
aは紫外線硬化型樹脂モノマー、オリゴマー及び光開始
剤の混合物であり、アクリル系、エポキシ系、エン・チ
オール系等いかなる重合方式の高分子材料でも良いが、
液晶基板作成工程であるITOスパッタ成膜工程や配向
膜焼成工程に耐えうる耐熱性、耐薬品性、耐洗浄性等を
具備することが必要である。例えば、主成分である反応
性オリゴマーに耐熱性のある分子構造を導入したもの
や、多官能モノマーにより架橋密度を高めたものが好ま
しい。On the other hand, the ultraviolet curable resin 11 used in the present invention
a is a mixture of a UV-curable resin monomer, an oligomer and a photoinitiator, and may be a polymer material of any polymerization system such as an acrylic type, an epoxy type, and an ene / thiol type,
It is necessary to have heat resistance, chemical resistance, washing resistance, and the like that can withstand the ITO sputter film forming step and the alignment film baking step, which are liquid crystal substrate forming steps. For example, those obtained by introducing a heat-resistant molecular structure into the reactive oligomer which is the main component, and those obtained by increasing the crosslink density by a polyfunctional monomer are preferable.
【0066】また、紫外線硬化樹脂11aを硬化させる
光をUV光と限定したが、用いる光の波長はこの限りで
はなく、例えば可視光、赤外光等で透明媒体を通過する
光であれば、いかなるものでも構わない。従って使用す
る樹脂は用いる光の波長に合致したものを用いる。Although the light for curing the ultraviolet curable resin 11a is limited to the UV light, the wavelength of the light to be used is not limited to this. Anything is fine. Therefore, the resin used should match the wavelength of the light used.
【0067】さらに、本発明に用いる金属電極10とし
ては、メッキ可能で且つ金属電極10として用いること
が可能な金属から適宜選択することができ、Cu、C
r、Mo、Ni、Au、Ag、Pt及びこれらの金属の
合金を挙げることができる。これらの金属及び合金のメ
ッキ方法としては、無電解メッキ(化学メッキ)、電解
メッキから適宜選択できるが、メッキされた金属電極の
膜厚均一性に優れる無電解メッキが好ましい。Further, the metal electrode 10 used in the present invention can be appropriately selected from metals that can be plated and can be used as the metal electrode 10.
Examples thereof include r, Mo, Ni, Au, Ag, Pt and alloys of these metals. The plating method of these metals and alloys can be appropriately selected from electroless plating (chemical plating) and electrolytic plating, but electroless plating which is excellent in uniformity of the thickness of the plated metal electrode is preferable.
【0068】また、本発明に用いる圧接手段は、ガラス
基板6の面積に対して紫外線硬化樹脂11aを均一に押
し広げることができれば良く、例えば油圧シリンダーや
エアーシリンダーによるプレス機、液体圧プレス機、ロ
ールプレス機等を適宜用いることができる。プレスする
際に電熱ヒーターまたは加熱流体等を通し加熱しておく
ことにより、図5で被プレス物を加熱しながら圧接すれ
ば、樹脂の粘度が低下し、樹脂を押し広げ易くなり好ま
しい。The pressing means used in the present invention is not limited as long as it can uniformly spread the ultraviolet-curable resin 11a over the area of the glass substrate 6. For example, a pressing machine using a hydraulic cylinder or an air cylinder, a liquid pressing machine, A roll press machine or the like can be used as appropriate. By pressing and heating the object to be pressed as shown in FIG. 5 by heating through an electric heater or a heating fluid during pressing, the viscosity of the resin is reduced and the resin is easily spread, which is preferable.
【0069】さらに、本発明に用いるUV光の光源であ
る紫外線ランプ(図示せず)は、例えば、高圧水銀灯、
低圧水銀灯、キセノンランプ等、照射しようとする紫外
線硬化樹脂11aを硬化させるものであればいかなるも
のでも良く、その出力は硬化に足りる照度のものが好ま
しい。Further, an ultraviolet lamp (not shown) which is a light source of UV light used in the present invention is, for example, a high pressure mercury lamp,
Any material such as a low-pressure mercury lamp or a xenon lamp may be used as long as it cures the ultraviolet-curable resin 11a to be irradiated, and its output is preferably an illuminance sufficient for curing.
【0070】次に、本実施の形態に係る配線基板の製造
方法の1実施例を説明する。Next, one example of the method of manufacturing a wiring board according to the present embodiment will be described.
【0071】本実施例においては、寸法が300×31
0mmの両面研磨された青板ガラス6の表面を中性洗剤
で洗浄した後、アルカリ脱脂処理を施した。次に、Pd
溶液を用い室温で1分間化学メッキ処理を行い、ガラス
基板6上に下地層6aとしてPdを20Åの厚さで形成
した(図2参照)。In this embodiment, the size is 300 × 31
The surface of the 0 mm double-side polished soda lime glass 6 was washed with a neutral detergent, and then subjected to an alkali degreasing treatment. Next, Pd
Chemical plating was performed for 1 minute at room temperature using the solution, and Pd was formed as a base layer 6a on the glass substrate 6 to a thickness of 20 ° (see FIG. 2).
【0072】そして、この下地層形成工程が終了した
後、ペンタエリスリトールトリアクリレート50重量
部、ネオペンチルグリコールジアクリレート50重量
部、1−ヒドロキシシクロヘキシルフェニルケトン2重
量部からなる紫外線硬化樹脂(組成物)11aをガラス
基板6上に形成された下地層6a上にディスペンサーに
より滴下した(図3参照)。After the underlayer forming step is completed, an ultraviolet curable resin (composition) comprising 50 parts by weight of pentaerythritol triacrylate, 50 parts by weight of neopentyl glycol diacrylate, and 2 parts by weight of 1-hydroxycyclohexyl phenyl ketone 11a was dropped on a base layer 6a formed on the glass substrate 6 by a dispenser (see FIG. 3).
【0073】次に、寸法300×310mmの両面研磨
されたガラス基板上に凸部12aとしてスパッタ法によ
ってCrを厚さ2μm成膜し、フォトリソエッチング法
によりピッチ320μm、Crの幅が20μmのストラ
イプ形状のパターンを持った平滑板12を、樹脂11a
を滴下したガラス基板6上に形成された下地層6aに、
気泡を巻き込まないようにゆっくりと接し、放置した
(図4参照)。Next, a 2 μm-thick Cr film is formed as a projection 12 a on a double-side polished glass substrate having a size of 300 × 310 mm by a sputtering method, and a photolithographic etching method is used to form a stripe having a pitch of 320 μm and a Cr width of 20 μm. The smooth plate 12 having the pattern of
Is deposited on the underlayer 6a formed on the glass substrate 6,
It was slowly in contact with air bubbles so as not to be caught, and left (see FIG. 4).
【0074】そして、このような平滑板12とガラス基
板6との間に高分子材料である樹脂11aを挟む工程が
終了した後、別に用意した1トンのロールプレス機に、
平滑板12と下地層6aの形成されたガラス基板6の一
体物13を設置し、送り速度30cm/min、プレス
圧700kgでプレスして平滑板12とガラス基板6と
の間に樹脂11aを充填させた(図5参照)。Then, after the step of sandwiching the resin 11a, which is a polymer material, between the smoothing plate 12 and the glass substrate 6 is completed, a separately prepared 1-ton roll press machine is used.
An integrated body 13 of the smooth plate 12 and the glass substrate 6 on which the base layer 6a is formed is installed, and the resin 11a is filled between the smooth plate 12 and the glass substrate 6 by pressing at a feed rate of 30 cm / min and a pressing pressure of 700 kg. (See FIG. 5).
【0075】次に、このように平滑板12とガラス基板
6との間に樹脂11aを充填させる工程が終了した後、
別に用意した100Wの高圧水銀灯ランプ4本で構成さ
れた紫外線ランプにより、2分間UV光照射を行い(図
6参照)、離型治具により平滑板12を一体物13から
剥離した(図7参照)。Next, after the step of filling the resin 11a between the smooth plate 12 and the glass substrate 6 is completed,
UV light irradiation was performed for 2 minutes by an ultraviolet lamp composed of four separately prepared 100 W high-pressure mercury lamps (see FIG. 6), and the smoothing plate 12 was peeled off from the integrated member 13 by a release jig (see FIG. 7). ).
【0076】そして、この平滑板12の離型工程が終了
した後、Ni溶液を用い80℃で2分間化学メッキ処理
を行い、紫外線硬化樹脂膜11間にパターン状に形成さ
れた凹部Sの底面となる20μm幅のストライプ形状の
下地層6a上にNiを一層目の金属として2000Åの
厚さで形成した。その後、水洗、乾燥後、200℃30
分のアニールを行った。さらに希塩酸により室温で1分
間処理した後、Cu溶液を用いて80℃で30分間化学
メッキ処理を行い、二層目の金属としてNi上にCuを
16000Åの厚さで形成した。その後、水洗を行っ
た。さらに、Ni溶液を用い80℃で2分間化学メッキ
処理を行い、三層目の金属としてCu上にNiを200
0Åの厚さで形成し、金属電極基板14を作成した(図
8参照)。ここで、この金属電極基板14の表面を顕微
鏡観察したところ、金属電極10の断線及び剥がれは全
く観察されなかった。After the smoothing plate 12 has been released from the mold, a chemical plating treatment is performed at 80 ° C. for 2 minutes using a Ni solution, and the bottom surface of the concave portion S formed in a pattern between the ultraviolet curing resin films 11 is formed. Ni was formed as a first metal layer to a thickness of 2000 ° on a 20 μm-wide stripe-shaped base layer 6a. Then, after washing with water and drying, 200 ° C 30
Annealing for a minute. Further, after a treatment with diluted hydrochloric acid at room temperature for 1 minute, a chemical plating treatment was carried out at 80 ° C. for 30 minutes using a Cu solution to form Cu as a second layer metal on Ni at a thickness of 16000 °. Then, it was washed with water. Further, a chemical plating treatment was performed at 80 ° C. for 2 minutes using a Ni solution, and Ni was deposited on Cu as a third layer metal by 200 μm.
The metal electrode substrate 14 was formed with a thickness of 0 ° (see FIG. 8). Here, when the surface of the metal electrode substrate 14 was observed with a microscope, disconnection and peeling of the metal electrode 10 were not observed at all.
【0077】さらに、このような金属電極10を形成す
る工程が終了した後、金属電極基板14の金属電極パタ
ーンに合わせピッチ320μm、ITO膜幅300μm
の透明電極7を基板14面上にフォトリソ・エッチング
法により成膜して配線基板2を作成した(図9参照)。
ここで、この配線基板2のコストを従来法と比べたとこ
ろ、1/5に削減することができた。また、この配線基
板2のパターン長の抵抗値を測定したところ、抵抗値は
300Ω以下の低い抵抗値を示した。After the step of forming the metal electrode 10 is completed, the pitch is set to 320 μm and the ITO film width is set to 300 μm according to the metal electrode pattern of the metal electrode substrate 14.
The transparent electrode 7 was formed on the surface of the substrate 14 by a photolithographic etching method to form the wiring substrate 2 (see FIG. 9).
Here, the cost of the wiring board 2 was reduced to 1/5 as compared with the conventional method. When the resistance value of the pattern length of the wiring board 2 was measured, the resistance value showed a low resistance value of 300Ω or less.
【0078】またさらに、このように透明電極7を形成
する工程が終了した後、配線基板2に絶縁膜8及び配向
膜9を成膜すると共に、2枚の配線基板2を対向させる
と共に液晶3を挟持させるよう基板2間に液晶3を充填
させる工程により液晶素子1を作成する。ここで、この
ように作製された液晶素子1は、液晶駆動時において液
晶分子の反転が均一に行えるようになり、表示品質が向
上した。Further, after the step of forming the transparent electrode 7 is completed, an insulating film 8 and an alignment film 9 are formed on the wiring substrate 2, and the two wiring substrates 2 are opposed to each other and the liquid crystal 3 is formed. The liquid crystal element 1 is formed by a process of filling the liquid crystal 3 between the substrates 2 so as to sandwich the liquid crystal 3. Here, in the liquid crystal element 1 manufactured as described above, the inversion of the liquid crystal molecules can be uniformly performed at the time of driving the liquid crystal, and the display quality is improved.
【0079】さらに、配線基板2は透明電極7だけでな
く金属電極10を使用しているため、電極の抵抗値が小
さくなり、その結果、この配線基板2を用いた液晶素子
1は強誘電性液晶素子でありながら電圧波形の遅延が低
減された。また、透明電極7を厚くする必要が無いた
め、透明電極7の透過率が下がって該電極7が認識され
ることもない。またさらに、この金属電極10は、透明
電極7の裏側に形成されるものであることから、配向膜
9に凹凸が生じることもなく、光学的な差異やクロスト
ークの心配もない。Furthermore, since the wiring substrate 2 uses not only the transparent electrode 7 but also the metal electrode 10, the resistance value of the electrode is reduced. As a result, the liquid crystal element 1 using the wiring substrate 2 has a ferroelectric property. Despite being a liquid crystal element, the delay of the voltage waveform was reduced. Further, since it is not necessary to increase the thickness of the transparent electrode 7, the transmittance of the transparent electrode 7 does not decrease and the electrode 7 is not recognized. Further, since the metal electrode 10 is formed on the back side of the transparent electrode 7, there is no unevenness in the alignment film 9 and there is no concern about optical difference and crosstalk.
【0080】次に、本発明の第3の実施の形態に係る配
線基板の製造方法について説明する。Next, a method of manufacturing a wiring board according to the third embodiment of the present invention will be described.
【0081】本実施の形態においては、既述した第2の
実施の形態のように紫外線硬化樹脂11aを下地層6a
の形成されたガラス基板6上に滴下するのではなく、図
10に示すようにパターン状に形成された凸部12aを
有する平滑板12に、先に紫外線硬化樹脂11aを滴下
し、次に図11のように下地層6aが形成されたガラス
基板6を上方から接液させるようにするものである。In this embodiment, as in the second embodiment described above, the ultraviolet curable resin 11a is
Instead of dropping on the glass substrate 6 on which is formed, an ultraviolet curable resin 11a is first dropped on a smooth plate 12 having a convex portion 12a formed in a pattern as shown in FIG. 11, the glass substrate 6 on which the underlayer 6a is formed is brought into contact with liquid from above.
【0082】次に、本実施の形態の1実施例を説明す
る。Next, an example of this embodiment will be described.
【0083】本実施例においては、パターン状に形成さ
れた凸部12aを有する平滑板12に、先に紫外線硬化
樹脂11aを滴下し(図10参照)、次に下地層6aが
形成されたガラス基板6を上方から接液させた(図11
参照)。In this embodiment, an ultraviolet curable resin 11a is first dropped on a smooth plate 12 having a convex portion 12a formed in a pattern (see FIG. 10), and then a glass on which a base layer 6a is formed is formed. The substrate 6 was brought into contact with the liquid from above (FIG. 11).
reference).
【0084】なお、このように平滑板12上に紫外線硬
化樹脂11aを滴下し、次に下地層6aの形成されたガ
ラス基板6に接するという工程以外は、第1の実施の形
態と全く同様な方法で図8に示すような金属電極基板1
4を作成した。ここで、この金属電極基板14の表面を
顕微鏡観察したところ、金属電極10の断線及び剥がれ
は全く観察されなかった。Except for the step of dropping the ultraviolet curable resin 11a on the smoothing plate 12 and then contacting the glass substrate 6 on which the underlayer 6a is formed, the process is exactly the same as that of the first embodiment. Metal electrode substrate 1 as shown in FIG.
4 was created. Here, when the surface of the metal electrode substrate 14 was observed with a microscope, disconnection and peeling of the metal electrode 10 were not observed at all.
【0085】また、この金属電極基板14の金属電極パ
ターンに合わせ、ピッチ320μm、ITO膜幅300
μmの透明電極7を、基板14面上にフォトリソ・エッ
チング法により成膜して図9に示すような配線基板2を
作成した。ここで、この配線基板2のコストを従来法と
比べたところ、1/5に削減することができた。また、
この配線基板2のパターン長の抵抗値を測定したとこ
ろ、抵抗値は300Ω以下の低い抵抗値を示した。The pitch is 320 μm and the ITO film width is 300 μm in accordance with the metal electrode pattern of the metal electrode substrate 14.
A transparent electrode 7 having a thickness of μm was formed on the surface of the substrate 14 by a photolithographic etching method to form a wiring substrate 2 as shown in FIG. Here, the cost of the wiring board 2 was reduced to 1/5 as compared with the conventional method. Also,
When the resistance value of the pattern length of the wiring board 2 was measured, the resistance value showed a low resistance value of 300Ω or less.
【0086】また、この配線基板2に絶縁膜8及び配向
膜9を成膜すると共に、2枚の配線基板2を用いて液晶
素子1を作成したところ、液晶駆動時において液晶分子
の反転が均一に行えるようになり、液晶素子1の表示品
質が向上した。Further, when the insulating film 8 and the alignment film 9 are formed on the wiring substrate 2 and the liquid crystal element 1 is formed using the two wiring substrates 2, the inversion of the liquid crystal molecules is uniform when the liquid crystal is driven. And the display quality of the liquid crystal element 1 is improved.
【0087】さらに、この配線基板2は透明電極7だけ
でなく金属電極10を使用しているため、電極の抵抗値
が小さくなり、その結果、この配線基板2を用いた液晶
素子1は強誘電性液晶素子でありながら電圧波形の遅延
が低減された。また、透明電極7を厚くする必要が無い
ため、透明電極7の透過率が下がって該電極7が認識さ
れることもない。またさらに、この金属電極10は、透
明電極7の裏側に形成されるものであることから、配向
膜9に凹凸が生じることもなく、光学的な差異やクロス
トークの心配もない。Further, since the wiring board 2 uses not only the transparent electrode 7 but also the metal electrode 10, the resistance value of the electrode is reduced. As a result, the liquid crystal element 1 using the wiring board 2 is ferroelectric. The delay of the voltage waveform was reduced despite the fact that the liquid crystal element was a liquid crystal element. Further, since it is not necessary to increase the thickness of the transparent electrode 7, the transmittance of the transparent electrode 7 does not decrease and the electrode 7 is not recognized. Further, since the metal electrode 10 is formed on the back side of the transparent electrode 7, there is no unevenness in the alignment film 9 and there is no concern about optical difference and crosstalk.
【0088】次に、本発明の第4の実施の形態に係る配
線基板の製造方法について説明する。Next, a method for manufacturing a wiring board according to the fourth embodiment of the present invention will be described.
【0089】本実施の形態においては、図12に示すよ
うにガラス基板6に下地層6aを形成した後、下地層6
a上にカラーフィルター16をあらかじめフォトリソ
法、印刷法、昇華転写法、インクジエット法等の方法に
てパターン状に形成する。次に、このカラーフィルター
16の上に第2の実施の形態の実施例と同様にして紫外
線硬化樹脂膜11を形成する。次に、図13に示すよう
にカラーフィルター16が形成されたガラス基板6に、
既述したようにメッキ法により金属電極10を形成し、
金属電極基板14’を得る。さらに、この金属電極基板
14’に図14のように透明電極7を成膜、パターニン
グしてカラーフィルター機能を盛り込んだ配線基板2’
を得るようにする。In this embodiment, as shown in FIG. 12, after forming an underlayer 6a on a glass substrate 6,
A color filter 16 is previously formed on a in a pattern by a method such as a photolithography method, a printing method, a sublimation transfer method, and an ink jet method. Next, an ultraviolet curable resin film 11 is formed on the color filter 16 in the same manner as in the example of the second embodiment. Next, as shown in FIG. 13, the glass substrate 6 on which the color filter 16 is formed
As described above, the metal electrode 10 is formed by the plating method,
A metal electrode substrate 14 'is obtained. Further, as shown in FIG. 14, a transparent electrode 7 is formed on the metal electrode substrate 14 'and patterned to form a wiring substrate 2' incorporating a color filter function.
To get
【0090】次に、本実施の形態の1実施例を説明す
る。Next, an example of this embodiment will be described.
【0091】本実施例においては、ガラス基板6に形成
した下地層6a上の、金属電極10が形成されないパタ
ーン部に、即ち凹部Sから外れた部分に顔料系カラーフ
ィルター(宇部興産製)16を、通常良く利用されるフ
ォトリソ・エッチング法により約1μmの厚さで作成す
る(図12参照)。なお、このようにカラーフィルター
16を形成する工程以外は、第1の実施の形態の実施例
と全く同様な工程により金属電極基板14’を作成し
た。ここで、この金属電極基板14’表面全体を顕微鏡
観察したところ、金属電極10の断線及び剥がれは全く
観察されなかった。In this embodiment, a pigment-based color filter (made by Ube Industries) 16 is provided on the pattern portion where the metal electrode 10 is not formed on the underlayer 6 a formed on the glass substrate 6, that is, on the portion deviated from the concave portion S. It is formed with a thickness of about 1 μm by a photolithographic etching method that is often used (see FIG. 12). Except for the step of forming the color filter 16 as described above, the metal electrode substrate 14 'was formed by the same steps as in the example of the first embodiment. Here, when the entire surface of the metal electrode substrate 14 'was observed with a microscope, no disconnection or peeling of the metal electrode 10 was observed at all.
【0092】また、この金属電極基板14’の金属電極
10パターンに合わせ、ピッチ320μm、ITO膜幅
300μmの透明電極7を基板14’面上にフォトリソ
・エッチング法により成膜して配線基板2’を作成した
(図14参照)。A transparent electrode 7 having a pitch of 320 μm and an ITO film width of 300 μm is formed on the surface of the substrate 14 ′ by photolithographic etching in accordance with the pattern of the metal electrode 10 on the metal electrode substrate 14 ′. (See FIG. 14).
【0093】ここで、この配線基板2’のコストを従来
法と比べたところ、1/5に削減することができた。ま
た、配線基板2’のパターン長の抵抗値を測定したとこ
ろ、抵抗値は300Ω以下の低い抵抗値を示した。Here, as compared with the conventional method, the cost of the wiring board 2 'was reduced to 1/5. When the resistance value of the pattern length of the wiring board 2 ′ was measured, the resistance value showed a low resistance value of 300Ω or less.
【0094】また、この配線基板2’に絶縁膜8及び配
向膜9を成膜すると共に、2枚の配線基板2を用いてカ
ラー液晶素子を作成したところ液晶駆動時において液晶
分子の反転が均一に行えるようになり、カラー液晶素子
の表示品質が向上した。In addition, an insulating film 8 and an alignment film 9 are formed on the wiring substrate 2 ′ and a color liquid crystal element is formed using the two wiring substrates 2. And the display quality of the color liquid crystal element is improved.
【0095】さらに、この配線基板2’は透明電極7だ
けでなく金属電極10を使用しているため、電極の抵抗
値が小さくなり、その結果この配線基板2’を用いた液
晶素子1は強誘電性液晶素子でありながら電圧波形の遅
延が低減された。また、透明電極7を厚くする必要が無
いため、透明電極7の透過率が下がって該電極7が認識
されることもない。またさらに、この金属電極10は、
透明電極7の裏側に形成されるものであることから、配
向膜9に凹凸が生じることもなく、光学的な差異やクロ
ストークの心配もない。Further, since the wiring board 2 'uses not only the transparent electrode 7 but also the metal electrode 10, the resistance value of the electrode is reduced. As a result, the liquid crystal element 1 using the wiring board 2' is strong. Despite being a dielectric liquid crystal element, the delay of the voltage waveform is reduced. Further, since it is not necessary to increase the thickness of the transparent electrode 7, the transmittance of the transparent electrode 7 does not decrease and the electrode 7 is not recognized. Furthermore, this metal electrode 10
Since it is formed on the back side of the transparent electrode 7, there is no unevenness in the alignment film 9, and there is no concern about optical difference and crosstalk.
【0096】次に、本発明の第5の実施の形態に係る配
線基板の製造方法について説明する。Next, a method for manufacturing a wiring board according to the fifth embodiment of the present invention will be described.
【0097】本実施の形態においては、図15に示すよ
うに、ガラス基板6にカラーフィルター層16,17を
あらかじめ設けた後、下地層6aを形成し、この後下地
層6aの表面に、既述したように紫外線硬化樹脂膜11
を形成した後、メッキ法により金属電極10を形成し、
図16のような金属電極基板14”を得るようにする。
さらに、透明電極7を図17に示すように成膜、パター
ニングしてカラーフィルター機能を盛り込んだ配線基板
2”を得るようにする。In the present embodiment, as shown in FIG. 15, after the color filter layers 16 and 17 are provided on the glass substrate 6 in advance, the underlayer 6a is formed, and the surface of the underlayer 6a is formed on the underlayer 6a. As described above, the ultraviolet curable resin film 11
Is formed, a metal electrode 10 is formed by a plating method,
A metal electrode substrate 14 "as shown in FIG. 16 is obtained.
Further, as shown in FIG. 17, the transparent electrode 7 is formed and patterned to obtain the wiring substrate 2 ″ incorporating the color filter function.
【0098】ここで、インクジェット法のカラーフィル
ター16を用いる場合には、受容層17をあらかじめス
ピンコート等によりガラス基板6の全面にコーティング
しておき、その上から染料インキを精度良く飛ばして受
容層17に染み込ませる方式の場合に有効である。Here, when the color filter 16 of the ink jet method is used, the receiving layer 17 is coated on the entire surface of the glass substrate 6 in advance by spin coating or the like, and the dye ink is blown over the receiving layer 17 with high precision. This is effective in the case of a method of infiltrating into the 17.
【0099】次に、本実施の形態の1実施例を説明す
る。Next, an example of this embodiment will be described.
【0100】本実施例においては、例えば第1の実施の
形態の実施例で用いたガラス基板6の表面に、親水性ア
クリル系のインキ受容層17をスピンコートにより厚み
0.8μmに形成し、カラーフィルター用インクジェッ
トプリンタ(キヤノン製)により水性のカラーフィルタ
ー用染料インキ(キヤノン製)16をピッチ320μ
m、線幅300μmで打ち込み、受容層17に染み込ま
せ、さらに200℃で30分加熱硬化させた(図15参
照)。In this embodiment, for example, a hydrophilic acrylic ink receiving layer 17 is formed to a thickness of 0.8 μm on the surface of the glass substrate 6 used in the embodiment of the first embodiment by spin coating. A water-based color filter dye ink (Canon) 16 having a pitch of 320 μm by an ink jet printer for color filters (Canon).
m, and a line width of 300 μm, soaked into the receiving layer 17, and further cured by heating at 200 ° C. for 30 minutes (see FIG. 15).
【0101】そして、このようなカラーフィルタ形成工
程が終了した後、その表面上にPdを化学メッキ処理で
形成し、以下第1の実施の形態の実施例と同様な工程に
より、金属電極基板14”を得た(図16参照)。ここ
で、この金属電極基板14”表面全体を顕微鏡観察した
ところ、金属電極10の断線及び剥がれは全く観察され
なかった。After the color filter forming step is completed, Pd is formed on the surface by chemical plating, and the metal electrode substrate 14 is formed by the same steps as those of the first embodiment. (See FIG. 16). Here, when the entire surface of the metal electrode substrate 14 "was observed with a microscope, no disconnection or peeling of the metal electrode 10 was observed.
【0102】また、この金属電極基板14”の金属電極
10パターンに合わせて、ピッチ320μm、ITO膜
幅300μmの透明電極7を基板14”面上にフォトリ
ソ・エッチング法により成膜して配線基板2”を作成し
た(図17参照)。A transparent electrode 7 having a pitch of 320 μm and an ITO film width of 300 μm is formed on the surface of the substrate 14 ″ by photolithography / etching in accordance with the pattern of the metal electrode 10 of the metal electrode substrate 14 ″. (See FIG. 17).
【0103】ここで、この配線基板2”のコストを従来
法と比べたところ、1/5に削減することができた。ま
た、配線基板2”のパターン長の抵抗値を測定したとこ
ろ、抵抗値は300Ω以下の低い抵抗値を示した。Here, the cost of the wiring board 2 ″ was reduced to 1/5 as compared with the conventional method. The resistance value of the pattern length of the wiring board 2 ″ was measured. The value showed a low resistance value of 300Ω or less.
【0104】また、この配線基板2”に絶縁膜8及び配
向膜9を成膜すると共に、2枚の配線基板2を用いてカ
ラー液晶素子を作成したところ液晶駆動時において液晶
分子の反転が均一に行えるようになり、カラー液晶素子
の表示品質が向上した。In addition, an insulating film 8 and an alignment film 9 are formed on the wiring substrate 2 ″, and a color liquid crystal element is formed using the two wiring substrates 2. And the display quality of the color liquid crystal element is improved.
【0105】さらに、この配線基板2”は透明電極7だ
けでなく金属電極10を使用しているため、電極の抵抗
値が小さくなり、その結果、この配線基板2”を用いた
液晶素子1は、強誘電性液晶素子でありながら電圧波形
の遅延が低減された。また、透明電極7を厚くする必要
が無いため、透明電極7の透過率が下がって該電極7が
認識されることもない。またさらに、この金属電極10
は、透明電極7の裏側に形成されるものであることか
ら、配向膜9に凹凸が生じることもなく、光学的な差異
やクロストークの心配もない。Further, since the wiring substrate 2 "uses not only the transparent electrode 7 but also the metal electrode 10, the resistance value of the electrode is reduced. As a result, the liquid crystal element 1 using the wiring substrate 2" In addition, the delay of the voltage waveform is reduced in spite of the ferroelectric liquid crystal element. Further, since it is not necessary to increase the thickness of the transparent electrode 7, the transmittance of the transparent electrode 7 does not decrease and the electrode 7 is not recognized. Furthermore, the metal electrode 10
Is formed on the back side of the transparent electrode 7, there is no unevenness in the alignment film 9, and there is no fear of optical difference or crosstalk.
【0106】次に、本発明の第6の実施の形態に係る配
線基板の製造方法について説明する。Next, a method for manufacturing a wiring board according to the sixth embodiment of the present invention will be described.
【0107】本実施の形態においては、図18に示すよ
うにガラス基板6の表面にカラーフィルター層16,1
7をあらかじめ設け、さらにその上に保護層18を設け
た後、下地層6aを形成しておいてから、紫外線硬化樹
脂膜11を形成した後にメッキ法により金属電極10を
形成して図19のような金属電極基板14Aを作成す
る。さらに、透明電極7を図20に示すように成膜、パ
ターニングしてカラーフィルター機能を盛り込んだ配線
基板2Aを得るようにする。この場合、金属電極10を
通常よく利用されるフォトリソ法により形成する際に、
酸等のエッチング液によるカラーフィルターの脱色等を
防止できる効果がある。In the present embodiment, as shown in FIG. 18, the color filter layers 16 and 1 are formed on the surface of the glass substrate 6.
7 is provided in advance, a protective layer 18 is further provided thereon, a base layer 6a is formed, and after forming an ultraviolet curable resin film 11, a metal electrode 10 is formed by plating. Such a metal electrode substrate 14A is prepared. Further, as shown in FIG. 20, the transparent electrode 7 is formed and patterned to obtain a wiring substrate 2A incorporating a color filter function. In this case, when the metal electrode 10 is formed by a photolithography method that is commonly used,
This has the effect of preventing the color filter from being decolorized by an etching solution such as an acid.
【0108】次に、本実施の形態の1実施例を説明す
る。Next, an example of this embodiment will be described.
【0109】本実施例においては、例えば第1の実施の
形態の実施例で用いたガラス基板6の表面に、第4の実
施の形態の1実施例と同様な方法でインクジェットカラ
ーフィルター16を形成し、さらにその表面に保護層1
8としてポリアミド系透明コーティング剤(宇部興産
製)を約0.5μmの厚みでスピンコート及びベーキン
グにより作成した(図18参照)。In this embodiment, for example, an ink jet color filter 16 is formed on the surface of the glass substrate 6 used in the embodiment of the first embodiment by the same method as in the embodiment of the fourth embodiment. And a protective layer 1 on the surface.
As No. 8, a polyamide transparent coating agent (manufactured by Ube Industries, Ltd.) was prepared by spin coating and baking to a thickness of about 0.5 μm (see FIG. 18).
【0110】そして、このような保護層18を形成する
工程が終了した後、下地層6aを形成し、この後第1の
実施の形態の実施例と同様な工程により、金属電極基板
14Aを作成した(図19参照)。ここで、この金属電
極基板14A表面全体を顕微鏡観察したところ、金属電
極10の断線及び剥がれは全く観察されなかった。After the step of forming the protective layer 18 is completed, the underlayer 6a is formed, and thereafter, the metal electrode substrate 14A is formed by the same steps as in the example of the first embodiment. (See FIG. 19). When the entire surface of the metal electrode substrate 14A was observed with a microscope, no disconnection or peeling of the metal electrode 10 was observed.
【0111】また、この金属電極基板14Aの金属電極
10パターンに合わせて、ピッチ320μm、ITO膜
幅300μmの透明電極7を、基板14A面上にフォト
リソ・エッチング法により成膜して配線基板2Aを作製
した(図20参照)。Further, a transparent electrode 7 having a pitch of 320 μm and an ITO film width of 300 μm is formed on the surface of the substrate 14A by a photolithographic etching method in accordance with the pattern of the metal electrode 10 of the metal electrode substrate 14A to form the wiring substrate 2A. It was produced (see FIG. 20).
【0112】ここで、この配線基板2Aのコストを従来
法と比べたところ、1/5に削減することができた。ま
た、この配線基板2Aのパターン長の抵抗値を測定した
ところ、抵抗値は300Ω以下の低い抵抗値を示した。Here, as compared with the conventional method, the cost of the wiring board 2A was reduced to 1/5. When the resistance value of the pattern length of the wiring board 2A was measured, the resistance value showed a low resistance value of 300Ω or less.
【0113】また、この配線基板2Aに絶縁膜8及び配
向膜9を成膜すると共に、2枚の配線基板2を用いてカ
ラー液晶素子を作成したところ液晶駆動時において液晶
分子の反転が均一に行えるようになり、カラー液晶素子
の表示品質が向上した。In addition, an insulating film 8 and an alignment film 9 were formed on the wiring substrate 2A and a color liquid crystal element was formed using the two wiring substrates 2. When the liquid crystal was driven, the inversion of liquid crystal molecules was uniform. And the display quality of the color liquid crystal element was improved.
【0114】さらに、この配線基板2Aは透明電極7だ
けでなく金属電極10を使用しているため、電極の抵抗
値が小さくなり、その結果、この配線基板2Aを用いた
液晶素子1は 強誘電性液晶素子でありながら電圧波形
の遅延が低減された。また、透明電極7を厚くする必要
が無いため、透明電極7の透過率が下がって該電極7が
認識されることもない。またさらに、この金属電極10
は、透明電極7の裏側に形成されるものであることか
ら、配向膜9に凹凸が生じることもなく、光学的な差異
やクロストークの心配もない。Further, since the wiring board 2A uses not only the transparent electrode 7 but also the metal electrode 10, the resistance value of the electrode is reduced. As a result, the liquid crystal element 1 using the wiring board 2A is ferroelectric. The delay of the voltage waveform was reduced despite the fact that the liquid crystal element was a liquid crystal element. Further, since it is not necessary to increase the thickness of the transparent electrode 7, the transmittance of the transparent electrode 7 does not decrease and the electrode 7 is not recognized. Furthermore, the metal electrode 10
Is formed on the back side of the transparent electrode 7, there is no unevenness in the alignment film 9, and there is no fear of optical difference or crosstalk.
【0115】即ち、既述した第2〜第6の実施の形態に
係る配線基板の製造方法のように、あらかじめガラス基
板6上に紫外線硬化樹脂膜11を形成した後メッキ法に
て金属電極10を形成するようにすることにより、離型
工程時での金属電極10の剥がれが無くなると共に、金
属電極10にコストの安いメッキ法を用いることが可能
となる。That is, as in the method of manufacturing the wiring board according to the second to sixth embodiments described above, the ultraviolet curing resin film 11 is formed on the glass substrate 6 in advance, and then the metal electrode 10 is formed by plating. Is formed, the peeling of the metal electrode 10 at the time of the releasing step is eliminated, and the metal electrode 10 can be formed by a low-cost plating method.
【0116】また、エッチングが不要となるので金属電
極10の断線が生じなくなることから、断線による線欠
陥が無くなり、表示品質を良好に保つことができる。さ
らに、金属電極10を透明電極7とガラス基板6との間
に形成することにより、金属電極10を250nm以上
の厚さに形成することが可能となり、その電圧波形の遅
延の問題を解決できる。また、あらかじめカラーフィル
ターを形成することにより、カラーフィルター機能付き
の低抵抗な配線基板2”、2Aを製造でき、この配線基
板2”、2Aを用いるようにすれば、液晶素子は上述す
る効果に加えてカラー化を同時に達成することができ
る。Further, since the etching is not required, the disconnection of the metal electrode 10 does not occur, so that the line defect due to the disconnection is eliminated, and the display quality can be kept good. Further, by forming the metal electrode 10 between the transparent electrode 7 and the glass substrate 6, the metal electrode 10 can be formed to have a thickness of 250 nm or more, and the problem of the voltage waveform delay can be solved. In addition, by forming a color filter in advance, a low-resistance wiring board 2 ″, 2A having a color filter function can be manufactured. If these wiring boards 2 ″, 2A are used, the liquid crystal element has the above-described effect. In addition, colorization can be achieved at the same time.
【0117】次に、本発明の第7の実施の形態について
説明する。Next, a seventh embodiment of the present invention will be described.
【0118】図21は、本実施の形態に係る配線基板の
要部断面図であり、同図において、22はカラーフィル
タ、23は透光性基材であるガラス基板、24は例えば
Moにより形成された下地層、25は良導電性金属、例
えばCuにより形成された金属電極、26は後述する配
線パターンの間に形成された絶縁物からなる障壁である
平坦化層、27は透明電極である。FIG. 21 is a sectional view of a main part of a wiring board according to the present embodiment. In FIG. 21, reference numeral 22 denotes a color filter, reference numeral 23 denotes a glass substrate which is a light-transmitting base material, and reference numeral 24 denotes, for example, Mo. 25, a metal electrode formed of a good conductive metal, for example, Cu; 26, a flattening layer formed of an insulator formed between wiring patterns to be described later; and 27, a transparent electrode. .
【0119】なお、この平坦化層26は、ガラス基板2
3の表面全体に後述する図22に示すようにレジスト2
8を塗布し、最終的に成膜したい部分のみレジスト28
が削除されるよう焼き付け・現像処理をした後、基板表
面全体に成膜を行い、この後レジスト剥離を行うことに
より不要部分の膜をレジスト28と共に基板から脱離さ
せて、必要部分に成膜された膜のみをガラス基板23上
に残留させ、選択的な成膜を可能とするリフトオフ法に
て製造されたものである。The flattening layer 26 is formed on the glass substrate 2
As shown in FIG.
8 and apply resist 28 only to the portion where the film is to be finally formed.
After the baking and developing treatments are performed to remove the film, a film is formed on the entire surface of the substrate, and then the resist is peeled off, thereby removing the unnecessary portion of the film together with the resist 28 from the substrate to form a film on the necessary portion. Only the formed film is left on the glass substrate 23, and is manufactured by a lift-off method that enables selective film formation.
【0120】次に、このような構成の配線基板を製造す
る本発明の第8の実施の形態に係る配線基板の製造方法
について説明する。Next, a description will be given of a method of manufacturing a wiring board according to an eighth embodiment of the present invention for manufacturing a wiring board having such a configuration.
【0121】まず、図22に示すようにカラーフィルタ
22を搭載したガラス基板23上に配線材の下地層とな
るMo下地層24を200nmの層厚となるようスパッ
タ成膜し、さらにこのMo下地層24の上にフォトリソ
法によりレジスト28を配線パターンに形成する。これ
により、配線形成部以外のレジスト28は除去される。
なお、この時のレジスト28の膜厚は、後述する配線材
の厚みである2μmとする。また、本実施の形態ではC
u薄膜を配線材として用いるが、Cu薄膜はカラーフィ
ルタ材との密着性が弱いため、カラーフィルタ材との密
着性を確保するようMoを下地層24として用いるよう
にする。First, as shown in FIG. 22, on a glass substrate 23 on which a color filter 22 is mounted, an Mo underlayer 24 serving as an underlayer of a wiring material is formed by sputtering to a thickness of 200 nm. A resist 28 is formed in a wiring pattern on the ground layer 24 by a photolithography method. Thereby, the resist 28 other than the wiring forming portion is removed.
At this time, the film thickness of the resist 28 is 2 μm, which is the thickness of a wiring material described later. In the present embodiment, C
The u thin film is used as the wiring material, but since the Cu thin film has low adhesion to the color filter material, Mo is used as the underlayer 24 so as to ensure the adhesion to the color filter material.
【0122】ここで、カラーフィルタ材との密着性が優
れた材料を配線材として用いる場合は、異種金属を下地
層24に用いる必要が無いことは言うまでもなく、その
場合は配線材を薄く形成すればよい。また、本実施の形
態においてはMo薄膜をスパッタ成膜法で形成したが他
の成膜法、例えば蒸着法・メッキ法・CVD法等を用い
ても良い。さらに下地層24の膜厚は配線材とカラーフ
ィルタ材の密着性強化のための物であるから材料が変わ
つた場合には適選することが必要である。Here, when a material having excellent adhesion to the color filter material is used as the wiring material, needless to say, it is not necessary to use a dissimilar metal for the underlayer 24. In that case, the wiring material can be formed thin. I just need. Further, in the present embodiment, the Mo thin film is formed by a sputtering film forming method, but another film forming method, for example, a vapor deposition method, a plating method, a CVD method, or the like may be used. Further, since the thickness of the underlayer 24 is for enhancing the adhesion between the wiring material and the color filter material, it is necessary to appropriately select the material when the material changes.
【0123】ところで、本実施の形態ではレジスト28
にネガレジスト(OMR−85,45cp東京応化製)
を用いるようにしているが、これは後のメッキ工程でレ
ジスト28がメッキ液により劣化することを避けるため
である。なお、レジスト28にポジ型のレジストを用い
ても問題は生じない。In the present embodiment, the resist 28
Negative resist (OMR-85, 45cp manufactured by Tokyo Ohka)
The purpose of this is to prevent the resist 28 from being deteriorated by a plating solution in a later plating step. Note that no problem occurs even if a positive resist is used as the resist 28.
【0124】一方、レジスト28を形成した後、レジス
ト28を乾燥するため、ガラス基板23を加熱するよう
にしているが、この加熱工程では140℃を最高温度と
するためガラスガラス基板23、カラーフィルタ材に高
温ダメージを与えることはない。On the other hand, after forming the resist 28, the glass substrate 23 is heated in order to dry the resist 28. In this heating step, the maximum temperature is set at 140 ° C. It does not cause high temperature damage to the material.
【0125】次に、このような配線パターンを形成する
工程が終了した後、図23に示すようにウェットエッチ
ングによりMo下地層24をエッチングし、純水でエッ
チング液を洗い流す。これにより、配線形成部以外のM
o下地層24が除去される。なお、この時のエッチング
条件は以下に示すとおりである。Next, after the step of forming such a wiring pattern is completed, the Mo underlayer 24 is etched by wet etching as shown in FIG. 23, and the etching solution is washed away with pure water. Thereby, M other than the wiring forming portion
o The underlayer 24 is removed. The etching conditions at this time are as follows.
【0126】 エッチング液・・・K3 [Fe(CN)6 ] 300g ・・・NaOH 48g ・・・H2 O 1000g エッチング温度・・・25℃ エッチング時間・・・10sec そして、上記エッチング条件でMo下地層24をエッチ
ングしたところ、膜厚が薄いため短時間でエッチングが
終了した。さらに、このエッチングの際、オーバーエッ
チングによるアンダーカットは殆ど発生しなかった。Etching solution: K 3 [Fe (CN) 6 ] 300 g: NaOH 48 g: H 2 O 1000 g Etching temperature: 25 ° C. Etching time: 10 sec And Mo under the above etching conditions When the underlayer 24 was etched, the etching was completed in a short time because the film thickness was small. Further, during this etching, almost no undercut due to over-etching occurred.
【0127】このように、エッチング工程において薄い
Mo下地層24のみをエッチングするようにすることに
より、アンダーカットの発生を抑えることができ、配線
の電気特性を確保できる。なお、本実施の形態ではウェ
ットエッチング法を採用したがプラズマ反応を用いたド
ライエッチング法で行っても良い。As described above, by etching only the thin Mo underlayer 24 in the etching step, the occurrence of undercut can be suppressed, and the electrical characteristics of the wiring can be secured. Although a wet etching method is employed in this embodiment, a dry etching method using a plasma reaction may be employed.
【0128】次に、このように配線形成部以外のレジス
ト28及びMo下地層24とが除去されたガラス基板2
3を、図24に示すプラズマCVD装置30に設置して
平坦化膜を形成する。ここで、このプラズマCVD装置
30は、ガラス基板23を収納する反応容器31、反応
容器31内の空気を真空排気する図示しない真空ポン
プ、Ar+O2 ガスを反応容器31に導入するマスフロ
ーコントローラー32(以下MFCと略称する)、有機
シランの1種であるTEOSを加熱してガス化するヒー
タ33及びガス化したTEOSを反応容器31に導入す
るTEOS用MFC34等を備えたオーブン35、RF
電源36を備えたものである。Next, the glass substrate 2 from which the resist 28 and the Mo underlayer 24 other than the wiring forming portions have been removed as described above.
3 is placed in a plasma CVD apparatus 30 shown in FIG. 24 to form a flattening film. Here, the plasma CVD apparatus 30 includes a reaction vessel 31 containing a glass substrate 23, a vacuum pump (not shown) for evacuating the air in the reaction vessel 31, and a mass flow controller 32 (hereinafter, referred to as Ar + O 2 gas). An oven 35 equipped with a heater 33 for heating and gasifying TEOS, which is a kind of organosilane, and an MFC 34 for TEOS for introducing the gasified TEOS into the reaction vessel 31;
A power supply 36 is provided.
【0129】そして、平坦化膜を形成する場合は、まず
同図に示すようにガラス基板23を反応容器31に設け
られたアノード電極36a上に設置した後、真空ポンプ
で反応容器31内の空気を矢印に示すように真空排気
し、反応容器31内の気圧を10E−3Paとする。こ
の後、Ar+O2 ガスをMFC32にて流量制御しなが
らAr+O2 ガスラインLgより反応容器31内に導入
する。When a flattening film is formed, the glass substrate 23 is first placed on the anode electrode 36a provided in the reaction vessel 31, as shown in FIG. Is evacuated as indicated by an arrow, and the pressure inside the reaction vessel 31 is set to 10E-3 Pa. Thereafter, the Ar + O 2 gas is introduced into the reaction vessel 31 from the Ar + O 2 gas line Lg while controlling the flow rate by the MFC 32.
【0130】次に、TEOSをシリンダー37毎オーブ
ン35内でヒーター33により加熱してガス化し、この
ガス化したTEOSをTEOS用MFC34で流量制御
しながら反応容器31内に導入する。Next, the TEOS is heated and gasified in the oven 35 by the heater 33 in the oven 35, and the gasified TEOS is introduced into the reaction vessel 31 while controlling the flow rate by the MFC 34 for TEOS.
【0131】そして、反応容器31内の圧力が所定の真
空値に落ち着いたならば、RF電源36よりカソード電
極36bにRF電界を印加し、カソード電極36bとア
ノード電極36aと間の空間にプラズマ放電を発生さ
せ、TEOSガスを反応・分解し、アノード基板36a
上に設置してあるガラス基板23上にSiO2 を堆積さ
せる。なお、この時の堆積条件は以下に示すとおりであ
る。When the pressure in the reaction vessel 31 has settled to a predetermined vacuum value, an RF electric field is applied to the cathode electrode 36b from the RF power source 36, and plasma discharge is performed in the space between the cathode electrode 36b and the anode electrode 36a. And reacts and decomposes the TEOS gas to form an anode substrate 36a
SiO 2 is deposited on the glass substrate 23 provided above. The deposition conditions at this time are as shown below.
【0132】 成膜圧力・・・・・・・10E−lPa Ar+O2 流量・・・・50sccm(Ar:25sccm+O
2 :25sccm) TEOS流量・・・・・0.5sccm 基板温度・・・・・・・非過熱であるが未測定 RF電力・・・・・・・lW/cm2 成膜時間・・・・・・・5min ここで、このTEOSは、SiO2 を生成する工程にお
いて、ガラス基板23表面で長距離マイグレーションを
するため、図23に示すガラス基板23のレジスト28
及びMo下地層24が存在しないカラーフィルタ22が
露出している凹部Sに流れ込み、この凹部Sを埋めるよ
うになる。これにより、配線パターンの間に絶縁物から
なる障壁が形成されるようになる。Film forming pressure: 10E-1 Pa Ar + O 2 flow rate: 50 sccm (Ar: 25 sccm + O)
2 : 25 sccm) TEOS flow rate: 0.5 sccm Substrate temperature: not measured but not measured RF power: 1 W / cm 2 Film formation time: .. 5 min Here, in order to perform long-distance migration on the surface of the glass substrate 23 in the step of generating SiO 2 , the TEOS resist 28 of the glass substrate 23 shown in FIG.
Then, the color filter 22 having no Mo underlayer 24 flows into the exposed concave portion S and fills the concave portion S. Thereby, a barrier made of an insulator is formed between the wiring patterns.
【0133】ところで、このようにプラズマ放電により
凹部SにSiO2 を堆積させるように構成することによ
り、SiO2 の膜厚はレジスト膜厚に依存するようにな
り、膜厚制御性に優れた加工が可能となる。そして、こ
のようにSiO2 の膜厚制御性を高めることにより、後
述するようにレジスト28を除去して露出したMo下地
層24に電解メッキ法で選択的に配線材をSiO2 の膜
厚分だけ形成するようにすれば、平坦性・膜厚制御性の
良い金属配線基板を得ることができる。なお、ガラス基
板23上にSiO2 を堆積させるには、TEOSガスと
オゾンとを混合させるようにしてもよい。By forming the SiO 2 in the recesses S by the plasma discharge, the thickness of the SiO 2 depends on the thickness of the resist. Becomes possible. By thus increasing the thickness control of the SiO 2, film thickness of the SiO 2 selectively wiring material by electrolytic plating Mo underlayer 24 exposed by removing the resist 28, as will be described later fraction By forming only this, a metal wiring board with good flatness and film thickness controllability can be obtained. To deposit SiO 2 on the glass substrate 23, TEOS gas and ozone may be mixed.
【0134】次に、このようにガラス基板23のカラー
フィルタ22上にのみ絶縁物であるSiO2 を堆積さ
せ、図25に示すようにSiO2 により形成される障壁
となる平坦化層26とレジスト28の頂上部とが同一平
面になるようにする。なお、SiO2 がレジスト28の
頂上部と同一面に達したならば、TEOSの供給を停止
し、SiO2 の生成を終了する。Next, as described above, SiO 2 as an insulator is deposited only on the color filter 22 of the glass substrate 23, and as shown in FIG. 25, a flattening layer 26 serving as a barrier formed of SiO 2 and a resist are formed. 28 are flush with the top. When the SiO 2 reaches the same level as the top of the resist 28, the supply of TEOS is stopped, and the generation of SiO 2 is terminated.
【0135】そして、このように複数の凹部Sを有する
平坦化層26を形成する工程が終了した後、ガラス基板
23をプラズマCVD装置30から取り出し、この後、
このガラス基板23をレジスト剥離液に浸すことによ
り、図26に示すようにレジスト28を除去する。ここ
で、このようにレジスト28を除去すると、同図に示す
ようにMo下地層24が露出する。なお、レジスト28
の除去条件は以下の通りである。Then, after the step of forming the flattening layer 26 having the plurality of concave portions S is completed, the glass substrate 23 is taken out of the plasma CVD device 30 and thereafter,
The glass substrate 23 is immersed in a resist stripper to remove the resist 28 as shown in FIG. Here, when the resist 28 is removed in this manner, the Mo underlayer 24 is exposed as shown in FIG. The resist 28
Are as follows.
【0136】 レジスト剥離液・・・剥離液502A(東京応化製) 液温・・・・・・・・100℃ 浸漬時間・・・・・・3min 洗浄・・・・・・・・IPA超音波lmin後、流水で
lmin 次に、このようにMo下地層24が露出したガラス基板
23を、図27に示すようにメッキ槽40に設置し、電
気メッキ法により基板23上のMo下地層24のみにC
u膜を選択的に成長させる。具体的には、ガラス基板2
3をエマルジョン洗浄した後、ハートリングセル41を
介してガラス基板23上のMo下地層24が形成された
面がアノード電極42と向かい合うようにカソード基板
用ジグ43で固定し、メッキ液44に浸す。Resist stripping solution: stripping solution 502A (manufactured by Tokyo Ohka) Liquid temperature: 100 ° C. Immersion time: 3 minutes Cleaning: IPA ultrasonic wave Then, the glass substrate 23 with the Mo underlayer 24 exposed is placed in a plating tank 40 as shown in FIG. 27, and only the Mo underlayer 24 on the substrate 23 is electroplated. To C
u film is selectively grown. Specifically, the glass substrate 2
After the emulsion 3 is washed with an emulsion, the surface of the glass substrate 23 on which the Mo underlayer 24 is formed is fixed with a jig 43 for a cathode substrate via a heart ring cell 41 so as to face the anode electrode 42 and immersed in a plating solution 44. .
【0137】この後、ガラス基板23上のMo下地層2
4とアノード電極22間にDC電流を直流電源45より
通電し、Cu膜25をMo下地層24のみに形成する。
ここで、このようにDC電流を通電した場合、Cu膜2
5は平坦化層26には成長しないため、Cu膜25をM
o下地層24の厚さ方向にのみ成長させることができ
る。これにより、図28に示すように平坦化層26によ
り仕切られた配線パターン上にのみ金属電極となるCu
膜25が配されるようになり、これにより金属電極基板
29が形成されるようになる。After that, the Mo underlayer 2 on the glass substrate 23
A DC current is supplied from the DC power supply 45 between the anode electrode 4 and the anode electrode 22 to form the Cu film 25 only on the Mo underlayer 24.
Here, when a DC current is supplied as described above, the Cu film 2
5 does not grow on the planarization layer 26, so that the Cu film 25
o It can be grown only in the thickness direction of the underlayer 24. As a result, as shown in FIG. 28, Cu serving as a metal electrode is formed only on the wiring pattern partitioned by the planarization layer 26.
The film 25 is provided, whereby the metal electrode substrate 29 is formed.
【0138】なお、このときのメッキ条件は以下の通り
である。The plating conditions at this time are as follows.
【0139】 メッキ液・・・・CuSO4 ・5H2 O 50g ・・・・H2 O 1000g ・・・・NaCl 50ppm 液温・・・・・・25℃ 電流密度・・・・5A/ft2 形成時間・・・・5min ここで、メッキ液24中のNaCl はCl イオンにより
Cu析出を安定化させ微小突起等の発生を防ぐための物
である添加剤である。[0139] plating solution ···· CuSO 4 · 5H 2 O 50g ···· H 2 O 1000g ···· NaCl 50ppm liquid temperature · · · · · · 25 ° C. Current density ···· 5A / ft 2 Forming time... 5 min Here, NaCl in the plating solution 24 is an additive for stabilizing Cu deposition by Cl ions and preventing generation of minute projections and the like.
【0140】次に、このCu膜25が平坦化層26の頂
上部と同一面に達したならば、メッキ作業により金属電
極25を形成する工程が終了し、最後に、このようにし
てCu膜25をMo下地層24のみに形成して得られた
金属電極基板29の表面にITO膜27を形成して図2
1に示すような配線基板2が製造される。Next, when the Cu film 25 reaches the same plane as the top of the flattening layer 26, the step of forming the metal electrode 25 by plating is completed, and finally, the Cu film An ITO film 27 is formed on the surface of a metal electrode substrate 29 obtained by forming the Mo film 25 only on the Mo underlayer 24, and FIG.
1 is manufactured.
【0141】なお、このようにITO膜27を形成した
後、この配線基板2を対向させると共に、液晶を挟持す
るよう基板2間に液晶を充填させる工程を経て液晶素子
が製造される。After the formation of the ITO film 27 in this manner, a liquid crystal element is manufactured through a process of facing the wiring substrate 2 and filling the space between the substrates 2 so as to sandwich the liquid crystal.
【0142】ところで、既述した構成の配線基板2にお
ける平坦化層26とCu膜25の段差をl00mm角基
板中でランダムに100ポイント選び、段差測定器(ア
ルファーステップTENCOR社製針圧3mg)で測定
したところ最大l5nmのばらつきであった。By the way, a step between the flattening layer 26 and the Cu film 25 in the wiring board 2 having the above-described configuration is randomly selected at 100 points in a 100 mm square substrate, and the step is measured with a step measuring device (a needle pressure of 3 mg, manufactured by Alpha Step Tencor). When measured, the maximum variation was 15 nm.
【0143】ここで、このように既述したリフトオフ法
により平坦化層26を形成した後、レジスト28を除去
し、電解メッキ法にてCu膜25を形成することによ
り、紫外線硬化樹脂を使用しないで配線基板2を形成す
ることができるので、UV光照射によるカラーフィルタ
22のダメージが回避できる。また、紫外線硬化樹脂を
使用しないため、硬化した樹脂を引き剥がす時(図42
h参照)の機械的なダメージも回避できるだけでなく、
金属配線の成膜から紫外線硬化樹脂による平坦化工程ま
での複雑な工程が簡単に行えるようになる。Here, after the flattening layer 26 is formed by the lift-off method described above, the resist 28 is removed, and the Cu film 25 is formed by the electrolytic plating method, so that the ultraviolet curable resin is not used. The wiring board 2 can be formed by the above-described method, and therefore, the color filter 22 can be prevented from being damaged by UV light irradiation. Further, since no ultraviolet curable resin is used, the cured resin is peeled off (FIG. 42).
h) to avoid mechanical damage,
A complicated process from the film formation of the metal wiring to the planarization process using an ultraviolet curable resin can be easily performed.
【0144】さらに、基板加工に真空プロセスが加わっ
た場合、金属電極形成に通常使用されるスパッタ法では
基板サイズが製造装置に大きな影響を与えるが、本発明
によれば真空プロセスはSiO2 形成に伴うCVD法の
みで済む上、SiO2 形成に伴うCVD法では真空チャ
ンバーを基板サイズに合わせるだけですみ、電極その他
の調整が殆ど必要ない。以上の理由からウェットエッチ
ング・メッキ法を利用することで大口径基板への展開が
簡単に行える。[0144] Further, if a vacuum process is applied to the substrate processing, the sputtering method is normally used for the metal electrode forming substrate size has a great influence on the production equipment, but a vacuum process according to the present invention is the SiO 2 formed In addition to the accompanying CVD method, the CVD method involving the formation of SiO 2 only requires adjusting the vacuum chamber to the size of the substrate, and requires little adjustment of electrodes and the like. For the above reasons, the development on a large-diameter substrate can be easily performed by using the wet etching / plating method.
【0145】なお、本実施の形態では、SiO2 生成の
原材料にTEOSを気化させて用いたが、他の有機シラ
ン材料、例えばTMS,ポリシラザン等の他、有機シラ
ザン、無機シラザン材料も分解時に長マイグレーション
性を有するため、これらを気化させて用いて平坦化層を
形成し、他の工程は本発明に於ける実施の形態に沿って
加工することで平坦性の良い埋め込み基板を得られるこ
とは当然のことである。In this embodiment, TEOS is vaporized and used as a raw material for forming SiO 2. However, other organic silane materials, such as TMS and polysilazane, as well as organic silazane and inorganic silazane materials may be used during decomposition. Due to the migration property, it is possible to obtain a buried substrate with good flatness by forming a flattening layer by vaporizing them and using them in the other steps according to the embodiment of the present invention. Of course.
【0146】次に、本発明の第9の実施の形態を説明す
る。Next, a ninth embodiment of the present invention will be described.
【0147】図29は、本実施の形態に係る配線基板の
透明電極が形成される前の状態の断面を示す図であり、
同図において、51は透光性材料の一例であるガラス基
板、52はスパッタリング法を用いてガラス基板51に
形成されたMoを主材料とする下地層、54は電気メッ
キにより形成された金属電極であるCu層、56は紫外
線硬化性樹脂で形成された絶縁層である平坦化層であ
る。FIG. 29 is a diagram showing a cross section of the wiring board according to the present embodiment in a state before a transparent electrode is formed.
In the figure, reference numeral 51 denotes a glass substrate which is an example of a translucent material; 52, an underlayer mainly composed of Mo formed on the glass substrate 51 by sputtering; and 54, a metal electrode formed by electroplating. Is a planarizing layer which is an insulating layer formed of an ultraviolet curable resin.
【0148】ここで、下地層52は、ガラス基板51と
Cu層54の密着強化の作用をすると共にCu層54を
電気パターンメッキする際の電極として用いられるもの
である。なお、メッキ用の電極としては下地層52の膜
厚をできるだけ厚くして電気抵抗を下げたほうが効率が
よいが、余り厚くするとMoをパターンエッチングする
時にサイドエッチング量が増加し、パターン精度を劣化
させる原因となる。Here, the underlayer 52 acts to strengthen the adhesion between the glass substrate 51 and the Cu layer 54 and is used as an electrode when the Cu layer 54 is subjected to electric pattern plating. As for the electrode for plating, it is more efficient to reduce the electric resistance by increasing the thickness of the underlayer 52 as much as possible, but if it is too thick, the amount of side etching increases when Mo is subjected to pattern etching, and the pattern accuracy deteriorates. This can cause
【0149】そこで、下地層52の膜厚を1000Åか
ら1μmの範囲で変化させて下地層52のサイドエッチ
ング量を調べた結果、Cu層54の電気メッキが効率的
に行え、かつサイドエッチングによる線幅の変化量を1
μm以下におさえるよう、本実施の形態においては、下
地層52の厚さを1000Å〜5000Åの範囲に設定
するようにしている。The amount of side etching of the underlayer 52 was examined by changing the thickness of the underlayer 52 in the range of 1000 ° to 1 μm. As a result, the electroplating of the Cu layer 54 was efficiently performed, and the line by the side etching was used. Change width by 1
In the present embodiment, the thickness of the underlayer 52 is set in the range of 1000 ° to 5000 ° so as to keep the thickness below μm.
【0150】次に、このような構成の配線基板を製造す
る本発明の第10の実施の形態に係る配線基板の製造方
法について説明する。Next, a method of manufacturing a wiring board according to the tenth embodiment of the present invention for manufacturing a wiring board having such a configuration will be described.
【0151】まず、図30に示すようにガラス基板51
上に、スパッタリング法を用いてMoを主材料とする下
地層52を厚さ1000Å形成する。なお、この時の主
なスパッタリング条件として、スパッタAr圧力0.6
(Pa)、投入電力DC3.5w/cm3 とする。First, as shown in FIG.
An underlayer 52 mainly composed of Mo is formed to a thickness of 1000.degree. The main sputtering conditions at this time were a sputtering Ar pressure of 0.6.
(Pa) and input power DC 3.5 w / cm 3 .
【0152】次に、この下地層形成工程の後、図31に
示すように下地層52の上に後述するメッキ工程におい
てメッキが付着しないようメッキ防着性を有するレジス
ト53を塗布し、露光、現像を行ってメッキ防着レジス
トパターンをパターンニングする。なお、この時のレジ
スト53の膜厚を1.5μmとする。なお、本実施の形
態においては、レジスト53としてアルカリ可溶性の東
京応化社製のネガレジストOFPR−800を使用する
ようにしており、これによりレジスト53は後述する下
地層52のエッチングに使用されるエッチング液により
除去されるようになっている。Next, after this underlayer forming step, as shown in FIG. 31, a plating-resistant resist 53 is applied on the underlayer 52 so that plating does not adhere in a later-described plating step. Development is performed to pattern the plating prevention resist pattern. At this time, the thickness of the resist 53 is 1.5 μm. In the present embodiment, an alkali-soluble negative resist OFPR-800 manufactured by Tokyo Ohka Kogyo Co., Ltd. is used as the resist 53, whereby the resist 53 is used for etching the underlayer 52 described later. It is designed to be removed by liquid.
【0153】次に、図32に示すように基板51を下地
層52に電流が流れるようにメッキ治具43で保持し、
メッキ槽40に溜められた日本リーロナール社製の硫酸
Cuメッキ液(カパーグリームCLX)41に浸漬した
後、電気パターンメッキを行い、図33に示すようにC
u膜54を1μm形成する。なお、この時のメッキ条件
は0.03A/cm2 の出力で1分のメッキ処理を行う。
ここで、このように形成されたCu膜54のパターン精
度はメッキ防着レジスト53のパターンに沿って忠実に
形成され、高精度な配線パターンが得らる。Next, as shown in FIG. 32, the substrate 51 is held by a plating jig 43 so that a current flows through the base layer 52.
After being immersed in a Cu sulfuric acid plating solution (Copper glyme CLX) 41 manufactured by Nippon Leelonal stored in the plating tank 40, electric pattern plating was performed, and as shown in FIG.
A 1 μm thick u film 54 is formed. In this case, the plating condition is such that the plating process is performed for 1 minute at an output of 0.03 A / cm 2 .
Here, the pattern accuracy of the Cu film 54 thus formed is faithfully formed in accordance with the pattern of the plating deposition resist 53, and a highly accurate wiring pattern is obtained.
【0154】即ち、このようにCu層54を電気パター
ンメッキ法により形成することにより、ウェットエッチ
ングを用いてパターン形成した時のようなサイドエッチ
ングによるパターン精度誤差が発生せず、高精度な配線
パターンを得ることができる。さらに、Cu膜54の形
成に用いた電気パターンメッキ法において、メッキ装置
は安価なものであり、また加工速度も速いので製造コス
トを低くおさえることができる。That is, since the Cu layer 54 is formed by the electric pattern plating method as described above, a pattern accuracy error due to side etching unlike when a pattern is formed by wet etching does not occur, and a high-precision wiring pattern is formed. Can be obtained. Further, in the electric pattern plating method used for forming the Cu film 54, the plating apparatus is inexpensive and the processing speed is high, so that the manufacturing cost can be reduced.
【0155】次に、図34に示すようにレジスト剥離液
によりメッキ防着レジスト53を除去した後、フェリシ
アン化カリウム(K3 [Fe(CN)6 ])300g、
NaOH5gをH2 O1l に解かした溶液で、Cu膜5
4をエッチングレジストとして下地層52をエッチング
する。Next, as shown in FIG. 34, after removing the plating adhesion resist 53 with a resist stripper, 300 g of potassium ferricyanide (K 3 [Fe (CN) 6 ]) was added.
A solution prepared by dissolving 5 g of NaOH in 1 l of H 2 O,
4 is used as an etching resist to etch the underlayer 52.
【0156】ここで、この加工によるCu膜54の配線
幅を測定したところ、図33と図34に示す工程での変
化はまったく観測されなかった、また、下地層52のサ
イドエッチング量は下地層52の膜厚を1000Åと薄
く形成したことにより、0.1μm程度のパターン精度
に影響を及ぼさない程度であることがわかった。Here, when the wiring width of the Cu film 54 due to this processing was measured, no change was observed in the steps shown in FIGS. 33 and 34, and the amount of side etching of the underlayer 52 was It was found that by forming the film thickness of 52 as thin as 1000 °, the pattern accuracy of about 0.1 μm was not affected.
【0157】次に、UV硬化性樹脂を所定の方法で硬化
させることにより、図29に示すようにCu膜54の間
に平坦化層56を形成し、この後、透明電極を形成して
配線基板を形成する。Next, by curing the UV curable resin by a predetermined method, a flattening layer 56 is formed between the Cu films 54 as shown in FIG. 29, and thereafter, a transparent electrode is formed and a wiring is formed. Form a substrate.
【0158】なお、この後、この配線基板、配向膜等を
形成すると共に、2枚の配線基板を対向させると共に、
液晶を挟持するよう対向基板間に液晶を充填する工程を
経て液晶素子を製造する。After that, the wiring board, the alignment film and the like are formed, and the two wiring boards are opposed to each other.
A liquid crystal element is manufactured through a step of filling a liquid crystal between opposing substrates so as to sandwich the liquid crystal.
【0159】ところで、既述したようにレジスト53は
アルカリ可溶性であるので、レジスト剥離液として下地
層52のエッチング液を使用すれば、メッキ防着レジス
ト53の除去と下地層52のエッチング加工(図33、
34参照)の工程を1つの工程で同時に行うことが可能
となり、工程の簡略化が図れ、さらに製造コストを下げ
ることができる。Since the resist 53 is alkali-soluble as described above, if the etching solution for the base layer 52 is used as a resist stripping solution, the plating-prevention resist 53 is removed and the base layer 52 is etched (see FIG. 33,
34) can be performed simultaneously in one step, so that the steps can be simplified and the manufacturing cost can be further reduced.
【0160】また、Cu膜54の配線パターンをエッチ
ングレジストとしてウェットエッチングすることで、下
地層52をパターンニング形成することにより、Moを
パターンニングした後Cuの電気パターンメッキを行っ
た場合に発生するパターンエッジ部の異常成長による突
起状の欠陥がまったくなく、高精度な配線パターンを得
ることができる。Further, the wiring pattern of the Cu film 54 is wet-etched as an etching resist to form the underlying layer 52 by patterning, so that Mo is patterned and then electric pattern plating of Cu is performed. There is no protruding defect due to abnormal growth of the pattern edge portion, and a highly accurate wiring pattern can be obtained.
【0161】次に、本発明の第11の実施の形態に係る
配線基板について説明する。Next, a description is given of a wiring board according to an eleventh embodiment of the present invention.
【0162】既述した第10の実施の形態での製造方法
にて、図35に示すように下地層52をエッチングを終
えて得られた金属配線基板55において、Cuは酸化し
やすい金属であるのでCu膜54の酸化を防止する必要
がある。In the manufacturing method of the tenth embodiment described above, Cu is a metal which is easily oxidized in the metal wiring board 55 obtained by etching the underlayer 52 as shown in FIG. Therefore, it is necessary to prevent oxidation of the Cu film 54.
【0163】このため、各Cu膜54、下地層52に電
流が流れるように金属配線基板55をメッキ治具43に
保持し、日本リーロナール社製の硫酸Niメッキ液(ナ
イカルPC−3)41に浸漬させた後(図32参照)、
0.01A/cm2 の電流で1000Åの膜厚になるよう
にNi膜をメッキし、図36に示すように酸化防止金属
層56を形成した。そして、このようにNi等の酸化防
止金属でメッキ被覆することでCu膜54の酸化を防止
することができる。For this reason, the metal wiring board 55 is held on the plating jig 43 so that a current flows through each of the Cu film 54 and the underlayer 52, and the metal wiring board 55 is transferred to a Ni sulfate PC plating solution (Nical PC-3) 41 manufactured by Nippon Leelonal. After soaking (see FIG. 32),
A Ni film was plated with a current of 0.01 A / cm 2 to a thickness of 1000 ° to form an antioxidant metal layer 56 as shown in FIG. Then, by plating with an antioxidant metal such as Ni, the oxidation of the Cu film 54 can be prevented.
【0164】さらに、この酸化防止金属層56の表面に
図示しないAuを電気メッキにより500Åの膜厚にな
るように形成した金属配線基板も製作した。これらの配
線表面をNiもしくはAuメッキ膜で保護した配線基板
1を60℃、90%の高温高湿耐久槽に入れ1000時
間耐久試験を行った結果、配線抵抗値の上昇変化は観測
されなかった。Further, a metal wiring board in which Au (not shown) was formed on the surface of the antioxidant metal layer 56 by electroplating so as to have a thickness of 500 ° was also manufactured. The wiring substrate 1 whose wiring surface was protected with a Ni or Au plating film was placed in a high-temperature, high-humidity durable bath at 60 ° C. and 90% and subjected to a durability test for 1000 hours. As a result, no change in the wiring resistance was observed. .
【0165】このように、Cuのように酸化しやすい金
属を、Ni、Au等の酸化防止金属でメッキ被覆するこ
とでCu膜54の酸化が防止されると共に、より抵抗値
の変動が少ない配線基板を得ることができる。As described above, by oxidizing a metal such as Cu, which is easily oxidized, by plating with an antioxidant metal such as Ni or Au, the oxidation of the Cu film 54 is prevented, and the wiring having a smaller variation in resistance value is formed. A substrate can be obtained.
【0166】次に、本発明の第12の実施の形態に係る
配線基板について説明する。Next, a description will be given of a wiring board according to a twelfth embodiment of the present invention.
【0167】既述した第11の実施の形態での製造方法
にて、図36に示すように酸化防止金属層56が形成さ
れた金属配線基板55’において、図37に示すように
各配線54間の隙間に紫外線硬化性樹脂57を埋め込み
基板55’面を平坦な表面を有する型でプレス成形し、
UV光で樹脂57を硬化させ、表面が平坦な配線基板を
得た。According to the manufacturing method of the eleventh embodiment, as shown in FIG. 36, in the metal wiring board 55 'on which the oxidation preventing metal layer 56 is formed, as shown in FIG. The ultraviolet curable resin 57 is embedded in the gap between the substrates, and the substrate 55 'is press-molded with a mold having a flat surface,
The resin 57 was cured with UV light to obtain a flat wiring board.
【0168】そして、このような平坦化工程を有するこ
とにより、配線膜厚による段差の問題が解消され、Cu
膜54の膜厚を2μm程度まで厚くすることが可能とな
り、結果として配線抵抗を大幅に低下することできる。By having such a flattening step, the problem of a step due to the wiring film thickness is solved, and Cu
The thickness of the film 54 can be increased to about 2 μm, and as a result, the wiring resistance can be greatly reduced.
【0169】[0169]
【発明の効果】以上説明したように本発明のように、あ
らかじめ基板上に形成された紫外線硬化樹脂層の間にメ
ッキ法にて金属配線を形成することにより、離型工程時
での金属配線の剥がれを無くすことができると共に、コ
ストが安く、量産性に優れたメッキ法を用いることが可
能となる。また、エッチングが不要となるため金属配線
の断線が生じず、さらに金属配線を250nm以上の厚
さに形成することが可能となることから電圧波形の遅延
のない低抵抗配線基板を得ることができる。As described above, according to the present invention, by forming a metal wiring by a plating method between ultraviolet curing resin layers formed in advance on a substrate, a metal wiring in a releasing step is formed. Can be eliminated, and a plating method that is inexpensive and excellent in mass productivity can be used. Further, since no etching is required, disconnection of the metal wiring does not occur, and furthermore, since the metal wiring can be formed to a thickness of 250 nm or more, a low-resistance wiring substrate with no delay in voltage waveform can be obtained. .
【0170】また、このような低抵抗配線基板を用いる
ことにより、液晶素子においては断線による線欠陥が無
くなり表示品質が良好に保たれる一方、工程が極めて簡
略化されると共に高価な製造装置が不要となるため大幅
なコストダウンが可能となる。さらに、リフトオフ法を
用いることにより、紫外線硬化樹脂を使用せずに配線基
板を製造することができるので、UV光によるカラーフ
ィルタのダメージを防ぐことができる。Further, by using such a low-resistance wiring board, a line defect due to disconnection is eliminated in the liquid crystal element, and the display quality is kept good. On the other hand, the process is extremely simplified and an expensive manufacturing apparatus is required. Since it becomes unnecessary, a significant cost reduction becomes possible. Furthermore, by using the lift-off method, the wiring substrate can be manufactured without using an ultraviolet curable resin, so that damage to the color filter due to UV light can be prevented.
【図1】本発明の第1の実施の形態に係る配線基板を用
いた液晶素子の構造を示す図。FIG. 1 is a view showing a structure of a liquid crystal element using a wiring board according to a first embodiment of the present invention.
【図2】上記配線基板を製造する本発明の第2の実施の
形態に係る配線基板の製造方法において、ガラス基板に
下地層を形成した様子を示す図。FIG. 2 is a diagram showing a state in which an underlayer is formed on a glass substrate in a method of manufacturing a wiring board according to a second embodiment of the present invention for manufacturing the wiring board.
【図3】上記配線基板の製造方法において、下地層が形
成されたガラス基板に紫外線硬化樹脂を滴下した様子を
示す図。FIG. 3 is a diagram illustrating a state in which an ultraviolet curable resin is dropped on a glass substrate on which an underlayer is formed in the method of manufacturing a wiring substrate.
【図4】上記配線基板の製造方法において、ガラス基板
に平滑板を紫外線硬化樹脂を挟むように接触させる様子
を示す図。FIG. 4 is a view showing a state in which a smooth plate is brought into contact with a glass substrate so as to sandwich an ultraviolet curable resin in the method for manufacturing a wiring substrate.
【図5】上記配線基板の製造方法において、ガラス基板
と平滑板が一体となった様子を示す図。FIG. 5 is a diagram showing a state in which a glass substrate and a smooth plate are integrated in the method for manufacturing a wiring substrate.
【図6】上記配線基板の製造方法において、一体物に対
してUV光を照射する様子を示す図。FIG. 6 is a diagram showing a state in which an integrated object is irradiated with UV light in the method of manufacturing a wiring board.
【図7】上記配線基板の製造方法において、一体物から
平滑板を剥離する様子を示す図。FIG. 7 is a diagram showing a state in which a smooth plate is peeled off from an integrated body in the method of manufacturing a wiring board.
【図8】上記配線基板の製造方法において、硬化した紫
外線硬化樹脂の間に金属電極を形成した様子を示す図。FIG. 8 is a view showing a state in which metal electrodes are formed between cured ultraviolet curable resins in the method of manufacturing a wiring board.
【図9】上記配線基板の製造方法において、金属電極の
上に透明電極を形成して配線基板を形成した様子を示す
図。FIG. 9 is a diagram showing a state in which a wiring substrate is formed by forming a transparent electrode on a metal electrode in the method for manufacturing a wiring substrate.
【図10】本発明の第3の実施の形態に係る配線基板の
製造方法において、平滑板に紫外線硬化樹脂を滴下した
様子を示す図。FIG. 10 is a diagram showing a state in which an ultraviolet curable resin is dropped on a smooth plate in a method of manufacturing a wiring board according to a third embodiment of the present invention.
【図11】上記配線基板の製造方法において、平滑板に
ガラス基板を紫外線硬化樹脂を挟むように接触させる様
子を示す図。FIG. 11 is a diagram showing a state in which a glass substrate is brought into contact with a smooth plate so as to sandwich an ultraviolet curable resin in the method for manufacturing a wiring substrate.
【図12】本発明の第4の実施の形態に係る配線基板の
製造方法において、下地層、カラーフィルタ及び紫外線
硬化樹脂層が順に形成されたガラス基板を示す図。FIG. 12 is a view showing a glass substrate on which an underlayer, a color filter, and an ultraviolet curable resin layer are sequentially formed in a method of manufacturing a wiring board according to a fourth embodiment of the present invention.
【図13】上記配線基板の製造方法において、硬化した
紫外線硬化樹脂の間に金属電極を形成した様子を示す
図。FIG. 13 is a diagram showing a state in which metal electrodes are formed between cured ultraviolet curable resins in the method of manufacturing a wiring board.
【図14】上記配線基板の製造方法において、金属電極
の上に透明電極を形成して配線基板を形成した様子を示
す図。FIG. 14 is a view showing a state in which a transparent substrate is formed on a metal electrode to form a wiring substrate in the method for manufacturing a wiring substrate.
【図15】本発明の第5の実施の形態に係る配線基板の
製造方法において、カラーフィルタ、下地層及び紫外線
硬化樹脂層が順に形成されたガラス基板を示す図。FIG. 15 is a view showing a glass substrate on which a color filter, a base layer, and an ultraviolet curable resin layer are sequentially formed in a method of manufacturing a wiring board according to a fifth embodiment of the present invention.
【図16】上記配線基板の製造方法において、硬化した
紫外線硬化樹脂の間に金属電極を形成した様子を示す
図。FIG. 16 is a view showing a state in which metal electrodes are formed between cured ultraviolet curable resins in the method of manufacturing a wiring board.
【図17】上記配線基板の製造方法において、金属電極
の上に透明電極を形成して配線基板を形成した様子を示
す図。FIG. 17 is a diagram illustrating a state in which a transparent electrode is formed on a metal electrode to form a wiring board in the method for manufacturing a wiring board.
【図18】本発明の第6の実施の形態に係る配線基板の
製造方法において、カラーフィルタ、保護層、下地層及
び紫外線硬化樹脂層が順に形成されたガラス基板を示す
図。FIG. 18 is a diagram illustrating a glass substrate on which a color filter, a protective layer, a base layer, and an ultraviolet curable resin layer are sequentially formed in a method of manufacturing a wiring substrate according to a sixth embodiment of the present invention.
【図19】上記配線基板の製造方法において、硬化した
紫外線硬化樹脂の間に金属電極を形成した様子を示す
図。FIG. 19 is a diagram illustrating a state in which metal electrodes are formed between the cured ultraviolet-curable resins in the method of manufacturing a wiring board.
【図20】上記配線基板の製造方法において、金属電極
の上に透明電極を形成して配線基板を形成した様子を示
す図。FIG. 20 is a view showing a state in which a wiring substrate is formed by forming a transparent electrode on a metal electrode in the method for manufacturing a wiring substrate.
【図21】本発明の第7の実施の形態に係る配線基板の
要部断面図。FIG. 21 is an essential part cross-sectional view of a wiring board according to a seventh embodiment of the present invention;
【図22】上記配線基板を製造する本発明の第8の実施
の形態に係る配線基板の製造方法において、ガラス基板
上にMo下地層及びレジストを形成した様子を示す図。FIG. 22 is a view showing a state in which a Mo underlayer and a resist are formed on a glass substrate in the method of manufacturing the wiring board according to the eighth embodiment of the present invention for manufacturing the wiring board.
【図23】上記配線基板の製造方法において、Mo下地
層をエッチングして洗い流したときの様子を示す図。FIG. 23 is a diagram illustrating a state where the Mo underlayer is etched and washed away in the method of manufacturing a wiring board.
【図24】上記配線基板の製造方法において、平坦化膜
を形成するプラズマCVD装置の構造を説明する図。FIG. 24 is a diagram illustrating a structure of a plasma CVD apparatus for forming a flattening film in the method for manufacturing a wiring substrate.
【図25】上記配線基板の製造方法において、カラーフ
ィルタ上にのみSiO2 を堆積させ、レジストの頂上部
と同一平面を得た様子を示す図。FIG. 25 is a diagram showing a state in which SiO 2 is deposited only on the color filter to obtain the same plane as the top of the resist in the method of manufacturing a wiring board.
【図26】上記配線基板の製造方法において、基板から
レジストを除去したときの様子を示す図。FIG. 26 is a diagram showing a state when the resist is removed from the substrate in the method for manufacturing a wiring substrate.
【図27】上記配線基板の製造方法において、基板をメ
ッキ槽に設置したときの様子を示す図。FIG. 27 is a diagram showing a state where the substrate is placed in a plating tank in the method for manufacturing a wiring substrate.
【図28】上記配線基板の製造方法において、Cu膜を
配線パターン上にのみ形成したときの様子を示す図。FIG. 28 is a diagram showing a state when a Cu film is formed only on a wiring pattern in the method for manufacturing a wiring substrate.
【図29】本発明の第9の実施の形態に係る配線基板の
透明電極形成前の様子を示す図。FIG. 29 is a diagram showing a state before a transparent electrode is formed on a wiring board according to a ninth embodiment of the present invention.
【図30】上記配線基板を製造する本発明の第10の実
施の形態に係る配線基板の製造方法において、透明基板
上にMo膜を形成した様子を示す図。FIG. 30 is a diagram showing a state in which a Mo film is formed on a transparent substrate in a method of manufacturing a wiring board according to a tenth embodiment of the present invention for manufacturing the wiring board.
【図31】上記配線基板の製造方法において、下地層5
2の上にメッキ防着レジストをパターンニングした様子
を示す図。FIG. 31 is a cross-sectional view illustrating a method of manufacturing a wiring board according to the present invention;
The figure which shows the mode that the plating prevention resist was patterned on 2.
【図32】上記配線基板の製造方法において、透明基板
をメッキ槽に設置したときの様子を示す図。FIG. 32 is a diagram showing a state when a transparent substrate is placed in a plating tank in the method for manufacturing a wiring substrate.
【図33】上記配線基板の製造方法において、透明基板
にCu膜を形成した様子を示す図。FIG. 33 is a diagram showing a state in which a Cu film is formed on a transparent substrate in the method for manufacturing a wiring substrate.
【図34】上記配線基板の製造方法において、レジスト
を除去した様子を示す図。FIG. 34 is a view showing a state in which the resist is removed in the method of manufacturing a wiring board.
【図35】上記配線基板の製造方法において、Mo膜を
エッチングした様子を示す図。FIG. 35 is a diagram showing a state in which the Mo film is etched in the method for manufacturing a wiring substrate.
【図36】本発明の第11の実施の形態に係る配線基板
の金属電極形成前の様子を示す図。FIG. 36 is a diagram showing a state before a metal electrode is formed on a wiring board according to an eleventh embodiment of the present invention.
【図37】本発明の第12の実施の形態に係る配線基板
の透明電極形成前の様子を示す図。FIG. 37 is a view showing a state before a transparent electrode is formed on a wiring board according to a twelfth embodiment of the present invention.
【図38】従来の液晶素子の構造を示す図。FIG. 38 illustrates a structure of a conventional liquid crystal element.
【図39】上記液晶素子のガラス基板に形成された透明
電極を示す図。FIG. 39 is a view showing a transparent electrode formed on a glass substrate of the liquid crystal element.
【図40】金属電極の厚みと、波形遅延量、駆動周波数
の関係を示す図表。FIG. 40 is a table showing a relationship between a thickness of a metal electrode, a waveform delay amount, and a driving frequency.
【図41】従来の配線基板の第1の製造方法を説明する
図。FIG. 41 is a diagram illustrating a first method of manufacturing a conventional wiring board.
【図42】従来の配線基板の第2の製造方法を説明する
図。FIG. 42 is a diagram illustrating a second method of manufacturing a conventional wiring board.
【図43】従来の配線基板の第3の製造方法を説明する
図。FIG. 43 is a diagram illustrating a third method of manufacturing the conventional wiring board.
【図44】従来の配線基板の製造方法におけるCu配線
のサイドエッチングを示す図。FIG. 44 is a view showing side etching of a Cu wiring in a conventional method of manufacturing a wiring substrate.
1 液晶素子 2,2’,2”,2A,77 配線基板 3,66 液晶 6,23,51 ガラス基板 6a,24,52,79 下地層 7,27 透明電極 10,25,72 金属電極 11 紫外線硬化樹脂膜 11a 紫外線硬化樹脂 12,75 平滑板 14,14’,14”,14A,29,55,55’,
73,73’金属配線基板 16,22,78 カラーフィルタ 26 保護層 27,56 平坦化層 54 Cu層DESCRIPTION OF SYMBOLS 1 Liquid crystal element 2, 2 ', 2 ", 2A, 77 Wiring board 3, 66 Liquid crystal 6, 23, 51 Glass substrate 6a, 24, 52, 79 Underlayer 7, 27 Transparent electrode 10, 25, 72 Metal electrode 11 Ultraviolet Cured resin film 11a UV curable resin 12,75 Smooth plate 14,14 ', 14 ", 14A, 29,55,55',
73, 73 ′ Metal wiring board 16, 22, 78 Color filter 26 Protective layer 27, 56 Flattening layer 54 Cu layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀山 誠 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 石倉 淳理 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Makoto Kameyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Atsuri Ishikura 3-30-2 Shimomaruko 3-chome, Ota-ku, Tokyo Non Corporation
Claims (30)
助電極と、前記補助電極間を絶縁する絶縁層と、前記補
助電極及び絶縁層の表面に形成された主電極とを有する
配線基板において、 前記補助電極は前記絶縁層に形成された複数の凹部に配
線材を配して形成されたことを特徴とする配線基板。An auxiliary layer formed on a surface of the light-transmitting substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surface of the auxiliary electrode and the insulating layer. In the wiring board, the auxiliary electrode is formed by arranging a wiring material in a plurality of recesses formed in the insulating layer.
Au、Ag、Ptのいずれか又はこれらの合金からなる
と共に、メッキ法により前記凹部に配されて前記補助電
極を形成することを特徴とする請求項1記載の配線基
板。2. The wiring material is Cu, Cr, Mo, Ni,
2. The wiring board according to claim 1, wherein the auxiliary electrode is formed of one of Au, Ag, and Pt or an alloy thereof, and is disposed in the recess by plating.
Ag、Au、Pt、Moのいずれかより成ると共に前記
凹部の底面を形成する下地層を設けると共に、前記補助
電極を前記下地層の表面に形成したことを特徴とする請
求項1又は2記載の配線基板。3. The method according to claim 1, wherein Pd,
3. The method according to claim 1, wherein an underlayer made of Ag, Au, Pt, or Mo and forming a bottom surface of the recess is provided, and the auxiliary electrode is formed on a surface of the underlayer. Wiring board.
前記凹部から外れた部分にカラーフィルター層を設けた
ことを特徴とする請求項1乃至3記載の配線基板。4. The wiring board according to claim 1, wherein a color filter layer is provided between the light-transmissive base material and the insulating layer and at a portion outside the concave portion.
ラーフイルター層を保護すると共に、表面には前記下地
層が形成される保護層を設けたことを特徴とする請求項
4記載の配線基板。5. The color filter layer is protected between the light-transmitting substrate and the insulating layer, and a protective layer on which the underlayer is formed is provided on a surface of the color filter layer. The wiring board as described.
ることを特徴とする請求項1、3、4又は5記載の配線
基板。6. The wiring board according to claim 1, wherein the insulating layer is formed of a polymer material.
とにより硬化される樹脂であることを特徴とする請求項
6記載の配線基板。7. The wiring board according to claim 6, wherein the polymer material is a resin that is cured by irradiating ultraviolet rays.
助電極と、前記補助電極間を絶縁する絶縁層と、前記補
助電極及び絶縁層の表面に形成された主電極とを有する
配線基板の製造方法において、 前記透光性基材上にPd、Ag、Au、Pt、Moのい
ずれかより成る下地層を形成する工程と、 前記透光性基材と前記補助電極のパターン形状に対応し
た凸部を有する平滑板平滑板との間に高分子材料をはさ
む工程と、 前記透光性基材と平滑板とを圧接し、該基板と平滑板と
の間に前記高分子材料を充填させる工程と、 前記透光性基材上に前記補助電極のパターン形状に対応
した複数の凹部を有する絶縁層を形成するよう高分子材
料硬化光を照射して前記高分子材料を硬化させる工程
と、 前記平滑板を離型する工程と、 メッキ法により前記絶縁層の各凹部にCu、Cr、M
o、Ni、Au、Ag、Ptのいずれか又はこれらの合
金からなる配線材を配して前記補助電極を形成する工程
と、 前記補助電極及び絶縁層の表面に主電極を形成する工程
と、を備えてなることを特徴とする配線基板の製造方
法。8. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In the method for manufacturing a wiring board, a step of forming an underlayer made of any of Pd, Ag, Au, Pt, and Mo on the translucent substrate; and a pattern shape of the translucent substrate and the auxiliary electrode. A step of sandwiching a polymer material between a smooth plate and a smooth plate having a convex portion corresponding to, and pressing the light-transmissive base material and the smooth plate together, and pressing the polymer material between the substrate and the smooth plate. And curing the polymer material by irradiating polymer material curing light on the translucent substrate to form an insulating layer having a plurality of recesses corresponding to the pattern shape of the auxiliary electrode. A step of releasing the smooth plate from the mold; Cu, Cr, M
o, a step of forming the auxiliary electrode by arranging a wiring member made of any of Ni, Au, Ag, and Pt or an alloy thereof; and forming a main electrode on the surface of the auxiliary electrode and the insulating layer; A method for manufacturing a wiring board, comprising:
且つ前記凹部から外れた部分にカラーフィルターを形成
する工程を備えたことを特徴とする請求項8記載の配線
基板の製造方法。9. Between the light-transmissive substrate and the insulating layer,
9. The method for manufacturing a wiring board according to claim 8, further comprising a step of forming a color filter in a portion deviating from the concave portion.
ーフイルターを保護すると共に、前記下地層が形成され
る保護層を形成する工程を備えたことを特徴とする請求
項9記載の配線基板の製造方法。10. The method according to claim 9, further comprising the step of protecting the color filter on the surface of the color filter and forming a protective layer on which the underlayer is formed. .
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る一対の配線基板により液晶を挟持する液晶素子におい
て、 前記配線基板は、前記透光性基材上に複数の凹部を有す
る絶縁層を形成した後、前記凹部にメッキ法によりC
u、Cr、Mo、Ni、Au、Ag、Ptのいずれか又
はこれらの合金からなる配線材を配して前記補助電極を
形成したものであることを特徴とする液晶素子。11. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a liquid crystal element in which liquid crystal is sandwiched between a pair of wiring substrates, the wiring substrate is formed by forming an insulating layer having a plurality of concave portions on the translucent base material, and plating the concave portions with a plating method.
A liquid crystal element, wherein the auxiliary electrode is formed by disposing a wiring member made of any one of u, Cr, Mo, Ni, Au, Ag, and Pt or an alloy thereof.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る一対の配線基板により液晶を挟持する液晶素子の製造
方法において、 前記透光性基材上にPd、Ag、Au、Pt、Moのい
ずれかより成る下地層を形成する工程と、 前記透光性基材と前記補助電極のパターン形状に対応し
た凸部を有する平滑板との間に高分子材料をはさむ工程
と、 前記透光性基材と平滑板とを圧接し、該基板と平滑板と
の間に前記高分子材料を充填させる工程と、 前記透光性基材上に前記補助電極のパターン形状に対応
した複数の凹部を有する絶縁層を形成するよう高分子材
料硬化光を照射して前記高分子材料を硬化させる工程
と、 前記平滑板を離型する工程と、 メッキ法により前記絶縁層の各凹部にCu、Cr、M
o、Ni、Au、Ag、Ptのいずれか又はこれらの合
金からなる配線材を配して前記補助電極を形成する工程
と、 前記補助電極及び絶縁層の表面に主電極を形成する工程
と、 前記主電極が形成された前記配線基板を対向させると共
に、前記液晶を挟持するよう前記対向する基板間に液晶
を充填する工程と、を備えてなることを特徴とする液晶
素子の製造方法。12. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a method for manufacturing a liquid crystal element in which a liquid crystal is sandwiched between a pair of wiring boards, a step of forming an underlayer made of any of Pd, Ag, Au, Pt, and Mo on the translucent substrate; A step of sandwiching a polymer material between a base material and a smooth plate having a convex portion corresponding to the pattern shape of the auxiliary electrode, and pressing the light-transmissive base material and the smooth plate together, the substrate and the smooth plate Filling the polymer material between, and irradiating the polymer material curing light to form an insulating layer having a plurality of recesses corresponding to the pattern shape of the auxiliary electrode on the light-transmitting base material Curing the polymer material, and releasing the smooth plate That a step, Cu in each recess of the insulating layer by plating, Cr, M
o, a step of forming the auxiliary electrode by arranging a wiring member made of any of Ni, Au, Ag, and Pt or an alloy thereof; and forming a main electrode on the surface of the auxiliary electrode and the insulating layer; Facing the wiring substrate on which the main electrode is formed, and filling a liquid crystal between the opposed substrates so as to sandwich the liquid crystal.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る配線基板において、 前記絶縁層を、リフトオフ法を用いて複数の凹部を有す
るように形成すると共に、前記補助電極を前記複数の凹
部に配線材を配して形成することを特徴とする配線基
板。13. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In the wiring board, the insulating layer is formed to have a plurality of recesses by using a lift-off method, and the auxiliary electrode is formed by arranging a wiring material in the plurality of recesses.
一方、該絶縁層の原材料に有機シランを用いることを特
徴とする請求項13記載の配線基板。14. The wiring board according to claim 13, wherein the insulating layer has SiO 2 as a main component, and organic silane is used as a raw material of the insulating layer.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る配線基板の製造方法において、 リフトオフ法を用いて複数の凹部を有する絶縁層を形成
する工程と、 電解メッキ法を用いて前記複数の凹部にCu、Cr、M
o、Ni、Au、Ag、Ptのいずれか又はこれらの合
金からなる配線材を配して前記補助電極を形成する工程
と、 前記補助電極及び絶縁層の表面に前記主電極を形成する
工程と、を有することを特徴とする配線基板の製造方
法。15. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In the method for manufacturing a wiring board, a step of forming an insulating layer having a plurality of recesses using a lift-off method; and forming Cu, Cr, M in the plurality of recesses using an electrolytic plating method.
a step of arranging a wiring member made of any of o, Ni, Au, Ag, and Pt or an alloy thereof to form the auxiliary electrode; and forming the main electrode on the surface of the auxiliary electrode and an insulating layer. A method for manufacturing a wiring board, comprising:
一方、該絶縁層の原材料に有機シランを用いることを特
徴とする請求項15記載の配線基板の製造方法。16. The method according to claim 15, wherein the insulating layer has SiO 2 as a main component, and organic silane is used as a raw material of the insulating layer.
一平面となるまで前記配線材を配したことを特徴とする
請求項15記載の配線基板の製造方法。17. The method according to claim 15, wherein the wiring member is arranged until the auxiliary electrode is flush with the surface of the insulating layer.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る一対の配線基板により液晶を挟持する液晶素子におい
て、 前記配線基板は、前記絶縁層をリフトオフ法を用いて複
数の凹部を有するように形成した後、前記複数の凹部に
配線材を配して前記補助電極を形成したものであること
を特徴とする液晶素子。18. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a liquid crystal element sandwiching liquid crystal between a pair of wiring boards, the wiring board is formed by forming the insulating layer to have a plurality of recesses using a lift-off method, and then arranging a wiring material in the plurality of recesses. A liquid crystal element comprising an auxiliary electrode.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る一対の配線基板により液晶を挟持する液晶素子の製造
方法において、 リフトオフ法を用いて複数の凹部を有する絶縁層を形成
する工程と、 電解メッキ法を用いて前記複数の凹部にCu、Cr、M
o、Ni、Au、Ag、Ptのいずれか又はこれらの合
金からなる配線材を配して前記補助電極を形成する工程
と、 前記補助電極及び絶縁層の表面に前記主電極を形成する
工程と、 前記主電極が形成された前記配線基板を対向させると共
に、前記液晶を挟持するよう前記対向する基板間に液晶
を充填する工程と、を備えてなることを特徴とする液晶
素子の製造方法。19. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a method for manufacturing a liquid crystal element in which a liquid crystal is sandwiched between a pair of wiring substrates, a step of forming an insulating layer having a plurality of recesses by using a lift-off method;
a step of arranging a wiring member made of any of o, Ni, Au, Ag, and Pt or an alloy thereof to form the auxiliary electrode; and forming the main electrode on the surface of the auxiliary electrode and an insulating layer. A step of facing the wiring substrate on which the main electrode is formed, and filling a liquid crystal between the facing substrates so as to sandwich the liquid crystal.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る配線基板において、 前記透光性基材の表面にスパッタリング法で形成された
下地層と、 前記下地層上に電気パターンメッキ法によって配された
配線材にて形成された補助電極と、を備え、 前記下地層は前記配線材をエッチングレジストとしてウ
ェットエッチングによりパターニング加工されたことを
特徴とする配線基板。20. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. A wiring board, comprising: a base layer formed by a sputtering method on the surface of the light-transmitting base material; and an auxiliary electrode formed by a wiring material disposed on the base layer by an electric pattern plating method. A wiring substrate, wherein the underlayer is patterned by wet etching using the wiring material as an etching resist.
00Åであることを特徴とする請求項20記載の配線基
板。21. The underlayer having a thickness of 1,000 to 50.
21. The wiring board according to claim 20, wherein the angle is 00 °.
であることを特徴とする請求項20又は21記載の配線
基板。22. The wiring substrate according to claim 20, wherein said underlayer is mainly made of Mo.
であることを特徴とする請求項20記載の配線基板。23. The wiring board according to claim 20, wherein the wiring material is mainly made of Cu.
より酸化防止金属膜でおおうようにしたことを特徴とす
る請求項20乃至23記載の配線基板。24. The wiring board according to claim 20, wherein a surface of said auxiliary electrode is covered with an antioxidant metal film by an electroplating method.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る配線基板の製造方法において、 透光性基材にスパッタリング法によりMoを主材料とす
る下地層を形成する工程と、 前記下地層上にメッキ防着レジストパターンを形成した
後、Cuを主材料とする配線材を電気メッキ法によりパ
ターニングして補助電極を形成する工程と、 前記メッキ防着レジストを除去した後に、前記下地層を
MoとCuの選択エッチング液を用いて前記配線材をエ
ッチングレジストとしてエッチング加工する工程と、を
有することを特徴とする配線基板の製造方法。25. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In the method for manufacturing a wiring board, a step of forming a base layer mainly composed of Mo on a light-transmitting base material by a sputtering method; Forming an auxiliary electrode by patterning a wiring material to be formed by an electroplating method, and removing the plating-prevention resist, and then using the selective etching solution of Mo and Cu to make the wiring material an etching resist for the base layer. And a step of performing an etching process.
液がフェリシアン化カリウムを含んだ溶液で、前記メッ
キ防着レジストがアルカリ可溶性のポジ型レジストであ
ることを特徴とする請求項25記載の配線基板の製造方
法。26. The wiring substrate according to claim 25, wherein the selective etching solution for the base layer and the wiring material is a solution containing potassium ferricyanide, and the plating prevention resist is an alkali-soluble positive resist. Manufacturing method.
より酸化防止金属膜でおおう工程を有することを特徴と
する請求項25記載の配線基板の製造方法。27. The method according to claim 25, further comprising a step of covering the surface of the auxiliary electrode with an antioxidant metal film by an electroplating method.
と共に、該絶縁層にて前記配線基板表面を平坦化する工
程を有することを特徴とする請求項25乃至27記載の
配線基板の製造方法。28. The method of manufacturing a wiring board according to claim 25, further comprising a step of forming the insulating layer from a polymer material and flattening the surface of the wiring board with the insulating layer. Method.
補助電極と、前記補助電極間を絶縁する絶縁層と、前記
補助電極及び絶縁層の表面に形成された主電極とを有す
る一対の配線基板により液晶を挟持する液晶素子におい
て、 前記配線基板は、前記透光性基材の表面にスパッタリン
グ法で形成された下地層と、前記下地層上に電気パター
ンメッキ法によって配された配線材にて形成された補助
電極と、を備え、 前記下地層は前記配線材をエッチングレジストとしてウ
ェットエッチングによりパターニング加工されたもので
あることを特徴とする液晶素子。29. A semiconductor device comprising: a plurality of auxiliary electrodes formed on a surface of a translucent substrate; an insulating layer insulating between the auxiliary electrodes; and a main electrode formed on the surfaces of the auxiliary electrode and the insulating layer. In a liquid crystal element in which liquid crystal is sandwiched between a pair of wiring substrates, the wiring substrate is disposed on the surface of the translucent substrate by a sputtering method and an electric pattern plating method on the underlayer. A liquid crystal device, comprising: an auxiliary electrode formed of a wiring material; and the underlayer is patterned by wet etching using the wiring material as an etching resist.
成された複数の補助電極と、前記補助電極間に設けられ
た絶縁層と、前記補助電極に沿うように前記絶縁層表面
に形成された主電極とを有する一対の配線基板により液
晶を挟持する液晶素子の製造方法において、 透光性基材にスパッタリング法によりMoを主材料とす
る下地層を形成する工程と、 前記下地層上にメッキ防着レジストパターンを形成した
後、Cuを主材料とする配線材を電気メッキ法によりパ
ターニングして補助電極を形成する工程と、 前記メッキ防着レジストを除去した後に、前記下地層を
MoとCuの選択エッチング液を用いて前記配線材をエ
ッチングレジストとしてエッチング加工する工程と、 前記主電極が形成された前記配線基板を対向させると共
に、前記液晶を挟持するよう前記対向する基板間に液晶
を充填する工程と、を備えてなることを特徴とする液晶
素子の製造方法。30. A light-transmitting base material, a plurality of auxiliary electrodes formed on the light-transmitting base material, an insulating layer provided between the auxiliary electrodes, and the insulating layer provided along the auxiliary electrodes. In a method for manufacturing a liquid crystal element in which liquid crystal is sandwiched between a pair of wiring substrates having a main electrode formed on a layer surface, a step of forming an underlayer mainly composed of Mo on a translucent substrate by a sputtering method, After forming a plating-prevention resist pattern on the underlayer, a step of patterning a wiring material mainly composed of Cu by an electroplating method to form an auxiliary electrode, and after removing the plating-prevention resist, Etching the underlayer with a selective etching solution of Mo and Cu using the wiring material as an etching resist; and opposing the wiring substrate on which the main electrode is formed, Method of manufacturing a liquid crystal device characterized by comprising and a step of filling a liquid crystal between the opposed substrates to sandwich the.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8173926A JPH1020319A (en) | 1996-07-03 | 1996-07-03 | Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8173926A JPH1020319A (en) | 1996-07-03 | 1996-07-03 | Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1020319A true JPH1020319A (en) | 1998-01-23 |
Family
ID=15969643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8173926A Pending JPH1020319A (en) | 1996-07-03 | 1996-07-03 | Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1020319A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001172049A (en) * | 1999-06-30 | 2001-06-26 | Saint Gobain Vitrage | Process for depositing tungsten-based and/or molybdenum-based layer on glass, ceramic or glass- ceramic substrate, and substrate thus coated |
JP2007178754A (en) * | 2005-12-28 | 2007-07-12 | Kyodo Printing Co Ltd | Element substrate for display device, method for manufacturing the same, and liquid crystal display device |
EP3300468A4 (en) * | 2016-01-04 | 2018-06-20 | LG Chem, Ltd. | Method of manufacturing circuit board |
JP2021052125A (en) * | 2019-09-26 | 2021-04-01 | 日本電気硝子株式会社 | Method for manufacturing substrate with film |
-
1996
- 1996-07-03 JP JP8173926A patent/JPH1020319A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001172049A (en) * | 1999-06-30 | 2001-06-26 | Saint Gobain Vitrage | Process for depositing tungsten-based and/or molybdenum-based layer on glass, ceramic or glass- ceramic substrate, and substrate thus coated |
JP2007178754A (en) * | 2005-12-28 | 2007-07-12 | Kyodo Printing Co Ltd | Element substrate for display device, method for manufacturing the same, and liquid crystal display device |
EP3300468A4 (en) * | 2016-01-04 | 2018-06-20 | LG Chem, Ltd. | Method of manufacturing circuit board |
US10606175B2 (en) | 2016-01-04 | 2020-03-31 | Lg Chem, Ltd. | Method of manufacturing circuit board |
JP2021052125A (en) * | 2019-09-26 | 2021-04-01 | 日本電気硝子株式会社 | Method for manufacturing substrate with film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6184964B1 (en) | Electrode plate with two-layer metal electrodes including copper or silver layer, and flattened anti-oxidation and insulating layers | |
US6798032B2 (en) | Metal film pattern and manufacturing method thereof | |
US6151085A (en) | Electrode plate, process for producing the plate, liquid crystal device including the plate and process for producing the device | |
JPWO2005045911A1 (en) | Pattern forming method, electronic circuit manufactured thereby, and electronic apparatus using the same | |
KR100267044B1 (en) | Electrode plate, liquid crystal device and production thereof | |
JPH06202314A (en) | Printing plate, its production and pattern forming method using the plate | |
JP2009071037A (en) | Method for forming conductive film pattern | |
JP2004296297A (en) | Manufacturing method of wiring board for organic el display device and organic el display device | |
JPH1020319A (en) | Wiring board, production of wiring board, liquid crystal element formed by using the wiring board and production of the liquid crystal element | |
US6802985B1 (en) | Method for fabricating metal wirings | |
JPH06148661A (en) | Production of substrate for display device | |
JP2002122722A (en) | Optical element, method for producing the same and liquid crystal element | |
JP2003213436A (en) | Metallic film pattern and production method therefor | |
JPH0862591A (en) | Film liquid crystal panel and base substrate used for production thereof, active matrix substrate and production of film liquid crystal panel | |
JPH1062799A (en) | Wiring board, production of wiring board, liquid crystal element equipped with that wiring board and production of liquid crystal element | |
JP2950156B2 (en) | Method of manufacturing substrate for liquid crystal display device | |
JPH1010554A (en) | Wiring board, production of this wiring board, liquid crystal element having this wiring board and production of this liquid crystal element | |
JP2002333516A (en) | Transparent substrate and method for manufacturing transparent substrate | |
JP3589297B2 (en) | Base substrate and active matrix substrate for film liquid crystal panel manufacturing | |
JPH10186389A (en) | Wiring board, production of wiring board, and liquid crystal element using the wiring board | |
KR20020000953A (en) | Physical Vapor Deposition | |
JPH09251166A (en) | Liquid crystal element and production of this liquid crystal element | |
JP2005156729A (en) | Resin substrate with electrode and display device | |
KR840002447B1 (en) | Electrode plane manufaction method for liquid crystal display | |
CN118226670A (en) | LCD product manufacturing process of double-sided ITO |