JPH0992939A - Current protective element module and its manufacture - Google Patents

Current protective element module and its manufacture

Info

Publication number
JPH0992939A
JPH0992939A JP24926095A JP24926095A JPH0992939A JP H0992939 A JPH0992939 A JP H0992939A JP 24926095 A JP24926095 A JP 24926095A JP 24926095 A JP24926095 A JP 24926095A JP H0992939 A JPH0992939 A JP H0992939A
Authority
JP
Japan
Prior art keywords
thickness
current protection
metal foil
hole
protection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24926095A
Other languages
Japanese (ja)
Inventor
Koji Nishimura
厚司 西村
Masashi Isono
雅司 磯野
Minoru Taniguchi
穣 谷口
Fumio Suzuki
文夫 鈴木
Hisaji Kobori
久爾 小堀
Kosuke Takada
孝輔 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP24926095A priority Critical patent/JPH0992939A/en
Publication of JPH0992939A publication Critical patent/JPH0992939A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Structure Of Printed Boards (AREA)
  • Fuses (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a current protective element module excellent in dimensional precision and reliability, by arranging a plurality of current protective elements which are metal layers having a specific thickness, in the interior of a curved surface formed by hollowing out the side surfaces of retaining base material and covering base material in half-cylindrical types. SOLUTION: A hole 160 is formed in a both-sided metal foil clad laminate 120 whose one side metal foil is 3-8μm in thickness, and plating resist is formed excepting a part turning to an electrode 140. Plating 180 is performed in a necessary thickness, and plating resist is exfoliated. Etching resist for forming a current protective element 150 is formed on a metal foil 110 surface. The metal foil 110 exposed from the etching resist is etched off, so that its part of a hole 170, is divided into curved surfaces of the hole 170 hollowed out in two half-cylindrical types. By cutting out the current protective element in such a manner that current protective element wiring parts are arranged in parallel and forms a unified body, a current protective element module capable of improving reliability can be realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電流保護素子を複
数個並列に並べて一体化した電流保護素子モジュールと
その製造法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current protection element module in which a plurality of current protection elements are arranged in parallel and integrated, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】電流保護素子は、電子機器の過電流保護
に使用されるものである。このような素子は、一般的な
名称としてヒューズといわれているが、電子機器の多様
化に伴い、従来のヒューズと異なる特性の電流保護素子
が開発されている。過電流保護装置には、上記のような
電流保護素子の他、サイリスタやトランジスタを用いた
電子スイッチを使用することもできる。しかし、そのよ
うな場合、回路部品が増加すること、また、その保護回
路によって消費される電力も増加することから、電池動
作の携帯型機器等のように、小形化、低消費電力を要求
される用途には必ずしも適していなかった。
2. Description of the Related Art Current protection devices are used for overcurrent protection of electronic equipment. Such an element is generally called a fuse, but with the diversification of electronic devices, a current protection element having characteristics different from those of conventional fuses has been developed. For the overcurrent protection device, an electronic switch using a thyristor or a transistor can be used in addition to the above current protection element. However, in such a case, since the number of circuit components increases and the power consumed by the protection circuit also increases, miniaturization and low power consumption are required such as in battery-operated portable devices. It was not always suitable for some uses.

【0003】そこで、特開昭60−143544号公報
にも開示されているように、セラミック基体に、第1層
に銀または銀−パラジウム、第2層にニッケル層、第3
層にはんだ、または錫の3層の導電層を形成し、はんだ
付け時の溶断特性を向上したものが知られている。ま
た、この公報には、導電層表面をシリコーン樹脂等の不
燃(難燃)性樹脂で被覆することも開示されている。し
かし、セラミック基体に電流保護素子(ヒューズ)を設
けたものは、セラミック基体の熱抵抗が小さく、前記特
開昭60−143544号公報に開示されているよう
に、不燃(難燃)性の樹脂で電流保護素子を覆ったとし
ても放熱性が高く、周囲の温度によって溶断する電流値
がばらつくことが多いという問題があった。
Therefore, as disclosed in JP-A-60-143544, silver or silver-palladium is used for the first layer, the nickel layer is used for the second layer, and the third layer is used for the ceramic substrate.
It is known that three layers of conductive layers of solder or tin are formed on the layers to improve the fusing characteristics during soldering. This publication also discloses that the surface of the conductive layer is coated with a nonflammable (flame retardant) resin such as a silicone resin. However, a ceramic substrate provided with a current protection element (fuse) has a small thermal resistance of the ceramic substrate, and as disclosed in the above-mentioned JP-A-60-143544, a nonflammable (flame retardant) resin. Even if the current protection element is covered with, the heat dissipation is high, and there is a problem in that the current value for fusing often varies depending on the ambient temperature.

【0004】このセラミック基体の問題を解決するため
に、有機樹脂製絶縁基板を用いる方法がある。しかし基
板の樹脂が、エポキシ樹脂、フェノール樹脂、ポリイミ
ド樹脂等の場合、発煙や燃焼の問題があった。そこで、
絶縁基板に耐熱性の高い有機樹脂の一つであるフッ素樹
脂を用いることによって、セラミックスに比べて熱伝導
性を低くでき、ヒューズの溶断精度を向上できること
が、特開平5−166454号公報に開示されている。
この公報でも、ヒューズ配線の表面をシリコーン樹脂
(ゴム)で被覆することが開示されている。
In order to solve the problem of the ceramic substrate, there is a method of using an organic resin insulating substrate. However, when the resin of the substrate is an epoxy resin, a phenol resin, a polyimide resin or the like, there is a problem of smoking or burning. Therefore,
Japanese Patent Laid-Open No. 5-166454 discloses that the use of a fluorine resin, which is one of the organic resins having high heat resistance, for the insulating substrate can lower the thermal conductivity as compared with ceramics and improve the fusing accuracy of the fuse. Has been done.
This publication also discloses that the surface of the fuse wiring is covered with a silicone resin (rubber).

【0005】[0005]

【発明が解決しようとする課題】電流保護素子配線部の
形成は、特開昭63−141233号公報に開示されて
いるように、印刷またはめっきによって行われていた
が、この電流保護素子配線部(ヒューズ)の形成精度、
特に厚さの制御を行うことが困難であり、電流保護素子
配線部の抵抗値のばらつきを、ロット間を含めて30%
以内におさめることは困難であった。
The current protection element wiring portion is formed by printing or plating as disclosed in Japanese Patent Laid-Open No. 63-141233. (Fuse) formation accuracy,
In particular, it is difficult to control the thickness, and the variation in the resistance value of the current protection element wiring part is 30% including that between lots.
It was difficult to keep it within.

【0006】また、特開平5−166454号公報に示
されるように、めっきで薄い金属層を形成し、エッチン
グで配線形成したところ、溶断特性に優れるものの、め
っきの厚さを均一に保つには、めっき条件などを厳密に
制御する必要があり、そのようにしても、めっき浴の組
成の経時変化やその他の条件変動によって、ある程度の
めっきの厚さのばらつきは避け得なかった。このため、
ロット間を含めて、抵抗値のばらつきを30%以内にお
さめることは難しいという課題があった。
Further, as disclosed in Japanese Patent Laid-Open No. 5-166454, when a thin metal layer is formed by plating and wiring is formed by etching, the fusing property is excellent, but in order to keep the plating thickness uniform. However, it is necessary to strictly control the plating conditions and the like, and even in such a case, some variation in the plating thickness cannot be avoided due to changes in the composition of the plating bath over time and other conditions. For this reason,
There is a problem that it is difficult to keep the variation in resistance value within 30%, including between lots.

【0007】また上記の課題の他にも、特開平5−16
6454号公報に示されるように、めっきで薄い金属層
を形成し、エッチングで配線形成したところ、溶断特性
には優れるものの、長期の接続信頼性を確認するための
加速試験である熱サイクル試験を行うと、絶縁基板と金
属箔の熱膨張係数の差に由来する応力によって、比較的
少ないサイクル数で金属箔と電極部で断線したり、断線
に至らないまでも抵抗値が大幅に上昇するという課題が
あった。
In addition to the above problems, Japanese Patent Laid-Open No. 5-16
As shown in Japanese Patent No. 6454, when a thin metal layer is formed by plating and wiring is formed by etching, a thermal cycle test, which is an accelerated test for confirming long-term connection reliability, is obtained although it has excellent fusing characteristics. By doing so, the stress resulting from the difference in the coefficient of thermal expansion between the insulating substrate and the metal foil causes a break in the metal foil and the electrode part in a relatively small number of cycles, or the resistance value increases significantly even if it does not result in a break. There were challenges.

【0008】さらにまた、ヒューズ配線の表面の被覆に
シリコーンゴムを用いているため、過電流通電の条件に
よって溶断時の高温によって、シリコーンゴム被膜がわ
ずかに損傷し、1から2秒間程度、微量の煙がでること
があるという課題があった。
Furthermore, since silicone rubber is used to coat the surface of the fuse wiring, the silicone rubber coating is slightly damaged by the high temperature at the time of fusing depending on the conditions of overcurrent energization. There was a problem that smoke might come out.

【0009】一方、近年、電子機器の安全性の確保や内
蔵メモリ情報の保護を目的に、チップ型電流保護素子を
一回路に一個搭載しているが、より高い実装密度を実現
するためには、一回路に一個を搭載するのでは、電子機
器一台あたり部品実装コストが高くなるという課題があ
る。
On the other hand, in recent years, one chip-type current protection element has been mounted in one circuit for the purpose of ensuring the safety of electronic equipment and protecting internal memory information. However, in order to realize a higher packaging density, However, mounting one on one circuit raises a problem that the component mounting cost per electronic device increases.

【0010】本発明は、放熱を抑えると共に、電流保護
素子の寸法精度に優れ、発煙、発火も抑制され、環境の
温度変化の大きなところでも長期の信頼性に優れた電流
保護素子モジュールと、このような電流保護素子モジュ
ールを簡便に、かつ経済的に製造する方法を提供するこ
とを目的とするものである。
According to the present invention, there is provided a current protection element module which suppresses heat dissipation, has excellent dimensional accuracy of the current protection element, suppresses smoke generation and ignition, and has excellent long-term reliability even in a large environmental temperature change. It is an object of the present invention to provide a method for manufacturing such a current protection element module simply and economically.

【0011】[0011]

【課題を解決するための手段】本発明の電流保護素子モ
ジュールは、支持基材と、支持基材の表面に形成された
複数の電流保護素子と、その電流保護素子を絶縁被覆す
る被覆基材と、支持基材の表面と被覆基材の表面に設け
られた電極であって、支持基材と被覆基材の側面をほぼ
半円筒状にくり抜いた曲面内部表面に設けられた金属層
と接続された電極とからなり、その複数の電流保護素子
を並列に並べ、各電流保護素子が3〜8μmの厚さの金
属層であることを特徴とする。
The current protection element module of the present invention comprises a support base material, a plurality of current protection elements formed on the surface of the support base material, and a coating base material for insulatingly coating the current protection element. And an electrode provided on the surface of the supporting base material and the surface of the coating base material, which is connected to a metal layer provided on the curved inner surface of the supporting base material and the coating base material, the side surfaces of which are cut out in a substantially semi-cylindrical shape Characterized in that the plurality of current protection elements are arranged in parallel, and each current protection element is a metal layer having a thickness of 3 to 8 μm.

【0012】[0012]

【発明の実施の形態】被覆基材を、電流保護素子の箇所
で、電流保護素子に接触しないようにくり抜かれている
ものを使用することができる。
BEST MODE FOR CARRYING OUT THE INVENTION It is possible to use a coated base material which is hollowed out so as not to come into contact with the current protection element at the location of the current protection element.

【0013】支持基材及び被覆基材には、フッ素樹脂と
強化材とからなり、該強化材が、ガラス布、ガラス紙か
ら選択されたものを用いることができる。
The supporting base material and the coating base material may be composed of a fluororesin and a reinforcing material, and the reinforcing material may be selected from glass cloth and glass paper.

【0014】このフッ素樹脂は、テトラフルオロエチレ
ン−パーフルオロアルコキシエチレン共重合体、及びテ
トラフルオロエチレン−エチレン共重合体、ポリテトラ
フルオロエチレン樹脂から選択されたフッ素樹脂を用い
ることができる。
As the fluororesin, a fluororesin selected from tetrafluoroethylene-perfluoroalkoxyethylene copolymer, tetrafluoroethylene-ethylene copolymer and polytetrafluoroethylene resin can be used.

【0015】この電流保護素子の抵抗値は、80〜30
0mΩの範囲であることが好ましい。 80mΩ未満で
は、 、30
0mΩを越えると、
The resistance value of this current protection element is 80 to 30.
It is preferably in the range of 0 mΩ. Below 80 mΩ, 30
When it exceeds 0 mΩ,
.

【0016】このような電流保護素子モジュールを製造
するには、(a)片面の金属箔の厚さが3〜8μmであ
る、両面金属箔張り積層板に、穴を開ける工程、(b)
電極となる箇所を除いて、めっきレジストを形成する工
程、(c)必要な厚さに、めっきを行う工程、(d)め
っきレジストを、剥離する工程、(e)前記厚さが3〜
8μmの金属箔の表面に、電流保護素子を形成するため
のエッチングレジストを形成する工程、(f)エッチン
グレジストから露出した3〜8μmの厚さの金属箔を、
エッチング除去する工程、(g)穴のところで、その穴
を2つの半円筒状にくり抜かれた曲面に分けるように切
り分ける工程、を行なうことによって可能である。
In order to manufacture such a current protection element module, (a) a step of making a hole in a double-sided metal foil-clad laminate having a thickness of the metal foil on one side of 3 to 8 μm, (b)
A step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness, (d) a step of peeling the plating resist, (e) the thickness is 3 to
A step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 8 μm, (f) a metal foil having a thickness of 3 to 8 μm exposed from the etching resist,
It is possible to perform the step of removing by etching, and the step (g) of cutting the hole so as to divide it into two semi-cylindrical curved surfaces.

【0017】また、(a1)少なくとも一方の面に、1
0〜50μmの範囲の厚さの第1の銅層と、3〜8μm
の範囲の厚さの第2の銅層と、その2つの銅層の中間層
として厚さが1μm以下のニッケルあるいはその合金層
を有する金属箔を、第2の銅層が絶縁基板に接触するよ
うに張り合わせ両面金属張り積層板を作製する工程、
(a2)第1の銅層を、エッチング除去する工程、(a
3)穴を、開ける工程、(a4)中間層をエッチング除
去し、第2の銅層を露出させる工程、(b)電極となる
箇所を除いて、めっきレジストを形成する工程、(c)
必要な厚さに、めっきを行う工程、(d)めっきレジス
トを、剥離する工程、(e)前記厚さが3〜8μmの金
属箔の表面に、電流保護素子を形成するためのエッチン
グレジストを形成する工程、(f)エッチングレジスト
から露出した3〜8μmの厚さの金属箔を、エッチング
除去する工程、(g)穴のところで、その穴を2つの半
円筒状にくり抜かれた曲面に分けるように切り分ける工
程、によることもできる。
Further, (a1) at least one surface has 1
A first copper layer having a thickness in the range of 0 to 50 μm and 3 to 8 μm
A second copper layer having a thickness in the range of 1 and a metal foil having a nickel or alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers, the second copper layer being in contact with the insulating substrate. Process to make a double-sided metal-clad laminate laminated with
(A2) a step of etching away the first copper layer,
3) a step of forming a hole, (a4) a step of etching and removing the intermediate layer to expose the second copper layer, (b) a step of forming a plating resist except a portion to be an electrode, (c)
A step of plating to a required thickness, a step of (d) removing the plating resist, and (e) an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm. Forming step, (f) etching away the metal foil with a thickness of 3 to 8 μm exposed from the etching resist, (g) at the hole, dividing the hole into two semi-cylindrical curved surfaces It can also be carried out by a step of cutting.

【0018】また、工程fと、工程gとの間に、電流保
護素子の表面を、厚さが40〜200μmの範囲のフッ
素樹脂で被覆する工程を用いることができる。
Further, a step of coating the surface of the current protection element with a fluororesin having a thickness in the range of 40 to 200 μm can be used between the steps f and g.

【0019】さらにまた、(a5)片面の金属箔の厚さ
が3〜8μmである、両面金属箔張り積層板を準備する
工程、(b)電極となる箇所を除いて、めっきレジスト
を形成する工程、(c)必要な厚さに、めっきを行う工
程、(d)めっきレジストを、剥離する工程、(e)前
記厚さが3〜8μmの金属箔の表面に、電流保護素子を
形成するためのエッチングレジストを形成する工程、
(f)エッチングレジストから露出した3〜8μmの厚
さの金属箔を、エッチング除去する工程、(f1)工程
fまでに作製した回路板表面に、プリプレグまたは樹脂
フィルムと、 金属箔とを、重ね、加熱加圧して積層
接着する工程、(f2)穴を、開ける工程、(f3)穴
内部と表面全面にめっきを行う工程、(f4)前記金属
箔の表面に、電流保護素子を形成するためのエッチング
レジストを形成する工程、(f5)エッチングレジスト
から露出した金属箔を、エッチング除去する工程、
(g)穴のところで、その穴を2つの半円筒状にくり抜
かれた曲面に分けるように切り分ける工程、によっても
可能である。
Furthermore, (a5) a step of preparing a double-sided metal foil-clad laminate in which the thickness of the metal foil on one side is 3 to 8 μm, and (b) a plating resist is formed except for portions to be electrodes. Step, (c) plating to a required thickness, (d) stripping the plating resist, (e) forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm. A step of forming an etching resist for
(F) A step of etching and removing the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, and (f1) a prepreg or a resin film and a metal foil are laid on the surface of the circuit board prepared up to the step f. , Heating and pressurizing and laminating and adhering, (f2) opening a hole, (f3) plating the inside of the hole and the entire surface, (f4) for forming a current protection element on the surface of the metal foil Forming an etching resist of step (f5), removing the metal foil exposed from the etching resist by etching,
(G) A step of cutting the hole so as to divide it into two semi-cylindrical curved surfaces is also possible.

【0020】(a1)少なくとも一方の面に、10〜5
0μmの範囲の厚さの第1の銅層と、3〜8μmの範囲
の厚さの第2の銅層と、その2つの銅層の中間層として
厚さが1μm以下のニッケルあるいはその合金層を有す
る金属箔を、第2の銅層が絶縁基板に接触するように張
り合わせ両面金属張り積層板を作製する工程、(a2)
第1の銅層を、エッチング除去する工程、(a4)中間
層をエッチング除去し、第2の銅層を露出させる工程、
(b)電極となる箇所を除いて、めっきレジストを形成
する工程、(c)必要な厚さに、めっきを行う工程、
(d)めっきレジストを、剥離する工程、(e)前記厚
さが3〜8μmの金属箔の表面に、電流保護素子を形成
するためのエッチングレジストを形成する工程、(f)
エッチングレジストから露出した3〜8μmの厚さの金
属箔を、エッチング除去する工程、(f1)工程fまで
に作製した回路板表面に、プリプレグまたは樹脂フィル
ムと、 金属箔とを、重ね、加熱加圧して積層接着す
る工程、(f2)穴を、開ける工程、(f3)穴内部と
表面全面にめっきを行う工程、(f4)前記金属箔の表
面に、電流保護素子を形成するためのエッチングレジス
トを形成する工程、(f5)エッチングレジストから露
出した金属箔を、エッチング除去する工程、(g)穴の
ところで、その穴を2つの半円筒状にくり抜かれた曲面
に分けるように切り分ける工程、によっても可能であ
る。
(A1) 10-5 on at least one surface
A first copper layer having a thickness in the range of 0 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a2)
Etching away the first copper layer, (a4) etching away the intermediate layer to expose the second copper layer,
(B) a step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness,
(D) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f)
The metal foil having a thickness of 3 to 8 μm exposed from the etching resist is removed by etching. (F1) A prepreg or resin film and a metal foil are superposed on the surface of the circuit board prepared by step f and heated. Step of pressing and laminating and adhering, step (f2) of opening a hole, step (f3) of plating the inside of the hole and the entire surface, (f4) etching resist for forming a current protection element on the surface of the metal foil Forming the metal foil, (f5) etching away the metal foil exposed from the etching resist, and (g) cutting the hole into two semi-cylindrical curved surfaces at the hole. Is also possible.

【0021】(a1)少なくとも一方の面に、10〜5
0μmの範囲の厚さの第1の銅層と、3〜8μmの範囲
の厚さの第2の銅層と、その2つの銅層の中間層として
厚さが1μm以下のニッケルあるいはその合金層を有す
る金属箔を、第2の銅層が絶縁基板に接触するように張
り合わせ両面金属張り積層板を作製する工程、(a2)
第1の銅層を、エッチング除去する工程、(a4)中間
層をエッチング除去し、第2の銅層を露出させる工程、
(e)前記厚さが3〜8μmの金属箔の表面に、電流保
護素子を形成するためのエッチングレジストを形成する
工程、(f)エッチングレジストから露出した3〜8μ
mの厚さの金属箔を、エッチング除去する工程、(f
1)工程fまでに作製した回路板表面に、プリプレグま
たは樹脂フィルムと、 金属箔とを、重ね、加熱加圧
して積層接着する工程、(f2)穴を、開ける工程、
(f3)穴内部と表面全面にめっきを行う工程、(f
4)前記金属箔の表面に、電流保護素子を形成するため
のエッチングレジストを形成する工程、(f5)エッチ
ングレジストから露出した金属箔を、エッチング除去す
る工程、(g)穴のところで、その穴を2つの半円筒状
にくり抜かれた曲面に分けるように切り分ける工程、に
よっても可能である。
(A1) 10-5 on at least one surface
A first copper layer having a thickness in the range of 0 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a2)
Etching away the first copper layer, (a4) etching away the intermediate layer to expose the second copper layer,
(E) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f) 3 to 8 μ exposed from the etching resist
a step of etching away a metal foil having a thickness of m, (f
1) A step of laminating a prepreg or a resin film and a metal foil on the surface of the circuit board prepared up to the step f, laminating and adhering them by heating and pressing, (f2) a step of forming a hole,
(F3) A step of plating the inside of the hole and the entire surface,
4) A step of forming an etching resist for forming a current protection element on the surface of the metal foil, (f5) a step of etching away the metal foil exposed from the etching resist, (g) at the hole, the hole Can also be divided into two semi-cylindrical curved surfaces.

【0022】工程gの後に、電流保護素子に、一定量の
電流を一定時間通電する工程を行なうこともできる。
After the step g, a step of supplying a constant amount of current to the current protection element for a constant time can be performed.

【0023】(a)片面の金属箔の厚さが3〜8μmで
ある、両面金属箔張り積層板に、穴を開ける工程、
(b)電極となる箇所を除いて、めっきレジストを形成
する工程、(c)必要な厚さに、めっきを行う工程、
(d)めっきレジストを、剥離する工程、(e)前記厚
さが3〜8μmの金属箔の表面に、電流保護素子を形成
するためのエッチングレジストを形成する工程、(f)
エッチングレジストから露出した3〜8μmの厚さの金
属箔を、エッチング除去する工程、(f6)別途、電流
保護素子の位置に穴の開いた絶縁被覆基材を作製する工
程、(f7)工程fまでに作製した回路板表面に、絶縁
被覆基材と、片面金属張り積層板とを、重ね、加熱加圧
して積層接着する工程、(f8)この積層接着したもの
に、穴を開ける工程、(f9)穴内壁及び全表面にめっ
きを行う工程、(f10)その表面にエッチングレジス
トを形成し、そのエッチングレジストから露出した金属
をエッチング除去する工程、(g)穴のところで、その
穴を2つの半円筒状にくり抜かれた曲面に分けるように
切り分ける工程、によっても可能である。
(A) A step of making a hole in a double-sided metal foil-clad laminate, in which the thickness of the metal foil on one side is 3 to 8 μm,
(B) a step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness,
(D) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f)
A step of etching away the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, (f6) a step of separately producing an insulating coated base material having a hole at the position of the current protection element, (f7) step f A step of stacking an insulating coating base material and a single-sided metal-clad laminate on the surface of the circuit board prepared up to, and heating and pressurizing to laminate-bond, (f8) a step of making a hole in the laminate-bonded material, ( f9) a step of plating the inner wall and the entire surface of the hole, (f10) a step of forming an etching resist on the surface and removing metal exposed from the etching resist, and (g) at the hole, the hole is divided into two parts. It is also possible by a step of cutting into curved surfaces that are hollowed out in a semi-cylindrical shape.

【0024】(a1)少なくとも一方の面に、10〜5
0μmの範囲の厚さの第1の銅層と、3〜8μmの範囲
の厚さの第2の銅層と、その2つの銅層の中間層として
厚さが1μm以下のニッケルあるいはその合金層を有す
る金属箔を、第2の銅層が絶縁基板に接触するように張
り合わせ両面金属張り積層板を作製する工程、(a2)
第1の銅層を、エッチング除去する工程、(a4)中間
層をエッチング除去し、第2の銅層を露出させる工程、
(b)電極となる箇所を除いて、めっきレジストを形成
する工程、(c)必要な厚さに、めっきを行う工程、
(d)めっきレジストを、剥離する工程、(e)前記厚
さが3〜8μmの金属箔の表面に、電流保護素子を形成
するためのエッチングレジストを形成する工程、(f)
エッチングレジストから露出した3〜8μmの厚さの金
属箔を、エッチング除去する工程、(f6)別途、電流
保護素子の位置に穴の開いた絶縁被覆基材を作製する工
程、(f7)工程fまでに作製した回路板表面に、絶縁
被覆基材と、片面金属張り積層板とを、重ね、加熱加圧
して積層接着する工程、(f8)この積層接着したもの
に、穴を開ける工程、(f9)穴内壁及び全表面にめっ
きを行う工程、(f10)その表面にエッチングレジス
トを形成し、そのエッチングレジストから露出した金属
をエッチング除去する工程、(g)穴のところで、その
穴を2つの半円筒状にくり抜かれた曲面に分けるように
切り分ける工程、によっても可能である。
(A1) 10-5 on at least one surface
A first copper layer having a thickness in the range of 0 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a2)
Etching away the first copper layer, (a4) etching away the intermediate layer to expose the second copper layer,
(B) a step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness,
(D) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f)
A step of etching away the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, (f6) a step of separately producing an insulating coated base material having a hole at the position of the current protection element, (f7) step f A step of stacking an insulating coating base material and a single-sided metal-clad laminate on the surface of the circuit board prepared up to, and heating and pressurizing to laminate-bond, (f8) a step of making a hole in the laminate-bonded material, ( f9) a step of plating the inner wall and the entire surface of the hole, (f10) a step of forming an etching resist on the surface and removing metal exposed from the etching resist, and (g) at the hole, the hole is divided into two parts. It is also possible by a step of cutting into curved surfaces that are hollowed out in a semi-cylindrical shape.

【0025】(a1)少なくとも一方の面に、10〜5
0μmの範囲の厚さの第1の銅層と、3〜8μmの範囲
の厚さの第2の銅層と、その2つの銅層の中間層として
厚さが1μm以下のニッケルあるいはその合金層を有す
る金属箔を、第2の銅層が絶縁基板に接触するように張
り合わせ両面金属張り積層板を作製する工程、(a2)
第1の銅層を、エッチング除去する工程、(a4)中間
層をエッチング除去し、第2の銅層を露出させる工程、
(e)前記厚さが3〜8μmの金属箔の表面に、電流保
護素子を形成するためのエッチングレジストを形成する
工程、(f)エッチングレジストから露出した3〜8μ
mの厚さの金属箔を、エッチング除去する工程、(f
6)別途、電流保護素子の位置に穴の開いた絶縁被覆基
材を作製する工程、(f7)工程fまでに作製した回路
板表面に、絶縁被覆基材と、片面金属張り積層板とを、
重ね、加熱加圧して積層接着する工程、(f8)この積
層接着したものに、穴を開ける工程、(f9)穴内壁及
び全表面にめっきを行う工程、(f10)その表面にエ
ッチングレジストを形成し、そのエッチングレジストか
ら露出した金属をエッチング除去する工程、(g)穴の
ところで、その穴を2つの半円筒状にくり抜かれた曲面
に分けるように切り分ける工程、によっても可能であ
る。
(A1) 10-5 on at least one surface
A first copper layer having a thickness in the range of 0 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a2)
Etching away the first copper layer, (a4) etching away the intermediate layer to expose the second copper layer,
(E) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f) 3 to 8 μ exposed from the etching resist
a step of etching away a metal foil having a thickness of m, (f
6) Separately, a step of producing an insulating coated base material having a hole at the position of the current protection element, and (f7) an insulating coated base material and a single-sided metal-clad laminate on the surface of the circuit board produced up to step f. ,
Steps of stacking, heating and pressurizing and laminating and adhering, (f8) forming a hole in this laminated and adhered, (f9) plating the inner wall of the hole and the entire surface, (f10) forming an etching resist on the surface It is also possible to perform a step of etching away the metal exposed from the etching resist, and a step (g) of dividing the hole into two semi-cylindrical curved surfaces.

【0026】電流保護素子の位置に穴の開いた絶縁被覆
基材の表面の5〜30μmの厚さだけが、軟化点の低い
樹脂材料で形成されているものを用いることができ、絶
縁被覆基材のうち、表面の5〜30μmの厚さの軟化点
の低い樹脂材料が、エチレンとテトラフルオロエチレン
の共重合体であり、その他の部分の材料が、ポリテトラ
フルオロエチレン樹脂であるものを用いることが好まし
い。
It is possible to use an insulating coating substrate in which only the thickness of 5 to 30 μm of the surface of the insulating coating substrate having a hole at the position of the current protection element is formed of a resin material having a low softening point. Among the materials, a resin material having a low softening point with a thickness of 5 to 30 μm on the surface is a copolymer of ethylene and tetrafluoroethylene, and a material of the other portion is a polytetrafluoroethylene resin is used. It is preferable.

【0027】[0027]

【実施例】【Example】

実施例1 厚さが5μmの極薄銅箔を一方の面に、他方の面には、
厚さが18μmの銅箔を張り合わせた銅張り積層板を作
製した〔図3(a)に示す。〕。この積層板の基材に
は、自家製のガラス布強化ポリテトラフルオロエチレン
樹脂プリプレグを用い、5μmの極薄銅箔と通常の18
μmの銅箔を重ね合わせて、プレス条件を、温度380
℃、時間90分間、圧力20kgf/cm2として作製
した。この積層板の極薄銅箔の表面に、エッチングレジ
ストを形成し、そのエッチングレジストから露出した箇
所を、塩化第二銅溶液を用いて、化学エッチングし、除
去することによって、電流保護素子のパターンの形成を
行った。そのパターンは、複数の電流保護素子が電極を
挟んで横方向には直列となるように配列し、縦方向には
1列の連続した配列を平行に整列した形状とした〔図3
(b)に示す。〕。別途、自家製のガラス布強化ポリテ
トラフルオロエチレン樹脂製の両面銅張り積層板の銅箔
を、両面とも全面エッチングした後、このものの両面に
テトラフルオロエチレンとエチレンの共重合体であるア
フレックスフィルム(旭ガラス株式会社製、商品名)の
12μmの厚さのものと銅箔を重ね合わせ、プレス条件
を、温度280℃、時間30分間、圧力20kgf/c
2で、熱圧着した〔図3(c)に示す。〕。この熱圧
着したものに、空隙形成用の穴(穴径1.2mm)をド
リルで開けた後〔図3(d)に示す。〕、エッチングで
両面の銅箔を除去し、穴開きの絶縁被覆材料〔図3
(e)に示す。〕を得た。先に作製し、図3(b)に示
す電流保護素子を形成した積層板と、前記穴開きの絶縁
被覆材料と、片面に銅箔付きのポリテトラフルオロエチ
レン樹脂製積層板を積層し、加圧加熱して接着した〔図
3(f)に示す。〕。この積層接着したものに、図3
(g)に示すように、穴を開け、15μmの厚さのめっ
きを行い、次に、図3(h)に示すように、エッチング
レジストを形成し、そのエッチングレジストから露出し
た銅をエッチング除去して(以下、サブトラクト法とい
う。)、電極部を形成した〔図3(i)に示す。〕。
Example 1 An ultrathin copper foil having a thickness of 5 μm was formed on one surface and the other surface,
A copper-clad laminate was produced by laminating copper foil having a thickness of 18 μm [shown in FIG. 3 (a)]. ]. A homemade glass cloth reinforced polytetrafluoroethylene resin prepreg was used as the base material of this laminate, and an ultra-thin copper foil of 5 μm and a normal 18
Put copper foil of μm on top of each other and press under the conditions of temperature 380
It was prepared at a temperature of 90 ° C. for 90 minutes under a pressure of 20 kgf / cm 2 . By forming an etching resist on the surface of the ultra-thin copper foil of this laminated plate and chemically etching the portion exposed from the etching resist using a cupric chloride solution, the pattern of the current protection element is removed. Was formed. The pattern is a shape in which a plurality of current protection elements are arranged in series in the horizontal direction with electrodes sandwiched therebetween, and a continuous array of one row is arranged in parallel in the vertical direction [FIG.
(B). ]. Separately, after completely etching the copper foil of the double-sided copper-clad laminate made of homemade glass cloth reinforced polytetrafluoroethylene resin on both sides, Aflex film which is a copolymer of tetrafluoroethylene and ethylene on both sides of this ( Asahi Glass Co., Ltd., product name) with a thickness of 12 μm and copper foil are laminated, and the press conditions are temperature 280 ° C., time 30 minutes, pressure 20 kgf / c.
Thermocompression bonding was performed at m 2 [shown in FIG. 3 (c). ]. A hole for forming voids (hole diameter: 1.2 mm) was drilled in the thermocompression bonded product [shown in FIG. 3 (d)]. ], The copper foils on both sides are removed by etching, and a perforated insulating coating material [Fig.
(E). ] The laminated plate prepared in advance and having the current protection element shown in FIG. 3 (b), the perforated insulating coating material, and the laminated plate made of polytetrafluoroethylene resin with copper foil on one surface are laminated and added. Bonding was performed by heating under pressure [shown in FIG. ]. To this laminated adhesive,
As shown in (g), a hole is formed, plating with a thickness of 15 μm is performed, and then an etching resist is formed as shown in FIG. 3 (h), and the copper exposed from the etching resist is removed by etching. Then, the electrode part was formed (hereinafter referred to as the subtract method) [shown in FIG. 3 (i)]. ].

【0028】実施例2 実施例1と同一材料、同一工程で、絶縁基板の片面に電
流保護素子配線部のパターンを形成し、電流保護素子を
形成した物を作製した〔図4(b)に示す。〕。別途、
自家製のガラス布強化ポリテトラフルオロエチレン樹脂
製の両面銅張り積層板に、穴径1.2mmの穴をドリル
で開けた後、エッチングで両面の銅箔を除去し、穴開き
の絶縁被覆材料を得た〔図4(c)に示す。〕。先に作
製した、電流保護素子を形成した物と、前記穴開きの絶
縁被覆材料と、この穴開きの絶縁被覆材料の両面に、テ
トラフルオロエチレンとエチレンの共重合体であるアフ
レックスフィルム(旭ガラス株式会社製、商品名)の1
2μmの厚さのものと片面に銅箔付きのポリテトラフル
オロエチレン樹脂製絶縁板とを重ね合わせ、プレス条件
を、温度280℃、時間30分間、圧力20kgf/cm
2で、熱圧着した〔図4(d)に示す。〕。この積層板
に、穴を開け〔図4(e)に示す。〕、15μmの厚さ
のめっきを行い〔図4(f)に示す。〕、サブトラクト
法により、電極部を形成した〔図4(g)に示す。〕。
Example 2 The same material and the same steps as in Example 1 were used to form a pattern of a current protection element wiring part on one surface of an insulating substrate to prepare a current protection element formed [FIG. 4 (b)]. Show. ]. Separately
A double-sided copper-clad laminate made of homemade glass cloth reinforced polytetrafluoroethylene resin was used to drill a hole with a hole diameter of 1.2 mm, then the copper foil on both sides was removed by etching, and an insulating coating material with holes was used. Obtained [shown in FIG. 4 (c)] ]. An Aflex film, which is a copolymer of tetrafluoroethylene and ethylene, formed on the both sides of the perforated insulating coating material and the perforated insulating coating material, which were formed in advance, Made by Glass Co., Ltd., 1)
A 2 μm-thick one and a polytetrafluoroethylene resin insulating plate with a copper foil on one side are overlaid and the press conditions are temperature 280 ° C., time 30 minutes, pressure 20 kgf / cm.
Thermocompression bonding was performed in step 2 [shown in FIG. 4 (d)]. ]. This laminated plate is perforated [shown in FIG. 4 (e)]. ], Plating with a thickness of 15 μm is performed [shown in FIG. 4 (f)]. ], The electrode portion was formed by the subtraction method [shown in FIG. 4 (g)]. ].

【0029】実施例3 図5(a)に示すように、15μmの厚さの第1の銅層
と、5μmの厚さの第2の銅層と、その2つの銅層の中
間層として、厚さが0.2μmのニッケル−リン合金層
を有する金属箔を準備した。この金属箔を、図5(b)
に示すように、第2の銅層が接触するように一方の面
に、他方の面には18μmの銅箔を張り合わせた銅張り
積層板を作製した。銅張り積層板の材料、積層接着条件
は、実施例1の図3(a)に示す工程における条件と同
じである。次に、第1の銅層の電極となる箇所以外の箇
所を、サブトラクト法によりエッチングで除去し〔図5
(c〕に示す。〕、さらに中間層を除去し、第2の銅層
を露出させた後、第2の銅層を、サブトラクト法によ
り、複数の電流保護素子を形成した〔図5(d)及び
(e)に示す。〕。別途、ポリテトラフルオロエチレン
を樹脂基材とし、ガラス基材を強化材とした基板の、電
流保護素子となる箇所に穴を開けた基板を作製した〔図
5(f)に示す。〕。先に作製した、電流保護素子を形
成した物と、前記穴を開けた絶縁被覆材料と、この絶縁
被覆材料の両面に位置するように配置するテトラフルオ
ロエチレンとエチレンの共重合体であるアフレックスフ
ィルム(旭ガラス株式会社製、商品名)の12μmの厚
さのものと、さらに、ポリテトラフルオロエチレン樹脂
とガラス強化材からなる片面銅箔付きの絶縁被覆材料と
を、穴を開けた絶縁被覆材料の穴の部分を、電流保護素
子と位置合わせして積層接着した〔図5(g)に示
す。〕。この時のプレス条件は、温度280℃、時間3
0分間、圧力20kgf/cm2とした。この積層接着
物に端面接続用の穴を開け〔図5(h)に示す。〕、め
っきを行い〔図5(i)に示す。〕、端面接続用の穴内
を導体化した後、電極部分をサブトラクト法で形成した
〔図5(j)に示す。〕。
Example 3 As shown in FIG. 5A, a first copper layer having a thickness of 15 μm, a second copper layer having a thickness of 5 μm, and an intermediate layer between the two copper layers were used. A metal foil having a nickel-phosphorus alloy layer having a thickness of 0.2 μm was prepared. This metal foil is shown in FIG.
As shown in FIG. 5, a copper-clad laminate was produced by laminating a copper foil of 18 μm on one surface so that the second copper layer is in contact with the other surface and a copper foil of 18 μm on the other surface. The material of the copper-clad laminate and the lamination adhesion conditions are the same as the conditions in the process shown in FIG. Next, the portions other than the portions to be the electrodes of the first copper layer are removed by etching by the subtract method [FIG.
(C)], the intermediate layer was further removed to expose the second copper layer, and then the second copper layer was formed into a plurality of current protection elements by the subtraction method [FIG. ) And (e).] Separately, a substrate in which polytetrafluoroethylene was used as a resin base material and a glass base material was used as a reinforcing material, and a hole was formed in a portion to be a current protection element was manufactured [Fig. 5 (f).] The above-prepared product having the current protection element formed thereon, the insulating coating material having the holes, and tetrafluoroethylene arranged so as to be located on both surfaces of the insulating coating material. Aflex film (trade name, manufactured by Asahi Glass Co., Ltd.), which is a copolymer of ethylene, with a thickness of 12 μm, and an insulating coating material with a single-sided copper foil made of polytetrafluoroethylene resin and glass reinforcement And the insulated cover with holes. The portion of the hole of the material, was laminated and bonded in alignment with the current protection device [FIG 5 (g).]. Press conditions at this time, the temperature 280 ° C., time 3
The pressure was 20 kgf / cm 2 for 0 minutes. A hole for connecting the end faces is made in this laminated adhesive [shown in FIG. 5 (h)]. ], Plating is performed [shown in FIG. 5 (i)]. ] After the inside of the hole for connecting the end faces is made into a conductor, the electrode portion is formed by the subtraction method [shown in FIG. 5 (j)]. ].

【0030】実施例1〜3で作製した電流保護素子基板
を、3個の電流保護素子がその電流保護素子配線部が並
列に並んで一体になるように切断し、図1(a)(c)
に示す電流保護素子モジュールを得た。本実施例では、
各電流保護素子の導体幅が0.05mmであり、各抵抗
値が約180mΩであった。また本実施例では、3個の
電流保護素子が並ぶ形状としたが、2個以上であれば何
個でも並列に並べることができる。さらに、同種の電流
保護素子が複数個並んだ電流保護素子モジュールを例に
示したが、異種の電流保護素子を複数個並べることもで
きる。溶断試験をそれぞれ20個づつ行った結果、溶断
後の抵抗値は、10メグオーム以上あり、ほとんどはギ
ガオームのレベルであった。なお、発火や発煙は、全て
のもので見られなかった。
The current protection element substrates produced in Examples 1 to 3 were cut so that the three current protection elements were integrated so that the current protection element wiring portions were arranged in parallel and were integrated as shown in FIG. )
The current protection element module shown in was obtained. In this embodiment,
The conductor width of each current protection element was 0.05 mm, and each resistance value was about 180 mΩ. In this embodiment, three current protection elements are arranged side by side, but any number of two or more current protection elements can be arranged in parallel. Further, although the current protection element module in which a plurality of current protection elements of the same kind are arranged is shown as an example, a plurality of different kinds of current protection elements can be arranged. As a result of performing 20 fusing tests each, the resistance value after fusing was 10 megohms or more, and most were at the gigaohm level. No fire or smoke was found in any of the above.

【0031】[0031]

【発明の効果】以上に説明したように、本発明による電
流保護素子モジュールは、発火や発煙の抑制に優れると
共に、低電流に対しても溶断可能で、しかも、構造的に
長期の信頼性も改善することができるものであると共
に、電子機器内で必要な電流保護素子を一体化した電流
保護素子モジュールを一個実装すればよいので、実装コ
ストを低減することが可能となった。
As described above, the current protection element module according to the present invention is excellent in suppression of ignition and smoke, can be fused even at a low current, and has a structurally long-term reliability. In addition to being able to improve, it is only necessary to mount one current protection element module in which the necessary current protection elements are integrated in the electronic device, so that the mounting cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は、本発明の一実施例を示す外観斜視図
であり、(b)、(c)は、そのAA断面図である。
FIG. 1A is an external perspective view showing an embodiment of the present invention, and FIGS. 1B and 1C are cross-sectional views taken along the line AA.

【図2】(a)は、本発明の他の実施例を示す外観斜視
図であり、(b)は、そのAA断面図である。
FIG. 2 (a) is an external perspective view showing another embodiment of the present invention, and FIG. 2 (b) is a sectional view taken along line AA.

【図3】(a)〜(f)は、それぞれ本発明の一実施例
の各工程を説明するための図であり、(a)および
(c)〜(f)は断面図であり、(b)は平面図であ
る。
3 (a) to (f) are views for explaining each step of one embodiment of the present invention, and (a) and (c) to (f) are cross-sectional views, respectively. b) is a plan view.

【図4】(a)〜(g)は、それぞれ本発明の他の実施
例の各工程を説明するための図であり、(a)および
(c)〜(g)は断面図であり、(b)は平面図であ
る。
4 (a) to (g) are views for explaining respective steps of another embodiment of the present invention, and (a) and (c) to (g) are sectional views, (B) is a plan view.

【図5】(a)〜(j)は、それぞれ本発明のさらに他
の実施例の各工程を説明するための図であり、(a)〜
(d)、および(f)〜(j)は断面図であり、(e)
は平面図である。
5 (a) to 5 (j) are views for explaining respective steps of still another embodiment of the present invention, and FIGS.
(D) and (f) to (j) are cross-sectional views, and (e)
Is a plan view.

【図6】(a)は、従来例を示す外観斜視図であり、
(b)(c)は、そのAA断面図である。
6A is an external perspective view showing a conventional example, FIG.
(B) (c) is the AA sectional view.

【図7】(a)は、他の従来例を示す外観斜視図であ
り、(b)は、そのAA断面図である。
FIG. 7 (a) is an external perspective view showing another conventional example, and FIG. 7 (b) is an AA sectional view thereof.

【符号の説明】[Explanation of symbols]

110.極薄銅箔 120.基材 130.銅箔 140.電極部 150.電流保護素子 121.基材 122.軟化点の低い樹脂材料 123.基材 130.樹脂層 160.穴 161.空隙 170.穴 180.めっき 190.電極部 210.複合金属箔 211.第1の
銅層 212.中間層 213.第2の
銅層 220.基材 230.銅箔 240.電極部 250.電流保
護素子 260.穴 221.軟化点
の低い樹脂材料 222.基材 270.穴 280.めっき 290.電極部
110. Ultra-thin copper foil 120. Base material 130. Copper foil 140. Electrode part 150. Current protection element 121. Base material 122. Resin material having a low softening point 123. Base material 130. Resin layer 160. Hole 161. Void 170. Hole 180. Plating 190. Electrode part 210. Composite metal foil 211. First copper layer 212. Middle layer 213. Second copper layer 220. Base material 230. Copper foil 240. Electrode part 250. Current protection element 260. Hole 221. Resin material having a low softening point 222. Substrate 270. Hole 280. Plating 290. Electrode part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 文夫 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 小堀 久爾 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 高田 孝輔 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Fumio Suzuki, 1500 Ogawa, Shimodate, Shimodate, Ibaraki Hitachi Chemical Co., Ltd. Shimodate factory (72) Kuji Kobori, 1500, Ogawa, Shimodate, Ibaraki Hitachi Chemical Co., Ltd. Shimodate Factory (72) Inventor Kosuke Takada 1500 Ogawa, Shimodate City, Ibaraki Prefecture Hitachi Chemical Co., Ltd. Shimodate Factory

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】支持基材と、支持基材の表面に形成された
複数の電流保護素子と、その電流保護素子を絶縁被覆す
る被覆基材と、支持基材の表面と被覆基材の表面に設け
られた電極であって、支持基材と被覆基材の側面をほぼ
半円筒状にくり抜いた曲面内部表面に設けられた金属層
と接続された電極とからなり、その複数の電流保護素子
を並列に並べ、各電流保護素子が3〜8μmの厚さの金
属層であることを特徴とする電流保護素子モジュール。
1. A support base material, a plurality of current protection elements formed on the surface of the support base material, a coating base material for insulatingly coating the current protection elements, a surface of the support base material and a surface of the coating base material. A plurality of current protection elements, each of which is composed of an electrode connected to a metal layer provided on an inner surface of a curved surface obtained by hollowing out side surfaces of a supporting base material and a coating base material in a substantially semi-cylindrical shape, Are arranged in parallel, and each current protection element is a metal layer having a thickness of 3 to 8 μm.
【請求項2】被覆基材が、電流保護素子の箇所で、電流
保護素子に接触しないようにくり抜かれていることを特
徴とする請求項1記載の電流保護素子モジュール。
2. The current protection element module according to claim 1, wherein the coating base material is hollowed out at the location of the current protection element so as not to contact the current protection element.
【請求項3】支持基材及び被覆基材が、フッ素樹脂と強
化材とからなり、該強化材が、ガラス布、ガラス紙から
選択されていることを特徴とする請求項1または2に記
載の電流保護素子モジュール。
3. The supporting substrate and the coating substrate are composed of a fluororesin and a reinforcing material, and the reinforcing material is selected from glass cloth and glass paper. Current protection device module.
【請求項4】フッ素樹脂が、テトラフルオロエチレン−
パーフルオロアルコキシエチレン共重合体、及びテトラ
フルオロエチレン−エチレン共重合体、ポリテトラフル
オロエチレン樹脂から選択されたフッ素樹脂であること
を特徴とする請求項1〜3のうちいずれかに記載の電流
保護素子モジュール。
4. The fluororesin is tetrafluoroethylene-
The current protection according to any one of claims 1 to 3, which is a fluororesin selected from a perfluoroalkoxyethylene copolymer, a tetrafluoroethylene-ethylene copolymer, and a polytetrafluoroethylene resin. Element module.
【請求項5】電流保護素子の抵抗値が、80〜300m
Ωの範囲であることを特徴とする請求項1〜4のうちい
ずれかに記載の電流保護素子モジュール。
5. The resistance value of the current protection element is 80 to 300 m.
The current protection element module according to claim 1, wherein the current protection element module is in the range of Ω.
【請求項6】(a)片面の金属箔の厚さが3〜8μmで
ある、両面金属箔張り積層板に、穴を開ける工程、
(b)電極となる箇所を除いて、めっきレジストを形成
する工程、(c)必要な厚さに、めっきを行う工程、
(d)めっきレジストを、剥離する工程、(e)前記厚
さが3〜8μmの金属箔の表面に、電流保護素子を形成
するためのエッチングレジストを形成する工程、(f)
エッチングレジストから露出した3〜8μmの厚さの金
属箔を、エッチング除去する工程、(g)穴のところ
で、その穴を2つの半円筒状にくり抜かれた曲面に分け
るように切り分ける工程、を有することを特徴とする電
流保護素子モジュールの製造法。
6. (a) A step of making a hole in a double-sided metal foil-clad laminate, wherein the thickness of the metal foil on one side is 3 to 8 μm,
(B) a step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness,
(D) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f)
It has a step of etching and removing a metal foil having a thickness of 3 to 8 μm exposed from the etching resist, and a step of (g) dividing the hole into two semi-cylindrical curved surfaces. A method of manufacturing a current protection element module, comprising:
【請求項7】(a1)少なくとも一方の面に、10〜5
0μmの範囲の厚さの第1の銅層と、 3〜8μmの範囲の厚さの第2の銅層と、その2つの銅
層の中間層として厚さが1μm以下のニッケルあるいは
その合金層を有する金属箔を、第2の銅層が絶縁基板に
接触するように張り合わせ両面金属張り積層板を作製す
る工程、(a2)第1の銅層を、エッチング除去する工
程、(a3)穴を、開ける工程、(a4)中間層をエッ
チング除去し、第2の銅層を露出させる工程、(b)電
極となる箇所を除いて、めっきレジストを形成する工
程、(c)必要な厚さに、めっきを行う工程、(d)め
っきレジストを、剥離する工程、(e)前記厚さが3〜
8μmの金属箔の表面に、電流保護素子を形成するため
のエッチングレジストを形成する工程、(f)エッチン
グレジストから露出した3〜8μmの厚さの金属箔を、
エッチング除去する工程、(g)穴のところで、その穴
を2つの半円筒状にくり抜かれた曲面に分けるように切
り分ける工程、を有することを特徴とする電流保護素子
モジュールの製造法。
7. (a1) 10-5 on at least one surface
A first copper layer having a thickness in the range of 0 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having: a second copper layer so that the second copper layer is in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a2) a step of etching away the first copper layer, (a3) a hole A step of opening, (a4) a step of etching away the intermediate layer to expose the second copper layer, (b) a step of forming a plating resist except for a portion to be an electrode, (c) a required thickness , A step of plating, (d) a step of peeling the plating resist, (e) a thickness of 3 to
A step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 8 μm, (f) a metal foil having a thickness of 3 to 8 μm exposed from the etching resist,
A method for producing a current protection element module, comprising: a step of removing by etching; and (g) a step of cutting the hole so as to divide it into two semi-cylindrical curved surfaces.
【請求項8】工程fと、工程gとの間に、電流保護素子
の表面を、厚さが40〜200μmの範囲のフッ素樹脂
で被覆する工程を有することを特徴とする請求項6また
は7に記載の電流保護素子モジュールの製造法。
8. The method according to claim 6, further comprising a step of coating the surface of the current protection element with a fluororesin having a thickness in the range of 40 to 200 μm between step f and step g. A method for manufacturing the current protection element module according to 1.
【請求項9】(a5)片面の金属箔の厚さが3〜8μm
である、両面金属箔張り積層板を準備する工程、(b)
電極となる箇所を除いて、めっきレジストを形成する工
程、(c)必要な厚さに、めっきを行う工程、(d)め
っきレジストを、剥離する工程、(e)前記厚さが3〜
8μmの金属箔の表面に、電流保護素子を形成するため
のエッチングレジストを形成する工程、(f)エッチン
グレジストから露出した3〜8μmの厚さの金属箔を、
エッチング除去する工程、(f1)工程fまでに作製し
た回路板表面に、プリプレグまたは樹脂フィルムと、
金属箔とを、重ね、加熱加圧して積層接着する工程、
(f2)穴を、開ける工程、(f3)穴内部と表面全面
にめっきを行う工程、(f4)前記金属箔の表面に、電
流保護素子を形成するためのエッチングレジストを形成
する工程、(f5)エッチングレジストから露出した金
属箔を、エッチング除去する工程、(g)穴のところ
で、その穴を2つの半円筒状にくり抜かれた曲面に分け
るように切り分ける工程、を有することを特徴とする電
流保護素子モジュールの製造法。
9. (a5) The thickness of the metal foil on one side is 3 to 8 μm.
A step of preparing a double-sided metal foil-clad laminate, (b)
A step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness, (d) a step of peeling the plating resist, (e) the thickness is 3 to
A step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 8 μm, (f) a metal foil having a thickness of 3 to 8 μm exposed from the etching resist,
A step of removing by etching, (f1) a prepreg or a resin film on the surface of the circuit board prepared up to the step f,
A process of laminating a metal foil, heating and pressurizing and laminating and adhering it,
(F2) a step of forming a hole, (f3) a step of plating the inside of the hole and the entire surface, (f4) a step of forming an etching resist for forming a current protection element on the surface of the metal foil, (f5 ) A current characterized by having a step of etching away the metal foil exposed from the etching resist, and (g) cutting the hole into two semi-cylindrical curved surfaces at the hole. Protective element module manufacturing method.
【請求項10】(a1)少なくとも一方の面に、10〜
50μmの範囲の厚さの第1の銅層と、3〜8μmの範
囲の厚さの第2の銅層と、その2つの銅層の中間層とし
て厚さが1μm以下のニッケルあるいはその合金層を有
する金属箔を、第2の銅層が絶縁基板に接触するように
張り合わせ両面金属張り積層板を作製する工程、(a
2)第1の銅層を、エッチング除去する工程、(a4)
中間層をエッチング除去し、第2の銅層を露出させる工
程、(b)電極となる箇所を除いて、めっきレジストを
形成する工程、(c)必要な厚さに、めっきを行う工
程、(d)めっきレジストを、剥離する工程、(e)前
記厚さが3〜8μmの金属箔の表面に、電流保護素子を
形成するためのエッチングレジストを形成する工程、
(f)エッチングレジストから露出した3〜8μmの厚
さの金属箔を、エッチング除去する工程、(f1)工程
fまでに作製した回路板表面に、プリプレグまたは樹脂
フィルムと、 金属箔とを、重ね、加熱加圧して積層
接着する工程、(f2)穴を、開ける工程、(f3)穴
内部と表面全面にめっきを行う工程、(f4)前記金属
箔の表面に、電流保護素子を形成するためのエッチング
レジストを形成する工程、(f5)エッチングレジスト
から露出した金属箔を、エッチング除去する工程、
(g)穴のところで、その穴を2つの半円筒状にくり抜
かれた曲面に分けるように切り分ける工程、を有するこ
とを特徴とする電流保護素子モジュールの製造法。
10. (a1) 10 to 10 on at least one surface
A first copper layer having a thickness in the range of 50 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having: a second copper layer so that the second copper layer is in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a
2) a step of etching away the first copper layer, (a4)
A step of etching away the intermediate layer to expose the second copper layer, (b) a step of forming a plating resist excluding a portion to be an electrode, (c) a step of plating to a required thickness, ( d) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm,
(F) A step of etching and removing the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, and (f1) a prepreg or a resin film and a metal foil are laid on the surface of the circuit board prepared up to the step f. , Heating and pressurizing and laminating and adhering, (f2) opening a hole, (f3) plating the inside of the hole and the entire surface, (f4) for forming a current protection element on the surface of the metal foil Forming an etching resist of step (f5), removing the metal foil exposed from the etching resist by etching,
(G) at the hole, a step of cutting the hole so as to divide the hole into two semi-cylindrical curved surfaces, and a method of manufacturing a current protection element module.
【請求項11】(a1)少なくとも一方の面に、10〜
50μmの範囲の厚さの第1の銅層と、3〜8μmの範
囲の厚さの第2の銅層と、その2つの銅層の中間層とし
て厚さが1μm以下のニッケルあるいはその合金層を有
する金属箔を、第2の銅層が絶縁基板に接触するように
張り合わせ両面金属張り積層板を作製する工程、(a
2)第1の銅層を、エッチング除去する工程、(a4)
中間層をエッチング除去し、第2の銅層を露出させる工
程、(e)前記厚さが3〜8μmの金属箔の表面に、電
流保護素子を形成するためのエッチングレジストを形成
する工程、(f)エッチングレジストから露出した3〜
8μmの厚さの金属箔を、エッチング除去する工程、
(f1)工程fまでに作製した回路板表面に、プリプレ
グまたは樹脂フィルムと、 金属箔とを、重ね、加熱
加圧して積層接着する工程、(f2)穴を、開ける工
程、(f3)穴内部と表面全面にめっきを行う工程、
(f4)前記金属箔の表面に、電流保護素子を形成する
ためのエッチングレジストを形成する工程、(f5)エ
ッチングレジストから露出した金属箔を、エッチング除
去する工程、(g)穴のところで、その穴を2つの半円
筒状にくり抜かれた曲面に分けるように切り分ける工
程、を有することを特徴とする電流保護素子モジュール
の製造法。
11. (a1) 10 to 10 on at least one surface
A first copper layer having a thickness in the range of 50 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or an alloy layer thereof having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having: a second copper layer so that the second copper layer is in contact with the insulating substrate to produce a double-sided metal-clad laminate, (a
2) a step of etching away the first copper layer, (a4)
Etching the intermediate layer to expose the second copper layer, (e) forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, f) 3 to 3 exposed from the etching resist
Etching away a metal foil having a thickness of 8 μm,
(F1) A step of laminating a prepreg or a resin film and a metal foil on the surface of the circuit board prepared up to the step f, and laminating and adhering by heating and pressing, (f2) a step of making a hole, (f3) the inside of the hole And the step of plating the entire surface,
(F4) a step of forming an etching resist for forming a current protection element on the surface of the metal foil, (f5) a step of etching away the metal foil exposed from the etching resist, and (g) at the hole. A method of manufacturing a current protection element module, comprising a step of cutting the hole into two curved surfaces that are hollowed out into a semi-cylindrical shape.
【請求項12】工程gの後に、電流保護素子に、一定量
の電流を一定時間通電する工程を有することを特徴とす
る請求項6〜11のうちいずれかに記載の電流保護素子
モジュールの製造法。
12. The method for manufacturing a current protection element module according to claim 6, further comprising a step of passing a constant amount of current through the current protection element for a predetermined time after step g. Law.
【請求項13】(a)片面の金属箔の厚さが3〜8μm
である、両面金属箔張り積層板に、穴を開ける工程、
(b)電極となる箇所を除いて、めっきレジストを形成
する工程、(c)必要な厚さに、めっきを行う工程、
(d)めっきレジストを、剥離する工程、(e)前記厚
さが3〜8μmの金属箔の表面に、電流保護素子を形成
するためのエッチングレジストを形成する工程、(f)
エッチングレジストから露出した3〜8μmの厚さの金
属箔を、エッチング除去する工程、(f6)別途、電流
保護素子の位置に穴の開いた絶縁被覆基材を作製する工
程、(f7)工程fまでに作製した回路板表面に、絶縁
被覆基材と、片面金属張り積層板とを、重ね、加熱加圧
して積層接着する工程、(f8)この積層接着したもの
に、穴を開ける工程、(f9)穴内壁及び全表面にめっ
きを行う工程、(f10)その表面にエッチングレジス
トを形成し、そのエッチングレジストから露出した金属
をエッチング除去する工程、(g)穴のところで、その
穴を2つの半円筒状にくり抜かれた曲面に分けるように
切り分ける工程、を有することを特徴とする電流保護素
子モジュールの製造法。
13. (a) The thickness of the metal foil on one side is 3 to 8 μm.
The process of making holes in the double-sided metal foil-clad laminate,
(B) a step of forming a plating resist except for a portion to be an electrode, (c) a step of plating to a required thickness,
(D) a step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f)
A step of etching away the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, (f6) a step of separately producing an insulating coated base material having a hole at the position of the current protection element, (f7) step f A step of stacking an insulating coating base material and a single-sided metal-clad laminate on the surface of the circuit board prepared up to, and heating and pressurizing to laminate-bond, (f8) a step of making a hole in the laminate-bonded material, ( f9) a step of plating the inner wall and the entire surface of the hole, (f10) a step of forming an etching resist on the surface and removing metal exposed from the etching resist, and (g) at the hole, the hole is divided into two parts. A method of manufacturing a current protection element module, comprising a step of cutting into curved surfaces that are hollowed out in a semi-cylindrical shape.
【請求項14】(a1)少なくとも一方の面に、10〜
50μmの範囲の厚さの第1の銅層と、 3〜8μmの範囲の厚さの第2の銅層と、その2つの銅
層の中間層として厚さが1μm以下のニッケルあるいは
その合金層を有する金属箔を、第2の銅層が絶縁基板に
接触するように張り合わせ両面金属張り積層板を作製す
る工程、(a2)第1の銅層を、エッチング除去する工
程、(a4)中間層をエッチング除去し、第2の銅層を
露出させる工程、(b)電極となる箇所を除いて、めっ
きレジストを形成する工程、(c)必要な厚さに、めっ
きを行う工程、(d)めっきレジストを、剥離する工
程、(e)前記厚さが3〜8μmの金属箔の表面に、電
流保護素子を形成するためのエッチングレジストを形成
する工程、(f)エッチングレジストから露出した3〜
8μmの厚さの金属箔を、エッチング除去する工程、
(f6)別途、電流保護素子の位置に穴の開いた絶縁被
覆基材を作製する工程、(f7)工程fまでに作製した
回路板表面に、絶縁被覆基材と、片面金属張り積層板と
を、重ね、加熱加圧して積層接着する工程、(f8)こ
の積層接着したものに、穴を開ける工程、(f9)穴内
壁及び全表面にめっきを行う工程、(f10)その表面
にエッチングレジストを形成し、そのエッチングレジス
トから露出した金属をエッチング除去する工程、(g)
穴のところで、その穴を2つの半円筒状にくり抜かれた
曲面に分けるように切り分ける工程、を有することを特
徴とする請求項7記載のチップ型電流保護素子モジュー
ルの製造法。
14. (a1) 10 to 10 on at least one surface
A first copper layer having a thickness in the range of 50 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or its alloy layer having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with an insulating substrate to produce a double-sided metal-clad laminate, (a2) a step of etching away the first copper layer, (a4) an intermediate layer To remove the second copper layer by etching to remove the second copper layer, (b) a step of forming a plating resist excluding a portion to be an electrode, (c) a step of plating to a required thickness, (d) A step of removing the plating resist, (e) a step of forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f) a step of exposing the etching resist from 3 to 3
Etching away a metal foil having a thickness of 8 μm,
(F6) Separately, a step of producing an insulating coating base material having a hole at the position of the current protection element, (f7) an insulating coating base material and a single-sided metal-clad laminate on the surface of the circuit board produced up to step f. And (f8) a step of forming a hole in this laminated and bonded product, (f9) a step of plating the inner wall of the hole and the entire surface, and (f10) an etching resist on the surface. And removing the metal exposed from the etching resist by etching, (g)
The method for manufacturing a chip-type current protection element module according to claim 7, further comprising a step of dividing the hole into two curved surfaces that are hollowed out into two semi-cylindrical shapes.
【請求項15】(a1)少なくとも一方の面に、10〜
50μmの範囲の厚さの第1の銅層と、 3〜8μmの範囲の厚さの第2の銅層と、その2つの銅
層の中間層として厚さが1μm以下のニッケルあるいは
その合金層を有する金属箔を、第2の銅層が絶縁基板に
接触するように張り合わせ両面金属張り積層板を作製す
る工程、(a2)第1の銅層を、エッチング除去する工
程、(a4)中間層をエッチング除去し、第2の銅層を
露出させる工程、(e)前記厚さが3〜8μmの金属箔
の表面に、電流保護素子を形成するためのエッチングレ
ジストを形成する工程、(f)エッチングレジストから
露出した3〜8μmの厚さの金属箔を、エッチング除去
する工程、(f6)別途、電流保護素子の位置に穴の開
いた絶縁被覆基材を作製する工程、(f7)工程fまで
に作製した回路板表面に、絶縁被覆基材と、片面金属張
り積層板とを、重ね、加熱加圧して積層接着する工程、
(f8)この積層接着したものに、穴を開ける工程、
(f9)穴内壁及び全表面にめっきを行う工程、(f1
0)その表面にエッチングレジストを形成し、そのエッ
チングレジストから露出した金属をエッチング除去する
工程、(g)穴のところで、その穴を2つの半円筒状に
くり抜かれた曲面に分けるように切り分ける工程、を有
することを特徴とする請求項7記載のチップ型電流保護
素子モジュールの製造法。
15. (a1) 10 to 10 on at least one surface
A first copper layer having a thickness in the range of 50 μm, a second copper layer having a thickness in the range of 3 to 8 μm, and nickel or its alloy layer having a thickness of 1 μm or less as an intermediate layer between the two copper layers. A step of laminating a metal foil having the above with a second copper layer in contact with an insulating substrate to produce a double-sided metal-clad laminate, (a2) a step of etching away the first copper layer, (a4) an intermediate layer Removing the second copper layer by etching, and (e) forming an etching resist for forming a current protection element on the surface of the metal foil having a thickness of 3 to 8 μm, (f) A step of etching away the metal foil having a thickness of 3 to 8 μm exposed from the etching resist, (f6) a step of separately producing an insulating coated base material having a hole at the position of the current protection element, (f7) step f Insulation coating on the surface of the circuit board manufactured up to And wood, and a single-sided metal-clad laminate, stacked, laminating adhesive by heating and pressing,
(F8) A step of making a hole in this laminated and adhered product,
(F9) A step of plating the inner wall of the hole and the entire surface, (f1
0) A step of forming an etching resist on the surface and etching away the metal exposed from the etching resist, and (g) a step of cutting the hole into two semi-cylindrical curved surfaces. 8. The method for manufacturing a chip-type current protection element module according to claim 7, further comprising:
【請求項16】電流保護素子の位置に穴の開いた絶縁被
覆基材の表面の5〜30μmの厚さだけが、軟化点の低
い樹脂材料で形成されていることを特徴とする請求項6
〜16のうちいずれかに記載の電流保護素子モジュール
の製造法。
16. A resin material having a low softening point is formed only in a thickness of 5 to 30 μm on the surface of the insulating coating base material having a hole at the position of the current protection element.
17. The method for manufacturing a current protection element module according to any one of items 1 to 16.
【請求項17】絶縁被覆基材のうち、表面の5〜30μ
mの厚さの軟化点の低い樹脂材料が、エチレンとテトラ
フルオロエチレンの共重合体であり、その他の部分の材
料が、ポリテトラフルオロエチレン樹脂であることを特
徴とする請求項16に記載の電流保護素子モジュールの
製造法。
17. Of the insulating coated substrate, 5-30 μm of the surface
The resin material having a low softening point of m in thickness is a copolymer of ethylene and tetrafluoroethylene, and the material of the other portion is a polytetrafluoroethylene resin. Current protection device module manufacturing method.
JP24926095A 1995-09-27 1995-09-27 Current protective element module and its manufacture Pending JPH0992939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24926095A JPH0992939A (en) 1995-09-27 1995-09-27 Current protective element module and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24926095A JPH0992939A (en) 1995-09-27 1995-09-27 Current protective element module and its manufacture

Publications (1)

Publication Number Publication Date
JPH0992939A true JPH0992939A (en) 1997-04-04

Family

ID=17190323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24926095A Pending JPH0992939A (en) 1995-09-27 1995-09-27 Current protective element module and its manufacture

Country Status (1)

Country Link
JP (1) JPH0992939A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251777A (en) * 2010-06-09 2010-11-04 Jx Nippon Mining & Metals Corp Copper foil for electronic circuit, and method of forming electronic circuit
CN110062519A (en) * 2019-04-15 2019-07-26 武汉芯宝科技有限公司 Multilayer Instantaneous high-pressure pulse energy absorbs bi-symmetric matrix plate and circuit board and its manufacturing method
JP2021125560A (en) * 2020-02-05 2021-08-30 日本メクトロン株式会社 Printed circuit board
CN113473698A (en) * 2021-07-15 2021-10-01 重庆御光新材料股份有限公司 Strippable circuit board and manufacturing method thereof
CN115579346A (en) * 2022-11-10 2023-01-06 无锡利普思半导体有限公司 Connecting structure, packaging structure and manufacturing process of power module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251777A (en) * 2010-06-09 2010-11-04 Jx Nippon Mining & Metals Corp Copper foil for electronic circuit, and method of forming electronic circuit
CN110062519A (en) * 2019-04-15 2019-07-26 武汉芯宝科技有限公司 Multilayer Instantaneous high-pressure pulse energy absorbs bi-symmetric matrix plate and circuit board and its manufacturing method
CN110062519B (en) * 2019-04-15 2024-04-12 武汉芯宝科技有限公司 Multilayer transient high-voltage pulse energy absorption double-symmetrical matrix board and circuit board and manufacturing method thereof
JP2021125560A (en) * 2020-02-05 2021-08-30 日本メクトロン株式会社 Printed circuit board
CN113473698A (en) * 2021-07-15 2021-10-01 重庆御光新材料股份有限公司 Strippable circuit board and manufacturing method thereof
CN113473698B (en) * 2021-07-15 2022-10-28 重庆御光新材料股份有限公司 Strippable circuit board and manufacturing method thereof
CN115579346A (en) * 2022-11-10 2023-01-06 无锡利普思半导体有限公司 Connecting structure, packaging structure and manufacturing process of power module
CN115579346B (en) * 2022-11-10 2023-08-08 无锡利普思半导体有限公司 Connection structure, packaging structure and manufacturing process of power module

Similar Documents

Publication Publication Date Title
US5914649A (en) Chip fuse and process for production thereof
US5929741A (en) Current protector
US5440075A (en) Two-sided printed circuit board a multi-layered printed circuit board
EP0723388B1 (en) Printed circuit board
US5004639A (en) Rigid flex printed circuit configuration
JP2587596B2 (en) Circuit board connecting material and method for manufacturing multilayer circuit board using the same
US20140374153A1 (en) Printed circuit board and method for manufacturing same
US20150282314A1 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
CN100558222C (en) Multiwiring board and manufacture method thereof
TW480681B (en) Multilayer printed wiring board and electronic equipment
JP2007128929A (en) Metal core substrate, method of manufacturing same, and electrical connection box
JPS6227558B2 (en)
JPH0992939A (en) Current protective element module and its manufacture
KR100725481B1 (en) Pcb electro component embedded electro component and method of the same
JPH08236001A (en) Chip type current protecting element and its manufacture
JPH10269927A (en) Chip fuse and its manufacture
JPH0935614A (en) Chip fuse and manufacture of it
JPH0379343A (en) Metal-foiled laminated sheet and preparation thereof
JPH10302605A (en) Chip fuse and manufacture thereof
JPH08236003A (en) Chip type current protecting element and its manufacture
JP4492071B2 (en) Wiring board manufacturing method
JP2547650B2 (en) Multilayer substrate with resistor inside
JPH08235999A (en) Chip type current protecting element and manufacture thereof
JPH10321977A (en) Multilayer printed wiring board
JPH09320445A (en) Manufacture of chip type current protection element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050214

A131 Notification of reasons for refusal

Effective date: 20050421

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050818