JPH09322553A - Power supply device, discharge lamp lighting device, and lighting device - Google Patents

Power supply device, discharge lamp lighting device, and lighting device

Info

Publication number
JPH09322553A
JPH09322553A JP8259995A JP25999596A JPH09322553A JP H09322553 A JPH09322553 A JP H09322553A JP 8259995 A JP8259995 A JP 8259995A JP 25999596 A JP25999596 A JP 25999596A JP H09322553 A JPH09322553 A JP H09322553A
Authority
JP
Japan
Prior art keywords
output
inverter
power supply
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8259995A
Other languages
Japanese (ja)
Inventor
Kazutoshi Mita
一敏 三田
Koji Takahashi
浩司 高橋
Keiji Takahashi
啓二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP8259995A priority Critical patent/JPH09322553A/en
Publication of JPH09322553A publication Critical patent/JPH09322553A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PROBLEM TO BE SOLVED: To secure safety and public standard by reducing inverter output when a discharge lamp fails and controlling output constantly when there is no discharge lamp. SOLUTION: Discharge lamp failure is detected by VL, IL detection circuits 9 and 10, and the presence or absence of the insertion of the discharge lamp is detected by a filament placement detection means 13. When the discharge lamp fails while a discharge lamp 7 is placed, output is reduced to and retained at the output lower limit of an inverter 12 (a first level), the above output reduction/retention is canceled when the discharge lamp 7 is removed, and the output of the inverter 12 is controlled to a constant set value (a second level), thus keeping the unloaded secondary voltage of the inverter 12 to be within a constant value of ±10% (nominal standard) for the scattering of circuit parts when the discharge lamp 7 is removed from the device after the discharge lamp failure is detected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、力率改善機能を備
えたインバータ点灯方式の電源装置、放電灯点灯装置及
び照明装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter lighting type power supply device, a discharge lamp lighting device and a lighting device having a power factor improving function.

【0002】[0002]

【従来の技術】図43は、従来の電源装置の一例を示す
ものである。ここでは、負荷として放電灯を用いた放電
灯点灯装置を示している。
2. Description of the Related Art FIG. 43 shows an example of a conventional power supply device. Here, a discharge lamp lighting device using a discharge lamp as a load is shown.

【0003】この図43において、符号1は、例えば商
用周波数の交流電源である。当該電源装置は、この交流
電源1には、電源スイッチSWを介して整流装置2とし
ての全波整流器が接続されている。この整流装置2は、
例えば高速スイッチング性のダイオードから形成されて
いる。また、整流装置2の出力端間には、一対のスイッ
チング装置3,4としての2つのMOS FETが直列
的に接続されている。
In FIG. 43, reference numeral 1 is, for example, an AC power supply having a commercial frequency. In the power supply device, a full-wave rectifier as a rectifying device 2 is connected to the AC power supply 1 via a power switch SW. This rectifying device 2 is
For example, it is formed of a diode having a high-speed switching property. Two MOS FETs as a pair of switching devices 3 and 4 are connected in series between the output terminals of the rectifying device 2.

【0004】上記スイッチング装置3には、インダクタ
6としてのリーケージ形絶縁トランスの一次巻線6−1
と、第1のコンデンサC1 としてのコンデンサとの直列
回路が並列的に接続されている。
The switching device 3 includes a primary winding 6-1 of a leakage type insulation transformer as an inductor 6.
And a series circuit of a capacitor as the first capacitor C1 are connected in parallel.

【0005】そして、この技術手段では、インダクタ6
の両端に出力回路を形成している。すなわちインダクタ
6の二次巻線6−2を出力回路としている。この二次巻
線6−2には、例えば、負荷としての放電灯7、例えば
蛍光ランプが接続されている。また、該放電灯7のフィ
ラメント間には、フィラメント予熱用のコンデンサC3
が接続されている。このような例において、インダクタ
6のリーケージインダクタンスは、放電灯7の限流イン
ピーダンスとしても作用する。
According to this technical means, the inductor 6
The output circuit is formed at both ends of the. That is, the secondary winding 6-2 of the inductor 6 is used as an output circuit. A discharge lamp 7 as a load, for example, a fluorescent lamp is connected to the secondary winding 6-2. Further, between the filaments of the discharge lamp 7, there is a condenser C3 for filament preheating.
Is connected. In such an example, the leakage inductance of the inductor 6 also acts as the current limiting impedance of the discharge lamp 7.

【0006】また、上記第2のスイッチング装置4に対
しては、インダクタ6を介して第2のコンデンサC2 が
並列的に接続されている。
A second capacitor C2 is connected in parallel to the second switching device 4 via an inductor 6.

【0007】さらに、放電灯7とインダクタ6としての
絶縁トランスの二次巻線6−2との間には、ドライブト
ランス8の一次巻線(制御巻線)8−1が接続されてい
る。
Further, the primary winding (control winding) 8-1 of the drive transformer 8 is connected between the discharge lamp 7 and the secondary winding 6-2 of the insulating transformer as the inductor 6.

【0008】上記スイッチング装置3のゲート・ソース
間には、抵抗R1 と、上記ドライブトランス8の二次巻
線(負荷巻線)8−2との直列回路を並列に接続してい
て、スイッチング装置3にゲート電流を供給するように
なっている。同様に、上記スイッチング装置4のゲート
・ソース間には、抵抗R2 と、上記ドライブトランス8
の二次巻線(負荷巻線)8−3との直列回路を並列に接
続していて、スイッチング装置4にゲート電流を供給す
るようになっている。
A series circuit of a resistor R1 and a secondary winding (load winding) 8-2 of the drive transformer 8 is connected in parallel between the gate and source of the switching device 3, and the switching device is connected. 3 is supplied with a gate current. Similarly, a resistor R2 and the drive transformer 8 are provided between the gate and source of the switching device 4.
The secondary winding (load winding) 8-3 and a series circuit are connected in parallel to supply a gate current to the switching device 4.

【0009】上記ドライブトランス8の二次巻線8−
2,8−3はそれぞれ、その一次巻線8−1に流れる電
流に基づいて、各スイッチング装置3,4にゲート電流
を供給するようになっている。
Secondary winding 8-of the drive transformer 8
2, 8-3 respectively supply a gate current to each switching device 3, 4 based on the current flowing through the primary winding 8-1.

【0010】さらに、上記整流装置2の出力端間には、
抵抗R0 とコンデンサC0 を直列接続した時定数回路を
接続し、抵抗R0 とコンデンサC0 の接続点が制御回路
5内のトリガ素子の入力端に接続する構成となってい
る。この構成は、電源スイッチSWの投入時にスイッチ
ング装置4に起動トリガ信号を供給して該スイッチング
装置4をオンさせるための起動手段を構成するものであ
る。制御回路5は、起動時、コンデンサC0 の充電電圧
が所定値に達すると起動トリガ信号を発生してスイッチ
ング装置4のゲートに供給するトリガ回路を備える一
方、放電灯7のランプ電圧或いはランプ電流の異常を検
出した時に、その異常検出信号を受光するフォトカプラ
PC1 の受光部を有し、該異常検出信号に基づいてイン
バータ12を構成する前記スイッチング装置4のスイッ
チング周波数を高くするように制御する回路手段をも備
えている。
Further, between the output terminals of the rectifying device 2,
A resistor R0 and a capacitor C0 are connected in series to form a time constant circuit, and the connection point between the resistor R0 and the capacitor C0 is connected to the input terminal of the trigger element in the control circuit 5. This configuration constitutes a startup means for supplying a startup trigger signal to the switching device 4 to turn on the switching device 4 when the power switch SW is turned on. The control circuit 5 includes a trigger circuit that generates a start trigger signal and supplies the start trigger signal to the gate of the switching device 4 when the charging voltage of the capacitor C0 reaches a predetermined value during start-up. A circuit having a light receiving portion of a photocoupler PC1 for receiving an abnormality detection signal when an abnormality is detected, and controlling to increase the switching frequency of the switching device 4 constituting the inverter 12 based on the abnormality detection signal. It also has means.

【0011】また、放電灯7に対して並列的にランプ電
圧検出回路(以下VL 検出回路)9が接続され、放電灯
7に対して直列的にランプ電流検出回路(以下IL 検出
回路)10が接続されている。VL 検出回路9は、放電
灯7が寿命末期になると放電灯7内を電流が一方向にの
み流れる現象(半波電流という)を生じた時や、或いは
放電灯7が無い時などに、ランプ電圧が所定値を越えた
ことを検出するための回路である。IL 検出回路10
は、直流検出回路で構成され、放電灯7が寿命末期にな
って直流化する(半波電流になる)とこれを検出するも
のである。
A lamp voltage detection circuit (hereinafter, VL detection circuit) 9 is connected in parallel to the discharge lamp 7, and a lamp current detection circuit (hereinafter, IL detection circuit) 10 is connected in series to the discharge lamp 7. It is connected. The VL detection circuit 9 detects a phenomenon that a current flows in the discharge lamp 7 in only one direction at the end of its life (a half-wave current), or when the discharge lamp 7 is not present. It is a circuit for detecting that the voltage exceeds a predetermined value. IL detection circuit 10
Is composed of a DC detection circuit, and detects when the discharge lamp 7 becomes DC (half-wave current) at the end of its life.

【0012】さらに、前記VL 検出回路9や前記IL 検
出回路10で異常検出信号(寿命末期或いは放電灯無し
の検出信号)が得られると、該検出信号をラッチ保持手
段11に供給するようになっている。ラッチ保持手段1
1は、インバータ12が動作している限りは、前記検出
信号に基づいて異常検出状態を保持し続け、その保持電
流によってフォトカプラPC1 の発光部から光信号を発
生するもので、ラッチ保持手段11からの異常検出の光
信号は前記制御回路5内に設けてあるフォトカプラPC
1 の受光部にて受光され、これによってインバータ12
のスイッチング周波数を高くしてインバータ出力を低い
レベルに抑えることができるようになっている。なお、
ラッチ保持手段11は、インダクタ6の二次側に限ら
ず、一次側に配設してもよい。
Further, when the VL detection circuit 9 or the IL detection circuit 10 obtains an abnormality detection signal (detection signal of end of life or no discharge lamp), the detection signal is supplied to the latch holding means 11. ing. Latch holding means 1
As long as the inverter 12 is operating, the reference numeral 1 keeps the abnormality detection state based on the detection signal, and the holding current causes the light emitting portion of the photocoupler PC1 to generate an optical signal. An optical signal for abnormality detection from the photocoupler PC provided in the control circuit 5
The light is received by the light receiving section of 1, and the inverter 12
The switching frequency can be increased to suppress the inverter output to a low level. In addition,
The latch holding means 11 is not limited to the secondary side of the inductor 6, and may be provided on the primary side.

【0013】次に、以上のように構成された放電灯点灯
装置の動作を説明する。
Next, the operation of the discharge lamp lighting device configured as described above will be described.

【0014】電源スイッチSWの投入時は、整流装置2
の出力電圧がR0 を通してコンデンサC0 を充電し、そ
の充電電圧が所定値を越えると、制御回路5は起動トリ
ガ信号を発生してスイッチング装置4のゲートに供給
し、スイッチング装置4がオンする。スイッチング装置
4がオンすることで、整流装置2の正極出力端→コンデ
ンサC1 →インダクタ6の一次巻線6−1→スイッチン
グ装置4→整流装置2の負極出力端のように電流が流れ
る。これによって、インダクタ6の二次巻線6−2に直
列接続したドライブトランス8の一次巻線8−1に電流
が流れ、ドライブトランス6の二次巻線6−2,6−3
に互いに逆極性の電流が流れて、スイッチング装置3,
4が交互にオンオフし、自励発振に至る。
When the power switch SW is turned on, the rectifying device 2
The output voltage of R2 charges the capacitor C0 through R0, and when the charged voltage exceeds a predetermined value, the control circuit 5 generates a start trigger signal and supplies it to the gate of the switching device 4, and the switching device 4 is turned on. When the switching device 4 is turned on, a current flows like the positive output terminal of the rectifying device 2 → the capacitor C 1 → the primary winding 6-1 of the inductor 6 → the switching device 4 → the negative output terminal of the rectifying device 2. As a result, a current flows through the primary winding 8-1 of the drive transformer 8 connected in series with the secondary winding 6-2 of the inductor 6, and the secondary windings 6-2 and 6-3 of the drive transformer 6 are connected.
Currents of opposite polarities flow in the switching devices 3,
4 alternately turns on and off, and self-excited oscillation is reached.

【0015】そして、インダクタ6の一次巻線6−1に
高周波電流(数十kHz 程度)が流れ、その二次巻線6−
2に接続された放電灯7が高周波点灯される。
A high-frequency current (several tens of kHz) flows through the primary winding 6-1 of the inductor 6, and the secondary winding 6-
The discharge lamp 7 connected to 2 is lit at high frequency.

【0016】一方、放電灯7か寿命末期になって半波電
流が流れると、IL 検出回路10或いはVL 検出回路9
にてこれを検出し、その検出信号にてラッチ保持手段1
1に異常検出の保持電流を流し続け、フォトカプラPC
1 を光らせることにより、制御回路5がインバータ12
のスイッチング周波数を制御してインバータ出力を絞る
ように制御する。
On the other hand, when a half-wave current flows at the end of life of the discharge lamp 7, the IL detection circuit 10 or the VL detection circuit 9 is detected.
This is detected by the latch holding means 1 by the detection signal.
Continue to pass the holding current for abnormality detection to 1, and connect the photocoupler PC
The control circuit 5 causes the inverter 12 to turn on by turning on 1
The switching frequency is controlled to control the inverter output.

【0017】このように寿命末期において、インバータ
出力を絞る理由は、(1) インバータ回路の保護と、(2)
放電灯の保護である。(1) ,(2) について説明する。
The reason for limiting the inverter output at the end of its life is (1) protection of the inverter circuit and (2)
It is the protection of the discharge lamp. (1) and (2) will be explained.

【0018】(1) 放電灯7が寿命末期になって半波放電
を始めると、インバータ出力が交流でなくなり、このた
め自励式などの場合、スイッチング動作が正常でなくな
り、スイッチング素子に発熱を来す。このため、スイッ
チング素子のオン時の電流を減らしてやることにより、
スイッチング素子を安全なモードにもっていき、発熱を
抑えるように制御する。
(1) When the discharge lamp 7 starts half-wave discharge at the end of its life, the output of the inverter is not AC. Therefore, in the case of the self-excited type, the switching operation is not normal and the switching element generates heat. You Therefore, by reducing the current when the switching element is on,
The switching element is placed in a safe mode and controlled to suppress heat generation.

【0019】また、(2) 放電灯7が半波放電したときに
はフィラメント電極が傷んでおり、フィラメントが異常
放電を始めたり、加熱し過ぎて熱電子を放出するエミッ
タが異常に発熱し、フィラメント電極が曲がったり脱落
して放電灯7の管壁に接触し、放電灯7が割れるなどの
危険が生じる。このため、フィラメント電極の発熱を抑
えるように、インバータの出力を絞る制御を行う。
(2) When the discharge lamp 7 is half-wave discharged, the filament electrode is damaged, and the filament starts abnormal discharge or the emitter which emits thermoelectrons due to overheating abnormally heats up and the filament electrode May bend or fall off to come into contact with the tube wall of the discharge lamp 7, and the discharge lamp 7 may crack. Therefore, the output of the inverter is controlled so as to suppress the heat generation of the filament electrode.

【0020】また、放電灯7が寿命に至り不点灯になる
と、ランプ電圧が上昇しこれをVL検出回路9で検出す
ることによりラッチ保持手段11が異常保持動作を行
い、フォトカプラPC1 を介して制御回路5がインバー
タ12の出力を絞るように制御する。
When the discharge lamp 7 reaches the end of its life and does not light up, the lamp voltage rises and the VL detection circuit 9 detects this and the latch holding means 11 carries out an abnormal holding operation, and the photo coupler PC1 is used. The control circuit 5 controls so that the output of the inverter 12 is reduced.

【0021】一方、負荷としての放電灯7が点灯装置か
ら外されて(即ち無負荷とされて)、インダクタ6の二
次巻線6−2両端が開放されると、ドライブトランス8
の一次巻線8−1には電流が流れなくなり、これによ
り、該ドライブトランス8の二次巻線8−2,二次巻線
8−3の出力がなくなる。したがって、上記各スイッチ
ング装置3,4へのゲート電流の供給が絶たれ、インバ
ータ12の自励発振が停止するようになっている。この
インバータ12の発振停止により、ラッチ保持手段11
をオンする電源もなくなり、異常検出のラッチ動作も解
除される。従って、放電灯7を点灯装置から抜くと、イ
ンバータ12の発振停止により、無負荷時においてもス
イッチング動作する場合に比し、各スイッチング装置
3,4のストレスを大幅に低減することができる利点を
有するものである。
On the other hand, when the discharge lamp 7 as a load is removed from the lighting device (that is, no load is applied) and both ends of the secondary winding 6-2 of the inductor 6 are opened, the drive transformer 8 is opened.
No current flows through the primary winding 8-1, and the outputs of the secondary winding 8-2 and the secondary winding 8-3 of the drive transformer 8 disappear. Therefore, the supply of the gate current to each of the switching devices 3 and 4 is cut off, and the self-oscillation of the inverter 12 is stopped. When the oscillation of the inverter 12 is stopped, the latch holding means 11
The power to turn on is also removed, and the latch operation for abnormality detection is also canceled. Therefore, when the discharge lamp 7 is removed from the lighting device, the stress of the switching devices 3 and 4 can be significantly reduced as compared with the case where the switching operation is performed even under no load due to the oscillation stop of the inverter 12. I have.

【0022】異常状態(半波放電,不点灯)の放電灯7
を抜いた後に、正常な放電灯を点灯装置に装着すると、
制御回路5内にトリガ回路があるので、スイッチング装
置3,4を動作させて、自励発振を開始し、放電灯は正
常に点灯することになる。
Discharge lamp 7 in an abnormal state (half-wave discharge, non-lighting)
If you install a normal discharge lamp in the lighting device after removing the
Since the control circuit 5 has a trigger circuit, the switching devices 3 and 4 are operated to start self-excited oscillation and the discharge lamp is normally lit.

【0023】以上のように、上述した技術手段は極めて
有効なものである。
As described above, the above technical means is extremely effective.

【0024】図43の電源装置は、力率改善を行わない
タイプのものであったが、本出願人は、先にこの種装置
として特願平6−178925号において力率改善を行
った技術手段を提案した。
The power supply device shown in FIG. 43 is of a type that does not improve the power factor, but the present applicant has previously proposed a technique for improving the power factor in Japanese Patent Application No. 6-178925 as a device of this type. Suggested means.

【0025】図44は、力率改善を図った電源装置の一
例を示すものである。図44において、図43と異なる
点は、第1のコンデンサC1 を例えば電解コンデンサの
ような比較的大きな容量のコンデンサで構成する一方、
ドライブトランス8の一次巻線8−1をインダクタ6の
一次巻線6−1と直列となるように接続するものであ
る。第1のコンデンサC1 は、整流装置2の出力周波数
に対して平滑作用を有する平滑用コンデンサである。第
2のコンデンサC2 は比較的容量の小さい共振用コンデ
ンサであり、この第2のコンデンサC2 の容量は第1の
コンデンサC1 の容量に比べて極端に小さく、インダク
タ6のインダクタンス及びドライブトランス8のインダ
クタンスと共に、スイッチング装置3,4のスイッチン
グ周波数において共振するものである。ドライブトラン
ス8の一次巻線8−1をインダクタ6の一次側に配置す
ることにより、力率改善効果を高めることができる。
FIG. 44 shows an example of a power supply device for improving the power factor. 44 is different from FIG. 43 in that the first capacitor C1 is composed of a capacitor having a relatively large capacity such as an electrolytic capacitor,
The primary winding 8-1 of the drive transformer 8 is connected in series with the primary winding 6-1 of the inductor 6. The first capacitor C1 is a smoothing capacitor having a smoothing effect on the output frequency of the rectifier 2. The second capacitor C2 is a resonance capacitor having a relatively small capacitance, and the capacitance of the second capacitor C2 is extremely smaller than the capacitance of the first capacitor C1. At the same time, it resonates at the switching frequency of the switching devices 3 and 4. By disposing the primary winding 8-1 of the drive transformer 8 on the primary side of the inductor 6, the power factor improving effect can be enhanced.

【0026】この構成の装置では、インバータ動作時、
第1のコンデンサC1 に充電される整流電圧に対して、
第2のコンデンサC2 と、インダクタ6のインダクタン
ス及びドライブトランス8のインダクタンスによる共振
電圧が重畳されることにより、電源半サイクルにおける
低い電圧期間においても電源入力電流が流れ、入力力率
が改善される。
In the device of this construction, when the inverter is operating,
For the rectified voltage charged in the first capacitor C1,
By superimposing the resonance voltage due to the inductance of the inductor 6 and the inductance of the drive transformer 8 on the second capacitor C2, the power supply input current flows even in a low voltage period in the power supply half cycle, and the input power factor is improved.

【0027】ただし、図44の装置では、VL 検出回路
9或いはIL 検出回路10で寿命末期を検出してラッチ
保持手段11に異常保持電流が流れ、フォトカプラPC
1 を通して伝えられる検出信号に基づき、制御回路5が
インバータ出力を絞るように制御を行っているときに、
放電灯7を取り外しても、ドライブトランス8の一次巻
線8−1がインダクタ6の一次側にあるため、インバー
タ12の発振は継続され、インダクタ6の二次巻線6−
2両端にインバータ出力が出力され、該出力によってラ
ッチ保持手段11の電源が依然として得られるため、ラ
ッチ解除も行われないままとなる。放電灯7の取り外し
時には二次巻線6−2両端からコンデンサC3 が外れる
ため、二次巻線6−2両端に生ずるこのインバータ出力
は、非常に大きな値となり危険である。(なお、放電灯
7を取り外す前は、インダクタ6のインダクタンスに対
してコンデンサC3 が直列に入るため、インダクタ6の
二次巻線6−2の両端に生じる電圧はある程度抑えられ
る。)
However, in the apparatus of FIG. 44, the VL detection circuit 9 or the IL detection circuit 10 detects the end of life, and an abnormal holding current flows in the latch holding means 11, causing a photocoupler PC.
Based on the detection signal transmitted through 1, when the control circuit 5 is controlling to throttle the inverter output,
Even if the discharge lamp 7 is removed, since the primary winding 8-1 of the drive transformer 8 is on the primary side of the inductor 6, the oscillation of the inverter 12 is continued and the secondary winding 6- of the inductor 6-
Since the inverter output is output to both ends of the switch 2 and the power for the latch holding means 11 is still obtained by the output, the latch release is not performed. Since the capacitor C3 is removed from both ends of the secondary winding 6-2 when the discharge lamp 7 is removed, this inverter output generated at both ends of the secondary winding 6-2 is very large and dangerous. (Before removing the discharge lamp 7, since the capacitor C3 is connected in series with the inductance of the inductor 6, the voltage generated across the secondary winding 6-2 of the inductor 6 can be suppressed to some extent.)

【0028】[0028]

【発明が解決しようとする課題】ところで、図44のよ
うな力率改善を図った電源装置の場合、放電灯を抜いて
もラッチ保持手段の電源が依然として得られるため、ラ
ッチ解除が行われず、インバータ出力は抑えるように制
御されたままの状態に保持される。また、放電灯を抜い
ても、自励用のドライブトランスの一次巻線が一次側に
あるため、放電灯の有り無しを自動的に検出してするこ
とができず、従って、新品の放電灯を装着しても、イン
バータ出力の低減制御がかかったままの状態となり、正
常動作に復帰するためには始動電圧が再度発生できるよ
うに、電源スイッチSWを一旦オフしてインバータ発振
を停止させ、再び電源スイッチSWをオンする操作が必
要であり、不便であった。
By the way, in the case of the power supply device for improving the power factor as shown in FIG. 44, since the power of the latch holding means is still obtained even if the discharge lamp is pulled out, the latch is not released. The inverter output is held in a controlled state to be suppressed. In addition, even if the discharge lamp is removed, the primary winding of the drive transformer for self-excitation is on the primary side, so it is not possible to automatically detect the presence or absence of the discharge lamp. Even if is installed, the inverter output reduction control is still applied and the power supply switch SW is turned off once to stop the inverter oscillation so that the starting voltage can be regenerated in order to return to normal operation. It is inconvenient because it is necessary to turn on the power switch SW again.

【0029】さらに、電気用品取締法等の公的規格(定
格二次電圧記載の項目)によれば、放電灯を点灯装置か
ら抜いた時(無負荷時)に、その出力電圧の記載が必要
な場合があり、ユニットばらつきによらず±10%以内
に納めることが要求されている。しかしながら、従来の
放電灯の異常時(半波放電,不点灯時など)にインバー
タ出力を低減する方法では、回路部品のばらつきに対し
てインバータ出力を一定とし±10%以内に抑えること
は困難であった。
Further, according to the public standards (items for listing the rated secondary voltage) such as the Electrical Appliance and Material Control Law, it is necessary to describe the output voltage of the discharge lamp when it is removed from the lighting device (when there is no load). In some cases, it is required to be within ± 10% regardless of unit variation. However, with the conventional method of reducing the inverter output when the discharge lamp is abnormal (half-wave discharge, non-lighting, etc.), it is difficult to keep the inverter output constant within ± 10% against variations in circuit components. there were.

【0030】そこで、本発明は、上述した問題に鑑み、
簡単な構成で、放電灯異常時のインバータ出力低減保
持、放電灯無し時の出力低減保持解除及び出力一定制御
を実現することができる電源装置、放電灯点灯装置及び
照明装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems.
An object of the present invention is to provide a power supply device, a discharge lamp lighting device, and a lighting device that can realize a reduction in the output of an inverter when a discharge lamp is abnormal, a release of the reduction output when there is no discharge lamp, and a constant output control with a simple configuration. And

【0031】[0031]

【課題を解決するための手段】請求項1記載の発明によ
る電源装置は、交流電源の電圧を整流する整流装置と;
前記整流装置からの整流電圧をスイッチング装置とイン
ダクタを用いて該整流装置の出力周波数より高い周波数
の交流電圧に変換するインバータと;前記インバータの
出力を制御する制御回路と;前記インバータの出力にて
駆動される負荷と;負荷の異常を検出する異常検出手段
と;負荷の装着を検出する装着検出手段と;負荷が装着
された状態で前記異常検出手段が負荷異常を検出した場
合は、前記制御回路を用いて前記インバータの出力を下
限まで低減する出力低減保持手段と;前記装着検出手段
が負荷が未装着であることを検出した場合は、前記出力
低減保持手段の動作を解除して前記インバータの出力を
設定された一定値となるように制御する手段と;を具備
したことを特徴とする。
According to a first aspect of the present invention, there is provided a power supply device including a rectifying device for rectifying the voltage of an AC power supply;
An inverter that converts a rectified voltage from the rectifier into an AC voltage having a frequency higher than the output frequency of the rectifier using a switching device and an inductor; a control circuit that controls the output of the inverter; and an output of the inverter A load to be driven; an abnormality detecting means for detecting an abnormality in the load; a mounting detecting means for detecting mounting of the load; and a control in the case where the abnormality detecting means detects a load abnormality while the load is mounted. Output reduction holding means for reducing the output of the inverter to a lower limit by using a circuit; and when the mounting detection means detects that the load is not mounted, the operation of the output reduction holding means is canceled to turn off the inverter. And a means for controlling the output of the control unit so that the output becomes a set constant value.

【0032】請求項2記載の発明による電源装置は、交
流電源の電圧を整流する整流装置と;前記整流装置から
の整流電圧をスイッチング装置とインダクタを用いて該
整流装置の出力周波数より高い周波数の交流電圧に変換
するインバータと;前記インバータの出力を制御する制
御回路と;前記インバータの出力にて駆動される負荷
と;負荷の異常を検出する異常検出手段と;負荷の装着
を検出する装着検出手段と;負荷が装着された状態で前
記異常検出手段が負荷異常を検出した場合、又は、前記
装着検出手段が負荷が未装着であることを検出した場合
は、前記制御回路を用いて前記インバータの出力を設定
された一定値となるように制御する手段と;を具備した
ことを特徴とする。
According to a second aspect of the present invention, there is provided a power supply device which rectifies the voltage of an AC power supply; the rectified voltage from the rectification device is higher than the output frequency of the rectification device by using a switching device and an inductor. An inverter for converting into an AC voltage; a control circuit for controlling the output of the inverter; a load driven by the output of the inverter; an abnormality detecting means for detecting an abnormality of the load; a mounting detection for detecting mounting of the load Means; if the abnormality detection means detects a load abnormality while the load is mounted, or if the mounting detection means detects that the load is not mounted, the inverter is used by using the control circuit. And a means for controlling the output of the control unit so that the output becomes a set constant value.

【0033】請求項3記載の発明による電源装置は、交
流電源の電圧を整流する整流装置と;互いに直列的に接
続される第1,第2のスイッチング装置と、これらにそ
れぞれ並列的に接続される第1,第2のコンデンサと、
前記第1,第2のスイッチング装置の中点と前記第1,
第2のコンデンサの中点との間に直列的に設けられる高
周波出力用のインダクタ及び第1及び第2のスイッチン
グ装置のドライブ用トランスとを備え、前記第1のコン
デンサは第2のコンデンサに対して大容量であり、前記
第2のコンデンサとインダクタは前記第1及び第2のス
イッチング装置のオンオフに応じて共振する関係にあ
り、前記第1,第2のスイッチング装置が交互にオンオ
フすることにより、前記整流装置からの整流電圧を該整
流装置の出力周波数より高い周波数の交流電圧に変換す
る自励式のブリッジ型インバータと;前記インバータの
出力にて駆動される負荷と;負荷の異常を検出する異常
検出手段と;前記第1のスイッチング装置のスイッチン
グ動作を制御し、前記インバータの出力を制御すること
が可能であって、前記異常検出手段からの負荷異常検出
信号に基づいて、前記インバータの出力を下限まで低減
する第1の制御回路と;前記第2のスイッチング装置の
スイッチング動作を制御し、前記インバータの出力を制
御することが可能な第2の制御回路と;を具備したこと
を特徴とする。
According to a third aspect of the present invention, there is provided a power supply device which rectifies the voltage of an AC power supply; first and second switching devices which are connected in series with each other, and which are respectively connected in parallel. First and second capacitors,
The midpoint of the first and second switching devices and the first and second
A high-frequency output inductor and a transformer for driving the first and second switching devices, which are provided in series with the middle point of the second capacitor, wherein the first capacitor is different from the second capacitor. The second capacitor and the inductor are in a relationship of resonating in accordance with ON / OFF of the first and second switching devices, and the first and second switching devices are alternately turned on / off. A self-exciting bridge-type inverter that converts a rectified voltage from the rectifying device into an AC voltage having a frequency higher than an output frequency of the rectifying device; a load driven by the output of the inverter; An abnormality detecting means, which is capable of controlling the switching operation of the first switching device and controlling the output of the inverter, A first control circuit for reducing the output of the inverter to a lower limit based on a load abnormality detection signal from an abnormality detecting means; controlling a switching operation of the second switching device and controlling an output of the inverter. And a second control circuit capable of

【0034】請求項4記載の発明による電源装置は、交
流電源の電圧を整流する整流装置と;互いに直列的に接
続される第1,第2のスイッチング装置と、これらにそ
れぞれ並列的に接続される第1,第2のコンデンサと、
前記第1,第2のスイッチング装置の中点と前記第1,
第2のコンデンサの中点との間に直列的に設けられる高
周波出力用のインダクタ及び第1及び第2のスイッチン
グ装置のドライブ用トランスとを備え、前記第1のコン
デンサは第2のコンデンサに対して大容量であり、前記
第2のコンデンサとインダクタは前記第1及び第2のス
イッチング装置のオンオフに応じて共振する関係にあ
り、前記第1,第2のスイッチング装置が交互にオンオ
フすることにより、前記整流装置からの整流電圧を該整
流装置の出力周波数より高い周波数の交流電圧に変換す
る自励式のブリッジ型インバータと;前記インバータの
出力にて駆動される負荷と;負荷の異常を検出する異常
検出手段と;前記負荷異常検出手段からの負荷異常検出
信号をラッチする保持手段と;前記第1のスイッチング
装置のスイッチング動作を制御し、前記インバータの出
力を制御することが可能であって、前記保持手段からの
負荷異常検出信号に基づいて、前記インバータの出力を
下限まで低減する第1の制御回路と;前記第2のスイッ
チング装置のスイッチング動作を制御し、前記インバー
タの出力を制御することが可能な第2の制御回路と;を
具備したことを特徴とする。
According to a fourth aspect of the present invention, there is provided a power supply device which rectifies the voltage of an AC power supply; first and second switching devices which are connected in series with each other, and which are respectively connected in parallel with each other. First and second capacitors,
The midpoint of the first and second switching devices and the first and second
A high-frequency output inductor and a transformer for driving the first and second switching devices, which are provided in series with the middle point of the second capacitor, wherein the first capacitor is different from the second capacitor. The second capacitor and the inductor are in a relationship of resonating in accordance with ON / OFF of the first and second switching devices, and the first and second switching devices are alternately turned on / off. A self-exciting bridge-type inverter that converts a rectified voltage from the rectifying device into an AC voltage having a frequency higher than an output frequency of the rectifying device; a load driven by the output of the inverter; Abnormality detecting means; holding means for latching a load abnormality detection signal from the load abnormality detecting means; switching of the first switching device A first control circuit capable of controlling the operation of the inverter and controlling the output of the inverter, and reducing the output of the inverter to a lower limit based on a load abnormality detection signal from the holding means; And a second control circuit capable of controlling the switching operation of the second switching device and controlling the output of the inverter.

【0035】請求項5記載の発明による電源装置は、交
流電源の電圧を整流する整流装置と;互いに直列的に接
続される第1,第2のスイッチング装置と、これらにそ
れぞれ並列的に接続される第1,第2のコンデンサと、
前記第1,第2のスイッチング装置の中点と前記第1,
第2のコンデンサの中点との間に直列的に設けられる高
周波出力用のインダクタ及び第1及び第2のスイッチン
グ装置のドライブ用トランスとを備え、前記第1のコン
デンサは第2のコンデンサに対して大容量であり、前記
第2のコンデンサとインダクタは前記第1及び第2のス
イッチング装置のオンオフに応じて共振する関係にあ
り、前記第1,第2のスイッチング装置が交互にオンオ
フすることにより、前記整流装置からの整流電圧を該整
流装置の出力周波数より高い周波数の交流電圧に変換す
る自励式のブリッジ型インバータと;前記インバータの
出力にて駆動される負荷と;負荷の異常を検出する異常
検出手段と;前記負荷異常検出手段からの負荷異常検出
信号をラッチする保持手段と;負荷の装着を検出する装
着検出手段と;前記装着検出手段が負荷が未装着である
ことを検出した場合は、前記保持手段のラッチを解除す
る手段と;前記第1のスイッチング装置のスイッチング
動作を制御し、前記インバータの出力を制御することが
可能であって、前記保持手段からの負荷異常検出信号に
基づいて、前記インバータの出力を下限まで低減する一
方、前記装着検出手段が負荷が未装着であることを検出
した場合は、前記負荷異常検出手段からの負荷異常検出
信号に代わる前記装着検出手段からの負荷未装着検出信
号に基づいて、前記インバータの出力を下限まで低減す
る第1の制御回路と;前記第2のスイッチング装置のス
イッチング動作を制御し、前記インバータの出力を制御
することが可能な第2の制御回路と;を具備したことを
特徴とする。
According to a fifth aspect of the present invention, there is provided a power supply device which rectifies the voltage of an AC power supply; first and second switching devices which are connected in series with each other, and which are respectively connected in parallel with each other. First and second capacitors,
The midpoint of the first and second switching devices and the first and second
A high frequency output inductor and a drive transformer of the first and second switching devices, which are provided in series with the middle point of the second capacitor, wherein the first capacitor is different from the second capacitor. And the second capacitor and the inductor are in a relationship of resonating according to on / off of the first and second switching devices, and the first and second switching devices are alternately turned on / off. A self-exciting bridge-type inverter that converts a rectified voltage from the rectifying device into an AC voltage having a frequency higher than an output frequency of the rectifying device; a load driven by the output of the inverter; Abnormality detection means; holding means for latching a load abnormality detection signal from the load abnormality detection means; mounting detection means for detecting load mounting; Means for releasing the latch of the holding means when the wearing detection means detects that the load is not mounted; and controlling the switching operation of the first switching device and controlling the output of the inverter. It is possible to reduce the output of the inverter to the lower limit based on the load abnormality detection signal from the holding means, while the mounting detection means detects that the load is not mounted, the load abnormality is detected. A first control circuit for reducing the output of the inverter to a lower limit on the basis of a load non-mounting detection signal from the mounting detection means instead of the load abnormality detection signal from the detection means; and a switching operation of the second switching device. And a second control circuit capable of controlling the output of the inverter.

【0036】以上の説明で、異常検出手段としては、電
圧異常を検出する電圧検出回路及び/又は電流異常を検
出する電流検出回路を用いることができる。負荷として
は、例えば、放電灯,モータ,他の整流回路等、種々の
外部負荷が接続され得る。さらに、整流装置は、交流電
源の出力を全波整流する全波整流器が好ましい。
In the above description, a voltage detection circuit for detecting a voltage abnormality and / or a current detection circuit for detecting a current abnormality can be used as the abnormality detecting means. As the load, for example, various external loads such as a discharge lamp, a motor, and other rectifying circuits can be connected. Furthermore, the rectifier is preferably a full-wave rectifier that full-wave rectifies the output of the AC power supply.

【0037】スイッチング装置としては、例えば電界効
果トランジスタを用いることができる。この場合、電界
効果トランジスタがその構成上内蔵している寄生ダイオ
ードを逆電流通流用に利用することができる。また、バ
イポーラ形のトランジスタのように、コレクタ・エミッ
タ間に寄生ダイオードを内蔵しないスイッチ素子を主体
として構成してもよく、この場合は、導通方向を逆にし
てダイオードをコレクタ・エミッタ間に並列接続する。
As the switching device, for example, a field effect transistor can be used. In this case, the parasitic diode built in the field effect transistor due to its structure can be used for reverse current flow. Also, like a bipolar transistor, a switch element without a built-in parasitic diode between the collector and emitter may be the main constituent. In this case, the conduction direction is reversed and the diode is connected in parallel between the collector and emitter. To do.

【0038】また、第1及び第2のスイッチング装置が
交互にオンオフするとは、一方がオンからオフし、他方
がオフからオンする間に、実質的に両者がオフしている
期間があっても、なくてもよいものである。そして、ス
イッチング装置のスイッチング周波数は整流装置の出力
周波数より高いものであり、数kHz 以上が好適であり、
さらに、可聴周波数以上の20kHz 以上であることがよ
り好ましい。
Further, when the first and second switching devices are alternately turned on and off, it means that there is a period in which both are substantially off while one is turned on and the other is turned off. , You don't have to. The switching frequency of the switching device is higher than the output frequency of the rectifying device, and is preferably several kHz or more,
Furthermore, it is more preferable that the frequency is 20 kHz or higher, which is higher than the audible frequency.

【0039】さらに、以上の説明において、直列的ある
いは並列的とは、他の電気部品が介在している場合、し
ていない場合の両方を含むことを意味する。
Further, in the above description, "in series" or "in parallel" means to include both cases where other electric components are interposed and cases where they are not interposed.

【0040】また、インダクタは第2のコンデンサと共
に共振し得るものであればよいが、リーケージ形絶縁ト
ランスが好ましい。
The inductor may be one that can resonate with the second capacitor, but a leakage type isolation transformer is preferable.

【0041】さらに、上記ドライブトランスは、例えば
カレントトランス(可飽和リアクタ)で構成される。
Further, the drive transformer is composed of, for example, a current transformer (saturable reactor).

【0042】請求項6記載の発明は、請求項3〜5のい
ずれか1つに記載の電源装置における前記第2の制御回
路は、前記インバータの出力を決定する調整手段を備え
たことを特徴とする。
The invention according to claim 6 is characterized in that the second control circuit in the power supply device according to any one of claims 3 to 5 is provided with adjusting means for determining the output of the inverter. And

【0043】請求項7記載の発明は、請求項3〜6のい
ずれか1つに記載の電源装置における前記第2の制御回
路は、前記異常検出手段からの負荷異常検出信号に基づ
いて、前記インバータの出力を一段階シフトする手段を
備えたことを特徴とする。
According to a seventh aspect of the present invention, the second control circuit in the power supply device according to any one of the third to sixth aspects is configured so that the second control circuit is based on a load abnormality detection signal from the abnormality detection means. It is characterized in that it comprises means for shifting the output of the inverter by one step.

【0044】請求項8記載の発明は、交流電源の電圧を
整流する整流装置と;前記整流装置からの整流電圧をス
イッチング装置を用いて該整流装置の出力周波数より高
い周波数の交流電圧に変換するインバータと;前記イン
バータの出力より直流電源電圧を作成して出力する第1
の電源回路と;この第1の電源回路からの直流電源電圧
により作動し前記インバータの出力を制御する制御回路
と;前記インバータの出力にて駆動される複数の放電灯
と;前記複数の放電灯の異常をそれぞれ検出する複数の
異常検出手段と;前記第1の電源回路からの直流電源電
圧が一端に導かれる前記複数の報知ランプと;前記複数
の異常検出手段が異常を検出した場合は、それぞれ前記
複数の報知ランプをオン状態にすることにより、前記第
1の電源回路から制御回路に供給される電力を低下させ
前記インバータの出力を低減もしくは停止する出力低減
保持手段と;前記インバータよりも前記と交流電源側に
設けられ、前記インバータに供給されるより前段の出力
より電源電圧を作成して前記複数の報知ランプの一端に
導く第2の電源回路と;を具備したことを特徴とする。
According to an eighth aspect of the present invention, a rectifying device for rectifying a voltage of an AC power source; and a rectifying voltage from the rectifying device is converted into an AC voltage having a frequency higher than an output frequency of the rectifying device by using a switching device. An inverter; first for producing and outputting a DC power supply voltage from the output of the inverter
A power supply circuit; a control circuit which operates by a DC power supply voltage from the first power supply circuit to control the output of the inverter; a plurality of discharge lamps driven by the output of the inverter; A plurality of abnormality detecting means for respectively detecting the abnormalities; a plurality of notification lamps to which a DC power supply voltage from the first power supply circuit is introduced at one end; and a plurality of abnormality detecting means detecting an abnormality, Output reduction holding means for reducing the power supplied to the control circuit from the first power supply circuit to reduce or stop the output of the inverter by turning on the plurality of notification lamps respectively; A second power supply circuit that is provided on the side of the AC power supply and that generates a power supply voltage from the output of the preceding stage that is supplied to the inverter and guides it to one end of the plurality of notification lamps. Characterized by comprising a; If.

【0045】請求項9記載の発明は、交流電源の電圧を
整流する整流装置と;前記整流装置からの整流電圧をス
イッチング装置を用いて該整流装置の出力周波数より高
い周波数の交流電圧に変換するインバータと;前記直流
電源電圧を作成して出力する電源回路と;この電源回路
からの直流電源電圧により作動し前記インバータの出力
を制御する制御回路と;前記インバータの出力にて駆動
される複数の放電灯と;前記複数の放電灯の異常をそれ
ぞれ検出する複数の異常検出手段と;前記第1の電源回
路からの直流電源電圧が一端に導かれる前記複数の報知
ランプと;前記複数の異常検出手段が異常を検出した場
合は、それぞれ前記複数の報知ランプをオン状態にする
ことにより、前記電源回路から制御回路に供給される電
力を低下させ前記インバータの出力を低減もしくは停止
する出力低減保持手段と;所定の操作により、出力低減
保持手段に対して前記複数の報知ランプをオン状態のラ
ッチを解除させるシステムオフ回路と;を具備したこと
を特徴とする。
According to a ninth aspect of the present invention, a rectifying device for rectifying the voltage of an AC power source; and a rectifying voltage from the rectifying device is converted into an AC voltage having a frequency higher than the output frequency of the rectifying device by using a switching device. An inverter; a power supply circuit that creates and outputs the DC power supply voltage; a control circuit that operates by the DC power supply voltage from the power supply circuit and controls the output of the inverter; and a plurality of drives driven by the output of the inverter A discharge lamp; a plurality of abnormality detecting means for detecting abnormality of each of the plurality of discharge lamps; a plurality of notification lamps to which a DC power supply voltage from the first power supply circuit is introduced at one end; a plurality of abnormality detections When the means detects an abnormality, the power supplied from the power supply circuit to the control circuit is reduced by turning on the plurality of notification lamps. An output reduction holding means for reducing or stopping the output of the inverter; and a system-off circuit for releasing the latch of the ON state of the plurality of notification lamps to the output reduction holding means by a predetermined operation. And

【0046】請求項10記載の発明は、交流電源の電圧
を整流する整流装置と;前記整流装置からの整流電圧を
スイッチング装置を用いて該整流装置の出力周波数より
高い周波数の交流電圧に変換するインバータと;前記直
流電源電圧を作成して出力する電源回路と;この電源回
路からの直流電源電圧により作動し前記インバータの出
力を制御する制御回路と;前記インバータの出力にて駆
動される複数の放電灯と;前記複数の放電灯の異常をそ
れぞれ検出する複数の異常検出手段と;前記第1の電源
回路からの直流電源電圧が一端に導かれる前記複数の報
知ランプと;前記複数の異常検出手段が異常を検出した
場合は、それぞれ前記複数の報知ランプをオン状態にす
ることにより、前記電源回路から制御回路に供給される
電力を低下させ前記インバータの出力を低減もしくは停
止する出力低減保持手段と;所定の操作により、システ
ムオフ動作を行い、前記電源回路から制御回路に供給さ
れる電力を低下させ前記インバータの出力を低減もしく
は停止するとともに、出力低減保持手段に対して前記複
数の報知ランプをオン状態のラッチを解除させるシステ
ムオフ回路と;前記複数の放電灯の装着を検出する装着
検出手段を有し、この装着検出手段が放電灯が未装着で
あることを検出した場合において、前記複数の異常検出
手段の全てが異常を検出しなかった場合は、前記システ
ムオフ回路にシステムオフ動作を行わせ、前記複数の異
常検出手段の内少なくとも一つが異常を検出した場合
は、前記システムオフ回路によるシステムオフ動作を停
止させる装着検出制御回路と;を具備したことを特徴と
する。
According to a tenth aspect of the present invention, a rectifying device for rectifying the voltage of an AC power source; and a rectifying voltage from the rectifying device is converted into an AC voltage having a frequency higher than the output frequency of the rectifying device by using a switching device. An inverter; a power supply circuit that creates and outputs the DC power supply voltage; a control circuit that operates by the DC power supply voltage from the power supply circuit to control the output of the inverter; and a plurality of drives driven by the output of the inverter A discharge lamp; a plurality of abnormality detecting means for detecting an abnormality of each of the plurality of discharge lamps; a plurality of notification lamps to which a DC power supply voltage from the first power supply circuit is introduced at one end; a plurality of abnormality detections If the means detects an abnormality, the power supplied from the power supply circuit to the control circuit is reduced by turning on the plurality of notification lamps. Output reduction holding means for reducing or stopping the output of the inverter; performing a system-off operation by a predetermined operation to reduce the power supplied from the power supply circuit to the control circuit to reduce or stop the output of the inverter; A system-off circuit for releasing the latching of the plurality of notification lamps in the on state to the output reduction and holding means; and a mounting detection means for detecting mounting of the plurality of discharge lamps. In a case where it is detected that the plurality of abnormality detecting means are not attached, when all of the plurality of abnormality detecting means do not detect an abnormality, the system off circuit is caused to perform a system off operation, and at least one of the plurality of abnormality detecting means is used. A mounting detection control circuit for stopping the system-off operation by the system-off circuit when one detects an abnormality; Characterized in that was.

【0047】請求項12記載の発明は、請求項1〜7の
いずれか1つに記載の電源装置と;前記電源装置の出力
により付勢される放電灯と;を具備していることを特徴
とする。
According to a twelfth aspect of the present invention, there is provided the power supply device according to any one of the first to seventh aspects; and a discharge lamp that is energized by the output of the power supply device. And

【0048】請求項12記載の発明は、請求項11記載
の放電灯点灯装置において、前記放電灯はフィラメント
端子間に並列にインピーダンス素子を備えたことを特徴
とする。
According to a twelfth aspect of the present invention, in the discharge lamp lighting device according to the eleventh aspect, the discharge lamp is provided with an impedance element in parallel between the filament terminals.

【0049】請求項13記載の発明は、照明装置本体
と;請求項8〜12のいずれか1つに記載の放電灯点灯
装置と;を具備していることを特徴とする。
The thirteenth aspect of the present invention is characterized by comprising a lighting device main body; and the discharge lamp lighting device according to any one of the eighth to twelfth aspects.

【0050】請求項1記載の発明においては、負荷が装
着された状態で負荷異常の場合は、インバータの出力下
限まで出力を低減保持し、この状態から負荷を外した場
合には、前記の出力低減保持を解除し、かつインバータ
出力を設定された一定値に制御することができる。これ
により、負荷異常を検出した後、負荷を装置から外した
場合に、インバータの無負荷二次電圧を回路部品のばら
つきに対して±10%以内(公的規格)の一定値に抑え
ることができる。
According to the first aspect of the present invention, when the load is attached and the load is abnormal, the output is reduced to the output lower limit of the inverter, and when the load is removed from this state, the above output is output. It is possible to release the reduction hold and control the inverter output to a set constant value. As a result, when the load is removed from the device after detecting a load abnormality, the no-load secondary voltage of the inverter can be suppressed to a fixed value within ± 10% (public standard) with respect to variations in circuit components. it can.

【0051】請求項2記載の発明においては、負荷が装
着された状態で負荷異常の場合、或いは負荷が未装着の
場合は、インバータ出力を設定された一定値に制御する
ことができる。これにより、負荷異常時と負荷未装着時
とで共に、インバータ出力を回路部品のばらつきに対し
て±10%以内(公的規格)に抑えることが可能とな
る。
According to the second aspect of the present invention, the inverter output can be controlled to the set constant value when the load is attached and the load is abnormal or when the load is not attached. As a result, the inverter output can be suppressed to within ± 10% (public standard) with respect to variations in circuit components both when the load is abnormal and when the load is not attached.

【0052】請求項3記載の発明においては、第1の制
御回路は共振系に係わるもので制御レベル変化に対して
周波数が変化してインバータ出力が大きく変化する特性
を有し、第2の制御回路は第1のコンデンサによる平滑
電圧に係わるもので制御レベル変化に対して平滑電圧が
変化してインバータ出力が滑らかに変化する特性を有し
ている。負荷異常の時は、第1の制御回路による制御動
作を停止して出力を下限まで低減する(絞る)設定を行
い、その上で第2の制御回路による安定な出力制御が行
われる。
In the third aspect of the present invention, the first control circuit is related to the resonance system and has a characteristic that the frequency changes and the inverter output greatly changes in response to changes in the control level. The circuit is related to the smoothing voltage by the first capacitor, and has a characteristic that the smoothing voltage changes in response to the control level change and the inverter output changes smoothly. When the load is abnormal, the control operation by the first control circuit is stopped to set (reduce) the output to the lower limit, and then the stable output control is performed by the second control circuit.

【0053】請求項4記載の発明においては、負荷異常
を検出したとき、これをラッチすることができるので、
一度負荷異常を発生したら、負荷異常検出信号を出力し
続けるので、第1の制御回路による制御動作を停止して
出力を下限まで低減し続ける一方、第2の制御回路によ
る安定な出力設定を行うことができる。
In the invention of claim 4, when the load abnormality is detected, it can be latched.
Once a load abnormality occurs, the load abnormality detection signal is continuously output, so the control operation by the first control circuit is stopped and the output is continuously reduced to the lower limit, while the stable output setting is performed by the second control circuit. be able to.

【0054】請求項5記載の発明においては、負荷異常
を検出してこれラッチすることができると共に、この状
態で負荷を取り外した時これを検出して、ラッチを解除
し、同時に負荷未装着検出信号に基づいて、第1の制御
回路による制御動作を停止して出力を下限まで低減する
(絞る)設定を維持でき、第2の制御回路による安定な
出力制御が行われる。
According to the fifth aspect of the present invention, a load abnormality can be detected and latched, and when the load is removed in this state, this is detected, the latch is released, and at the same time the load non-attachment detection is performed. Based on the signal, it is possible to maintain the setting of stopping (controlling) the output to the lower limit by stopping the control operation by the first control circuit, and stable output control by the second control circuit is performed.

【0055】請求項6記載の発明においては、第2の制
御回路にインバータ出力を調整する手段例えば抵抗ボリ
ュームを設けたので、無負荷時のインバータ出力を所望
の一定値に制御することができる。
According to the sixth aspect of the present invention, the second control circuit is provided with a means for adjusting the inverter output, for example, a resistor volume, so that the inverter output can be controlled to a desired constant value under no load.

【0056】請求項7記載の発明においては、負荷異常
検出信号を用いて第2の制御回路内の抵抗値などを切り
換えてやることにより、第2の制御回路から出力され
る、第2のスイッチング装置の制御レベルを一段シフト
して、インバータ出力を一段階低くなるよう制御するこ
とができる。これにより、負荷異常検出時のインバータ
出力をより低い値に設定することが可能となる。
According to the seventh aspect of the invention, the second switching circuit outputs the second switching circuit by switching the resistance value and the like in the second control circuit using the load abnormality detection signal. The control level of the device can be shifted by one step to control the inverter output by one step. This makes it possible to set the inverter output at the time of load abnormality detection to a lower value.

【0057】請求項8記載の発明においては、出力低減
保持手段が、前記複数の異常検出手段が異常を検出した
場合は、それぞれ前記複数の報知ランプをオン状態にす
ることにより、前記第1の電源回路から制御回路に供給
される電力を低下させ前記インバータの出力を低減もし
くは停止するので、放電灯異常時のインバータ出力低減
保持が行えるとともに、第1の電源回路が、前記インバ
ータよりも前記と交流電源側に設けられ、前記インバー
タに供給されるより前段の出力より電源電圧を作成して
前記複数の報知ランプの一端に導くので、インバータが
完全に停止した場合にも報知ランプの点灯を維持でき
る。
In the eighth aspect of the present invention, when the output reduction holding means detects an abnormality in the plurality of abnormality detecting means, the plurality of notification lamps are turned on, whereby the first reduction lamp is turned on. Since the power supplied from the power supply circuit to the control circuit is reduced and the output of the inverter is reduced or stopped, the inverter output can be reduced and maintained when the discharge lamp is abnormal, and the first power supply circuit is more effective than the inverter. It is provided on the AC power supply side, and the power supply voltage is created from the output of the previous stage supplied to the inverter and guided to one end of the plurality of notification lamps, so the notification lamps are kept lit even when the inverter is completely stopped. it can.

【0058】請求項9記載の発明においては、出力低減
保持手段が、前記複数の異常検出手段が異常を検出した
場合は、それぞれ前記複数の報知ランプをオン状態にす
ることにより、前記電源回路から制御回路に供給される
電力を低下させ前記インバータの出力を低減もしくは停
止するので、放電灯異常時のインバータ出力低減保持が
行えるとともに、システムオフ回路が、所定の操作によ
り、出力低減保持手段に対して前記複数の報知ランプを
オン状態のラッチを解除させるので、簡単な回路構成
で、電源オフやリモコンの操作により報知ランプをオン
状態のラッチを解除できる。
In the ninth aspect of the present invention, when the output reduction holding means detects an abnormality in the plurality of abnormality detecting means, the plurality of notification lamps are turned on so that the power supply circuit is turned off. Since the power supplied to the control circuit is reduced and the output of the inverter is reduced or stopped, the inverter output can be reduced and held when the discharge lamp is abnormal, and the system-off circuit causes the output reduction holding means to perform a predetermined operation. Since the latches for turning on the plurality of notification lamps are released, the latches for turning on the notification lamps can be released with a simple circuit configuration by turning the power off or operating the remote controller.

【0059】請求項10記載の発明においては、出力低
減保持手段が、前記複数の異常検出手段が異常を検出し
た場合は、それぞれ前記複数の報知ランプをオン状態に
することにより、前記電源回路から制御回路に供給され
る電力を低下させ前記インバータの出力を低減もしくは
停止するので、放電灯異常時のインバータ出力低減保持
が行えるとともに、放電灯が未装着の場合において、複
数の異常検出手段の内少なくとも一つが異常を検出した
場合は、システムオフ回路によるシステムオフ動作を停
止せるので、放電灯の寿末時に放電灯を交換する場合に
報知ランプを誤って消すのを防止できる。
According to the tenth aspect of the invention, when the output reduction holding means detects an abnormality in the plurality of abnormality detecting means, the plurality of notification lamps are turned on so that the power supply circuit is turned off. Since the power supplied to the control circuit is reduced and the output of the inverter is reduced or stopped, the inverter output can be reduced and maintained when the discharge lamp is abnormal, and when the discharge lamp is not installed, a plurality of abnormality detection means can be used. When at least one detects an abnormality, the system-off operation by the system-off circuit is stopped, so that the notification lamp can be prevented from being erroneously turned off when the discharge lamp is replaced at the end of its life.

【0060】請求項11記載の放電灯点灯装置において
は、請求項1〜7のいずれか1つに記載の電源装置の負
荷として放電灯を用いたため、放電灯異常時には放電灯
出力を極力低減でき、また放電灯脱却時には無負荷出力
を一定値に低減することができる。無負荷時、インバー
タ出力を回路部品のばらつきに対して±10%以内(公
的規格)に抑えることができる。
In the discharge lamp lighting device according to claim 11, since the discharge lamp is used as the load of the power supply device according to any one of claims 1 to 7, when the discharge lamp is abnormal, the discharge lamp output can be reduced as much as possible. Moreover, the no-load output can be reduced to a constant value when the discharge lamp is removed. When no load is applied, the inverter output can be suppressed within ± 10% (public standard) with respect to variations in circuit components.

【0061】請求項12記載の放電灯点灯装置において
は、放電灯のフィラメント端子間に並列にインピーダン
ス素子を設けたので、ランプ取り外しの際に過大な出力
電圧を生じることがない。また、フィラメント破損時に
おける発熱によるランプ破壊の危険性を避けることがで
きる。
In the discharge lamp lighting device according to the twelfth aspect, since the impedance element is provided in parallel between the filament terminals of the discharge lamp, an excessive output voltage is not generated when the lamp is removed. Further, it is possible to avoid the risk of lamp destruction due to heat generation when the filament is broken.

【0062】請求項13記載の照明装置においては、請
求項8〜12のいずれか1つに記載の放電灯点灯装置を
照明装置本体に設けたため、放電灯異常時には放電灯出
力を極力低減でき、また放電灯脱却時には無負荷出力を
一定値に低減することができる照明装置を実現できる。
無負荷時、インバータ出力を回路部品のばらつきに対し
て±10%以内(公的規格)に抑えることができる。
In the illumination device according to claim 13, since the discharge lamp lighting device according to any one of claims 8 to 12 is provided in the illumination device main body, the discharge lamp output can be reduced as much as possible when the discharge lamp is abnormal. Further, it is possible to realize a lighting device capable of reducing the no-load output to a constant value when the discharge lamp is removed.
When no load is applied, the inverter output can be suppressed within ± 10% (public standard) with respect to variations in circuit components.

【0063】[0063]

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0064】図1は本発明の第1の実施の形態の電源装
置を示すものである。ここでは、負荷として放電灯を用
いた放電灯点灯装置を示している。図41と同一機能部
分には同一符号を付して説明する。
FIG. 1 shows a power supply device according to a first embodiment of the present invention. Here, a discharge lamp lighting device using a discharge lamp as a load is shown. 41, the same function parts as those in FIG.

【0065】図1において、符号1は、例えば商用周波
数の交流電源である。当該電源装置は、この交流電源1
には、電源スイッチSWを介して整流装置2としての全
波整流器が接続されている。この整流装置2は、例えば
高速スイッチング性のダイオードから形成されている。
また、整流装置2の出力端間には、一対のスイッチング
装置3,4としての2つのMOS FETが直列的に接
続されている。
In FIG. 1, reference numeral 1 is, for example, an AC power supply of commercial frequency. The power supply device is the AC power supply 1
A full-wave rectifier as the rectifier 2 is connected to the power switch SW. The rectifying device 2 is formed of, for example, a diode having a high-speed switching property.
Two MOS FETs as a pair of switching devices 3 and 4 are connected in series between the output terminals of the rectifying device 2.

【0066】上記スイッチング装置3には、インダクタ
6としてのリーケージ形絶縁トランスの一次巻線6−1
と、ドライブトランス8の一次巻線(制御巻線)8−1
と、第1のコンデンサC1 としての比較的大きな容量の
平滑コンデンサとの直列回路が並列的に接続されてい
る。この第1のコンデンサC1 は、整流装置2の出力周
波数に対して平滑作用を有している。ドライブトランス
8はカレントトランス(可飽和リアクタ)で構成されて
いる。
The switching device 3 includes a primary winding 6-1 of a leakage type insulation transformer as the inductor 6.
And the primary winding (control winding) 8-1 of the drive transformer 8
And a smoothing capacitor having a relatively large capacity as the first capacitor C1 are connected in parallel. The first capacitor C1 has a smoothing effect on the output frequency of the rectifier 2. The drive transformer 8 is composed of a current transformer (saturable reactor).

【0067】そして、この技術手段では、インダクタ6
の両端に出力回路を形成している。すなわちインダクタ
6の二次巻線6−2に出力回路を構成している。この二
次巻線6−2には、例えば、負荷としての放電灯7、例
えば蛍光ランプが接続されている。また、該放電灯7の
フィラメント間には、フィラメント予熱用のコンデンサ
C3 が接続されている。このような例において、インダ
クタ6のリーケージインダクタンスは、放電灯7の限流
インピーダンスとしても作用する。
In this technical means, the inductor 6
The output circuit is formed at both ends of the. That is, the secondary winding 6-2 of the inductor 6 constitutes an output circuit. A discharge lamp 7 as a load, for example, a fluorescent lamp is connected to the secondary winding 6-2. A condenser C3 for preheating the filament is connected between the filaments of the discharge lamp 7. In such an example, the leakage inductance of the inductor 6 also acts as the current limiting impedance of the discharge lamp 7.

【0068】また、上記第2のスイッチング装置4に対
しては、ドライブトランス8の一次巻線(制御巻線)8
−1とインダクタ6を介して第2のコンデンサC2 が並
列的に接続されている。この第2のコンデンサC2 の容
量は上記第1のコンデンサC1 の容量に比べて極端に小
さく、インダクタ6のインダクタンスと共に、上記スイ
ッチング装置3,4のスイッチング周波数において共振
する値に選ばれている。
For the second switching device 4, the primary winding (control winding) 8 of the drive transformer 8 is
The second capacitor C2 is connected in parallel via -1 and the inductor 6. The capacity of the second capacitor C2 is extremely smaller than the capacity of the first capacitor C1 and is selected as a value that resonates at the switching frequency of the switching devices 3 and 4 together with the inductance of the inductor 6.

【0069】上記スイッチング装置3のゲート・ソース
間には、抵抗R1 ,上記ドライブトランス8の二次巻線
(負荷巻線)8−2の直列回路を並列に接続していて、
スイッチング装置3にゲート電流を供給するようになっ
ている。同様に、上記スイッチング装置4のゲート・ソ
ース間には、抵抗R2 ,上記ドライブトランス8の二次
巻線(負荷巻線)8−3の直列回路を並列に接続してい
て、スイッチング装置4にゲート電流を供給するように
なっている。
Between the gate and source of the switching device 3, a series circuit of a resistor R1 and a secondary winding (load winding) 8-2 of the drive transformer 8 is connected in parallel,
A gate current is supplied to the switching device 3. Similarly, a series circuit of a resistor R2 and a secondary winding (load winding) 8-3 of the drive transformer 8 is connected in parallel between the gate and the source of the switching device 4, and the switching device 4 is connected to the series circuit. It is designed to supply gate current.

【0070】上記ドライブトランス8の二次巻線8−
2,8−3はそれぞれ、その一次巻線8−1に流れる電
流に基づいて、各スイッチング装置3,4にゲート電流
を供給するようになっている。
Secondary winding 8- of the drive transformer 8
2, 8-3 respectively supply a gate current to each switching device 3, 4 based on the current flowing through the primary winding 8-1.

【0071】さらに、上記整流装置2の出力端間には、
抵抗R0 とコンデンサC0 を直列接続した時定数回路を
接続し、抵抗R0 とコンデンサC0 の接続点が制御回路
5内のトリガ素子の入力端に接続する構成となってい
る。この構成は、電源スイッチSWの投入時にスイッチ
ング装置4に起動トリガ信号を供給して該スイッチング
装置4をオンさせるための起動手段を構成するものであ
る。制御回路5は、起動時、コンデンサC0 の充電電圧
が所定値に達すると起動トリガ信号を発生してスイッチ
ング装置4のゲートに供給するトリガ回路を備える一
方、放電灯7のランプ電圧或いはランプ電流の異常を検
出した時に、その異常検出信号を受光するフォトカプラ
PC1 の受光部を有し、該異常検出信号に基づいてイン
バータ12を構成する前記スイッチング装置4のスイッ
チング周波数を高くしてインバータ出力を抑えるように
制御する回路手段をも備えている。
Further, between the output terminals of the rectifying device 2,
A resistor R0 and a capacitor C0 are connected in series to form a time constant circuit, and the connection point between the resistor R0 and the capacitor C0 is connected to the input terminal of the trigger element in the control circuit 5. This configuration constitutes a startup means for supplying a startup trigger signal to the switching device 4 to turn on the switching device 4 when the power switch SW is turned on. The control circuit 5 includes a trigger circuit that generates a start trigger signal and supplies the start trigger signal to the gate of the switching device 4 when the charging voltage of the capacitor C0 reaches a predetermined value during start-up, while controlling the lamp voltage or lamp current of the discharge lamp 7. When an abnormality is detected, it has a light receiving portion of a photocoupler PC1 for receiving the abnormality detection signal, and based on the abnormality detection signal, the switching frequency of the switching device 4 constituting the inverter 12 is increased to suppress the inverter output. It also has circuit means for controlling.

【0072】また、放電灯7に対して並列的にVL 検出
回路9が接続され、放電灯7に対して直列的にIL 検出
回路10が接続されている。VL 検出回路9は、放電灯
7が寿命末期になると放電灯7内を電流が一方向にのみ
流れる現象(半波電流という)を生じた時や、或いは放
電灯7が無い時などに、ランプ電圧が所定値を越えたこ
とを検出するための回路である。IL 検出回路10は、
直流検出回路で構成され、放電灯7が寿命末期になって
直流化する(半波電流になる)とこれを検出するもので
ある。
Further, the VL detection circuit 9 is connected in parallel to the discharge lamp 7, and the IL detection circuit 10 is connected in series to the discharge lamp 7. The VL detection circuit 9 detects a phenomenon that a current flows in the discharge lamp 7 in only one direction at the end of its life (a half-wave current), or when the discharge lamp 7 is not present. It is a circuit for detecting that the voltage exceeds a predetermined value. The IL detection circuit 10 is
It is composed of a DC detection circuit, and detects when the discharge lamp 7 becomes DC (half-wave current) at the end of its life.

【0073】さらに、前記VL 検出回路9や前記IL 検
出回路10で異常検出信号(寿命末期の検出信号)が得
られると、該検出信号をラッチ保持手段11Aに供給す
るようになっている。ラッチ保持手段11Aは、インバ
ータ12が動作している限りは、前記検出信号に基づい
て異常検出状態を保持し続け、その保持電流によってフ
ォトカプラPC1 の発光部から光信号を発生する一方、
後述のフィラメント装着手段12がフィラメント無し即
ち放電灯7が無いことを検出したときは該検出信号によ
って前記保持電流をオフにしてラッチ解除し同時に制御
回路5を制御してインバータ出力を一定とするように制
御を行うもので、放電灯7有りの寿命末期においてはラ
ッチ保持手段11Aからの異常検出の光信号は前記制御
回路5内に設けてあるフォトカプラPC1 の受光部にて
受光され、これによってインバータのスイッチング周波
数を高くしてインバータ出力を低いレベルに抑えること
ができる一方、この状態から放電灯7を抜いたときはフ
ィラメント無しの検出信号によって前記保持電流をオフ
にしてラッチ解除し同時に制御回路5を制御してインバ
ータ出力を一定とするように制御を行うようになってい
る。なお、ラッチ保持手段11は、インダクタ6の二次
側に限らず、一次側に配設してもよい。
Further, when the VL detection circuit 9 or the IL detection circuit 10 obtains an abnormality detection signal (end-of-life detection signal), the detection signal is supplied to the latch holding means 11A. As long as the inverter 12 is operating, the latch holding means 11A continues to hold the abnormality detection state based on the detection signal, and the holding current causes the light emitting portion of the photocoupler PC1 to generate an optical signal.
When the filament mounting means 12, which will be described later, detects that there is no filament, that is, there is no discharge lamp 7, the holding current is turned off by the detection signal to release the latch, and at the same time, the control circuit 5 is controlled to make the inverter output constant. At the end of the life of the discharge lamp 7, the optical signal for detecting the abnormality from the latch holding means 11A is received by the light receiving portion of the photocoupler PC1 provided in the control circuit 5, and by this, The switching frequency of the inverter can be increased to suppress the output of the inverter to a low level. On the other hand, when the discharge lamp 7 is pulled out from this state, the holding current is turned off by the detection signal of no filament to release the latch and the control circuit is simultaneously released. 5 is controlled so that the inverter output is kept constant. The latch holding means 11 is not limited to the secondary side of the inductor 6 and may be provided on the primary side.

【0074】また、放電灯7の両端の各フィラメント7
−1,7−2にそれぞれに、インピーダンス素子として
のコンデンサC4 ,C5 を並列接続できるよう、フィラ
メント7−1,7−2の各電極が装着する端子a,b、
端子c,dにそれぞれ並列にコンデンサC4 ,C5 を接
続した構成とすることにより、放電灯7を点灯装置から
抜いた時にインダクタ6の二次巻線6−2の両端に過大
な電圧が出過ぎないようにして、安全性の高い構成とし
ている。
Further, each filament 7 at both ends of the discharge lamp 7
Terminals a and b to which the electrodes of the filaments 7-1 and 7-2 are attached so that capacitors C4 and C5 as impedance elements can be connected in parallel to -1, 7-2, respectively.
With the configuration in which the capacitors C4 and C5 are connected in parallel to the terminals c and d, respectively, when the discharge lamp 7 is removed from the lighting device, an excessive voltage does not appear at both ends of the secondary winding 6-2 of the inductor 6. In this way, a highly safe configuration is provided.

【0075】さらに、本実施の形態では、放電灯7の両
端にあるフィラメント7−1,7−2の電極端子a,
b、端子c,dのうちの一方の端子c,d(又は端子
a,b)に並列にフィラメント装着手段13を接続し、
フィラメント装着手段13がフィラメント有りを検出し
たときの検出信号を前記ラッチ保持手段11Aに供給す
る構成としている。前記ラッチ保持手段11Aは、フィ
ラメント有りの検出信号を受け取ると、前述のラッチ解
除及び出力一定制御を行うようになっている。
Furthermore, in the present embodiment, the electrode terminals a of the filaments 7-1 and 7-2 at both ends of the discharge lamp 7 are
b, the filament mounting means 13 is connected in parallel to one of the terminals c and d (or the terminals a and b) of the terminals c and d,
The detection signal when the filament mounting means 13 detects the presence of the filament is supplied to the latch holding means 11A. When the latch holding means 11A receives the filament detection signal, the latch holding means 11A performs the above-mentioned latch release and constant output control.

【0076】次に、以上のように構成された放電灯点灯
装置の動作を説明する。
Next, the operation of the discharge lamp lighting device configured as described above will be described.

【0077】電源スイッチSWの投入時は、整流装置2
の出力電圧が抵抗R0 を通してコンデンサC0 を充電
し、その充電電圧が所定値を越えると、制御回路5は起
動トリガ信号を発生してスイッチング装置4のゲートに
供給し、スイッチング装置4がオンする。スイッチング
装置4がオンすることで、整流装置2の正極出力端→コ
ンデンサC1 →インダクタ6の一次巻線6−1→ドライ
ブトランス8の一次巻線8−1→スイッチング装置4の
ドレイン・ソース→整流装置2の負極出力端、のように
電流が流れる。これによって、インダクタ6の二次巻線
6−1に直列接続したドライブトランス8の一次巻線8
−1に電流が流れ、ドライブトランス6の二次巻線6−
2,6−3に互いに逆極性の電流が流れて、スイッチン
グ装置3,4が交互にオンオフし、自励発振に至る。
When the power switch SW is turned on, the rectifying device 2
The output voltage of 1 charges the capacitor C0 through the resistor R0, and when the charged voltage exceeds a predetermined value, the control circuit 5 generates a start trigger signal and supplies it to the gate of the switching device 4, and the switching device 4 is turned on. When the switching device 4 is turned on, the positive output terminal of the rectifying device 2 → the capacitor C 1 → the primary winding 6-1 of the inductor 6 → the primary winding 8-1 of the drive transformer 8 → the drain / source of the switching device 4 → rectification The current flows like the negative output of the device 2. As a result, the primary winding 8 of the drive transformer 8 connected in series with the secondary winding 6-1 of the inductor 6
-1 causes a current to flow, and the secondary winding 6 of the drive transformer 6-
Currents having polarities opposite to each other flow in 2 and 6-3, the switching devices 3 and 4 are alternately turned on and off, and self-oscillation is reached.

【0078】そして、インダクタ6の一次巻線6−1に
高周波電流(数十kHz 程度)が流れ、その二次巻線6−
2に接続された放電灯7が高周波点灯される。
A high-frequency current (several tens of kHz) flows through the primary winding 6-1 of the inductor 6, and the secondary winding 6-
The discharge lamp 7 connected to 2 is lit at high frequency.

【0079】図2に、寿命末期となったときの放電灯7
のランプ電圧VL の経時変化を示している。
FIG. 2 shows the discharge lamp 7 at the end of its life.
3 shows the change over time of the lamp voltage VL.

【0080】放電灯7か寿命末期になって半波電流が流
れるか或いは不点灯になると、図2(a) に示すようにラ
ンプ電圧VL が上昇し、この状態が一定期間続くとIL
検出回路10或いはVL 検出回路9に設定されているし
きい値Vr にてこのVL 上昇を検出し、その検出信号で
ラッチ保持手段11Aに異常を検出したことを示す保持
電流を流し続け、該電流によってフォトカプラPC1 を
光らせることにより、制御回路5がインバータ12のス
イッチング周波数を高くしてインバータ出力電圧即ちイ
ンダクタ6の二次巻線6−2の両端電圧を絞るように制
御する。これによって、放電灯7両端のランプ電圧VL
は図2(b) に示すように正常点灯時に近い低いレベルの
電圧V1 に絞られる。この低い電圧V1 は、インバータ
出力の下限電圧か或いはこれに近い電圧である。このと
き、放電灯7に流れる電流は、ランプ電圧VL が下限に
近いレベルに制御されていることに起因して非常に少な
くなり、しかも半波放電状態にあることもあり、放電灯
7の明るさは、非常に暗くなる。この状態で、ユーザが
放電灯7を抜き取ると、フィラメント装着検出手段12
がこれを検出し、ラッチ保持手段11Aに伝え、これに
よりラッチ保持手段11Aはラッチ解除及びインバータ
出力電圧を一定とするように制御する。即ちランプ電圧
VL を、図2(c) に示すような一定値V2 となるように
制御する。その後、正常な放電灯7を装着すると、フィ
ラメント装着手段13はラッチ保持手段11Aにフィラ
メント装着を伝え、ラッチ解除は維持したまま、出力一
定制御を解除する。これにより、抵抗R0 及びコンデン
サC0 の時定数回路と制御回路5内のトリガ回路が起動
して、制御回路5から始動電圧がスイッチング装置4,
3に振り込まれ、スイッチング装置3,4は自励発振を
開始して、図2(d) に示すようにインダクタ6の二次巻
線6−2の出力電圧即ちランプ電圧VL は瞬時に上昇
し、放電灯7が正常点灯する。点灯後は、図2(e) に示
すように正常なランプ電圧V3 で高周波点灯する。
When the discharge lamp 7 reaches the end of its life and a half-wave current flows or becomes unlit, the lamp voltage VL rises as shown in FIG. 2 (a), and if this state continues for a certain period, IL
This rise in VL is detected by the threshold value Vr set in the detection circuit 10 or the VL detection circuit 9, and a holding current indicating that an abnormality has been detected is continuously supplied to the latch holding means 11A by the detection signal, and the current is kept. By illuminating the photocoupler PC1 by the control circuit 5, the control circuit 5 controls the switching frequency of the inverter 12 to be high so that the inverter output voltage, that is, the voltage across the secondary winding 6-2 of the inductor 6 is reduced. As a result, the lamp voltage VL across the discharge lamp 7
Is narrowed down to a low level voltage V1 which is close to that during normal lighting, as shown in FIG. 2 (b). This low voltage V1 is at or near the lower limit voltage of the inverter output. At this time, the current flowing through the discharge lamp 7 is extremely small due to the lamp voltage VL being controlled to a level close to the lower limit, and may be in a half-wave discharge state. It gets very dark. In this state, when the user pulls out the discharge lamp 7, the filament attachment detecting means 12
Detects this and transmits it to the latch holding means 11A, whereby the latch holding means 11A controls the latch release and the inverter output voltage to be constant. That is, the lamp voltage VL is controlled so as to have a constant value V2 as shown in FIG. After that, when the normal discharge lamp 7 is mounted, the filament mounting means 13 informs the latch holding means 11A of the filament mounting, and releases the constant output control while maintaining the latch release. As a result, the time constant circuit of the resistor R0 and the capacitor C0 and the trigger circuit in the control circuit 5 are activated, and the starting voltage from the control circuit 5 is the switching device 4,
2, the switching devices 3 and 4 start self-excited oscillation, and the output voltage of the secondary winding 6-2 of the inductor 6, that is, the lamp voltage VL instantly rises as shown in FIG. 2 (d). , The discharge lamp 7 is normally turned on. After lighting, high-frequency lighting is performed at a normal lamp voltage V3 as shown in FIG. 2 (e).

【0081】図3に、図1の電源装置の具体的な回路例
を示す。図1と図3で同じ符号の箇所は同じ回路又は素
子を示す。図中、インバータ12の上段に位置するスイ
ッチング装置3,抵抗R1 ,ドライブ二次巻線8−2,
及びコンデンサC1 をハイサイド(以下H側という)、
下段に位置するスイッチング装置4,抵抗R2 ,ドライ
ブ二次巻線8−3,及びコンデンサC2 をローサイド
(以下L側という)と呼ぶことにする。
FIG. 3 shows a specific circuit example of the power supply device shown in FIG. 1 and 3 indicate the same circuit or element. In the figure, the switching device 3, the resistor R1, the drive secondary winding 8-2, which is located in the upper stage of the inverter 12,
And the capacitor C1 on the high side (hereinafter referred to as the H side),
The switching device 4, the resistor R2, the drive secondary winding 8-3, and the capacitor C2 located in the lower stage are called the low side (hereinafter referred to as the L side).

【0082】整流装置2の出力端間には、抵抗R0 とコ
ンデンサC0 の直列回路から成る時定数回路があり、コ
ンデンサC0 の両端にはPNPトランジスタQ1 とコン
デンサC6 の直列回路が接続され、トランジスタQ1 の
ベースと整流装置2の負極出力端との間には、ツェナー
ダイオードZD3 が接続されている。従って、起動時又
は寿命末期時などの、整流装置2の出力端間の電圧が高
いときは、コンデンサC0 の充電電圧も高くなり、ツェ
ナーダイオードZD3 のツェナー電圧を越えると、トラ
ンジスタQ1 がオンしてツェナー電圧で決まる電圧がコ
ンデンサC6 の両端に出力されることになる。この出力
電圧Vccは、起動時又は寿命末期時などに制御回路5を
制御する制御電圧として作用する。
Between the output terminals of the rectifying device 2 is a time constant circuit consisting of a series circuit of a resistor R0 and a capacitor C0. A series circuit of a PNP transistor Q1 and a capacitor C6 is connected to both ends of the capacitor C0, and a transistor Q1 is connected. A Zener diode ZD3 is connected between the base and the negative output terminal of the rectifier 2. Therefore, when the voltage between the output terminals of the rectifying device 2 is high at the time of start-up or at the end of life, the charging voltage of the capacitor C0 also becomes high, and when the Zener voltage of the Zener diode ZD3 is exceeded, the transistor Q1 turns on. The voltage determined by the Zener voltage is output across the capacitor C6. This output voltage Vcc acts as a control voltage for controlling the control circuit 5 at the time of startup or the end of life.

【0083】制御電源14の出力用コンデンサC6 の両
端には、安全回路5Aを構成するフォトカプラPC1 の
フォトトランジスタのコレクタ・エミッタが並列に接続
するとともに、抵抗R3 ,摺動端子付き抵抗ボリューム
VR,及び抵抗R4 の直列回路が並列に接続している。
ボリュームVRの摺動端子に得られる電圧は、可変抵抗
として用いられるMOS FET15のゲートに供給さ
れるようになっており、ボリュームVRの摺動端子と整
流装置2の負極出力端との間には、ゲート電圧供給用の
コンデンサC7 が接続されている。MOS FET15
のドレインは抵抗R5 を介してダイオードD1 のカソー
ドに接続し、ダイオードD1 のアノードは抵抗R2 を介
してスイッチング装置4を構成するMOS FETのゲ
ートに接続している。抵抗R3 ,摺動端子付き抵抗ボリ
ュームVR,抵抗R4 ,コンデンサC7 ,MOS FE
T15,抵抗R5 ,及びダイオードD1 は、L側制御回
路5Lを構成している。
The collector / emitter of the phototransistor of the photocoupler PC1 forming the safety circuit 5A is connected in parallel to both ends of the output capacitor C6 of the control power supply 14, and the resistor R3 and the resistor volume VR with a sliding terminal, And a series circuit of a resistor R4 is connected in parallel.
The voltage obtained at the sliding terminal of the volume VR is supplied to the gate of the MOS FET 15 used as a variable resistor, and between the sliding terminal of the volume VR and the negative output terminal of the rectifier 2. , And a capacitor C7 for supplying the gate voltage is connected. MOS FET15
Is connected to the cathode of the diode D1 via the resistor R5, and the anode of the diode D1 is connected to the gate of the MOS FET constituting the switching device 4 via the resistor R2. Resistor R3, resistor potentiometer VR with sliding terminal, resistor R4, capacitor C7, MOS FE
T15, the resistor R5, and the diode D1 form an L-side control circuit 5L.

【0084】さらに、制御電源14の出力用コンデンサ
C6 の電圧Vccは、抵抗R7 を介してスイッチ用トラン
ジスタQ0 のベースに供給されるようになっている。ト
ランジスタQ0 のコレクタは整流装置2の負極出力端に
接続し、トランジスタQ0 のエミッタは抵抗R6 を介し
てダイオードD2 のアノードに接続し、ダイオードD2
のカソードは抵抗R2 を介してスイッチング装置4を構
成するMOS FETのゲートに接続している。抵抗R
6 ,抵抗R7 ,トランジスタQ0 ,及びダイオードD2
は、H側制御回路5Hを構成している。
Further, the voltage Vcc of the output capacitor C6 of the control power supply 14 is supplied to the base of the switching transistor Q0 via the resistor R7. The collector of the transistor Q0 is connected to the negative output terminal of the rectifier 2, the emitter of the transistor Q0 is connected to the anode of the diode D2 via the resistor R6, and the diode D2 is connected.
The cathode of is connected to the gate of a MOS FET that constitutes the switching device 4 via a resistor R2. Resistance R
6, resistor R7, transistor Q0, and diode D2
Constitute an H-side control circuit 5H.

【0085】以上で述べたL側制御回路5Lは、ドライ
ブトランス8の二次巻線8−3のゲート側の電位が正極
性であるときは、ダイオードD1 が導通して抵抗R5 と
MOS FET15のドレイン・ソース間による抵抗と
が直列に接続されることになる。また、H側制御回路5
Hは、ドライブトランス8の二次巻線8−3のゲート側
の電位が負極性である時(換言すれば、ドライブトラン
ス8の二次巻線8−2のゲート側の電位が正極性である
時)は、ダイオードD2 が導通して抵抗R6 が接続され
ることになる。
In the L-side control circuit 5L described above, when the potential on the gate side of the secondary winding 8-3 of the drive transformer 8 is positive, the diode D1 is turned on and the resistor R5 and the MOS FET 15 are turned on. The resistance between the drain and the source will be connected in series. In addition, the H side control circuit 5
H is when the potential on the gate side of the secondary winding 8-3 of the drive transformer 8 is negative (in other words, the potential on the gate side of the secondary winding 8-2 of the drive transformer 8 is positive. At some point, diode D2 will conduct and resistor R6 will be connected.

【0086】安全回路5A,L側制御回路5L,及びH
側制御回路5Hで構成される制御回路5においては、寿
命末期時などにランプ電圧VL が上がってフォトカプラ
PC1 の発光部が光かると、フォトカプラPC1 の受光
部即ち安全回路5Aが短絡し、L側制御回路5LのMO
S FET15がオフし、H側制御回路5Hのトランジ
スタQ0 がオフする。即ち、ランプ電圧VL 上昇時は、
制御回路5L,5Hがともにオフし、このときはインバ
ータ12の出力電圧はほぼ下限まで低減される(絞られ
る)。一方、正常な放電灯の場合は、電源スイッチSW
の投入時、制御電源14からツェナーダイオードZD3
で決まる電圧Vccが制御回路5に供給され、この電圧に
よってH側制御回路5Hのスイッチ用トランジスタQ0
がオンするとともに、L側制御回路5LのMOS FE
T15による可変抵抗値が小さく設定される。この始動
時は、H側制御回路5Hは抵抗R5 とMOS FET1
5による抵抗回路となり、L側制御回路5Lは抵抗R6
による抵抗回路となり、インバータ12の出力電圧は上
昇して、インダクタ6の二次側電圧が上昇して放電灯7
を点灯するに至る。
Safety circuit 5A, L-side control circuit 5L, and H
In the control circuit 5 composed of the side control circuit 5H, when the lamp voltage VL rises at the end of the life and the light emitting portion of the photocoupler PC1 is illuminated, the light receiving portion of the photocoupler PC1, that is, the safety circuit 5A is short-circuited. MO of L side control circuit 5L
The SFET 15 turns off, and the transistor Q0 of the H-side control circuit 5H turns off. That is, when the lamp voltage VL rises,
Both the control circuits 5L and 5H are turned off, and at this time, the output voltage of the inverter 12 is reduced (throttled) to almost the lower limit. On the other hand, in the case of a normal discharge lamp, the power switch SW
When the power is turned on, the Zener diode ZD3 from the control power supply 14
Is supplied to the control circuit 5, and this voltage causes the switching transistor Q0 of the H-side control circuit 5H.
Is turned on and the MOS FE of the L side control circuit 5L is
The variable resistance value due to T15 is set small. At this start, the H-side control circuit 5H controls the resistance R5 and the MOS FET1.
5 becomes a resistance circuit, and the L side control circuit 5L has a resistance R6.
The output voltage of the inverter 12 rises, the secondary side voltage of the inductor 6 rises, and the discharge lamp 7
To turn on.

【0087】インダクタ6の二次巻線6−2の両端に
は、コンデンサC9 ,C10,抵抗R9の直列回路を並列
接続し、コンデンサC9 ,C10の接続点と、コンデンサ
C10と抵抗R9 の接続点との間には、コンデンサC9 ,
C10,抵抗R9 の直列回路によってランプ電圧VL を分
圧した電圧が導出される。なお、抵抗R9 は小さい抵抗
値である。この電圧は次に説明するVL 検出回路9に供
給される。VL 検出回路9では、コンデンサC9 ,C1
0,抵抗R9 の直列回路によってランプ電圧VL を分圧
した電圧が、クランプ用ダイオードD4 ,整流D5 ,平
滑コンデンサC11及び出力用抵抗R10で構成される整流
・平滑回路で直流化された後、抵抗R11を通してPUT
(プログラマブル・ユニジャンクション・トランジス
タ)のアノードに供給される一方、抵抗R11及びR12を
通してツェナーダイオードZD1 のカソードと前記PU
Tのゲートに共に供給されている。ツェナーダイオード
ZD1 とフォトカプラPC1 の発光ダイオードは、安全
回路保持手段を構成している。ツェナーダイオードZD
1 のツェナー電圧は、VL 検出のしきい値を決めている
ものである。ツェナーダイオードZD1 のアノードは、
前記コンデンサC10と前記抵抗R9 の接続点に接続し、
PUTのカソードはフォトカプラPC1 の発光部である
発光ダイオードのアノードに接続し、発光ダイオードの
カソードは前記コンデンサC10と前記抵抗R9 の接続点
に接続している。従って、寿命末期等において放電灯7
のランプ電圧VL が上昇したとき、平滑コンデンサC11
に得られる平滑電圧がツェナーダイオードZD1 のツェ
ナー電圧を上回ったときにツェナーダイオードZD1 が
導通してPUTのゲートをZD1 のツェナー電圧に設定
し、PUTのアノードとゲート間に電位差を生じてPU
TがオンしかつフォトカプラPC1 の発光ダイオードも
オンする。PUTは一旦オンすると保持電流を流し続け
ることにより、ランプ電圧が異常検出状態にあることを
ラッチすることになる。PUTがラッチ動作を行ってい
る間は、その保持電流によってフォトカプラPC1 は光
り続ける。
A series circuit of capacitors C9 and C10 and a resistor R9 is connected in parallel to both ends of the secondary winding 6-2 of the inductor 6, and a connection point between the capacitors C9 and C10 and a connection point between the capacitor C10 and the resistor R9. Between the capacitor C9,
A voltage obtained by dividing the lamp voltage VL is derived by the series circuit of C10 and resistor R9. The resistance R9 has a small resistance value. This voltage is supplied to the VL detection circuit 9 described below. In the VL detection circuit 9, capacitors C9 and C1
A voltage obtained by dividing the lamp voltage VL by a series circuit of 0 and a resistor R9 is converted into a direct current by a rectifying / smoothing circuit composed of a clamping diode D4, a rectifying D5, a smoothing capacitor C11 and an output resistor R10, and then the resistance is changed. PUT through R11
While being supplied to the anode of (programmable unijunction transistor), the cathode of the Zener diode ZD1 and the PU are connected through resistors R11 and R12.
It is supplied to the gate of T together. The Zener diode ZD1 and the light emitting diode of the photocoupler PC1 form a safety circuit holding means. Zener diode ZD
The Zener voltage of 1 determines the threshold value for VL detection. The anode of the Zener diode ZD1 is
Connected to the connection point of the capacitor C10 and the resistor R9,
The cathode of the PUT is connected to the anode of the light emitting diode which is the light emitting portion of the photocoupler PC1, and the cathode of the light emitting diode is connected to the connection point of the capacitor C10 and the resistor R9. Therefore, at the end of life, the discharge lamp 7
When the lamp voltage VL rises, the smoothing capacitor C11
When the smoothed voltage obtained at the voltage exceeds the Zener voltage of the Zener diode ZD1, the Zener diode ZD1 becomes conductive and the gate of the PUT is set to the Zener voltage of ZD1.
T turns on and the light emitting diode of the photocoupler PC1 also turns on. Once the PUT is turned on, the holding current continues to flow, thereby latching that the lamp voltage is in the abnormal detection state. While the PUT is performing the latch operation, the holding current keeps the photocoupler PC1 shining.

【0088】また、平滑コンデンサC11に得られる電圧
は、フォトカプラPC2 の受光部であるフォトトランジ
スタのコレクタ・エミッタとツェナーダイオードZD2
を介して、前記PUTのカソードとフォトカプラPC1
の発光ダイオードとの接続点に接続している。ツェナー
ダイオードZD2 のツェナー電圧は、ツェナーダイオー
ドZD1 のツェナー電圧よりも低い一定値に設定されて
いる。フォトカプラPC2 のフォトトランジスタは、後
述するフィラメント装着手段13がフィラメント無し
(即ち放電灯無し)を検出したときにフィラメント装着
手段13内のフォトカプラPC2 の発光部である発光ダ
イオードからの光検出信号にて導通する。放電灯7の異
常に基づいてVL が上昇し、PUT及びフォトカプラP
C1 がオンしているときに、放電灯7が抜き取られる
と、フォトカプラPC2 がオンし、ツェナーダイオード
ZD2 も導通して、PC2 及びZD2 を流れる電流の方
がPUTを流れる電流よりも増大し、PUTを流れる保
持電流は少なくなり、PUTはオフする。即ち、PUT
の異常検出のラッチ状態は解除される。これに伴い、フ
ォトカプラPC1 の発光部に流れる電流もオフしようと
し、制御回路5内の安全回路5Aを構成するフォトカプ
ラPC1 の受光部(フォトトランジスタ)のコレクタ・
エミッタ間が開放されて、安全回路動作(即ちインバー
タ出力の低減動作)も解除されようとする。これと同時
にインバータ出力電圧は上昇しようとするが、フォトカ
プラPC2 がオンし、ツェナーダイオードZD2 も導通
しているので、フォトカプラPC1 の発光ダイオードに
はZD2 のツェナー電圧で規定される電流が流れ、制御
回路5内の安全回路5Aが働いて再びインバータ出力を
絞ろうとする。その結果、インバータ出力電圧即ち放電
灯7のランプ電圧VL は、図2(c) で示したようなV2
のレベルで一定となるように制御される。この一定値V
2 は、ツェナーダイオードZD2 のツェナー電圧で決
まる値であり、これにより放電灯7が無いとき(無負荷
時)のランプ電圧VL を±10%以内に抑えることがで
きる。フォトカプラPC2 のフォトトランジスタとツェ
ナーダイオードZD2 は、ラッチ解除及び出力一定制御
手段を構成している。
The voltage obtained at the smoothing capacitor C11 is the collector / emitter of the phototransistor which is the light receiving portion of the photocoupler PC2 and the Zener diode ZD2.
Through the cathode of the PUT and the photocoupler PC1
It is connected to the connection point with the light emitting diode. The Zener voltage of the Zener diode ZD2 is set to a constant value lower than the Zener voltage of the Zener diode ZD1. The phototransistor of the photocoupler PC2 receives the light detection signal from the light emitting diode which is the light emitting portion of the photocoupler PC2 in the filament mounting means 13 when the filament mounting means 13 described later detects no filament (that is, no discharge lamp). And conduct. VL rises due to the abnormality of the discharge lamp 7, and the PUT and the photocoupler P
When the discharge lamp 7 is pulled out while C1 is on, the photocoupler PC2 turns on, the Zener diode ZD2 also conducts, and the current flowing through PC2 and ZD2 increases more than the current flowing through PUT. The holding current flowing through the PUT decreases and the PUT turns off. That is, PUT
The latched state for abnormality detection is released. Along with this, the current flowing in the light emitting portion of the photocoupler PC1 also tries to be turned off, and the collector of the light receiving portion (phototransistor) of the photocoupler PC1 forming the safety circuit 5A in the control circuit 5
The emitters are opened, and the safety circuit operation (that is, the operation of reducing the inverter output) is about to be canceled. At the same time, the inverter output voltage tries to rise, but since the photocoupler PC2 is turned on and the zener diode ZD2 is also conducting, a current defined by the zener voltage of ZD2 flows through the light emitting diode of the photocoupler PC1. The safety circuit 5A in the control circuit 5 works to try to throttle the inverter output again. As a result, the inverter output voltage, that is, the lamp voltage VL of the discharge lamp 7, becomes V2 as shown in FIG. 2 (c).
It is controlled to be constant at the level of. This constant value V
2 is a value determined by the Zener voltage of the Zener diode ZD2, whereby the lamp voltage VL when there is no discharge lamp 7 (when there is no load) can be suppressed within ± 10%. The phototransistor of the photocoupler PC2 and the Zener diode ZD2 constitute a latch release and constant output control means.

【0089】さらに、インダクタ6の二次巻線6−2の
一端はコンデンサC8 を介して放電灯7の一方のフィラ
メント7−2に直列接続しており、放電灯7を点灯する
ための高周波のインバータ出力はこのコンデンサC8 を
通して放電灯7に供給されるようにしてある。そして、
インダクタ6の二次巻線6−2の一端を抵抗R8 を介し
て前記コンデンサC10と抵抗9 との接続点に接続する一
方、インダクタ6の二次巻線6−2の一端をダイオード
D3 を介して前記平滑コンデンサC11の正極出力端(即
ちフォトカプラPC2 のコレクタ)に接続している。ま
た、前記平滑コンデンサC11の正極出力端を、クランプ
用ダイオードD6 を介して放電灯7の一端(端子c)に
接続している。抵抗R8 ,R9 ,及びダイオードD3
は、IL 検出回路10を構成している。このような構成
で、放電灯7が半波放電し、直流化した電流(半波電
流)が、インダクタ6の一端から抵抗R8 と抵抗R9 の
直列回路を経て流れると、インダクタ6の二次巻線6−
2の一端には抵抗R8 ,R9 による直流電圧が発生し、
これがダイオードD3 ,抵抗R11,R12を経てVL 検出
用のツェナーダイオードZD1 に加えられ、VL 検出の
しきい値Vr (即ちZD1 のツェナー電圧)を越える
と、ZD1 が導通してPUTのゲート電圧を決め、PU
Tのアノードとゲート間に電位差を生じると、PUTを
オンにして異常検出を示すラッチ電流を流し、フォトカ
プラPC1 の発光部を光らせ、安全回路5Aであるフォ
トカプラPC1 の受光部をオンにすることにより、制御
回路5はインバータ出力を下限まで絞る制御を行う。こ
のインバータ出力低減制御は、VL 検出回路9の場合と
同様である。
Further, one end of the secondary winding 6-2 of the inductor 6 is connected in series to one filament 7-2 of the discharge lamp 7 via the capacitor C8, and a high frequency wave for lighting the discharge lamp 7 is generated. The output of the inverter is supplied to the discharge lamp 7 through this capacitor C8. And
One end of the secondary winding 6-2 of the inductor 6 is connected to the connection point between the capacitor C10 and the resistor 9 through the resistor R8, while one end of the secondary winding 6-2 of the inductor 6 is connected through the diode D3. Is connected to the positive output terminal of the smoothing capacitor C11 (that is, the collector of the photocoupler PC2). The positive output terminal of the smoothing capacitor C11 is connected to one end (terminal c) of the discharge lamp 7 via a clamping diode D6. Resistors R8, R9 and diode D3
Constitute the IL detection circuit 10. With such a configuration, when the discharge lamp 7 is half-wave discharged and a direct current (half-wave current) flows from one end of the inductor 6 through the series circuit of the resistor R8 and the resistor R9, the secondary winding of the inductor 6 Line 6-
At one end of 2, a DC voltage is generated by resistors R8 and R9,
This is added to the VL detecting zener diode ZD1 through the diode D3 and the resistors R11 and R12, and when the threshold voltage Vr for detecting VL (that is, the zener voltage of ZD1) is exceeded, ZD1 becomes conductive and determines the gate voltage of the PUT. , PU
When a potential difference is generated between the anode and the gate of T, PUT is turned on, a latch current indicating abnormality detection is passed, the light emitting part of the photocoupler PC1 is illuminated, and the light receiving part of the photocoupler PC1 which is the safety circuit 5A is turned on. As a result, the control circuit 5 controls the output of the inverter to the lower limit. This inverter output reduction control is the same as in the case of the VL detection circuit 9.

【0090】さらに、放電灯7の一方のフィラメント電
極7−2が接続する端子c,dに並列に、フィラメント
装着手段13を接続している。フィラメント装着手段1
3は、端子c,d間に抵抗13とダイオードD7 の直列回
路を並列接続し、さらに抵抗15と抵抗14の直列回路を並
列接続し、抵抗R15の両端にコンデンサC13,フォトカ
プラPC2 の発光ダイオードをそれぞれ並列に接続して
いる。このように構成することにより、放電灯7のフィ
ラメント7−2が端子c,dに装着されているときは、
フィラメント装着手段13の入力端間はフィラメントに
よって短絡されているので、フォトカプラPC2 の発光
ダイオードはオフしており、発光電流は流れない。ま
た、放電灯7のフィラメント7−2が端子c,dに装着
されていないときは、端子c,d間に設けられているコ
ンデンサC5 両端に生じる高周波電圧がダイオードD7
及びコンデンサC13で整流・平滑され、その平滑電圧が
フォトカプラPC2 の発光ダイオード両端に加わって、
PC2 を光らせ、これによりラッチ保持手段11Aの出
力一定制御手段を動作させる。即ち、PC2 のフォトト
ランジスタをオンさせ、インバータ出力つまりランプ電
圧VL を図2(c) に示すようにツェナーダイオードZD
2 によって決まる一定値V2 となるように制御する。
Further, the filament mounting means 13 is connected in parallel with the terminals c and d to which one filament electrode 7-2 of the discharge lamp 7 is connected. Filament mounting means 1
3 is a series circuit of a resistor 13 and a diode D7 connected in parallel between terminals c and d, and a series circuit of a resistor 15 and a resistor 14 is connected in parallel. Are connected in parallel. With this configuration, when the filament 7-2 of the discharge lamp 7 is attached to the terminals c and d,
Since the input terminals of the filament mounting means 13 are short-circuited by the filament, the light emitting diode of the photocoupler PC2 is off and no light emitting current flows. When the filament 7-2 of the discharge lamp 7 is not attached to the terminals c and d, the high frequency voltage generated across the capacitor C5 provided between the terminals c and d is the diode D7.
Rectified and smoothed by the capacitor C13, and the smoothed voltage is applied to both ends of the light emitting diode of the photocoupler PC2,
The PC2 is made to illuminate, thereby operating the output constant control means of the latch holding means 11A. That is, the phototransistor of PC2 is turned on, and the inverter output, that is, the lamp voltage VL, is changed to the Zener diode ZD as shown in FIG. 2 (c).
It is controlled so that it becomes a constant value V2 determined by 2.

【0091】以上、図1〜図3で述べた実施の形態で
は、ランプ有りで寿命末期となったときには、VL 検出
回路9或いはIL 検出回路10でこれを検出して、フォ
トカプラPC1 の発光部を光らせ、その受光部をオンす
ることにより、L側制御回路5L,H側制御回路5Hの
両方の制御回路を最大限まで制御してインバータ出力を
下限まで低減させようとするものである。また、ランプ
無しのときのランプ電圧VL を一定値V2 に制御する場
合に、ラッチ保持手段11Aに設けたラッチ解除及び出
力一定制御手段を用いて行うものである。ランプ無しの
ときのランプ電圧VL を一定値V2 を決めているのは、
具体的には、ツェナーダイオードZD2 であった。
As described above, in the embodiment described with reference to FIGS. 1 to 3, when the end of the life is reached due to the presence of the lamp, the VL detection circuit 9 or the IL detection circuit 10 detects this, and the light emitting portion of the photocoupler PC1. Is turned on and the light receiving section is turned on to control both the L-side control circuit 5L and the H-side control circuit 5H to the maximum extent so as to reduce the inverter output to the lower limit. Further, when the lamp voltage VL when there is no lamp is controlled to a constant value V2, the latch release and constant output control means provided in the latch holding means 11A is used. The fixed value V2 of the lamp voltage VL when there is no lamp is determined by
Specifically, it was a Zener diode ZD2.

【0092】これに対して、以下の図4〜図9に述べる
実施の形態は、ランプ有りで寿命末期となったときに
は、VL 検出回路9或いはIL 検出回路10でこれを検
出して、フォトカプラPC1 の発光部を光らせ、その受
光部をオンすることにより、L側制御回路5Lの制御は
残したまま、H側制御回路5Hのみを下限まで制御して
インバータ出力を低減させようとするものである。
On the other hand, in the embodiments shown in FIGS. 4 to 9 below, when the end of life is reached due to the presence of a lamp, the VL detection circuit 9 or the IL detection circuit 10 detects this and the photo coupler By illuminating the light emitting portion of PC1 and turning on the light receiving portion thereof, the inverter output is reduced by controlling only the H side control circuit 5H to the lower limit while leaving the control of the L side control circuit 5L. is there.

【0093】図4は、本発明の第2の実施の形態の電源
装置を示すものである。図5はその具体的な回路例を示
すものである。
FIG. 4 shows a power supply unit according to the second embodiment of the present invention. FIG. 5 shows a specific circuit example.

【0094】図4では、第2の実施の形態の概略構成の
みを示す。VL ,IL 検出回路9,10で放電灯7の寿
命末期を検出したときは、インバータ12のH側を制御
するH側制御回路5Hのみを下限まで制御してインバー
タ出力を低減させる(絞る)ように制御し、L側を制御
するL側制御回路5Lについては予め設定した制御を行
わせるようにするものである。勿論、放電灯7が正常に
点灯している時は、H側制御回路5HとL側制御回路5
Lはともに通常の制御動作を行って、インバータ12の
出力を制御し、放電灯7のランプ電流を定格電力となる
ように制御する。この正常点灯時の電力調整は、個々の
電源装置について、制御回路5H,5L内の抵抗値等を
予め調整し固定することによって実施することができ
る。
FIG. 4 shows only the schematic configuration of the second embodiment. When the end of life of the discharge lamp 7 is detected by the VL and IL detection circuits 9 and 10, only the H side control circuit 5H that controls the H side of the inverter 12 is controlled to the lower limit to reduce (throttle) the inverter output. The L-side control circuit 5L for controlling the L-side is controlled to be preset. Of course, when the discharge lamp 7 is normally turned on, the H-side control circuit 5H and the L-side control circuit 5 are
Both L perform a normal control operation to control the output of the inverter 12 and control the lamp current of the discharge lamp 7 to be the rated power. This power adjustment during normal lighting can be performed by adjusting and fixing the resistance value or the like in the control circuits 5H and 5L in advance for each power supply device.

【0095】なお、このようにランプ異常検出時に、H
側制御回路5Hのみの制御動作を停止させ、L側制御回
路5Lの制御動作は残しておくようにするのは、L側制
御回路5LではコンデンサC1 による平滑された直流電
圧を決めることができるためである。即ち、インバータ
12で、L側のスイッチング装置4がオンしたときに
は、整流装置2からコンデンサC1 ,インダクタ6の一
次巻線6−1,ドライブトランス8の一次巻線8−1,
スイッチング装置4のように電流が流れ、スイッチング
装置4のゲート電圧制御によってはコンデンサC1 によ
る平滑電圧を変化させることになり、その電圧変化率は
制御信号によって滑らかな変化を与えるものであり、一
方、H側制御回路5Hは、H側スイッチング装置3のオ
ンによって電流が、整流装置2からスイッチング装置
3,ドライブトランス8の一次巻線8−1,インダクタ
6の一次巻線6−1,コンデンサC2 のように流れ、ス
イッチング装置3のゲート電圧制御によっては共振系の
周波数が大きく変わることになる。インバータ12で
は、周波数と出力電圧との変化率の関係は、周波数を少
し変えただけで出力電圧が大きく変わる関係にあるの
で、制御幅が大きくとれるが一定出力を得る制御を行う
には出力電圧のばらつきが大きくなり易い。従って、ラ
ンプ電圧が異常に高くなったときに、インバータ出力を
低い値の一定値に抑えようとした場合、H側制御回路5
Hの制御動作を停止させて出力を絞るようにすると共
に、安定なL側制御回路5Lによるインバータ制御動作
を行わせるようにする。これにより、ランプ電圧或いは
ランプ電流の異常時にも、インバータ出力を一定値に低
減させ、かつその低減出力電圧を回路ばらつきに対し
て、±10%以内に抑えることが可能となる。
In this way, when the lamp abnormality is detected, H
The control operation of only the side control circuit 5H is stopped and the control operation of the L side control circuit 5L is left because the L side control circuit 5L can determine the smoothed DC voltage by the capacitor C1. Is. That is, in the inverter 12, when the L-side switching device 4 is turned on, the rectifying device 2 causes the capacitor C1, the primary winding 6-1 of the inductor 6, the primary winding 8-1 of the drive transformer 8,
A current flows like the switching device 4, and the smoothing voltage by the capacitor C1 is changed depending on the gate voltage control of the switching device 4, and the voltage change rate gives a smooth change by the control signal. In the H-side control circuit 5H, when the H-side switching device 3 is turned on, current flows from the rectifying device 2 to the switching device 3, the primary winding 8-1 of the drive transformer 8, the primary winding 6-1 of the inductor 6, and the capacitor C2. As described above, the frequency of the resonance system changes greatly depending on the control of the gate voltage of the switching device 3. In the inverter 12, the relationship between the frequency and the change rate of the output voltage is such that the output voltage changes greatly even if the frequency is changed slightly. Therefore, the control range can be wide, but the output voltage must be controlled to obtain a constant output. Variation tends to increase. Therefore, when it is attempted to suppress the inverter output to a low constant value when the lamp voltage becomes abnormally high, the H-side control circuit 5
The control operation of H is stopped to narrow the output, and the stable inverter control operation by the L-side control circuit 5L is performed. As a result, even when the lamp voltage or lamp current is abnormal, the inverter output can be reduced to a constant value, and the reduced output voltage can be suppressed within ± 10% with respect to the circuit variation.

【0096】図5について言えば、VL 検出回路9或い
はIL 検出回路10でVL 又はILの異常値が検出され
ると、ツェナーダイオードZD1 が導通してPUTも導
通し、フォトカプラPC1 が光り、これによってH側制
御回路5H内のスイッチ用トランジスタQ0 のベース・
エミッタ間に接続したフォトカプラPC1 のフォトトラ
ンジスタのコレクタ・エミッタ間が短絡することによ
り、スイッチ用トランジスタQ0 がオフする。これによ
り、ランプ異常検出時、H側制御回路5Hのみを下限ま
で制御してインバータ出力を低減させるように動作させ
ることができる。L側制御回路5Lでは、可変抵抗とし
てのMOS FET15のゲート電圧を、直列接続した
抵抗R3 ,R4 の抵抗分圧比で決めることにより、一定
出力制御を行うことになる。
Referring to FIG. 5, when an abnormal value of VL or IL is detected by the VL detection circuit 9 or the IL detection circuit 10, the Zener diode ZD1 becomes conductive and PUT becomes conductive, and the photocoupler PC1 shines. The base of the switching transistor Q0 in the H side control circuit 5H
The switching transistor Q0 is turned off by short-circuiting the collector and emitter of the phototransistor of the photocoupler PC1 connected between the emitters. Thus, when a lamp abnormality is detected, only the H-side control circuit 5H can be controlled to the lower limit to operate so as to reduce the inverter output. In the L-side control circuit 5L, constant output control is performed by determining the gate voltage of the MOS FET 15 as a variable resistance by the resistance division ratio of the resistors R3 and R4 connected in series.

【0097】図6は、本発明の第3の実施の形態の電源
装置を示すものである。図7はその具体的な回路例を示
すものである。
FIG. 6 shows a power supply device according to a third embodiment of the present invention. FIG. 7 shows a specific circuit example.

【0098】図6及び図7において、図4及び図5と異
なる点は、L側制御回路5L内のMOS FET15の
ゲート電圧を、直列接続した抵抗R3 ,抵抗ボリューム
VR,抵抗R4 の抵抗分圧比で決めるように構成したも
のであり、このボリュームVRの摺動端子の調整によっ
て、ランプ異常検出時のインバータ出力即ちランプ電圧
を所望の一定値となるように調整することができる。そ
の他は、図4及び図5の場合と同様であり、H側制御回
路5Hについてはランプ異常検出時は制御動作を停止さ
せて、H側制御回路5Hのみを下限まで制御してインバ
ータ出力を低減させるように動作させる。
6 and 7 are different from FIGS. 4 and 5 in that the gate voltage of the MOS FET 15 in the L-side control circuit 5L is connected in series to the resistance division ratio of the resistance R3, the resistance volume VR, and the resistance R4. By adjusting the sliding terminal of the volume VR, the inverter output when the lamp abnormality is detected, that is, the lamp voltage can be adjusted to a desired constant value. Others are the same as the case of FIG. 4 and FIG. 5, and when the lamp abnormality is detected, the control operation of the H side control circuit 5H is stopped and only the H side control circuit 5H is controlled to the lower limit to reduce the inverter output. Let it work as you would.

【0099】図8は、本発明の第4の実施の形態の電源
装置を示すものである。図9はその具体的な回路例を示
すものである。
FIG. 8 shows a power supply device according to a fourth embodiment of the present invention. FIG. 9 shows a specific circuit example.

【0100】図8及び図9において、図6及び図7と異
なる点は、L側制御回路5L内のMOS FET15の
ゲート電圧を、直列接続した抵抗R3 ,抵抗ボリューム
VR,抵抗R4 の抵抗分圧比で決めるようにするほか、
抵抗R4 の両端をフォトカプラPC1 の発光部と光結合
するフォトトランジスタのコレクタ・エミッタ路で短絡
可能に構成したものである。VL ,IL 検出回路9,1
0の異常検出信号を、H制御動作停止信号としてだけで
なく抵抗分圧比のレベルシフト信号としても用いるよう
にしている。その他は、図6及び図7の場合と同様であ
り、H側制御回路5Hについてはランプ異常検出時は制
御動作を停止させて、H側制御回路5Hのみを下限まで
制御してインバータ出力を低減させるように動作させ
る。従って、L側制御回路5Lによる制御動作だけなの
で、インバータ出力電圧が高くなり過ぎことがあるの
で、出力電圧をもっと低く制御するために、抵抗値を切
り換えてやるようにしたものである。抵抗値を切り換え
た後も、抵抗ボリュームVRの摺動端子の調整によっ
て、ランプ異常検出時のインバータ出力即ちランプ電圧
を所望の一定値となるようにさらに調整することができ
る。
8 and 9, the points different from FIGS. 6 and 7 are that the gate voltage of the MOS FET 15 in the L-side control circuit 5L is the resistance division ratio of the resistance R3, the resistance volume VR, and the resistance R4 connected in series. Besides,
Both ends of the resistor R4 can be short-circuited by a collector-emitter path of a phototransistor which is optically coupled to the light emitting portion of the photocoupler PC1. VL and IL detection circuits 9 and 1
The abnormality detection signal of 0 is used not only as the H control operation stop signal but also as the level shift signal of the resistance voltage dividing ratio. Others are the same as those in FIGS. 6 and 7, and the control operation of the H-side control circuit 5H is stopped when a lamp abnormality is detected, and only the H-side control circuit 5H is controlled to the lower limit to reduce the inverter output. Let it work as you would. Therefore, since only the control operation by the L-side control circuit 5L may occur, the inverter output voltage may become too high. Therefore, in order to control the output voltage to a lower value, the resistance value is switched. Even after the resistance value is switched, the inverter output when the lamp abnormality is detected, that is, the lamp voltage, can be further adjusted to a desired constant value by adjusting the sliding terminal of the resistance volume VR.

【0101】以上、図4〜図9で述べた実施の形態で
は、ランプ有りで寿命末期となったときには、VL 検出
回路9或いはIL 検出回路10でこれを検出して、フォ
トカプラPC1 の発光部を光らせ、その受光部をオンす
ることにより、L側制御回路5Lの制御は残したまま、
H側制御回路5Hのみを下限まで制御してインバータ出
力を低減させようとするものであった。
As described above, in the embodiment described with reference to FIGS. 4 to 9, when the end of life is reached due to the presence of the lamp, the VL detection circuit 9 or the IL detection circuit 10 detects this and the light emitting portion of the photocoupler PC1. Is turned on and the light receiving section is turned on, so that the control of the L-side control circuit 5L is left,
It has been attempted to reduce the inverter output by controlling only the H side control circuit 5H to the lower limit.

【0102】これに対して、以下の図10〜図18に述
べる実施の形態は、ランプ有りで寿命末期となったとき
には、VL 検出回路9或いはIL 検出回路10でこれを
検出して、フォトカプラPC1 の発光部を光らせ、その
受光部をオンすることにより、L側制御回路5Lの制御
は残したまま、H側制御回路5Hのみを下限まで制御し
てインバータ出力を低減させ、また、ランプ無しの時に
ランプ電圧VL を回路ばらつきに対して±10%以内の
一定値に制御するには、フィラメント装着検出手段13
でランプ無しを検出することによって、ランプ有りで寿
命末期となった時と同様に、フォトカプラPC1 の発光
部を光らせ、その受光部をオンすることにより、L側制
御回路5Lの制御は残したまま、H側制御回路5Hのみ
を下限まで制御してインバータ出力を一定値に低減させ
るようにする。この場合は、ランプ有りで寿命末期とな
った時に出力制御する手段とランプ無しの時とで出力制
御する手段は同様であり、共にH側制御回路5Hの制御
動作は停止してL側制御回路5Lの制御動作のみで一定
値となるように制御する。つまり、ランプ電圧VLを一
定値V4 に決めているのは、具体的には、L側制御回路
5Lによるレベルシフト動作及び抵抗ボリューム調整で
ある。
On the other hand, in the embodiments shown in FIGS. 10 to 18 below, when the end of life is reached with a lamp, this is detected by the VL detection circuit 9 or the IL detection circuit 10 and the photocoupler is detected. By turning on the light-emitting portion of PC1 and turning on the light-receiving portion thereof, only the H-side control circuit 5H is controlled to the lower limit to reduce the inverter output while the control of the L-side control circuit 5L is left, and there is no lamp. At this time, in order to control the lamp voltage VL to a constant value within ± 10% with respect to the circuit variation, the filament attachment detecting means 13
By detecting the absence of the lamp with, the light emitting portion of the photocoupler PC1 is made to illuminate and the light receiving portion is turned on similarly to the end of life with the lamp, and the control of the L side control circuit 5L is left. As it is, only the H side control circuit 5H is controlled to the lower limit to reduce the inverter output to a constant value. In this case, the means for controlling the output when there is a lamp and the end of the life is the same as the means for controlling the output when there is no lamp, and the control operation of the H side control circuit 5H is stopped and the L side control circuit is stopped. It is controlled so as to have a constant value only by the control operation of 5 L. That is, what sets the lamp voltage VL to the constant value V4 is specifically the level shift operation and resistance volume adjustment by the L-side control circuit 5L.

【0103】図10は、本発明の第5の実施の形態の電
源装置を示すものである。
FIG. 10 shows a power supply unit according to the fifth embodiment of the present invention.

【0104】図10及び図11においては、VL ,IL
検出回路9,10からのランプ異常検出信号を、H側制
御回路5HへのH制御動作停止信号及びL側制御回路5
Lへのレベルシフト信号として用いることは勿論のこ
と、図8及び図9とは異なり、フィラメント装着検出手
段13を設けた構成とし、放電灯7が異常か否かに関わ
らず、ランプ無しを検出した時には、フィラメント装着
検出手段13 からのランプ無し検出信号を前記H側制
御回路5HへのH制御動作停止信号及び前記L側制御回
路5Lへのレベルシフト信号として用いるように構成し
たものである。
In FIG. 10 and FIG. 11, VL and IL
The lamp abnormality detection signals from the detection circuits 9 and 10 are used as the H control operation stop signal to the H side control circuit 5H and the L side control circuit 5
Not only is it used as a level shift signal to L, but unlike FIG. 8 and FIG. 9, a filament mounting detection means 13 is provided, and no lamp is detected regardless of whether or not the discharge lamp 7 is abnormal. In this case, the lamp non-detection signal from the filament attachment detecting means 13 is used as an H control operation stop signal to the H side control circuit 5H and a level shift signal to the L side control circuit 5L.

【0105】このような構成においては、図11(a) に
示すように寿命末期で例えばVL が上昇しVL 検出回路
9或いはIL 検出回路10のしきい値Vr を越えると、
これを検出し、その検出信号でH側制御回路5Hの制御
動作を停止して出力を下限まで絞るように制御すると共
にL側制御回路5Lの制御動作を出力が一段階低減し一
定値となるように制御する。これによりランプ電圧VL
は図11(b) に示すように一定値V4 に絞られる。この
状態から放電灯7を取り外しても、これをフィラメント
装着検出手段13が検出し、その検出信号で上記と同様
な動作、即ちH側制御回路5Hの制御動作を停止して出
力を下限まで絞るように制御すると共にL側制御回路5
Lの制御動作を出力が一段階低減し一定値となるように
制御する。これによりランプ電圧VL は図11(c) に示
すように一定値V4 の状態を継続する。その後に、正常
な放電灯7を装着することによって、フィラメント装着
検出手段13はランプ有りを検出し、この検出によって
H制御動作停止信号及びレベルシフト信号は無くなるの
で、H側制御回路5H,L側制御回路5Lは通常の制御
状態に戻り、ランプ装着によって始動時は図11(d) に
示すようにインバータ12から高い起動電圧が出力され
て放電灯7が点灯する。放電灯の正常点灯後は、VL は
ほぼ一定値V3 となる。
In such a structure, as shown in FIG. 11 (a), when VL rises and exceeds the threshold value Vr of the VL detection circuit 9 or the IL detection circuit 10 at the end of life,
When this is detected, the control operation of the H-side control circuit 5H is stopped by the detection signal and the output is controlled so as to be narrowed down to the lower limit, and the control operation of the L-side control circuit 5L is reduced by one step to a constant value. To control. As a result, the lamp voltage VL
Is narrowed down to a constant value V4 as shown in FIG. 11 (b). Even if the discharge lamp 7 is removed from this state, this is detected by the filament attachment detection means 13, and the detection signal outputs the same operation as described above, that is, the control operation of the H-side control circuit 5H is stopped and the output is narrowed down to the lower limit. L side control circuit 5
The control operation of L is controlled so that the output is reduced by one step and becomes a constant value. As a result, the lamp voltage VL continues to have a constant value V4 as shown in FIG. 11 (c). After that, when the normal discharge lamp 7 is mounted, the filament mounting detection means 13 detects the presence of the lamp, and the H control operation stop signal and the level shift signal disappear by this detection, so the H side control circuits 5H, L side The control circuit 5L returns to the normal control state, and when the lamp is mounted, a high starting voltage is output from the inverter 12 and the discharge lamp 7 is lit at the time of starting, as shown in FIG. 11 (d). After the discharge lamp is normally turned on, VL becomes a substantially constant value V3.

【0106】図12は図10の具体的な回路例を示すも
のである。
FIG. 12 shows a specific circuit example of FIG.

【0107】図12の回路で、図9の回路と異なる点
は、H側制御回路5H,L側制御回路5Lの構成が異な
ることと、インバータ12の前段に起動回路16を設け
た点と、VL ,IL 検出回路9,10の後段にあるラッ
チ保持手段11Aは、ランプ異常状態をラッチするラッ
チ機能のほかにランプ取り外しによってラッチを解除し
かつランプ無し時の制御動作に移行させるためのラッチ
解除機能を備えている点と、フィラメント装着検出手段
13を設けてある点である。
The circuit of FIG. 12 differs from the circuit of FIG. 9 in that the H-side control circuit 5H and the L-side control circuit 5L have different configurations, and that the starting circuit 16 is provided in the preceding stage of the inverter 12. The latch holding means 11A in the latter stage of the VL and IL detection circuits 9 and 10 has a latch function for latching an abnormal lamp state, and also releases the latch by removing the lamp and releases the latch for shifting to the control operation when there is no lamp. It has a function and a filament attachment detecting means 13 is provided.

【0108】H側制御回路5Hは、ラッチ保持手段11
AのフォトカプラPC1 の発光部に対する受光部である
フォトトランジスタを備え、制御電源14の出力用コン
デンサC6 の両端に抵抗R31,R32の直列回路を並列接
続し、抵抗R31の両端に前記フォトトランジスタのコレ
クタ,エミッタをそれぞれ並列接続し、抵抗R31,R32
の接続点をPNPトランジスタQ31のベースに接続し、
Q31のエミッタをコンデンサC6 の正極出力端に接続
し、Q31のコレクタを抵抗R33を介してNPNトランジ
スタQ32のベースに接続し、Q32のコレクタをコンデン
サC6 の負極出力端に接続している。そして、Q32のエ
ミッタを抵抗R34及びコンデンサC31の並列回路を介し
さらにダイオードD31を介してスイッチング装置4のゲ
ート回路に接続している。
The H-side control circuit 5H includes the latch holding means 11
The photocoupler PC1 of A has a phototransistor which is a light receiving part for the light emitting part, and a series circuit of resistors R31 and R32 is connected in parallel to both ends of the output capacitor C6 of the control power supply 14, and the phototransistor is connected to both ends of the resistor R31. The collector and emitter are connected in parallel, and resistors R31 and R32 are connected.
The connection point of is connected to the base of PNP transistor Q31,
The emitter of Q31 is connected to the positive output terminal of the capacitor C6, the collector of Q31 is connected to the base of the NPN transistor Q32 via the resistor R33, and the collector of Q32 is connected to the negative output terminal of the capacitor C6. The emitter of Q32 is connected to the gate circuit of the switching device 4 through the parallel circuit of the resistor R34 and the capacitor C31 and further through the diode D31.

【0109】L側制御回路5Lは、制御電源14の出力
用コンデンサC6 の両端に抵抗R42,PNPトランジス
タQ42のコレクタ・エミッタ,抵抗R43の直列回路を並
列接続し、Q42のベースとコンデンサC6 の負極出力端
との間に、可変抵抗VR41及び抵抗43の直列回路とコン
デンサC42との並列回路を接続し、Q42のベースを抵抗
R20を介して整流装置2の正極出力端に接続し、Q42の
コレクタをNPNトランジスタQ41のベースに接続し、
Q41のエミッタをコンデンサC6 の負極出力端に接続
し、Q41のコレクタをコンデンサC41を介してコンデン
サC6 の負極出力端に接続する一方ダイオードD41を介
してスイッチング装置4のゲート回路に接続している。
なお、抵抗R44と並列にフォトカプラPC1 のフォトト
ランジスタのコレクタ,エミッタが接続しており、フォ
トトランジスタのオンオフによってボリュームVR41と
抵抗R44の直列回路の抵抗値が切り換えられ、これによ
ってL側制御回路5Lの制御が一段階レベルシフトし得
るようになっている。
The L-side control circuit 5L has a series circuit of a resistor R42, a collector / emitter of a PNP transistor Q42, and a resistor R43 connected in parallel across the output capacitor C6 of the control power supply 14, and a base of Q42 and a negative electrode of the capacitor C6. A series circuit of a variable resistor VR41 and a resistor 43 and a parallel circuit of a capacitor C42 are connected between the output terminal and the output terminal, and the base of Q42 is connected to the positive output terminal of the rectifier 2 via the resistor R20. Is connected to the base of NPN transistor Q41,
The emitter of Q41 is connected to the negative output terminal of the capacitor C6, the collector of Q41 is connected to the negative output terminal of the capacitor C6 via the capacitor C41, and is connected to the gate circuit of the switching device 4 via the diode D41.
The collector and emitter of the phototransistor of the photocoupler PC1 are connected in parallel with the resistor R44, and the resistance value of the series circuit of the volume VR41 and the resistor R44 is switched by turning the phototransistor on and off, whereby the L-side control circuit 5L. The control can be shifted by one level.

【0110】起動回路16は、整流装置2の出力端間に
抵抗R21とコンデンサC21の直列回路を接続し、抵抗R
21とコンデンサC21の接続点をトリガ素子TRとしての
ダイアック及び抵抗R21を直列に介してスイッチング装
置4のゲート回路に接続する一方ダイオードD21,抵抗
R22を介してスイッチング装置3,4の接続点に接続し
ている。
The starter circuit 16 connects a series circuit of a resistor R21 and a capacitor C21 between the output terminals of the rectifier 2,
The connection point between the capacitor 21 and the capacitor C21 is connected to the gate circuit of the switching device 4 via the diac as the trigger element TR and the resistor R21 in series, while it is connected to the connection point of the switching devices 3 and 4 via the diode D21 and the resistor R22. are doing.

【0111】ラッチ保持手段11Aのラッチ機能はPU
TとフォトカプラPC1 の発光ダイオードの直列回路で
構成されるが、ラッチ解除機能はVL ,IL 検出回路
9,10の平滑コンデンサC11による検出電圧をフォト
カプラPC2 のフォトトランジスタのコレクタに供給
し、該フォトトランジスタのエミッタを、PUTとフォ
トカプラPC1 の発光ダイオードの接続点に接続する構
成としてある。
The latch function of the latch holding means 11A is PU
It is composed of a series circuit of T and a light emitting diode of the photocoupler PC1, and the latch release function supplies the detection voltage by the smoothing capacitor C11 of the VL and IL detection circuits 9 and 10 to the collector of the phototransistor of the photocoupler PC2. The emitter of the phototransistor is connected to the connection point between the PUT and the light emitting diode of the photocoupler PC1.

【0112】フィラメント装着手段13は、端子c,d
間に抵抗13とダイオードD7 の直列回路を並列接続し、
さらに抵抗14とコンデンサC13の直列回路を並列接続
し、コンデンサC13の両端に並列に抵抗15,フォトカプ
ラPC2 の発光ダイオードをそれぞれ接続している。
The filament mounting means 13 has terminals c and d.
Connect a series circuit of resistor 13 and diode D7 in parallel between
Further, a series circuit of a resistor 14 and a capacitor C13 is connected in parallel, and a resistor 15 and a light emitting diode of a photocoupler PC2 are connected in parallel to both ends of the capacitor C13.

【0113】図12の構成では、電源スイッチSWを投
入すると、制御電源14のコンデンサC0 に充電され制
御回路5H,5Lに電源が供給される一方、起動回路1
6のコンデンサC21に充電されその充電電圧がトリガ素
子TRのブレークオーバー電圧を越えると、トリガ素子
TRが導通してスイッチング装置4にゲート電流を供給
してスイッチング装置4をオンさせる。これにより、整
流装置2の正極端から、コンデンサC1 ,インダクタ6
の一次巻線6−1,ドライブトランス8の一次巻線8−
1,スイッチング装置4,整流装置2の負極端 と電流
が流れ、ドライブトランス8の一次巻線8−1が飽和す
ると電流の極性が変わり、スイッチング装置3,4が交
互にオンオフ動作して発振を開始する。ドライブトラン
ス8はカレントトランス(可飽和リアクタ)で構成され
ている。このインバータ12の発振開始と同時に、H側
制御回路5H,L側制御回路5Lにも制御電源14から
電源電圧Vccが供給され、トランジスタQ31 ,Q32が
オンするとともにトランジスタQ42,Q41がオンしてス
イッチング装置4,3の各ゲート回路にダイオードD3
1,D41を介して抵抗R41,抵抗R31を接続することに
より、インバータ12の出力電圧は上昇する。これによ
り、インダクタ6の二次巻線6−2に接続した放電灯4
に始動時高い出力電圧が供給され放電灯7は点灯する。
In the configuration of FIG. 12, when the power switch SW is turned on, the capacitor C0 of the control power supply 14 is charged and the power is supplied to the control circuits 5H and 5L, while the starting circuit 1
When the capacitor C21 of 6 is charged and its charging voltage exceeds the breakover voltage of the trigger element TR, the trigger element TR becomes conductive and supplies a gate current to the switching device 4 to turn on the switching device 4. As a result, from the positive terminal of the rectifier 2 to the capacitor C1 and the inductor 6
Primary winding 6-1, primary winding 8 of drive transformer 8
1, a current flows through the switching device 4 and the negative terminal of the rectifying device 2, and when the primary winding 8-1 of the drive transformer 8 is saturated, the polarity of the current changes, and the switching devices 3 and 4 alternately turn on and off to oscillate. Start. The drive transformer 8 is composed of a current transformer (saturable reactor). Simultaneously with the start of oscillation of the inverter 12, the power supply voltage Vcc is also supplied from the control power supply 14 to the H-side control circuit 5H and the L-side control circuit 5L, so that the transistors Q31 and Q32 are turned on and the transistors Q42 and Q41 are turned on. Diode D3 in each gate circuit of devices 4 and 3
The output voltage of the inverter 12 rises by connecting the resistor R41 and the resistor R31 via 1 and D41. As a result, the discharge lamp 4 connected to the secondary winding 6-2 of the inductor 6
A high output voltage is supplied to the discharge lamp 7 at startup, and the discharge lamp 7 is turned on.

【0114】個々の電源装置につき、正常点灯時、放電
灯7が例えば60W用のものであっても、インバータ回
路の部品ばらつきによりランプ電流に大小を生じるた
め、これを吸収して60Wとすべく、L側制御回路5L
には抵抗ボリュームVR41が設けてある。このVR41を
調整すれば、60W用の場合、ユニットごとのランプ電
流ばらつきを調整して60W出力が得られるようにする
ことができる。図13(a) に、2種類のユニット1,2
について回路ばらつきに基づいて点灯出力WL にばらつ
きがある場合の調整を示している。この点灯出力WL の
ばらつきを、VR41の抵抗値を変化させることによって
所望の60Wに調整することができる。ユニット1では
VR41を10kΩ、ユニット2ではVR41を20kΩと
することにより点灯出力WL を60Wに一定に調整して
いる。このように点灯時の出力WL をVR41にて一定す
るように調整することにより、図13(b) に示すように
放電灯を外したときのインダクタ6の二次巻線6−2両
端の無負荷二次電圧もユニット1,2の間で同等とする
ことができる。即ち、図14に示すように、横軸に点灯
出力WL を、縦軸に無負荷二次電圧をとると、点灯出力
WL と無負荷二次電圧とは比例する関係にあり、各ユニ
ットについては、点灯出力WL をボリュームVR41にて
設定することで、無負荷二次電圧も設定されることにな
り、その設定された無負荷二次電圧を、電気用品取締法
に基づきユニットごとに記載(表示)する必要がある。
For each power supply unit, even if the discharge lamp 7 is for 60 W, for example, when the lamp is normally lit, the lamp current will vary depending on the variation of the parts of the inverter circuit. , L side control circuit 5L
A resistance volume VR41 is provided in the. By adjusting this VR41, in the case of 60 W, it is possible to adjust the lamp current variation for each unit so that 60 W output can be obtained. In FIG. 13 (a), two types of units 1 and 2 are used.
The adjustment of the case where the lighting output WL has a variation based on the circuit variation is shown. The variation in the lighting output WL can be adjusted to a desired value of 60 W by changing the resistance value of VR41. In the unit 1, VR41 is set to 10 kΩ, and in the unit 2, VR41 is set to 20 kΩ so that the lighting output WL is constantly adjusted to 60 W. In this way, by adjusting the output WL at the time of lighting so as to be constant at VR41, as shown in FIG. 13 (b), the secondary winding 6-2 at both ends of the inductor 6 when the discharge lamp is removed is removed. The load secondary voltage can be made equal between the units 1 and 2. That is, as shown in FIG. 14, when the lighting output WL is plotted on the horizontal axis and the no-load secondary voltage is plotted on the vertical axis, there is a proportional relationship between the lighting output WL and the no-load secondary voltage. By setting the lighting output WL with the volume VR41, the no-load secondary voltage is also set, and the set no-load secondary voltage is described for each unit based on the Electrical Appliance and Material Control Law (display) )There is a need to.

【0115】寿命末期においては、VL ,IL 検出回路
9,10で異常を検出すると、ツェナーダイオードZD
1 が導通して、PUTが導通し、フォトカプラPUT1
の発光ダイオードが光り続けることにより、H側制御回
路5HのフォトカプラPUT1 のフォトトランジスタが
オンし、トランジスタQ31,Q32がオフし、H側制御回
路5Hは制御動作が停止される。また、L側制御回路5
Lは、フォトカプラPUT1 のフォトトランジスタがオ
ンすることにより、ボリュームVR41の直列抵抗値がレ
ベルシフトして可変抵抗としてのトランジスタQ42のオ
ン抵抗が小さくなるよう変化し、トランジスタQ41 の
オン抵抗も小さくなるようにレベルシフトして、スイッ
チング装置4のオン期間を短くして、インバータ出力を
一段低減した一定値となるように制御する。このときの
ランプ電圧VL は図11(b) に示した一定値V4 とな
る。この状態から、放電灯7を抜き取ると、フィラメン
ト装着検出手段13がランプ無しを検出して、フォトカ
プラPC2 の発光ダイオードを光らせ、ラッチ保持手段
11A内にあるフォトカプラPC2 のフォトトランジス
タがオンして、該フォトトランジスタに電流が増大して
いき、PUTに流れる保持電流は減少してラッチ解除さ
れるが、フォトカプラPC1 の発光ダイオードは相変わ
らず光るので、H側制御回路5H,L側制御回路5Lの
制御状態は寿命末期のランプ有りの場合と同様になり、
インバータ出力電圧即ちランプ電圧VLは図11(c) に
示されるように一定値V4 となる。そして、正常な放電
灯7を装着すると、フィラメント装着検出手段13がラ
ンプ有りを検出して、フォトカプラPC2 の発光を停止
するので、ラッチ保持手段11A内のフォトカプラPC
2のフォトトランジスタ及びフォトカプラPC1 の発光
ダイオードはともにオフする。これにより、H側制御回
路5H及びL側制御回路5Lは、出力低減動作を解除さ
れ、再び起動回路16によるスイッチング装置4のオン
と、始動時のインバータ出力上昇とが行われて、放電灯
7は点灯する。正常点灯後は、図11(e) に示されるよ
うにランプ電圧VL はV3 でほぼ一定となる。
At the end of the life, when an abnormality is detected by the VL and IL detection circuits 9 and 10, the Zener diode ZD is detected.
1 becomes conductive, PUT becomes conductive, and photocoupler PUT1
When the light emitting diode of the above continues to emit light, the phototransistor of the photocoupler PUT1 of the H side control circuit 5H is turned on, the transistors Q31 and Q32 are turned off, and the control operation of the H side control circuit 5H is stopped. In addition, the L-side control circuit 5
When the phototransistor of the photocoupler PUT1 is turned on, L changes so that the series resistance value of the volume VR41 is level-shifted and the on resistance of the transistor Q42 as a variable resistance becomes small, and the on resistance of the transistor Q41 also becomes small. As described above, the level is shifted, the ON period of the switching device 4 is shortened, and the inverter output is controlled to be a constant value which is reduced by one step. The lamp voltage VL at this time becomes the constant value V4 shown in FIG. 11 (b). When the discharge lamp 7 is pulled out from this state, the filament mounting detection means 13 detects the absence of the lamp, illuminates the light emitting diode of the photocoupler PC2, and turns on the phototransistor of the photocoupler PC2 in the latch holding means 11A. , The current increases in the phototransistor, and the holding current flowing in the PUT decreases and is released from the latch, but the light emitting diode of the photocoupler PC1 continues to illuminate, so that the H side control circuit 5H and the L side control circuit 5L The control status is the same as with the lamp at the end of life,
The inverter output voltage, that is, the lamp voltage VL has a constant value V4 as shown in FIG. 11 (c). When the normal discharge lamp 7 is mounted, the filament mounting detection means 13 detects the presence of the lamp and stops the light emission of the photocoupler PC2, so that the photocoupler PC in the latch holding means 11A is stopped.
Both the phototransistor 2 and the light emitting diode of the photocoupler PC1 are turned off. As a result, the H-side control circuit 5H and the L-side control circuit 5L are released from the output reduction operation, the switching device 4 is turned on again by the starting circuit 16 and the inverter output is increased at the time of starting, and the discharge lamp 7 is discharged. Lights up. After the normal lighting, the lamp voltage VL becomes substantially constant at V3 as shown in FIG. 11 (e).

【0116】以上の図12の電源装置における、寿命末
期の動作を図15のフローチャートに示した。ステップ
S1では、ランプの有無を判断していて、ランプが有れ
ば、ステップS2のラッチによるH側制御回路の制御動
作を停止する。その後、ランプが抜き取られると、ステ
ップS3に進み、ランプ脱却を示す信号を発生すると共
にラッチ解除信号が発生される。ステップ4では、ラン
プ脱却を示す信号に基づいてH側制御回路の制御動作を
停止し続ける。この状態は、ランプが無い状態が続く限
り維持される。次に、ランプの有無判定(ステップS
5)において、ランプ装着が判定されると、ステップS
6に進み、始動電圧が発生されて点灯する。
The operation at the end of life of the power supply device shown in FIG. 12 is shown in the flowchart of FIG. In step S1, it is determined whether or not there is a lamp, and if there is a lamp, the control operation of the H-side control circuit by the latch in step S2 is stopped. After that, when the lamp is pulled out, the process proceeds to step S3, where a signal indicating the removal of the lamp is generated and a latch release signal is generated. In step 4, the control operation of the H-side control circuit is continuously stopped on the basis of the signal indicating the lamp disengagement. This state is maintained as long as there is no lamp. Next, the presence / absence of a lamp is determined (step S
If it is determined that the lamp is mounted in step 5), step S
Proceeding to step 6, the starting voltage is generated and the lamp is turned on.

【0117】なお、図10及び図12の電源装置におい
て、放電灯7が正常に点灯しているときに、放電灯7を
抜き取った場合、フィラメント装着検出手段13がこれ
を検出してラッチ保持手段11Aにおけるフォトカプラ
PC2 のフォトトランジスタをオンし、これに直列に接
続したフォトカプラPC1 の発光ダイオードもオンさせ
るので、H側制御回路5HがH側制御動作を停止させる
と同時に、L側制御回路5Lが出力一定制御動作を行
う。これにより、放電灯7を正常点灯状態で外した場合
にも、ランプ異常を検出した場合と同様な低減した一定
値のランプ電圧に設定することができる。
In the power supply device of FIGS. 10 and 12, when the discharge lamp 7 is pulled out while the discharge lamp 7 is normally lit, the filament attachment detecting means 13 detects this and detects the latch holding means. Since the phototransistor of the photocoupler PC2 in 11A is turned on and the light emitting diode of the photocoupler PC1 connected in series to this is also turned on, the H-side control circuit 5H stops the H-side control operation, and at the same time, the L-side control circuit 5L. Performs constant output control operation. As a result, even when the discharge lamp 7 is removed in the normal lighting state, it is possible to set the lamp voltage to a reduced constant value similar to the case where the lamp abnormality is detected.

【0118】図16は、本発明の第6の実施の形態の電
源装置を示すものである。本実施の形態は、図12の実
施の形態を二灯用に改良したものである。図16では、
2つの放電灯7A,7Bが直列的に接続し、放電灯7A
のフィラメント7−2,放電灯7Bの7−3はインダク
タ6の二次巻線6−2からトランス結合で出力電圧を得
ている。フィラメント装着検出手段についても、放電灯
7A用のフィラメント装着検出手段13のほかに、放電
灯7B用のフィラメント装着検出手段17を設けてい
る。フィラメント装着検出手段17の構成は、フィラメ
ント装着検出手段13と同様であり、フィラメント端子
間に抵抗51とダイオードD51の直列回路を並列接続し、
さらに抵抗52とコンデンサC51の直列回路を並列接続
し、コンデンサC51の両端に並列に抵抗R53,フォトカ
プラPC3 の発光ダイオードをそれぞれ接続している。
そして、ラッチ保持手段11A内のラッチ解除機能を果
たすフォトカプラPC2 のフォトトランジスタのコレク
タ・エミッタに対して並列に、フォトカプラPC3 のフ
ォトトランジスタのコレクタ・エミッタを接続してい
る。その他の構成は、図12と同様である。
FIG. 16 shows a power supply unit according to the sixth embodiment of the present invention. This embodiment is an improvement of the embodiment of FIG. 12 for two lights. In FIG.
Two discharge lamps 7A and 7B are connected in series, and the discharge lamp 7A
The filament 7-2 and the discharge lamp 7B 7-3 obtain the output voltage from the secondary winding 6-2 of the inductor 6 by transformer coupling. As for the filament mounting detecting means, in addition to the filament mounting detecting means 13 for the discharge lamp 7A, a filament mounting detecting means 17 for the discharge lamp 7B is provided. The configuration of the filament attachment detecting means 17 is the same as that of the filament attachment detecting means 13, and a series circuit of a resistor 51 and a diode D51 is connected in parallel between the filament terminals,
Further, a series circuit of a resistor 52 and a capacitor C51 is connected in parallel, and a resistor R53 and a light emitting diode of a photocoupler PC3 are connected in parallel to both ends of the capacitor C51.
The collector / emitter of the phototransistor of the photocoupler PC3 is connected in parallel with the collector / emitter of the phototransistor of the photocoupler PC2 that performs the latch release function in the latch holding means 11A. Other configurations are the same as those in FIG.

【0119】図16の実施の形態では、放電灯7A,7
Bのどちらか一方が取り外されていると、フィラメント
装着検出手段13,17におけるフォトカプラPC2 ,
PC3 のどちらか一方の発光ダイオードがオンし、その
受光部であるフォトトランジスタもオンするので、フォ
トカプラPC1 の発光ダイオードはオンとなる。従っ
て、一方の放電灯が抜けている場合は、H側制御回路5
Hの制御動作はオフ、L側制御回路5Lは出力低減の一
定値制御を行うことになる。両方の放電灯7A,7Bが
装着されて初めて、フォトカプラPC2 ,PC3 の各発
光がオフとなり、フォトカプラPC1 の発光もオフとな
ってH側制御回路5Hの制御動作停止は解除されL側制
御回路5Lの出力低減動作も解除されるので、始動電圧
が発生して両放電灯7A,7Bが始動され点灯に至る。
In the embodiment shown in FIG. 16, the discharge lamps 7A and 7A
When either one of B is removed, the photocoupler PC2,
One of the light emitting diodes of PC3 is turned on, and the phototransistor which is the light receiving portion thereof is also turned on, so that the light emitting diode of the photocoupler PC1 is turned on. Therefore, when one of the discharge lamps is missing, the H side control circuit 5
The control operation of H is off, and the L-side control circuit 5L carries out constant value control of output reduction. Only when both the discharge lamps 7A and 7B are mounted, the light emission of the photocouplers PC2 and PC3 is turned off, the light emission of the photocoupler PC1 is also turned off, and the control operation stop of the H side control circuit 5H is released and the L side control is performed. Since the output reduction operation of the circuit 5L is also canceled, a starting voltage is generated and both the discharge lamps 7A and 7B are started and the lighting is started.

【0120】図17は、本発明の第7の実施の形態の電
源装置を示すものである。本実施の形態は図12の構成
と似ているが、図12とは、H側制御回路5Hの構成
と、L側制御回路5Lの構成で異なっている。
FIG. 17 shows a power supply unit according to the seventh embodiment of the present invention. Although the present embodiment is similar to the configuration of FIG. 12, it differs from FIG. 12 in the configuration of the H-side control circuit 5H and the configuration of the L-side control circuit 5L.

【0121】H側制御回路5Hは、ラッチ保持手段11
AのフォトカプラPC1 の発光部に対する受光部である
フォトトランジスタを備え、制御電源14の出力用コン
デンサC6 の両端に抵抗R31,R32とツェナーダイオー
ドZD31の直列回路を並列接続し、抵抗R31,R32の直
列回路の両端に前記フォトトランジスタのコレクタ,エ
ミッタをそれぞれ並列接続し、抵抗R31,R32の接続点
をPNPトランジスタQ31のベースに接続し、Q31のエ
ミッタをコンデンサC6 の正極出力端に接続し、Q31の
コレクタを抵抗R33を介してNPNトランジスタQ32の
ベースに接続し、Q32のコレクタをコンデンサC6 の負
極出力端に接続している。そして、Q32のエミッタを抵
抗R34及びコンデンサC31の並列回路を介しさらにダイ
オードD31を介してスイッチング装置4のゲート回路に
接続している。
The H-side control circuit 5H includes the latch holding means 11
The photocoupler PC1 of A has a phototransistor which is a light receiving portion for the light emitting portion, and a series circuit of resistors R31 and R32 and a zener diode ZD31 is connected in parallel across the output capacitor C6 of the control power supply 14 to connect the resistors R31 and R32. The collector and emitter of the phototransistor are connected in parallel at both ends of the series circuit, the connection point of the resistors R31 and R32 is connected to the base of the PNP transistor Q31, the emitter of Q31 is connected to the positive output terminal of the capacitor C6, and Q31 Is connected to the base of an NPN transistor Q32 via a resistor R33, and the collector of Q32 is connected to the negative output terminal of a capacitor C6. The emitter of Q32 is connected to the gate circuit of the switching device 4 through the parallel circuit of the resistor R34 and the capacitor C31 and further through the diode D31.

【0122】L側制御回路5Lは、制御電源14の出力
用コンデンサC6 の両端に抵抗R42,PNPトランジス
タQ42のコレクタ・エミッタ,及び抵抗R43の直列回路
を並列接続し、Q42のベースを抵抗ボリュームVR41の
摺動端子に接続し、抵抗ボリュームVR41の一端を抵抗
R44を介してコンデンサC6 の負極出力端に接続し、V
R41の他端を抵抗R20を介して整流装置2の正極出力端
に接続し、VR41と抵抗R44の直列回路の両端に並列に
コンデンサC42を接続し、Q42のコレクタをNPNトラ
ンジスタQ41のベースに接続する一方抵抗R43を介して
コンデンサC6の負極出力端に接続し、Q41のエミッタ
をコンデンサC6 の負極出力端に接続し、Q41のコレク
タをコンデンサC41を介してコンデンサC6 の負極出力
端に接続する一方ダイオードD41を介してスイッチング
装置4のゲート回路に接続している。その他の構成は図
12と同様である。
The L-side control circuit 5L has a series circuit of a resistor R42, a collector / emitter of a PNP transistor Q42, and a resistor R43 connected in parallel across the output capacitor C6 of the control power supply 14, and the base of Q42 is a resistor volume VR41. Connected to the sliding terminal of, and one end of the resistance volume VR41 is connected to the negative output terminal of the capacitor C6 via the resistance R44, and V
The other end of R41 is connected to the positive output terminal of the rectifier 2 via the resistor R20, the capacitor C42 is connected in parallel to both ends of the series circuit of VR41 and the resistor R44, and the collector of Q42 is connected to the base of the NPN transistor Q41. One is connected to the negative output terminal of the capacitor C6 via the resistor R43, the emitter of Q41 is connected to the negative output terminal of the capacitor C6, and the collector of Q41 is connected to the negative output terminal of the capacitor C6 via the capacitor C41. It is connected to the gate circuit of the switching device 4 via the diode D41. Other configurations are the same as those in FIG.

【0123】このような図17の構成において、正常動
作時は、制御電源14の出力電圧Vccが立ち上がると、
トランジスタQ31のベースに抵抗分圧された電位が印加
されるので、トランジスタQ31がオンし、トランジスタ
Q32もオンする。トランジスタQ32がオンすれば抵抗R
34とコンデンサC31で決まるインピーダンスがスイッチ
ング装置3のゲート回路に等価的に付加され、インバー
タ出力を正常に制御する。一方、寿命末期においてVL
,IL 検出回路9,10が異常を検出すると、ツェナ
ーダイオードZD1 が導通し、PUTがオン、フォトカ
プラPC1 の発光ダイオードが光り、これ基づいてH側
制御回路5H内のフォトカプラPC1 のフォトトランジ
スタがオンすることにより、トランジスタQ31はオフ、
Q32はオフするので、H側制御回路5Hの制御動作は停
止される。同時に、フォトカプラPC1 のフォトトラン
ジスタがオンすることで、制御電源14の電源出力ライ
ンの電圧VccはツェナーダイオードZD31のツェナー電
圧で決まる一段低い電圧に制御され、この低くされた電
圧VccによってL側制御回路5Lが制御動作を行うの
で、インバータ出力を一段下げたレベルの一定値に制御
することが可能となる。つまり、H側制御停止時のイン
バータ出力即ちランプ電圧VL を電圧Vccの制御によっ
て一段下げた一定値に設定することが可能となる。
In the structure shown in FIG. 17, during normal operation, when the output voltage Vcc of the control power supply 14 rises,
Since the resistance-divided potential is applied to the base of the transistor Q31, the transistor Q31 turns on and the transistor Q32 also turns on. If the transistor Q32 turns on, the resistance R
An impedance determined by 34 and the capacitor C31 is equivalently added to the gate circuit of the switching device 3 to normally control the inverter output. On the other hand, at the end of life, VL
, IL detection circuits 9 and 10 detect an abnormality, the Zener diode ZD1 becomes conductive, the PUT turns on, the light emitting diode of the photocoupler PC1 illuminates, and based on this, the phototransistor of the photocoupler PC1 in the H side control circuit 5H turns on. When turned on, the transistor Q31 is turned off,
Since Q32 is turned off, the control operation of the H side control circuit 5H is stopped. At the same time, the phototransistor of the photocoupler PC1 is turned on, so that the voltage Vcc of the power supply output line of the control power supply 14 is controlled to a voltage lower by one step determined by the Zener voltage of the Zener diode ZD31, and the L side control is performed by the lowered voltage Vcc. Since the circuit 5L performs the control operation, it is possible to control the output of the inverter to the constant value of the level lowered by one step. In other words, the inverter output when the H-side control is stopped, that is, the lamp voltage VL, can be set to a constant value which is lowered by one step by controlling the voltage Vcc.

【0124】図18は、本発明の第8の実施の形態の電
源装置を示すものである。図17と本実施の形態とは、
H側制御回路5Hの構成で異なっている。L側制御回路
5Lは図17と同様である。本実施の形態では、H側制
御回路5Hをインバータ12のスイッチング装置3のゲ
ート回路付近に配置する構成とするものである。
FIG. 18 shows a power supply unit according to the eighth embodiment of the present invention. 17 and the present embodiment,
The configuration of the H-side control circuit 5H is different. The L-side control circuit 5L is the same as in FIG. In the present embodiment, the H-side control circuit 5H is arranged near the gate circuit of the switching device 3 of the inverter 12.

【0125】ラッチ保持手段11AのフォトカプラPC
1 の発光部に対する受光部であるフォトトランジスタを
備え、制御電源14の出力用コンデンサC6 の両端にツ
ェナーダイオードZD31とコンデンサC32の直列回路を
並列接続し、コンデンサC32に並列に前記フォトトラン
ジスタのコレクタ・エミッタを接続し、ツェナーダイオ
ードZD31とコンデンサC32の接続点をダイオードD31
を介してH側の制御回路5Hに接続している。H側制御
回路5Hは、インバータ12のスイッチング装置3のゲ
ート回路にあるドライブトランス8の二次巻線8−2に
並列にダイオードD32とトランジスタQ33のコレクタ・
エミッタと抵抗R36の直列回路を接続し、トランジスタ
Q33のコレクタとスイッチング装置3のソース間に並列
にコンデンサC34を接続し、トランジスタQ33のベース
とスイッチング装置3のソース間に並列に抵抗R35とコ
ンデンサC33の並列回路を接続している。その他の構成
は図17と同様である。ダイオードD32とコンデンサC
34から成る回路は、スイッチング装置3のゲート回路に
表れる高周波電流を整流・平滑してコンデンサC34に直
流電圧を蓄えトランジスタQ33のコレクタ電源とするた
めのものである。
Photocoupler PC of the latch holding means 11A
A phototransistor which is a light receiving part for the light emitting part of 1 is provided, and a series circuit of a Zener diode ZD31 and a capacitor C32 is connected in parallel to both ends of the output capacitor C6 of the control power supply 14, and the collector of the phototransistor is connected in parallel to the capacitor C32. Connect the emitter and connect the connection point of Zener diode ZD31 and capacitor C32 to diode D31.
Is connected to the control circuit 5H on the H side. The H-side control circuit 5H is connected in parallel with the secondary winding 8-2 of the drive transformer 8 in the gate circuit of the switching device 3 of the inverter 12 in parallel with the diode D32 and the collector of the transistor Q33.
A series circuit of an emitter and a resistor R36 is connected, a capacitor C34 is connected in parallel between the collector of the transistor Q33 and the source of the switching device 3, and a resistor R35 and a capacitor C33 are connected in parallel between the base of the transistor Q33 and the source of the switching device 3. Are connected in parallel circuit. Other configurations are the same as those in FIG. Diode D32 and capacitor C
The circuit composed of 34 is for rectifying and smoothing the high frequency current appearing in the gate circuit of the switching device 3 to store a DC voltage in the capacitor C34 and using it as the collector power source of the transistor Q33.

【0126】このような図18の構成において、正常動
作時は、制御電源14の出力電圧Vccが立ち上がると、
ツェナーダイオードZD31,抵抗,ダイオードD31を通
してトランジスタQ33のベースに入る。トランジスタQ
33がオンすれば抵抗R36で決まるインピーダンスがスイ
ッチング装置3のゲート回路に付加されて、インバータ
出力を正常に制御する。一方、寿命末期においてVL ,
IL 検出回路9,10が異常を検出すると、ツェナーダ
イオードZD1 が導通し、PUTがオン、フォトカプラ
PC1 の発光ダイオードが光り、これ基づいてフォトカ
プラPC1 のフォトトランジスタがオンすることによ
り、H側制御回路5H内のトランジスタQ33のベース電
位が基準電位に落ち、Q33がオフするので、H側制御回
路5Hの制御動作は停止される。同時に、フォトカプラ
PC1 のフォトトランジスタがオンすることで、制御電
源14の電源出力ラインの電圧Vccはツェナーダイオー
ドZD31のツェナー電圧で決まる一段低い電圧に制御さ
れ、この低くされた電圧VccによってL側制御回路5L
が制御動作を行うので、インバータ出力を一段下げたレ
ベルの一定値に制御することが可能となる。つまり、H
側制御停止時のインバータ出力即ちランプ電圧VL を電
圧Vccの制御によって一段下げた一定値に設定すること
が可能となる。
In the configuration shown in FIG. 18, during normal operation, when the output voltage Vcc of the control power supply 14 rises,
It enters the base of the transistor Q33 through the Zener diode ZD31, the resistor and the diode D31. Transistor Q
When 33 is turned on, the impedance determined by the resistor R36 is added to the gate circuit of the switching device 3 to normally control the inverter output. On the other hand, at the end of life, VL,
When the IL detection circuits 9 and 10 detect an abnormality, the Zener diode ZD1 is turned on, the PUT is turned on, the light emitting diode of the photocoupler PC1 is illuminated, and the phototransistor of the photocoupler PC1 is turned on based on this, thereby controlling the H side. Since the base potential of the transistor Q33 in the circuit 5H drops to the reference potential and Q33 is turned off, the control operation of the H side control circuit 5H is stopped. At the same time, the phototransistor of the photocoupler PC1 is turned on, so that the voltage Vcc of the power supply output line of the control power supply 14 is controlled to a voltage lower by one step determined by the Zener voltage of the Zener diode ZD31, and the L side control is performed by the lowered voltage Vcc. Circuit 5L
Perform a control operation, it is possible to control the output of the inverter to a constant value with a level lowered by one step. That is, H
It is possible to set the inverter output when the side control is stopped, that is, the lamp voltage VL, to a constant value which is lowered by one step by controlling the voltage Vcc.

【0127】図19は、本発明の一実施の形態の照明装
置を示す斜視図である。
FIG. 19 is a perspective view showing an illumination device according to an embodiment of the present invention.

【0128】図中、符号201は照明装置本体であり、
この本体201に前記放電灯7が装着されている。ま
た、本体201内には例えば、図1〜図18、次に示す
図20〜図38のいずれかの実施の形態に示すような放
電灯点灯装置200が配設されている。なお、該放電灯
点灯装置200は本体201内に設けず、本体201外
に配設するようにしてもよい。また、本実施の形態の照
明装置は天井直付形のものであるが、これ以外のもので
あってもよい。
In the figure, reference numeral 201 is the main body of the illuminating device,
The discharge lamp 7 is mounted on the main body 201. Further, in the main body 201, for example, a discharge lamp lighting device 200 as shown in any one of the embodiments of FIGS. 1 to 18 and FIGS. The discharge lamp lighting device 200 may be provided outside the main body 201 instead of being provided inside the main body 201. Further, although the lighting device of the present embodiment is of a type directly attached to the ceiling, other devices may be used.

【0129】図20は本発明の第9の実施の形態の電源
装置を示す回路図であり、図21は図20の各部の波形
図である。図20は二石式の二灯用放電灯点灯装置を示
している。
FIG. 20 is a circuit diagram showing a power supply device according to a ninth embodiment of the present invention, and FIG. 21 is a waveform diagram of each part of FIG. FIG. 20 shows a two-stone two-lamp discharge lamp lighting device.

【0130】図20の実施の形態は、ランプを抜いた
(以下ランプ脱)においてもドライブトランスCTの一
次巻線が閉ループ内にあるために自励発振することによ
るインバータの発熱及び寿命の劣化を防止するためのも
のである。即ち、負荷となる放電灯がないのにインバー
タで電力消費するのを防ぐものである。
In the embodiment shown in FIG. 20, the primary winding of the drive transformer CT is in the closed loop even when the lamp is unplugged (hereinafter, the lamp is unplugged). It is for prevention. That is, it is intended to prevent the inverter from consuming electric power even though there is no discharge lamp as a load.

【0131】図20において、ランプ脱検出回路Aでラ
ンプ脱を検出すると、フォトカプラPC2 のダイオード
が発光し、PC2 のフォトトランジスタがオンする。こ
のとき、コンデンサC1 の電位がツェナーダイオードZ
D1 で決められる電位まで充電され、トランジスタQ5
をオン(以下ON)させる。これによりQ1 がONし、
インバータが停止する。インバータ停止により、PC2
の発光ダイオードがオフ(以下OFF)となるので、C
1 が放電され、Q5 がOFFとなり、発振開始する。以
降、ランプが再着されて、インバータ動作時にPC2 ダ
イオードが発光しなくなるまで繰り返す。
In FIG. 20, when the lamp disconnection detection circuit A detects the lamp disconnection, the diode of the photocoupler PC2 emits light and the phototransistor of PC2 is turned on. At this time, the potential of the capacitor C1 changes to the Zener diode Z.
It is charged to the potential determined by D1 and transistor Q5
Is turned on (hereinafter ON). This turns on Q1,
The inverter stops. PC2 by stopping the inverter
Since the light emitting diode of is turned off (hereinafter OFF), C
1 is discharged, Q5 is turned off, and oscillation starts. After that, the lamp is reattached and the operation is repeated until the PC2 diode does not emit light during the operation of the inverter.

【0132】ランプ寿命検出回路Bでランプ寿命を検出
し、PC1 ダイオードが発光すると、PC1 のフォトト
ランジスタがONし、PUTがON、ラッチ保持する。
この時、C1 がZD1 電位まで充電され、Q5 がON
し、発振停止する。ところで、発振停止時、コンデンサ
C3 のトリガ電圧VC3は0〜VTH(トリガ素子TRのし
きい値)まで変化するので、VTH付近でQ6 がONする
ようにすれば、Q6 がONにてQ5 がOFFする。従っ
て、Q1 ,Q2 は間欠的に発振する。一方、PUTはQ
6 がONでQ1 ,Q2 発振時でも、保持電流を供給でき
るので、ラッチ維持となる。上記動作は、ランプを交換
するために、ランプ脱すると、PC2 のフォトトランジ
スタがONするため、PUTは保持電流が断たれ、ラッ
チ解除となる。以下ランプ脱回路の動作となる。
When the lamp life detecting circuit B detects the lamp life and the PC1 diode emits light, the phototransistor of PC1 is turned on, the PUT is turned on, and the latch is held.
At this time, C1 is charged to the ZD1 potential and Q5 is turned on.
And stop the oscillation. By the way, when the oscillation is stopped, the trigger voltage VC3 of the capacitor C3 changes from 0 to VTH (threshold value of the trigger element TR). Therefore, if Q6 is turned on near VTH, Q6 is turned on and Q5 is turned off. To do. Therefore, Q1 and Q2 oscillate intermittently. On the other hand, PUT is Q
Since the holding current can be supplied even when 6 is ON and Q1 and Q2 are oscillating, the latch is maintained. In the above operation, when the lamp is removed to replace the lamp, the phototransistor of PC2 is turned on, so that the holding current of the PUT is cut off and the latch is released. After that, the operation of the lamp disconnection circuit starts.

【0133】トランジスタQ1 をOFFさせる代わりに
トランジスタQ2 をOFFさせることもできるが、複雑
な構成でQ1 をOFFさせるのには理由がある。
Although it is possible to turn off the transistor Q2 instead of turning off the transistor Q1, there is a reason to turn off Q1 in a complicated structure.

【0134】図22は、図20の変形例を示す回路図で
ある。Q2 をOFFさせる場合の構成を示している。図
23(a) 〜(e) は図22の回路動作を示している。
FIG. 22 is a circuit diagram showing a modification of FIG. It shows the configuration when Q2 is turned off. 23 (a) to 23 (e) show the circuit operation of FIG.

【0135】図22では、Q2 をOFFさせるので、簡
単な構成とできるが、Q2 を強制的にOFFさせると、
又は、Q2 のドライブが減少すると、コンデンサC6 ,
インバータトランスIVTの一次巻線IVTP の共振で
C6 の充電は行われるものの、放電がなされず、整流後
の電圧が上昇してしまい、Q2 がOFF時に印加される
電圧(Q2 のコレクタ・エミッタ間電圧VCEQ2 )が過
大となる。この結果、Q2 には、高耐圧の素子が必要と
なる。なお、Q2 をOFFさせる場合は、ダイオードD
1 によりインバータ出力低減も同時にできる。
In FIG. 22, since Q2 is turned off, a simple structure can be obtained. However, if Q2 is forcibly turned off,
Or, if the drive of Q2 decreases, the capacitor C6,
Although C6 is charged by the resonance of the primary winding IVTP of the inverter transformer IVT, it is not discharged and the voltage after rectification rises, and the voltage applied when Q2 is OFF (the collector-emitter voltage of Q2). VCEQ2) becomes excessive. As a result, Q2 requires a high breakdown voltage element. When turning off Q2, diode D
1 can reduce the inverter output at the same time.

【0136】図23において、Q2 がONしないので、
又は、ONが少ないので、図23(a) (e) に示す丸数字
1,5の電流が少ないため、C6 電圧が過大となり、整
流装置の正極端電位VDC(即ちコンデンサC5 正極側電
位)が大きくなる。その結果、Q1 がON、Q2 がOF
F時に、Q2 に印加される電圧が過大となる。
In FIG. 23, since Q2 does not turn on,
Alternatively, since the number of ONs is small, the currents of the circled numbers 1 and 5 shown in FIGS. 23 (a) and (e) are small, so that the C6 voltage becomes excessive and the positive terminal potential VDC of the rectifier (that is, the capacitor C5 positive side potential) is growing. As a result, Q1 is ON, Q2 is OF
At F, the voltage applied to Q2 becomes excessive.

【0137】図20の実施の形態によれば、ランプ脱、
ランプ寿末時に電子部品の発熱が少なく、長寿命化が可
能となる。また、ランプ脱、ランプ寿末時に低消費電力
となる。
According to the embodiment shown in FIG. 20, the lamp removal,
At the end of the lamp's life, the electronic parts generate less heat, enabling longer life. Also, the power consumption is low when the lamp is removed and the lamp is at the end of its life.

【0138】図24は本発明の第10の実施の形態の電
源装置を示す回路図である。図24は一石式の二灯用放
電灯点灯装置を示している。
FIG. 24 is a circuit diagram showing a power supply device according to the tenth embodiment of the present invention. FIG. 24 shows a two-lamp single-stone discharge lamp lighting device.

【0139】これは、ランプ脱、ランプ寿命末期(以下
ランプ寿末)時に間欠発振をする場合の構成である。従
来は、ランプ脱、ランプ寿末時に間欠発振する場合、再
発振時に始動電圧が発生するために、ランプは点滅す
る。
This is a configuration for intermittent oscillation at the time of lamp removal and the end of the lamp life (hereinafter referred to as the end of the lamp life). Conventionally, when the lamp oscillates and the lamp oscillates intermittently at the end of the lamp life, the starting voltage is generated at the time of re-oscillation, so the lamp blinks.

【0140】図24では、ダイオードD1 により、イン
バータ出力制御部Q3 のゲート電位をグランドGNDの
レベルにまで落とすために、間欠発振時の間欠出力を低
く抑えられるために、ランプソケット部への過電圧印加
や、間欠発振時のランプ点滅を完全になくせる。回路
A,B,Cの検出感度を調整して、間欠発振時の出力電
圧がランプ再始動しないレベルとなるようにする。
In FIG. 24, the diode D1 lowers the gate potential of the inverter output control section Q3 to the level of the ground GND, so that the intermittent output during intermittent oscillation can be suppressed to a low level. , It is possible to completely eliminate the blinking of the lamp during intermittent oscillation. The detection sensitivities of the circuits A, B, and C are adjusted so that the output voltage at the time of intermittent oscillation becomes a level at which the lamp is not restarted.

【0141】図24の実施の形態によれば、ランプ脱、
ランプ寿末時に出力をランプ始動以下に抑えたため、ラ
ンプ点滅しない。従って、ランプのストレスを低下でき
る。
According to the embodiment of FIG. 24, the lamp removal,
At the end of the lamp life, the output was suppressed below the lamp start, so the lamp did not blink. Therefore, the stress of the lamp can be reduced.

【0142】以上述べた図20及び図24の実施の形態
は、インバータ出力を可変する機能を有し、ランプ脱、
又はランプ寿末を検出してインバータを間欠動作とさせ
る安全回路構成(即ちフォトカプラPC1 ,PC2 )を
具備したものであるが、以下の特徴を有している。
The embodiments of FIGS. 20 and 24 described above have a function of varying the output of the inverter, and
Alternatively, it is provided with a safety circuit configuration (that is, photocouplers PC1 and PC2) that detects the end of the lamp life and causes the inverter to operate intermittently, but has the following features.

【0143】(1) 上記間欠発振時において、間欠発振と
同時に、出力可変回路部は出力下限の状態とする構成で
あることを特徴とする。
(1) At the time of the intermittent oscillation, the output variable circuit section is set to the output lower limit state simultaneously with the intermittent oscillation.

【0144】(2) ランプ寿末に行う間欠発振は、ラッチ
素子を用いて行い、ラッチ用トリガ(寿命末期検出信
号)入力後は、ランプ脱以外はラッチ素子のラッチ動作
を維持させる構成としたことを特徴とする。
(2) The intermittent oscillation performed at the end of the lamp life is performed by using the latch element, and after the latch trigger (end of life detection signal) is input, the latch operation of the latch element is maintained except for the lamp removal. It is characterized by

【0145】(3) (2) のラッチ動作に、インバータの軌
道トリガ信号により、インバータの発振を間欠的に復帰
させる構成としたことを特徴とする。なお、発振復帰時
にもラッチ素子はラッチ動作を維持する。
(3) The latch operation of (2) is characterized in that the oscillation of the inverter is intermittently restored by the trajectory trigger signal of the inverter. The latch element maintains the latch operation even when the oscillation is restored.

【0146】(4) (2) のラッチ動作は、ランプ脱の信号
をもってラッチ解除され、その後、ランプ脱信号によっ
て間欠動作を行う構成としたことを特徴とする。
(4) The latch operation of (2) is characterized in that the latch is released by the lamp disconnection signal, and then the intermittent operation is performed by the lamp disconnection signal.

【0147】(5) 間欠発振時の出力発生期間は、出力電
圧がランプの始動電圧以下となるように期間設定される
ことを特徴とする。
(5) The output generation period at the time of intermittent oscillation is characterized in that the output voltage is set so that the output voltage becomes equal to or lower than the lamp starting voltage.

【0148】(6) 間欠発振動作は、インバータの主スイ
ッチング素子のドライブ信号を補助スイッチ素子により
短絡/開放することによりなされ、二石以上のインバー
タ構成の場合、インバータ起動トリガ信号が入力されて
いない側の主スイッチング素子に設ける構成としたこと
を特徴とする。
(6) The intermittent oscillation operation is performed by short-circuiting / opening the drive signal of the main switching element of the inverter by the auxiliary switch element. In the case of an inverter configuration of two or more stones, the inverter start trigger signal is not input. It is characterized in that it is provided in the main switching element on the side.

【0149】以下の図25〜図28に示す実施の形態
は、ランプ異常を検出する回路構成に関するもので、ラ
ンプ電圧の上昇をもってランプ異常と判断するが、その
ランプ異常電圧の上昇は、ランプ異常後に数秒〜数十秒
の時定数(遅れ)をもって上昇するように構成してあ
る。これは電源投入時などに、インバータ二次側に発生
する始動二次電圧が異常として検出されるのを避けるた
めである。従来は、上記時間経過後に異常検出電圧が低
下しないとランプ異常と判断し、安全回路(フォトカプ
ラ)を通してインバータ出力を低下させるように制御す
るので、始動二次電圧の発生は抑止される。従来、制御
回路簡素化のために、インバータ出力調整回路の調整レ
ベルを点灯時と、始動二次電圧発生時とで同一レベルに
なるように設定していた。ところが、点灯時と、始動二
次電圧発生時とで制御レベルが同じなので、点灯時のレ
ベルを重視したレベル設定を行うと、始動二次電圧の発
生値が極端に大きくなったり、或いは小さくなったりす
ることがあった。始動二次電圧が小さい場合は、ランプ
の始動不良を招き、大きい場合はランプから発生する漏
れ電流が過大となり装置部品に悪影響を及ぼす。
The following embodiments shown in FIG. 25 to FIG. 28 relate to a circuit configuration for detecting a lamp abnormality, and it is judged that the lamp is abnormal when the lamp voltage rises. After that, it is configured to rise with a time constant (delay) of several seconds to several tens of seconds. This is to prevent the starting secondary voltage generated on the secondary side of the inverter from being detected as an abnormality when the power is turned on. Conventionally, if the abnormality detection voltage does not decrease after the lapse of the above time, it is determined that the lamp is abnormal and the inverter output is controlled to decrease through the safety circuit (photocoupler), so that the generation of the starting secondary voltage is suppressed. Conventionally, in order to simplify the control circuit, the adjustment level of the inverter output adjustment circuit is set to be the same level when lighting and when the starting secondary voltage is generated. However, since the control level is the same when the lamp is lit and when the starting secondary voltage is generated, if the level setting that emphasizes the level when the lamp is lit is performed, the generated value of the starting secondary voltage becomes extremely large or small. There was something that happened. If the starting secondary voltage is small, it causes a defective starting of the lamp, and if it is large, the leakage current generated from the lamp becomes excessive and adversely affects the device parts.

【0150】そこで、図25〜図28に示す実施の形態
では、時定数回路を用いてランプ電圧の上昇を検出する
際に、時定数回路が動作しているときに(検出すべき電
圧が上昇しているときに)、インバータ制御回路の制御
レベルを始動二次電圧に合うように変更する(切り換え
る)構成とする。
Therefore, in the embodiment shown in FIGS. 25 to 28, when the rise of the lamp voltage is detected using the time constant circuit, when the time constant circuit is operating (the voltage to be detected rises The control level of the inverter control circuit is changed (switched) to match the starting secondary voltage.

【0151】図25は本発明の第11の実施の形態の電
源装置を示す回路図であり、図26は図25の動作を説
明する図である。図26で、V検出とは、異常検出回路
の検出電圧を意味する。
FIG. 25 is a circuit diagram showing a power supply device according to an eleventh embodiment of the present invention, and FIG. 26 is a diagram for explaining the operation of FIG. In FIG. 26, V detection means the detection voltage of the abnormality detection circuit.

【0152】図25において、時定数回路はコンデンサ
C1 とトランジスタQ1 を組み合わせた構成とされ、小
さなコンデンサでも長い時定数を発生できる。本実施の
形態では、前記時定数回路のトランジスタQ1 のコレク
タ端子と直列にフォトカプラPC2 の発光ダイオードを
接続することで、PC2 が発光時、即ちコンデンサC1
が充電電流を流しトランジスタQ1 をONさせている
間、PC2 の二次側であるフォトトランジスタのONに
より、インバータ制御回路の制御レベルを適切な始動二
次電圧となるように変更させる。ランプ点灯後は、ラン
プ電圧が低く一定に保たれるため、時定数回路は充電動
作を行わない。即ち、PC2 はOFFになり、始動二次
電圧とは異なる点灯時の制御レベルによってランプが点
灯制御される。
In FIG. 25, the time constant circuit is constructed by combining the capacitor C1 and the transistor Q1, and a long time constant can be generated even with a small capacitor. In the present embodiment, the light emitting diode of the photocoupler PC2 is connected in series with the collector terminal of the transistor Q1 of the time constant circuit so that PC2 emits light, that is, the capacitor C1.
While the charging current is flowing and the transistor Q1 is turned on, the control level of the inverter control circuit is changed to an appropriate starting secondary voltage by turning on the phototransistor on the secondary side of PC2. Since the lamp voltage is kept low and constant after the lamp is lit, the time constant circuit does not perform the charging operation. That is, PC2 is turned off, and the lighting of the lamp is controlled by the control level at lighting different from the starting secondary voltage.

【0153】ところで、図25の実施の形態の場合、ラ
ンプ電圧の異なる複数のランプを適合負荷とするインバ
ータの場合、検出電圧が始動時に必ずしも点灯時の定常
レベルになっているとは限らない。万一、点灯後の検出
電圧が安定点灯時の定常レベルよりも低い場合、点灯後
にも時定数回路が充電動作するので、点灯直後の明るさ
が定常点灯時に対し明るかったり、暗かったりする不具
合も考えられる。
By the way, in the case of the embodiment of FIG. 25, in the case of an inverter using a plurality of lamps having different lamp voltages as compatible loads, the detected voltage is not always at the steady level at the time of starting. If the detected voltage after lighting is lower than the steady level during stable lighting, the time constant circuit will charge even after lighting, so the brightness immediately after lighting will be brighter or darker than during steady lighting. Conceivable.

【0154】そごで、この不具合を改善した本発明の第
12の実施の形態の電源装置を、図27に示す。図28
に、図27の動作説明図を示す。
FIG. 27 shows a twelfth embodiment of the power supply device according to the present invention, in which this problem has been improved. FIG.
27 shows an operation explanatory diagram of FIG.

【0155】図27において、図25と異なる点は、フ
ォトカプラPC2 の発光ダイオードと直列にツェナーダ
イオードZD2 を設け、(定常点灯時の検出電圧)≦
(ZD2 のツェナー電圧)とする。検出電圧はZD2 の
ツェナー電圧まで短い時定数で瞬時に上昇し、ランプ始
動後には、検出電圧が定常時のレベルよりも高くなり、
コンデンサC1 への充電電流は流れないので確実にPC
2 がOFFでき、点灯直後の明るさ変化等が完全になく
なる。
27 is different from FIG. 25 in that the Zener diode ZD2 is provided in series with the light emitting diode of the photocoupler PC2, and (detection voltage during steady lighting) ≦
(ZD2 Zener voltage). The detected voltage instantly rises to the ZD2 Zener voltage with a short time constant, and after the lamp starts, the detected voltage becomes higher than the steady-state level,
Since the charging current to the capacitor C1 does not flow, make sure that the PC
2 can be turned off, and there will be no change in brightness immediately after lighting.

【0156】図25及び図27の実施の形態によれば、
簡単な構成で、点灯時,始動二次電圧の発生時のインバ
ータ制御レベルを最適に設定できる。また、点灯時と始
動時の2つのモードにおいて、異なる制御レベルとして
いるにも関わらず、点灯直後の明るさ変化を防止するこ
とができる。
According to the embodiment of FIGS. 25 and 27,
With a simple configuration, the inverter control level can be set optimally during lighting and when the secondary voltage for starting is generated. In addition, it is possible to prevent a change in brightness immediately after lighting, although the control levels are different in the two modes of lighting and starting.

【0157】以上述べた図25及び図27の実施の形態
は、ランプ異常発生後に時定数をもって上昇するランプ
電圧を検出するもので、検出電圧が所定値を越えたとき
に異常として検出を行うものであるが、以下の特徴を有
している。
The embodiments of FIGS. 25 and 27 described above detect the lamp voltage that rises with a time constant after the occurrence of a lamp abnormality, and perform detection as an abnormality when the detected voltage exceeds a predetermined value. However, it has the following features.

【0158】(1) 時定数回路動作時に(検出電圧の上昇
時に)、インバータ制御回路の制御レベルを点灯時とは
異なる始動二次電圧に合ったレベルに切り換える構成と
したことを特徴とする。
(1) When the time constant circuit operates (when the detection voltage rises), the control level of the inverter control circuit is switched to a level suitable for the starting secondary voltage different from the lighting state.

【0159】(2) ランプ異常を検出する回路の検出電圧
は、ランプ点灯前に正常点灯時のレベルまで遅れなく
(瞬時に)上昇させる構成としたことを特徴とする。
(2) It is characterized in that the detection voltage of the circuit for detecting the lamp abnormality is raised (instantaneously) to the level at the time of normal lighting before lighting the lamp without delay (instantaneously).

【0160】以下の図29〜図38で説明する実施の形
態は、ランプ異常時を検出する回路に関するものである
が、従来は、ランプ異常でもランプ周囲温度によって
は、異常と判断するレベルまでに検出電圧が上昇しない
か、或いは上昇しても再び解除されてしまう場合があ
り、この場合、インバータの安全回路が動作せず(即ち
フォトカプラ点灯による異常伝達が行われず)、インバ
ータに過大なストレスをもたらすと共に、ランプに対し
てもストレスが増加して、インバータの半導体破壊や、
ランプ管端の破壊をもたらす場合があった。
The embodiments described with reference to FIGS. 29 to 38 below relate to a circuit for detecting a lamp abnormality. However, conventionally, even a lamp abnormality can be judged to be abnormal depending on the ambient temperature of the lamp. The detection voltage may not rise or may be released again even if it rises. In this case, the safety circuit of the inverter does not operate (that is, abnormal transmission due to lighting of the photocoupler is not performed), and excessive stress is applied to the inverter. In addition to increasing the stress on the lamp, semiconductor damage to the inverter,
In some cases, the end of the lamp tube was destroyed.

【0161】図29に、フィラメント断線時の不具合を
説明する。使用中に、ランプフィラメントの金属成分が
電極の付け根(フレアという)部分に蒸着された後に、
フィラメントが断線されると、蒸着膜上に高周波電流が
流れてしまい、蒸着膜が電力損失(ロスという)を発生
し発熱するため、ガラスで構成されたフレアが高温によ
り溶融され、ランプ脱落や発火を起こす場合がある。
FIG. 29 illustrates a problem when the filament is broken. During use, after the metal component of the lamp filament is deposited on the base of the electrode (called flare),
If the filament is broken, a high-frequency current will flow over the deposited film, causing the deposited film to generate power loss (heat loss) and generate heat, causing the glass flare to melt at high temperatures, causing the lamp to fall off and catch fire. May occur.

【0162】フィラメント電流If としてはインバータ
の出力電圧とコンデンサCにより決定される定電流が供
給される。蒸着膜抵抗R( 蒸着膜) は数Ω〜数MΩなの
で、例えばインバータ出力を300V、Cを5600p
F、インバータ出力周波数f=50kHz 、R( 蒸着膜)
を100Ωとすれば、 W( 蒸着膜) =2π×50kHz ×5600pF×300
V×100Ω=53W ものロスが発生し、蒸着膜が発熱、ガラス溶融に至る。
A constant current determined by the output voltage of the inverter and the capacitor C is supplied as the filament current If. Since the vapor deposition film resistance R (deposition film) is several Ω to several MΩ, for example, the inverter output is 300 V and C is 5600 p
F, inverter output frequency f = 50kHz, R (deposited film)
Is 100Ω, W (deposited film) = 2π × 50 kHz × 5600 pF × 300
A loss of V × 100Ω = 53 W occurs, the vapor deposition film generates heat, and the glass melts.

【0163】図30は本発明の第13の実施の形態の電
源装置を示す回路図であり、図31は図30の動作を説
明する図である。
FIG. 30 is a circuit diagram showing a power supply device according to a thirteenth embodiment of the present invention, and FIG. 31 is a diagram for explaining the operation of FIG.

【0164】図30では、ランプ異常を検出するのに、
電圧検出部と、直流検出部とを設けて、ランプ電圧VL
と半波電流検出(直流電流検出)の2つの値を検出する
構成としたので、周囲温度の変化によらずランプの異常
を確実に検出し、安全回路動作に移行するようにしてい
る。即ち、VL 検出では、図31(a) に示すように異常
検出レベルがV20′とすると、クロスハッチパターンで
示した温度領域では、異常を検出できないが、IL 検出
では、同じ検出レベルV20′で前記のVL 検出できない
温度領域でも異常と検出することができる。従って、V
L 検出では、カバーできない温度領域を半波電流検出で
カバーすることができる。
In FIG. 30, in order to detect a lamp abnormality,
The lamp voltage VL is provided by providing a voltage detector and a direct current detector.
Since it is configured to detect two values, that is, half-wave current detection (DC current detection), the lamp abnormality is reliably detected regardless of changes in ambient temperature, and the safety circuit operation is performed. That is, in the VL detection, if the abnormality detection level is V20 'as shown in FIG. 31 (a), the abnormality cannot be detected in the temperature region shown by the crosshatch pattern, but in the IL detection, the same detection level V20' is obtained. It is possible to detect an abnormality even in the temperature range where VL cannot be detected. Therefore, V
Half-wave current detection can cover the temperature range that cannot be covered by L detection.

【0165】図32は本発明の第14の実施の形態の電
源装置を示す回路図であり、図33は図32の動作を説
明する図である。
FIG. 32 is a circuit diagram showing a power supply device according to a fourteenth embodiment of the present invention, and FIG. 33 is a diagram for explaining the operation of FIG.

【0166】図32では、異常検出後その状態を保持す
る保持手段としてPUT(プログマブルユニジャンクシ
ョントランジスタ)を設けたので、安全回路動作後、保
持手段により安全回路動作が保持されるので、安全回路
動作後の周囲温度の変化や、ランプの異常放電発生にか
かわらず常に安全な状態にインバータ,ランプを制御す
ることができる。即ち、安全回路動作後は、負荷の状態
によらず常にONとなる。なお、PUTのOFF(安全
回路の解除)は、インバータ発振停止により行えるの
で、電源OFF、ランプ脱により行える。
In FIG. 32, since a PUT (programmable unijunction transistor) is provided as a holding means for holding the state after the abnormality is detected, the safety circuit operation is held by the holding means after the safety circuit is operated. The inverter and lamp can always be controlled in a safe state regardless of changes in ambient temperature after circuit operation and abnormal lamp discharge. That is, after the safety circuit is operated, it is always turned on regardless of the state of the load. Since the PUT can be turned off (the safety circuit is released) by stopping the oscillation of the inverter, the power can be turned off and the lamp can be removed.

【0167】図34は本発明の第15の実施の形態の電
源装置を示す回路図であり、図35〜図37は図34の
動作を説明する図である。
FIG. 34 is a circuit diagram showing a power supply device according to a fifteenth embodiment of the present invention, and FIGS. 35 to 37 are views for explaining the operation of FIG.

【0168】図34では、フィラメントと並列にインピ
ーダンス素子(コンデンサ,インダクタ,或いは抵抗)
を設けているので、フレア上の蒸着膜に印加される電力
を該並列インピーダンスにより制限することができる。
この並列インピーダンスを流れるフィラメント電流I(f
インピーダンス) を大きくすれば、図37に示すように
蒸着膜を流れる電流I( 蒸着膜) を減らすことがで
き、図36に示すようにW( 蒸着膜) =I( 蒸着膜) ×
R( 蒸着膜) を抑えることができる。
In FIG. 34, an impedance element (capacitor, inductor, or resistor) is arranged in parallel with the filament.
Is provided, the electric power applied to the vapor deposition film on the flare can be limited by the parallel impedance.
The filament current I (f
If the impedance) is increased, the current I (deposited film) flowing through the deposited film can be reduced as shown in FIG. 37, and as shown in FIG. 36, W (deposited film) = I (deposited film) ×
R (deposited film) can be suppressed.

【0169】図38は図34の状態からランプを抜いた
ときの不具合を説明する図である。
FIG. 38 is a diagram for explaining a problem when the lamp is removed from the state of FIG.

【0170】フィラメント並列インピーダンスがある
と、ランプを抜いてても帰還電流は流れ続けるので、自
励発振を継続する。安全回路がラッチ動作しているの
で、ランプを再装着しても始動電圧が再び発生できな
い。
If there is a filament parallel impedance, the feedback current continues to flow even after the lamp is pulled out, so self-sustained pulsation continues. Since the safety circuit is latching, the starting voltage cannot be generated again even if the lamp is remounted.

【0171】図39は本発明の第16の実施の形態の電
源装置を示す回路図である。
FIG. 39 is a circuit diagram showing a power supply unit according to the 16th embodiment of the present invention.

【0172】図39では、フィラメントに対する並列イ
ンピーダンス配置の場合で、インバータ二次側電流を帰
還する自励式インバータを考慮し、ランプ脱時にインバ
ータの高周波出力を低減、或いは停止すべくフィラメン
ト装着検出手段を設けた。ランプ脱時はランプがないの
で、フレア溶融は考慮しなくてよい。フィラメント装着
検出手段によって、ランプ脱を検出した時には、フォト
カプラPC2 の発光ダイオードが光りそのフォトトラン
ジスタがONすることにより、安全回路の保持手段であ
るPUTを解除するが、PC2 ,PC1 はONし続ける
構成であるので、インバータ高周波出力低減の動作は継
続し、インバータ保護を図ることができる。即ち、ラン
プ脱時には、PC2 が発光しっ、PUTをリセットす
る。この時、PC1 はPC2 のフォトトランジスタを通
ってONし続けているので、インバータは安全動作のま
まである。正常ランプ装着時には、PUTがOFFなの
で、またPC2 がOFFするので、始動電圧が発生で
き、ランプは再点灯する。
In FIG. 39, in the case of the parallel impedance arrangement for the filament, considering the self-excited inverter that feeds back the secondary current of the inverter, the filament attachment detection means is arranged to reduce or stop the high frequency output of the inverter when the lamp is disconnected. Provided. Since there is no lamp when the lamp is removed, flare melting need not be considered. When the filament detachment detecting means detects the lamp disconnection, the light emitting diode of the photocoupler PC2 emits light and the phototransistor turns on, thereby releasing the PUT which is the means for holding the safety circuit, but PC2 and PC1 continue to turn on. With the configuration, the operation of reducing the high frequency output of the inverter continues, and the inverter can be protected. That is, when the lamp is removed, PC2 emits light and PUT is reset. At this time, since PC1 continues to be turned on through the phototransistor of PC2, the inverter remains in safe operation. When the lamp is installed normally, since PUT is OFF and PC2 is OFF, a starting voltage can be generated and the lamp is turned on again.

【0173】図40は、本発明の第17の実施の形態の
放電灯点灯装置を示す回路図である。
FIG. 40 is a circuit diagram showing a discharge lamp lighting device according to the seventeenth embodiment of the present invention.

【0174】図40において、商用交流電源51からの
交流電源電圧を整流装置52により整流され、平滑コン
デンサC51により平滑されてインバータ60に供給さ
れる。インバータ60は駆動回路61と抵抗R61,R
62とスイッチング装置であるところのFET62,6
3から構成されており、前記整流装置からの整流電圧を
スイッチング装置を用いて該整流装置の出力周波数より
高い周波数の交流電圧に変換する。FET62,63の
接続点は、コンデンサC61,コイルL61,放電灯5
3の直列接続を介してFET63のソースに接続される
とともに、コンデンサC62,コイルL62,放電灯5
4の直列接続を介してFET64のソースに接続され
る。
In FIG. 40, the AC power supply voltage from the commercial AC power supply 51 is rectified by the rectifier 52, smoothed by the smoothing capacitor C51, and supplied to the inverter 60. The inverter 60 includes a drive circuit 61 and resistors R61 and R
62 and FETs 62 and 6 which are switching devices
The rectification voltage from the rectification device is converted into an AC voltage having a frequency higher than the output frequency of the rectification device by using a switching device. The connection points of the FETs 62 and 63 are the capacitor C61, the coil L61, and the discharge lamp 5.
3 is connected to the source of the FET 63 through the series connection, and the capacitor C62, the coil L62, and the discharge lamp 5 are connected.
4 connected in series to the source of FET 64.

【0175】第1の電源回路は、コンデンサC65と、
ダイオードC65,C66とから構成されており、前記
インバータ60の出力より直流電源電圧を作成して配線
66に出力する。配線66は、平滑コンデンサC50を
介して基準電位点に接続されている。
The first power supply circuit includes a capacitor C65,
It is composed of diodes C65 and C66, and creates a DC power supply voltage from the output of the inverter 60 and outputs it to the wiring 66. The wiring 66 is connected to the reference potential point via the smoothing capacitor C50.

【0176】放電灯53,54は、並列にコンデンサC
63,C64が接続されている。
The discharge lamps 53 and 54 are connected in parallel with the capacitor C.
63 and C64 are connected.

【0177】放電灯53とコンデンサC63の正極側の
接続点は、異常検出手段であるところの寿末検出回路期
67に接続される。
The connection point on the positive electrode side of the discharge lamp 53 and the capacitor C63 is connected to the end of life detecting circuit period 67 which is an abnormality detecting means.

【0178】寿末検出回路期67は、NPNトランジス
タ68,ダイオードD67,コンデンサC67,抵抗R
67,R68とから構成され、放電灯53の異常(寿
末)をそれぞれ検出し、この検出結果の検出電圧を寿末
時信号発生回路71に供給する。
The end of life detection circuit period 67 includes an NPN transistor 68, a diode D67, a capacitor C67 and a resistor R.
67 and R68, each detects an abnormality (end of life) of the discharge lamp 53, and supplies a detection voltage of the detection result to the end of life signal generation circuit 71.

【0179】寿末検出回路期69は、NPNトランジス
タ70,ダイオードD69,コンデンサC69,抵抗R
69,R70とから構成され、放電灯54の異常(寿
末)をそれぞれ検出し、この検出結果の検出電圧を寿末
時信号発生回路73に供給する。 寿末時信号発生回路
71は、コンパレータ72とこのコンパレータ72の比
較の基準となる基準電圧を発生する電源E71と、抵抗
R71とコンデンサC71とから構成されおり、寿末検
出回路期67の検出結果が所定のレベルを超えた場合
に、ハイレベルとなる出力を出力低減保持手段75に供
給する。
The end of life detection circuit period 69 is an NPN transistor 70, a diode D69, a capacitor C69, a resistor R.
69 and R70, each detects an abnormality (end of life) of the discharge lamp 54, and supplies a detection voltage of this detection result to the end of life signal generation circuit 73. The end-of-life signal generation circuit 71 includes a comparator 72, a power supply E71 that generates a reference voltage that serves as a reference for comparison of the comparator 72, a resistor R71, and a capacitor C71. When the output exceeds the predetermined level, the output which becomes the high level is supplied to the output reduction holding means 75.

【0180】寿末時信号発生回路73は、コンパレータ
74とこのコンパレータ74の比較の基準となる基準電
圧を発生する電源E73と、抵抗R73とコンデンサC
73とから構成されおり、寿末検出回路期69の検出結
果が所定のレベルを超えた場合に、ハイレベルとなる出
力を出力低減保持手段78に供給する。
The end-of-life signal generating circuit 73 includes a comparator 74, a power supply E73 which generates a reference voltage which serves as a reference for comparison of the comparator 74, a resistor R73 and a capacitor C.
When the detection result of the end of life detection circuit period 69 exceeds a predetermined level, the output reduction holding means 78 is supplied with an output that becomes a high level.

【0181】一方、第1及び第2の報知ランプ81,8
2は、発光ダイオードで構成されており、アノードが前
記配線66に接続され、第1の電源回路65からの直流
電源電圧が一端に導かれるようになっている。第1及び
第2の報知ランプ81,82のそれぞれのカソードは、
それぞれ出力低減保持手段75,78に供給される。
On the other hand, the first and second notification lamps 81, 8
Reference numeral 2 is a light emitting diode, the anode of which is connected to the wiring 66, and the DC power supply voltage from the first power supply circuit 65 is led to one end. The cathodes of the first and second notification lamps 81 and 82 are
It is supplied to the output reduction holding means 75 and 78, respectively.

【0182】出力低減保持手段75は、抵抗R75,R
76,R77,R78、PNPトランジスタ76、NP
Nトランジスタ77、コンデンサC75,C76,C7
7、ダイオードD75とから構成され、配線66から所
定値以上の電源電圧が供給された状態で、寿末時信号発
生回路71からの出力がハイレベルとなった場合、ラッ
チされ、報知ランプ81のカソードからの電流が流れる
状態となり、報知ランプ81をオン状態にする。
The output reduction holding means 75 includes resistors R75 and R75.
76, R77, R78, PNP transistor 76, NP
N-transistor 77, capacitors C75, C76, C7
7 and a diode D75. When the output from the end-of-life signal generating circuit 71 is at a high level in the state where a power supply voltage of a predetermined value or more is supplied from the wiring 66, the signal is latched and the notification lamp 81 A current flows from the cathode, and the notification lamp 81 is turned on.

【0183】出力低減保持手段78は、抵抗R79,R
80,R81,R82、PNPトランジスタ79、NP
Nトランジスタ80、コンデンサC78,C79,C8
0、ダイオードD78とから構成され、配線66から所
定値以上の電源電圧が供給された状態で、寿末時信号発
生回路73からの出力がハイレベルとなった場合、ラッ
チされ、報知ランプ82のカソードからの電流が流れる
状態となり、報知ランプ82をオン状態にする。
The output reduction holding means 78 includes resistors R79 and R.
80, R81, R82, PNP transistor 79, NP
N-transistor 80, capacitors C78, C79, C8
0, a diode D78, and when the output from the end-of-life signal generating circuit 73 becomes a high level in the state where the power supply voltage of a predetermined value or more is supplied from the wiring 66, the signal is latched and the notification lamp 82 is turned on. A current flows from the cathode, and the notification lamp 82 is turned on.

【0184】第2の電源回路90は、抵抗R91,R9
2から構成され、インバータ60よりも前記と交流電源
側(本発明の実施の形態の場合、交流電源51の出力端
子間)に設けられ、前記インバータに供給されるより前
段の出力より電源電圧を作成して配線66(即ち前記複
数の報知ランプ81,82の一端)に導く。
The second power supply circuit 90 includes resistors R91 and R9.
2 is provided on the side closer to the AC power supply than the inverter 60 (between the output terminals of the AC power supply 51 in the case of the embodiment of the present invention), and the power supply voltage is supplied from the output of the preceding stage supplied to the inverter. It is created and guided to the wiring 66 (that is, one end of the plurality of notification lamps 81 and 82).

【0185】発振制御IC91は、配線66から電源電
圧が供給されることにより、前記駆動回路61に制御信
号を供給して、FET62,63を発振させ、インバー
タ60を動作させる。
When the power supply voltage is supplied from the wiring 66, the oscillation control IC 91 supplies a control signal to the drive circuit 61 to oscillate the FETs 62 and 63 and operate the inverter 60.

【0186】発振制御IC91と駆動回路61は、この
第1の電源回路65からの直流電源電圧により作動し前
記インバータ60の出力を制御する制御回路となってい
る。
The oscillation control IC 91 and the drive circuit 61 are control circuits which operate by the DC power supply voltage from the first power supply circuit 65 and control the output of the inverter 60.

【0187】このような構成により、出力低減保持手段
75,78は、前記複数の異常検出手段が異常を検出し
た場合は、それぞれ前記複数の報知ランプ81,82を
オン状態にすることにより、前記第1の電源回路から制
御回路に供給される電力を低下させ前記インバータの出
力を低減もしくは停止するようになっている。
With such a configuration, the output reduction holding means 75 and 78 turn on the plurality of notification lamps 81 and 82, respectively, when the plurality of abnormality detecting means detect an abnormality. The power supplied from the first power supply circuit to the control circuit is reduced to reduce or stop the output of the inverter.

【0188】このような発明の実施の形態の動作を放電
灯53が寿命末期になった場合を例にして説明する。
The operation of the embodiment of the invention as described above will be described with reference to the case where the discharge lamp 53 reaches the end of its life.

【0189】放電灯53が寿命末期こなると、放電灯5
3とコンデンサC63の正極側の接続点の電圧が上昇
し、寿末検出回路期67の検出電圧が上昇し、寿末時信
号発生回路71は、ハイレベルとなる出力を出力低減保
持手段75に供給する。これにより、PNPトランジス
タ76がオンし、NPNトランジスタ77がオンし、報
知ランプ81がオン状態となって発光する。報知ランプ
81をオン状態なると、配線66から発振制御IC91
に供給される電圧が低下し、発振制御IC91がオフ状
態となり、駆動回路61がオフ状態となり、FET6
2,63を発振を停止し、インバータ60の出力が停止
する。ここで、インバータ60の出力が停止して、第1
の電源回路65の出力もオフ状態となるが、第2の電源
回路90からは電力が供給され、ダイオード81は発光
を維持する。
When the discharge lamp 53 reaches the end of its life, the discharge lamp 5
3 and the voltage at the connection point on the positive electrode side of the capacitor C63 increase, the detection voltage of the end of life detecting circuit period 67 increases, and the end of life signal generating circuit 71 causes the output reduction holding means 75 to output a high level output. Supply. As a result, the PNP transistor 76 is turned on, the NPN transistor 77 is turned on, and the notification lamp 81 is turned on to emit light. When the notification lamp 81 is turned on, the oscillation control IC 91 is connected from the wiring 66.
Voltage decreases, the oscillation control IC 91 is turned off, the drive circuit 61 is turned off, and the FET 6 is turned off.
2, 63 are stopped oscillating, and the output of the inverter 60 is stopped. Here, the output of the inverter 60 is stopped, and the first
Although the output of the power supply circuit 65 is also turned off, power is supplied from the second power supply circuit 90 and the diode 81 keeps emitting light.

【0190】放電灯54が寿命末期になると、インバー
タ60の出力が停止し、報知ランプ82が発光する。
When the discharge lamp 54 reaches the end of its life, the output of the inverter 60 is stopped and the notification lamp 82 emits light.

【0191】尚、図40では発振制御IC91がオフ状
態となると、駆動回路61がオフ状態となり、インバー
タ60の出力が停止するように構成したが、発振制御I
C91がオフ状態となると、インバータ60の出力がオ
フすることなく低下するように構成してもよい。
In FIG. 40, when the oscillation control IC 91 is turned off, the drive circuit 61 is turned off and the output of the inverter 60 is stopped.
The output of the inverter 60 may be reduced without turning off when C91 is turned off.

【0192】このような発明の実施の形態によれば、放
電灯異常時のインバータ出力低減保持が行えるので、放
電灯異常発生の場合に、出力低減して安全性を高めるこ
とができるとともに、インバータが完全に停止した場合
にも第2の電源回路90により報知ランプの点灯を維持
できるので非常に便利なものになる。
According to the embodiment of the invention as described above, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, the output can be reduced and the safety can be improved when the discharge lamp is abnormal. Even when is completely stopped, the second power supply circuit 90 can maintain the lighting of the notification lamp, which is very convenient.

【0193】図41は、本発明の第18の実施の形態の
放電灯点灯装置を示す回路図であり、図40の発明の実
施の形態と同様の構成要素には同じ符号を付して説明を
省略している。
FIG. 41 is a circuit diagram showing a discharge lamp lighting device according to the eighteenth embodiment of the present invention. The same components as those of the embodiment of the invention shown in FIG. Is omitted.

【0194】図41はおいて、本発明の実施の形態で
は、発明ぬ所定の操作により、出力低減保持手段75,
78に対して前記複数の報知ランプ81,82をオン状
態のラッチを解除させるシステムオフ回路101を設け
ている。
Referring to FIG. 41, in the embodiment of the present invention, the output reduction holding means 75,
A system-off circuit 101 for releasing the latch of the plurality of notification lamps 81 and 82 in the on-state is provided for 78.

【0195】システムオフ回路101は、リモコンオフ
・電源監視手段102と、NPNトランジスタ103,
105、PNPトランジスタ104と、抵抗R101,
R102と、コンデンサC101とから構成されてい。
The system off circuit 101 includes a remote control off / power source monitoring means 102, an NPN transistor 103,
105, a PNP transistor 104, a resistor R101,
It is composed of R102 and a capacitor C101.

【0196】リモコンオフ・電源監視手段102は、リ
モコンによる報知ランプオフ操作や、電源によりハイレ
ベルの信号を出力すると、NPNトランジスタ103,
105、PNPトランジスタ104がオンとなり、配線
66の電流がNPNトランジスタ103,105から直
接基準段位点に流れ、配線66の電圧が基準電位点の電
圧と同じレベルになると、出力低減保持手段75,78
のコンデンサC76,C79から電荷が放出され、NP
Nトランジスタ77,80がオフし、PNPトランジス
タ76,79のラッチが解除される。
The remote control off / power supply monitoring means 102, when the notification lamp is turned off by the remote control or when a high level signal is output by the power supply, the NPN transistor 103,
105, the PNP transistor 104 is turned on, the current of the wiring 66 flows directly from the NPN transistors 103 and 105 to the reference stage point, and when the voltage of the wiring 66 becomes the same level as the voltage of the reference potential point, the output reduction holding means 75, 78.
The charge is discharged from the capacitors C76 and C79 of
The N transistors 77 and 80 are turned off, and the latches of the PNP transistors 76 and 79 are released.

【0197】このような発明の実施の形態によれば、放
電灯異常時のインバータ出力低減保持が行えるので、放
電灯異常発生の場合に、出力低減して安全性を高めるこ
とができるとともに、簡単な回路構成で、電源オフやリ
モコンの操作により報知ランプのオン状態のラッチを解
除できるので非常に便利なものになる。
According to the embodiment of the invention as described above, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, the output can be reduced and the safety can be improved in the case of the discharge lamp abnormality, and at the same time, it is simple. With such a circuit configuration, it is very convenient because you can unlatch the notification lamp by turning off the power or operating the remote control.

【0198】図42は、本発明の第18の実施の形態の
放電灯点灯装置を示す回路図であり、図41の発明の実
施の形態と同様の構成要素には同じ符号を付して説明を
省略している。
FIG. 42 is a circuit diagram showing a discharge lamp lighting device according to the eighteenth embodiment of the present invention. The same components as those of the embodiment of the invention shown in FIG. 41 are designated by the same reference numerals. Is omitted.

【0199】図42はおいて、システムオフ回路201
は、NPNトランジスタ202,203、抵抗R201
から構成されており、リモコンオフ手段202や電源監
視手段203等の所定の操作により、システムオフ動作
を行い、電源回路65から発振制御IC91に供給され
る電力を低下させ前記インバータの出力を低減もしくは
停止するとともに、出力低減保持手段75,78に対し
て前記複数の報知ランプ81,82をオン状態のラッチ
を解除させるようになっている。リモコンオフ手段20
2及び電源監視手段203は、配線220を基準電位点
に接続することにより、システムオフ回路201にシス
テムオフ動作を行を行わせている。
In FIG. 42, the system-off circuit 201 is shown.
Is an NPN transistor 202, 203, a resistor R201
The system is turned off by a predetermined operation of the remote control off means 202, the power supply monitoring means 203, etc., and the power supplied from the power supply circuit 65 to the oscillation control IC 91 is reduced to reduce the output of the inverter. At the same time as stopping, the output reduction holding means 75, 78 are made to release the latch of the plurality of notification lamps 81, 82 in the ON state. Remote control off means 20
2 and the power supply monitoring means 203 connect the wiring 220 to the reference potential point to cause the system-off circuit 201 to perform the system-off operation.

【0200】装着検出制御回路211は、第1及び第2
の出力端子がダイオードD221,D222をのアノー
ド・カソード路を介して出力低減保持手段75,78に
接続されるとともに、制御端子がリモコンオフ手段20
2や電源監視手段203等の出力端子に接続されてい
る。装着検出制御回路211は、NPNトランジスタ2
12と、抵抗R211〜R217と、ダイオードD21
1,D212と、ツェナーダイオードDz211と、コ
ンデンサC211,C212とから構成され、前記複数
の放電灯53,54の装着を検出する装着検出手段を有
し、この装着検出手段が放電灯が未装着であることを検
出した場合において、前記複数の異常検出手段(寿末検
出回路期67,69)の全てが異常を検出しなかった場
合は、前記システムオフ回路201にシステムオフ動作
を行わせ、前記複数の異常検出手段の内少なくとも一つ
が異常を検出した場合は、前記システムオフ回路による
システムオフ動作を停止させる。
The mounting detection control circuit 211 includes the first and second
Is connected to the output reduction holding means 75 and 78 through the anode / cathode paths of the diodes D221 and D222, and the control terminal is connected to the remote control off means 20.
2 and the output terminals of the power supply monitoring means 203 and the like. The mounting detection control circuit 211 includes the NPN transistor 2
12, resistors R211 to R217, and diode D21
1, D212, a Zener diode Dz211, and capacitors C211 and C212, and has mounting detection means for detecting the mounting of the plurality of discharge lamps 53 and 54. The mounting detection means does not mount a discharge lamp. When it is detected that none of the plurality of abnormality detecting means (lifetime detection circuit period 67, 69) has detected an abnormality, the system-off circuit 201 is caused to perform a system-off operation, and When at least one of the plurality of abnormality detecting means detects an abnormality, the system off operation by the system off circuit is stopped.

【0201】このような発明の実施の形態の動作を説明
する。
The operation of this embodiment of the invention will be described.

【0202】放電灯53,54が共に取り付けられ、放
電灯53,54の両方が寿命末期にならない状態で、放
電灯53を外した場合には、この場合、PNPトランジ
スタ76,78のエミッタの電圧が高く、ダイオードD
221,D222は共にオフとなる。一方、放電灯5
3,54とコンデンサC63,C64の負極側の接続点
は共に、高い状態となるので、装着検出制御回路211
において、ダイオードD211,D212がオフし、ツ
ェナーダイオードDz211がオンし、NPNトランジ
スタ212がオンする。これにより、システムオフ回路
201において、NPNトランジスタ203がオフし、
NPNトランジスタ202がオンする。これにより、シ
ステムオフ回路201にシステムオフ動作を行い、電源
回路65から発振制御IC91に供給される電力を低下
させ前記インバータの出力を低減もしくは停止するとと
もに、出力低減保持手段75,78に対して前記複数の
報知ランプ81,82をオン状態のラッチを解除させ
る。
When the discharge lamps 53 and 54 are mounted together, and the discharge lamp 53 is removed while both discharge lamps 53 and 54 are not at the end of their life, in this case, the voltage of the emitters of the PNP transistors 76 and 78 is High, diode D
Both 221 and D222 are turned off. On the other hand, the discharge lamp 5
Since the connection points of the negative electrodes 3 and 54 and the capacitors C63 and C64 are both in a high state, the mounting detection control circuit 211
At, the diodes D211 and D212 are turned off, the Zener diode Dz211 is turned on, and the NPN transistor 212 is turned on. This turns off the NPN transistor 203 in the system-off circuit 201,
The NPN transistor 202 turns on. This causes the system-off circuit 201 to perform a system-off operation to reduce the power supplied from the power supply circuit 65 to the oscillation control IC 91 to reduce or stop the output of the inverter, and to the output reduction holding means 75, 78. The latches for turning on the plurality of notification lamps 81 and 82 are released.

【0203】放電灯53,54が共に取り付けられ、放
電灯53の両方が寿命末期になった状態で、放電灯53
を外した場合には、この場合、PNPトランジスタ76
のエミッタの電圧が低く、ダイオードD221は共にオ
ンとなる。これにより、ツェナーダイオードDz211
がオフし、NPNトランジスタ212がオフする。これ
により、システムオフ回路201において、NPNトラ
ンジスタ203がオンし、NPNトランジスタ202が
オフする。これにより、システムオフ回路201のシス
テムオフ動作が不可能な状態となり、電源回路65から
発振制御IC91に供給される電力は低下せず、前記イ
ンバータ60の出力は低減せず、出力低減保持手段7
5,78に対して前記報知ランプ81をオン状態のラッ
チを継続させる。これにより報知ランプ81は発光しつ
づける。
With the discharge lamps 53 and 54 both attached, and both discharge lamps 53 at the end of their lives, the discharge lamp 53
In this case, the PNP transistor 76
The voltage of the emitter of is low, and the diodes D221 are both turned on. As a result, the Zener diode Dz211
Turns off and the NPN transistor 212 turns off. As a result, in the system-off circuit 201, the NPN transistor 203 turns on and the NPN transistor 202 turns off. As a result, the system-off operation of the system-off circuit 201 becomes impossible, the power supplied from the power supply circuit 65 to the oscillation control IC 91 does not decrease, the output of the inverter 60 does not decrease, and the output reduction holding means 7
For 5, 78, the notification lamp 81 is kept latched in the ON state. As a result, the notification lamp 81 continues to emit light.

【0204】放電灯54を外す場合においても、放電灯
53を外す場合と同様の動作となる。
When the discharge lamp 54 is removed, the operation is the same as when the discharge lamp 53 is removed.

【0205】このような発明の実施の形態によれば、放
電灯異常時のインバータ出力低減保持が行えるので、放
電灯異常発生の場合に、出力低減して安全性を高めるこ
とができるとともに、簡単な回路構成で、放電灯の寿末
時に放電灯を交換する場合に報知ランプを誤って消すの
を防止できるので非常に便利なものになる。
According to the embodiment of the invention as described above, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, the output can be reduced and the safety can be improved when the discharge lamp is abnormal. With such a circuit configuration, it is possible to prevent the notification lamp from being accidentally turned off when the discharge lamp is replaced at the end of its life, which is very convenient.

【0206】尚、図40乃至図42に示した放電灯が2
つの場合について説明したが、他の複数の放電灯(例え
ば5つの放電灯)を設けるようにしてもよい。
The discharge lamp shown in FIG. 40 to FIG.
Although two cases have been described above, a plurality of other discharge lamps (for example, five discharge lamps) may be provided.

【0207】[0207]

【発明の効果】請求項1記載の発明によれば、負荷が装
着された状態で負荷異常の場合は、インバータの出力下
限まで出力を低減保持し、この状態から負荷を外した場
合には、前記の出力低減保持を解除し、かつインバータ
出力を設定された一定値に制御することができる。これ
により、負荷異常を検出した後、負荷を装置から外した
場合に、インバータの無負荷二次電圧を回路部品のばら
つきに対して±10%以内(公的規格)の一定値に抑え
ることができる。負荷異常発生の場合、及びこれに伴う
負荷取り外しの際に、出力低減して安全性を高めること
ができると共に公的規格を満足させることが可能とな
る。
According to the invention described in claim 1, when the load is attached and the load is abnormal, the output is reduced to the lower limit of the output of the inverter, and when the load is removed from this state, It is possible to release the above-mentioned output reduction hold and control the inverter output to a set constant value. As a result, when the load is removed from the device after detecting a load abnormality, the no-load secondary voltage of the inverter can be suppressed to a fixed value within ± 10% (public standard) with respect to variations in circuit components. it can. In the case of a load abnormality and the accompanying load removal, it is possible to reduce the output and enhance the safety, and it is possible to satisfy the official standard.

【0208】請求項2記載の発明によれば、負荷が装着
された状態で負荷異常の場合、或いは負荷が未装着の場
合は、インバータ出力を設定された一定値に制御するこ
とができる。これにより、負荷異常時と負荷未装着時と
で共に、インバータ出力を回路部品のばらつきに対して
±10%以内(公的規格)に抑えることが可能となる。
According to the second aspect of the present invention, the inverter output can be controlled to the set constant value when the load is attached and the load is abnormal or when the load is not attached. As a result, the inverter output can be suppressed to within ± 10% (public standard) with respect to variations in circuit components both when the load is abnormal and when the load is not attached.

【0209】請求項3記載の発明によれば、第1の制御
回路は共振系に係わるもので制御レベル変化に対して周
波数が変化してインバータ出力が大きく変化する特性を
有し、第2の制御回路は第1のコンデンサによる平滑電
圧に係わるもので制御レベル変化に対して平滑電圧が変
化してインバータ出力が滑らかに変化する特性を有して
いる。負荷異常の時は、第1の制御回路による制御動作
を停止して出力を下限まで低減する(絞る)設定を行
い、その上で第2の制御回路による安定な出力制御が行
われる。負荷異常発生の場合に、出力低減して安全性を
高めることができる。
According to the third aspect of the present invention, the first control circuit is related to the resonance system and has the characteristic that the frequency changes and the inverter output greatly changes in response to changes in the control level. The control circuit relates to the smoothing voltage by the first capacitor and has a characteristic that the smoothing voltage changes in response to a change in the control level and the inverter output changes smoothly. When the load is abnormal, the control operation by the first control circuit is stopped to set (reduce) the output to the lower limit, and then the stable output control is performed by the second control circuit. When a load abnormality occurs, the output can be reduced to improve safety.

【0210】請求項4記載の発明によれば、負荷異常を
検出したとき、これをラッチすることができるので、一
度負荷異常を発生したら、負荷異常検出信号を出力し続
けるので、第1の制御回路による制御動作を停止して出
力を下限まで低減し続ける一方、第2の制御回路による
安定な出力設定を行うことができる。負荷異常発生の場
合に、出力低減して安全性を高めることができる。
According to the fourth aspect of the present invention, when the load abnormality is detected, it can be latched. Therefore, once the load abnormality is generated, the load abnormality detection signal is continuously output. Therefore, the first control While the control operation by the circuit is stopped and the output is continuously reduced to the lower limit, stable output setting by the second control circuit can be performed. When a load abnormality occurs, the output can be reduced to improve safety.

【0211】請求項5記載の発明によれば、負荷異常を
検出してこれラッチすることができると共に、この状態
で負荷を取り外した時これを検出して、ラッチを解除
し、同時に負荷未装着検出信号に基づいて、第1の制御
回路による制御動作を停止して出力を下限まで低減する
(絞る)設定を維持でき、第2の制御回路による安定な
出力制御が行われる。負荷異常発生の場合に、出力低減
して安全性を高めることができる。
According to the fifth aspect of the present invention, a load abnormality can be detected and latched, and when the load is removed in this state, this is detected, the latch is released, and at the same time the load is not mounted. Based on the detection signal, it is possible to maintain the setting that the control operation by the first control circuit is stopped and the output is reduced (squeezed) to the lower limit, and stable output control is performed by the second control circuit. When a load abnormality occurs, the output can be reduced to improve safety.

【0212】請求項6記載の発明によれば、第2の制御
回路にインバータ出力を調整する手段例えば抵抗ボリュ
ームを設けたので、無負荷時のインバータ出力を所望の
一定値に制御することができる。
According to the sixth aspect of the invention, since the second control circuit is provided with a means for adjusting the inverter output, for example, a resistance volume, the inverter output can be controlled to a desired constant value when there is no load. .

【0213】請求項7記載の発明によれば、負荷異常検
出信号を用いて第2の制御回路内の抵抗値などを切り換
えてやることにより、第2の制御回路から出力される、
第2のスイッチング装置の制御レベルを一段シフトし
て、インバータ出力を一段階低くなるよう制御すること
ができる。これにより、負荷異常検出時のインバータ出
力をより低い値に設定することが可能となる。負荷異常
発生の場合に、出力低減を確実に行って安全性を高める
ことができる。
According to the seventh aspect of the present invention, the load abnormality detection signal is used to switch the resistance value and the like in the second control circuit to output the second control circuit.
The control level of the second switching device can be shifted by one stage to control the inverter output by one stage. This makes it possible to set the inverter output at the time of load abnormality detection to a lower value. When a load abnormality occurs, the output can be surely reduced to improve safety.

【0214】請求項8記載の発明によれば、放電灯異常
時のインバータ出力低減保持が行えるので、放電灯異常
発生の場合に、出力低減して安全性を高めることができ
るとともに、インバータが完全に停止した場合にも報知
ランプの点灯を維持できるので非常に便利なものにな
る。
According to the invention as set forth in claim 8, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, when the discharge lamp is abnormal, the output can be reduced to improve the safety and the inverter can be completely operated. It is very convenient because the indicator lamp can be kept lit even when it stops.

【0215】請求項9記載の発明においては、放電灯異
常時のインバータ出力低減保持が行えるので、放電灯異
常発生の場合に、出力低減して安全性を高めることがで
きるとともに、簡単な回路構成で、電源オフやリモコン
の操作により報知ランプをオン状態のラッチを解除でき
るので非常に便利なものになる。
According to the ninth aspect of the present invention, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, the output can be reduced and safety can be improved and a simple circuit configuration can be provided when the discharge lamp is abnormal. Then, it is very convenient because you can unlatch the notification lamp by turning off the power or operating the remote control.

【0216】請求項10記載の発明においては、放電灯
異常時のインバータ出力低減保持が行えるので、放電灯
異常発生の場合に、出力低減して安全性を高めることが
できるとともに、簡単な回路構成で、放電灯の寿末時に
放電灯を交換する場合に報知ランプを誤って消すのを防
止できるので非常に便利なものになる。
According to the tenth aspect of the invention, since the inverter output can be reduced and maintained when the discharge lamp is abnormal, the output can be reduced to improve safety and a simple circuit configuration can be provided when the discharge lamp is abnormal. Therefore, when the discharge lamp is replaced at the end of its life, it is possible to prevent the notification lamp from being accidentally turned off, which is very convenient.

【0217】請求項11記載の放電灯点灯装置によれ
ば、請求項1〜7のいずれか1つに記載の電源装置の負
荷として放電灯を用いたため、放電灯異常時には放電灯
出力を極力低減でき、放電灯点灯装置としての安全性を
高め、また放電灯脱却時には無負荷出力を一定値に低減
することができる。無負荷時、インバータ出力を回路部
品のばらつきに対して±10%以内(公的規格)に抑え
ることができる。
According to the discharge lamp lighting device described in claim 11, since the discharge lamp is used as the load of the power supply device according to any one of claims 1 to 7, when the discharge lamp is abnormal, the discharge lamp output is reduced as much as possible. Therefore, the safety of the discharge lamp lighting device can be improved, and the no-load output can be reduced to a constant value when the discharge lamp is removed. When no load is applied, the inverter output can be suppressed within ± 10% (public standard) with respect to variations in circuit components.

【0218】請求項12記載の放電灯点灯装置によれ
ば、放電灯のフィラメント端子間に並列にインピーダン
ス素子を設けたので、ランプ取り外しの際に過大な出力
電圧を生じることがない。また、フィラメント破損時に
おける発熱によるランプ破壊の危険性を避けることがで
きる。
According to the discharge lamp lighting device of the twelfth aspect, since the impedance element is provided in parallel between the filament terminals of the discharge lamp, an excessive output voltage is not generated when the lamp is removed. Further, it is possible to avoid the risk of lamp destruction due to heat generation when the filament is broken.

【0219】請求項13記載の照明装置によれば、請求
項8〜12のいずれか1つに記載の記載の放電灯点灯装
置を照明装置本体に設けたため、放電灯異常時には放電
灯出力を極力低減でき、照明装置としての安全性を高
め、また放電灯脱却時には無負荷出力を一定値に低減す
ることができる照明装置を実現できる。無負荷時、イン
バータ出力を回路部品のばらつきに対して±10%以内
(公的規格)に抑えることができる。
According to the lighting device of the thirteenth aspect, since the discharge lamp lighting device according to any one of the eighth to twelfth aspects is provided in the lighting device main body, the discharge lamp output is maximized when the discharge lamp is abnormal. Therefore, it is possible to realize a lighting device that can be reduced in safety, enhance the safety of the lighting device, and can reduce the no-load output to a constant value when the discharge lamp is removed. When no load is applied, the inverter output can be suppressed within ± 10% (public standard) with respect to variations in circuit components.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の電源装置を概略的
に示すブロック図。
FIG. 1 is a block diagram schematically showing a power supply device according to a first embodiment of the present invention.

【図2】図1の寿命末期となった時のランプ電圧の変化
を説明する波形図。
FIG. 2 is a waveform diagram illustrating a change in lamp voltage at the end of the life of FIG.

【図3】図1の電源装置の具体的な回路を示す回路図。FIG. 3 is a circuit diagram showing a specific circuit of the power supply device of FIG.

【図4】本発明の第2の実施の形態の電源装置を示す回
路図。
FIG. 4 is a circuit diagram showing a power supply device according to a second embodiment of the present invention.

【図5】図4の電源装置の具体的な回路を示す回路図。5 is a circuit diagram showing a specific circuit of the power supply device of FIG.

【図6】本発明の第3の実施の形態の電源装置を概略的
に示すブロック図。
FIG. 6 is a block diagram schematically showing a power supply device according to a third embodiment of the present invention.

【図7】図6の電源装置の具体的な回路を示す回路図。7 is a circuit diagram showing a specific circuit of the power supply device shown in FIG.

【図8】本発明の第4の実施の形態の電源装置を概略的
に示すブロック図。
FIG. 8 is a block diagram schematically showing a power supply device according to a fourth embodiment of the present invention.

【図9】図8の電源装置の具体的な回路を示す回路図。9 is a circuit diagram showing a specific circuit of the power supply device of FIG.

【図10】本発明の第5の実施の形態の電源装置を概略
的に示すブロック図。
FIG. 10 is a block diagram schematically showing a power supply device according to a fifth embodiment of the present invention.

【図11】図10の寿命末期となった時のランプ電圧の
変化を説明する波形図。
11 is a waveform diagram illustrating changes in the lamp voltage at the end of the life of FIG.

【図12】図10の電源装置の具体的な回路を示す回路
図。
12 is a circuit diagram showing a specific circuit of the power supply device of FIG.

【図13】図12のL側制御回路のボリューム設定を説
明する図。
FIG. 13 is a diagram illustrating volume setting of the L-side control circuit of FIG.

【図14】図12のL側制御回路のボリューム設定を説
明する図。
FIG. 14 is a diagram illustrating volume setting of the L-side control circuit of FIG.

【図15】図12における寿命末期の動作を説明するフ
ローチャート。
FIG. 15 is a flowchart illustrating an operation at the end of life in FIG.

【図16】本発明の第6の実施の形態の電源装置を示す
回路図。
FIG. 16 is a circuit diagram showing a power supply device according to a sixth embodiment of the present invention.

【図17】本発明の第7の実施の形態の電源装置を示す
回路図。
FIG. 17 is a circuit diagram showing a power supply device according to a seventh embodiment of the present invention.

【図18】本発明の第8の実施の形態の電源装置を示す
回路図。
FIG. 18 is a circuit diagram showing a power supply device according to an eighth embodiment of the present invention.

【図19】本発明の一実施の形態の照明装置を示す斜視
図。
FIG. 19 is a perspective view showing a lighting device according to an embodiment of the present invention.

【図20】本発明の第9の実施の形態の電源装置を示す
回路図。
FIG. 20 is a circuit diagram showing a power supply device according to a ninth embodiment of the present invention.

【図21】図20の各部の波形図。FIG. 21 is a waveform chart of each part of FIG. 20.

【図22】図20の変形例を示す回路図。22 is a circuit diagram showing a modified example of FIG.

【図23】図22の回路動作を示す図。FIG. 23 is a diagram showing the circuit operation of FIG. 22.

【図24】本発明の第10の実施の形態の電源装置を示
す回路図。
FIG. 24 is a circuit diagram showing a power supply device according to a tenth embodiment of the present invention.

【図25】本発明の第11の実施の形態の電源装置を示
す回路図。
FIG. 25 is a circuit diagram showing a power supply device according to an eleventh embodiment of the present invention.

【図26】図25の動作を説明する図。FIG. 26 is a diagram for explaining the operation of FIG. 25.

【図27】本発明の第12の実施の形態の電源装置を示
す回路図。
FIG. 27 is a circuit diagram showing a power supply device according to a twelfth embodiment of the present invention.

【図28】図27の動作を説明する図。FIG. 28 is a diagram illustrating the operation of FIG. 27.

【図29】フィラメント断線時の不具合を説明する図。FIG. 29 is a view for explaining a problem when the filament is broken.

【図30】本発明の第13の実施の形態の電源装置を示
す回路図。
FIG. 30 is a circuit diagram showing a power supply device according to a thirteenth embodiment of the present invention.

【図31】図30の動作を説明する図。FIG. 31 is a view for explaining the operation of FIG. 30;

【図32】本発明の第14の実施の形態の電源装置を示
す回路図。
FIG. 32 is a circuit diagram showing a power supply device according to a fourteenth embodiment of the present invention.

【図33】図32の動作を説明する図。FIG. 33 is a diagram illustrating the operation of FIG. 32.

【図34】本発明の第15の実施の形態の電源装置を示
す回路図。
FIG. 34 is a circuit diagram showing a power supply device according to a fifteenth embodiment of the present invention.

【図35】図34の動作を説明する図。FIG. 35 is a view for explaining the operation of FIG. 34;

【図36】図34の動作を説明する図。FIG. 36 is a diagram for explaining the operation of FIG. 34.

【図37】図34の動作を説明する図。FIG. 37 is a view for explaining the operation of FIG. 34.

【図38】ランプを抜いたときの不具合を説明する図。FIG. 38 is a view for explaining a problem when the lamp is pulled out.

【図39】本発明の第16の実施の形態の電源装置を示
す回路図。
FIG. 39 is a circuit diagram showing a power supply device according to a sixteenth embodiment of the present invention.

【図40】本発明の第17の実施の形態の放電灯点灯装
置を示す回路図。
FIG. 40 is a circuit diagram showing a discharge lamp lighting device according to a seventeenth embodiment of the present invention.

【図41】本発明の第18の実施の形態の放電灯点灯装
置を示す回路図。
FIG. 41 is a circuit diagram showing a discharge lamp lighting device according to an eighteenth embodiment of the present invention.

【図42】本発明の第19の実施の形態の放電灯点灯装
置を示す回路図。
FIG. 42 is a circuit diagram showing a discharge lamp lighting device according to a nineteenth embodiment of the present invention.

【図43】従来例の電源装置を示すブロック図。FIG. 43 is a block diagram showing a conventional power supply device.

【図44】力率改善を図った従来例の電源装置を示すブ
ロック図。
FIG. 44 is a block diagram showing a conventional power supply device for improving the power factor.

【符号の説明】[Explanation of symbols]

1…交流電源 2…整流装置 3…第1のスイッチング装置 4…第2のスイッチング装置 5…制御回路 6…インダクタ 7…放電灯 8…ドライブトランス 9…VL 検出回路 10…IL 検出回路 11,11A…ラッチ保持手段 12…インバータ 13…フィラメント装着検出手段 DESCRIPTION OF SYMBOLS 1 ... AC power supply 2 ... Rectifier 3 ... 1st switching device 4 ... 2nd switching device 5 ... Control circuit 6 ... Inductor 7 ... Discharge lamp 8 ... Drive transformer 9 ... VL detection circuit 10 ... IL detection circuit 11, 11A ... Latch holding means 12 ... Inverter 13 ... Filament mounting detection means

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年10月7日[Submission date] October 7, 1996

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図40[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図40】 FIG. 40

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図41[Correction target item name] FIG. 41

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図41】 FIG. 41

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図42[Correction target item name] FIG. 42

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図42】 FIG. 42

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】交流電源の電圧を整流する整流装置と;前
記整流装置からの整流電圧をスイッチング装置とインダ
クタを用いて該整流装置の出力周波数より高い周波数の
交流電圧に変換するインバータと;前記インバータの出
力を制御する制御回路と;前記インバータの出力にて駆
動される負荷と;負荷の異常を検出する異常検出手段
と;負荷の装着を検出する装着検出手段と;負荷が装着
された状態で前記異常検出手段が負荷異常を検出した場
合は、前記制御回路を用いて前記インバータの出力を下
限まで低減する出力低減保持手段と;前記装着検出手段
が負荷が未装着であることを検出した場合は、前記出力
低減保持手段の動作を解除して前記インバータの出力を
設定された一定値となるように制御する手段と;を具備
したことを特徴とする電源装置。
1. A rectifier for rectifying the voltage of an AC power supply; an inverter for converting the rectified voltage from the rectifier into an AC voltage having a frequency higher than the output frequency of the rectifier using a switching device and an inductor; A control circuit for controlling the output of the inverter; a load driven by the output of the inverter; an abnormality detecting means for detecting an abnormality of the load; a mounting detecting means for detecting mounting of the load; a state in which the load is mounted In the case where the abnormality detecting means detects a load abnormality, the output reduction holding means for reducing the output of the inverter to the lower limit by using the control circuit; and the attachment detecting means detects that the load is not attached. In this case, means for canceling the operation of the output reduction holding means and controlling the output of the inverter so as to become a set constant value; Power supply.
【請求項2】交流電源の電圧を整流する整流装置と;前
記整流装置からの整流電圧をスイッチング装置とインダ
クタを用いて該整流装置の出力周波数より高い周波数の
交流電圧に変換するインバータと;前記インバータの出
力を制御する制御回路と;前記インバータの出力にて駆
動される負荷と;負荷の異常を検出する異常検出手段
と;負荷の装着を検出する装着検出手段と;負荷が装着
された状態で前記異常検出手段が負荷異常を検出した場
合、又は、前記装着検出手段が負荷が未装着であること
を検出した場合は、前記制御回路を用いて前記インバー
タの出力を設定された一定値となるように制御する手段
と;を具備したことを特徴とする電源装置。
2. A rectifier for rectifying the voltage of an AC power supply; an inverter for converting the rectified voltage from the rectifier into an AC voltage having a frequency higher than the output frequency of the rectifier by using a switching device and an inductor; A control circuit for controlling the output of the inverter; a load driven by the output of the inverter; an abnormality detecting means for detecting an abnormality of the load; a mounting detecting means for detecting mounting of the load; a state in which the load is mounted In the case where the abnormality detecting means detects a load abnormality, or when the mounting detecting means detects that the load is not mounted, the output of the inverter is set to a constant value set using the control circuit. And a means for controlling so that the power supply device is provided.
【請求項3】交流電源の電圧を整流する整流装置と;互
いに直列的に接続される第1,第2のスイッチング装置
と、これらにそれぞれ並列的に接続される第1,第2の
コンデンサと、前記第1,第2のスイッチング装置の中
点と前記第1,第2のコンデンサの中点との間に直列的
に設けられる高周波出力用のインダクタ及び第1及び第
2のスイッチング装置のドライブ用トランスとを備え、
前記第1のコンデンサは第2のコンデンサに対して大容
量であり、前記第2のコンデンサとインダクタは前記第
1及び第2のスイッチング装置のオンオフに応じて共振
する関係にあり、前記第1,第2のスイッチング装置が
交互にオンオフすることにより、前記整流装置からの整
流電圧を該整流装置の出力周波数より高い周波数の交流
電圧に変換する自励式のブリッジ型インバータと;前記
インバータの出力にて駆動される負荷と;負荷の異常を
検出する異常検出手段と;前記第1のスイッチング装置
のスイッチング動作を制御し、前記インバータの出力を
制御することが可能であって、前記異常検出手段からの
負荷異常検出信号に基づいて、前記インバータの出力を
下限まで低減する第1の制御回路と;前記第2のスイッ
チング装置のスイッチング動作を制御し、前記インバー
タの出力を制御することが可能な第2の制御回路と;を
具備したことを特徴とする電源装置。
3. A rectifying device for rectifying the voltage of an AC power supply; first and second switching devices connected in series with each other, and first and second capacitors connected in parallel to these devices, respectively. An inductor for high frequency output provided in series between a midpoint of the first and second switching devices and a midpoint of the first and second capacitors, and a drive of the first and second switching devices Equipped with a transformer for
The first capacitor has a larger capacity than the second capacitor, and the second capacitor and the inductor are in a relationship of resonating according to ON / OFF of the first and second switching devices. A self-exciting bridge-type inverter that converts the rectified voltage from the rectifying device into an AC voltage having a frequency higher than the output frequency of the rectifying device by alternately turning on and off the second switching device; A load to be driven; an abnormality detecting means for detecting an abnormality of the load; a switching operation of the first switching device can be controlled, and an output of the inverter can be controlled. A first control circuit that reduces the output of the inverter to a lower limit based on a load abnormality detection signal; and a switch of the second switching device. Power supply, characterized in that provided with the; control the quenching operation, a second control circuit capable of controlling an output of the inverter.
【請求項4】交流電源の電圧を整流する整流装置と;互
いに直列的に接続される第1,第2のスイッチング装置
と、これらにそれぞれ並列的に接続される第1,第2の
コンデンサと、前記第1,第2のスイッチング装置の中
点と前記第1,第2のコンデンサの中点との間に直列的
に設けられる高周波出力用のインダクタ及び第1及び第
2のスイッチング装置のドライブ用トランスとを備え、
前記第1のコンデンサは第2のコンデンサに対して大容
量であり、前記第2のコンデンサとインダクタは前記第
1及び第2のスイッチング装置のオンオフに応じて共振
する関係にあり、前記第1,第2のスイッチング装置が
交互にオンオフすることにより、前記整流装置からの整
流電圧を該整流装置の出力周波数より高い周波数の交流
電圧に変換する自励式のブリッジ型インバータと;前記
インバータの出力にて駆動される負荷と;負荷の異常を
検出する異常検出手段と;前記負荷異常検出手段からの
負荷異常検出信号をラッチする保持手段と;前記第1の
スイッチング装置のスイッチング動作を制御し、前記イ
ンバータの出力を制御することが可能であって、前記保
持手段からの負荷異常検出信号に基づいて、前記インバ
ータの出力を下限まで低減する第1の制御回路と;前記
第2のスイッチング装置のスイッチング動作を制御し、
前記インバータの出力を制御することが可能な第2の制
御回路と;を具備したことを特徴とする電源装置。
4. A rectifying device for rectifying the voltage of an AC power supply; first and second switching devices connected in series with each other, and first and second capacitors connected in parallel to these respectively. An inductor for high frequency output provided in series between a midpoint of the first and second switching devices and a midpoint of the first and second capacitors, and a drive of the first and second switching devices Equipped with a transformer for
The first capacitor has a larger capacity than the second capacitor, and the second capacitor and the inductor are in a relationship of resonating according to ON / OFF of the first and second switching devices. A self-exciting bridge-type inverter that converts the rectified voltage from the rectifying device into an AC voltage having a frequency higher than the output frequency of the rectifying device by alternately turning on and off the second switching device; A load to be driven; an abnormality detecting means for detecting an abnormality of the load; a holding means for latching a load abnormality detection signal from the load abnormality detecting means; a switching operation of the first switching device; The output of the inverter can be controlled based on the load abnormality detection signal from the holding means. In a first control circuit for reducing; controls the switching operation of said second switching device,
A second control circuit capable of controlling the output of the inverter;
【請求項5】交流電源の電圧を整流する整流装置と;互
いに直列的に接続される第1,第2のスイッチング装置
と、これらにそれぞれ並列的に接続される第1,第2の
コンデンサと、前記第1,第2のスイッチング装置の中
点と前記第1,第2のコンデンサの中点との間に直列的
に設けられる高周波出力用のインダクタ及び第1及び第
2のスイッチング装置のドライブ用トランスとを備え、
前記第1のコンデンサは第2のコンデンサに対して大容
量であり、前記第2のコンデンサとインダクタは前記第
1及び第2のスイッチング装置のオンオフに応じて共振
する関係にあり、前記第1,第2のスイッチング装置が
交互にオンオフすることにより、前記整流装置からの整
流電圧を該整流装置の出力周波数より高い周波数の交流
電圧に変換する自励式のブリッジ型インバータと;前記
インバータの出力にて駆動される負荷と;負荷の異常を
検出する異常検出手段と;前記負荷異常検出手段からの
負荷異常検出信号をラッチする保持手段と;負荷の装着
を検出する装着検出手段と;前記装着検出手段が負荷が
未装着であることを検出した場合は、前記保持手段のラ
ッチを解除する手段と;前記第1のスイッチング装置の
スイッチング動作を制御し、前記インバータの出力を制
御することが可能であって、前記保持手段からの負荷異
常検出信号に基づいて、前記インバータの出力を下限ま
で低減する一方、前記装着検出手段が負荷が未装着であ
ることを検出した場合は、前記負荷異常検出手段からの
負荷異常検出信号に代わる前記装着検出手段からの負荷
未装着検出信号に基づいて、前記インバータの出力を下
限まで低減する第1の制御回路と;前記第2のスイッチ
ング装置のスイッチング動作を制御し、前記インバータ
の出力を制御することが可能な第2の制御回路と;を具
備したことを特徴とする電源装置。
5. A rectifying device for rectifying the voltage of an AC power supply; first and second switching devices connected in series with each other, and first and second capacitors respectively connected in parallel with them. An inductor for high frequency output provided in series between a midpoint of the first and second switching devices and a midpoint of the first and second capacitors, and a drive of the first and second switching devices Equipped with a transformer for
The first capacitor has a larger capacity than the second capacitor, and the second capacitor and the inductor are in a relationship of resonating according to ON / OFF of the first and second switching devices. A self-exciting bridge-type inverter that converts the rectified voltage from the rectifying device into an AC voltage having a frequency higher than the output frequency of the rectifying device by alternately turning on and off the second switching device; A load to be driven; an abnormality detecting means for detecting an abnormality of the load; a holding means for latching a load abnormality detection signal from the load abnormality detecting means; a mounting detecting means for detecting mounting of the load; Means for releasing the latch of the holding means when it detects that the load is not mounted; and a switching operation of the first switching device. The output of the inverter can be controlled and the output of the inverter is reduced to the lower limit based on the load abnormality detection signal from the holding means, while the mounting detection means does not load the load. When it is detected, the first control for reducing the output of the inverter to the lower limit based on the load non-mounting detection signal from the mounting detection unit instead of the load abnormality detection signal from the load abnormality detection unit. And a second control circuit capable of controlling the switching operation of the second switching device and controlling the output of the inverter.
【請求項6】前記第2の制御回路は、前記インバータの
出力を決定する調整手段を備えたことを特徴とする請求
項3〜5のいずれか1つに記載の電源装置。
6. The power supply device according to claim 3, wherein the second control circuit includes adjusting means for determining the output of the inverter.
【請求項7】前記第2の制御回路は、前記異常検出手段
からの負荷異常検出信号に基づいて、前記インバータの
出力を一段階シフトする手段を備えたことを特徴とする
請求項3〜6のいずれか1つに記載の電源装置。
7. The third control circuit comprises means for shifting the output of the inverter by one step based on a load abnormality detection signal from the abnormality detection means. The power supply device according to any one of 1.
【請求項8】交流電源の電圧を整流する整流装置と;前
記整流装置からの整流電圧をスイッチング装置を用いて
該整流装置の出力周波数より高い周波数の交流電圧に変
換するインバータと;前記インバータの出力より直流電
源電圧を作成して出力する第1の電源回路と;この第1
の電源回路からの直流電源電圧により作動し前記インバ
ータの出力を制御する制御回路と;前記インバータの出
力にて駆動される複数の放電灯と;前記複数の放電灯の
異常をそれぞれ検出する複数の異常検出手段と;前記第
1の電源回路からの直流電源電圧が一端に導かれる前記
複数の報知ランプと;前記複数の異常検出手段が異常を
検出した場合は、それぞれ前記複数の報知ランプをオン
状態にすることにより、前記第1の電源回路から制御回
路に供給される電力を低下させ前記インバータの出力を
低減もしくは停止する出力低減保持手段と;前記インバ
ータよりも前記と交流電源側に設けられ、前記インバー
タに供給されるより前段の出力より電源電圧を作成して
前記複数の報知ランプの一端に導く第2の電源回路と;
を具備したことを特徴とする放電灯点灯装置。
8. A rectifier for rectifying a voltage of an AC power supply; an inverter for converting a rectified voltage from the rectifier into an AC voltage having a frequency higher than an output frequency of the rectifier by using a switching device; A first power supply circuit that creates a DC power supply voltage from the output and outputs the DC power supply voltage;
A control circuit that operates by the DC power supply voltage from the power supply circuit to control the output of the inverter; a plurality of discharge lamps that are driven by the output of the inverter; and a plurality of discharge lamps that respectively detect abnormalities in the plurality of discharge lamps. Abnormality detecting means; the plurality of notification lamps to which the DC power supply voltage from the first power supply circuit is introduced at one end; Output reduction holding means for reducing the electric power supplied from the first power supply circuit to the control circuit to reduce or stop the output of the inverter by setting the state; and the output reduction holding means provided on the AC power supply side and the inverter rather than the inverter. A second power supply circuit that creates a power supply voltage from the output of the previous stage that is supplied to the inverter and guides it to one end of the plurality of notification lamps;
A discharge lamp lighting device comprising:
【請求項9】交流電源の電圧を整流する整流装置と;前
記整流装置からの整流電圧をスイッチング装置を用いて
該整流装置の出力周波数より高い周波数の交流電圧に変
換するインバータと;前記直流電源電圧を作成して出力
する電源回路と;この電源回路からの直流電源電圧によ
り作動し前記インバータの出力を制御する制御回路と;
前記インバータの出力にて駆動される複数の放電灯と;
前記複数の放電灯の異常をそれぞれ検出する複数の異常
検出手段と;前記第1の電源回路からの直流電源電圧が
一端に導かれる前記複数の報知ランプと;前記複数の異
常検出手段が異常を検出した場合は、それぞれ前記複数
の報知ランプをオン状態にすることにより、前記電源回
路から制御回路に供給される電力を低下させ前記インバ
ータの出力を低減もしくは停止する出力低減保持手段
と;所定の操作により、出力低減保持手段に対して前記
複数の報知ランプをオン状態のラッチを解除させるシス
テムオフ回路と;を具備したことを特徴とする放電灯点
灯装置。
9. A rectifier for rectifying the voltage of an AC power supply; an inverter for converting the rectified voltage from the rectifier into an AC voltage having a frequency higher than the output frequency of the rectifier using a switching device; and the DC power supply. A power supply circuit that creates and outputs a voltage; a control circuit that operates by a DC power supply voltage from the power supply circuit and controls the output of the inverter;
A plurality of discharge lamps driven by the output of the inverter;
A plurality of abnormality detecting means for detecting abnormality of each of the plurality of discharge lamps; a plurality of notification lamps to which a DC power supply voltage from the first power supply circuit is introduced at one end; and a plurality of abnormality detecting means for detecting abnormality If detected, output reduction holding means for reducing the power output from the power supply circuit to the control circuit to reduce or stop the output of the inverter by turning on the plurality of notification lamps respectively; A discharge lamp lighting device, comprising: a system-off circuit that causes the output reduction / holding means to release the latch of the plurality of notification lamps in an on state by an operation.
【請求項10】交流電源の電圧を整流する整流装置と;
前記整流装置からの整流電圧をスイッチング装置を用い
て該整流装置の出力周波数より高い周波数の交流電圧に
変換するインバータと;前記直流電源電圧を作成して出
力する電源回路と;この電源回路からの直流電源電圧に
より作動し前記インバータの出力を制御する制御回路
と;前記インバータの出力にて駆動される複数の放電灯
と;前記複数の放電灯の異常をそれぞれ検出する複数の
異常検出手段と;前記第1の電源回路からの直流電源電
圧が一端に導かれる前記複数の報知ランプと;前記複数
の異常検出手段が異常を検出した場合は、それぞれ前記
複数の報知ランプをオン状態にすることにより、前記電
源回路から制御回路に供給される電力を低下させ前記イ
ンバータの出力を低減もしくは停止する出力低減保持手
段と;所定の操作により、システムオフ動作を行い、前
記電源回路から制御回路に供給される電力を低下させ前
記インバータの出力を低減もしくは停止するとともに、
出力低減保持手段に対して前記複数の報知ランプをオン
状態のラッチを解除させるシステムオフ回路と;前記複
数の放電灯の装着を検出する装着検出手段を有し、この
装着検出手段が放電灯が未装着であることを検出した場
合において、前記複数の異常検出手段の全てが異常を検
出しなかった場合は、前記システムオフ回路にシステム
オフ動作を行わせ、前記複数の異常検出手段の内少なく
とも一つが異常を検出した場合は、前記システムオフ回
路によるシステムオフ動作を停止させる装着検出制御回
路と;を具備したことを特徴とする放電灯点灯装置。
10. A rectifying device for rectifying the voltage of an AC power supply;
An inverter that converts a rectified voltage from the rectifier device into an AC voltage having a frequency higher than the output frequency of the rectifier device using a switching device; a power supply circuit that creates and outputs the DC power supply voltage; A control circuit which is operated by a DC power supply voltage and controls the output of the inverter; a plurality of discharge lamps driven by the output of the inverter; a plurality of abnormality detection means for detecting abnormality of each of the plurality of discharge lamps; A plurality of notification lamps to which a DC power supply voltage from the first power supply circuit is introduced at one end; and when the plurality of abnormality detection means detect an abnormality, by turning on the plurality of notification lamps, respectively. Output reduction holding means for reducing the power supplied from the power supply circuit to the control circuit to reduce or stop the output of the inverter; Ri performs system off operation, while reducing or stopping the output of the inverter reduces the power supplied to the control circuit from the power supply circuit,
A system-off circuit for releasing the latching of the plurality of notification lamps in the on state to the output reduction and holding means; and a mounting detection means for detecting mounting of the plurality of discharge lamps. In a case where it is detected that the plurality of abnormality detecting means are not attached, when all of the plurality of abnormality detecting means do not detect an abnormality, the system off circuit is caused to perform a system off operation, and at least one of the plurality of abnormality detecting means is used. And a mounting detection control circuit for stopping the system-off operation by the system-off circuit when one detects an abnormality.
【請求項11】請求項1〜7のいずれか1つに記載の電
源装置と;前記電源装置の出力により付勢される放電灯
と;を具備していることを特徴とする放電灯点灯装置。
11. A discharge lamp lighting device, comprising: the power supply device according to claim 1; and a discharge lamp that is energized by an output of the power supply device. .
【請求項12】前記放電灯はフィラメント端子間に並列
にインピーダンス素子を備えたことを特徴とする請求項
8〜11のいずれか1つに記載の放電灯点灯装置。
12. The discharge lamp lighting device according to claim 8, wherein the discharge lamp is provided with an impedance element in parallel between the filament terminals.
【請求項13】照明装置本体と;請求項11又は12記
載の放電灯点灯装置と;を具備していることを特徴とす
る照明装置。
13. A lighting device comprising: a lighting device main body; and the discharge lamp lighting device according to claim 11 or 12.
JP8259995A 1996-03-29 1996-09-30 Power supply device, discharge lamp lighting device, and lighting device Pending JPH09322553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8259995A JPH09322553A (en) 1996-03-29 1996-09-30 Power supply device, discharge lamp lighting device, and lighting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7772496 1996-03-29
JP8-77724 1996-03-29
JP8259995A JPH09322553A (en) 1996-03-29 1996-09-30 Power supply device, discharge lamp lighting device, and lighting device

Publications (1)

Publication Number Publication Date
JPH09322553A true JPH09322553A (en) 1997-12-12

Family

ID=26418795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8259995A Pending JPH09322553A (en) 1996-03-29 1996-09-30 Power supply device, discharge lamp lighting device, and lighting device

Country Status (1)

Country Link
JP (1) JPH09322553A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236635A (en) * 2005-02-23 2006-09-07 Matsushita Electric Works Ltd Luminaire
JP2007026831A (en) * 2005-07-14 2007-02-01 Matsushita Electric Works Ltd High pressure discharge lamp lighting device, and lighting apparatus
US7224129B2 (en) 2004-11-25 2007-05-29 Tdk Corporation Discharge lamp drive apparatus and liquid crystal display apparatus
US7227315B2 (en) 2005-02-10 2007-06-05 Tdk Corporation Discharge lamp drive apparatus and liquid crystal display apparatus
KR100925468B1 (en) * 2003-02-28 2009-11-06 삼성전자주식회사 Liquid crystal display
JP2009296867A (en) * 2008-06-04 2009-12-17 Ampower Technology Co Ltd Inverter circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925468B1 (en) * 2003-02-28 2009-11-06 삼성전자주식회사 Liquid crystal display
US7224129B2 (en) 2004-11-25 2007-05-29 Tdk Corporation Discharge lamp drive apparatus and liquid crystal display apparatus
US7227315B2 (en) 2005-02-10 2007-06-05 Tdk Corporation Discharge lamp drive apparatus and liquid crystal display apparatus
JP2006236635A (en) * 2005-02-23 2006-09-07 Matsushita Electric Works Ltd Luminaire
JP4586567B2 (en) * 2005-02-23 2010-11-24 パナソニック電工株式会社 lighting equipment
JP2007026831A (en) * 2005-07-14 2007-02-01 Matsushita Electric Works Ltd High pressure discharge lamp lighting device, and lighting apparatus
JP4561509B2 (en) * 2005-07-14 2010-10-13 パナソニック電工株式会社 High pressure discharge lamp lighting device, lighting fixture
JP2009296867A (en) * 2008-06-04 2009-12-17 Ampower Technology Co Ltd Inverter circuit

Similar Documents

Publication Publication Date Title
US7564195B2 (en) Circuit of the electronic ballast with the capability of automatic restart
JP4748025B2 (en) Phase control power supply
US7459867B1 (en) Program start ballast
JPH09322553A (en) Power supply device, discharge lamp lighting device, and lighting device
JP2000340378A (en) Discharge lamp lighting device
JP2006032167A (en) Discharge lamp lighting device and lighting system
JP2617482B2 (en) Discharge lamp lighting device
JPH11307280A (en) Emergency lighting system
JP4038961B2 (en) Discharge lamp lighting device and lighting fixture
JP2001244093A (en) Discharge lamp lighting device
JPH10199686A (en) Discharge lamp lighting device, and lighting system
US20070216321A1 (en) Electronic Ballast with Life-Ended Protection
JPH09161976A (en) Emergency lighting device
KR0107670Y1 (en) Electronic ballast
JP5176504B2 (en) Discharge lamp lighting device and lighting fixture provided with the discharge lamp lighting device
JP3728880B2 (en) Discharge lamp lighting device
JPH09153397A (en) Discharge lamp lighting device
CN102333407B (en) Discharge lamp lighting device and illumination fixture using the same
JP2002299082A (en) Lighting device and guide light lighting device
JPH10199689A (en) Discharge lamp lighting device, and lighting system
JPH0244698A (en) Discharge lamp lighting device
JPH07226298A (en) Discharge lamp lighting apparatus and lighting system
JPH08180982A (en) Emergency lighting device
JPH0785979A (en) Emergency lighting circuit and device incorporating it
JP2001284083A (en) Discharge lamp lighting device and illuminator

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090525

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100525

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110525

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20130525

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20140525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250