JPH09322380A - Abnormality detector of power supply circuit - Google Patents
Abnormality detector of power supply circuitInfo
- Publication number
- JPH09322380A JPH09322380A JP8140149A JP14014996A JPH09322380A JP H09322380 A JPH09322380 A JP H09322380A JP 8140149 A JP8140149 A JP 8140149A JP 14014996 A JP14014996 A JP 14014996A JP H09322380 A JPH09322380 A JP H09322380A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- abnormality
- load
- control
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Ink Jet (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電力供給回路の異
常検出装置に関し、例えばインクを加熱し沸騰するとき
のエネルギーによりインクを吐出するインクジェット記
録方式の記録ヘッドにおいて、ヒータ等の発熱手段に電
力供給をする電力供給回路の異常を検出する技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormality detecting device for a power supply circuit, for example, in a recording head of an ink jet recording system which ejects ink by energy when heating and boiling ink, electric power is supplied to a heating means such as a heater. The present invention relates to a technique for detecting an abnormality in a power supply circuit that supplies power.
【0002】また、本発明は、電力供給回路により電力
供給を受ける負荷としてはこのような発熱手段に限ら
ず、ランプ、半導体レーザ、発光ダイオードあるいはエ
レクトロルミネッセンスのような電光変換素子、電歪振
動子やソレノイドあるいはモータなどの電気力学変換素
子、磁気ヘッドや帯電器などの電気磁気変換素子にも適
用できる。The present invention is not limited to such heat generating means as a load supplied with electric power from the electric power supply circuit, but may be a lamp, a semiconductor laser, a light emitting diode or an electro-optical conversion element such as electroluminescence, or an electrostrictive oscillator. It can also be applied to electrodynamic conversion elements such as solenoids and solenoids, and electromagnetism conversion elements such as magnetic heads and chargers.
【0003】[0003]
【従来の技術】従来より、インクを加熱し沸騰するとき
のエネルギーでインクを吐出する方式の記録ヘッドにお
いては、インクを吐出するノイズ内のインクの温度及び
ヒータベース基盤の温度が一定であれば、インクの吐出
量が安定し、不吐出や濃度ムラの発生を抑えることがで
きるということが知られている。そこで、特開昭58−
220757号公報に提案されているように、インク吐
出ヒータの近傍もしくはヒータベース基盤上に温度調整
用のサブヒータを置き、同じくインク吐出ヒータの近傍
に温度を検出する温度センサを置き、その温度センサの
検出温度に従ってサブヒータへの電力供給を制御するサ
ブヒータ制御回路を備えていたものがあった。2. Description of the Related Art Conventionally, in a recording head of a type that ejects ink with energy when heating and boiling the ink, if the temperature of the ink within the noise ejecting the ink and the temperature of the heater base are constant. It is known that the amount of ejected ink is stable and the occurrence of non-ejection and uneven density can be suppressed. Therefore, JP-A-58-
As proposed in JP-A-220757, a sub-heater for temperature adjustment is placed in the vicinity of the ink ejection heater or on the heater base substrate, and a temperature sensor for detecting the temperature is also placed in the vicinity of the ink ejection heater. Some have been equipped with a sub-heater control circuit that controls power supply to the sub-heater according to the detected temperature.
【0004】また、上記サブヒータに制御された電力が
正常に供給しているか否かを検出する手段としては、
(1)図13に示すように、電力制御素子131とサブ
ヒータボード132、それに電流検出用抵抗体133を
直列に接続し、抵抗体133の両端電圧(ErrorY,Error
M)から判断する方法や、(2)図14に示すように、
電力制御素子141とサブヒータボード142、それに
電流検出用カレントトランスの一次側巻線143を直列
に接続し、カレントトランスの2次側巻線144の出力
電圧(Error)から判断する方法が考えられてきた。As means for detecting whether or not the controlled electric power is normally supplied to the sub-heater,
(1) As shown in FIG. 13, the power control element 131, the sub-heater board 132, and the current detection resistor 133 are connected in series, and the voltage across the resistor 133 (ErrorY, Error
(2) As shown in FIG. 14,
A method is conceivable in which the power control element 141, the sub-heater board 142, and the primary winding 143 of the current transformer for current detection are connected in series, and the determination is made from the output voltage (Error) of the secondary winding 144 of the current transformer. Came.
【0005】また、サブヒータ制御回路の異常等による
記録ヘッドの異常昇温を抑えるために、(3)図4に示
すように、記録ヘッドユニット1のヒータボード上に温
度検知素子109a,109bを置き、その温度検知素
子と接続したマイクロコンピュータ等がアナログ入力ポ
ートを介してヒータボードの温度を検出し、異常温度を
検出した場合には、印加電圧(+19V)を出力する電
源部をOFF制御して、異常を元から断つような構成を
用いていた。Further, in order to suppress an abnormal temperature rise of the recording head due to an abnormality of the sub heater control circuit, (3) as shown in FIG. 4, temperature detecting elements 109a and 109b are placed on the heater board of the recording head unit 1. , If a microcomputer connected to the temperature detecting element detects the temperature of the heater board through the analog input port and detects an abnormal temperature, the power supply unit that outputs the applied voltage (+ 19V) is turned off. , Was used to cut off the abnormality from the beginning.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、(1)
従来例の図13に示すような回路では電流検出用抵抗体
による電力消費が問題となることと、電圧降下分が負荷
の特性により一定でないことが問題である。However, (1)
In the circuit as shown in FIG. 13 of the conventional example, there are problems that the power consumption by the current detecting resistor is a problem and that the voltage drop is not constant due to the characteristics of the load.
【0007】(2)従来例の図14に示すような回路で
は、制御回路部と記録ヘッド部を接続するケーブル及び
コネクタ部で短絡故障を起こした場合や、サブヒータ素
子自体の短絡故障時には、制御トランジスタに過電流が
流れて熱破壊を起こし、短絡故障モードとなる。このよ
うな異常状態に陥った場合、記録ヘッドは正常なプリン
トが出来なくなる為に、ユーザー及びサービスマンは、
記録ヘッド部分の異常と考えて新たな記録ヘッドと交換
し、それで修理が完了したと間違える。しかしながら、
このとき実際には、制御回路部のトランジスタが短絡故
障を起こしているので、サブヒータには常に電力供給が
なされ、記録ヘッド部の温度はどんどん上昇して、遂に
は破壊に至らしめる結果となる。そこで、(3)従来か
ら記録ヘッド部のヒータボードの温度を監視すること
で、記録ヘッド破壊を起こさぬようにしていたが、急激
な温度上昇が発生した場合には、温度検出素子の応答性
により対処しきれないといった問題点が残る。(2) In the circuit as shown in FIG. 14 of the conventional example, control is performed when a short circuit failure occurs in the cable connecting the control circuit section and the recording head section and the connector section, or when the sub heater element itself has a short circuit failure. Overcurrent flows through the transistor, causing thermal breakdown, resulting in a short-circuit failure mode. When such an abnormal state occurs, the recording head cannot perform normal printing, so users and service personnel
I think that the recording head is abnormal and replace it with a new recording head, and I mistake that repair is completed. However,
At this time, in reality, the transistor of the control circuit section has a short-circuit failure, so that power is constantly supplied to the sub-heater, and the temperature of the recording head section rises steadily, eventually resulting in destruction. Therefore, (3) conventionally, the temperature of the heater board of the recording head unit is monitored to prevent the recording head from being destroyed. However, when a rapid temperature rise occurs, the responsiveness of the temperature detecting element is increased. However, there remains a problem that it cannot be dealt with.
【0008】本発明は、上述のような課題を解決するた
めになされたもので、その目的はサブヒータ等の負荷の
短絡故障時に発生するであろう電力制御素子の破壊、及
び、交換後の記録ヘッド等の装置の二次破壊を事前に検
出し、これら破壊による故障を防止することができるよ
うすることにある。The present invention has been made to solve the above-mentioned problems, and the purpose thereof is to destroy the power control element which may occur at the time of a short circuit failure of a load such as a sub-heater, and to record after replacement. The purpose is to detect the secondary destruction of a device such as a head in advance and prevent a failure due to these destructions.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、サブヒータ等の負荷の短絡故障、電力制
御素子(例えば、トランジスタ)の短絡故障を判断する
ためのテストモードを装置の電源投入時に行うシーケン
スを設け、このテストモード時には、負荷に印加する電
力を最小に抑えるために、独立したコンデンサから電力
を供給し、そのコンデンサの両端電圧の時間的変化を観
察することで、電力供給回路の異常検出を行い、破壊故
障の防止をする。In order to achieve the above object, the present invention provides a test mode for determining a short circuit fault of a load such as a sub-heater and a short circuit fault of a power control element (for example, a transistor). In order to minimize the power applied to the load in this test mode, a sequence to be performed at the time of turning on is provided, and power is supplied from an independent capacitor, and the time change of the voltage across the capacitor is observed to supply power. Detects circuit abnormalities and prevents breakage failures.
【0010】更に詳細には、本発明は、複数の負荷と、
該負荷の電力を制御する複数の電力制御素子と、前記負
荷とGND端子以外の共通接続端子に接続した少なくと
も1個の電力供給素子と、前記電力制御素子及び前記電
力供給素子を独立に制御可能な制御素子と、前記共通接
続端子とGND電位の間に、直列に接続された抵抗体と
コンデンサと、該コンデンサの両端電圧の変化を観測す
ることで前記電力供給回路の異常を検出する異常検出手
段とを具備している。More specifically, the present invention includes a plurality of loads,
A plurality of power control elements for controlling the power of the load, at least one power supply element connected to the load and a common connection terminal other than the GND terminal, and the power control element and the power supply element can be independently controlled Control element, a resistor and a capacitor connected in series between the common connection terminal and the GND potential, and an abnormality detection for detecting an abnormality of the power supply circuit by observing a change in voltage across the capacitor And means.
【0011】好適な形態として、前記異常検出手段は、
前記コンデンサの両端に接続した分圧抵抗器と、前記制
御素子を介して前記電力制御素子及び前記電力供給素子
を順次独立にON/OFF制御して、前記分圧抵抗器か
ら得られる前記コンデンサの両端電圧の時間的変化を前
記電力制御素子のON/OFF制御に同期して観測する
ことで、前記電力制御素子、前記電力供給素子および前
記負荷の異常をそれぞれ検出する制御手段とを有する。In a preferred form, the abnormality detecting means is
A voltage dividing resistor connected to both ends of the capacitor, and the power control element and the power supply element are sequentially turned on / off independently via the control element to sequentially turn on / off the capacitor to obtain the voltage dividing resistor. By observing the temporal change of the both-end voltage in synchronism with ON / OFF control of the power control element, there is provided control means for detecting abnormality of each of the power control element, the power supply element and the load.
【0012】また、好ましくは、前記制御手段は、前記
電力制御素子、前記電力供給素子、および前記負荷の少
なくともいずれかの異常を検出した場合は、前記負荷を
含む本体装置を停止する。また、前記制御手段は、前記
電力制御素子、前記電力供給素子および前記負荷の少な
くともいずれかの異常を検出した場合は、その異常を検
出した旨を表示手段に表示する。Further, preferably, when the control means detects an abnormality in at least one of the power control element, the power supply element, and the load, it stops the main body device including the load. Further, when the control means detects an abnormality in at least one of the power control element, the power supply element, and the load, the control means displays the fact that the abnormality is detected on the display means.
【0013】本発明は、その実施形態として、前記負荷
が電気熱変換素子であること、あるいは前記負荷が電気
光変換素子であること、前記負荷が電気力学変換素子で
あること、前記負荷が電気磁気変換素子であるとするこ
とができる。As an embodiment of the present invention, the load is an electrothermal conversion element, or the load is an electro-optical conversion element, the load is an electrodynamic conversion element, and the load is an electrical conversion element. It may be a magnetic conversion element.
【0014】更に、本発明は、別の一形態として、該負
荷の電力を制御する複数の電力制御素子によるブリッジ
回路と、前記電力制御素子を独立に制御可能な制御素子
と、前記ブリッジ回路の中点に接続した前記負荷の片方
側とGND電位との間に直列に接続した抵抗体とコンデ
ンサと、該コンデンサの両端電圧の変化を観測すること
で前記電力供給回路の異常を検出する異常検出手段とを
具備したことを特徴とすることができる。Further, as another aspect of the present invention, a bridge circuit including a plurality of power control elements for controlling the power of the load, a control element capable of independently controlling the power control element, and the bridge circuit. A resistor and a capacitor connected in series between one side of the load connected to the midpoint and the GND potential, and an abnormality detection for detecting an abnormality of the power supply circuit by observing a change in voltage across the capacitor And means.
【0015】この場合、好適な形態として、前記異常検
出手段は、前記コンデンサの両端に接続した分圧抵抗器
と、前記制御素子を介して前記電力制御素子を順次独立
にON/OFF制御して、前記分圧抵抗器から得られる
前記コンデンサの両端電圧の時間的変化を前記電力制御
素子のON/OFF制御に同期して観測することで、前
記電力制御素子の異常を検出する制御手段とを有する。
そして、前記制御手段は、前記電力制御素子の異常を検
出した場合は、その異常を検出した旨を表示手段に表示
し、前記負荷を含む本体装置を停止する。また、前記負
荷がDCモータであることを特徴とすることができる。In this case, as a preferred mode, the abnormality detecting means controls ON / OFF of the voltage dividing resistors connected to both ends of the capacitor and the power control element through the control element independently and sequentially. A control means for detecting an abnormality of the power control element by observing a temporal change in the voltage across the capacitor obtained from the voltage dividing resistor in synchronization with ON / OFF control of the power control element. Have.
Then, when the control means detects an abnormality in the power control element, the control means displays the fact that the abnormality is detected on the display means, and stops the main body device including the load. The load may be a DC motor.
【0016】[0016]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0017】(第1の実施形態)図1は本発明を適用可
能なインクジェット記録装置を示す図であり、図2は図
1に示すキャリッジを詳細に示す図である。ここで、3
で示したキャリッジユニットは、開閉自由の記録ヘッド
固定レバー4の内部に複数の記録ヘッドを一体化した記
録ヘッドユニット1を内蔵し、4色のインクタンク2K
(ブラック)、2C(シアン)、2M(マゼンタ)、2
Y(イエロー)を搭載している。これら各記録ヘッドか
ら異なる色のインクが吐出され、これらのインク滴の混
色により記録媒体(紙、布等)上に色画像を形成する。
プリントデータはフレキシブルプリント基板8を通じて
プリンタ本体の画像処理制御装置(図示しない)から上
記記録ヘッドに伝達される。(First Embodiment) FIG. 1 is a diagram showing an ink jet recording apparatus to which the present invention is applicable, and FIG. 2 is a diagram showing the carriage shown in FIG. 1 in detail. Where 3
The carriage unit shown by is built in the recording head unit 1 in which a plurality of recording heads are integrated inside the recording head fixing lever 4 which can be freely opened and closed, and the four color ink tanks 2K are provided.
(Black), 2C (cyan), 2M (magenta), 2
It is equipped with Y (yellow). Ink of different color is ejected from each of these recording heads, and a color image is formed on a recording medium (paper, cloth, etc.) by mixing these ink droplets.
The print data is transmitted from the image processing control device (not shown) of the printer body to the recording head through the flexible printed circuit board 8.
【0018】記録ヘッドユニット1内での記録ヘッドは
1K(ブラック)、1C(シアン)、1M(マゼン
タ)、1Y(イエロー)の順に配置され、往走査ではこ
の順序でインクを吐出する。例えば、レッド(以下、
R)をプリントする場合には、まずマゼンタ(以下、
M)が記録媒体上に着弾し、その後にMのドットの上に
イエロー(以下、Y)が着弾して、Rのドットとして見
えるわけである。The print heads in the print head unit 1 are arranged in the order of 1K (black), 1C (cyan), 1M (magenta), and 1Y (yellow), and ink is ejected in this order in forward scanning. For example, red (hereinafter,
When printing R), first, magenta (hereinafter,
M) lands on the recording medium, and then yellow (hereinafter, Y) lands on the M dot and appears as an R dot.
【0019】以下、同様にグリーン(以下、G)の場合
はシアン(以下、C),Yの順番に、またブルー(以
下、B)の場合には、C,Mの順番に着弾し、それぞれ
の色を形成する。尚、本例では、記録ヘッドは熱エネル
ギーを用いてインクに状態変化を生起させることによ
り、吐出口からインク滴を吐出するものである。Similarly, in the case of green (hereinafter, G), cyan (hereinafter, C) and Y are landed in that order, and in the case of blue (hereinafter, B), landed in C and M, respectively. To form the color of. In this example, the recording head ejects an ink droplet from the ejection port by causing a state change in the ink by using thermal energy.
【0020】上記キャリッジ3(キャリッジユニット)
は、タイミングベルト7を介してキャリッジモータ(図
示しない)により駆動されて、ガイド軸5,6上を移動
する。また、キャリッジ3には位置検出手段(図示しな
い)が備えてあり、この位置検出手段の出力を用いてキ
ャリッジ3の走査速度及びプリント位置を検出して、主
走査方向の移動制御を行うようになっている。記録は主
走査動作中に行われ、記録媒体(例えば用紙)10上の
帯状のドットを形成することにより記録を行い、副走査
方向の紙送りは紙送りモータ(図示しない)により駆動
されたプラテンローラ9により記録媒体10が送られる
ことで為される。即ち図1中の矢印aの方向に記録媒体
10が移動し、記録位置に到達したときに上記の記録動
作が行われる。The carriage 3 (carriage unit)
Is driven by a carriage motor (not shown) via a timing belt 7 to move on the guide shafts 5, 6. Further, the carriage 3 is provided with a position detecting means (not shown), and the scanning speed and the print position of the carriage 3 are detected by using the output of the position detecting means so as to control the movement in the main scanning direction. Has become. The recording is performed during the main scanning operation, the recording is performed by forming band-shaped dots on the recording medium (for example, the paper) 10, and the paper feeding in the sub scanning direction is performed by a platen driven by a paper feeding motor (not shown). This is done by feeding the recording medium 10 by the roller 9. That is, the recording operation is performed when the recording medium 10 moves in the direction of the arrow a in FIG. 1 and reaches the recording position.
【0021】図2はキャリッジ3の記録ヘッド固定レバ
ー4を開状態にした場合の状態を示しており、記録ヘッ
ドユニット1の上部面には端子パッド13が設けてあ
り、記録ヘッド固定レバー4を閉じたときに、フレキシ
ブルプリント基板8に設けられた端子14との上記の端
子パッド13との電気的接触が為されて、記録ヘッドユ
ニット1内に設けられた各記録ヘッドの制御が可能にな
る。FIG. 2 shows a state in which the recording head fixing lever 4 of the carriage 3 is in an open state. A terminal pad 13 is provided on the upper surface of the recording head unit 1 and the recording head fixing lever 4 is provided. When closed, electrical contact is made between the terminals 14 provided on the flexible printed circuit board 8 and the terminal pads 13 described above, and it becomes possible to control the recording heads provided in the recording head unit 1. .
【0022】図3は図1に示すインクジェット記録装置
の電気的構成を示す。記録ヘッドユニット1は、複数の
ノズル(吐出口)列と、各ノズルに対応して設けられた
電気熱変換体(ヒータ)、ヒータ駆動論理回路、温度検
出素子、温度調節サブヒータ、および記録ヘッド固有情
報とを有する記録ヘッド(1K,1C,1M,1Y)を
4個並べて一体化したユニットであり、本体側の画像信
号処理装置11からの信号をフレキシブルプリント基板
8を介してコネクタ13,14により接続される。FIG. 3 shows the electrical construction of the ink jet recording apparatus shown in FIG. The print head unit 1 includes a plurality of nozzle (ejection port) rows, an electrothermal converter (heater) provided corresponding to each nozzle, a heater driving logic circuit, a temperature detection element, a temperature adjustment sub-heater, and a print head specific This is a unit in which four recording heads (1K, 1C, 1M, 1Y) having information are arranged and integrated, and signals from the image signal processing device 11 on the main body side are transmitted via the flexible printed circuit board 8 to the connectors 13 and 14. Connected.
【0023】図4は上記の各記録ヘッドの回路構成を示
す。記録ヘッド1K,1C,1M,1Yは全て同一構成
となっている。FIG. 4 shows a circuit configuration of each of the recording heads described above. The recording heads 1K, 1C, 1M and 1Y all have the same structure.
【0024】吐出ヒータ101はヒータ1からヒータ6
4までの64個あり、そのそれぞれに駆動用トランジス
タ102とANDゲート103が接続される。ANDゲ
ート103には吐出信号D1〜D64、記録ブロック制
御信号block 1〜block 8及び吐出許可信号HENBと
が入力される。The discharge heater 101 includes heaters 1 to 6
There are 64 up to 4, and the driving transistor 102 and the AND gate 103 are connected to each of them. The ejection signals D1 to D64, the recording block control signals block 1 to block 8 and the ejection permission signal HENB are input to the AND gate 103.
【0025】吐出信号D1〜D64は、記録データであ
るIDATA信号112をクロック信号(DCLK)1
13に同期して1ビットづつシフトする64ビットシフ
トレジスタ105に取り込み、64ビット分転送された
時点で発生するラッチ信号(LTCLK)115に応じ
て64ビットラッチレジスタ106保持された信号であ
り、インクの吐出終了後にリセット信号(RESET)
114で、0にクリアされる。As the ejection signals D1 to D64, the IDATA signal 112 which is recording data is converted into the clock signal (DCLK) 1
It is a signal held in the 64-bit latch register 106 in response to a latch signal (LTCLK) 115 that is taken into the 64-bit shift register 105 that shifts by 1 bit in synchronization with 13 and is transferred at the time of transferring 64 bits. Signal (RESET) after the end of discharge
At 114, it is cleared to 0.
【0026】記録ブロック制御信号であるblock 1〜bl
ock 8は、本体側から送られてくる駆動ブロック指定の
ための3ビットのBENB1,BENB2,BENB3
の信号111をデコーダ104でデコードし、8ビット
の信号線に振り分けることにより、8ブロック(1ブロ
ックは8ノズルに相当する)の許可信号として発生す
る。Recording block control signals block 1 to bl
ock 8 is 3-bit BENB1, BENB2, BENB3 for designating the drive block sent from the main unit.
The signal 111 of 1 is decoded by the decoder 104 and distributed to the 8-bit signal line to generate an enable signal for 8 blocks (1 block corresponds to 8 nozzles).
【0027】吐出許可信号(HENB)110は1色分
の記録ヘッド全体の吐出制御信号であって、吐出ヒータ
101の駆動時間を決める記録パルス幅の制御等を行
う。The ejection permission signal (HENB) 110 is an ejection control signal for the entire recording head for one color, and controls the recording pulse width that determines the drive time of the ejection heater 101.
【0028】また、記録ヘッド(1K,1C,1M,1
Y)にはヒータ101の抵抗値を検出する(即ち、ヒー
タの電力を検出する)為のダミー抵抗108が配設され
ており、このダミー抵抗108に接続された信号線を定
電流回路(図示しない)に接続して電圧を測定すること
で、吐出ヘッド101の電力制御を行う。The recording heads (1K, 1C, 1M, 1
Y) is provided with a dummy resistor 108 for detecting the resistance value of the heater 101 (that is, for detecting the electric power of the heater), and a signal line connected to this dummy resistor 108 is connected to a constant current circuit (illustrated). No) to measure the voltage to control the power of the ejection head 101.
【0029】また、記録ヘッドにはインク温度を一定に
制御する為の温度センサとして、ダイオード109a,
109bが吐出ヒータ101の両端に配設されている。
さらに、加熱手段として温度調節用サブヒータ107が
配設され、本体側の画像信号処理装置11(図3参照)
がダイオード109a,109bの出力に応じて温度調
節用サブヒータ107を通電する温度調節制御を行う。The recording head has diodes 109a, which serve as temperature sensors for controlling the ink temperature to be constant.
109b are arranged at both ends of the discharge heater 101.
Further, a temperature adjusting sub-heater 107 is arranged as a heating means, and the image signal processing device 11 on the main body side (see FIG. 3).
Performs temperature adjustment control for energizing the temperature adjustment sub-heater 107 according to the outputs of the diodes 109a and 109b.
【0030】図5は上記の記録ヘッド1色分の構造を示
す分解斜視図であり、シリコン半導体からなる基板(ヒ
ータボード)100上には、前述の図4に示した回路が
成膜技術により形成されている。図4の吐出ヒータ10
1が発生する熱によりインクに膜沸騰を生じ、これによ
る気泡の生成によってインクが吐出される。配線基板2
00は、ヒータボード100の配線に対応するワイヤー
ボンディングパットや本体装置からの電気信号を受ける
パッドと、パッド間を接続するパターン配線とで構成さ
れる。溝付き天板1300は、複数のインク路を区分す
るための隔壁や各インク路に供給するインクを収納する
ための共通液室等を構成するための溝を有し、インクタ
ンクから供給されるインクを受けて共通液室へ導入する
インク供給口1500と、各インク路に対応した吐出口
を複数有するオリフィスプレート400を一体に備え
る。FIG. 5 is an exploded perspective view showing the structure for one color of the recording head described above. The circuit shown in FIG. 4 is formed on the substrate (heater board) 100 made of a silicon semiconductor by the film forming technique. Has been formed. Discharge heater 10 of FIG.
The heat generated by No. 1 causes film boiling in the ink, and bubbles are generated by this to eject the ink. Wiring board 2
00 is composed of a wire bonding pad corresponding to the wiring of the heater board 100, a pad for receiving an electric signal from the main body device, and a pattern wiring for connecting the pads. The grooved top plate 1300 has a partition wall for dividing a plurality of ink paths, a groove for forming a common liquid chamber for storing ink to be supplied to each ink path, and the like, and is supplied from an ink tank. An ink supply port 1500 that receives ink and is introduced into the common liquid chamber is integrally provided with an orifice plate 400 that has a plurality of ejection ports corresponding to the respective ink paths.
【0031】支持体300は配線基板200の裏面を平
面で支持し、アルミニューム等の金属により形成され
る。押さえバネ500は、M字形状であってそのM字の
中央で天板の共通液室に対応する部分を軽圧で押圧する
と共に、前垂れ部501でインク路に対応する部分を線
圧で集中押圧する。The support 300 supports the back surface of the wiring board 200 on a flat surface and is made of metal such as aluminum. The pressing spring 500 is M-shaped and presses a portion of the top plate corresponding to the common liquid chamber with a light pressure at the center of the M-shape, and the front drooping portion 501 concentrates a portion corresponding to the ink path with a linear pressure. Press.
【0032】インク供給路部材600は、インク供給管
2200に連続するインク導入管1600をインク供給
管2200側が固定となる片持ちばりとして形成し、こ
のインク導入管1600の固定側とインク供給管220
0との毛細現象を確保するための封止ボール602がそ
の中に挿入されて構成されている。インク供給管220
0のタンク側端部にはフィルタ700が設けられてい
る。The ink supply path member 600 forms an ink introducing pipe 1600 which is continuous with the ink supplying pipe 2200 as a cantilevered beam whose side is fixed on the ink supplying pipe 2200 side, and the fixed side of the ink introducing pipe 1600 and the ink supplying pipe 220.
A sealing ball 602 for ensuring a capillary phenomenon with 0 is inserted therein. Ink supply pipe 220
A filter 700 is provided at the end portion of the tank side 0.
【0033】図6は複数の記録ヘッドを一体化した上記
記録ヘッドユニット1の構造を示す分解斜視図である。
同図に示すように、本例では4個の記録ヘッド(IJ
U)をユニット枠4000に接着固定し、記録ヘッドの
交換はユニット毎に行うようにすることで、交換の際の
装着動作によって4個の記録ヘッドの相互位置関係がず
れることが無いように配慮してある。FIG. 6 is an exploded perspective view showing the structure of the recording head unit 1 in which a plurality of recording heads are integrated.
As shown in the figure, in this example, four recording heads (IJ
(U) is adhesively fixed to the unit frame 4000, and the recording heads are replaced for each unit, so that the mutual positional relationship of the four recording heads does not shift due to the mounting operation during replacement. I am doing it.
【0034】上ハウジング4506及び側面ハウジング
4006はそれぞれユニット枠4000に固定される。
上ハウジング4506の固定に於いては、これに設けら
れた1対のピン4504(奥側と含めて2ケ所)がユニ
ット枠4000の外壁板4001の上端面に設けられた
孔4011に挿入されることによって固定時の上ハウジ
ング4506の位置決めがなされ、また、上ハウジング
の両端に形成された掛止板4505上の突起が、外壁板
4001に形成された凹部4010に掛止板4505の
弾性付勢力を伴って掛止されることにより固定される。
側面ハウジング4006のユニット枠への固定は、側面
ハウジング4006の一対の掛止板4508とユニット
枠4000の凹部4007とを用いて、上ハウジング4
506と同様に成される。The upper housing 4506 and the side housing 4006 are fixed to the unit frame 4000, respectively.
In fixing the upper housing 4506, a pair of pins 4504 (two places including the back side) provided therein are inserted into holes 4011 provided in the upper end surface of the outer wall plate 4001 of the unit frame 4000. By doing so, the upper housing 4506 is positioned when fixed, and the projections on the latch plates 4505 formed at both ends of the upper housing are elastically biased by the latch plates 4505 in the recesses 4010 formed in the outer wall plate 4001. It is fixed by being hooked with.
The side housing 4006 is fixed to the unit frame by using the pair of latch plates 4508 of the side housing 4006 and the recess 4007 of the unit frame 4000.
Same as 506.
【0035】上ハウジング4506の外表面に相当する
部分には記録ヘッドIJU側の電気接点としてのパッド
4502が複数設けられ、このパッド4502のそれぞ
れは上ハウジング4506の裏面側に延在する端子45
01と接続している。それぞれの端子4501は、上ハ
ウジング4506がユニット枠4000に固定されたと
き、記録ヘッドの基板上の対応する接続パッドと接触す
る。A plurality of pads 4502 as electric contacts on the recording head IJU side are provided in a portion corresponding to the outer surface of the upper housing 4506, and each of the pads 4502 extends to the back surface side of the upper housing 4506.
01 is connected. Each terminal 4501 makes contact with a corresponding connection pad on the substrate of the recording head when the upper housing 4506 is fixed to the unit frame 4000.
【0036】側面ハウジング4006には、記録ヘッド
IJUのインク供給管2200を挿通させるための孔4
009が形成されている。The side housing 4006 has a hole 4 through which the ink supply tube 2200 of the recording head IJU is inserted.
009 is formed.
【0037】以上のような記録ヘッド部の構成を用いた
理由は、故障した記録ヘッドユニットをユーザもしくは
サービスマンが容易に交換できることを目的にした為で
あり、このことが、一方では接点の増加をもたらし、接
点での不具合(ショートや接点が閉じないオープン故障
の発生)をもたらした。そのうえに、小さな記録ヘッド
ユニットを構成するが故に、図6に示すように、多数の
櫛歯状の端子4501が並び、そのため大きな衝撃(例
えば記録ヘッドユニットを落とすなど)が加わった際に
はそれら端子が互いに接触してしまう可能性が大いにあ
る。The reason for using the structure of the recording head unit as described above is that the defective recording head unit can be easily replaced by a user or a service person. This means that the number of contacts increases. This caused problems with the contacts (short circuit and open failure that did not close the contacts). In addition, since a small recording head unit is formed, a large number of comb-teeth-shaped terminals 4501 are arranged as shown in FIG. 6, and when a large impact (for example, dropping the recording head unit) is applied, these terminals are arranged. There is a great possibility that they will come into contact with each other.
【0038】そこで、これらの異常状態を検出可能な、
本発明による異常検出手段の説明を以下の図7〜図11
の図面を参照しながら説明する。Therefore, it is possible to detect these abnormal states,
The abnormality detection means according to the present invention will be described below with reference to FIGS.
Will be described with reference to the drawings.
【0039】図7において、太枠11に囲まれた回路は
図3の画像信号処理装置11の内の特にサブヒータ駆動
回路及び異常検出回路からなるサブヒータ制御回路を示
したものであり、また、太枠1に囲まれた回路は、図4
の記録ヘッドユニット1の内の特に4色ヘッドそれぞれ
のサブヒータ107の結線状態を示したものである。通
常のサブヒータ107による温度制御を行う場合には、
インタフェーストランジスタ1101に接続したマイク
ロコンピュータ(図示しない)の信号線(信号線名:V
Mon)を“Hi”(ハイレベル)状態にし、これによ
り電力供給トランジスタ1102(以下、TR1)がO
N状態になり、サブヒータ印加電圧VMボルトをTR1
のコレクタから流すことが可能となる。この状態で、例
えばイエローのサブヒータ(以下、SUBHY)に電力
供給を行う場合には、インタフェーストランジスタ11
03の信号線(信号線名:SUBHYon)を“Hi”
状態にし、これにより個別電力制御トランジスタ110
4(以下、TR2)がON状態になり、SUBHYには
約VMボルトの電圧が印加される。残りの3色にサブヒ
ータ(SUBHM,SUBHC,SUBHK)の制御も
同様に、インタフェーストランジスタ1105,110
7,1109と、個別電力制御トランジスタ1106
(以下、TR3),1108(以下、TR4),111
0(以下、TR5)とにより行う。なお、SUBHMは
マゼンタ(M)のサブヒータ、SUBHCはシアン
(C)のサブヒータ、SUBHKはブラック(K)のサ
ブヒータである。In FIG. 7, the circuit surrounded by the thick frame 11 shows the sub-heater control circuit, which is particularly composed of the sub-heater drive circuit and the abnormality detection circuit, in the image signal processing device 11 of FIG. The circuit surrounded by the frame 1 is shown in FIG.
4 shows the connection state of the sub-heaters 107 of each of the four-color heads in the recording head unit 1. When performing temperature control by the normal sub-heater 107,
A signal line (signal line name: V) of a microcomputer (not shown) connected to the interface transistor 1101.
Mon) is set to the “Hi” (high level) state, whereby the power supply transistor 1102 (hereinafter, TR1) is turned on.
The N state is entered, and the sub heater applied voltage VM volt is set to TR1.
It will be possible to run from the collector of. In this state, for example, when power is supplied to the yellow sub-heater (hereinafter, SUBHY), the interface transistor 11
03 signal line (signal line name: SUBHYON) is "Hi"
The individual power control transistor 110
4 (hereinafter, TR2) is turned on, and a voltage of about VM volt is applied to SUBHY. Similarly, the control of the sub heaters (SUBHM, SUBHC, SUBHK) for the remaining three colors is performed by the interface transistors 1105 and 110.
7, 1109 and individual power control transistor 1106
(Hereinafter, TR3), 1108 (hereinafter, TR4), 111
0 (hereinafter referred to as TR5). SUBHM is a magenta (M) sub-heater, SUBHC is a cyan (C) sub-heater, and SUBHK is a black (K) sub-heater.
【0040】このとき、例えばSUBHKの素子自体が
短絡故障を起こしている場合や制御端子が隣のGND
(グランド:接地)端子と接触している場合には、ほぼ
0オーム抵抗で電力供給トランジスタのTR1と個別電
力制御トランジスタのTR5がONとなり、許容最大電
力の小さいTR5から熱破壊を起こして短絡破壊とな
る。At this time, for example, when the SUBHK element itself has a short circuit failure or when the control terminal is adjacent to the GND.
When it is in contact with the (ground: ground) terminal, TR1 of the power supply transistor and TR5 of the individual power control transistor are turned on with almost 0 ohm resistance, causing thermal breakdown from TR5 having a small maximum allowable power to cause short circuit breakdown. Becomes
【0041】そこで、本実施形態では、異常検出回路と
して、TR1のコレクター端子とTR2,TR3,TR
4,TR5のエミッター端子とを接続した位置に抵抗1
111とコンデンサ1112をGND(大地電位)対し
て直列になるように接続する。そして、このコンデンサ
1112の両端に分圧抵抗1113と1114を接続
し、その分圧電圧(信号名:Error)を前述のマイ
クロコンピュータ(図示しない)のアナログ電圧入力ポ
ートに接続して、マイクロコンピュータでモニター(観
察)する。Therefore, in this embodiment, the abnormality detection circuit is used as a collector terminal of TR1 and TR2, TR3, TR.
Resistor 1 is connected to the emitter terminal of TR4 and TR5.
111 and a capacitor 1112 are connected in series with respect to GND (ground potential). Then, the voltage dividing resistors 1113 and 1114 are connected to both ends of the capacitor 1112, and the divided voltage (signal name: Error) is connected to the analog voltage input port of the microcomputer (not shown) described above. Monitor (observe).
【0042】図8は、図7のサブヒータ制御回路のテス
トモード時での電力供給トランジスタTR1,個別電力
制御トランジスタTR2,TR3,TR4,TR5のO
N/OFFシーケンスと、その時のError端子(分
圧電圧端子)に発生する電圧波形を示す。全てのトラン
ジスタTR1〜TR5をOFF状態にすると(T1期
間)、Error端子の電圧は0V近辺ににある。FIG. 8 shows the O of the power supply transistor TR1, the individual power control transistors TR2, TR3, TR4 and TR5 in the test mode of the sub-heater control circuit of FIG.
The N / OFF sequence and the voltage waveform generated at the Error terminal (divided voltage terminal) at that time are shown. When all the transistors TR1 to TR5 are turned off (T1 period), the voltage at the Error terminal is around 0V.
【0043】次に、TR1のトランジスタのみON状態
にすると、抵抗1111とコンデンサ1112の直列時
定数でError端子の電圧は上昇する(T2期間)。
ここで、本例では、抵抗1111の抵抗値をサブヒータ
の抵抗値とほぼ同じ値として、−110オーム(Ω)と
した。コンデンサ1112の充電時間をマイクロコンピ
ュータが計測しやすい時間(例えば、タイマー割り込み
時間を1単位としてそれを数10回数える時間)とし
て、約20m秒としたことで、コンデンサ1112の容
量を220μFとした。Next, when only the transistor of TR1 is turned on, the voltage at the Error terminal rises due to the series time constant of the resistor 1111 and the capacitor 1112 (T2 period).
Here, in this example, the resistance value of the resistor 1111 is set to be substantially the same as the resistance value of the sub-heater, and is set to −110 ohm (Ω). The capacitance of the capacitor 1112 was set to 220 μF by setting the charging time of the capacitor 1112 to be easily measured by the microcomputer (for example, the time for counting the timer interrupt time by several tens of times) as about 20 ms.
【0044】次に、全てのトランジスタTR1〜TR5
を再びOFF状態にして一定時間待つ(T3期間)。こ
のとき、コンデンサ1112の電荷は分圧抵抗1113
と1114とにより消費される。この分圧抵抗1113
と1114の抵抗値はVM電圧(本例では28V)に対
するVCC電圧(本例では5V)比を越えない抵抗比で
構成し、且つ抵抗1111の100倍以上としたので、
抵抗1113を−12キロオーム、抵抗1114を−
2.5キロオームとした。Next, all the transistors TR1 to TR5
Is turned off again and waits for a certain time (T3 period). At this time, the electric charge of the capacitor 1112 is the voltage dividing resistor 1113.
And 1114 are consumed. This voltage dividing resistor 1113
The resistance values of 1114 and 1114 are configured to have a resistance ratio that does not exceed the ratio of the VCC voltage (5V in this example) to the VM voltage (28V in this example), and are 100 times or more that of the resistor 1111.
Resistor 1113 is -12 kOhm, resistor 1114 is-
It was 2.5 kilohms.
【0045】次に、TR2のトランジスタのみをON状
態にし、コンデンサ1112に蓄えた電荷を抵抗111
1とサブヒータ(SUBHY)の直列抵抗で消費する
と、先ほど記述したように約220オームと220μF
のコンデンサの時定数で、電圧が減衰していく(T4Y
期間)(実線:Aのカーブ)。Next, only the transistor of TR2 is turned on, and the charge stored in the capacitor 1112 is transferred to the resistor 111.
1 and the sub-heater (SUBHY) series resistance consumes about 220 ohms and 220 μF as described above.
The voltage decays with the time constant of the capacitor (T4Y
Period) (solid line: curve of A).
【0046】このサブヒータ(SUBHY)と抵抗11
11とコンデンサ1112の時定数が上記のようであれ
ば、約40m秒で電圧が0Vとなるが、もしサブヒータ
(SUBHY)が短絡している場合には、約110オー
ムと220μFの時定数で減衰するために、約20m秒
で電圧が0Vとなる(破線:Bのカーブ)。This sub-heater (SUBHY) and resistor 11
If the time constants of 11 and the capacitor 1112 are as described above, the voltage will be 0 V in about 40 ms, but if the sub heater (SUBHY) is short-circuited, it will be attenuated with a time constant of about 110 ohm and 220 μF. Therefore, the voltage becomes 0 V in about 20 ms (broken line: curve B).
【0047】以上のシーケンスを、残りの3色のサブヒ
ータSUBHM,SUBHC,SUBHKに対しても順
次行えば、全てのサブヒータの短絡故障を検出すること
が可能となる。If the above sequence is sequentially performed for the remaining three color sub-heaters SUBHM, SUBHC and SUBHK, it becomes possible to detect the short-circuit failure of all the sub-heaters.
【0048】また、図9に示すように、全てのトランジ
スタTR1〜TR5がOFF状態(T1期間)にも関わ
らず、Error端子に電圧を検出した場合は、電力供
給トランジスタTR1が短絡故障している場合であり、
以後サブヒータの制御は行わないことが得策であるか
ら、マイクロコンピュータはその旨を表示手段(図示し
ない)に表示して装置自体の機能を停止させる。Further, as shown in FIG. 9, when a voltage is detected at the Error terminal even though all the transistors TR1 to TR5 are in the OFF state (T1 period), the power supply transistor TR1 has a short circuit failure. Is the case
Since it is a good idea not to control the sub-heater thereafter, the microcomputer displays a message to that effect on the display means (not shown) to stop the function of the device itself.
【0049】また、図10に示すように、コンデンサ1
112に充電が完了して、全てのトランジスタTR1〜
TR2をOFF状態(T3期間)にしたときに、見る見
るうちに電圧が降下していく場合(破線:Cのカーブ)
には、TR2,TR3,TR4,TR5のトランジスタ
の内の少なくとも1つが、短絡故障状態にあるために、
サブヒータを介して電流が流れているためであるので、
この場合も、以後サブヒータの制御は行わないことが得
策であるから、マイクロコンピュータはその旨を表示手
段に表示して装置自体の機能を停止させる。Further, as shown in FIG.
112 is completely charged, and all the transistors TR1 to TR1
When TR2 is in the OFF state (T3 period), the voltage drops while watching (broken line: C curve)
Because at least one of the transistors TR2, TR3, TR4, TR5 is in a short circuit fault condition,
Because the current is flowing through the sub heater,
In this case as well, since it is a good idea not to control the sub-heater thereafter, the microcomputer displays a message to that effect and stops the function of the device itself.
【0050】以上述べたシーケンスを実行するマイクロ
コンピュータの命令フローチャートを図11に示し、以
下にその詳細な説明を加える。FIG. 11 shows an instruction flowchart of the microcomputer for executing the sequence described above, and the detailed description thereof will be added below.
【0051】まず、電源投入時(S1)に、全トランジ
スタTR1,TR2,TR3,TR4,TR5をOFF
にして(S2)、10m秒間待つ(S3)。その時点
で、図7のError端子が“Hi”レベル(S4)で
あれば、トランジスタTR1の短絡故障であり(図9参
照)、その旨を表示して(S5)、本体動作(具体的に
は、マイクロコンピュータがエラー表示をする以外の全
ての動作)を停止する(S6)。First, when the power is turned on (S1), all the transistors TR1, TR2, TR3, TR4 and TR5 are turned off.
Then (S2), wait for 10 msec (S3). At that time, if the Error terminal of FIG. 7 is at the “Hi” level (S4), it means that the transistor TR1 has a short-circuit failure (see FIG. 9), that fact is displayed (S5), and the main body operation (specifically, Stops all operations other than the microcomputer displaying an error) (S6).
【0052】次に、トランジスタTR1が短絡故障でな
いと判断された場合には、トランジスタTR1をON状
態にし(S7)、20m秒間待ち(S8)、コンデンサ
1112に電荷を蓄える。そして、トランジスタTR1
をOFFにし(S9)、Error端子の状態を調べ
(S10)、“Low”(ローレベル)状態であれば、
トランジスタTR1が電流を流せなかった為であるか
ら、トランジスタTR1のオープン故障と表示し(S1
1)、本体動作を停止する(S12)。Next, when it is determined that the transistor TR1 does not have a short-circuit fault, the transistor TR1 is turned on (S7), waits for 20 msec (S8), and charges are stored in the capacitor 1112. And the transistor TR1
Is turned off (S9), the state of the Error terminal is checked (S10), and if the state is "Low" (low level),
This is because the transistor TR1 could not pass the current, and therefore, the open failure of the transistor TR1 is displayed (S1
1) The operation of the main body is stopped (S12).
【0053】トランジスタTR1が正常ならばErro
r端子はS10で“Hi”レベルとなるので、10m秒
待ち(S13)、再びError端子を観る(S1
4)。このときError端子が“Low”レベルであ
れば、コンデンサ1112の電荷が、トランジスタのT
R2かTR3かTR4かTR5のどれかを通してサブヒ
ータで消費されたのであるから、これら4個のトランジ
スタの少なくともどれか1個以上が短絡故障を起こして
いるので(図10参照)、その旨を表示して(S1
5)、本体動作を停止する(S16)。Erro if the transistor TR1 is normal
Since the r terminal becomes "Hi" level in S10, wait 10 msec (S13) and watch the Error terminal again (S1).
4). At this time, if the Error terminal is at the “Low” level, the charge of the capacitor 1112 is the T
Since it is consumed by the sub-heater through any one of R2, TR3, TR4, and TR5, at least any one or more of these four transistors has a short circuit failure (see FIG. 10). Then (S1
5) The operation of the main body is stopped (S16).
【0054】次に、コンデンサ1112に蓄えられた電
荷をトランジスタTR2を通してサブヒータのイエロー
(SUBHY)の抵抗で消費するためにトランジスタT
R2をON状態にし(S17)、20m秒待ち(S1
8)、その時のError端子の電圧が“Low”なら
ば(S19)、放電時定数が抵抗1111のみ、すなわ
ちサブヒータのイエロー(SUBHY)が短絡状態であ
るので(図8のT4Y期間のカーブBを参照)、その旨
表示して(S20)、本体動作を停止する(S21)。Next, since the electric charge stored in the capacitor 1112 is consumed by the yellow (SUBHY) resistance of the sub-heater through the transistor TR2, the transistor T2 is consumed.
Turn on R2 (S17) and wait 20 ms (S1
8) If the voltage of the Error terminal at that time is "Low" (S19), the discharge time constant is only the resistor 1111, that is, the sub-heater yellow (SUBHY) is in a short circuit state (see the curve B in the T4Y period in FIG. 8). (See), display that effect (S20), and stop the main body operation (S21).
【0055】S19でError端子の電圧が逆に“H
i”ならば、トランジスタTR2をON状態のままもう
20m秒待ち(S22)、その後のError端子の電
圧がまだ“Hi”であれば(S23)、トランジスタT
R2もしくはサブヒータのイエローのSUBHYが電流
を流せなかった為であるから、トランジスタTR2もし
くはSUBHYのオープン故障であると判断できるの
で、その旨表示して(S24)、本体動作を停止する
(S25)。At S19, the voltage at the Error terminal is reversed to "H".
If i ", the transistor TR2 is kept in the ON state for another 20 ms (S22), and if the voltage at the Error terminal thereafter is still" Hi "(S23), the transistor T2 is turned on.
Since it is possible to determine that the transistor TR2 or SUBHY has an open failure because R2 or the yellow SUBHY of the sub-heater could not pass the current, it is displayed (S24) and the main body operation is stopped (S25).
【0056】S23でError端子の電圧が“Lo
w”ならば、トランジスタTR2をOFF状態にする
(S26)。このシーケンスまでたどり着いた場合がサ
ブヒータのイエロー(SUBHY)の電力供給系および
抵抗体、それに接続線が正常であると判断できる(S2
7)。In S23, the voltage at the Error terminal is "Lo".
If it is w ", the transistor TR2 is turned off (S26). When reaching this sequence, it can be determined that the sub-heater yellow (SUBHY) power supply system, the resistor, and the connection line are normal (S2).
7).
【0057】以下、サブヒータのマゼンタ(SUBH
M)、シアン(SUBHC)、ブラック(SUBHK)
に関して、上記のS7〜S27と同様のシーケンスを順
次行うことで、それらサブヒータの異常検出が行える。The sub-heater magenta (SUBH
M), cyan (SUBHC), black (SUBHK)
Regarding, regarding the sub-heater, the abnormality can be detected by sequentially performing the same sequence as S7 to S27.
【0058】(第2の実施形態例)上述した本発明の第
1実施形態では、電力供給を受ける負荷としてヒータ
(電気熱変換素子)を例示して説明したが、本発明はこ
れ以外にも、例えばランプやLED(発光ダイオー
ド)、半導体レーザ、エレクトロルミネセンスといった
電光変換素子、ソレノイドや、電歪振動子といった電気
力学変換素子、また磁気ヘッド、帯電器等の電気磁気変
換素子を負荷とする電力供給回路の異常検出回路にも同
様に、本発明を適用することが可能である。(Second Embodiment) In the above-described first embodiment of the present invention, a heater (electrothermal conversion element) was described as an example of a load that receives power supply, but the present invention is not limited to this. , For example, a lamp, an LED (light emitting diode), a semiconductor laser, an electro-optical conversion element such as electroluminescence, a solenoid, an electrodynamic conversion element such as an electrostrictive vibrator, or an electro-magnetic conversion element such as a magnetic head or a charger is used as a load. The present invention can be similarly applied to the abnormality detection circuit of the power supply circuit.
【0059】(第3の実施形態例)図12は正逆回転制
御可能なDCモータ制御回路に本発明の異常検出回路を
適用した場合の構成例を示す。4個のトランジスタTR
1,TR2,TR3,TR4によるブリッジ回路の中点
にDCモータMを接続し、このモータ巻線の片方側に抵
抗1401とコンデンサ1402とをGNDとの間に直
列に接続し、コンデンサ1402の両端電圧をモニター
するために、分圧抵抗1403と1404の電圧をマイ
クロコンピュータ(図示しない)のアナログ入力ポート
に接続し、その電圧をマイクロコンピュータでモニター
する。(Third Embodiment) FIG. 12 shows a configuration example in which the abnormality detection circuit of the present invention is applied to a DC motor control circuit capable of controlling forward and reverse rotations. 4 transistors TR
The DC motor M is connected to the middle point of the bridge circuit consisting of 1, TR2, TR3 and TR4, the resistor 1401 and the capacitor 1402 are connected in series between one side of this motor winding and GND, and both ends of the capacitor 1402 are connected. In order to monitor the voltage, the voltage of the voltage dividing resistors 1403 and 1404 is connected to an analog input port of a microcomputer (not shown), and the voltage is monitored by the microcomputer.
【0060】通常、ブリッジ回路のトランジスタはクロ
スに配置されたトランジスタ同士が同時にON状態にな
るように制御し、また直列に入ったトランジスタ同士が
同時にON状態にならないような回路的工夫がなされて
いるが、本例では、全てのトランジスタTR1〜TR4
が独立してON/OFF制御可能な構成にしている。Normally, the transistors of the bridge circuit are controlled so that the transistors arranged in the cross are simultaneously turned on, and the transistors connected in series are not turned on at the same time. However, in this example, all the transistors TR1 to TR4 are
Has an ON / OFF controllable structure independently.
【0061】マイクロコンピュータは、まず、全トラン
ジスタTR1,TR2,TR3,TR4をOFF状態に
してError端子の電圧を測定し、トランジスタTR
1,TR3の短絡故障がないか否かを調べる。The microcomputer first turns off all the transistors TR1, TR2, TR3 and TR4 and measures the voltage at the Error terminal to determine the transistor TR.
1, Check whether or not there is a short circuit fault in TR3.
【0062】次に、端子Aを“Hi”にすることでトラ
ンジスタTR1のみON状態にしてコンデンサ1402
に約VMボルトの電荷を蓄える。これによりError
端子の電圧が上昇したならば、トランジスタTR1は制
御可能であると判断でき且つ、トランジスタTR2が短
絡故障していないと判断できる。そこで端子Aを“Lo
w”にすることでトランジスタTR1をOFF状態にす
る。Next, by turning the terminal A to "Hi", only the transistor TR1 is turned on, and the capacitor 1402 is turned on.
Stores a charge of about VM volt. This makes the error
If the voltage at the terminal rises, it can be determined that the transistor TR1 can be controlled and that the transistor TR2 is not short-circuited. Therefore, set terminal A to "Lo
The transistor TR1 is turned off by setting "w".
【0063】次に、Error端子の電圧が降下しない
ことを確かめてから(Error端子の電圧が降下しな
いならば、トランジスタTR4が短絡故障でないと判断
できる。)、端子Bを“Hi”にすることでトランジス
タTR2をON状態にする。このとき、抵抗1401と
コンデンサ1402の時定数で電圧が降下したならばト
ランジスタTR2は正常である。Next, after confirming that the voltage at the Error terminal does not drop (if the voltage at the Error terminal does not drop, it can be determined that the transistor TR4 is not a short-circuit fault), the terminal B is set to "Hi". Then, the transistor TR2 is turned on. At this time, if the voltage drops due to the time constant of the resistor 1401 and the capacitor 1402, the transistor TR2 is normal.
【0064】その後、Error端子の電圧が0Vまで
下がりきるのを待ち、再びトランジスタTR1をON状
態にし、その後、端子Dを“Hi”にすることでトラン
ジスタTR4をON状態にしたときに、Error端子
の電圧がトランジスタTR2をON状態にしたときの減
衰波形から変化して減衰したならば、モータMの巻線を
介してトランジスタTR4で放電したと判断できる。す
なわち、そのError端子の電圧の減衰波形の変化
は、モータMの巻線のインダクタンスにより電流の過渡
的変化が阻害されたためであるからである。After that, it waits until the voltage at the Error terminal has dropped to 0V, turns on the transistor TR1 again, and then turns the terminal D to "Hi" to turn on the transistor TR4. If the voltage changes from the decay waveform when the transistor TR2 is turned on and is attenuated, it can be determined that the transistor TR4 is discharged through the winding of the motor M. That is, the change in the attenuation waveform of the voltage at the Error terminal is because the transient change in the current is obstructed by the inductance of the winding of the motor M.
【0065】最後に、端子を“Hi”にすることでトラ
ンジスタTR3をON状態にし、これによりError
端子の電圧が上昇したならば、トランジスタTR3も正
常であると判断できる。Finally, the transistor TR3 is turned on by setting the terminal to "Hi", which causes the error.
If the voltage at the terminal rises, it can be determined that the transistor TR3 is also normal.
【0066】(他の実施形態)本発明は、複数の機器か
ら構成されるシステムに適用しても、1つの機器からな
る装置に適用しても良い。また、本発明はシステム或は
装置にプログラムを供給することによって達成する場合
にも適用できることは言うまでもない。この場合、本発
明を達成するためのソフトウエアによって表されるプロ
グラムを格納した記憶媒体を該システム或は装置に読み
出すことによって、そのシステム或は装置が、本発明の
効果を享受することが可能となる。(Other Embodiments) The present invention may be applied to a system including a plurality of devices or an apparatus including a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus. In this case, by reading a storage medium storing a program represented by software for achieving the present invention into the system or the apparatus, the system or the apparatus can enjoy the effects of the present invention. Becomes
【0067】[0067]
【発明の効果】以上説明したように、本発明によれば、
電力制御素子を用いて個々に独立して負荷を制御する電
力供給手段に、ただ1組の充放電回路を設け、その充放
電回路を構成する充電素子の両端電圧の時間的変化を、
電力制御素子のON/OFF制御に同期して測定するよ
うにしたので、電力制御素子の異常と負荷の異常をそれ
ぞれ検出することができる。As described above, according to the present invention,
Only one set of charging / discharging circuit is provided in the power supply means for individually and independently controlling the load by using the power control element, and the time variation of the voltage across the charging element constituting the charging / discharging circuit is
Since the measurement is performed in synchronization with the ON / OFF control of the power control element, it is possible to detect the abnormality of the power control element and the abnormality of the load, respectively.
【0068】即ち、多数の負荷に電力を供給する電力制
御素子の故障と、それら負荷の故障及びそれら負荷の接
続状態の異常を、たった1組の抵抗とコンデンサからな
る充放電回路と、そのコンデンサの電圧をモニターする
モニター回路(マイクロコンピュータ)とを設けるだけ
で、検出することが可能である。That is, the failure of the power control element that supplies power to a large number of loads, the failure of the loads and the abnormality of the connection state of the loads, the charging / discharging circuit including only one set of the resistor and the capacitor, and the capacitor It is possible to detect the voltage only by providing a monitor circuit (microcomputer) for monitoring the voltage.
【0069】また、電力制御素子または負荷の異常を検
出した際に、装置の動作を停止することで、交換ユニッ
トの二次破損の発生を防止することが出来る。Further, when the abnormality of the power control element or the load is detected, the operation of the device is stopped, so that the secondary damage of the replacement unit can be prevented.
【図1】本発明を適用可能なインクジェット記録装置を
示す斜視図である。FIG. 1 is a perspective view showing an inkjet recording apparatus to which the present invention can be applied.
【図2】図1に示すインクジェット記録装置のキャリッ
ジを拡大して詳細に示す斜視図である。FIG. 2 is an enlarged perspective view showing the carriage of the inkjet recording apparatus shown in FIG. 1 in detail.
【図3】図1に示すインクジェット記録装置の電気的構
成を示すブロック図である。3 is a block diagram showing an electrical configuration of the inkjet recording apparatus shown in FIG.
【図4】図1の記録ヘッドの回路構成を示すブロック図
である。FIG. 4 is a block diagram showing a circuit configuration of the recording head of FIG.
【図5】図1の記録ヘッドの構造を示す分解斜視図であ
る。5 is an exploded perspective view showing the structure of the recording head of FIG. 1. FIG.
【図6】図1の記録ヘッドユニットの構造を示す分解斜
視図である。FIG. 6 is an exploded perspective view showing the structure of the recording head unit of FIG.
【図7】本発明の第1の実施形態の特徴を最もよく表し
た電力供給回路とその異常検出回路からなる電力供給制
御回路の構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a power supply control circuit including a power supply circuit and its abnormality detection circuit that best represent the characteristics of the first exemplary embodiment of the present invention.
【図8】図7の異常検出回路の出力波形の変化を示す波
形図である。8 is a waveform diagram showing changes in the output waveform of the abnormality detection circuit of FIG.
【図9】図7の異常検出回路の出力波形の変化の他の1
つを示す波形図である。9 is another one of changes in the output waveform of the abnormality detection circuit of FIG.
FIG. 6 is a waveform diagram showing one of the above.
【図10】図7の異常検出回路の出力波形の変化の更に
他の1つを示す波形図である。10 is a waveform chart showing still another change in the output waveform of the abnormality detection circuit of FIG.
【図11】図7の異常検出回路の制御動作のシーケンス
を示すフローチャートである。11 is a flowchart showing a sequence of control operations of the abnormality detection circuit of FIG.
【図12】本発明の第2の実施形態において負荷として
のモータへの電力供給回路の異常検出回路の構成を示す
回路図である。FIG. 12 is a circuit diagram showing a configuration of an abnormality detection circuit of a power supply circuit to a motor as a load in the second embodiment of the present invention.
【図13】従来例の異常検出回路の構成を示す回路図で
ある。FIG. 13 is a circuit diagram showing a configuration of a conventional abnormality detection circuit.
【図14】従来例の異常検出回路の他の構成を示す回路
図である。FIG. 14 is a circuit diagram showing another configuration of a conventional abnormality detection circuit.
1 記録ヘッドユニット 1Y,1M,1C,1K 記録ヘッド 11 画像信号処理装置 101 吐出ヒータ 104 デコーダ 107 温度調節用サブヒータ 108 ダミー抵抗 109a,109b ダイオード(温度センサ) 100 基板(ヒータボード) 200 配線基板 1101,1103,1105,1107,1109
インタフェーストランジスタ 1102 電力供給トランジスタ 1104,1106,1108,1110 電力制御ト
ランジスタ 1111 異常検出回路の抵抗(抵抗器)1112 異
常検出回路のコンデンサ 1113,1114 異常検出回路の分圧抵抗(抵抗
器) 1401 異常検出回路の抵抗(抵抗器) 1402 異常検出回路のコンデンサ 1403,1404 異常検出回路の分圧抵抗(抵抗
器) SUBHY,SUBHM,SUBHC,SUBHK 温
度調節用サブヒータ Error 異常検出回路の出力端子 M モータ1 Recording Head Unit 1Y, 1M, 1C, 1K Recording Head 11 Image Signal Processing Device 101 Discharge Heater 104 Decoder 107 Temperature Adjustment Sub-heater 108 Dummy Resistors 109a, 109b Diode (Temperature Sensor) 100 Board (Heater Board) 200 Wiring Board 1101, 1103, 1105, 1107, 1109
Interface transistor 1102 Power supply transistor 1104, 1106, 1108, 1110 Power control transistor 1111 Abnormality detection circuit resistance (resistor) 1112 Abnormality detection circuit capacitor 1113, 1114 Abnormality detection circuit voltage dividing resistor (resistor) 1401 Abnormality detection circuit Resistance (resistor) 1402 capacitor of abnormality detection circuit 1403, 1404 voltage dividing resistance (resistor) of abnormality detection circuit SUBHY, SUBHM, SUBHC, SUBHK temperature adjustment sub-heater error output terminal of abnormality detection circuit M motor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範之 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 植村 寛 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 塚田 伸幸 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Noriyuki Suzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Hiroshi Uemura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Nobuyuki Tsukada 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (12)
なくとも1個の電力供給素子と、 前記電力制御素子及び前記電力供給素子を独立に制御可
能な制御素子と、 前記共通接続端子とGND電位の間に、直列に接続され
た抵抗体とコンデンサと、 該コンデンサの両端電圧の変化を観測することで前記電
力供給回路の異常を検出する異常検出手段とを具備した
ことを特徴とする電力供給回路の異常検出装置。1. A plurality of loads, a plurality of power control elements for controlling the power of the loads, at least one power supply element connected to the load and a common connection terminal other than the GND terminal, and the power control element. And a control element capable of independently controlling the power supply element, a resistor and a capacitor connected in series between the common connection terminal and the GND potential, and by observing a change in voltage across the capacitor, An abnormality detection device for an electric power supply circuit, comprising: an abnormality detection means for detecting an abnormality in the electric power supply circuit.
手段は、 前記コンデンサの両端に接続した分圧抵抗器と、 前記制御素子を介して前記電力制御素子及び前記電力供
給素子を順次独立にON/OFF制御して、前記分圧抵
抗器から得られる前記コンデンサの両端電圧の時間的変
化を前記電力制御素子のON/OFF制御に同期して観
測することで、前記電力制御素子、前記電力供給素子お
よび前記負荷の異常をそれぞれ検出する制御手段とを有
することを特徴とする電力供給回路の異常検出装置。2. The abnormality detecting means according to claim 1, wherein the voltage dividing resistors connected to both ends of the capacitor and the power control element and the power supply element are sequentially and independently provided via the control element. By performing ON / OFF control and observing a temporal change in voltage across the capacitor obtained from the voltage dividing resistor in synchronization with ON / OFF control of the power control element, the power control element, the power An abnormality detection device for a power supply circuit, comprising: a supply element; and a control unit that detects an abnormality in each of the loads.
は、前記電力制御素子、前記電力供給素子、および前記
負荷の少なくともいずれかの異常を検出した場合は、前
記負荷を含む本体装置を停止することを特徴とする電力
供給回路の異常検出装置。3. The control device according to claim 2, wherein when the control means detects an abnormality in at least one of the power control element, the power supply element, and the load, the main body device including the load is stopped. An abnormality detection device for a power supply circuit, comprising:
制御手段は、前記電力制御素子、前記電力供給素子およ
び前記負荷の少なくともいずれかの異常を検出した場合
は、その異常を検出した旨を表示手段に表示することを
特徴とする電力供給回路の異常検出装置。4. The control device according to claim 2 or 3, wherein when the control means detects an abnormality in at least one of the power control element, the power supply element and the load, the control means indicates that the abnormality is detected. An abnormality detection device for a power supply circuit, characterized by displaying on a display means.
いて、前記負荷が電気熱変換素子であることを特徴とす
る電力供給回路の異常検出装置。5. The abnormality detection device for a power supply circuit according to claim 1, wherein the load is an electrothermal conversion element.
いて、前記負荷が電気光変換素子であることを特徴とす
る電力供給回路の異常検出装置。6. The abnormality detection device for a power supply circuit according to claim 1, wherein the load is an electro-optical conversion element.
いて、前記負荷が電気力学変換素子であることを特徴と
する電力供給回路の異常検出装置。7. The abnormality detection device for a power supply circuit according to claim 1, wherein the load is an electrodynamic conversion element.
いて、前記負荷が電気磁気変換素子であることを特徴と
する電力供給回路の異常検出装置。8. The abnormality detection device for a power supply circuit according to claim 1, wherein the load is an electro-magnetic conversion element.
ッジ回路と、 前記電力制御素子を独立に制御可能な制御素子と、 前記ブリッジ回路の中点に接続した前記負荷の片方側と
GND電位との間に直列に接続した抵抗体とコンデンサ
と、 該コンデンサの両端電圧の変化を観測することで前記電
力供給回路の異常を検出する異常検出手段とを具備した
ことを特徴とする電力供給回路の異常検出装置。9. A load, a bridge circuit including a plurality of power control elements for controlling the electric power of the load, a control element capable of independently controlling the power control element, and the load connected to a middle point of the bridge circuit. A resistor and a capacitor connected in series between one side of the capacitor and the GND potential, and an abnormality detecting means for detecting an abnormality of the power supply circuit by observing a change in voltage across the capacitor. Characteristic power supply circuit abnormality detection device.
出手段は、 前記コンデンサの両端に接続した分圧抵抗器と、 前記制御素子を介して前記電力制御素子を順次独立にO
N/OFF制御して、前記分圧抵抗器から得られる前記
コンデンサの両端電圧の時間的変化を前記電力制御素子
のON/OFF制御に同期して観測することで、前記電
力制御素子の異常を検出する制御手段とを有することを
特徴とする電力供給回路の異常検出装置。10. The abnormality detecting device according to claim 9, wherein the abnormality detecting unit sequentially turns on the voltage dividing resistors connected to both ends of the capacitor and the power control element via the control element.
By performing N / OFF control and observing a temporal change of the voltage across the capacitor obtained from the voltage dividing resistor in synchronization with ON / OFF control of the power control element, an abnormality of the power control element is detected. An abnormality detection device for a power supply circuit, comprising: a control unit that detects the abnormality.
手段は、前記電力制御素子の異常を検出した場合は、そ
の異常を検出した旨を表示手段に表示し、前記負荷を含
む本体装置を停止することを特徴とする電力供給回路の
異常検出装置。11. The control device according to claim 10, when the control unit detects an abnormality of the power control element, displays the fact that the abnormality is detected on the display unit and stops the main body device including the load. An abnormality detection device for a power supply circuit, comprising:
において、前記負荷がDCモータであることを特徴とす
る電力供給回路の異常検出装置。12. The abnormality detection device for a power supply circuit according to claim 9, wherein the load is a DC motor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8140149A JPH09322380A (en) | 1996-06-03 | 1996-06-03 | Abnormality detector of power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8140149A JPH09322380A (en) | 1996-06-03 | 1996-06-03 | Abnormality detector of power supply circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09322380A true JPH09322380A (en) | 1997-12-12 |
Family
ID=15262018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8140149A Pending JPH09322380A (en) | 1996-06-03 | 1996-06-03 | Abnormality detector of power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09322380A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006248011A (en) * | 2005-03-10 | 2006-09-21 | Fuji Xerox Co Ltd | Equipment |
US7639397B2 (en) | 1998-11-09 | 2009-12-29 | Silverbrook Research Pty Ltd | Page expansion and printing method incorporating halftoning and compositing |
US7796300B2 (en) | 1998-11-09 | 2010-09-14 | Silverbrook Research Pty Ltd | High-speed printing method having parallel processes |
WO2013111611A1 (en) * | 2012-01-25 | 2013-08-01 | シャープ株式会社 | Error-detecting circuit, power supply unit and image-forming apparatus |
KR20140062345A (en) * | 2012-11-14 | 2014-05-23 | 엘지이노텍 주식회사 | Light emitting module |
CN108445312A (en) * | 2018-01-20 | 2018-08-24 | 国家电网公司 | Quick prepared auto restart debugs monitoring device |
CN109990830A (en) * | 2018-01-02 | 2019-07-09 | 恩智浦有限公司 | Voltage and temperature monitoring in power supply |
-
1996
- 1996-06-03 JP JP8140149A patent/JPH09322380A/en active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7944586B2 (en) | 1998-11-09 | 2011-05-17 | Silverbrook Research Pty Ltd | Page expansion and printing method |
US7796300B2 (en) | 1998-11-09 | 2010-09-14 | Silverbrook Research Pty Ltd | High-speed printing method having parallel processes |
US8348378B2 (en) | 1998-11-09 | 2013-01-08 | Zamtec Ltd | Inkjet printer incorporating capping mechanism actuated by flexible arm |
US7744181B2 (en) | 1998-11-09 | 2010-06-29 | Silverbrook Research Pty Ltd | Printer controller for monitoring an ink drop count |
US7961343B2 (en) | 1998-11-09 | 2011-06-14 | Silverbrook Research Pty Ltd | Printer with foldable protective cover and print media feed mechanism |
US7808677B2 (en) | 1998-11-09 | 2010-10-05 | Silverbrook Research Pty Ltd | Printer controller configured to perform a method of page expansion and printing |
US7817306B2 (en) | 1998-11-09 | 2010-10-19 | Silverbrook Research Pty Ltd | Method of page expansion and printing with a pagewidth printer having low-speed and high-speed firing modes |
US7973966B2 (en) | 1998-11-09 | 2011-07-05 | Silverbrook Research Pty Ltd | Method of printing a compressed image having bi-level black contone data layers |
US7847972B2 (en) | 1998-11-09 | 2010-12-07 | Silverbrook Research Pty Ltd | Paper transport mechanism with a capping mechanism |
US7857410B2 (en) | 1998-11-09 | 2010-12-28 | Silverbrook Research Pty Ltd | Printer controller for controlling an ink dot size |
US7876466B2 (en) | 1998-11-09 | 2011-01-25 | Silverbrook Research Pty Ltd | Printer controller having JPEG and EDRL circuitry |
US7898694B2 (en) | 1998-11-09 | 2011-03-01 | Silverbrook Research Pty Ltd | Printer controller for a pagewidth printer configured to perform ink counts |
US7690748B2 (en) | 1998-11-09 | 2010-04-06 | Silverbrook Research Pty Ltd | Method of printing with a personal computer and connected printer |
US7639397B2 (en) | 1998-11-09 | 2009-12-29 | Silverbrook Research Pty Ltd | Page expansion and printing method incorporating halftoning and compositing |
US7835029B2 (en) | 1998-11-09 | 2010-11-16 | Silverbrook Research Pty Ltd | Printer controller for a printer printing according to print quality information supplied by a print cartridge |
US8118380B2 (en) | 1998-11-09 | 2012-02-21 | Silverbrook Research Pty Ltd | Printer controller for monitoring an ink drop count |
JP2006248011A (en) * | 2005-03-10 | 2006-09-21 | Fuji Xerox Co Ltd | Equipment |
WO2013111611A1 (en) * | 2012-01-25 | 2013-08-01 | シャープ株式会社 | Error-detecting circuit, power supply unit and image-forming apparatus |
JP2013174847A (en) * | 2012-01-25 | 2013-09-05 | Sharp Corp | Error detection circuit, power source unit and image forming device |
CN104080617A (en) * | 2012-01-25 | 2014-10-01 | 夏普株式会社 | Error-detecting circuit, power supply unit and image-forming apparatus |
KR20140062345A (en) * | 2012-11-14 | 2014-05-23 | 엘지이노텍 주식회사 | Light emitting module |
CN109990830A (en) * | 2018-01-02 | 2019-07-09 | 恩智浦有限公司 | Voltage and temperature monitoring in power supply |
CN109990830B (en) * | 2018-01-02 | 2023-04-18 | 恩智浦有限公司 | Voltage and temperature monitoring in a power supply |
CN108445312A (en) * | 2018-01-20 | 2018-08-24 | 国家电网公司 | Quick prepared auto restart debugs monitoring device |
CN108445312B (en) * | 2018-01-20 | 2020-06-05 | 国家电网公司 | Fast spare power automatic switching debugging and monitoring device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757394A (en) | Ink jet print head identification circuit with programmed transistor array | |
JPH06102379B2 (en) | Device for detecting failure of heated ink jet printer | |
KR20080070603A (en) | Method and apparatus for ejecting ink | |
US20120327155A1 (en) | Printing device | |
KR20080043751A (en) | Method and apparatus for transferring information to a printhead | |
JPH09322380A (en) | Abnormality detector of power supply circuit | |
JPH0839829A (en) | Recording head and ink jet recording apparatus having the same | |
JP2006315346A (en) | Head substrate, recording head, head cartridge and recording device | |
KR100528554B1 (en) | Printhead drivers for jet and substrate heaters and methods for controlling them in an inkjet printer | |
JPH09123480A (en) | Circuit and method for detecting ink cartridge of ink-jet recorder | |
JPH02248262A (en) | Thermal head and thermal printer using it | |
EP1561579B1 (en) | Method for identifying a fluid ejection device, controller and fluid ejection device therefor | |
KR20020033544A (en) | Inkjet printhead and method for the same | |
JP4678825B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus using the recording head or head cartridge | |
JP2002127405A (en) | Ink jet printer and method for detecting failure | |
JP2001038943A (en) | Disconnection self-diagnosing circuit of thermal head and disconnection self-diagnosing method | |
JPH03284946A (en) | Ink jet recording device | |
US7762646B2 (en) | Head substrate, printhead, head cartridge, and printing apparatus using the printhead or head cartridge | |
JPH10109409A (en) | Ink jet recording apparatus and control method thereof | |
JP7504753B2 (en) | Printing apparatus and method for determining mounting state of print head | |
JPH0776079A (en) | Recording head and recording apparatus | |
US20030081367A1 (en) | Method and apparatus to oppose a short circuit failure mechanism in a printer drive circuit | |
KR102630334B1 (en) | pull down device | |
JPH03234629A (en) | Image recording device | |
KR200141096Y1 (en) | Ink removing sensing device of inkjet recording apparatus |