JPH0926598A

JPH0926598A - アクティブマトリクス型液晶ディスプレイ装置

Info

Publication number: JPH0926598A
Application number: JP17353695A
Authority: JP
Inventors: Kenichi Kizawa; 賢一鬼沢; Toshiteru Kaneko; 寿輝金子; Kenichi Hashimoto; 健一橋本; Tetsuo Minemura; 哲郎峯村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-07-10
Filing date: 1995-07-10
Publication date: 1997-01-28

Abstract

(57)【要約】【目的】スループット及び歩留まりが高く、且つ高精
細化、大画面化を可能にするのに必要な低抵抗配線が容
易に得られるようにしたアクティブマトリクス型液晶デ
ィスプレイ装置を提供すること。【構成】ゲート電極２とゲート絶縁膜３、半導体層
４、それにソース・ドレーン電極６からなるアクティブ
マトリクス型液晶ディスプレイ装置のＴＦＴ素子におい
て、ゲート電極２とソース・ドレーン電極６、及びこれ
らの電極に対する配線部分を、Ｎｂを主体とし、Ｍｏ又
はＶの少なくとも一方を添加した金属材料で構成したも
の。【効果】電極と配線の低抵抗化と膜応力の低減とが得
られるので、スループット及び歩留まりが高いＴＦＴ−
ＬＣＤパネルを容易に提供することができ、従って、ア
クティブマトリクス型液晶ディスプレイ装置の低コスト
化を充分に得ることができ、アクティブマトリクス型液
晶ディスプレイ装置の高精細化と大型化にも低コストで
容易に対応することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ駆動
による液晶を用いたアクティブマトリクス型液晶ディス
プレイ装置に関する。

【０００２】

【従来の技術】近年、薄膜トランジスタ(ＴＦＴ)駆動の
アクティブマトリクス型液晶ディスプレイ(ＬＣＤ)装
置、すなわち、ＴＦＴ−ＬＣＤは、表示品質の高さから
需要が大きく広がってきているが、この装置に対する最
大の要求は低価格化であり、この要求に応えるために
は、アモルファスシリコン(ａ−Ｓｉ)を適用したＴＦＴ
−ＬＣＤの製造プロセスコストの低減、すなわち製造工
程数の低減、スループットの向上及び歩留まりの向上な
どが必要であり、さらに、高精細化、大画面化などによ
る性能対価格比の向上も必要である。

【０００３】ここで、このような液晶ディスプレイ装置
の高精細化、大画面化を進めようとすると、回路内での
配線の抵抗値及び寄生容量の増加を伴い、これらの積で
決まる駆動パルスの波形のなまりに起因して、画質の低
下がもたらされてしまうという問題があり、従って、こ
の問題を解決するためには、ＴＦＴ−ＬＣＤ用の配線膜
として、低抵抗で、且つ信頼性の高い金属材料が必要で
ある。

【０００４】そこで、このような要求に応えるため、例
えば特開平５−５５５７５号公報では、低抵抗値と耐薬
品性を有するＴａ(タンタル)とＮｂの合金、Ｎｂ又はＮ
ｂを主成分とする金属材料の使用について提案してお
り、これによれば、比抵抗が約２０μΩｃｍで、製造工
程での各種処理液、特に弗酸と硝酸の混合液に対しても
充分な耐薬品性が得られる旨、説明している。

【０００５】また、特開平２−１０６７２３号公報で
は、ゲート線の材料として、基板側からＮｂ、Ｔａの順
に積層したものを用い、陽極酸化によりその表面を酸化
し、さらに酸化シリコン又は窒化シリコンからなるゲー
ト絶縁膜を積層した薄膜トランジスタアレイについて提
案しており、これによれば、Ｔａ単体層を用いた場合に
比して抵抗値の低減が得られ、且つゲート線とドレーン
線の間での短絡防止に有効である旨、説明している。

【０００６】

【発明が解決しようとする課題】上記従来技術は、製造
工程でのスループット及び歩留まりの向上についての配
慮が充分にされているとは言えず、大幅な価格低減が困
難であるという問題があった。すなわち、従来技術で
は、ゲート線の抵抗値を所定値以下に保つ点に主眼がお
かれており、製造プロセス中での様々な不良の発生を防
止し、スループット(単位時間当りの処理数)の改善と材
料コストの低減に対しては、特に配慮がされているとは
言えず、歩留まりが不十分でコストアップにってしまう
のである。

【０００７】特に、近年は、基板サイズの著しい増加の
反面、基板厚の減少が趨勢になっており、例えば、基板
サイズとしては、従来は、最大できも、せいぜい３００
ｍｍ×４００ｍｍであり、他方、基板厚は１．１ｍｍが
標準であったが、最近では、最低でも３６０ｍｍ×４６
０ｍｍで、０．７ｍｍ厚になっている。このような大型
に加えて、さらには、基板の処理時間も大きく短縮化さ
れてきており、これらに起因する各種の問題が生じてい
るが、上記従来技術では、この点については、何も言及
されていない。本発明の目的は、スループット及び歩留
まりが高く、且つ高精細化、大画面化を可能にするのに
必要な低抵抗配線が容易に得られるようにしたアクティ
ブマトリクス型液晶ディスプレイ装置を提供することに
ある。

【０００８】

【課題を解決するための手段】上述した目的は、次の各
構成によって達成される。

【０００９】(1) 画素となる液晶素子毎に薄膜トランジ
スタを備えた、アクティブマトリクス型液晶ディスプレ
イ装置において、前記薄膜トランジスタの各電極及びそ
れに対する配線の少なくとも一種をＮｂを主体とし、こ
れにＭｏ又はＶの少なくとも一方を添加した合金材料で
構成すること。 (2) 前記配線は、同一の合金材料で構成されているこ
と。 (3) 前記配線は、同一の膜厚に形成されていること。 (4) 前記配線のパターン端部には６０°以下のテーパが
形成されていること。 (5) 前記配線は、Ｍｏ又はＶの少なくとも一方の金属の
濃度の高い合金層と低い合金層との積層膜で構成されて
いること。 (6) 前記配線は、Ｎｂの層と、Ｎｂを主体とし、これに
Ｍｏ又はＶの少なくとも一方の金属が添加された合金層
との積層膜で構成されていること。

【００１０】

【作用】アクティブマトリクス型液晶ディスプレイ装置
におけるゲート配線、及びドレーン配線の材料として
は、以下のことが要求される。信号パルスの波形歪を低減するため、電気抵抗が低
いこと。ａ−Ｓｉ及び透明電極ＩＴＯに対する電気的接触が
良好なこと。製造プロセスでの化学的安定性が良好なこと。これらの観点から、材料探索を進めた結果、まず、Ｎｂ
が適していることを見出した。

【００１１】すなわち、まず、従来技術により提案され
ているＴａでは、低抵抗化のためには合金化、又は下地
層が必要になる上、それでも低抵抗化に限界(約３０μ
Ωｃｍ)があった。次に、Ａｌ(アルミニウム)、又はＭ
ｏ(モリブデン)、或いはＷ(タングステン)によれば、比
抵抗値としては２０μΩｃｍ以下のものが得られるが、
化学的安定性が低い点で問題があった。さらに、Ｃｒ
(クロム)は比抵抗値が約２５μΩｃｍなので、これを用
いると、上記との要件は満足されるが、ドライエッ
チングによる配線加工が困難で、ウェットエッチングに
よらざるを得ず、配線の微細加工に限界があり、従っ
て、今後考えられるＬＣＤの高精細化に対して不利にな
ってしまう。ここで、Ｎｂは低い比抵抗値が得られる
上、ドライエッチングが可能なので、上記したように、
有望な材料と考えたのである。

【００１２】しかして、このＮｂは、以下の問題があ
る。 (a) プロセス中、膜が基板から剥がれ易く、歩留まり低
下を引き起こし易い。 (b) 膜堆積中、膜中に応力が発生するので、特に大型で
薄型の場合、基板に反りが生じてしまう。 (c) 比較的高価な材料である。

【００１３】そこで、本発明では、Ｎｂ単体ではなく、
Ｎｂを主体とした上で、これにＭｏ(モリブデン)又はＶ
(バナジウム)から選んだ少なくとも一種の金属を添加し
た材料を用いており、この結果、以下に説明するよう
に、上記〜の問題も含め、これら(a)、(b)、(c)の
問題点を全て解決することができたのである。

【００１４】すなわち、まず、ＮｂにＭｏ(又はＶ)を添
加することにより、膜応力が低減されると共に、膜全体
としての熱膨張係数が、基板となるガラスの熱膨張係数
に近づけられるので、上記(a)、(b)の問題が解決でき
る。また、この結果、配線膜の厚さを増加させることが
できるので、低抵抗化が可能になる。

【００１５】次に、Ｎｂに比して、Ｍｏ(又はＶ)の方が
安価な材料である。従って、本発明の合金化により、ス
パッタリングに使用するターゲットが、Ｎｂターゲット
の場合よりも安価になるので、上記(c)の問題が解決さ
れる。なお、比較的高価であるとはいうものの、純Ｎｂ
の方が、純Ｔａよりも安価である(何れも、純度９９．
９％の場合)。

【００１６】次に、ＮｂにＭｏ(又はＶ)を添加すること
により、製造プロセスでの歩留まりが改善される。すな
わち、スパッタリングで使用する高融点金属ターゲット
は、原料粉末の焼結により作成されるのが一般的であ
り、このため、スパッタリング中、ターゲットからパー
ティクルが発生し、これが基板に付着することにより歩
留まりの低下が生じる。特に、合金ターゲットの場合に
は、ターゲット中に第２相或いは析出物が存在し易く、
これらがパーティクル発生の原因になり易かった。しか
るに、Ｎｂ−Ｍｏ系合金の場合には、全率固溶(組成の
全域で両者が完全に溶け合うこと)であること、及び合
金化によってＮｂ単体の場合よりも融点が下げられた結
果、電子ビーム照射により材料の溶融が可能になったこ
とにより、第２相或いは析出物の生成を抑えることがで
きるようになり、従って、パーティクル発生の問題が回
避され、歩留まりの改善が得られるのである。

【００１７】次に、本発明によれば、ゲート配線及びド
レーン配線が同じ材料で構成され、同一の膜厚に作られ
ている。この結果、基板を製造装置にセット後、膜作製
までの時間、或いはエッチングを終了して装置から搬出
するまでの時間が短く(スループットが大)、且つ工程間
でその時間が一定である(物流が滞らない)こと、膜作製
・エッチング等の工程で使用する材料が安価、且つ材料
品種が少ないことなどの要求が満たされるので、製造コ
ストの削減を充分に得ることができる。

【００１８】さらに、本発明によれば、配線のパターン
端部には６０°以下のテーパを形成するようになってお
り、この結果、その上の画素電極のカバレージを良好に
得ることができるため、欠陥数の発生が抑えられ、この
点でも、製造コストの削減を得ることができる。そし
て、このようなテーパの付与には、エッチング液を適当
に選ぶなど、エッチング方法を工夫することでも対策で
きるが、本発明によれば、配線材料に、Ｎｂを主体と
し、Ｍｏ又はＶから選んだ少なくとも一種の金属を用
い、濃度の高い合金層と低い合金層との積層膜で構成し
ているので、これだけで容易に対策できる。

【００１９】すなわち、ＮｂへのＭｏ又はＶの添加量を
増大するに伴い、エッチングレートが増加することが利
用できるからで、Ｍｏ又はＶの添加量の少ない合金層を
下層に、Ｍｏ又はＶ添加量の多い合金層を上層にするこ
とにより、テーパ状の端面構造を簡単に、しかも確実に
実現できる。また、同様な原理によって、Ｎｂの層と、
Ｎｂを主体とし、これにＭｏ又はＶの少なくとも一方の
金属が添加された合金層との積層膜によっても良好な端
面形状が形成できる。

【００２０】

【実施例】以下、本発明によるアクティブマトリクス型
液晶ディスプレイ装置について、説明するのであるが、
その前に、本発明の実施例におけるゲート電極及びゲー
ト配線、前記ドレーン電極及びドレーン配線の少なくと
も一種に使用される配線膜の構成について説明する。

【００２１】まず、よく洗浄したガラス基板を用意し、
その上に、ＤＣマグネトロンスパッタリング法を用い、
基板温度１００℃でＮｂ−Ｍｏ膜を堆積した。このとき
用いるターゲットには純度９９．９％のＮｂを用い、こ
の上にＭｏチップ(小片)を設置し、このときのＮｂとＭ
ｏの表面積の比により添加量を制御した。膜中のＭｏ量
はＩＣＰ(Induced Coupled Plasma Spectoscopy)法で確
認した。膜厚は約１２０ｎｍを目標としたが、膜堆積
後、エッチングにより、膜に断差を形成し、その高さを
表面粗さ計によって測定し、正確に膜厚を定めた。

【００２２】次に、膜厚と４端針法で求めたシート抵抗
とから比抵抗を求めた。得られた結果は、図４に示すよ
うになった。この図から、スパッタガス圧が１ｍＴｏｒ
ｒの場合、Ｍｏの添加量を増加させるのに伴って一旦は
比抵抗が増加するが、その後、約４０ｗｔ％を越えると
低下してゆくことが判る。このとき、スパッタガス圧を
２ｍＴｏｒｒ、３ｍＴｏｒｒと高くすると、比抵抗はや
や低下する傾向がみられる。

【００２３】次に、ガラス基板１として、約０．２ｍｍ
厚の薄いガラス板を用い、これに膜堆積の前後での基板
の反り量の差を計測することにより、堆積した膜に発生
した応力を評価した。

【００２４】評価結果を図５に示す。ここで、縦軸のSt
ress(応力)において、正符号は引張応力で、膜面が凹に
なることを表わし、負符号は圧縮応力で、膜面は凸にな
ることを表わす。この図５から、Ｍｏを添加しない場合
には、約１０００ＭＰａの大きな圧縮応力が働くことが
判る。そして、Ｍｏの添加量が多くなるにつれ、圧縮応
力が低下し、０に近づいてゆくのが判る。その後、４０
ｗｔ％以上では、再び圧縮応力が増加する。

【００２５】また、このとき、Ｍｏ添加量４０ｗｔ％以
上でも、スパッタガス圧を高くすると、圧縮応力の低下
が得られ、スパッタガス圧３ｍＴｏｒｒでは、反対に弱
い引張応力になることが判明した。従って、これら図
４、図５から、本発明においては、Ｍｏの添加量を約５
０ｗｔ％にし、スパッタガス圧を２〜３ｍＴｏｒｒにし
てやれば、比抵抗が低く、しかも応力が小さい膜が得ら
れることが判る。

【００２６】一方、Ｖを添加した場合でも同様な結果が
得られており、Ｍｏと同様な作用効果が期待できる。な
お、このことは、ＭｏとＶの状態図の比較からも容易に
推測することができる。

【００２７】そこで、以上の説明を前提として、以下、
本発明によるアクティブマトリクス型液晶ディスプレイ
装置について、図示の実施例により詳細に説明する。実施例１図３は、本発明によるアクティブマトリクス型液晶ディ
スプレイ装置の実施例１を示す平面模式図で、図１は、
図３の実施例１におけるＴＦＴ素子の１個をＡ−Ａ’線
による断面で示した模式図で、これらの図において、１
はガラス基板、２はゲート電極、３はゲート絶縁膜、４
はａ−Ｓｉ：Ｈ膜からなる半導体層、５はｎ+・ａ−Ｓ
ｉ膜、６はソース・ドレーン電極、７は保護性絶縁膜、
そして８は画素電極である。図３から明らかなように、
図１で示すＴＦＴ素子が多数個、ガラス基板１に形成さ
れ、液晶ディスプレイ装置の画素を形成しているのであ
るが、これらは、以下のようにして作成した。

【００２８】よく洗浄したガラス基板１上にマグネトロ
ンスパッタリング法を用い、基板温度１００℃でＮｂ−
Ｍｏ膜を堆積した。このとき、ターゲットのＭｏ組成は
５０．０％、スパッタガス圧２．５ｍＴｏｒｒ、膜厚は
２４０ｎｍとし、これにより得られた膜のシート抵抗は
０．９６Ω／□であった。

【００２９】このＮｂ−Ｍｏ膜をホトエッチングによっ
てゲート電極２に加工した。この加工には、エッチング
液としてりん酸、酢酸、硝酸の混合水溶液にふっ酸を適
量添加した溶液を用い、４０℃でエッチングしたが、こ
のとき、硝酸添加量を調節することにより、電極端部の
テーパ角が制御できる。この実施例では、Ｎｂ−Ｍｏゲ
ート電極２の端部のテーパ角は約３０°にしてあり、こ
の結果、この上に積層する膜のカバレージを良好にでき
た。

【００３０】なお、予備検討により、ゲート電極のテー
パ角と、この上に形成する絶縁層ＳｉＮのカバレージ性
について調べた。具体的には、テーパ角を１０°〜８０
°の範囲で調節し、それぞれこの上に後述する方法でＳ
ｉＮ膜、引き続きＡｌ膜を形成してＭＩＭ素子を作成
し、ＳｉＮ膜の絶縁耐圧を求めた。その結果、テーパ角
が６０°を越えると絶縁耐圧の低い素子数が増加する傾
向であった。

【００３１】次に、作製した基板をＲＦプラズマＣＶＤ
装置に設置し、ゲート絶縁膜３となるＳｉＮ層を形成し
た。このとき基板温度は２８０℃とし、モノシランＳｉ
Ｈ₄、ＮＨ₃及びＮ₂の混合ガスを原料ガスとして用い、
３００ｎｍの膜厚に作製した。次いで、同じＲＦプラ
ズマＣＶＤ装置内の別チャンバで半導体層のａ−Ｓｉ：
Ｈ膜４を形成した。基板温度は２５０℃とし、ＳｉＨ₄
を原料ガスに用い、膜厚２２０ｎｍとした。

【００３２】引き続いて別チャンバに移し、この上にＰ
(リン)をドープしたｎ+・ａ−Ｓｉ層５を形成した。基
板温度は２３０℃とし、ＳｉＨ₄、ＰＨ₃、及びＨ₂の混
合ガスを原料ガスとして用い、５０ｎｍの膜厚に作製し
た。次に、ドライエッチング法によりｎ+・ａ−Ｓｉ層
５及び半導体層ａ−Ｓｉ：Ｈ膜４をＴＦＴ形状にパター
ニングした。

【００３３】続いてゲート絶縁膜を同様にドライエッチ
ング法によって加工し、画素電極及びゲート電極端子取
り出し部のためのスルーホールを形成した。この上に、
ゲート電極に用いたと同一の材料及び装置によって、Ｎ
ｂ−Ｍｏ膜を堆積した。すなわち、ＤＣマグネトロンス
パッタリング法で、基板温度を１００℃、スパッタガス
圧２．５ｍＴｏｒｒとし、２４０ｎｍの膜厚に堆積し
た。このＮｂ−Ｍｏ膜を、エッチングガスとしてＣＦ₄
とＯ₂の混合ガスを用いたドライエッチング法によって
ソース・ドレーン電極６に加工した。

【００３４】引き続き、ドライエッチング法によってｎ
+・ａ−Ｓｉ層５を除去し、ＴＦＴのチャネルを形成し
た。なお、実際は、ｎ+・ａ−Ｓｉ層５のドライエッチ
ング法では、加工裕度(エッチング残りを防止するため)
を考慮して、ｎ+・ａ−Ｓｉ層５のみでなく、図には示
していないが、半導体層ａ−Ｓｉ：Ｈ膜４も約１００ｎ
ｍオーバエッチしてある。

【００３５】この上に、保護性絶縁膜７となるＳｉＮ膜
を、ＲＦプラズマＣＶＤ法により、基板温度２３０℃
で、ＳｉＮ₄、ＮＨ₃、及びＮ₂の混合ガスを原料ガスと
して用い、３００ｎｍの膜厚に作成した。この後、ドラ
イエッチング法によって、パネル周辺の保護性絶縁膜Ｓ
ｉＮを除去し、電極端子を露出させると共に、画素電極
部分にスルーホールを形成した。なお、図示すると複雑
になるので、図３では保護性絶縁膜７は省略してある。

【００３６】次にＤＣマグネトロンスパッタリング法を
用い、基板温度２００℃で透明電極となるＩＴＯ膜を堆
積後、ホトエッチングによって画素電極８をパターニン
グした。なお、図には示していないが、このパターニン
グにおいては、同時にパネル周囲のゲート電極２及びソ
ース・ドレーン電極６の端部も、ＩＴＯ透明電極で被覆
しているが、その理由は、パネルと駆動回路との接続の
信頼性を確保するためである。

【００３７】この実施例によれば、以上までの工程にお
いて、基板割れ、膜剥れなど、従来しばしば生じていた
問題は全く発生しなかった。そこで、このようにして作
製したＴＦＴ基板を、引き続き液晶製造工程に投入し、
ＬＣＤパネルを完成させ、駆動回路を設け、バックライ
トにより表示状態を調べた結果、画素欠陥による歩留ま
りの低下は極めて少ないことを確認した。

【００３８】上述した実施例１によるＴＦＴ作製プロセ
スをまとめると、次のようになる。

【００３９】基板洗浄Ｎｂ−Ｍｏ膜堆積ホトレジスト塗布・露光・現像加工(ウェットエッチング、ドライエッチングでも可
能)：ゲート電極ホトレジスト剥離ＣＶＤ(ｎ+・ａ−Ｓｉ／ａ−Ｓｉ：Ｈ／ＳｉＮ) ホトストレジ塗布・露光・現像加工(ドライエッチング)：ｎ+・ａ−Ｓｉ／ａ−Ｓｉ：
Ｈ(ＴＦＴ) ホトレジスト剥離ホトレジスト塗布・露光・現像加工(ドライエッチング)：ゲート絶縁膜ＳｉＮスルーホ
ール形成ホトレジスト剥離Ｎｂ−Ｍｏ膜堆積ホトレジスト塗布・露光・現像加工(ドライエッチング、ウェットエッチングでも可
能)：ソース・ドレーン電極加工(ドライエッチング)：ｎ+・ａ−Ｓｉ除去(チャネル
形成) ホトレジスト剥離ＣＶＤ(ＳｉＮ) ホトレジスト塗布・露光・現像加工(ドライエッチング)：電極端子・画素電極部にスル
ーホール形成ホトレジスト剥離ＩＴＯ膜堆積ホトレジスト塗布・露光・現像加工(ウェットエッチング)：画素電極ホトレジスト剥離以上から明らかなように、ＣＶＤによるｎ+・ａ−Ｓｉ
／ａ−Ｓｉ：Ｈ／ＳｉＮ積層膜は、１台の装置で連続し
て堆積するので工程数は１である。従って、この実施例
のプロセスは、５回の膜堆積工程と６回のホトリソグラ
フィー工程から構成されていることになり、これは、従
来技術と同じである。しかしながら、この実施例のプロ
セスでは、従来技術と異なり、ゲート電極及びソース・
ドレーン電極にＮｂ−Ｍｏ材料を用いている点が特長で
あり、且つ膜堆積及び加工を両電極について全く同一の
工程で作製できることが特長である。

【００４０】従って、この実施例によれば、スループッ
トが向上できると共に、設備投資及びメンテナンス費を
大幅に低減できるので、ＬＣＤ製品のコスト低減を充分
に得ることができる。

【００４１】実施例２次に、本発明の第２の実施例について説明する。この実
施例により作製したＴＦＴ素子の断面模式図を図２に示
す。

【００４２】よく洗浄したガラス基板１上に、実施例１
のゲート電極のマグネトロンスパッタリング法を用い、
基板温度１００℃でＮｂ−Ｍｏ膜を堆積した。膜厚は１
２０ｎｍとした。

【００４３】このＮｂ−Ｍｏ膜をホトエッチングによっ
てソース・ドレーン電極６に加工した。この加工方法
(ウェットエッチング)も、実施例１と全く同様とした。
次に、作製した基板をＲＦプラズマＣＶＤ装置に設置
し、まずソース・ドレーン電極との電気的接触をとるた
めＰＨ₃プラズマ処理を加えた後、半導体層４となるａ
−Ｓｉ：Ｈ膜を形成した。このとき基板温度は２５０℃
とし、モノシランＳｉＨ₄を原料ガスに用いて膜厚は１
８ｎｍとした。なお、このように膜厚を薄くする理由
は、パネルを完成させたとき半導体層に流れ、トランジ
スタのオフ電流を増大させる原因となる光電流を抑制す
るためである。

【００４４】引き続き、同一チャンバ内で、この上にゲ
ート絶縁膜３となるＳｉＮ層を形成した。基板温度は、
活性層のときと同じく２５０℃とし、ＳｉＨ₄、ＮＨ₃、
及びＮ₂の混合ガスを原料ガスとして用い、３００ｎｍ
の膜厚に作製した。次いで、ゲート電極２となるＮｂ−
Ｍｏ膜を、ソース・ドレーン電極６と同一の方法、すな
わちマグネトロンスパッタリング法で、基板温度１００
℃、膜厚２４０ｎｍとして作製した。

【００４５】この後、ゲート電極２を加工したが、この
ときソース・ドレーン電極６のときとやや異なる点は、
Ｎｂ−Ｍｏ膜をオーバエッチングすることであり、具体
的には、エッチング時間を長めに設定すれば良い。引き
続き、そのままホトレジスト剥離をしないで、ドライエ
ッチング法によって活性層及びゲート絶縁膜をパターニ
ングした。ここで測定した結果、ゲート電極Ｎｂ−Ｍｏ
の活性層及びゲート絶縁膜パターン幅に対する、オーバ
エッチングによる後退量は、片側約１．５μｍであっ
た。この後退量はゲート電極とソース・ドレ−ン電極間
のショートを防止するのに必要十分な距離である。

【００４６】この上に保護性絶縁膜７となるＳｉＮ膜を
ＲＦプラズマＣＶＤ法によって形成した。基板温度は２
５０℃とし、ＳｉＨ₄、ＮＨ₃、及びＮ₂の混合ガスを原
料ガスとして用い、３００ｎｍの膜厚に作製した。その
後、ドライエッチング法によってパネル周囲の保護性絶
縁膜ＳｉＮを除去し、電極端子を露出させると共に画素
電極部分にスルーホールを形成した。さらにこの上に、
マグネトロンスパッタリング法を用い、基板温度２００
℃で透明電極のＩＴＯ膜を堆積後、ホトエッチングによ
って画素電極８をパターニングした。なお、図には示し
ていないが、このパターニングにおいては、同時にパネ
ル周囲のゲート電極２及びソース・ドレーン電極６端部
もＩＴＯ透明電極で被覆している。

【００４７】この実施例２によっても、基板割れ、膜剥
れなど、以上の工程において従来しばしば生じていた問
題は全く発生しなかった。そこで、作製したＴＦＴ基板
を液晶工程に投入し、ＬＣＤパネルを完成させ、表示状
態を調べた結果、画素欠陥による歩留まりの低下は極め
て少ないことを確認した。

【００４８】なお、以上の実施例では説明しなかった
が、本発明では、Ｍｏに代えてＶを用いても実施可能な
ことは、上記した通りであり、この場合でも、Ｍｏを用
いた場合と同様な作用効果を得ることができる。

【００４９】

【発明の効果】本発明によれば、電極材料や配線材料と
して、Ｎｂに、Ｍｏ又はＶから選んだ少なくとも一種の
金属を添加した材料を用いるという簡単な構成で、低抵
抗化と膜応力の低減とが得られるので、スループット及
び歩留まりが高いＴＦＴ−ＬＣＤパネルを容易に提供す
ることができ、従って、アクティブマトリクス型液晶デ
ィスプレイ装置の低コスト化を充分に得ることができ
る。また、この結果、本発明によれば、アクティブマト
リクス型液晶ディスプレイ装置の高精細化と大型化にも
低コストで容易に対応することができる。

【図面の簡単な説明】

【図１】本発明によるアクティブマトリクス型液晶ディ
スプレイ装置の第１の実施例におけるＴＦＴ部分を示す
断面模式図である。

【図２】本発明によるアクティブマトリクス型液晶ディ
スプレイ装置の第２の実施例におけるＴＦＴ部分を示す
断面模式図である。

【図３】本発明によるアクティブマトリクス型液晶ディ
スプレイ装置の第１の実施例を示す平面模式図である。

【図４】本発明による配線材料の比抵抗を説明する特性
図である。

【図５】本発明による配線材料の内部応力を説明する特
性図である。

【符号の説明】

１ガラス基板２ゲート電極３ゲート絶縁膜４半導体層(ａ−Ｓｉ：Ｈ膜) ５ｎ+・ａ−Ｓｉ膜６ソース・ドレーン電極７画素電極８保護性絶縁膜

フロントページの続き (72)発明者峯村哲郎茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】画素となる液晶素子毎に薄膜トランジス
タを備えた、アクティブマトリクス型液晶ディスプレイ
装置において、前記薄膜トランジスタの各電極及びそれに対する配線の
少なくとも一種が、ニオブを主体とし、これにモリブデ
ン又はバナジウムの少なくとも一方を添加した合金材料
で構成されていることを特徴とするアクティブマトリク
ス型液晶ディスプレイ装置。
【請求項２】請求項１の発明において、前記配線が同一の合金材料で構成されていることを特徴
とするアクティブマトリクス型液晶ディスプレイ装置。
【請求項３】請求項１の発明において、前記配線が同一の膜厚に形成されていることを特徴とす
るアクティブマトリクス型液晶ディスプレイ装置。
【請求項４】請求項１の発明において、前記配線は、そのパターン端部に６０°以下のテーパが
形成されていることを特徴とするアクティブマトリクス
型液晶ディスプレイ装置。
【請求項５】請求項１の発明において、前記配線が、前記モリブデン又はバナジウムの少なくと
も一種の金属の濃度の高い合金層と低い合金層との積層
膜で構成されていることを特徴とするアクティブマトリ
クス型液晶ディスプレイ装置。
【請求項６】請求項１の発明において、前記配線が、ニオブの層と、前記合金材料の層との積層
膜で構成されていることを特徴とするアクティブマトリ
クス型液晶ディスプレイ装置。