JPH09148489A - Ceramic circuit board - Google Patents

Ceramic circuit board

Info

Publication number
JPH09148489A
JPH09148489A JP30273795A JP30273795A JPH09148489A JP H09148489 A JPH09148489 A JP H09148489A JP 30273795 A JP30273795 A JP 30273795A JP 30273795 A JP30273795 A JP 30273795A JP H09148489 A JPH09148489 A JP H09148489A
Authority
JP
Japan
Prior art keywords
wiring
conductor electrode
circuit board
isolation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30273795A
Other languages
Japanese (ja)
Inventor
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30273795A priority Critical patent/JPH09148489A/en
Publication of JPH09148489A publication Critical patent/JPH09148489A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit capable of raising high frequency property by reducing the mutual capacity between signal paths, and enabling crosstalk or reflection noise to be reduced even in the case of having transmitted high frequency signal to about 2GHz in clock frequency. SOLUTION: In a ceramic circuit board where a plurality of conductor electrodes 3 to connect with a circuit layer are made on the surface of itself having the circuit layer, isolation wiring 4 is made around each conductor electrode 3. Moreover, the isolation wiring 4 is any one of earth wiring, power wiring, and floating wiring. Furthermore, a short circuit line 5 is made, which electrically connects the conductor electrode 3 with the isolation wiring 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はセラミックス回路基
板に係り、特に信号線路間の相互容量を低減してクロス
トークノイズや反射ノイズを低減でき、高周波特性を高
めることが可能なセラミックス回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board, and more particularly to a ceramic circuit board capable of reducing mutual capacitance between signal lines to reduce crosstalk noise and reflection noise and improving high frequency characteristics.

【0002】[0002]

【従来の技術】Al2 3 などのセラミックス基板に、
信号処理用の配線層や導体電極部を一体に形成したセラ
ミックス回路基板が各種電子機器の構成部品として広く
使用されている。特に100MHzクロック以上の高速
信号や300MHz以上の高周波信号を取扱う電子機器
であって、コンピュータ,移動体通信,ゲーム機,画像
処理装置,工作機械制御装置,各種産業機器の制御装置
としては、より高速化に対応したセラミックス回路基板
や半導体パッケージが求められている。
2. Description of the Related Art For ceramic substrates such as Al 2 O 3
Ceramic circuit boards in which a wiring layer for signal processing and a conductor electrode portion are integrally formed are widely used as components of various electronic devices. In particular, it is an electronic device that handles high-speed signals of 100 MHz clock or more and high-frequency signals of 300 MHz or more, and is faster as a control device for computers, mobile communication, game machines, image processing devices, machine tool control devices, and various industrial equipment. There is a demand for ceramic circuit boards and semiconductor packages that are compatible with the increasing demands for high performance.

【0003】また近年になって、半導体部品やICの高
密度実装化への要請が高まるにつれて、基板の単位面積
当りの回路密度をより高くできる構造を有する多層セラ
ミックス回路基板が多用化されている。この多層セラミ
ックス回路基板は、一般に下記の工程で製造されてい
る。すなわちセラミックス原料粉末をシート成形法によ
って薄いシート状に形成し、このシート状成形体表面に
導通スルーホールや所定の回路パターンや導体電極部を
スクリーン印刷し、得られた印刷体を多段に積層して加
熱圧着して積層体とし、さらにこの積層体を焼結し、さ
らに表面の回路層や導体電極部に電気めっきを施して製
造する方法が採用されている。
In recent years, as the demand for high-density mounting of semiconductor components and ICs has increased, multi-layer ceramic circuit boards having a structure capable of increasing the circuit density per unit area of the board have been widely used. . This multilayer ceramic circuit board is generally manufactured by the following steps. That is, a ceramic raw material powder is formed into a thin sheet by a sheet forming method, a conductive through hole, a predetermined circuit pattern and a conductor electrode portion are screen-printed on the surface of the sheet-shaped formed body, and the obtained printed bodies are laminated in multiple stages. A method is employed in which a laminated body is formed by thermocompression bonding, the laminated body is sintered, and then the surface circuit layer and the conductor electrode portion are electroplated.

【0004】すなわち、図2に示すように信号配線など
の回路層2を有するセラミックス基板1の表面に、それ
ぞれ円形形状の複数の導体電極部(ランド)3が独立し
て形成されている。さらに上記導体電極部に、ピン,半
田ボール,ランドなどの接続部を形成して、それぞれP
GA(ピングリッドアレイ)型,BGA(ボールグリッ
ドアレイ)型,LGA(ランドグリッドアレイ)型の半
導体パッケージがそれぞれ形成される。
That is, as shown in FIG. 2, a plurality of circular conductor electrode portions (lands) 3 are independently formed on the surface of a ceramic substrate 1 having a circuit layer 2 such as signal wiring. Further, connecting portions such as pins, solder balls, and lands are formed on the conductor electrode portions, and P and P are respectively formed.
GA (pin grid array) type, BGA (ball grid array) type, and LGA (land grid array) type semiconductor packages are respectively formed.

【0005】上記従来の多層セラミックス回路基板にお
いては、電気めっきを施すために、予め、めっき専用引
出し線を内層に配設していた。すなわち、シート状成形
体の段階で回路パターンを印刷する際に、めっき専用引
出し線も同時に印刷形成し、この印刷体を複数層積層し
て積層体とし、この積層体の側面に露出しためっき専用
引出し線の断面を相互に電気的に短絡させるために、側
面に導体をベタ印刷して側面電極を形成してから、一括
して焼成する。焼成後において、短絡された側面電極部
に通電して電気めっきを実施する。そして、電気めっき
完了後に、短絡用の側面電極部を研削加工によって除去
し、パッケージボディとなる多層セラミックス回路基板
として完成させていた。
In the above-mentioned conventional multilayer ceramic circuit board, in order to perform electroplating, a lead wire for exclusive use of plating is previously arranged in the inner layer. That is, when printing a circuit pattern at the stage of a sheet-shaped molded product, a lead wire for exclusive use of plating is also formed by printing at the same time. In order to electrically short-circuit the cross-sections of the lead wires with each other, a conductor is solidly printed on the side surfaces to form side surface electrodes, and then they are collectively fired. After firing, the short-circuited side surface electrode portion is energized to perform electroplating. Then, after the electroplating is completed, the short-circuiting side surface electrode portion is removed by grinding to complete the multilayer ceramic circuit board as the package body.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のセラミックス回路基板の構造においては、導体電極
部は各種信号配線の中でも最も自己容量および相互容量
が大きくなる部位である。すなわち基板表面の導体電極
部の相互容量は、セラミックス基板表面および内部の回
路配線層に起因する相互容量と、電極付近の電場空間で
形成される相互容量とが加算された大きな値となる。
However, in the structure of the above-mentioned conventional ceramic circuit board, the conductor electrode portion is the portion having the largest self capacitance and mutual capacitance among various signal wirings. That is, the mutual capacitance of the conductor electrode portion on the substrate surface has a large value obtained by adding the mutual capacitance caused by the ceramic substrate surface and the internal circuit wiring layer and the mutual capacitance formed in the electric field space near the electrodes.

【0007】そのため高周波数の信号を伝送しようとす
ると、導体電極部間においてクロストークが発生し易く
なり、回路の動作信頼性が低下してしまう問題点があ
り、高周波信号や高速信号を処理することが困難になる
問題点があった。ちなみに従来構造のセラミックス回路
基板における伝送信号の上限周波数は、上記導体電極部
間や信号線路間のクロストークの発生限界によって律速
されており、通常5GHzであった。この値をクロック
周波数に換算すると、約1/5の1GHzという低い値
であり、いずれにしても高周波特性を改善することは困
難であった。
Therefore, when trying to transmit a high frequency signal, there is a problem in that crosstalk is likely to occur between the conductor electrode portions and the operational reliability of the circuit is deteriorated. Therefore, high frequency signals and high speed signals are processed. There was a problem that became difficult. By the way, the upper limit frequency of the transmission signal in the ceramics circuit board having the conventional structure is limited by the limit of occurrence of crosstalk between the conductor electrode portions and between the signal lines, and is usually 5 GHz. When this value is converted into a clock frequency, it is a low value of about 1/5 of 1 GHz, and in any case, it was difficult to improve the high frequency characteristics.

【0008】一方、上記高周波特性を改善するために、
例えば図2に示すように、導体電極部3に信号/接地
(SIG/GND)ツイストペア線を配置することによ
り、基板表面の電場を、2本の配線で封じ込める構造も
採用されている。しかしながらこのSIG/GNDツイ
ストペア配線を設ける構造では、電極部のイレイアウト
や配線が複雑化して設計自由度が大幅に低下する問題点
があった。
On the other hand, in order to improve the high frequency characteristics,
For example, as shown in FIG. 2, by arranging a signal / ground (SIG / GND) twisted pair wire in the conductor electrode portion 3, a structure in which the electric field on the substrate surface is confined by two wires is also adopted. However, in the structure in which the SIG / GND twisted pair wiring is provided, there is a problem that the layout of the electrode portion and the wiring are complicated, and the degree of freedom in design is significantly reduced.

【0009】また前記めっき専用引出し線を形成するセ
ラミックス回路基板においては、電気的短絡用の側面電
極の印刷,電気めっき後における側面電極の研削などの
工程が増加し、回路基板の製造効率が低下するととも
に、材料の有効利用という視点から見た場合に無駄が多
い問題点があった。また基板に配置しためっき専用引出
し線は、電気的に先端が解放状態であり、いわゆるオー
プンブランチとして作用するため、回路基板の自己容量
の増大,相互容量の増大,相互インダクタンスの増大,
特性インピーダンスの空間位置による変動,重量増加,
高価なタングステンペーストの使用量の増大などの種々
の問題を生起し、いずれにしても、製造コストが上昇
し、また高周波信号や高速信号を処理することが困難に
なるという問題点があった。
Further, in the ceramic circuit board for forming the lead-out line for plating, the steps of printing the side electrode for electrical short-circuiting, grinding the side electrode after electroplating, etc. are increased, and the manufacturing efficiency of the circuit board is lowered. In addition, there is a problem that there is much waste from the viewpoint of effective use of materials. In addition, since the lead wire for plating disposed on the board is electrically open at the tip and acts as a so-called open branch, the self capacity of the circuit board increases, the mutual capacitance increases, the mutual inductance increases,
Variation of characteristic impedance due to spatial position, weight increase,
There are various problems such as an increase in the amount of expensive tungsten paste used, and in any case, there is a problem that the manufacturing cost increases and it becomes difficult to process high frequency signals and high speed signals.

【0010】本発明は上記問題点を解決するためになさ
れたものであり、信号線路間の相互容量を低減して、ク
ロック周波数が2GHz程度までの高周波数信号を伝送
した場合においても、クロストークノイズや反射ノイズ
を低減でき、高周波特性を高めることが可能なセラミッ
クス回路基板を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and crosstalk is reduced even when a high frequency signal having a clock frequency of up to about 2 GHz is transmitted by reducing the mutual capacitance between signal lines. An object of the present invention is to provide a ceramics circuit board that can reduce noise and reflection noise and can improve high frequency characteristics.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るセラミックス回路基板は、回路層を有
するセラミックス基板表面に、回路層と接続する複数の
導体電極部を形成したセラミックス回路基板において、
上記各導体電極部の周囲にアイソレーション配線を形成
したことを特徴とする。
In order to achieve the above object, a ceramic circuit board according to the present invention is a ceramic circuit board in which a plurality of conductor electrode portions connected to the circuit layer are formed on the surface of the ceramic substrate having a circuit layer. At
An isolation wiring is formed around each of the conductor electrode portions.

【0012】また、アイソレーション配線が、接地配
線,電源配線およびフローティーング配線のいずれかで
あることを特徴とする。さらに、導体電極部とアイソレ
ーション配線とを電気的に接続する短絡線を形成すると
よい。
Further, the isolation wiring is any one of a ground wiring, a power supply wiring and a floating wiring. Further, it is preferable to form a short-circuit line that electrically connects the conductor electrode portion and the isolation wiring.

【0013】上記セラミックス回路基板において使用す
るセラミックス基板の種類は特に限定されるものではな
いが、アルミナ(Al2 3 )などの酸化物系セラミッ
クスの他に、高熱伝導性を有し高出力用基板として好適
な窒化アルミニウム(AlN)や高強度の窒化けい素
(Si3 4 )などの非酸化物系セラミックスを使用す
ることもできる。
The type of ceramic substrate used in the above ceramic circuit substrate is not particularly limited, but in addition to oxide ceramics such as alumina (Al 2 O 3 ), it has high thermal conductivity and is for high output. It is also possible to use non-oxide ceramics such as aluminum nitride (AlN) or high-strength silicon nitride (Si 3 N 4 ) suitable as a substrate.

【0014】セラミックス基板表面に、回路層,複数の
導体電極部およびアイソレーション配線を有する多層配
線構造のセラミックス回路基板は下記のようなシート状
成形体(グリーンシート)積層法で製造される。すなわ
ち、AlNやSi3 4 などのセラミックス原料粉末を
焼結助剤とともに有機バインダや溶剤中に分散して調製
される原料スラリーをドクターブレード法などのシート
成形法によって薄いシート状成形体を形成し、得られた
シート状成形体を所定の寸法に打ち抜いて、導通スルー
ホールの穿孔や所定の回路配線パターン,導体電極部お
よびアイソレーション配線のスクリーン印刷を実施した
後に、得られた複数のシート状成形体を多段に重ね加熱
圧着または加圧圧着したり、または溶剤や接着剤を塗布
した上で積層して積層体(多層セラミックス成形体)を
形成し、この積層体を焼結して製造する方法が採用でき
る。特にセラミックス原料として窒化アルミニウム(A
lN)を使用した場合には、その特異な高熱伝導性と高
絶縁性とを併せ持つことになり、半導体素子を実装する
基板として放熱性および絶縁強度に優れた多層配線構造
のセラミックス回路基板が得られる。
A ceramics circuit board having a multilayer wiring structure having a circuit layer, a plurality of conductor electrode portions and isolation wirings on the surface of the ceramics substrate is manufactured by the following sheet-shaped compact (green sheet) laminating method. That is, a raw material slurry prepared by dispersing a ceramic raw material powder such as AlN or Si 3 N 4 in an organic binder or a solvent together with a sintering aid is formed into a thin sheet-like compact by a sheet forming method such as a doctor blade method. Then, the obtained sheet-shaped molded product is punched into a predetermined size, and a plurality of sheets are obtained after the conductive through holes are punched and the predetermined circuit wiring pattern, the conductor electrode portion and the isolation wiring are screen-printed. -Shaped compacts are stacked in multiple stages and heat-pressed or pressure-bonded, or a solvent or adhesive is applied and laminated to form a laminate (multilayer ceramics compact), and this laminate is sintered to produce. The method of doing can be adopted. In particular, aluminum nitride (A
In the case of using 1N), it has both its unique high thermal conductivity and high insulating property, and a ceramic circuit board having a multilayer wiring structure excellent in heat dissipation and insulation strength is obtained as a substrate for mounting a semiconductor element. To be

【0015】上記のように、導体電極部の周囲に、接地
配線,電源配線,フローティング配線のようなアイソレ
ーション配線を形成することにより、実質的に隣り合う
導体電極部間に電気的アイソレーション作用を発揮させ
ることが可能である。上記導体電極部を囲むアイソレー
ション配線は、空間的に導体電極部を完全に囲んでいる
必要はなく、実質的にアイソレーション作用をもたらす
必要最小限の範囲にアイソレーション配線を形成すれば
足りる。
As described above, by forming the isolation wiring such as the ground wiring, the power supply wiring, and the floating wiring around the conductor electrode portion, the electrical isolation action is substantially provided between the adjacent conductor electrode portions. It is possible to demonstrate. The isolation wiring that surrounds the conductor electrode portion does not need to completely surround the conductor electrode portion spatially, and it suffices to form the isolation wiring in a necessary minimum range that substantially provides an isolation action.

【0016】上記アイソレーション配線を導体電極部の
周囲に形成することにより、セラミックス基板の表面お
よび内部における相互容量は対接地容量となり、導体電
極部間に残る相互容量は空間容量のみで極めて小さい値
になるため、結果として導体電極部間における信号の相
互干渉が小さくなる。
By forming the isolation wiring around the conductor electrode portion, the mutual capacitance on the surface and inside of the ceramic substrate becomes anti-ground capacitance, and the mutual capacitance remaining between the conductor electrode portions is an extremely small value only in space capacitance. As a result, mutual interference of signals between the conductor electrode portions is reduced.

【0017】また、図1に示すように、上記アイソレー
ション配線4と導体電極部3とを電気的に接続する短絡
線5を形成することにより、このアイソレーション配線
4と短絡線5とを電気めっき用の導通線として使用する
ことができ、電気めっき専用引出し線が不要なセラミッ
クス回路基板とすることができる。すなわち、セラミッ
クス基板の表面に配設した導体電極部とアイソレーショ
ン配線とを電気的に接続する短絡線を予め形成する。こ
の短絡線は、前記回路配線パターンおよび導体電極部を
スクリーン印刷する際に同時に印刷され、焼成操作によ
って固化した状態になる。次に上記短絡線を形成した基
板材について、短絡線およびアイソレーション配線を導
通線として利用して、配線層および導体電極部表面に、
NiやAuなどから成る厚さ0.1〜5μm程度のめっ
き層を電気めっき法により形成する。しかる後に、上記
所定厚さのめっき層を表層に形成した基板材について、
全ての短絡線をブラスト処理またはエッチング処理によ
って除去する。
Further, as shown in FIG. 1, by forming a short-circuit wire 5 for electrically connecting the isolation wire 4 and the conductor electrode portion 3, the isolation wire 4 and the short-circuit wire 5 are electrically connected to each other. The ceramic circuit board can be used as a conductive wire for plating and does not require a lead wire for electroplating. That is, a short-circuit line that electrically connects the conductor electrode portion arranged on the surface of the ceramic substrate and the isolation wiring is formed in advance. The short-circuit line is printed at the same time when the circuit wiring pattern and the conductor electrode portion are screen-printed, and becomes a solidified state by the firing operation. Next, with respect to the substrate material on which the short-circuit line is formed, the short-circuit line and the isolation wiring are used as conductive lines, and on the wiring layer and the conductor electrode portion surface,
A plating layer having a thickness of about 0.1 to 5 μm and made of Ni, Au, or the like is formed by electroplating. After that, with respect to the substrate material having the plating layer of the predetermined thickness formed on the surface layer,
All short-circuit lines are removed by blasting or etching.

【0018】上記セラミックス回路基板に半導体素子を
搭載して半導体実装体や半導体パッケージが形成され
る。また、上記回路基板にプリント配線基板,メタル基
板,他のセラミックス基板を接合して各種の実装体が得
られる。
A semiconductor element is mounted on the ceramic circuit board to form a semiconductor package or a semiconductor package. In addition, a printed wiring board, a metal board, and another ceramics board are joined to the circuit board to obtain various mounts.

【0019】上記構成に係るセラミックス回路基板によ
れば、アイソレーション配線を導体電極部の周囲に形成
しているため、セラミックス基板の表面および内部にお
ける相互容量は対接地容量となり、導体電極部間に残る
相互容量は空間容量のみで極めて小さい値になるため、
結果として導体電極部間における信号の相互干渉が小さ
くなる。したがって高周波数信号を伝送した場合におい
ても、クロストークが発生しにくく、動作信頼性が優れ
たセラミックス回路基板が得られる。
According to the ceramic circuit board having the above-mentioned structure, since the isolation wiring is formed around the conductor electrode portion, the mutual capacitance on the surface and inside of the ceramic substrate becomes a capacitance to ground, and between the conductor electrode portions. Since the remaining mutual capacity is an extremely small value with only space capacity,
As a result, mutual interference of signals between the conductor electrode portions is reduced. Therefore, even when a high frequency signal is transmitted, crosstalk is unlikely to occur and a ceramic circuit board having excellent operation reliability can be obtained.

【0020】また、アイソレーション配線と導体電極部
とを電気的に接続する短絡線を形成することにより、め
っき専用引出し線を配設せずに、短絡線を導通線として
利用して電気めっきを施すことができる。また、めっき
専用引出し線を配設していないため、高速信号や高周波
信号を処理した場合においても混信等の発生が少なく、
動作信頼性が優れたセラミックス回路基板が得られる。
Further, by forming a short-circuit line for electrically connecting the isolation wiring and the conductor electrode portion, electroplating can be performed by using the short-circuit line as a conduction line without disposing a lead wire exclusively for plating. Can be given. In addition, since no lead wire for exclusive use of plating is provided, there is little interference even when high-speed signals or high-frequency signals are processed,
A ceramic circuit board having excellent operation reliability can be obtained.

【0021】また従来から高周波特性を改善するために
必須であったSIG/GNDツイストペア線などの配置
構造が不要となるため、電極部のレイアウトや配線パタ
ーンが簡素化され、回路基板の配線設計の自由度が大幅
に改善できる。
Further, since the arrangement structure of the SIG / GND twisted pair wires, etc., which has been indispensable for improving the high frequency characteristic in the past, is unnecessary, the layout of the electrode portion and the wiring pattern are simplified, and the wiring design of the circuit board is simplified. The degree of freedom can be greatly improved.

【0022】[0022]

【発明の実施の形態】次に本発明の実施形態について添
付図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings.

【0023】出発原料として、純度が99.99%以上
であり、0.8μmの高純度窒化アルミニウム(Al
N)粉末に対して、焼結助剤としての酸化イットリウム
2 3 を3重量%と、界面活性剤としてのポリオキシ
エチレンアルキルエーテルリン酸を0.5重量%とを添
加し、トルエンとエタノールとの混合溶媒中でボールミ
ルにて24時間湿式混合した。さらに有機バインダーと
してのアクリル樹脂を12重量%添加してボールミルに
て混合して、原料スラリーを調製した。このスラリーを
使用しドクターブレード法にてシート成形し、多数のシ
ート状成形体を製造した。シート状成形体の厚さは40
0μm,外径寸法は30cm×30cmとした。
As a starting material, high purity aluminum nitride (Al) having a purity of 99.99% or more and 0.8 μm is used.
N) To the powder, 3 wt% of yttrium oxide Y 2 O 3 as a sintering aid and 0.5 wt% of polyoxyethylene alkyl ether phosphoric acid as a surfactant were added, and toluene was added. Wet mixing was carried out for 24 hours in a ball mill in a mixed solvent with ethanol. Further, 12% by weight of an acrylic resin as an organic binder was added and mixed by a ball mill to prepare a raw material slurry. The slurry was used to form a sheet by the doctor blade method to produce a large number of sheet-shaped formed bodies. The thickness of the sheet-shaped compact is 40
The outer diameter was 0 μm, and the outer diameter was 30 cm × 30 cm.

【0024】一方、平均粒径3μmのタングステン
(W)粉末に対して、共生地成分であるAlN粉末を2
0体積%添加し、さらに周知のバインダー,溶剤等を配
合混練して塗布組成物(導体ペースト)を調製した。
On the other hand, for tungsten (W) powder having an average particle size of 3 μm, 2 parts of AlN powder as a co-dough component are used.
A coating composition (conductor paste) was prepared by adding 0% by volume and further kneading and kneading well-known binders, solvents and the like.

【0025】次に上記導体ペーストを使用し、スクリー
ン印刷法により、前記シート状成形体表面に信号配線,
電源配線,接地配線を含む所定の回路パターン,324
個の導体電極部,アイソレーション配線および導体電極
部を全て接続するように短絡線を印刷した。
Next, using the above-mentioned conductor paste, a signal wiring,
Predetermined circuit pattern including power supply wiring and ground wiring, 324
A short-circuit line was printed so that all the conductor electrode parts, isolation wiring, and conductor electrode parts were connected.

【0026】ここで上記導体電極部は、直径0.70mm
の円形状とし、ピッチ1.00mmで配置したので隣接す
る導体電極部の最短距離は0.30mmとした。そして、
この最狭電極間に、表1に示すように、最狭線幅が0.
04mm(実施例1)〜0.10mm(実施例4)のアイソ
レーション配線を形成した。このアイソレーション配線
は、各導体電極部を大略菱形になるように包み込む形状
で形成した。したがって各アイソレーション配線と導体
電極部とのギャップは0.130mm(実施例1)〜0.
10mm(実施例4)に設定した。また、従来必要とされ
ためっき専用引出し線は形成しなかった。
Here, the conductor electrode portion has a diameter of 0.70 mm.
Since they were circular and arranged at a pitch of 1.00 mm, the shortest distance between adjacent conductor electrode portions was set to 0.30 mm. And
As shown in Table 1, the narrowest line width between the narrowest electrodes is 0.
Isolation wiring having a thickness of 04 mm (Example 1) to 0.10 mm (Example 4) was formed. This isolation wiring was formed in such a shape that each conductor electrode portion was wrapped in a substantially rhombic shape. Therefore, the gap between each isolation wiring and the conductor electrode portion is 0.130 mm (Example 1) to 0.
It was set to 10 mm (Example 4). Further, the lead wire exclusively for plating, which was conventionally required, was not formed.

【0027】次に、各種配線パターンを印刷したシート
状成形体を複数枚積層し、温度70℃で100kg/cm2
の加圧力を作用させながら30分間押圧して積層体とし
た。積層操作前においては、60℃で15分間乾燥した
時点で導体電極部が周辺よりも約30μmだけ盛り上が
った形状に印刷形成されていたが、積層操作によって、
表面の導体電極部(ランド)は、セラミックスシート中
に押圧されて表面が完全に平滑化した。
Next, a plurality of sheet-shaped compacts having various wiring patterns printed thereon are laminated and 100 kg / cm 2 at a temperature of 70 ° C.
It was pressed for 30 minutes while applying the pressure force of (3) to form a laminate. Before the laminating operation, the conductor electrode portion was printed and formed in a shape that was raised by about 30 μm from the periphery when dried at 60 ° C. for 15 minutes.
The conductor electrode portion (land) on the surface was pressed into the ceramic sheet and the surface was completely smoothed.

【0028】次に積層体を、目的とするパッケージ外形
寸法に近い寸法値に切断した。さらに切断した各積層体
は、窒素ガス雰囲気中で温度700℃で2時間脱脂処理
した。さらに各脱脂積層体を同じく窒素ガス雰囲気にて
温度1850℃で5時間焼成して、外形寸法が25.4
×25.4×2mmである窒化アルミニウム多層回路基板
とした。
Next, the laminated body was cut into a dimension value close to the intended package outer dimension. Further, each cut laminate was degreased for 2 hours at 700 ° C. in a nitrogen gas atmosphere. Further, each degreased laminate was fired in the same nitrogen gas atmosphere at a temperature of 1850 ° C. for 5 hours to give an outer dimension of 25.4.
An aluminum nitride multilayer circuit board having a size of 25.4 x 2 mm was prepared.

【0029】図1は、上記窒化アルミニウム多層回路基
板の表層部を部分的に示す斜視図である。セラミックス
基板1としてのAlN多層基板の表面に324個の導体
電極部(ランド)3が形成され、各導体電極部3は、ア
イソレーション配線4によって周囲が囲まれているとと
もに、短絡用の短絡線5で電気的に接続されている。上
記324個の導体電極部3のうち、電気的に他の回路と
全く接続関係がない浮き電極が3本存在したが、これら
の浮き電線に接続する浮き配線は内層からバイアホール
を経由して基板表面層まで立上げて露出せしめ、接地電
極と接続した。
FIG. 1 is a perspective view partially showing a surface layer portion of the aluminum nitride multilayer circuit board. 324 conductor electrode portions (lands) 3 are formed on the surface of the AlN multilayer substrate as the ceramic substrate 1, and each conductor electrode portion 3 is surrounded by the isolation wiring 4 and a short-circuit line for short circuit. 5 is electrically connected. Among the above 324 conductor electrode parts 3, there were three floating electrodes that had no electrical connection with other circuits, but the floating wires connected to these floating wires were from the inner layer via via holes. It was exposed to the surface layer of the substrate, exposed, and connected to the ground electrode.

【0030】しかる後に、電気的に導通がとれた導体電
極部のひとつをマイナス極とする一方、白金をプラス極
とした状態で電気めっきを実施し、表面回路層および導
体電極部に厚さ4μmのNiめっき層を形成した。さら
に、Niめっき層,アイソレーション配線を形成した基
板材を、窒素ガス雰囲気中で温度700℃で5分間熱処
理した後に、電気めっき法により厚さ1.5μm以上の
金(Au)めっき層を形成した。この場合の通電方法は
導体電極部に接点を接触させる通常の方式を採用した。
なお、各めっき層の厚さは、蛍光X線法によって測定し
た。
After that, one of the electrically conductive conductor electrodes is made a negative electrode, while platinum is made a positive electrode, and electroplating is carried out to obtain a thickness of 4 μm on the surface circuit layer and the conductor electrode. Ni plating layer was formed. Further, the substrate material on which the Ni plating layer and the isolation wiring are formed is heat-treated in a nitrogen gas atmosphere at a temperature of 700 ° C. for 5 minutes, and then a gold (Au) plating layer having a thickness of 1.5 μm or more is formed by an electroplating method. did. In this case, the usual method of contacting the contact with the conductor electrode was adopted as the energizing method.
The thickness of each plating layer was measured by the fluorescent X-ray method.

【0031】次にめっき層を形成した回路基板をウェッ
トサンドブラスト装置にかけて、短絡用の短絡線を除去
した。
Next, the circuit board on which the plated layer was formed was subjected to a wet sandblasting device to remove the short-circuit wire for short circuit.

【0032】次に、上記AlN回路基板表面に、Ag含
有導電性ポリイミドペーストを介して半導体素子(チッ
プ)を接合搭載し、さらに半導体素子の各端子と回路層
の端子とをワイヤボンディングして半導体パッケージと
した。さらにNi/Auめっき層を形成した324個の
導体電極部(ランド)2表面に半田ペーストを印刷し、
ここに直径0.70mmの半田ボールを載置して、温度2
00℃でリフロー処理してボールグリッドアレイ(BG
A)パッケージとした。
Next, a semiconductor element (chip) is bonded and mounted on the surface of the AlN circuit board through an Ag-containing conductive polyimide paste, and each terminal of the semiconductor element and a terminal of the circuit layer are wire-bonded to form a semiconductor. Packaged. Further, solder paste is printed on the surface of the 324 conductor electrode portions (lands) 2 on which the Ni / Au plated layer is formed,
Place a 0.70 mm diameter solder ball here and
Ball grid array (BG
A) Packaged.

【0033】一方、比較例として、上記アイソレーショ
ン配線を形成しない点以外は実施例1〜4と同様に処理
して、図2に示すような従来構造のセラミックス回路基
板を使用したBGAパッケージを製造した。
On the other hand, as a comparative example, a BGA package using a ceramics circuit board having a conventional structure as shown in FIG. 2 is manufactured by the same process as in Examples 1 to 4 except that the isolation wiring is not formed. did.

【0034】上記のように製造した実施例および比較例
の各セラミックス回路基板を使用したBGAパッケージ
の高周波特性の良否を評価するために、低周波から高周
波数までの信号を伝送せしめ、入力側の信号強度が出力
側で半減する際の信号周波数を散乱行列実測値S21の
3dBダウン点(S21遮断周波数)として測定した。
測定結果を下記表1に示す。
In order to evaluate the quality of the high frequency characteristics of the BGA package using each of the ceramic circuit boards of the examples and comparative examples manufactured as described above, signals from low frequency to high frequency are transmitted to the input side. The signal frequency when the signal intensity was halved on the output side was measured as the 3 dB down point (S21 cutoff frequency) of the measured scattering matrix value S21.
The measurement results are shown in Table 1 below.

【0035】[0035]

【表1】 [Table 1]

【0036】表1に示す結果から明らかなように、導体
電極部の周囲にアイソレーション配線を形成した実施例
1〜4においては、アイソレーション配線を形成してい
ない従来構造の比較例と比べてS21遮断周波数が50
〜90%と大幅に上昇し、より高周波特性が改善される
ことが判明した。
As is clear from the results shown in Table 1, in Examples 1 to 4 in which the isolation wiring was formed around the conductor electrode portion, compared with the comparative example of the conventional structure in which the isolation wiring was not formed. S21 cutoff frequency is 50
It has been found that the high-frequency characteristics are further improved by up to 90%.

【0037】なお、アイソレーション配線を菱形に形成
した上記実施例1〜4の他に、相互に直角に交差する格
子状のアイソレーション配線を形成した場合においても
上記実施例と同様な結果が得られた。またアイソレーシ
ョン配線は、必ずしも相互に連結する必要はなく、例え
ば最狭ギャップ部分で線幅をゼロとして部分的に形成し
ない場合においても同様な効果が得られている。この場
合は、最狭ギャップは、導体電極部の配設ピッチに拘束
されなくなり、任意の値を選択することが可能である。
そのため、最狭ギャップを大きく設定することにより、
実装時における半田ボールの接合によるショート事故を
低減することも可能である。
In addition to the above-described first to fourth embodiments in which the isolation wiring is formed in a rhombus, the same results as in the above-described embodiment can be obtained in the case of forming a grid-shaped isolation wiring which intersects each other at right angles. Was given. Further, the isolation wirings do not necessarily have to be connected to each other, and similar effects can be obtained even in the case where the isolation wirings are not partially formed with the line width of zero. In this case, the narrowest gap is not restricted by the arrangement pitch of the conductor electrode portions, and an arbitrary value can be selected.
Therefore, by setting the narrowest gap large,
It is also possible to reduce short-circuit accidents due to solder ball joining during mounting.

【0038】[0038]

【発明の効果】以上説明の通り、本発明に係るセラミッ
クス回路基板によれば、アイソレーション配線を導体電
極部の周囲に形成しているため、セラミックス基板の表
面および内部における相互容量は対接地容量となり、導
体電極部間に残る相互容量は空間容量のみで極めて小さ
い値になるため、結果として導体電極部間における信号
の相互干渉が小さくなる。したがって高周波数信号を伝
送した場合においても、クロストークが発生しにくく、
動作信頼性が優れたセラミックス回路基板が得られる。
As described above, according to the ceramic circuit board of the present invention, since the isolation wiring is formed around the conductor electrode portion, the mutual capacitance on the surface and inside of the ceramic substrate is the anti-ground capacitance. Therefore, the mutual capacitance remaining between the conductor electrode portions has a very small value due to only the space capacitance, and as a result, mutual interference of signals between the conductor electrode portions becomes small. Therefore, even when transmitting a high frequency signal, crosstalk is less likely to occur,
A ceramic circuit board having excellent operation reliability can be obtained.

【0039】また、アイソレーション配線と導体電極部
とを電気的に接続する短絡線を形成することにより、め
っき専用引出し線を配設せずに、短絡線を導通線として
利用して電気めっきを施すことができる。また、めっき
専用引出し線を配設していないため、高速信号や高周波
信号を処理した場合においても混信等の発生が少なく、
動作信頼性が優れたセラミックス回路基板が得られる。
Further, by forming a short-circuit line for electrically connecting the isolation wiring and the conductor electrode portion, electroplating can be performed by using the short-circuit line as a conduction line without disposing a lead wire exclusively for plating. Can be given. In addition, since no lead wire for exclusive use of plating is provided, there is little interference even when high-speed signals or high-frequency signals are processed,
A ceramic circuit board having excellent operation reliability can be obtained.

【0040】また従来から高周波特性を改善するために
必須であったSIG/GNDツイストペア線などの配置
構造が不要となるため、電極部のレイアウトや配線パタ
ーンが簡素化され、回路基板の配線設計の自由度が大幅
に改善できる。
Further, since the arrangement structure of the SIG / GND twisted pair wire, which has been indispensable for improving the high frequency characteristics, is not required, the layout of the electrode portion and the wiring pattern are simplified, and the wiring design of the circuit board can be simplified. The degree of freedom can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るセラミックス回路基板の一実施形
態を模式的に示す斜視図。
FIG. 1 is a perspective view schematically showing an embodiment of a ceramics circuit board according to the present invention.

【図2】従来のセラミックス回路基板の構成を模式的に
示す斜視図。
FIG. 2 is a perspective view schematically showing the configuration of a conventional ceramics circuit board.

【符号の説明】[Explanation of symbols]

1 セラミックス基板(AlN多層基板) 2 回路層(信号配線層) 3 導体電極部(ランド) 4 アイソレーション配線 5 短絡線 1 Ceramics Substrate (AlN Multilayer Substrate) 2 Circuit Layer (Signal Wiring Layer) 3 Conductor Electrode (Land) 4 Isolation Wiring 5 Shorting Wire

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 回路層を有するセラミックス基板表面
に、回路層と接続する複数の導体電極部を形成したセラ
ミックス回路基板において、上記各導体電極部の周囲に
アイソレーション配線を形成したことを特徴とするセラ
ミックス回路基板。
1. A ceramic circuit board in which a plurality of conductor electrode portions connected to the circuit layer are formed on the surface of a ceramic substrate having a circuit layer, wherein isolation wiring is formed around each of the conductor electrode portions. Ceramic circuit board.
【請求項2】 アイソレーション配線が、接地配線,電
源配線およびフローティーング配線のいずれかであるこ
とを特徴とする請求項1記載のセラミックス回路基板。
2. The ceramic circuit board according to claim 1, wherein the isolation wiring is any one of a ground wiring, a power supply wiring and a floating wiring.
【請求項3】 導体電極部とアイソレーション配線とを
電気的に接続する短絡線を形成したことを特徴とする請
求項1記載のセラミックス回路基板。
3. The ceramic circuit board according to claim 1, wherein a short-circuit line for electrically connecting the conductor electrode portion and the isolation wiring is formed.
JP30273795A 1995-11-21 1995-11-21 Ceramic circuit board Pending JPH09148489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30273795A JPH09148489A (en) 1995-11-21 1995-11-21 Ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30273795A JPH09148489A (en) 1995-11-21 1995-11-21 Ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH09148489A true JPH09148489A (en) 1997-06-06

Family

ID=17912555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30273795A Pending JPH09148489A (en) 1995-11-21 1995-11-21 Ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH09148489A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228461A (en) * 1998-09-29 2000-08-15 Kyocera Corp Wiring board for high frequency
US6977428B2 (en) 2003-01-07 2005-12-20 Oki Electric Industry Co., Ltd. Semiconductor device adapted to remove noise from a signal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228461A (en) * 1998-09-29 2000-08-15 Kyocera Corp Wiring board for high frequency
US6977428B2 (en) 2003-01-07 2005-12-20 Oki Electric Industry Co., Ltd. Semiconductor device adapted to remove noise from a signal
US7268422B2 (en) 2003-01-07 2007-09-11 Oki Electric Industry Co., Ltd. Method of making a semiconductor device adapted to remove noise from a signal

Similar Documents

Publication Publication Date Title
WO1998012744A1 (en) Passive electronic parts, ic parts, and wafer
JPH0451078B2 (en)
US20110048796A1 (en) Connector, Package Using the Same and Electronic Device
JP2006140537A (en) Wiring substrate and method of producing the same
US20030011999A1 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP4587625B2 (en) Wiring board and its mounting structure
JPH09148489A (en) Ceramic circuit board
JP2003060107A (en) Semiconductor module
JPH0613755A (en) Ceramic multilayer wiring board and manufacture thereof
JP3981645B2 (en) I / O terminal and semiconductor element storage package and semiconductor device
JP2005243970A (en) Complex circuit board
JP4518664B2 (en) Wiring board mounting structure and semiconductor device
JPH11163192A (en) Ceramic multilayered coaxial signal wiring board, manufacture thereof, and electronic circuit device
JP4134693B2 (en) Manufacturing method of ceramic laminated substrate
JPH09148716A (en) Manufacture of ceramic circuit board
JP2000340716A (en) Wiring substrate
JP2007173651A (en) Laminated ceramic capacitor, multilayer wiring board with built-in capacitor and laminated electronic device
JP4583123B2 (en) High frequency module
JP2669033B2 (en) Manufacturing method of ceramic circuit board
JPH10135637A (en) Ceramic multilayer wiring substrate
JP3015504B2 (en) Semiconductor device
JP2703456B2 (en) Wiring board
JP2004146818A (en) Laminated ceramic substrate and high-frequency electronic component
JP3792424B2 (en) Wiring board for mounting electronic components
JP3838888B2 (en) Semiconductor element storage package and semiconductor device