JPH0850146A - Connecting device and its manufacture - Google Patents

Connecting device and its manufacture

Info

Publication number
JPH0850146A
JPH0850146A JP7095524A JP9552495A JPH0850146A JP H0850146 A JPH0850146 A JP H0850146A JP 7095524 A JP7095524 A JP 7095524A JP 9552495 A JP9552495 A JP 9552495A JP H0850146 A JPH0850146 A JP H0850146A
Authority
JP
Japan
Prior art keywords
connection device
base material
protrusion
hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7095524A
Other languages
Japanese (ja)
Other versions
JP3502874B2 (en
Inventor
Susumu Kasukabe
進 春日部
Mitsuo Usami
光雄 宇佐美
Keijiro Uehara
敬二郎 上原
Takashi Tase
隆 田勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP09552495A priority Critical patent/JP3502874B2/en
Publication of JPH0850146A publication Critical patent/JPH0850146A/en
Application granted granted Critical
Publication of JP3502874B2 publication Critical patent/JP3502874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE:To provide a connecting device having a contact terminal which making contact with a subject to be inspected in multipoint with high density, and a method for manufacturing this device. CONSTITUTION:A silicon wafer is anisotropically etched with a silicon dioxide film as a mask to form a projection for forming a contact terminal 42, and the silicon dioxide film around this projection is anisotropically etched in U- shape, whereby a cantilever beam having the projection is formed, and the contact terminal 42 and a lead-out wiring 40 are formed by use of conductive coating. Further, a buffer layer 46 is nipped between a silicon wafer 28 having the contact terminal 42 formed thereon and a wiring base 70, and integrated thereto. Thereafter, a drawing wiring 72 is connected to the electrode 73 of the wiring base 70.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、対接する電極に接触し
て電気信号を伝送する接触端子を有する接続装置および
その製造方法、並びに、それを用いた試験装置に関し、
特に、半導体素子検査用の多数で高密度の電極に対して
接触することに好適な接続装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connecting device having a contact terminal for transmitting an electric signal in contact with a contacting electrode, a method for manufacturing the connecting device, and a test device using the same.
In particular, the present invention relates to a connecting device suitable for contacting a large number of high-density electrodes for inspecting semiconductor elements.

【0002】[0002]

【従来の技術】LSI用の半導体素子は、半導体ウェハ
上に、多数個が設けられ、それぞれがチップに切り別け
られる。例えば、図28(A)に示したウェハ1は、そ
の面上に多数のLSI用の半導体素子(チップ)2が設
けられ、切り離して、それぞれがLSIとして使用に供
される。図28(B)は、上記半導体素子2の内の1個
を拡大して示した斜視図である。該半導体素子2の表面
には、その周囲に沿って多数の電極3が列設されてい
る。
2. Description of the Related Art A large number of semiconductor elements for LSI are provided on a semiconductor wafer, and each is divided into chips. For example, the wafer 1 shown in FIG. 28A is provided with a large number of semiconductor elements (chips) 2 for LSI on the surface thereof, which are separated to be used as LSI. FIG. 28B is an enlarged perspective view of one of the semiconductor elements 2. A large number of electrodes 3 are arranged on the surface of the semiconductor element 2 along the periphery thereof.

【0003】こうした半導体素子2を工業的に多数生産
し、その電気的性能を検査するには、図29および図3
0に示すような構造の接続装置が用いられている。この
接続装置は、プローブカード4と、これから斜めに出た
タングステン針からなるプローブ5とで構成される。こ
の接続装置による検査では、プローブ5のたわみを利用
した接触圧により前記電極3をこすって接触をとり、そ
の電気特性を検査する方法が用いられている。
In order to industrially produce a large number of such semiconductor elements 2 and inspect their electrical performances, FIG. 29 and FIG.
A connecting device having a structure as shown in 0 is used. This connecting device is composed of a probe card 4 and a probe 5 formed of a tungsten needle obliquely projected from the probe card 4. In the inspection by this connecting device, a method of inspecting the electric characteristics of the electrode 3 by rubbing the electrode 3 with the contact pressure utilizing the deflection of the probe 5 to make contact is used.

【0004】また、半導体素子の高密度化が進み、図3
1に示したように、はんだ接続に供するはんだバンプ6
をその電極上に有するチップ状の半導体素子2が開発さ
れている。このような半導体素子2の接続方法として、
図32に示すように、半導体素子2を、配線基板7の表
面の電極8に対向させ、上記はんだバンプ6を介して接
続する方法がある。この方法は、高密度実装、歩留まり
の高い一括接続に適することから、その応用が拡大して
いる。
Further, as the density of semiconductor elements has increased, FIG.
As shown in 1, solder bumps 6 used for solder connection
A chip-shaped semiconductor element 2 having an electrode on its electrode has been developed. As a method of connecting such a semiconductor element 2,
As shown in FIG. 32, there is a method in which the semiconductor element 2 is opposed to the electrode 8 on the surface of the wiring board 7 and is connected via the solder bumps 6. Since this method is suitable for high-density mounting and batch connection with high yield, its application is expanding.

【0005】上記のような半導体素子の高密度化、狭ピ
ッチ化がさらに進み、高速信号による動作試験が必要に
なった場合の半導体素子の特性検査を可能とする検査方
法および検査装置として、特開昭64−71141号公
報に記載された技術がある。この技術は、互いに反対方
向に突出するようにバネで付勢された2本の可動ピン
を、チューブに出没自在に嵌め込んだ形状のスプリング
プローブを用いるものである。すなわち、このスプリン
グプローブの一端側の可動ピンを、検査対象物の電極に
当接させ、他端側の可動ピンを、測定回路側の基板に設
けられた端子に当接することにより、検査を行う。
As an inspection method and an inspection apparatus capable of inspecting the characteristics of a semiconductor element when the high density and narrow pitch of the semiconductor element are further advanced and an operation test by a high speed signal is required, There is a technique described in Japanese Patent Laid-Open No. 64-71141. This technique uses a spring probe having a shape in which two movable pins, which are biased by springs so as to project in mutually opposite directions, are fitted into a tube so as to be retractable. In other words, the movable pin on one end side of this spring probe is brought into contact with the electrode of the inspection object, and the movable pin on the other end side is brought into contact with the terminal provided on the substrate on the measurement circuit side to perform the inspection. .

【0006】スプリングプローブ以外の極細プローブの
例として、1988年度のITC(インターナショナル
テスト コンファレンス)の講演論文集の601頁か
ら607頁に記載された技術がある。図33は、その構
造概略図、図34は同じく要部拡大斜視図である。ここ
で用いられる導体検査用のプローブは、フレキシブルな
誘電体膜10の上面にリソグラフ技術で配線11を形成
し、被検査対象の半導体の電極に対応する位置に設けた
誘電体膜10のビア12に、めっきにより、半円形のバ
ンプ13を形成したものを接触端子として用いるもので
ある。この技術は、誘電体膜10の表面に形成した配線
11および配線基板14を通じて検査回路(図示せず)
に接続されているバンプ13を、板ばね15によって、
検査対象の半導体素子の電極に押し当てて、信号の授受
を行って検査する方法である。
As an example of an ultrafine probe other than the spring probe, there is a technique described on pages 601 to 607 of a collection of lecture papers of ITC (International Test Conference) in 1988. FIG. 33 is a schematic view of the structure, and FIG. 34 is an enlarged perspective view of the main part of the same. The conductor inspection probe used here has wiring 11 formed on the upper surface of a flexible dielectric film 10 by a lithographic technique, and a via 12 of the dielectric film 10 provided at a position corresponding to an electrode of a semiconductor to be inspected. In addition, the semi-circular bumps 13 formed by plating are used as the contact terminals. This technique uses an inspection circuit (not shown) through the wiring 11 and the wiring board 14 formed on the surface of the dielectric film 10.
The bump 13 connected to the
This is a method in which a semiconductor element to be inspected is pressed against an electrode and signals are transmitted / received to inspect.

【0007】また、特開平5−211218号公報(対
応米国出願1991年750842号)に記載されるも
のがある。これは、金属板、例えば、ステンレス板に、
テフロン等の非導電皮膜物で部分的に覆い、覆われてい
ない金属部分に、先端が尖った形状である突起を有する
窪みツールを用いて、その突起を押しつけることによ
り、突起の形状に相当する形状の窪みを形成し、これ
に、金属を鍍金して金属層を形成し、さらに、それに、
誘電体基体が積層される。そして、金属層を含む誘電体
基体を金属板から剥がして、構成される。すなわち、こ
のものは、基体上に、尖った接触部分を有するコネクタ
パッドが複数個配置されたものである。そして、この尖
った接触部分を集積回路パッドに押しつけて、検査を行
う。
Further, there is one described in Japanese Patent Application Laid-Open No. 5-212118 (corresponding US application 1991 750842). This is a metal plate, for example, a stainless plate,
Corresponding to the shape of the protrusion by partially covering it with a non-conductive film such as Teflon, and pressing it with a concave tool that has a protrusion with a sharp tip on a metal part that is not covered Form a concave shape, and then deposit a metal on this to form a metal layer, and further,
Dielectric substrates are stacked. Then, the dielectric substrate including the metal layer is peeled off from the metal plate to be configured. That is, this is one in which a plurality of connector pads having sharp contact portions are arranged on the base body. Then, the pointed contact portion is pressed against the integrated circuit pad to perform inspection.

【0008】[0008]

【発明が解決しようとする課題】ところで、近年、半導
体素子の高密度化に伴って、検査用のプローブの高密度
多ピン化が進み、半導体素子の電極と検査回路間で電気
信号を伝送するための簡便な接続装置の開発が望まれて
いる。そこで、このような観点から、上記従来の技術に
ついて検討する。
By the way, in recent years, as the density of semiconductor elements has increased, the number of high density pins for inspection probes has increased, and electric signals are transmitted between the electrodes of the semiconductor element and the inspection circuit. It is desired to develop a simple connecting device for this purpose. Therefore, from such a viewpoint, the above-mentioned conventional technique will be examined.

【0009】図29、図30に示した従来のプローブカ
ードの検査方法では、プローブ5の形状から、そこでの
集中インダクタンスが大きく、高速信号での検査に限界
がある。すなわち、プローブカード上での信号線の特性
インピーダンスをR、プローブの集中インダクタンスを
Lとすると、時定数はL/Rとなる。従って、R=50
ohm、L=50nHの場合で、時定数は1nsとな
る。この程度の高速信号を扱うと、波形がなまり、正確
な検査ができない。従って、通常は、直流的な特性検査
に限られている。また、上記のプロービング方式では、
プローブの空間的な配置に限界があり、半導体素子の電
極の高密度化、総数の増大に対応できなくなっている。
In the conventional probe card inspection method shown in FIGS. 29 and 30, due to the shape of the probe 5, there is a large concentrated inductance, and there is a limit to the inspection with high-speed signals. That is, when the characteristic impedance of the signal line on the probe card is R and the concentrated inductance of the probe is L, the time constant is L / R. Therefore, R = 50
When ohm and L = 50 nH, the time constant is 1 ns. When a high-speed signal of this level is handled, the waveform becomes blunt, and accurate inspection cannot be performed. Therefore, it is usually limited to DC characteristic inspection. In the above probing method,
There is a limit to the spatial arrangement of the probes, and it is not possible to cope with the high density of electrodes of the semiconductor element and the increase in the total number.

【0010】一方、2個の可動ピンからなるスプリング
プローブを用いる方法は、プローブの長さが比較的短い
ため高速電気特性を検査することが可能である。但し、
自己インダクタンスは、裸のプローブ長にほぼ比例す
る。したがって、直径0.2mm、長さ10mmのプロ
ーブの場合、そのインダクタンスは、9nH程度とな
る。高速電気信号を乱すクロストークノイズおよびグラ
ンドレベルの変動(グランドのリターン電流)は、上記
自己インダクタンスの関数となり、裸のプローブ長にほ
ぼ比例する。このため、数百MHz以上の高速信号を用
いる場合は、10mm以下の短いプローブが必要であ
る。しかし、このようなスプリングプローブを製作する
ことは、困難であり、現実的ではない。
On the other hand, in the method using the spring probe composed of two movable pins, since the probe length is relatively short, it is possible to inspect high-speed electrical characteristics. However,
Self-inductance is approximately proportional to bare probe length. Therefore, in the case of a probe having a diameter of 0.2 mm and a length of 10 mm, its inductance is about 9 nH. Crosstalk noise that disturbs high-speed electrical signals and ground level fluctuations (ground return current) are a function of the self-inductance and are approximately proportional to bare probe length. Therefore, when using a high-speed signal of several hundred MHz or more, a short probe of 10 mm or less is required. However, manufacturing such a spring probe is difficult and impractical.

【0011】また、図31、図32に示した銅配線の一
部にめっきにより形成したバンプをプローブとする方法
は、バンプの先端部が平坦あるいは半円形となるため、
アルミニウム電極やはんだ電極などの材料表面に酸化物
を生成する被接触材料に対しては、接触抵抗が不安定に
なり、接触時の荷重を数百mN以上にする必要がある。
しかし、接触時の荷重を大きくしすぎることには問題が
ある。すなわち、半導体素子の高集積化が進み、高密度
多ピン、狭ピッチの電極が半導体素子表面に形成されて
いる。そのため、電極直下に多数の能動素子が形成され
ているため、半導体素子検査時のプローブの電極への接
触圧が大き過ぎると、電極およびその直下の能動素子に
損傷を与えるおそれがある。
Further, in the method shown in FIGS. 31 and 32, in which the bump formed by plating on a part of the copper wiring is used as a probe, the tip of the bump is flat or semicircular.
For a contacted material such as an aluminum electrode or a solder electrode, which forms an oxide on the surface of the material, the contact resistance becomes unstable, and the load at the time of contact needs to be several hundred mN or more.
However, there is a problem in making the load at the time of contact too large. That is, as the degree of integration of semiconductor elements increases, high density multi-pin and narrow pitch electrodes are formed on the semiconductor element surface. Therefore, since a large number of active elements are formed immediately below the electrodes, if the contact pressure of the probe to the electrodes during the semiconductor element inspection is too large, the electrodes and the active elements directly below the electrodes may be damaged.

【0012】また、特開平5−211218号公報に開
示される方法は、成形型とする金属板に、窪みツールを
押しつけることにより、機械的に穴をあけるため、穴あ
け精度が悪いという問題がある。すなわち、機械的な操
作で行われるため、位置決め精度に限界がある。また、
穴のあき方にもばらつきを生じる。この結果、突起の位
置、形状および大きさにばらつきが生じるという問題が
ある。
Further, the method disclosed in Japanese Patent Laid-Open No. 511218/1993 has a problem that the precision of punching is poor because a hole is mechanically punched by pressing a depression tool against a metal plate to be a forming die. . That is, since the mechanical operation is performed, the positioning accuracy is limited. Also,
There are variations in how to make holes. As a result, there is a problem in that the positions, shapes, and sizes of the protrusions vary.

【0013】さらに、特開平5−211218号公報に
開示される方法は、各突起の接触圧を適度な値とするこ
とが配慮されていない。特に、特開平5−211218
号公報に開示される方法は、突起の形状等にばらつきが
生じることが予想されるため、接触が不十分な突起を完
全に接触させるには、全体として大きな接触圧が必要と
なり、部分的には、過大な接触圧となってしまうという
問題がある。
Further, the method disclosed in Japanese Patent Laid-Open No. 511218/1993 does not consider the contact pressure of each protrusion to be an appropriate value. In particular, JP-A-5-212118
The method disclosed in Japanese Patent Publication is expected to cause variations in the shape of the protrusions, etc. Therefore, a large contact pressure is required as a whole to completely contact the protrusions that are insufficiently contacted. Has a problem that the contact pressure becomes excessive.

【0014】本発明の第1の目的は、被検査対象につい
て、多点かつ高密度で接触できる接触端子を有する接続
装置およびその製造方法を提供することにある。
A first object of the present invention is to provide a connecting device having contact terminals capable of contacting an object to be inspected at multiple points and at high density, and a method for manufacturing the connecting device.

【0015】本発明の第2の目的は、プローブの長さを
短くできて、高周波数まで対応できる電気特性を有する
接続装置およびその製造方法を提供することにある。
A second object of the present invention is to provide a connecting device having a short probe length and electrical characteristics capable of handling high frequencies, and a method of manufacturing the same.

【0016】本発明の第3の目的は、加工精度が高く、
しかも、微細な組立て作業を要せずに製造できる接続装
置およびその製造方法を提供することにある。
A third object of the present invention is high machining accuracy,
Moreover, it is an object of the present invention to provide a connection device that can be manufactured without requiring a fine assembly work and a manufacturing method thereof.

【0017】本発明の第4の目的は、小さな接触圧で、
接触特性が安定な接触端子を実現させる接続装置および
その製造方法を提供することにある。
A fourth object of the present invention is to provide a small contact pressure,
It is an object of the present invention to provide a connection device that realizes a contact terminal having stable contact characteristics and a method for manufacturing the connection device.

【0018】また、本発明の第5の目的は、高密度かつ
多ピンで、電気特性の優れた接続装置を有する検査装置
を提供することにある。
A fifth object of the present invention is to provide an inspection device having a connection device with high density, multiple pins, and excellent electrical characteristics.

【0019】[0019]

【課題を解決するための手段】上記第1ないし第3の目
的を達成するため、本発明の第1の態様によれば、検査
対象と電気的に接触して、電気信号を授受するための接
続装置であって、検査対象と電気的に接触するための複
数個の接触端子と、各接触端子から引き出される引き出
し用配線と、接触端子および引出し用配線を支持する第
1の基材とを備え、前記接触端子は、稜線を有する突起
部と、この突起部を支持する絶縁層とを備え、前記突起
部は、少なくともその先端側に、導電性部分を有し、こ
の導線性部分は、対応する前記引出し用配線と接続され
ることを特徴とする接続装置が提供される。
In order to achieve the above first to third objects, according to the first aspect of the present invention, an object for making electrical contact with an object to be inspected and transmitting and receiving an electrical signal is provided. The connection device includes a plurality of contact terminals for making electrical contact with an object to be inspected, a lead wire drawn out from each contact terminal, and a first base material supporting the contact terminal and the lead wire. The contact terminal comprises a protrusion having a ridge, and an insulating layer supporting the protrusion, the protrusion has a conductive portion at least on the tip side thereof, and the conductive portion is A connection device is provided, which is connected to the corresponding lead-out wiring.

【0020】突起部は、例えば、結晶性の第2の基材を
異方性エッチングして得られる突起を有する。そして、
前記突起部は、先端が尖った形状となるように、少なく
とも先端部において、錐または錐台形状を有する形状に
形成される。例えば、角錐、角錐台、より具体的には、
八角錐、八角錐台、四角錐、四角錐台が挙げられる。
The protrusion has, for example, a protrusion obtained by anisotropically etching the crystalline second base material. And
The projection is formed in a shape having a pyramid or a truncated cone shape at least at the tip so that the tip has a pointed shape. For example, pyramids, truncated pyramids, and more specifically,
Examples include octagonal pyramid, octagonal pyramid, quadrangular pyramid, and quadrangular pyramid.

【0021】また、本発明の第2の態様によれば、検査
対象と電気的に接触して、電気信号を授受するための接
続装置の製造方法であって、基材の予め定めた複数箇所
で、該基材を異方性エッチングして、先端が尖った形状
の突起をそれぞれ形成する工程と、該各接触端子用の突
起ごとに、その先端側に導電性皮膜および引き出し用配
線を形成する工程とを有することを特徴とする接続装置
の製造方法が提供される。
According to a second aspect of the present invention, there is provided a method of manufacturing a connecting device for electrically contacting an object to be inspected and transmitting and receiving an electric signal, the method comprising: Then, a step of anisotropically etching the base material to form protrusions each having a pointed tip, and forming a conductive film and a lead-out wiring on the tip side of each protrusion for each contact terminal The method for manufacturing a connection device is provided.

【0022】上記本発明の第4の目的を達成するため、
本発明の第3の態様によれば、前記第1の態様にさら
に、前記接触端子が、片持ち梁からなる接触端子部に形
成される構成の接続装置が提供される。穴の縁で一端が
支持される片持ち梁状に形成された絶縁膜、穴の縁で両
端が支持されるブリッジ状に形成された絶縁膜、穴の縁
全周で支持される絶縁膜を、可撓性の大きさ、剛性の大
きさ等に合わせて、適宜設けることができる。
In order to achieve the above-mentioned fourth object of the present invention,
According to a third aspect of the present invention, in addition to the first aspect, there is provided a connecting device having a configuration in which the contact terminal is formed in a contact terminal portion formed of a cantilever. Insulating film formed in a cantilever shape, one end of which is supported by the edge of the hole, insulating film formed in a bridge shape of which both ends are supported by the edge of the hole, and insulating film supported by the entire circumference of the hole edge. , And can be appropriately provided in accordance with the size of flexibility, the size of rigidity, and the like.

【0023】また、本発明の第4の態様によれば、前記
第1の態様にさらに、前記接触端子が、絶縁薄膜の表面
に形成される構成の接続装置が提供される。
According to a fourth aspect of the present invention, in addition to the first aspect, there is provided a connection device in which the contact terminal is formed on the surface of an insulating thin film.

【0024】さらには、本発明の第5の態様によれば、
前記第1の態様にさらに、緩衝層と、基板とをさらに有
し、前記接触端子を構成した基材は、緩衝層を挟んで基
板に固定される構成の接続装置が提供される。
Further, according to the fifth aspect of the present invention,
In addition to the first aspect, there is provided a connection device further including a buffer layer and a substrate, wherein the base material forming the contact terminal is fixed to the substrate with the buffer layer interposed therebetween.

【0025】また、本発明の第6の態様によれば、前記
第2の態様にさらに、前記接触端子を形成する工程は、
緩衝層を介して基板に固定する工程をさらに含むことを
特徴とする接続装置の製造方法が提供される。
According to a sixth aspect of the present invention, in addition to the second aspect, the step of forming the contact terminal further comprises:
There is provided a method of manufacturing a connection device, which further comprises a step of fixing to a substrate via a buffer layer.

【0026】また、本発明の第5の目的を達成するた
め、本発明の第7の態様によれば、多数の電極が配置さ
れた検査対象の各電極に接触して、電気信号を授受して
検査を行う検査装置において、検査対象物を変位自在に
支持する試料支持系と、第3の態様ないし第5の態様の
接続装置を有し、該接続装置の接触端子のある面が、試
料支持系の検査対象物と対向するように配置されるプロ
ーブ系と、前記試料支持系の検査対象の変位駆動を制御
する駆動制御系と、前記プローブ系と接続されて検査を
行うテスタとを有することを特徴とする検査装置が提供
される。
In order to achieve the fifth object of the present invention, according to the seventh aspect of the present invention, an electric signal is transmitted and received by contacting each electrode of the inspection object in which a large number of electrodes are arranged. In an inspection apparatus that performs inspection by means of a sample support system that displaceably supports an inspection object, and a connection device according to the third to fifth aspects, the surface of the connection device on which the contact terminals are located is the sample. It has a probe system arranged to face the inspection object of the support system, a drive control system for controlling the displacement drive of the inspection object of the sample support system, and a tester connected to the probe system to perform the inspection. An inspection apparatus is provided which is characterized by the above.

【0027】また、本発明の第8の態様によれば、多数
の電極が配置された検査対象の各電極に接触して、電気
信号を授受して検査を行う検査装置において、検査対象
物を支持する試料支持部、および、第3の態様ないし第
5の態様の接続装置を有し、該接続装置は、その接触端
子のある面が、試料支持部の検査対象物と対向するよう
に配置される、少なくとも1の個別プローブ系と、前記
個別プローブ系と接続されて検査を行うテスタとを有
し、前記個別プローブ系は、マザーボードに装着され、
該マザーボードを介して、テスタと接続されることを特
徴とする検査装置が提供される。
Further, according to the eighth aspect of the present invention, in the inspection device for contacting each electrode of the inspection object on which a large number of electrodes are arranged and transmitting and receiving an electric signal to perform the inspection, It has a sample support part to support, and the connection device of the third aspect to the fifth aspect, and the connection device is arranged such that the surface with the contact terminal faces the inspection object of the sample support part. And at least one individual probe system, and a tester connected to the individual probe system to perform an inspection, the individual probe system being mounted on a motherboard,
There is provided an inspection device characterized by being connected to a tester via the motherboard.

【0028】また、本発明の第9の態様によれば、多数
の電極が配置された検査対象の各電極に接触して、電気
信号を授受して検査を行う検査装置において、検査対象
物を支持する試料支持部、および、第3の態様ないし第
5の態様の接続装置を有し、該接続装置は、その接触端
子のある面が、試料支持部の検査対象物と対向するよう
に配置されるプローブ系と、前記個別プローブ系と接続
されて検査を行うテスタとを有ることを特徴とする検査
装置が提供される。
Further, according to the ninth aspect of the present invention, in the inspection device for contacting each electrode of the inspection object on which a large number of electrodes are arranged and transmitting and receiving an electric signal to perform the inspection, It has a sample support part to support, and the connection device of the third aspect to the fifth aspect, and the connection device is arranged such that the surface with the contact terminal faces the inspection object of the sample support part. And a tester connected to the individual probe system to perform an inspection.

【0029】[0029]

【作用】上記の構成によれば、接触端子を、基材の異方
性エッチングにより形成される突起と、この突起に導電
性材料で被覆することにより構成することができる。異
方性エッチングによれば、例えば、角錐形状ないし角錐
台形状の先端が尖った形状が得られる。しかも、エッチ
ング条件を管理することにより、微細で、高密度の接触
端子を、多数個、高精度に配置することができる。従っ
て、測定対象物の高密度化に対応することができる。
According to the above construction, the contact terminal can be constructed by forming the projection formed by anisotropic etching of the base material and coating the projection with a conductive material. By anisotropic etching, for example, a pyramid shape or a truncated pyramid shape with a sharp tip is obtained. Moreover, by controlling the etching conditions, a large number of fine and high-density contact terminals can be arranged with high accuracy. Therefore, it is possible to cope with high density of the measurement object.

【0030】また、異方性エッチングによる突起を利用
することにより、接触端子の長さを、接触端子をエッチ
ング工程で形成しうる程度に短く(0.001〜0.5
mm)形成することができる。これにより、高速信号の
乱れを小さくすることができる。
Further, by utilizing the protrusions formed by anisotropic etching, the length of the contact terminal is shortened to the extent that the contact terminal can be formed by the etching process (0.001 to 0.5).
mm) can be formed. As a result, the disturbance of the high speed signal can be reduced.

【0031】また、高密度多ピン、狭ピッチの半導体素
子の表面電極を全ピン接触することにより、半導体素子
全面で電源供給可能な電圧変動の少ない安定した動作状
態での検査が実現できる。その結果、高速AC検査が可
能となり、半導体素子の高速動作の確認と出力波形の詳
細な観察が可能となり、半導体素子の特性マージンを把
握することができることにより、半導体素子の設計への
効率の良いフィードバックが可能となる。
Further, by contacting all the surface electrodes of the semiconductor element of high density multi-pin, narrow pitch with all pins, it is possible to realize an inspection in a stable operating state with little voltage fluctuation capable of supplying power over the entire surface of the semiconductor element. As a result, high-speed AC inspection is possible, high-speed operation of the semiconductor element can be confirmed, output waveforms can be observed in detail, and the characteristic margin of the semiconductor element can be grasped, which improves efficiency in designing the semiconductor element. Feedback is possible.

【0032】また、前記絶縁膜は、突起を支持する部分
の突起後方部分に穴が設けられている。そのため、絶縁
膜は、突起後方部分が穴の開口部に位置して、第2の基
材により支持されないため、たわみやすくなる。そのた
め、接続装置に複数個の突起が設けられる場合に、それ
ぞれの突起において、絶縁膜がたわんで、電極と突起の
間隔のばらつきを吸収することができる。穴の縁で一端
が支持される片持ち梁状に形成された絶縁膜、穴の縁で
両端が支持されるブリッジ状に形成された絶縁膜、穴の
縁全周で支持される絶縁膜を、片持ち梁、あるいは、絶
縁膜の表面に形成し、必要に応じて、緩衝層を設けるこ
とにより、電極と接触端子の間隔のばらつきを吸収する
ことができる。すなわち、片持ち梁あるいは、絶縁性膜
の材料、膜厚、サイズ、および、緩衝層の弾性率を適宜
に設定することにより、接触端子は、プロービング時に
電極およびその直下の能動素子に損傷を与えない適度な
値に、容易に設定することが可能である。また、接触対
象である電極に多少の段差があっても、片持ち梁あるい
は、絶縁性膜のたわみ、および、緩衝層の弾性により、
所定の力にて電極に接触することができる。
Further, in the insulating film, a hole is provided in a rear portion of the protrusion that supports the protrusion. Therefore, since the rear portion of the protrusion is located at the opening of the hole and is not supported by the second base material, the insulating film is easily bent. Therefore, when the connecting device is provided with a plurality of protrusions, the insulating film bends in each protrusion, and variations in the distance between the electrode and the protrusion can be absorbed. Insulating film formed in a cantilever shape, one end of which is supported by the edge of the hole, insulating film formed in a bridge shape of which both ends are supported by the edge of the hole, and insulating film supported by the entire circumference of the hole edge. By forming it on the surface of the cantilever or the insulating film and providing a buffer layer if necessary, it is possible to absorb the variation in the distance between the electrode and the contact terminal. That is, by appropriately setting the material of the cantilever or the insulating film, the film thickness, the size, and the elastic modulus of the buffer layer, the contact terminal may damage the electrode and the active element immediately below it during probing. It is possible to easily set a moderate value that does not exist. In addition, even if the electrode to be contacted has some steps, due to the bending of the cantilever or the insulating film and the elasticity of the buffer layer,
The electrodes can be contacted with a predetermined force.

【0033】電極パターンの変更に対しては、エッチン
グパターンを取り換えるのみで電極パターンの変更に容
易に対応することができる。
With respect to the change of the electrode pattern, it is possible to easily deal with the change of the electrode pattern only by replacing the etching pattern.

【0034】基材として、シリコンウェハを用いた場合
は、必要に応じて、一般の半導体素子の製造工程を応用
して、上記接触端子を形成したシリコンの表面に、コン
デンサ、抵抗あるいは集積回路を形成して、電気特性を
改善したり、検査回路を形成することができ、信号の乱
れの少ない高速のAC検査が可能になる。
When a silicon wafer is used as the base material, a general semiconductor element manufacturing process is applied as necessary to form a capacitor, a resistor, or an integrated circuit on the surface of the silicon on which the contact terminals are formed. It is possible to improve electrical characteristics and form an inspection circuit by forming the circuit, thereby enabling high-speed AC inspection with less signal disturbance.

【0035】基材として、シリコンウェハを用いること
により、検査対象がシリコン系の半導体素子の場合は、
線膨張率の差による変位が少ない接続装置が実現でき、
例えば、ウェハ状態でも容易に高温で検査可能である。
By using a silicon wafer as the base material, when the inspection target is a silicon-based semiconductor element,
It is possible to realize a connecting device with less displacement due to the difference in linear expansion coefficient.
For example, even a wafer state can be easily inspected at high temperature.

【0036】従って、半導体素子の電極を被接触対象と
した高密度、超多ピンで高速信号による動作試験が可能
で、高温でも接触端子の先端位置精度が良好で電極パタ
ーンの変更にも容易に対応できる接触装置が製作可能で
ある。
Therefore, it is possible to perform an operation test by a high-density signal with a high-density, super-multi-pin targeting the electrode of the semiconductor element as a contact target, and the tip position accuracy of the contact terminal is good even at high temperature, and the electrode pattern can be easily changed. It is possible to manufacture a corresponding contact device.

【0037】なお、本発明の接続装置は、接触対象が半
導体素子に限定されることなく、対向する電極の接触装
置としても対応でき、狭ピッチ、多ピンであっても製作
可能である。
The connection device of the present invention is not limited to a semiconductor element as a contact target, and can be used as a contact device for facing electrodes, and can be manufactured with a narrow pitch and a large number of pins.

【0038】[0038]

【実施例】以下、本発明に関わる接続装置、接触端子、
および、検査装置について、実施例に基づいて説明す
る。
EXAMPLES Hereinafter, a connecting device, contact terminals, and
The inspection apparatus will be described based on examples.

【0039】なお、本実施例では、まず、突起の形状と
して角錐形状ないし角錐台形状の代表例として、四角錐
ないし四角錐台の形状を形成した実施例について説明す
る。もちろん、突起の形状は、これに限られない。突起
の形状は、後述するように、異方性エッチングにおけ
る、エッチング液の成分比、液温、エッチング時間等を
適宜設定することにより変化する。例えば、八角錐ない
し八角錐台などの他の形状とすることができる。
In this embodiment, first, an example in which a pyramid or a truncated pyramid is formed as a typical example of the shape of the protrusion is a pyramid or a truncated pyramid. Of course, the shape of the protrusion is not limited to this. As will be described later, the shape of the protrusion changes by appropriately setting the component ratio of the etching liquid, the liquid temperature, the etching time, etc. in anisotropic etching. For example, other shapes such as an octagonal pyramid or a truncated octagonal pyramid can be used.

【0040】図1は、本発明の接続装置の第1実施例の
要部を示す。本実施例の接続装置は、複数個の接触端子
42が配置された端子配列体20と、この端子配列体2
0を支持する支持部材45と、支持部材45と端子配列
体20との間に装填される緩衝層46と、支持部材45
を搭載する配線基板70と、各接触端子42を配線基板
70の配線と接続するための延長配線シート71とを備
える。
FIG. 1 shows the essential parts of a first embodiment of a connecting device according to the present invention. The connection device of this embodiment includes a terminal array body 20 in which a plurality of contact terminals 42 are arranged, and the terminal array body 2
0, a support member 45 supporting 0, a buffer layer 46 loaded between the support member 45 and the terminal array 20, and a support member 45.
And a wiring board 70 for mounting each of the contact terminals 42 and an extension wiring sheet 71 for connecting the contact terminals 42 to the wiring of the wiring board 70.

【0041】端子配列体20は、第1の基材を構成する
シリコンウェハ28と、絶縁膜を構成する二酸化シリコ
ン膜26、30と、接触端子42と、二酸化シリコン膜
26に設けられ、該接触端子42から引き出された引き
出し用配線40とを有する。接触端子42は、接触端子
となる突起部35と、これを支持する突起支持部43と
で構成される。突起部35は、後述するように、第1の
基材であるシリコンウェハを異方性エッチングすること
により形成される突起34と、この突起34を覆う絶縁
膜36と、絶縁膜36上に設けられる導電性被覆37と
で構成される。突起支持部43は、二酸化シリコン膜2
6で構成される。
The terminal array 20 is provided on the silicon wafer 28 constituting the first base material, the silicon dioxide films 26 and 30 constituting the insulating film, the contact terminal 42, and the silicon dioxide film 26, and the contact The lead wire 40 is led out from the terminal 42. The contact terminal 42 includes a protrusion 35 that serves as a contact terminal and a protrusion support 43 that supports the protrusion 35. The protrusion 35 is provided on the insulating film 36, the protrusion 34 formed by anisotropically etching the silicon wafer that is the first base material, the insulating film 36 that covers the protrusion 34, and the insulating film 36, as described later. And a conductive coating 37 that is formed. The protrusion support portion 43 is formed of the silicon dioxide film 2
It is composed of 6.

【0042】シリコンウェハ28の、突起部35の後方
部分に、穴28aが設けられている。上記突起支持部4
3は、この穴28aの一部を覆うように、穴の開口に位
置する。この実施例では、突起支持部43は、穴28a
の周辺の1ヶ所に固定され、片持ち梁状に形成されてい
る。従って、突起部35は、穴28aの開口面部に位置
する状態で、突起支持部43により支持される。
A hole 28a is provided in the rear portion of the projection 35 of the silicon wafer 28. The protrusion support part 4
3 is located at the opening of the hole so as to cover a part of the hole 28a. In this embodiment, the protrusion support portion 43 has the hole 28a.
It is fixed to one place around and is shaped like a cantilever. Therefore, the protrusion 35 is supported by the protrusion support portion 43 while being positioned on the opening surface of the hole 28a.

【0043】延長配線シート71は、絶縁フィルム71
aと、この上に設けられた引き出し用延長配線72とで
構成される。この延長配線シート71は、シリコンウェ
ハ28の外側で滑らかに折り曲げられて、一端が端子配
列体20の周縁部に固定され、他端が、配線基板70の
上に固定される。引き出し用延長配線72は、引き出し
用配線40、および、配線基板70に設けられている電
極73に、それぞれ電気的に接続される。接続は、例え
ば、はんだ74を用いて行われる。
The extended wiring sheet 71 is an insulating film 71.
a and an extension wire 72 for drawing provided thereon. The extended wiring sheet 71 is smoothly bent outside the silicon wafer 28, one end of which is fixed to the peripheral portion of the terminal array 20 and the other end of which is fixed onto the wiring board 70. The lead-out extension wiring 72 is electrically connected to the lead-out wiring 40 and the electrode 73 provided on the wiring board 70, respectively. The connection is made using, for example, solder 74.

【0044】なお、引き出し用配線40の周縁部と電極
73との接続は、絶縁フィルム71aに設けられた引き
出し用延長配線72ではなく、ワイヤボンディングによ
って、接続するようにしてもよい。
The peripheral portion of the lead-out wiring 40 and the electrode 73 may be connected by wire bonding instead of the lead-out extended wiring 72 provided on the insulating film 71a.

【0045】配線基板70は、例えば、ポリイミド、ガ
ラスエポキシ等の樹脂材料からなり、上述した電極73
の他、内部配線70a、接続端子70b等を有してい
る。配線基板70と支持部材45とは、例えば、シリコ
ン系接着剤を用いて接着される。
The wiring board 70 is made of, for example, a resin material such as polyimide or glass epoxy, and the electrode 73 described above is used.
Besides, it has an internal wiring 70a, a connection terminal 70b, and the like. The wiring board 70 and the support member 45 are adhered to each other by using, for example, a silicone adhesive.

【0046】絶縁フィルム71aは、可撓性があり、好
ましくは、耐熱性がある樹脂で形成する。本実施例で
は、ポリイミド樹脂が用いられる。緩衝層46は、エラ
ストマ等の弾性を有する物質で構成される。具体的に
は、シリコンゴム等が用いられる。接触端子42および
引き出し用配線40は、導電性被覆で構成される。これ
らの詳細については、後述する。また、図1では、接触
端子42および引き出し用配線40は、説明の簡単のた
め、1つの接触端子分のみ示すが、もちろん、実際に
は、後述するように複数個が配置される。
The insulating film 71a is made of a resin having flexibility and preferably heat resistance. In this embodiment, a polyimide resin is used. The buffer layer 46 is made of an elastic material such as elastomer. Specifically, silicon rubber or the like is used. The contact terminals 42 and the lead wires 40 are made of a conductive coating. Details of these will be described later. Further, in FIG. 1, the contact terminal 42 and the lead-out wiring 40 are shown only for one contact terminal for the sake of simplicity of explanation, but of course, actually, a plurality of them are arranged as will be described later.

【0047】図2に、本発明の接続装置の第2実施例の
要部を示す。図2に示す接続装置は、シリコンウェハ2
8に設けられている穴28aのエッチング形状が異なる
こと、および、これに関連して、接触端子75の構造が
異なることの他は、上記図1に示す接続装置と同様に構
成される。すなわち、本実施例では、端子配列体20に
おいて、穴28aがシリコンウェハ28および二酸化シ
リコン膜30を貫通する状態で設けられている。また、
本実施例では、突起支持部43は、穴28aの開口部の
全周で固定支持される。従って、接触端子75は、穴2
8aの開口部をふさぐ状態で設けられている。この接触
端子75の詳細については、後述する。
FIG. 2 shows the essential parts of a second embodiment of the connection device according to the present invention. The connecting device shown in FIG.
8 is different from the connection device shown in FIG. 1 except that the etching shape of the hole 28a provided in the contact hole 8 is different and, in connection with this, the structure of the contact terminal 75 is different. That is, in the present embodiment, in the terminal array 20, the holes 28a are provided so as to penetrate the silicon wafer 28 and the silicon dioxide film 30. Also,
In this embodiment, the projection support portion 43 is fixedly supported on the entire circumference of the opening of the hole 28a. Therefore, the contact terminal 75 is
It is provided so as to cover the opening of 8a. Details of the contact terminal 75 will be described later.

【0048】図3に、本発明の接続装置の第3実施例の
要部を示す。図3に示す接続装置は、端子配列体20に
おける、穴28aの構造および接触端子76の構造が異
なる他は、上記図2に示す接続装置と同様に構成され
る。この接触端子76の詳細については、後述する。
FIG. 3 shows the essential parts of a third embodiment of the connection device of the present invention. The connecting device shown in FIG. 3 is configured in the same manner as the connecting device shown in FIG. 2 except that the structure of the holes 28a and the structure of the contact terminals 76 in the terminal array 20 are different. Details of the contact terminal 76 will be described later.

【0049】図4に、本発明の接続装置の第4実施例の
要部を示す。図4に示す接続装置は、引き出し用配線7
7の表面に絶縁材料78を設けた接触端子79の構造が
異なる他は、上記図1および図2および図3に示す接続
装置と同様に構成される。ただし、引き出し用配線77
の周縁部には、絶縁フィルム71aに設けられた引き出
し用延長配線72が接続され、該絶縁フィルム71aに
設けられたビア80を通して、該引き出し用延長配線7
2が、配線基板70に設けられている電極73に、電気
的に接続される。この接触端子79の詳細については、
後述する。
FIG. 4 shows the essential parts of a fourth embodiment of the connection device of the present invention. The connecting device shown in FIG.
7 is the same as the connecting device shown in FIGS. 1, 2 and 3 except that the structure of the contact terminal 79 in which the insulating material 78 is provided on the surface of 7 is different. However, the wiring for drawing 77
The extension wiring 72 for drawing provided on the insulating film 71a is connected to the peripheral edge of the extension wiring 7 for drawing through the via 80 provided on the insulating film 71a.
2 is electrically connected to the electrode 73 provided on the wiring board 70. For details of this contact terminal 79,
It will be described later.

【0050】図23(b’)に、本発明の第5実施例の
要部を示す。図23(b’)に示す接続装置は、基本的
な構造は、図3に示す第3実施例と同じである。相違す
る点は、突起支持部43が、穴26aの開口部周縁の対
向する2辺で支持され、接触端子76aがブリッジ構造
となっている点である。本実施例の接触端子76aの詳
細については、後述する。
FIG. 23 (b ') shows the essential parts of the fifth embodiment of the present invention. The connecting device shown in FIG. 23 (b ') has the same basic structure as that of the third embodiment shown in FIG. The difference is that the projection support portion 43 is supported by two opposite sides of the peripheral edge of the opening of the hole 26a, and the contact terminal 76a has a bridge structure. Details of the contact terminal 76a of this embodiment will be described later.

【0051】次に、上記第1実施例の接続装置の接触端
子部分の構造および製造方法について説明する。
Next, the structure and manufacturing method of the contact terminal portion of the connection device of the first embodiment will be described.

【0052】図7に示す接続装置は、片持ち梁構造の突
起支持部43としての二酸化シリコン膜26を有し、か
つ、これに接触端子42とが設けられている。接触端子
42は、突起34と、これを被覆する二酸化シリコン3
6とからなる突起状形成物と、その先端部に被着され
た、導電膜39およびめっき膜44とからなる導電性被
覆とで構成される。また、この接続装置は、二酸化シリ
コン膜26の表面に、引き出し用配線40が、その一端
を接触端子42の先端部に被着された導電膜39と接続
されると共に、一体に形成されている。さらに、この突
起支持部43を表面に形成したシリコンウェハ28の他
方の面に、緩衝層46を構成するエラストマとしてのシ
リコンゴムと、支持部材45を構成するシリコンウェハ
とが配置される。導電膜39は、本実施例では、クロム
膜39aに金膜39bを被着した二層構造で構成され
る。また、めっき膜44は、ロジウム膜で構成される。
めっき膜44として、ロジウムを用いる理由は、ロジウ
ムの硬度が金の硬度より大きいことによる。
The connection device shown in FIG. 7 has the silicon dioxide film 26 as the projection supporting portion 43 of the cantilever structure, and is provided with the contact terminal 42. The contact terminal 42 includes the protrusion 34 and the silicon dioxide 3 that covers the protrusion 34.
6 and a conductive coating made up of a conductive film 39 and a plating film 44, which is attached to the tip of the projection-shaped product. Further, in this connection device, the lead-out wiring 40 is formed integrally with the surface of the silicon dioxide film 26, with one end thereof being connected to the conductive film 39 attached to the tip portion of the contact terminal 42. . Further, on the other surface of the silicon wafer 28 having the projection support portion 43 formed on the surface thereof, silicon rubber as an elastomer forming the buffer layer 46 and a silicon wafer forming the support member 45 are arranged. In this embodiment, the conductive film 39 has a two-layer structure in which the gold film 39b is deposited on the chromium film 39a. The plated film 44 is composed of a rhodium film.
The reason why rhodium is used as the plating film 44 is that the hardness of rhodium is larger than that of gold.

【0053】また、図7に、本実施例の接続装置の各部
の代表的な寸法を示す。図7に示す寸法例は、底面の一
辺が30μmの四角錐形状の接触端子についてのもので
ある。この接触端子は、シリコンウェハをフォトリソグ
ラフ技術によりパターニングして形成されるので、位置
および大きさが高精度に決められる。また、異方性エッ
チングにより形成されるので、形状がシャープに形成で
きる。特に、先端を、尖った形状とすることができる。
これらの特徴は、他の実施例においても共通する。な
お、寸法および配置は、一例であって、本発明は、これ
に限定されるものではない。また、本実施例に限らず、
他の実施例においても、同程度の寸法および加工精度が
実現できる。
FIG. 7 shows typical dimensions of each part of the connection device of this embodiment. The example of dimensions shown in FIG. 7 is for a quadrangular pyramid-shaped contact terminal with one side of the bottom surface of 30 μm. Since the contact terminals are formed by patterning a silicon wafer by a photolithographic technique, the position and size can be determined with high accuracy. Further, since it is formed by anisotropic etching, the shape can be sharpened. In particular, the tip can be sharpened.
These features are common to the other embodiments. It should be noted that the dimensions and arrangement are merely examples, and the present invention is not limited to this. Further, not limited to this embodiment,
In other embodiments, the same size and processing accuracy can be realized.

【0054】接触端子の先端を尖った形状とするのは、
次の理由からである。
The pointed tip of the contact terminal is
The reason is as follows.

【0055】測定対象の電極がアルミニウムの場合、表
面に酸化膜が形成されていて、接触時の抵抗が不安定と
なる。このような電極に対して、接触時の抵抗値の変動
が0.5Ω以下の安定した抵抗値を得るためには、接触
端子の先端部が、電極表面の酸化膜をつき破って、良好
な接触を確保する必要がある。そのためには、例えば、
接触端子の先端が、半円形の場合、1ピン当たり300
mN以上の荷重となる接触圧で、各接触端子を電極に擦
りつける必要がある。一方、接触端子の先端部が、直径
10μm〜30μmの範囲の平坦部を有する形状の場合
には、1ピン当たり100mN以上の荷重となる接触圧
で、各接触端子を電極に擦りつける必要がある。
When the electrode to be measured is aluminum, an oxide film is formed on the surface and the resistance at the time of contact becomes unstable. In order to obtain a stable resistance value of 0.5Ω or less in contact with such an electrode, the tip of the contact terminal breaks through the oxide film on the surface of the electrode, so that a good resistance can be obtained. Need to ensure contact. To do this, for example,
If the tip of the contact terminal is semi-circular, 300 per pin
It is necessary to rub each contact terminal against the electrode with a contact pressure that gives a load of mN or more. On the other hand, in the case where the tip of the contact terminal has a flat portion with a diameter in the range of 10 μm to 30 μm, it is necessary to rub each contact terminal against the electrode with a contact pressure of 100 mN or more per pin. .

【0056】一方、上記した数値で示される形状を持つ
本実施例の接続装置の接触端子の場合には、1ピン当た
り5mN以上の荷重となる接触圧があれば、電極に擦り
つけることなく、単に押圧するだけで、安定した接触抵
抗で、通電を行うことができる。その結果、低針圧で電
極に接触すればよいため、電極、または、その直下にあ
る素子に損傷を与えることが防止できる。また、全接触
端子にピン圧をかけるために必要な力を小さくすること
ができる。その結果、この接続装置を用いる試験装置に
おけるプローバ駆動装置の耐荷重を軽減し、製造コスト
を低減することができる。
On the other hand, in the case of the contact terminal of the connecting device of the present embodiment having the shape indicated by the above numerical values, if there is a contact pressure of 5 mN or more per pin, it will not rub against the electrode, By simply pressing, electricity can be supplied with stable contact resistance. As a result, since it suffices to contact the electrode with a low stylus pressure, it is possible to prevent damage to the electrode or the element immediately below it. Further, the force required to apply the pin pressure to all the contact terminals can be reduced. As a result, it is possible to reduce the withstand load of the prober driving device in the test device using this connecting device and reduce the manufacturing cost.

【0057】なお、1ピン当たり100mN以上の荷重
をかけることができる場合は、例えば、接触端子が四角
錐台の突起であれば、該四角錐台の先端平坦部の一辺を
30μmより小さくするならば、点のように尖ってなく
てもよい。ただし、上述した理由から、可能な限り、先
端部の面積は、小さくすることが好ましい。
If a load of 100 mN or more per pin can be applied, for example, if the contact terminal is a protrusion having a truncated square pyramid, one side of the flat end of the truncated pyramid is less than 30 μm. For example, it does not have to be as sharp as a dot. However, for the reasons described above, it is preferable to make the area of the tip portion as small as possible.

【0058】次に、図1に示す接続装置を形成するため
の製造プロセスについて、図5および図6を参照して説
明する。図5および図6は、本発明の第1実施例の接続
装置について、片持ち梁からなる接触端子を有する端子
配列体20を形成するための製造プロセスを工程順に示
したものである。
Next, a manufacturing process for forming the connecting device shown in FIG. 1 will be described with reference to FIGS. FIG. 5 and FIG. 6 show, in the order of steps, a manufacturing process for forming the terminal array 20 having the contact terminals made of a cantilever in the connection device according to the first embodiment of the present invention.

【0059】本実施例では、二酸化シリコン26を、単
結晶のシリコンウェハ27および28に挟みこんだ構造
のSOI基板を用いて構成される。すなわち、シリコン
ウェハ27に異方性エッチングで突起34を形成して、
シリコンウェハ28にエッチングで穴28aを形成し、
かつ、穴28aの開口部に、二酸化シリコン膜26を片
持ち梁状に残して、突起支持部43を形成して、接触端
子42を形成する。
In this embodiment, an SOI substrate having a structure in which silicon dioxide 26 is sandwiched between single crystal silicon wafers 27 and 28 is used. That is, the protrusions 34 are formed on the silicon wafer 27 by anisotropic etching,
A hole 28a is formed in the silicon wafer 28 by etching,
At the opening of the hole 28a, the silicon dioxide film 26 is left in the shape of a cantilever, the protrusion supporting portion 43 is formed, and the contact terminal 42 is formed.

【0060】図5(a)は、厚さ0.5〜5μm程度の
二酸化シリコン26をシリコン単結晶27および28に
挟みこんだ構造のSOI基板において、シリコン単結晶
27および28の(100)面に熱酸化により二酸化シ
リコン膜29および30を形成する工程を示す。シリコ
ン単結晶27および28の酸化は、例えば、ウェット酸
素中で酸化温度1000℃で100分の熱酸化により、
二酸化シリコン膜29および30を0.5μm程度形成
する。
FIG. 5A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of about 0.5 to 5 μm is sandwiched between silicon single crystals 27 and 28. The process of forming the silicon dioxide films 29 and 30 by thermal oxidation is shown in FIG. Oxidation of the silicon single crystals 27 and 28 is performed by thermal oxidation in wet oxygen at an oxidation temperature of 1000 ° C. for 100 minutes, for example.
Silicon dioxide films 29 and 30 are formed to a thickness of about 0.5 μm.

【0061】図5(b)は、上記二酸化シリコン膜29
および30の表面にホトレジストマスク31および32
を形成し、二酸化シリコン膜29をエッチングして、二
酸化シリコン膜33のマスクを形成する工程を示す。ホ
トレジストマスク31および32の形成は、次のように
行う。まず、二酸化シリコン膜29および30の表面
に、ホトレジストとしてOFPR800(東京応化工業
製)を塗布する。ついで、接触端子を形成する位置に、
一辺が10〜40μm程度の正方形のパターンを露光
し、現像液NMD3(東京応化工業製)により現像す
る。次に、ホトレジストマスク31および32から露出
した二酸化シリコン膜29を、フッ化水素酸とフッ化ア
ンモニウム液の1:7混液に浸漬してエッチングする。
FIG. 5B shows the silicon dioxide film 29.
And photoresist masks 31 and 32 on the surfaces of
And forming a mask of the silicon dioxide film 33 by etching the silicon dioxide film 29. The photoresist masks 31 and 32 are formed as follows. First, OFPR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied as a photoresist on the surfaces of the silicon dioxide films 29 and 30. Then, at the position to form the contact terminal,
A square pattern with one side of about 10 to 40 μm is exposed and developed with a developer NMD3 (manufactured by Tokyo Ohka Kogyo). Next, the silicon dioxide film 29 exposed from the photoresist masks 31 and 32 is etched by immersing it in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride solution.

【0062】図5(c)は、上記ホトレジストマスク3
1および32を除去し、二酸化シリコン膜33をマスク
として、シリコン単結晶27の(100)面を異方性エ
ッチングして先端が尖った形状の突起部34を形成する
途中の段階の工程を示す。シリコン単結晶27のエッチ
ングは、例えば、水酸化カリウムとイソプロパノールと
水とを含むエッチング液に浸漬することにより行う。エ
ッチング終了後、ホトレジストマスク31および32
は、剥離液S502a(東京応化工業製)で除去する。
FIG. 5C shows the photoresist mask 3 described above.
1 and 32 are removed, the (100) plane of the silicon single crystal 27 is anisotropically etched by using the silicon dioxide film 33 as a mask, and a step in the middle of forming a protrusion 34 having a pointed tip is shown. . The silicon single crystal 27 is etched by, for example, immersing it in an etching solution containing potassium hydroxide, isopropanol, and water. After etching, photoresist masks 31 and 32
Is removed with a stripping solution S502a (manufactured by Tokyo Ohka Kogyo).

【0063】図5(d)は、異方性エッチングして、先
端が尖った形状の突起34を形成した後、突起34の表
面に熱酸化により、二酸化シリコン膜36を形成して、
突起部36を形成する工程を示す。シリコンから成る突
起34の酸化は、例えば、ウェット酸素中での熱酸化に
より行なう。これによって、二酸化シリコン膜36を
0.5μm程度形成する。なお、図5(d’)は、図5
(d)の突起部35を下方より見た場合の平面図であ
る。
In FIG. 5D, anisotropic etching is performed to form protrusions 34 having sharp tips, and then silicon dioxide film 36 is formed on the surfaces of the protrusions 34 by thermal oxidation.
The process of forming the protrusion 36 will be described. The oxidation of the protrusions 34 made of silicon is performed, for example, by thermal oxidation in wet oxygen. As a result, the silicon dioxide film 36 is formed to a thickness of about 0.5 μm. It should be noted that FIG.
It is a top view when the projection part 35 of (d) is seen from lower part.

【0064】図5(e)は、上記突起部35の表面の二
酸化シリコン膜36の表面に、導電性被覆37を形成
し、突起部35の表面および配線形成用のパターンとな
るように導電性被覆37の表面を覆うようにホトレジス
トマスク38を形成した工程を示す。導電性被覆37と
しては、例えば、スパッタリング法あるいは蒸着法で、
二酸化シリコンと密着性のよいクロムを0.02μm被
着した後、金を0.2〜0.5μm被着した膜を形成す
るか、または、スパッタリング法あるいは蒸着法で、チ
タンを0.02μm被着した後、金を0.2〜0.5μ
m被着した膜を形成すればよい。
In FIG. 5E, a conductive coating 37 is formed on the surface of the silicon dioxide film 36 on the surface of the protrusion 35, and the surface of the protrusion 35 and the conductive coating 37 are formed so as to form a wiring pattern. A process of forming a photoresist mask 38 so as to cover the surface of the coating 37 is shown. As the conductive coating 37, for example, a sputtering method or a vapor deposition method,
After depositing chromium having good adhesion to silicon dioxide to 0.02 μm, form a film to deposit gold to 0.2 to 0.5 μm, or deposit titanium to 0.02 μm by sputtering method or vapor deposition method. After wearing, 0.2 ~ 0.5μ gold
The deposited film may be formed.

【0065】図5(f)は、上記導電性被覆37を上記
ホトレジストマスク38でエッチングして、突起部35
の導電膜39および配線40を形成した後、ホトレジス
トマスク41により、二酸化シリコン26の、突起部3
5を支持する絶縁膜として残すべき部分を、他の二酸化
シリコン膜26から分離するための溝部26aとなる部
分を、エッチングにより除去する工程を示す。この工程
では、ホトレジストとしてOFPR800(東京応化工
業製)を塗布して、突起部35の周辺の二酸化シリコン
26の表面のOFPR800(東京応化工業製)を、長
方形の長手方向の2辺と、これと直交する短い1辺の部
分を帯状に露光する。すなわち、コの字に似た形状(な
お、本明細書では、説明の便宜上、この形状をコ字形状
ということにする。)の露光パターンを形成する。そし
て、NMD3(東京応化工業製)によって現像すること
により、ホトレジストマスク41を形成する。次に、ホ
トレジストマスク41から露出した二酸化シリコン膜2
6を、フッ化水素酸とフッ化アンモニウム液の1:7混
液に浸漬してエッチングする。
In FIG. 5 (f), the conductive coating 37 is etched by the photoresist mask 38, and the projection 35 is formed.
After forming the conductive film 39 and the wiring 40 of, the projection 3 of the silicon dioxide 26 is formed by the photoresist mask 41.
5 shows a step of removing, by etching, a portion to be left as an insulating film for supporting 5 as a groove portion 26a for separating from another silicon dioxide film 26. In this step, OFPR800 (manufactured by Tokyo Ohka Kogyo) is applied as a photoresist, and OFPR800 (manufactured by Tokyo Ohka Kogyo) on the surface of the silicon dioxide 26 around the protrusion 35 is formed on two sides in the longitudinal direction of the rectangle. The short one side portion orthogonal to each other is exposed in a strip shape. That is, an exposure pattern having a shape similar to a U-shape (herein, this shape is referred to as a U-shape for convenience of description) is formed. Then, the photoresist mask 41 is formed by developing with NMD3 (manufactured by Tokyo Ohka Kogyo). Next, the silicon dioxide film 2 exposed from the photoresist mask 41
6 is immersed in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride solution for etching.

【0066】図6(g)、(h)および(i)は、片持
ち梁構造の突起支持部43を形成する工程を段階的に示
したものである。すなわち、ここでは、ホトレジストマ
スク41を除去し、残った二酸化シリコン膜26をマス
クとして、溝部26aから上記シリコン単結晶28の
(100)面をエッチングする。これにより、二酸化シ
リコン膜26で構成され、導電膜39を設けた突起部3
5をその表面で支持する片持ち梁状の突起支持部43が
得られる。なお、図6(g’)は(g)を下方から見た
平面図、図6(i’)は(i)を下方から見た平面図、
図6(i’’)は(i)を下方から見た斜視図である。
FIGS. 6G, 6H and 6I show step by step the steps of forming the projection supporting portion 43 having a cantilever structure. That is, here, the photoresist mask 41 is removed, and the remaining silicon dioxide film 26 is used as a mask to etch the (100) plane of the silicon single crystal 28 through the groove 26a. As a result, the protrusion 3 formed of the silicon dioxide film 26 and provided with the conductive film 39.
Thus, a cantilever-shaped projection support portion 43 that supports 5 on its surface is obtained. 6 (g ′) is a plan view of (g) viewed from below, and FIG. 6 (i ′) is a plan view of (i) viewed from below,
FIG. 6 (i ″) is a perspective view of (i) viewed from below.

【0067】ここで、ホトレジストマスク41は、S5
02a(東京応化工業製)を用いて除去する。シリコン
単結晶28のエッチングは、例えば、水酸化カリウムと
水とを含むエッチング液に浸漬することにより行う。な
お、この液に代えて、水酸化カリウムとイソプロパノー
ルと水とを含むエッチング液を用いてもよい。また、こ
の工程に、接触端子先端部の四角錐形状を有した導電膜
39の表面に、金あるいはロジウム等を0.2〜2μm
程度めっきして、めっき膜44を設けることにより、電
気的な接触特性を安定にすることができる。
Here, the photoresist mask 41 is S5.
02a (manufactured by Tokyo Ohka Kogyo Co., Ltd.). The silicon single crystal 28 is etched by, for example, immersing it in an etching solution containing potassium hydroxide and water. Instead of this solution, an etching solution containing potassium hydroxide, isopropanol and water may be used. Further, in this step, gold, rhodium, or the like is 0.2 to 2 μm on the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal.
By providing the plating film 44 by plating to some extent, the electrical contact characteristics can be stabilized.

【0068】図7は、接触端子42を形成した上記シリ
コン単結晶28および二酸化シリコン26、30からな
る基板を、支持部材45に固定する工程を示す。ここで
は、支持部材45として、シリコン基板が用いられる。
二酸化シリコン膜30の表面と支持部材45との間に緩
衝層46を挟みこんで、一体化する。本実施例では、例
えば、厚さが0.2〜3mmで、硬さ(JISA)が1
5〜70程度のシリコンゴムを、緩衝層46として用い
ている。しかし、緩衝層46は、これに限定されない。
なお、二酸化シリコン膜30およびシリコン支持部材4
5の接着は、シリコンゴム自体に接着力があるので、格
別に接着剤を必要としない。なお、接着剤を用いて接着
するようにしてもよい。
FIG. 7 shows a step of fixing the substrate composed of the silicon single crystal 28 and the silicon dioxides 26 and 30 having the contact terminals 42 to the supporting member 45. Here, a silicon substrate is used as the support member 45.
A buffer layer 46 is sandwiched between the surface of the silicon dioxide film 30 and the support member 45 to be integrated. In this embodiment, for example, the thickness is 0.2 to 3 mm and the hardness (JISA) is 1.
About 5-70 silicone rubber is used as the buffer layer 46. However, the buffer layer 46 is not limited to this.
The silicon dioxide film 30 and the silicon support member 4
The adhesive of 5 does not require an adhesive agent because the silicone rubber itself has an adhesive force. In addition, you may make it adhere | attach using an adhesive agent.

【0069】本実施例によれば、電極パッド部のピッチ
として10μm程度の接触端子まで容易に形成できる。
また、接触端子の高さの精度として、±2μm以内の精
度を達成できる。また、本実施例では、接触端子が片持
ち梁状に構成されているので、その可撓性が大きくな
る。そのため、測定対象物の電極の凹凸の影響を吸収し
やすい。
According to this embodiment, it is possible to easily form even the contact terminals having the pitch of the electrode pad portion of about 10 μm.
Further, the accuracy of the height of the contact terminal can be achieved within ± 2 μm. Further, in this embodiment, since the contact terminal is formed in a cantilever shape, its flexibility is increased. Therefore, it is easy to absorb the influence of the unevenness of the electrode of the measurement object.

【0070】次に、図1に示す接続装置を形成するため
の他の製造プロセスについて、図8および図9を参照し
て説明する。本実施例は、複数絶縁層を1層ずつ間に挟
んだ構造のSOI基板を用いた例である。なお、図5お
よび図6に示すプロセスと同じ工程については、説明を
省略する。
Next, another manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIGS. 8 and 9. This embodiment is an example of using an SOI substrate having a structure in which a plurality of insulating layers are sandwiched one by one. The description of the same steps as those shown in FIGS. 5 and 6 will be omitted.

【0071】図8(a)は、厚さ0.5〜5μmの二酸
化シリコン26および47をシリコン単結晶27、28
および48に挟みこんだ構造のSOI基板において、シ
リコン単結晶27および48の(100)面に、熱酸化
により二酸化シリコン膜29および30を形成した工程
を示す。シリコン単結晶27および48の酸化は、例え
ば、ウェット酸素中での熱酸化により、二酸化シリコン
膜29および30を0.5μm程度形成する。この後、
二酸化シリコン膜29およびシリコン単結晶27および
二酸化シリコン26について、前記図5(b)から
(e)までの工程と同様の工程により、突起部35の導
電膜39および配線40を形成する。
In FIG. 8A, silicon dioxide 26 and 47 having a thickness of 0.5 to 5 μm are formed into silicon single crystals 27 and 28.
A process of forming silicon dioxide films 29 and 30 on the (100) planes of silicon single crystals 27 and 48 by thermal oxidation in an SOI substrate having a structure sandwiched between and is shown. The silicon single crystals 27 and 48 are oxidized by, for example, thermal oxidation in wet oxygen to form the silicon dioxide films 29 and 30 to about 0.5 μm. After this,
With respect to the silicon dioxide film 29, the silicon single crystal 27, and the silicon dioxide 26, the conductive film 39 and the wiring 40 of the protrusion 35 are formed by the same steps as the steps of FIGS. 5B to 5E.

【0072】図8(b)は、二酸化シリコン26の、突
起部35を支持する絶縁膜として残すべき部分を、他の
二酸化シリコン膜26から分離するための溝部26aと
なる部分を、ホトレジストマスク41により開口させ、
その部分の二酸化シリコン26を、ホトエッチングによ
り除去する工程を示す。
In FIG. 8B, a portion of the silicon dioxide 26 that is to be left as an insulating film that supports the protrusion 35 is to be a groove portion 26a for separating from another silicon dioxide film 26, and a photoresist mask 41 is formed. Open by
A step of removing the silicon dioxide 26 in that portion by photoetching is shown.

【0073】図8(c)、(d)および図9(e)は、
ホトレジストマスク41を除去し、上記シリコン単結晶
28の(100)面を二酸化シリコン層47が露出する
までエッチングすることにより、突起部35を表面に有
する、二酸化シリコン膜26の片持ち梁構造の突起支持
部43を形成する工程を段階的に示したものである。な
お、図8(c’)は(c)を下方から見た平面図、図9
(e’)は(e)を下方から見た平面図、図9
(e’’)は(e)を下方から見た斜視図である。
FIGS. 8C, 8D and 9E show
By removing the photoresist mask 41 and etching the (100) plane of the silicon single crystal 28 until the silicon dioxide layer 47 is exposed, a projection having a cantilever structure of the silicon dioxide film 26 having a projection 35 on the surface is formed. The step of forming the support portion 43 is shown in stages. Note that FIG. 8C 'is a plan view of FIG.
9E is a plan view of FIG. 9E viewed from below, FIG.
(E '') is a perspective view of (e) as seen from below.

【0074】なお、この実施例において、接触端子先端
部の四角錐形状を有した導電膜39の表面に金あるいは
ロジウム等をめっきすることにより、電気的な接触特性
を安定にすることができる。
In this embodiment, the electric contact characteristics can be stabilized by plating the surface of the conductive film 39 having the quadrangular pyramid shape at the tip of the contact terminal with gold or rhodium.

【0075】なお、本製造方法は、二酸化シリコン層4
7が存在することにより、シリコン単結晶28の異方性
エッチングを、該二酸化シリコン層47で確実に停止さ
せることができる。これにより、図5および図6の製造
方法と比較して、加工精度の向上と、エッチング工程管
理が容易となる利点がある。
In this manufacturing method, the silicon dioxide layer 4 is used.
By the presence of 7, it is possible to reliably stop the anisotropic etching of the silicon single crystal 28 at the silicon dioxide layer 47. As a result, compared with the manufacturing method shown in FIGS. 5 and 6, there are advantages that the processing accuracy is improved and the etching process is easily controlled.

【0076】次に、図1に示す接続装置を形成するため
の、さらに他の製造プロセスについて、図10を参照し
て説明する。なお、図5および図6に示すプロセスと同
じ工程については、説明を省略する。
Next, another manufacturing process for forming the connecting device shown in FIG. 1 will be described with reference to FIG. The description of the same steps as those shown in FIGS. 5 and 6 will be omitted.

【0077】図10(a)は、前記の図5(a)から
(f)までの工程と同様の工程により、突起部35の導
電膜39および配線40を形成した後、ホトレジストマ
スク41により、突起部35の周辺の二酸化シリコン2
6をコの字形にエッチングにより除去した工程を示す。
In FIG. 10A, the conductive film 39 and the wiring 40 of the protrusion 35 are formed by the same steps as the steps of FIGS. 5A to 5F, and then the photoresist mask 41 is used. Silicon dioxide 2 around the protrusion 35
The step of removing 6 by etching is shown.

【0078】図10(b)、(c)および(d)は、ホ
トレジストマスク41を除去し、上記シリコン単結晶2
8の(100)面をエッチングすることにより、穴28
aを形成する工程、および、二酸化シリコン膜26の片
持ち梁構造の突起支持部43を形成する工程を段階的に
示したものである。なお、図10(d’)は(d)を下
方から見た斜視図である。シリコン単結晶28のエッチ
ングは、例えば、エチレンジアミンとピロカテコールと
水とを成分に含むエッチング液に浸漬することにより行
う。なお、この液に代えて、水酸化カリウムと水とを含
むエッチング液を用いてもよい。あるいは、水酸化カリ
ウムとイソプロパノールと水とを含むエッチング液を用
いてもよい。
10 (b), 10 (c) and 10 (d), the photoresist mask 41 is removed and the silicon single crystal 2 shown in FIG.
By etching the (100) plane of No. 8
7A is a stepwise view showing the step of forming a and the step of forming the projection support portion 43 of the silicon dioxide film 26 having a cantilever structure. 10D 'is a perspective view of FIG. 10D as seen from below. The silicon single crystal 28 is etched, for example, by immersing it in an etching solution containing ethylenediamine, pyrocatechol and water as its components. Instead of this solution, an etching solution containing potassium hydroxide and water may be used. Alternatively, an etching solution containing potassium hydroxide, isopropanol and water may be used.

【0079】なお、この実施例において、接触端子先端
部の四角錐形状を有した導電膜39の表面に金あるいは
ロジウム等をめっきすることにより、電気的な接触特性
を安定にすることができる。
In this embodiment, by plating the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal with gold, rhodium or the like, the electrical contact characteristics can be stabilized.

【0080】次に、図1に示す接続装置を形成するため
の他の製造プロセスについて、図11を参照して説明す
る。なお、図5および図6に示すプロセスと同じ工程に
ついては、説明を省略する。
Next, another manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIG. The description of the same steps as those shown in FIGS. 5 and 6 will be omitted.

【0081】図11(a)は、厚さ1〜10μmの二酸
化シリコン26をシリコン単結晶27および28に挟み
こんだ構造のSOI基板において、前記図5(c)まで
の工程と同様な工程により、二酸化シリコン膜33をマ
スクとして、シリコン単結晶27の(100)面を異方
性エッチングして先端が概ね尖った形状の突起34を形
成する工程を示す。すなわち、本実施例は、四角錐台状
の突起を形成する例である。
FIG. 11A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 1 to 10 μm is sandwiched between silicon single crystals 27 and 28, and the steps similar to those shown in FIG. A process of anisotropically etching the (100) plane of the silicon single crystal 27 using the silicon dioxide film 33 as a mask to form the protrusion 34 having a pointed tip is shown. That is, the present embodiment is an example of forming a quadrangular pyramid-shaped protrusion.

【0082】図11(b)は、上記二酸化シリコン膜3
3のマスクが、まだ突起部34に付着して残っている状
態で、シリコン単結晶27の異方性エッチングを中止
し、上記二酸化シリコン膜33をエッチングにより除去
する工程を示す。なお、本エッチングでは、二酸化シリ
コン膜26および二酸化シリコン膜30も同時に部分的
あるいは全体がエッチングされる。
FIG. 11B shows the silicon dioxide film 3 described above.
A process of stopping the anisotropic etching of the silicon single crystal 27 and removing the silicon dioxide film 33 by etching in a state in which the mask of No. 3 is still attached and left on the protrusion 34 is shown. In this etching, the silicon dioxide film 26 and the silicon dioxide film 30 are also partially or entirely etched at the same time.

【0083】図11(c)は、熱酸化により、突起34
およびシリコン単結晶28の表面に二酸化シリコン膜4
9および50を形成した工程を示す。シリコンの酸化
は、例えば、ウェット酸素中での熱酸化により、二酸化
シリコン膜を0.5μm程度形成する。
FIG. 11C shows that the protrusion 34 is formed by thermal oxidation.
And the silicon dioxide film 4 on the surface of the silicon single crystal 28.
9 shows a process of forming 9 and 50. The silicon is oxidized, for example, by thermal oxidation in wet oxygen to form a silicon dioxide film of about 0.5 μm.

【0084】図11(d)は、片持ち梁構造の突起支持
部43を形成する工程である。すなわち、この工程で
は、前記の図5(e)〜図6(i)までの工程と同様な
工程により、シリコン単結晶28の(100)面をエッ
チングすることにより、穴28aを形成する。これによ
り、先端が概ね尖った形状の突起部35を表面に有す
る、二酸化シリコン膜49の片持ち梁構造の突起支持部
43を形成する。なお、図11(d’)は、(d)を下
方から見た斜視図である。
FIG. 11D shows a step of forming the projection supporting portion 43 having a cantilever structure. That is, in this step, the hole (28a) is formed by etching the (100) plane of the silicon single crystal 28 by the same steps as the steps shown in FIGS. 5 (e) to 6 (i). As a result, the protrusion supporting portion 43 having the cantilever structure of the silicon dioxide film 49, which has the protrusion 35 having a sharp tip on the surface, is formed. Note that FIG. 11D 'is a perspective view of FIG. 11D as seen from below.

【0085】なお、この実施例において、接触端子先端
部の導電膜39の表面に金あるいはロジウム等をめっき
することにより、電気的な接触特性を安定にすることが
できる。
In this embodiment, the surface of the conductive film 39 at the tip of the contact terminal is plated with gold, rhodium or the like to stabilize the electrical contact characteristics.

【0086】なお、本製造方法は、図5および図6の製
造方法と比較して、突起部34の先端部に、任意の大き
さの平坦部を形成することができる。この手法は、図1
1に示した基板構成に限定されることなく、二酸化シリ
コン膜をマスクにして、シリコン単結晶を異方性エッチ
ングすることにより、任意の大きさの平坦部を有する突
起部を形成する工程において有効である。
In this manufacturing method, a flat portion having an arbitrary size can be formed at the tip of the protrusion 34, as compared with the manufacturing method shown in FIGS. This method is shown in FIG.
Not limited to the substrate structure shown in FIG. 1, it is effective in a process of forming a protrusion having a flat portion of an arbitrary size by anisotropically etching a silicon single crystal using a silicon dioxide film as a mask. Is.

【0087】次に、図2に示す接続装置を形成するため
の製造プロセスについて、図12、図13および図14
を参照して説明する。
Next, the manufacturing process for forming the connection device shown in FIG. 2 will be described with reference to FIGS. 12, 13 and 14.
Will be described with reference to.

【0088】図12(a)は、厚さ0.5〜5μmの二
酸化シリコン26を、単結晶のシリコンウェハ27およ
び51に挟みこんだ構造のSOI基板において、シリコ
ンウェハ27の(100)面およびシリコンウェハ51
の(110)面に、熱酸化により二酸化シリコン膜29
および30を形成する工程を示す。シリコンウェハ27
および51の酸化は、例えば、ウェット酸素中での熱酸
化により、二酸化シリコン膜29および30を0.5μ
m程度形成する。
FIG. 12A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 0.5 to 5 μm is sandwiched between single-crystal silicon wafers 27 and 51. Silicon wafer 51
On the (110) surface of the silicon dioxide film 29 by thermal oxidation.
The process of forming 30 and 30 is shown. Silicon wafer 27
The oxidation of the silicon dioxide films 29 and 30 is performed by thermal oxidation in wet oxygen to 0.5 μm.
Form about m.

【0089】図12(b)は、上記二酸化シリコン膜2
9および30の表面にホトレジストマスク31および3
2を形成し、二酸化シリコン膜29をエッチングする工
程を示す。
FIG. 12B shows the silicon dioxide film 2 described above.
Photoresist masks 31 and 3 on the surfaces of 9 and 30
2 shows the step of forming 2 and etching the silicon dioxide film 29.

【0090】図12(c)は、上記ホトレジストマスク
31および32を除去し、二酸化シリコン膜33をマス
クとして、シリコンウェハ27の(100)面を異方性
エッチングして先端が尖った形状の突起部34を形成す
る途中の段階の工程を示す。
In FIG. 12C, the photoresist masks 31 and 32 are removed, and the (100) surface of the silicon wafer 27 is anisotropically etched by using the silicon dioxide film 33 as a mask to form a projection having a sharp tip. A step in the middle of forming the portion 34 is shown.

【0091】図12(d)は、異方性エッチングして、
先端が尖った形状の突起34を形成した後、突起34の
表面に熱酸化により、二酸化シリコン膜36を形成し
て、突起部35を形成する工程を示す。シリコンから成
る突起34の酸化は、例えば、ウェット酸素中での熱酸
化により、二酸化シリコン膜36を0.5μm程度形成
する。
In FIG. 12D, anisotropic etching is performed.
A step of forming a protrusion portion 35 by forming a silicon dioxide film 36 on the surface of the protrusion 34 by thermal oxidation after forming the protrusion 34 having a sharp tip is shown. For the oxidation of the protrusions 34 made of silicon, for example, thermal oxidation in wet oxygen forms a silicon dioxide film 36 of about 0.5 μm.

【0092】図12(e)は、突起部35を形成した上
記二酸化シリコン膜36および二酸化シリコン膜30の
表面にホトレジストマスク52および53を形成し、二
酸化シリコン膜30をエッチングする工程を示す。
FIG. 12E shows a step of forming photoresist masks 52 and 53 on the surfaces of the silicon dioxide film 36 and the silicon dioxide film 30 on which the protrusions 35 are formed, and etching the silicon dioxide film 30.

【0093】図12(f)は、上記ホトレジストマスク
52および53を除去し、二酸化シリコン膜30をマス
クとして、シリコンウェハ51の(110)面を、二酸
化シリコン層26に至るまで異方性エッチングして穴5
1aを形成する工程を示す。
In FIG. 12F, the photoresist masks 52 and 53 are removed, and the silicon dioxide film 30 is used as a mask to anisotropically etch the (110) surface of the silicon wafer 51 up to the silicon dioxide layer 26. Hole 5
The process of forming 1a is shown.

【0094】なお、図12(f’)に示したように、上
記シリコンウェハ51の(110)面を、二酸化シリコ
ン層26の表面に若干残して、二酸化シリコン層26お
よびシリコンウェハ51からなる膜で突起支持部43を
形成することができる。この場合、シリコンウェハ51
の厚さによって、突起支持部43の強さおよび可撓性を
調節するようにしてもよい。その後の工程は、図12
(f)に引き続いた工程と同様であるため、説明を省略
する。
As shown in FIG. 12 (f '), a film composed of the silicon dioxide layer 26 and the silicon wafer 51 with the (110) plane of the silicon wafer 51 slightly left on the surface of the silicon dioxide layer 26. Thus, the protrusion supporting portion 43 can be formed. In this case, the silicon wafer 51
The strength and flexibility of the protrusion support portion 43 may be adjusted by the thickness of the. The subsequent process is shown in FIG.
Since it is the same as the step following (f), the description thereof will be omitted.

【0095】上記した手法は、図12に示した基板構成
に限定されることなく、以下に述べるシリコンウェハ5
1の(110)面あるいは、シリコンウェハ28の(1
00)面を、二酸化シリコン層26の方向へ異方性エッ
チングすることにより、任意の厚さのシリコンウェハお
よび二酸化シリコン層26からなる膜を形成する工程に
おいて有効である。
The above-mentioned method is not limited to the substrate structure shown in FIG.
1 (110) plane or the silicon wafer 28 (1
The (00) plane is anisotropically etched in the direction of the silicon dioxide layer 26, which is effective in the step of forming a film composed of the silicon wafer and the silicon dioxide layer 26 having an arbitrary thickness.

【0096】図13(g)は、上記突起部35の表面の
二酸化シリコン膜36の表面に導電性被覆37を形成
し、突起部35の表面および配線形成用のパターンとな
るように、導電性被覆37の表面を覆うホトレジストマ
スク38を形成する工程を示す。導電性被覆37として
は、例えば、スパッタリング法あるいは蒸着法で、クロ
ムを0.02μm被着した後、金を0.2〜0.5μm
被着した膜を形成するか、または、スパッタリング法あ
るいは蒸着法で、チタンを0.02μm被着した後、金
を0.2〜0.5μm被着した膜を形成すればよい。
In FIG. 13 (g), a conductive coating 37 is formed on the surface of the silicon dioxide film 36 on the surface of the protrusion 35, and the conductive coating 37 is formed so as to form a pattern for forming the surface of the protrusion 35 and wiring. A step of forming a photoresist mask 38 covering the surface of the coating 37 is shown. As the conductive coating 37, for example, a sputtering method or an evaporation method is used to deposit chromium of 0.02 μm and then gold of 0.2 to 0.5 μm.
The deposited film may be formed, or titanium may be deposited to a thickness of 0.02 μm and then gold may be deposited to a thickness of 0.2 to 0.5 μm by a sputtering method or a vapor deposition method.

【0097】図13(h)は、上記導電性被覆37を上
記ホトレジストマスク38でエッチングして、突起部3
5の導電膜39および配線40を形成する工程を示す。
なお、図13(h’)および(h’’)は(h)を下方
から見た平面図である。ここで、図(h’)は、シリコ
ンウェハ51を、突起部35を形成した二酸化シリコン
層26に至るまで異方性エッチングした部分の一部に、
導電膜39を形成した例である。(h’’)は、該異方
性エッチングした部分の全部を覆おうように導電膜39
を形成した例である。
In FIG. 13 (h), the conductive coating 37 is etched by the photoresist mask 38, and the projection 3 is formed.
The process of forming the conductive film 39 and the wiring 40 of No. 5 is shown.
13 (h ') and (h'') are plan views of (h) viewed from below. Here, FIG. 6 (h ') shows that the silicon wafer 51 is partially anisotropically etched to reach the silicon dioxide layer 26 on which the protrusions 35 are formed.
This is an example in which the conductive film 39 is formed. (H ″) is a conductive film 39 so as to cover the entire anisotropically etched portion.
It is an example of forming.

【0098】また、この例では、シリコンウェハ51に
設けられた穴51aの開口部全周で二酸化シリコン膜2
6が支持され、穴51aの開口が、二酸化シリコン膜2
6で塞がれる。このため、この例は、突起支持部43に
ついて、片持ち梁構造の場合と比べて、可撓性が小さい
が、逆に、剛性が大きくなるという特徴がある。
Further, in this example, the silicon dioxide film 2 is formed on the entire circumference of the opening of the hole 51a provided in the silicon wafer 51.
6 is supported, and the opening of the hole 51a is formed by the silicon dioxide film 2
Closed at 6. Therefore, this example is characterized in that the protrusion support portion 43 has a smaller flexibility as compared with the case of the cantilever structure, but conversely has a large rigidity.

【0099】なお、この工程後に、接触端子先端部の四
角錐形状を有した導電膜39の表面に、金あるいはロジ
ウム等を0.2〜2μm程度めっきすることにより、電
気的な接触特性を安定にすることができる。
After this step, the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold, rhodium or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be

【0100】図14(i)および(j)は、上記の突起
部35を表面に有した二酸化シリコン膜26を形成した
上記シリコンウェハ51および二酸化シリコン30から
なる基板の二酸化シリコン膜30の表面と支持部材45
との間に緩衝層46を挟みこんで、一体化する工程を示
す。図14(j)の実施例では、緩衝層46は、シリコ
ンウェハ51に設けられる穴51aにも充填される。緩
衝層46としては、例えば、厚さが0.2〜3mmで、
硬さ(JISA)が15〜70程度のシリコンゴムが用
いられる。しかし、緩衝層用の材料は、これに限定され
ない。なお、二酸化シリコン膜30および支持部材45
の接着は、シリコンゴム46自体に接着力があるので、
格別に接着剤を必要としない。なお、接着剤を用いて接
着するようにしてもよい。また、本実施例では、他の実
施例と同様に、支持部材45として、シリコン基板を用
いる。
14 (i) and 14 (j) show the surface of the silicon dioxide film 30 of the substrate composed of the silicon wafer 51 and the silicon dioxide 30 having the silicon dioxide film 26 having the protrusions 35 on the surface. Support member 45
The step of sandwiching the buffer layer 46 between and to integrate the two is shown. In the example of FIG. 14J, the buffer layer 46 is also filled in the holes 51 a provided in the silicon wafer 51. The buffer layer 46 has, for example, a thickness of 0.2 to 3 mm,
Silicon rubber having a hardness (JISA) of about 15 to 70 is used. However, the material for the buffer layer is not limited to this. The silicon dioxide film 30 and the support member 45
Since the silicone rubber 46 itself has adhesive strength,
No need for glue. In addition, you may make it adhere | attach using an adhesive agent. Further, in this embodiment, as in the other embodiments, a silicon substrate is used as the support member 45.

【0101】図14(k)は、上記の突起部35を表面
に有した二酸化シリコン膜26を形成した上記シリコン
ウェハ51および二酸化シリコン30からなる基板の表
面に絶縁膜54を被着して用いる例である。
In FIG. 14 (k), an insulating film 54 is applied to the surface of a substrate made of silicon dioxide 30 and the silicon wafer 51 on which the silicon dioxide film 26 having the projections 35 is formed. Here is an example.

【0102】また、図14(l)は、この絶縁膜54
を、二酸化シリコン膜30と支持部材45との間に挟み
こんで、一体化して用いる例である。本実施例では、例
えば、厚さが5〜20μmのポリイミドを、絶縁膜54
として用いている。しかし、絶縁膜は、これに限定され
ない。なお、該絶縁膜54と支持部材45の間に緩衝層
を挟み込む構造にしてもよい。
Further, FIG. 14L shows the insulating film 54.
This is an example of sandwiching and using the silicon dioxide film 30 and the supporting member 45. In this embodiment, for example, the insulating film 54 is made of polyimide having a thickness of 5 to 20 μm.
Used as. However, the insulating film is not limited to this. A buffer layer may be sandwiched between the insulating film 54 and the support member 45.

【0103】上記のように、エラストマおよびシリコン
基板を付けた構造、あるいは、絶縁膜を付けた構造にす
ることにより、接触端子部分の強度向上と、弾性率の制
御ができる。
As described above, the structure in which the elastomer and the silicon substrate are attached or the structure in which the insulating film is attached can improve the strength of the contact terminal portion and control the elastic modulus.

【0104】次に、図2に示す接続装置を形成するため
の他の製造プロセスについて、図15を参照して説明す
る。なお、図12−14に示すプロセスと同じ工程につ
いては、説明を省略する。
Another manufacturing process for forming the connecting device shown in FIG. 2 will be described with reference to FIG. Note that the description of the same steps as the processes shown in FIGS. 12-14 will be omitted.

【0105】図15(a)は、二酸化シリコン膜33を
マスクとして、シリコンウェハ27の(100)面を、
異方性エッチングして先端が概ね尖った形状の突起部3
4を形成する工程を示す。基板として、厚さ1〜10μ
mの二酸化シリコン26を、シリコン単結晶からなるシ
リコンウェハ27および51の間に挟みこんだ構造のS
OI基板を用いて、前記の図12(a)−(c)までの
工程と同様な工程により、異方性エッチングを行う。
FIG. 15A shows the (100) plane of the silicon wafer 27 with the silicon dioxide film 33 as a mask.
Anisotropically-etched protrusion 3 having a pointed end
4 shows a step of forming 4. As a substrate, thickness 1-10μ
m of silicon dioxide 26 is sandwiched between silicon wafers 27 and 51 made of a silicon single crystal.
Using the OI substrate, anisotropic etching is performed by the same steps as the steps shown in FIGS.

【0106】図15(b)は、上記二酸化シリコン膜3
3のマスクが、まだ突起部34に付着して残っている状
態で、シリコンウェハ27の異方性エッチングを中止
し、上記二酸化シリコン膜33をエッチングにより除去
する工程を示す。なお、本エッチングでは、二酸化シリ
コン26および二酸化シリコン膜30も同時に部分的あ
るいは全体がエッチングされる。
FIG. 15B shows the silicon dioxide film 3 described above.
A process of stopping the anisotropic etching of the silicon wafer 27 and removing the silicon dioxide film 33 by etching in a state in which the mask of No. 3 is still attached to the protrusions 34 and remains is shown. In this etching, the silicon dioxide 26 and the silicon dioxide film 30 are also partially or entirely etched at the same time.

【0107】図15(c)は、熱酸化により、突起34
およびシリコン単結晶51の表面に二酸化シリコン49
および50を形成して、突起部35を形成する工程を示
す。シリコンの酸化は、例えば、ウェット酸素中での熱
酸化により、二酸化シリコン膜を0.5μm程度形成す
る。
FIG. 15C shows that the protrusion 34 is formed by thermal oxidation.
And silicon dioxide 49 on the surface of the silicon single crystal 51.
The process of forming the protrusions 35 by forming the and 50. The silicon is oxidized, for example, by thermal oxidation in wet oxygen to form a silicon dioxide film of about 0.5 μm.

【0108】図15(d)は、前記の図12(e)〜図
13(h)までの工程と同様な工程により、シリコンウ
ェハ51の(110)面をエッチングすることにより、
穴51aを形成すると共に、先端が概ね尖った形状の突
起部35の表面の二酸化シリコン膜49に、導電膜39
および配線40を形成する工程を示す。
In FIG. 15D, the (110) surface of the silicon wafer 51 is etched by the same process as the process shown in FIGS. 12E to 13H.
Along with forming the hole 51a, the conductive film 39 is formed on the silicon dioxide film 49 on the surface of the protrusion 35 having a substantially pointed tip.
A process of forming the wiring 40 is shown.

【0109】なお、この工程後に、接触端子先端部の導
電膜39の表面に金あるいはロジウム等をめっきするこ
とにより、電気的な接触特性を安定にすることができ
る。
After this step, the surface of the conductive film 39 at the tip of the contact terminal is plated with gold, rhodium or the like to stabilize the electrical contact characteristics.

【0110】なお、本製造方法は、図12−14の製造
方法と比較して、突起34の先端部に、任意の大きさの
平坦部を形成することができる。この手法は、図15に
示した基板構成に限定されることなく、二酸化シリコン
膜をマスクにして、シリコン単結晶を異方性エッチング
することにより突起部を形成する工程において、有効で
ある。また、本実施例では、穴51aの開口の全体が、
二酸化シリコン膜26で覆われる構造となる。従って、
上記図13(h’)または(h’’)で示した構造と同
じ特徴を有する。特に、この例では、突起部35が四角
錐台形状であるので、先端の面積が、四角錐形状のもの
と比べて大きい。したがって、突起支持部43の剛性が
大きいことは、突起の接触圧を上げることに役立つこと
が期待できる。
Note that this manufacturing method can form a flat portion of an arbitrary size at the tip of the protrusion 34, as compared with the manufacturing method of FIGS. This method is not limited to the substrate structure shown in FIG. 15, and is effective in the step of forming the protrusion by anisotropically etching the silicon single crystal using the silicon dioxide film as a mask. Further, in this embodiment, the entire opening of the hole 51a is
The structure is covered with the silicon dioxide film 26. Therefore,
It has the same characteristics as the structure shown in FIG. 13 (h ′) or (h ″). In particular, in this example, since the protrusion 35 has a truncated pyramid shape, the area of the tip is larger than that of a pyramidal shape. Therefore, it can be expected that the rigidity of the protrusion support portion 43 is large, which is useful for increasing the contact pressure of the protrusion.

【0111】次に、図3に示す接続装置を形成するため
の製造プロセスについて、図16および図17を参照し
て説明する。なお、図12−14に示すプロセスと同じ
工程については、説明を省略する。
Next, a manufacturing process for forming the connection device shown in FIG. 3 will be described with reference to FIGS. Note that the description of the same steps as the processes shown in FIGS. 12-14 will be omitted.

【0112】図16(a)は、厚さ0.5〜5μmの二
酸化シリコン26をシリコンウェハ27および28に挟
みこんだ構造のSOI基板において、シリコンウェハ2
7の(100)面およびシリコンウェハ28の(10
0)面に熱酸化により二酸化シリコン膜29および30
を形成する工程を示す。シリコンウェハ27および28
の酸化は、例えば、ウェット酸素中での熱酸化により、
二酸化シリコン膜29および30を0.5μm程度形成
する。
FIG. 16A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 0.5 to 5 μm is sandwiched between silicon wafers 27 and 28.
7 and the (10) plane of the silicon wafer 28 (10
Silicon dioxide films 29 and 30 on the (0) surface by thermal oxidation
The process of forming the is shown. Silicon wafers 27 and 28
Oxidation of, for example, by thermal oxidation in wet oxygen,
Silicon dioxide films 29 and 30 are formed to a thickness of about 0.5 μm.

【0113】図16(b)は、二酸化シリコン膜26上
に突起34を形成し、シリコンウェハ28に穴28aを
形成すると共に、突起部35に導電性被覆を形成する工
程を示す。すなわち、この工程では、図12(b)〜
(d)までの工程と同様な工程により、二酸化シリコン
膜26上に、先端が尖った形状の突起34を形成し、次
に、図12(e)〜13(h)までの工程と同様な工程
により、シリコンウェハ28の(100)面をエッチン
グすることにより、シリコンウェハ28に、穴28aを
形成する。この穴28aの開口部は、二酸化シリコン膜
26で覆われた状態にある。そして、開口部を覆ってい
る二酸化シリコン膜26上に形成した突起34および二
酸化シリコン膜26上に、導電膜39および引き出し用
配線40を形成する工程を示す。
FIG. 16B shows a step of forming a protrusion 34 on the silicon dioxide film 26, forming a hole 28a in the silicon wafer 28, and forming a conductive coating on the protrusion 35. That is, in this step, FIG.
By the same steps as the steps up to (d), the protrusions 34 having a sharp tip are formed on the silicon dioxide film 26, and then the steps up to FIGS. 12 (e) to 13 (h) are performed. By the step, the (100) plane of the silicon wafer 28 is etched to form the hole 28a in the silicon wafer 28. The opening of the hole 28a is covered with the silicon dioxide film 26. Then, a step of forming the conductive film 39 and the lead wiring 40 on the protrusion 34 and the silicon dioxide film 26 formed on the silicon dioxide film 26 covering the opening will be described.

【0114】なお、図16(b’)および(b’’)
は、(b)を下方から見た平面図である。ここで、図1
6(b’)は、シリコンウェハ28を、突起34を形成
した二酸化シリコン層26に至るまで異方性エッチング
した部分の一部に、導電膜39を形成した例である。
16 (b ') and (b'').
[Fig. 3] is a plan view of (b) viewed from below. Here, FIG.
6 (b ′) is an example in which a conductive film 39 is formed on a part of a portion where the silicon wafer 28 is anisotropically etched to the silicon dioxide layer 26 on which the protrusion 34 is formed.

【0115】(b’’)は、該異方性エッチングした部
分の全部を覆おうように導電膜39を形成した例であ
る。
(B '') is an example in which the conductive film 39 is formed so as to cover the entire anisotropically etched portion.

【0116】なお、この工程後に、接触端子先端部の四
角錐形状を有した導電膜39の表面に金あるいはロジウ
ム等を0.2〜2μm程度めっきすることにより、電気
的な接触特性を安定にすることができる。
After this step, the surface of the conductive film 39 having the quadrangular pyramid shape at the tip of the contact terminal is plated with gold, rhodium or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. can do.

【0117】なお、前記の図14(i)〜(l)までの
工程と同様に、図17(c)〜(f)に示したように、
緩衝層46、および、支持部材45としてシリコン基板
を付けた構造、あるいは、絶縁膜54を付けた構造にす
ることにより、接触端子部分の強度向上と、弾性率の制
御ができる。
As shown in FIGS. 17C to 17F, as in the steps shown in FIGS. 14I to 14L, as shown in FIGS.
By providing the buffer layer 46 and the support member 45 with a silicon substrate structure or an insulating film 54 structure, the strength of the contact terminal portion can be improved and the elastic modulus can be controlled.

【0118】図18に、図16(b)の突起部35を支
持する二酸化シリコン層26を、片持ち梁の構造にする
ための製法を示す。なお、図16および図17に示すプ
ロセスと同じ工程については、説明を省略する。
FIG. 18 shows a manufacturing method for forming the silicon dioxide layer 26 supporting the protrusion 35 of FIG. 16B into a cantilever structure. The description of the same steps as those shown in FIGS. 16 and 17 will be omitted.

【0119】図18(a)は、突起部35を形成した二
酸化シリコン層26を、ホトレジストマスク55および
56により、突起部35の周辺の二酸化シリコン26
を、上述したように、コ字形状にエッチングすることに
より除去する工程を示す。ホトレジストとしてOFPR
800(東京応化工業)を塗布し、突起部35の周辺の
二酸化シリコン26の表面のOFPR800(東京応化
工業)を、コ字形状に露光し、NMD3(東京応化工
業)により現像することによりホトレジストマスク55
を形成する。次に、ホトレジストマスク55に覆われな
い、すなわち、露出した二酸化シリコン膜26を、フッ
化水素酸とフッ化アンモニウム液の1:7混液に浸漬し
てエッチングする。
In FIG. 18A, the silicon dioxide layer 26 on which the protrusions 35 are formed is formed on the silicon dioxide 26 around the protrusions 35 by the photoresist masks 55 and 56.
As described above, the step of removing by etching in a U shape will be described. OFPR as photoresist
A photoresist mask is formed by applying 800 (Tokyo Ohka Kogyo), exposing OFPR800 (Tokyo Ohka Kogyo) on the surface of the silicon dioxide 26 around the protrusion 35 in a U-shape, and developing with NMD3 (Tokyo Ohka Kogyo). 55
To form. Next, the silicon dioxide film 26 that is not covered with the photoresist mask 55, that is, exposed, is etched by immersing it in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride solution.

【0120】図18(b)は、ホトレジストマスク55
および56を除去し、突起部35を表面に有した二酸化
シリコン膜26の片持ち梁構造の突起支持部43を形成
する工程を示したものである。なお、第1図(b’)は
(b)を下方から見た平面図である。ホトレジストマス
ク55および56は、S502a(東京応化工業)を用
いて除去する。
FIG. 18B shows a photoresist mask 55.
And 56 are removed, and a step of forming the projection support portion 43 having a cantilever structure of the silicon dioxide film 26 having the projection 35 on the surface is shown. Note that FIG. 1 (b ') is a plan view of (b) viewed from below. The photoresist masks 55 and 56 are removed using S502a (Tokyo Ohka Kogyo).

【0121】なお、この例において、接触端子先端部の
四角錐形状を有した導電膜39の表面に金あるいはロジ
ウム等を0.2〜2μm程度めっきすることにより、電
気的な接触特性を安定にすることができる。
In this example, the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold, rhodium, or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. can do.

【0122】図18(c)は、片持ち梁構造の突起支持
部43を形成した上記シリコンウェハ28および二酸化
シリコン26、30からなる基板の二酸化シリコン膜3
0の表面とシリコン基板45との間に緩衝層46を挟み
こんで、一体化する工程を示す。
FIG. 18C shows the silicon dioxide film 3 on the substrate composed of the silicon wafer 28 and the silicon dioxides 26 and 30 on which the protrusion supporting portions 43 having the cantilever structure are formed.
A step of sandwiching the buffer layer 46 between the surface of the substrate 0 and the silicon substrate 45 and integrating them will be shown.

【0123】次に、図4に示す接続装置を形成するため
の製造プロセスについて、図19を参照して説明する。
Next, a manufacturing process for forming the connection device shown in FIG. 4 will be described with reference to FIG.

【0124】図19は、基材となるシリコンウェハに異
方性エッチングにより四角錐の穴を形成し、このシリコ
ンウェハを型として用いて、四角錐の接触端子先端部を
薄膜で形成するための製造プロセスを工程順に示したも
のである。
FIG. 19 shows a method for forming a quadrangular pyramid hole by anisotropic etching in a silicon wafer as a base material, and using this silicon wafer as a mold to form the tip portion of the quadrangular pyramid contact terminal with a thin film. The manufacturing process is shown in the order of steps.

【0125】図19(a)は、厚さ0.5〜5μm程度
の二酸化シリコン26をシリコンウェハ27および28
に挟みこんだ構造のSOI基板において、シリコンウェ
ハ27および28の(100)面に、熱酸化により二酸
化シリコン膜29および30を形成する工程を示す。シ
リコンウェハ27および28の酸化は、例えば、ウェッ
ト酸素中での熱酸化により、二酸化シリコン膜29およ
び30を0.5μm程度形成する。
In FIG. 19A, silicon dioxide 26 having a thickness of about 0.5 to 5 μm is formed on silicon wafers 27 and 28.
A process of forming silicon dioxide films 29 and 30 by thermal oxidation on the (100) planes of silicon wafers 27 and 28 in an SOI substrate having a structure sandwiched between is shown. The silicon wafers 27 and 28 are oxidized, for example, by thermal oxidation in wet oxygen to form the silicon dioxide films 29 and 30 with a thickness of about 0.5 μm.

【0126】図19(b)は、上記二酸化シリコン膜2
9および30の表面にホトレジストマスク31および3
2を形成し、二酸化シリコン膜30をエッチングする工
程を示す。
FIG. 19B shows the silicon dioxide film 2 described above.
Photoresist masks 31 and 3 on the surfaces of 9 and 30
2 shows the step of forming 2 and etching the silicon dioxide film 30.

【0127】図19(c)は、上記ホトレジストマスク
31および32を除去し、二酸化シリコン膜30をマス
クとして、シリコンウェハ28の(100)面を、二酸
化シリコン層26に至るまで異方性エッチングして穴2
8aを形成した後、シリコンウェハ28の表面に熱酸化
により、二酸化シリコン膜57を形成する工程を示す。
シリコンの酸化は、例えば、ウェット酸素中での熱酸化
により、二酸化シリコン膜57を0.5μm程度形成す
る。
In FIG. 19C, the photoresist masks 31 and 32 are removed, and the silicon dioxide film 30 is used as a mask to anisotropically etch the (100) plane of the silicon wafer 28 up to the silicon dioxide layer 26. Hole 2
A step of forming a silicon dioxide film 57 on the surface of the silicon wafer 28 by thermal oxidation after forming 8a will be described.
The silicon is oxidized by, for example, thermal oxidation in wet oxygen to form a silicon dioxide film 57 of about 0.5 μm.

【0128】図19(d)は、上記二酸化シリコン膜5
7の表面にホトレジストマスク58を形成し、二酸化シ
リコン膜26をエッチングして、開口26bを形成する
工程を示す。
FIG. 19D shows the silicon dioxide film 5 described above.
A step of forming a photoresist mask 58 on the surface of No. 7 and etching the silicon dioxide film 26 to form an opening 26b is shown.

【0129】図19(e)は、上記ホトレジストマスク
58を除去し、二酸化シリコン膜26をマスクとして、
開口26bからシリコンウェハ27の(100)面を異
方性エッチングして、四角錐の形状のエッチング穴59
を形成する工程を示す。
In FIG. 19E, the photoresist mask 58 is removed and the silicon dioxide film 26 is used as a mask.
The (100) plane of the silicon wafer 27 is anisotropically etched through the opening 26b to form a quadrangular pyramid-shaped etching hole 59.
The process of forming the is shown.

【0130】図19(f)は、導電性被覆37を形成す
る工程を示す。すなわち、この工程では、まず、前記エ
ッチング穴59および二酸化シリコン膜26、57およ
び30の表面に、導電性被覆37を形成する。この後、
上記エッチング穴59の表面を覆うと共に、配線形成用
のパターンとなるように、該導電性被覆37の表面にホ
トレジストマスク60を形成して、該ホトレジストマス
ク60から露出している該導電性被覆37をエッチング
する。導電性被覆37は、例えば、スパッタリング法あ
るいは蒸着法で、金を0.2〜0.5μm被着して形成
される。また、導電性被覆37は、金膜上に、ニッケル
を1〜2μm程度、スパッタリング法あるいは蒸着法で
成膜し、その表面に、ニッケル、銅または両者を、2〜
40μm程度めっきするようにしてもよい。
FIG. 19F shows a step of forming the conductive coating 37. That is, in this step, first, the conductive coating 37 is formed on the surfaces of the etching hole 59 and the silicon dioxide films 26, 57 and 30. After this,
A photoresist mask 60 is formed on the surface of the conductive coating 37 so as to cover the surface of the etching hole 59 and form a wiring forming pattern, and the conductive coating 37 exposed from the photoresist mask 60. To etch. The conductive coating 37 is formed by, for example, a sputtering method or a vapor deposition method, by depositing gold with a thickness of 0.2 to 0.5 μm. The conductive coating 37 is formed by depositing nickel on the gold film to a thickness of about 1 to 2 μm by a sputtering method or a vapor deposition method, and depositing nickel, copper, or both on the surface by 2 to 2 μm.
You may make it plate about 40 micrometers.

【0131】なお、導電性被覆37として、金、ロジウ
ムなどの貴金属を、0.1〜0.5μm程度、スパッタ
リング法あるいは蒸着法で被着した膜に、ニッケルを1
〜2μm程度、スパッタリング法あるいは蒸着法で被着
した膜を用いてもよい。
As a conductive coating 37, a noble metal such as gold or rhodium is deposited to a thickness of about 0.1 to 0.5 μm by a sputtering method or a vapor deposition method, and nickel is deposited on the film.
A film having a thickness of about 2 μm and deposited by a sputtering method or a vapor deposition method may be used.

【0132】図20(g)は、上記の導電性被覆37の
表面に被着したホトレジストマスク60および二酸化シ
リコン膜30の表面と、支持部材45であるシリコン基
板との間に、緩衝層46を充填して、一体化する工程を
示す。緩衝層46としては、例えば、シリコンゴムを使
用する。また、ポリイミドを塗布して、加熱硬化して形
成したものを用いることができる。また、熱硬化したポ
リイミドの下面に熱硬化前のポリイミドを塗布した二層
のポリイミド膜を、上記導電性被覆37の表面に接着し
て、加熱硬化して形成したものを用いることができる。
In FIG. 20G, a buffer layer 46 is provided between the surface of the photoresist mask 60 and the silicon dioxide film 30 deposited on the surface of the conductive coating 37 and the silicon substrate which is the supporting member 45. The process of filling and integrating is shown. As the buffer layer 46, for example, silicon rubber is used. Moreover, what was formed by apply | coating polyimide and heat-hardening can be used. Further, it is possible to use one formed by adhering a two-layer polyimide film in which the polyimide before thermosetting is applied to the lower surface of the thermosetting polyimide to the surface of the conductive coating 37 and heating and curing the same.

【0133】図20(h)は、二酸化シリコン膜31お
よびシリコンウェハ27を、それぞれエッチングして除
去して、突起部35を形成する工程を示す。この例は、
突起部35をシリコンの単結晶の突起34で構成される
上記した例と異なり、突起部35は、シリコン単結晶で
は構成されていない。
FIG. 20H shows a step of forming the protrusion 35 by etching and removing the silicon dioxide film 31 and the silicon wafer 27, respectively. This example
Unlike the above example in which the protrusion 35 is composed of the silicon single crystal protrusion 34, the protrusion 35 is not composed of silicon single crystal.

【0134】なお、この例において、接触端子先端部の
四角錐形状を有した導電性被覆37の表面に金あるいは
ロジウム等を0.2〜2μm程度めっきすることによ
り、電気的な接触特性を安定にすることができる。
In this example, the surface of the conductive coating 37 having the shape of a quadrangular pyramid at the tip of the contact terminal is plated with gold, rhodium, or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be

【0135】次に、図4に示す接続装置を形成するため
の他の製造プロセスについて、図21を参照して説明す
る。なお、図19および図20に示すプロセスと同じ工
程については、説明を省略する。
Next, another manufacturing process for forming the connection device shown in FIG. 4 will be described with reference to FIG. The description of the same steps as those shown in FIGS. 19 and 20 will be omitted.

【0136】図21(a)は、厚さ0.5〜5μm程度
の二酸化シリコン26をシリコンウェハ27および28
に挟みこんだ構造のSOI基板において、前記の図19
(e)までの工程と同様な工程により、二酸化シリコン
膜26をマスクとして、シリコンウェハ27の(10
0)面を異方性エッチングして、四角錐の形状のエッチ
ング穴59を形成した後、該シリコンウェハ27のエッ
チング穴59の表面に、二酸化シリコン膜61を形成す
る工程を示す。
In FIG. 21A, the silicon dioxide 26 having a thickness of about 0.5 to 5 μm is formed on the silicon wafers 27 and 28.
In the SOI substrate having a structure sandwiched between
By the same steps as the steps up to (e), using the silicon dioxide film 26 as a mask, (10
A process of anisotropically etching the (0) plane to form a pyramidal etching hole 59 and then forming a silicon dioxide film 61 on the surface of the etching hole 59 of the silicon wafer 27 will be described.

【0137】図21(b)は、導電性被覆37を形成す
る工程を示す。まず、二酸化シリコン膜61、26、5
7および30の表面に、下地膜37aおよび導電性被覆
37を形成する。
FIG. 21B shows a step of forming the conductive coating 37. First, the silicon dioxide films 61, 26, 5
A base film 37a and a conductive coating 37 are formed on the surfaces of 7 and 30.

【0138】この後、上記エッチング穴59の二酸化シ
リコン膜61の表面を覆い、配線形成用のパターンとな
るように、前記導電性被覆37の表面を覆うホトレジス
トマスク62を形成して、該ホトレジストマスク62か
ら露出している該導電性被覆37および該下地膜37a
をエッチングする。下地膜37aは、例えば、スパッタ
リング法あるいは蒸着法で、クロムを0.02μm被着
して形成する。導電性被覆37は、例えば、スパッタリ
ング法あるいは蒸着法で、下地膜37a上に、金を0.
2〜0.5μm被着して形成される。
Thereafter, a photoresist mask 62 covering the surface of the conductive coating 37 is formed so as to cover the surface of the silicon dioxide film 61 in the etching hole 59 and form a wiring formation pattern. The conductive coating 37 and the underlying film 37a exposed from 62
Is etched. The base film 37a is formed by depositing chromium by 0.02 μm by, for example, a sputtering method or a vapor deposition method. The conductive coating 37 is formed by, for example, a sputtering method or a vapor deposition method on the base film 37a with gold.
It is formed by depositing 2 to 0.5 μm.

【0139】また、下地膜37aは、クロムに代えて、
チタンを、スパッタリング法あるいは蒸着法で、0.0
2μm被着してもよい。さらに、導電性被覆37は、金
膜上に、ニッケルを1〜2μm程度、スパッタリング法
あるいは蒸着法で成膜し、その表面に、ニッケル、銅ま
たは両者を、2〜40μm程度めっきするようにしても
よい。
The base film 37a is made of chromium instead of chromium.
Titanium was deposited by sputtering or vapor deposition to 0.0
2 μm may be applied. Further, the conductive coating 37 is formed by depositing nickel on the gold film by about 1 to 2 μm by a sputtering method or an evaporation method, and plating nickel or copper or both on the surface by about 2 to 40 μm. Good.

【0140】なお、導電性被覆37として、金、ロジウ
ムなどの貴金属を、0.1〜0.5μm程度、スパッタ
リング法あるいは蒸着法で被着した膜に、ニッケルを1
〜2μm程度、スパッタリング法あるいは蒸着法で被着
した膜を用いてもよい。
As the conductive coating 37, noble metal such as gold or rhodium is deposited to a thickness of about 0.1 to 0.5 μm by a sputtering method or a vapor deposition method, and nickel is applied to the film.
A film having a thickness of about 2 μm and deposited by a sputtering method or a vapor deposition method may be used.

【0141】図21(c)は、上記の導電性被覆37の
表面に被着したホトレジストマスク62および二酸化シ
リコン膜30の表面と、支持部材45であるシリコン基
板との間に、緩衝層46を充填して一体化する工程を示
す。緩衝層46としては、例えば、シリコンゴムを使用
する。また、ポリイミドを塗布して、加熱硬化して形成
したものを用いることができる。また、熱硬化したポリ
イミドの下面に熱硬化前のポリイミドを塗布した二層の
ポリイミド膜を、上記導電性被覆37の表面に接着し
て、加熱硬化して形成したものを用いることができる。
In FIG. 21C, a buffer layer 46 is provided between the surface of the photoresist mask 62 and the surface of the silicon dioxide film 30 deposited on the surface of the conductive coating 37 and the silicon substrate which is the supporting member 45. The process of filling and integrating is shown. As the buffer layer 46, for example, silicon rubber is used. Moreover, what was formed by apply | coating polyimide and heat-hardening can be used. Further, it is possible to use one formed by adhering a two-layer polyimide film in which the polyimide before thermosetting is applied to the lower surface of the thermosetting polyimide to the surface of the conductive coating 37 and heating and curing the same.

【0142】図21(d)は、突起部35を形成する工
程を示す。すなわち、まず、二酸化シリコン膜31およ
びシリコンウェハ27を、それぞれエッチングして除去
する。この後、突起部35を覆っている二酸化シリコン
61をエッチングして除去した後、下地膜37aをエッ
チングして除去する。
FIG. 21D shows a step of forming the protrusion 35. That is, first, the silicon dioxide film 31 and the silicon wafer 27 are removed by etching. After that, the silicon dioxide 61 covering the protrusion 35 is removed by etching, and then the base film 37a is removed by etching.

【0143】なお、この例において、接触端子先端部の
四角錐形状を有した導電性被覆37の表面に金あるいは
ロジウム等を0.2〜2μm程度めっきすることによ
り、電気的な接触特性を安定にすることができる。
In this example, the surface of the conductive coating 37 having the shape of a quadrangular pyramid at the tip of the contact terminal is plated with gold, rhodium, or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be

【0144】図22に、図20(h)の突起部35を形
成した二酸化シリコン層26を、片持ち梁の構造にする
製法を示す。なお、図19および図20に示すプロセス
と同じ工程については、説明を省略する。
FIG. 22 shows a method of manufacturing the silicon dioxide layer 26 having the protrusion 35 shown in FIG. 20 (h) into a cantilever structure. The description of the same steps as those shown in FIGS. 19 and 20 will be omitted.

【0145】図22(a)は、前記の図19(a)〜
(c)までの工程と同様な工程により、二酸化シリコン
層57を形成した後、ホトレジストマスク63を形成
し、二酸化シリコン層26を、該ホトレジストマスク6
3により、突起部を形成する位置64の二酸化シリコン
膜26、および該突起部の周辺の二酸化シリコン層26
をコ字形状65にエッチングにより除去する工程を示
す。ホトレジストとしてOFPR800(東京応化工
業)を塗布し、突起部形成位置64の二酸化シリコン膜
26を正方形に、また、該突起部形成位置の周辺の二酸
化シリコン膜26の表面のOFPR800(東京応化工
業)を、コ字形状に露光し、NMD3(東京応化工業)
により現像することによりホトレジストマスク63を形
成する。次に、ホトレジストマスク63から露出した二
酸化シリコン膜26を、フッ化水素酸とフッ化アンモニ
ウム液の1:7混液に浸漬してエッチングする。
FIG. 22A shows the above-mentioned FIG.
After the silicon dioxide layer 57 is formed by the same steps as the steps up to (c), a photoresist mask 63 is formed, and the silicon dioxide layer 26 is formed on the photoresist mask 6.
3, the silicon dioxide film 26 at the position 64 where the protrusion is formed, and the silicon dioxide layer 26 around the protrusion.
A process of removing the U-shape 65 by etching is shown. OFPR800 (Tokyo Ohka Kogyo Co., Ltd.) is applied as a photoresist, the silicon dioxide film 26 at the protrusion forming position 64 is squared, and OFPR800 (Tokyo Ohka Kogyo) on the surface of the silicon dioxide film 26 around the protrusion forming position is formed. , U-shaped exposure, NMD3 (Tokyo Ohka Kogyo)
Then, the photoresist mask 63 is formed by developing. Next, the silicon dioxide film 26 exposed from the photoresist mask 63 is etched by immersing it in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride solution.

【0146】図22(b)は、ホトレジストマスク63
を除去し、二酸化シリコン膜26をマスクとして、シリ
コンウェハ27の(100)面を異方性エッチングし
て、四角錐のエッチング穴59を形成すると同時に、シ
リコンウェハ27をコ字形状66にエッチングし、該シ
リコンウェハ27のエッチング面および二酸化シリコン
膜26、57および30の表面に、導電性被覆37を形
成する工程を示したものである。導電性被覆37は、図
19(f)と同様な材料で形成すればよい。なお、該シ
リコンウェハ27のエッチング面は、図21(a)と同
様に熱酸化により、二酸化シリコン膜61を形成して、
下地膜37aおよび導電性被覆37を形成してもよい。
FIG. 22B shows a photoresist mask 63.
Is removed and the (100) plane of the silicon wafer 27 is anisotropically etched using the silicon dioxide film 26 as a mask to form a square pyramid etching hole 59, and at the same time, the silicon wafer 27 is etched into a U-shape 66. 3 shows a step of forming a conductive coating 37 on the etched surface of the silicon wafer 27 and the surfaces of the silicon dioxide films 26, 57 and 30. The conductive coating 37 may be formed of the same material as that shown in FIG. The etched surface of the silicon wafer 27 has a silicon dioxide film 61 formed by thermal oxidation in the same manner as in FIG.
The base film 37a and the conductive coating 37 may be formed.

【0147】図22(c)は、上記の四角錐のエッチン
グ穴59の表面を覆い、コ字形状のエッチング面66の
導電性被覆37を被覆せず、配線形成用のパターンを形
成するように、導電性被覆37の表面を覆うホトレジス
トマスク67を形成した後、該導電性被覆37を除去す
る工程を示す。
In FIG. 22C, the surface of the square pyramid etching hole 59 is covered, the conductive coating 37 of the U-shaped etching surface 66 is not covered, and a wiring forming pattern is formed. The step of removing the conductive coating 37 after forming the photoresist mask 67 covering the surface of the conductive coating 37 will be described.

【0148】図22(d)は、上記の導電性被覆37の
表面に被着したホトレジストマスク67および二酸化シ
リコン膜30の表面と、支持部材45であるシリコン基
板との間に、緩衝層46を挟みこんで一体化した後、二
酸化シリコン膜29およびシリコンウェハ27を除去す
る工程を示す。なお、図22(d’)は、(d)を下方
から見た平面図である。
In FIG. 22D, a buffer layer 46 is provided between the surface of the photoresist mask 67 and the surface of the silicon dioxide film 30 deposited on the surface of the conductive coating 37 and the silicon substrate which is the supporting member 45. A process of removing the silicon dioxide film 29 and the silicon wafer 27 after sandwiching and integrating is shown. 22D 'is a plan view of FIG. 22D as seen from below.

【0149】図23に、本発明の接続装置の第5実施例
の製造工程の一部を示す。本実施例は、基本的には、図
18に示した実施例と同様のプロセスで製造することが
できる。異なる点は、図18の例では、突起支持部43
を片持ち梁構造に形成しているが、本実施例では、突起
支持部43を、ブリッジ構造、すなわち、両持ち構造に
形成する点にある。従って、プロセスにおいて相違する
点は、突起支持部43の回りの二酸化シリコン膜26
を、コ字形状にエッチングするか、2本並行する溝状に
エッチングするかのマスクパターンの相違である。従っ
て、製造プロセスの詳細は、図18の例を含めて、既に
述べられているので、ここでは、説明を省略する。
FIG. 23 shows a part of the manufacturing process of the fifth embodiment of the connection device of the present invention. This embodiment can be basically manufactured by the same process as the embodiment shown in FIG. The difference is that in the example of FIG.
However, in the present embodiment, the protrusion support portion 43 is formed in a bridge structure, that is, a double-supported structure. Therefore, the difference in the process is that the silicon dioxide film 26 around the protrusion support 43 is formed.
Is a mask pattern that is etched into a U-shape or is etched into two parallel grooves. Therefore, the details of the manufacturing process have already been described including the example of FIG. 18, and thus the description thereof will be omitted here.

【0150】なお、この例は、片持ち梁構造の場合よ
り、可撓性は小さいが、剛性は、片持ち梁構造のものよ
り大きい。従って、本実施例は、片持ち梁構造のもの
と、穴28a(または51a)の開口部全体を塞ぐ構造
のものとの中間的な性質を有する。
In this example, the flexibility is smaller than that of the cantilever structure, but the rigidity is larger than that of the cantilever structure. Therefore, this embodiment has an intermediate property between the cantilever structure and the structure in which the entire opening of the hole 28a (or 51a) is closed.

【0151】なお、図1ないし図23に示した実施例
は、図24(a)および(b)に示すような二酸化シリ
コン膜の正方形のマスク68を用いて、シリコン単結晶
の(100)面を異方性エッチングして、四角錐の接触
先端部を有する接触端子を形成する例である。この場
合、接触端子の先端部を形成するための二酸化シリコン
膜の正方形のマスクは、シリコンウェハ27の(10
0)面において、図24(a)に示すように、一辺が
〈110〉方向と45度の角をなす方位に配置するか、
あるいは、図24(b)に示すように、一辺が〈11
0〉方向と平行の方位に配置するのが望ましい。
The embodiment shown in FIGS. 1 to 23 uses a square mask 68 of a silicon dioxide film as shown in FIGS. 24 (a) and 24 (b) to form a (100) plane of a silicon single crystal. Is anisotropically etched to form a contact terminal having a contact tip of a quadrangular pyramid. In this case, the square mask of the silicon dioxide film for forming the tip of the contact terminal is (10
In the (0) plane, as shown in FIG. 24A, the one side is arranged in an azimuth forming an angle of 45 degrees with the <110> direction, or
Alternatively, as shown in FIG.
It is desirable to arrange them in the direction parallel to the 0> direction.

【0152】なお、これまで述べた例では、接触端子を
形成するための基材として、シリコンウェハを用いてい
る。しかし、本発明は、これに限定されない。異方性エ
ッチングによって、先端が尖った形状の穴が形成できる
結晶であれば、他の結晶を用いてもよい。
In the examples described so far, a silicon wafer is used as the base material for forming the contact terminals. However, the present invention is not limited to this. Other crystals may be used as long as the crystals can form a hole having a sharp tip by anisotropic etching.

【0153】また、突起を形成する第2の基材、例え
ば、シリコンウェハ27については、異方性エッチング
が必要である。しかし、突起の形成に直接用いられない
第1の基材、例えば、シリコンウェハ28または51
は、必ずしも異方性エッチングである必要はない。通常
のエッチングであってもよい。従って、第1の基材であ
るシリコンウェハ28および51は、単結晶でなくても
よい。例えば、多結晶シリコン、アモルファスシリコン
であってもよい。
Anisotropic etching is required for the second base material forming the protrusions, for example, the silicon wafer 27. However, a first substrate, such as the silicon wafer 28 or 51, that is not directly used to form the protrusions.
Does not necessarily have to be anisotropic etching. Ordinary etching may be used. Therefore, the silicon wafers 28 and 51 that are the first base materials do not have to be single crystals. For example, it may be polycrystalline silicon or amorphous silicon.

【0154】さらに、上記説明では、基材を便宜状シリ
コンウェハとしたが、ウェハとして製作されたものに限
定する趣旨ではない。上記したプロセスで、突起部が形
成できるものであればよい。
Further, in the above description, the base material is a silicon wafer for the sake of convenience, but the present invention is not limited to the wafer manufactured. What is necessary is that the protrusion can be formed by the above-mentioned process.

【0155】また、上記各例では、接触端子として設け
られたものは、全て配線が接続され、有効に使用できる
ものである。しかし、配線が接続されない、単なる突起
としてのみ機能するダミー接触端子を設けることができ
る。すなわち、接触端子の高さと同じか、または、適宜
に設定した高さで、ダミーの接触端子を、必要に応じて
適度に配置することができる。これにより、接触端子の
高さばらつき、または、被接触対象への押し付け圧力の
調整が容易になり、接触特性および信頼性を向上するこ
とができる。
Further, in each of the above-mentioned examples, all the contact terminals provided are those to which the wiring is connected and can be effectively used. However, it is possible to provide dummy contact terminals to which no wiring is connected and which function only as simple protrusions. That is, the dummy contact terminals can be appropriately arranged at the same height as the contact terminals, or at an appropriately set height, if necessary. As a result, it becomes easy to adjust the height variation of the contact terminals or the pressure applied to the contact target, and it is possible to improve the contact characteristics and reliability.

【0156】上記した実施例において、片持ち梁状の突
起支持部43は、長方形状の例を示したが、これに限ら
れない。例えば、台形状、平行四辺形状とすることがで
きる。
In the above-mentioned embodiments, the cantilever-shaped projection support portion 43 has a rectangular shape, but the invention is not limited to this. For example, a trapezoidal shape or a parallelogram shape can be used.

【0157】また、上記各実施例では、突起部35ごと
に穴28aまたは穴51aを設けている例を示したが、
本発明は、これに限られない。すなわち、複数の突起部
35ごとに、1の穴28aまたは穴51aを設ける構成
としてもよい。すなわち、一つの突起支持部で複数の突
起部35を支持する構造とすることができる。この場
合、一つの突起部ごとに独立して引き出し用配線40を
設けて、接触端子42を突起部35ごとに形成すること
ができる。次に、それらの例について説明する。なお、
一つの突起支持部において支持される複数の突起部につ
いて、1または2以上の共通の電極を設ける構成として
もよい。
Further, in each of the above-described embodiments, the example in which the hole 28a or the hole 51a is provided for each protrusion 35 is shown.
The present invention is not limited to this. That is, one hole 28a or one hole 51a may be provided for each of the plurality of protrusions 35. That is, it is possible to adopt a structure in which one protrusion supporting portion supports a plurality of protrusions 35. In this case, the lead wiring 40 can be provided independently for each protrusion, and the contact terminal 42 can be formed for each protrusion 35. Next, those examples will be described. In addition,
One or two or more common electrodes may be provided for a plurality of protrusions supported by one protrusion supporting portion.

【0158】図35(a)−(d)に示す例は、それぞ
れ、第1の基材としてシリコンウェハ51を用い、第2
の基材としてシリコンウェハ27を用いた実施例であ
る。
In the examples shown in FIGS. 35 (a)-(d), the silicon wafer 51 is used as the first base material and the second base material is used.
This is an example in which a silicon wafer 27 is used as the base material.

【0159】これらの例は、いずれも、図12(a)−
(d)に示す工程と同様にして、突起部35を形成す
る。そして、図12(e)および(f)に示す工程と同
様に、穴51aを異方性エッチングによりあける。ただ
し、この例では、複数個の突起部35がその開口面に位
置する大きさで、穴51aを設ける。そのため、マスク
をその大きさで開口させる。
Each of these examples is shown in FIG.
The protrusion 35 is formed in the same manner as the step shown in FIG. Then, similarly to the steps shown in FIGS. 12E and 12F, the hole 51a is opened by anisotropic etching. However, in this example, the holes 51a are provided in a size such that the plurality of protrusions 35 are located on the opening surface thereof. Therefore, the mask is opened in that size.

【0160】また、この穴51aは、二酸化シリコン膜
26に達するまで行われる。なお、図12(f’)のよ
うに、シリコンウェハ51の一部を残すようにしてもよ
い。
The holes 51a are formed until the silicon dioxide film 26 is reached. Note that a part of the silicon wafer 51 may be left as shown in FIG.

【0161】ついで、図13(g)および(h)に示す
ように、突起部35を覆う導電膜39と、引出し用配線
40とを設ける。さらに、図14(i)−(l)に示し
た例と同じように、支持部材45であるシリコン基板に
固定する。これについては、穴51aの大きさを除いて
は、図14(i)−(l)と同じであるので、説明を省
略する。
Then, as shown in FIGS. 13 (g) and 13 (h), a conductive film 39 for covering the projection 35 and a lead-out wiring 40 are provided. Further, similarly to the example shown in FIGS. 14I to 14L, the support member 45 is fixed to the silicon substrate. This is the same as FIG. 14 (i)-(l) except for the size of the hole 51a, and therefore the description is omitted.

【0162】図36(a)−(d)に示す例は、それぞ
れ、第1の基材としてシリコンウェハ28を用い、第2
の基材としてシリコンウェハ27を用いた実施例であ
る。
In the examples shown in FIGS. 36 (a)-(d), the silicon wafer 28 is used as the first substrate and the second substrate is used.
This is an example in which a silicon wafer 27 is used as the base material.

【0163】これらの例は、いずれも、図16(a)お
よび(b)に示す工程と同様にして、突起部35を形成
する。そして、図12(e)および(f)に示す工程と
同様に、穴28aを異方性エッチングによりあける。た
だし、この例では、複数個の突起部35がその開口面に
位置する大きさで、穴28aを設ける。そのため、マス
クをその大きさで開口させる。また、この穴28aは、
二酸化シリコン膜26に達するまで行われる。なお、図
12(f’)のように、シリコンウェハ28の一部を残
すようにしてもよい。
In all of these examples, the protrusion 35 is formed in the same manner as the steps shown in FIGS. 16 (a) and 16 (b). Then, as in the steps shown in FIGS. 12E and 12F, the hole 28a is opened by anisotropic etching. However, in this example, the holes 28a are provided in a size such that the plurality of protrusions 35 are located on the opening surface thereof. Therefore, the mask is opened in that size. Also, this hole 28a is
The process is performed until the silicon dioxide film 26 is reached. Note that a part of the silicon wafer 28 may be left as shown in FIG.

【0164】ついで、図13(g)および(h)に示す
ように、突起部35を覆う導電膜39と、引出し用配線
40とを設ける。さらに、図17(c)−(f)に示し
た例と同じように、支持部材45であるシリコン基板に
固定する。これについては、穴28aの大きさを除いて
は、図17(c)−(f)と同じであるので、説明を省
略する。
Then, as shown in FIGS. 13 (g) and 13 (h), a conductive film 39 for covering the projection 35 and a lead-out wiring 40 are provided. Further, similarly to the example shown in FIGS. 17C to 17F, the support member 45 is fixed to the silicon substrate. This is the same as FIG. 17 (c)-(f) except for the size of the hole 28a, so the description thereof will be omitted.

【0165】次に、突起部35を、第1の基材の面に沿
って、どのように配列するかに関するいくつかの例を示
す。図37(a)に示す例は、測定対象のチップごと
に、接触端子の突起部35の配列を対応させたものであ
る。すなわち、測定対象のチップ対応に、シリコンウェ
ハ28上に想定されたブロック201ごとに、複数の突
起部35を配列したものである。図37(b)に示す例
は、測定対象のチップ複数個(本実施例では2個の例を
示している)ごとに、シリコンウェハ28上に想定され
たブロック201ごとに、複数個の突起部35を配列し
たものである。また、図37(c)に示す例は、シリコ
ンウェハ28上に列状のブロックを想定し、このブロッ
クごとに、複数個の突起部を配列したものである。
Next, some examples of how the protrusions 35 are arranged along the surface of the first substrate will be shown. In the example shown in FIG. 37A, the arrangement of the protrusions 35 of the contact terminals is made to correspond to each chip to be measured. That is, a plurality of protrusions 35 are arranged for each block 201 assumed on the silicon wafer 28 corresponding to the chip to be measured. In the example shown in FIG. 37B, a plurality of protrusions are provided for each of a plurality of chips to be measured (two examples are shown in the present embodiment) and for each block 201 assumed on the silicon wafer 28. The parts 35 are arranged. Further, in the example shown in FIG. 37 (c), a row-shaped block is assumed on the silicon wafer 28, and a plurality of protrusions are arranged in each block.

【0166】上記各実施例では、接触端子42の先端部
の形状が、四角錐あるいは、四角錐台の場合について説
明したが、もちろん他の形状の突起部を形成してもよ
い。
In each of the above-described embodiments, the case where the tip portion of the contact terminal 42 is a quadrangular pyramid or a truncated quadrangular pyramid has been described, but it goes without saying that a protrusion having another shape may be formed.

【0167】例えば、八角錐の接触端子先端部の形状を
形成する例として、上記各実施例の中で、代表して2例
を図38および図39に示す。
For example, as an example of forming the shape of an octagonal pyramid contact terminal tip portion, two examples are shown in FIG. 38 and FIG. 39 as a representative among the above embodiments.

【0168】図38(i)は、二酸化シリコン膜26で
構成され、導電膜39を設けた八角錐の突起部35を、
その表面で支持する片持ち梁状の突起支持部43を形成
した工程後の断面を示したものである。なお、図38
(i’)は(i)を下方から見た平面図、図38
(i’’)は(i)を下方から見た斜視図である。ここ
では、正方形の二酸化シリコン膜をマスクとして、シリ
コン単結晶28の(100)面を、例えば、水酸化カリ
ウムとイソプロパノールと水とを含むエッチング液に浸
漬することにより、シリコン単結晶28を異方性エッチ
ングして、八角錐状の突起部35を形成して、図5およ
び図6で説明した工程と同様な工程で接触端子部を形成
する。ただし、エッチングの条件、すなわち、エッチン
グ液の成分比、液温、および、エッチング速度は、それ
らとは異なる管理がなされる。
FIG. 38 (i) shows an octagonal pyramidal protrusion 35 formed of a silicon dioxide film 26 and provided with a conductive film 39.
It is a cross-sectional view after the step of forming the cantilever-shaped projection support portion 43 supported on the surface. Note that FIG.
38. (i ′) is a plan view of (i) seen from below, FIG.
(I '') is a perspective view of (i) as seen from below. Here, the silicon single crystal 28 is anisotropically obtained by immersing the (100) plane of the silicon single crystal 28 in an etching solution containing, for example, potassium hydroxide, isopropanol, and water using the square silicon dioxide film as a mask. Etching is performed to form octagonal pyramidal protrusions 35, and contact terminal portions are formed by the same steps as those described with reference to FIGS. However, the etching conditions, that is, the component ratio of the etching liquid, the liquid temperature, and the etching rate are managed differently from them.

【0169】図39(h)は、二酸化シリコン膜26で
構成され、導電膜39を設けた八角錐の突起部35を、
該二酸化シリコン膜26の表面に形成して接触端子42
を形成した工程後の断面を示したものである。なお、図
39(h’)は(h)を下方から見た平面図、図39
(h’’)は(h)を下方から見た斜視図である。ここ
では、正方形の二酸化シリコン膜をマスクとして、シリ
コン単結晶28の(100)面を、水酸化カリウムとイ
ソプロパノールと水とを含むエッチング液に浸漬するこ
とにより、シリコン単結晶28を異方性エッチングし
て、八角錐状の突起部35を形成して、図12および図
13で説明した工程と同様な工程で接触端子部を形成す
る。
FIG. 39 (h) shows an octagonal pyramidal protrusion 35 formed of a silicon dioxide film 26 and provided with a conductive film 39.
Contact terminals 42 are formed on the surface of the silicon dioxide film 26.
3 is a cross-sectional view after the step of forming the. 39 (h ') is a plan view of (h) seen from below, FIG.
(H '') is a perspective view of (h) as seen from below. Here, the silicon single crystal 28 is anisotropically etched by immersing the (100) plane of the silicon single crystal 28 in an etching solution containing potassium hydroxide, isopropanol, and water using the square silicon dioxide film as a mask. Then, the octagonal pyramid-shaped protrusion 35 is formed, and the contact terminal portion is formed in the same process as the process described with reference to FIGS. 12 and 13.

【0170】次に、上記の各実施例で述べられた接触装
置の具体的な使用例について説明する。使用例として
は、例えば、半導体の検査装置が挙げられる。また、T
FT型液晶ディスプレイの検査装置にも適用できる。
Next, a specific example of use of the contact device described in each of the above embodiments will be described. An example of use is a semiconductor inspection device. Also, T
It can also be applied to an inspection device for an FT type liquid crystal display.

【0171】図25は、本発明の接続装置を用いた一実
施例である検査装置の要部を示す説明図である。
FIG. 25 is an explanatory view showing the main part of an inspection apparatus which is an embodiment using the connection device of the present invention.

【0172】本実施例において、検査装置は、半導体装
置の製造におけるウェハプローバとして構成されてい
る。この検査装置は、被検査物を支持する試料支持系1
20と、被検査物に接触して電気信号の授受を行なうプ
ローブ系100と、試料支持系120の動作を制御する
駆動制御系150と、測定を行なうテスタ170とで構
成される。なお、被検査物としては、半導体ウェハ1を
対象としている。この半導体ウェハ1の表面には、外部
接続電極としての複数の電極1aが形成されている。
In this embodiment, the inspection device is constructed as a wafer prober in the manufacture of semiconductor devices. This inspection apparatus includes a sample support system 1 that supports an object to be inspected.
20, a probe system 100 that contacts an object to be inspected to exchange electrical signals, a drive control system 150 that controls the operation of the sample support system 120, and a tester 170 that performs measurement. The semiconductor wafer 1 is used as the object to be inspected. A plurality of electrodes 1a as external connection electrodes are formed on the surface of the semiconductor wafer 1.

【0173】試料支持系120は、半導体ウェハ1が着
脱自在に載置される、ほぼ水平に設けられた試料台12
2と、この試料台122を支持する、垂直に配置される
昇降軸124と、この昇降軸124を昇降駆動する昇降
駆動部125と、この昇降駆動部125を支持するX−
Yステージ127とで構成される。X−Yステージ12
7は、筐体126の上に固定される。昇降駆動部125
は、例えば、ステッピングモータなどからなる。X−Y
ステージ127の水平面内における移動動作と、昇降駆
動部125による上下動などを組み合わせることによ
り、試料台122の水平および垂直方向における位置決
め動作が行われるものである。また、試料台122に
は、図示しない回動機構が設けられており、水平面内に
おける試料台122の回動変位が可能にされている。
The sample support system 120 includes the sample table 12 on which the semiconductor wafer 1 is removably mounted and which is provided substantially horizontally.
2, a vertically arranged lifting shaft 124 that supports the sample table 122, a lifting drive unit 125 that drives the lifting shaft 124 up and down, and an X- that supports the lifting drive unit 125.
And a Y stage 127. XY stage 12
7 is fixed on the housing 126. Lifting drive unit 125
Is, for example, a stepping motor. XY
By combining the movement operation of the stage 127 in the horizontal plane and the vertical movement of the elevation drive unit 125, the positioning operation of the sample table 122 in the horizontal and vertical directions is performed. Further, the sample table 122 is provided with a rotation mechanism (not shown) so that the sample table 122 can be rotationally displaced in a horizontal plane.

【0174】試料台122の上方には、プローブ系10
0が配置される。すなわち、当該試料台122に平行に
対向する姿勢で、接続装置100aおよび配線基板70
が設けられる。この接続装置100aには、複数個の接
触端子42を有する端子配列体20が、被検査物と対抗
する位置に設けられる。この端子配列体20は、上述し
た図1で示されるものが用いられる。すなわち、この端
子配列体20は、シリコンウェハ28と、これに支持さ
れる接触端子42群と、緩衝層46および支持部材45
が一体的に設けられて構成される。各々の接触端子42
は、該接続装置100aの延長配線シート71に設けら
れた引き出し用延長配線72を介して、配線基板70の
下部電極73および内部配線70aとを通して、該配線
基板70に設けられた接続端子70bに接続されてい
る。なお、本実施例では、接続端子70bは、同軸コネ
クタで構成される。この接続端子70bに接続されるケ
ーブル171を介して、テスタ170と接続される。
Above the sample table 122, the probe system 10 is provided.
0 is placed. That is, the connection device 100a and the wiring board 70 are arranged in a posture of facing the sample table 122 in parallel.
Is provided. In this connecting device 100a, a terminal array 20 having a plurality of contact terminals 42 is provided at a position facing the object to be inspected. As the terminal array 20, the one shown in FIG. 1 described above is used. That is, the terminal array 20 includes the silicon wafer 28, the contact terminals 42 supported by the silicon wafer 28, the buffer layer 46, and the support member 45.
Are integrally provided. Each contact terminal 42
Is connected to the connection terminal 70b provided on the wiring board 70 through the lower electrode 73 of the wiring board 70 and the internal wiring 70a through the extension wiring 72 provided on the extension wiring sheet 71 of the connection device 100a. It is connected. In this embodiment, the connection terminal 70b is a coaxial connector. It is connected to the tester 170 via a cable 171 connected to the connection terminal 70b.

【0175】なお、ここで用いられる接続装置は、図1
に示した構造のものに限られない。例えば、図2、図
3、図4等に示す構造のものを用いることができる。
The connecting device used here is shown in FIG.
The structure is not limited to that shown in. For example, the structure shown in FIGS. 2, 3 and 4 can be used.

【0176】駆動制御系150は、ケーブル172を介
してテスタ170と接続されている。また、駆動制御系
150は、試料支持系120の各駆動部のアクチュエー
タに制御信号を送って、その動作を制御する。すなわ
ち、駆動制御系150は、内部にコンピュータを備え、
ケーブル172を介して伝達されるテスタ170のテス
ト動作の進行情報に合わせて、試料支持系120の動作
を制御する。また、駆動制御系150は、操作部151
を備え、駆動制御に関する各種指示の入力の受付、例え
ば、手動操作の指示を受け付ける。
The drive control system 150 is connected to the tester 170 via a cable 172. Further, the drive control system 150 sends a control signal to the actuator of each drive unit of the sample support system 120 to control the operation thereof. That is, the drive control system 150 includes a computer inside,
The operation of the sample support system 120 is controlled according to the progress information of the test operation of the tester 170 transmitted via the cable 172. In addition, the drive control system 150 includes an operation unit 151.
And receives an input of various instructions regarding drive control, for example, an instruction of a manual operation.

【0177】以下、本実施例の検査装置の動作について
説明する。試料台122の上に、半導体ウェハ1を固定
し、X−Yステージ127および回動機構を用いて、該
半導体ウェハ1に形成された電極1aを、接続装置10
0aに形成された接触端子42の直下に位置決めするた
め、調整する。その後、駆動制御系150は、昇降駆動
部125を作動させ、試料台122を所定の高さまで上
昇させることによって、複数の接触端子42の各々の先
端を目的の半導体素子における複数の電極1aの各々に
所定圧で接触させる。ここまでは、操作部151からの
操作指示に従って、駆動制御系150により実行され
る。なお、これらの位置決め等の調整を自動的に行なう
ようにしてもよい。例えば、半導体ウェハ1に基準位置
のマークを予め付しておき、これを読み取り装置で読み
取って、座標の原点を設定するようにして、行なうこと
ができる。この場合、電極の位置は、予め設計データを
受け取ることにより、駆動制御系150において既知と
なる。
The operation of the inspection apparatus of this embodiment will be described below. The semiconductor wafer 1 is fixed on the sample table 122, and the electrode 1a formed on the semiconductor wafer 1 is connected to the connection device 10 by using the XY stage 127 and the rotating mechanism.
Adjustment is performed to position the contact terminal 42 directly below the contact terminal 42 formed at 0a. Then, the drive control system 150 actuates the elevating / lowering drive unit 125 to raise the sample stage 122 to a predetermined height so that the tips of the plurality of contact terminals 42 are respectively connected to the plurality of electrodes 1a in the target semiconductor element. Contact with a predetermined pressure. The operation up to this point is executed by the drive control system 150 according to the operation instruction from the operation unit 151. It should be noted that these adjustments such as positioning may be automatically performed. For example, it can be carried out by marking a reference position mark on the semiconductor wafer 1 in advance and reading it with a reading device to set the origin of the coordinates. In this case, the position of the electrode is known in the drive control system 150 by receiving the design data in advance.

【0178】この状態で、ケーブル171、配線基板7
0、延長配線シート71、および接触端子42を介し
て、半導体ウェハ1に形成された半導体素子とテスタ1
70との間で、動作電力や動作試験信号などの授受を行
い、当該半導体素子の動作特性の可否などを判別する。
上記の一連の試験動作が、半導体ウェハ1に形成された
複数の半導体素子の各々について実施され、動作特性の
可否などが判別される。
In this state, the cable 171 and the wiring board 7
0, the extension wiring sheet 71, and the contact terminal 42, and the semiconductor element formed on the semiconductor wafer 1 and the tester 1
The operating power and the operation test signal are exchanged with the semiconductor device 70 to determine whether the operating characteristics of the semiconductor element are acceptable or not.
The above-described series of test operations are performed on each of the plurality of semiconductor elements formed on the semiconductor wafer 1 to determine whether or not the operation characteristics are available.

【0179】次に、本発明の接続装置を用いた一実施例
である半導体素子のバーンイン工程での検査装置の一例
について説明する。
Next, an example of the inspection device in the burn-in process of the semiconductor device, which is an embodiment using the connection device of the present invention, will be described.

【0180】図26は、本発明の接続装置を用いた一実
施例である半導体素子のバーンイン工程での検査装置の
要部を示す斜視図、図27は、バーンイン用の半導体素
子検査装置の断面図である。
FIG. 26 is a perspective view showing an essential part of an inspection apparatus in a burn-in process of a semiconductor element which is an embodiment using the connection device of the present invention, and FIG. 27 is a cross section of the semiconductor element inspection apparatus for burn-in. It is a figure.

【0181】本実施例は、ウェハ状態の半導体素子に電
気および温度ストレスを高温状態で加え、半導体素子の
特性検査を実施するウェハプローバとして構成されてい
る。
The present embodiment is configured as a wafer prober for conducting characteristic inspection of a semiconductor element by applying electric and thermal stress to the semiconductor element in a wafer state at a high temperature.

【0182】また、本実施例は、一度に複数枚のウェハ
1を恒温槽(図示せず)に入れた状態で、特性検査が行
なえるようになっている。
Further, in this embodiment, the characteristic inspection can be performed in a state where a plurality of wafers 1 are put in a constant temperature bath (not shown) at a time.

【0183】すなわち、本実施例は、図27に示すよう
に、恒温槽(図示せず)に置かれる支持具190に垂直
に取り付けられるマザーボード181と、これに垂直
に、すなわち、前記支持具190に並行にマザーボード
181に取り付けられる、複数の個別プローブ系180
とで構成される。
That is, in this embodiment, as shown in FIG. 27, a mother board 181 mounted vertically to a support tool 190 placed in a constant temperature bath (not shown) and a mother board 181 mounted perpendicularly thereto, that is, the support tool 190. A plurality of individual probe systems 180 mounted on the motherboard 181 in parallel with each other
Composed of and.

【0184】マザーボード181は、各個別プローブ系
180ごとに設けられるコネクタ183と、マザーボー
ド181を介して前記コネクタ183と通じているケー
ブル182とを有する。ケーブル182は、本実施例で
は図示していないが、前記図25に示すテスタ170と
同様なテスタに接続される。
The mother board 181 has a connector 183 provided for each individual probe system 180, and a cable 182 communicating with the connector 183 via the mother board 181. Although not shown in the present embodiment, the cable 182 is connected to a tester similar to the tester 170 shown in FIG. 25.

【0185】個別プローブ系180は、被検査物ごとに
設けられる。この個別プローブ系180は、上記した接
続装置100aと、この接続装置が固定される配線基板
70と、被検査物である半導体ウェハ1を支持するウェ
ハ支持基板185と、このウェハ支持基板185が載置
され、個別プローブ系自体をマーザーボード181に取
り付けるための支持ボード184と、前記接続装置10
0aを半導体ウェハ1に当接させるための押さえ基板1
86とを有する。
The individual probe system 180 is provided for each object to be inspected. The individual probe system 180 includes the connection device 100a described above, the wiring substrate 70 to which the connection device is fixed, the wafer support substrate 185 that supports the semiconductor wafer 1 as the inspection object, and the wafer support substrate 185. A support board 184 for mounting the individual probe system itself on the mother board 181;
Holding substrate 1 for bringing 0a into contact with semiconductor wafer 1
And 86.

【0186】ウェハ支持基板185より上方にある各部
は、図26に示す構造となっている。すなわち、ウェハ
支持基板185は、例えば、金属板で形成され、半導体
ウェハ1を着脱自在に収容するための凹部185aと、
位置決めのためのノックピン187を有する。
Each part above the wafer support substrate 185 has the structure shown in FIG. That is, the wafer support substrate 185 is formed of, for example, a metal plate, and has a recess 185a for detachably housing the semiconductor wafer 1, and
It has a knock pin 187 for positioning.

【0187】接続装置100aは、上述したように、接
触端子42群が設けられている端子配列体20と、緩衝
層46および支持部材45と、延長配線シート71とで
構成される。この接続装置100aは、配線基板70に
搭載され、各接触端子42から引出される配線が、配線
70dを介して、コネクタ端子70cに接続される。こ
のコネクタ端子70cは、前記コネクタ183と嵌合す
るようになっている。なお、この例は、接続装置100
aとして、図1に示すものを用いているが、これに限定
されない。例えば、図2、図3、図4等に示すものを用
いることができる。
As described above, the connecting device 100a is composed of the terminal array 20 provided with the contact terminals 42, the buffer layer 46 and the supporting member 45, and the extension wiring sheet 71. The connection device 100a is mounted on the wiring board 70, and the wiring drawn from each contact terminal 42 is connected to the connector terminal 70c via the wiring 70d. The connector terminal 70c is adapted to fit with the connector 183. In this example, the connection device 100
Although what is shown in FIG. 1 is used as a, it is not limited to this. For example, the ones shown in FIGS. 2, 3, and 4 can be used.

【0188】この接続装置100aの上方には、押さえ
基板186が装着される。この押さえ基板186は、チ
ャネル状に形成され、そのチャネル186a内に、配線
基板70が収容される。また、この押さえ基板186の
周縁部には、前記ノックピン187と嵌合する穴188
が設けられている。
A pressing board 186 is mounted above the connecting device 100a. The pressing board 186 is formed in a channel shape, and the wiring board 70 is housed in the channel 186a. In addition, a hole 188 to be fitted with the knock pin 187 is provided in the peripheral portion of the pressing board 186.
Is provided.

【0189】なお、図27では、複数の個別プローブ系
180を、前記支持具190に並行にマザーボード18
1に取り付ける例を示したが、これに限定されない。す
なわち、個別プローブ系180ごとに、テスタに直接接
続する構成とすることもできる。
Note that, in FIG. 27, a plurality of individual probe systems 180 are provided on the mother board 18 in parallel with the support 190.
Although the example of attaching to No. 1 is shown, the present invention is not limited to this. That is, each individual probe system 180 may be directly connected to the tester.

【0190】次に、本実施例の測定動作について、説明
する。
Next, the measurement operation of this embodiment will be described.

【0191】ウェハ支持基板185の凹部185aに、
半導体ウェハ1を固定し、ノックピン187を用いて、
該半導体ウェハ1に形成された各電極を、接続装置10
0aに形成された各接触端子42の直下に位置決めし
て、複数の接触端子42の各々の先端を、半導体素子に
おける複数の電極のうち、目的の電極の各々に、所定圧
で接触させる。この状態で、ケーブル182、マザーボ
ード181、コネクタ183、配線基板70、延長配線
用シート71に設けられた図26には示していない引き
出し用延長配線72(図1参照)、および、接触端子4
2を介して、半導体ウェハ1に形成された半導体素子と
テスタとの間で、動作電力や動作試験信号などの授受を
行い、当該半導体素子の動作特性の可否などを判別す
る。上記の一連の操作が、恒温槽(図示せず)内に設置
された支持具190に固定されたマザーボード181に
固定されたウェハ支持基板185に搭載された半導体ウ
ェハ1の各々について実施され、動作特性の可否などが
判別される。
In the recess 185a of the wafer supporting substrate 185,
The semiconductor wafer 1 is fixed and the knock pin 187 is used.
Each electrode formed on the semiconductor wafer 1 is connected to the connecting device 10
Positioned directly under each contact terminal 42 formed on the substrate 0a, the tip of each of the plurality of contact terminals 42 is brought into contact with each of the target electrodes of the plurality of electrodes of the semiconductor element with a predetermined pressure. In this state, the cable 182, the mother board 181, the connector 183, the wiring board 70, the extension wiring 72 for drawing (not shown in FIG. 26) provided on the extension wiring sheet 71 (see FIG. 1), and the contact terminal 4
The operation power and the operation test signal are exchanged between the semiconductor element formed on the semiconductor wafer 1 and the tester via the controller 2 to determine whether or not the operation characteristic of the semiconductor element is appropriate. The above-described series of operations is performed for each of the semiconductor wafers 1 mounted on the wafer supporting substrate 185 fixed on the mother board 181 fixed on the supporting member 190 installed in the thermostat (not shown), and the operation is performed. Whether the characteristic is valid or not is determined.

【0192】なお、接続装置の接触端子を電極に接触さ
せる場合、上記実施例では、接触端子と電極とを一対一
対応に接続させているが、これに限られない。すなわ
ち、1個の電極について、複数個の接触端子を接触させ
るようにしてもよい。これにより、より確実な接触を確
保できる。
When the contact terminals of the connection device are brought into contact with the electrodes, the contact terminals and the electrodes are connected in a one-to-one correspondence in the above embodiment, but the invention is not limited to this. That is, a plurality of contact terminals may be brought into contact with one electrode. This ensures more reliable contact.

【0193】上記各実施例では、引き出し用配線40お
よび引き出し用延長配線72を通常の単線での配線とし
て扱ってきたが、本発明は、これに限定されない。接地
層を設けることによって、各引き出し用配線40および
引き出し用延長配線72を、マイクロストリップ線路と
する構成としてもよい。これより、DC検査、高周波
域、例えば、数GHz帯までのAC検査等の、半導体素
子の特性検査が可能となる。
In each of the above embodiments, the lead-out wiring 40 and the lead-out extended wiring 72 are treated as ordinary single-line wirings, but the present invention is not limited to this. By providing a ground layer, each lead-out wiring 40 and lead-out extended wiring 72 may be configured as a microstrip line. As a result, it becomes possible to perform the characteristic inspection of the semiconductor element such as the DC inspection and the high frequency region, for example, the AC inspection up to several GHz band.

【0194】上記の特性検査が可能な接続装置100a
を用いることにより、例えば、図26に示した前記個別
プロ−ブ系180、および、図27に示した半導体素子
検査装置を、前述のバ−ンイン検査に限ることなく、半
導体素子の製造における特性検査用のウェハプロ−バと
して用いることができる。この場合、半導体素子とテス
タ170との間の動作電力や動作試験信号などの授受
が、特性検査用とバ−ンイン用とで異なる場合でも、テ
スタからの信号の切り換え、または、マザ−ボ−ドを交
換することにより、前記の個別プロ−ブ系180に一旦
ウェハを装着すれば、一連の検査項目が終了するまで、
個別プロ−ブ系180に装着したままで検査することが
可能となる。
Connection device 100a capable of performing the above-mentioned characteristic inspection
By using, for example, the individual probe system 180 shown in FIG. 26 and the semiconductor device inspecting apparatus shown in FIG. It can be used as a wafer prober for inspection. In this case, even if the transmission and reception of the operating power and the operation test signal between the semiconductor element and the tester 170 are different for the characteristic inspection and the burn-in, the signal from the tester is switched or the mother board is used. Once the wafer is mounted on the individual probe system 180 by exchanging the cords, until a series of inspection items is completed,
It is possible to carry out the inspection with the individual probe system 180 attached.

【0195】以上説明した実施例によれば、異方性エッ
チングにより、高さおよび形態のそろった突起を形成で
き、その突起で接触端子を形成できる。また、突起後方
に、穴を形成して、突起支持部の可撓性を大きくして、
検査対象との接触を良好に行える。また、接触端子を、
フォトリソグラフ技術により、高密度かつ高精度に形成
することができる。しかも、多数個の接触端子を、位置
精度よく一括して形成できる。
According to the embodiments described above, anisotropic etching can form protrusions of uniform height and shape, and the protrusions can form contact terminals. In addition, a hole is formed behind the protrusion to increase the flexibility of the protrusion support,
Good contact with the inspection target. In addition, the contact terminal,
The photolithography technique enables high-density and high-precision formation. Moreover, a large number of contact terminals can be collectively formed with high positional accuracy.

【0196】以上に説明した各実施例は、シリコンウェ
ハを用いているが、本発明は、これに限定されない。結
晶性の他の材料を用いることもできる。
Although each of the embodiments described above uses a silicon wafer, the present invention is not limited to this. Other crystalline materials can also be used.

【0197】また、上記図1、2、3および4に示す各
実施例では、支持部材45を介して配線基板に接続装置
を搭載しているが、支持部材を介さずに、緩衝層を介し
て該接続装置を配線基板に固定するようにしてもよい。
In each of the embodiments shown in FIGS. 1, 2, 3 and 4, the connection device is mounted on the wiring board via the supporting member 45, but the buffer layer is interposed not via the supporting member. The connection device may be fixed to the wiring board by means of this.

【0198】上記実施例では、片持ち梁状の接触端子
を、長方形状の突起支持部43で構成しているが、この
突起支持部の平面形状は、長方形に限られない。例え
ば、台形状とすることもできる。また、U字状に形成す
ることもできる。
In the above embodiment, the cantilever-shaped contact terminal is composed of the rectangular protrusion support portion 43, but the planar shape of this protrusion support portion is not limited to a rectangle. For example, it may have a trapezoidal shape. It can also be formed in a U shape.

【0199】[0199]

【発明の効果】本発明によれば、接続装置の接触端子
を、多点、かつ、高密度化でき、しかも、多端子化にお
いて、配線基板の電極パッド部に高密度かつ高精度に先
端部が尖った接続端子を一括形成することができるので
接続装置の組立性を大幅に向上させる効果がある。
According to the present invention, the contact terminals of the connecting device can be multi-pointed and highly densified, and in the case of multi-terminals, the tip portions can be densely and accurately formed on the electrode pad portion of the wiring board. Since sharpened connection terminals can be collectively formed, there is an effect of significantly improving the assembling property of the connection device.

【0200】また、本発明によれば、プローブの長さを
短くできて、高周波数まで対応できる。
Further, according to the present invention, the length of the probe can be shortened, and high frequencies can be handled.

【0201】さらに、接続端子の高さ方向ばらつきは、
シリコンの(100)面の異方性エッチングによる(1
11)面で囲まれた四角錐の形状を形成することによ
り、横方向ばらつきと同様に、ホトレジストマスクパタ
ーンの寸法精度に近いレベルにもっていくことができ
る。また、SOI基板を用いることにより、二酸化シリ
コン層が異方性エッチング時のストッパとなるため、異
方性エッチングのプロセス制御が容易である。これによ
り、接続端子の先端部位置精度を大幅に向上させる効果
がある。しかも、薄膜プロセスで形成するので、加工精
度が高く、しかも、微細な組立て作業を要せずに製造で
きる。
Furthermore, the variation in the height direction of the connection terminals is
(1) by anisotropic etching of the (100) plane of silicon
By forming the shape of a quadrangular pyramid surrounded by the (11) plane, it is possible to achieve a level close to the dimensional accuracy of the photoresist mask pattern, like the lateral variation. Further, by using the SOI substrate, since the silicon dioxide layer serves as a stopper during anisotropic etching, it is easy to control the anisotropic etching process. This has the effect of significantly improving the positional accuracy of the tip of the connection terminal. Moreover, since it is formed by a thin film process, it can be manufactured with high processing accuracy and without requiring fine assembly work.

【0202】また、本発明の構成による緩衝層あるいは
片持ち粱構造の弾性力によって接続端子を対向した電極
に接触させる接続装置においては、接触端子と電極との
あいだの距離のばらつきを吸収して、小さな荷重で、各
接触端子に均等の圧力が加わるようにすることができ
る。それにより、全ピンの接触を確実に行うことができ
る。また、検査対象物に過大な荷重をかけることを防ぐ
ことができる。
Further, in the connecting device in which the connecting terminal is brought into contact with the opposing electrode by the elastic force of the buffer layer or the cantilever structure according to the present invention, the variation in the distance between the contact terminal and the electrode is absorbed. It is possible to apply even pressure to each contact terminal with a small load. As a result, all the pins can be reliably contacted. Moreover, it is possible to prevent an excessive load from being applied to the inspection object.

【0203】また、シリコンおよび二酸化シリコン層に
耐熱性があり、バーンイン試験(〜200℃)ができ
る。また、LSI製造プロセスを接触装置の構成材であ
るシリコン単結晶基板に適用して、接触端子の近傍にコ
ンデンサあるいは抵抗等を形成したり、インピーダンス
整合したりすることによって、高周波特性を改善するこ
とができる。また、接触端子の近傍に、能動素子を形成
して、検査機能を持たせることにより、検査用のテスタ
の負担を少なくすることもできる。
Further, the silicon and silicon dioxide layers have heat resistance, and a burn-in test (up to 200 ° C.) is possible. Further, by applying the LSI manufacturing process to a silicon single crystal substrate which is a constituent material of a contact device, a high-frequency characteristic is improved by forming a capacitor or a resistor in the vicinity of the contact terminal or performing impedance matching. You can Further, by forming an active element near the contact terminal to provide an inspection function, it is possible to reduce the load on the tester for inspection.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の接続装置の第1実施例の構成の要部を
示す端面図である。
FIG. 1 is an end view showing a main part of a configuration of a first embodiment of a connection device of the present invention.

【図2】本発明の接続装置の第2実施例の構成の要部を
示す端面図である。
FIG. 2 is an end view showing the main part of the configuration of the second embodiment of the connection device of the present invention.

【図3】本発明の接続装置の第3実施例の構成の要部を
示す端面図である。
FIG. 3 is an end view showing the main part of the configuration of a third embodiment of the connection device of the present invention.

【図4】本発明の接続装置の第4実施例の構成の要部を
示す端面図である。
FIG. 4 is an end view showing the main part of the configuration of a fourth embodiment of the connection device of the present invention.

【図5】図5(a)−(f)は、上記第1実施例の接続
装置を形成する製造プロセスの一実施例の工程の前段を
示す端面図。
5 (a) to 5 (f) are end views showing the former stage of the steps of one embodiment of the manufacturing process for forming the connecting device of the first embodiment.

【図6】図6(g)−(i’’)は、上記図5に示す製
造プロセスの工程の後段を示し、図6(g)は端面図、
図6(g’)は接触端子を示す平面図、図6(h)、
(i)は端面図、図6(i’)は接触端子を示す平面
図、図6(i’’)は斜視図である。
6 (g)-(i ″) show the latter stage of the steps of the manufacturing process shown in FIG. 5, FIG. 6 (g) is an end view,
6 (g ') is a plan view showing the contact terminal, FIG. 6 (h),
6 (i) is an end view, FIG. 6 (i ') is a plan view showing a contact terminal, and FIG. 6 (i'') is a perspective view.

【図7】本発明の接続装置の第1実施例の構成の詳細な
構造を示す端面図である。
FIG. 7 is an end view showing the detailed structure of the configuration of the first embodiment of the connection device of the present invention.

【図8】図8(a)−(c)および(d)は、本発明の
接続装置を形成する製造プロセスの他の実施例の工程の
前段を示す端面図、図8(c’)は接触端子の平面図で
ある。
8 (a)-(c) and 8 (d) are end views showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connecting device of the present invention, and FIG. It is a top view of a contact terminal.

【図9】図9(e)および(e’’)は、本発明の接続
装置を形成する製造プロセスの他の実施例の工程の後段
を示す端面図、図9(e’)は接触端子の平面図であ
る。
9 (e) and 9 (e ″) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connecting device of the present invention, and FIG. 9 (e ′) is a contact terminal. FIG.

【図10】図10(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図、図10(d’)は接続装置の要部斜視図であ
る。
10 (a)-(d) are end views showing steps of another embodiment of the manufacturing process for forming the connecting device according to the present invention, and FIG. 10 (d ') is a main part of the connecting device. It is a perspective view.

【図11】図11(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例を示す端面
図、図11(d’)は接続装置の要部斜視図である。
11 (a)-(d) are end views showing another embodiment of the manufacturing process for forming the connecting device according to the present invention, and FIG. 11 (d ') is a perspective view of the main part of the connecting device. Is.

【図12】図12(a)−(f’)は、本発明に関わる
接続装置を形成する製造プロセスの他の実施例の工程の
前段を示す端面図である。
12 (a) to 12 (f ') are end views showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connecting device according to the present invention.

【図13】図13(g)および(h)は、本発明に関わ
る接続装置を形成する製造プロセスの他の実施例の工程
の中断を示す端面図、図13(h’)および(h’’)
は、この方法により形成される接触端子の構造の例を示
す平面図である。
13 (g) and 13 (h) are end views showing interruption of steps of another embodiment of the manufacturing process for forming the connecting device according to the present invention, FIGS. 13 (h ') and (h'). ')
FIG. 4 is a plan view showing an example of the structure of a contact terminal formed by this method.

【図14】図14(i)−(l)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
14 (i)-(l) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図15】図15(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例を示す端面
図である。
15 (a) to 15 (d) are end views showing another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図16】図16(a)および(b)は、本発明に関わ
る接続装置を形成する製造プロセスの他の実施例の工程
の前段を示す端面図、図16(b’)および(b’’)
は、この方法により形成される接触端子の平面図であ
る。
16 (a) and 16 (b) are end views showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, FIGS. 16 (b ') and 16 (b'). ')
FIG. 4 is a plan view of a contact terminal formed by this method.

【図17】図17(c)−(f)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
17 (c)-(f) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図18】図18(a)、(b)および(c)は、本発
明に関わる接続装置を形成する製造プロセスの他の実施
例の工程を示す端面図、図18(b’)は、この方法に
より形成される摂氏ょ端子の構成を示す平面図である。
18 (a), (b) and (c) are end views showing steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. 18 (b ') is It is a top view which shows the structure of the Celsius terminal formed by this method.

【図19】図19(a)−(f)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の前
段を示す端面図である。
19 (a)-(f) are end views showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図20】図20(g)−(h)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
20 (g)-(h) are end views showing the latter stages of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図21】図21(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図である。
21A to 21D are end views showing steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図22】図22(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図、図22(d’)は、この方法によって形成さ
れる接触端子の平面図である。
22 (a) to 22 (d) are end views showing steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. 22 (d ') is formed by this method. It is a top view of the contact terminal made into.

【図23】図23(a)、(b)および(c)は、本発
明に関わる接続装置を形成する製造プロセスの他の実施
例の工程を示す端面図、図23(b’)は、この方法に
よって形成される接触端子の平面図である。
23 (a), (b) and (c) are end views showing the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. It is a top view of a contact terminal formed by this method.

【図24】図24(a)−(b)は、本発明に関わる接
続装置の接触端子形成用の二酸化シリコンのマスクを形
成する実施例を示す平面図である。
24 (a)-(b) are plan views showing an embodiment for forming a mask of silicon dioxide for forming contact terminals of the connecting device according to the present invention.

【図25】本発明の接続装置を搭載した半導体素子検査
装置の駆動部の概要を示す構成図である。
FIG. 25 is a configuration diagram showing an outline of a drive unit of a semiconductor element inspection device equipped with the connection device of the present invention.

【図26】本発明の接続装置を搭載したバーンイン用の
半導体素子検査装置の要部を示す斜視図である。
FIG. 26 is a perspective view showing a main part of a semiconductor device inspecting apparatus for burn-in in which the connecting device of the present invention is mounted.

【図27】バーンイン用の半導体素子検査装置の断面図
である。
FIG. 27 is a cross-sectional view of a semiconductor device inspection apparatus for burn-in.

【図28】図28(A)はウェハの斜視図および図28
(B)は半導体素子の斜視図である。
28A is a perspective view of a wafer and FIG.
(B) is a perspective view of a semiconductor element.

【図29】従来の検査用プローブの断面図である。FIG. 29 is a cross-sectional view of a conventional inspection probe.

【図30】従来の検査用プローブの平面図である。FIG. 30 is a plan view of a conventional inspection probe.

【図31】はんだボールを電極上に有する半導体素子を
示す斜視図である。
FIG. 31 is a perspective view showing a semiconductor element having solder balls on electrodes.

【図32】はんだ溶融接続をした半導体素子の実装状態
を示す斜視図である。
FIG. 32 is a perspective view showing a mounted state of a semiconductor element which is solder-melted and connected.

【図33】従来のめっきによるバンプを用いた半導体素
子検査装置の要部断面図である。
FIG. 33 is a cross-sectional view of a main portion of a conventional semiconductor device inspection apparatus using bumps formed by plating.

【図34】図33のめっきによるバンプ部分を示す斜視
図である。
34 is a perspective view showing a bump portion formed by plating of FIG. 33. FIG.

【図35】図35(a)−(d)は、本発明に関わる接
続装置において、複数個の突起部がその開口面に位置す
る大きさで穴が形成されている例を示す端面図である。
35 (a)-(d) are end views showing an example in which holes are formed in a size such that a plurality of protrusions are located on an opening surface of the connecting device according to the present invention. is there.

【図36】図36(a)−(d)は、本発明に関わる接
続装置において、複数個の突起部がその開口面に位置す
る大きさで穴が形成されている他の例を示す端面図であ
る。
36 (a) to (d) are end faces showing another example in which a plurality of protrusions are formed with holes in a size such that they are located on the opening face in the connecting device according to the present invention. It is a figure.

【図37】図37(a)−(c)は、本発明に関わる接
続装置において、複数個の突起部をどのように配列する
かの例を示す平面図である。
37 (a) to (c) are plan views showing an example of how a plurality of protrusions are arranged in the connection device according to the present invention.

【図38】図38(i)は、上記第1実施例の接続装置
を形成する製造プロセスの工程の後段を示す端面図、図
38(i’)は接触端子を示す平面図、図38
(i’’)は斜視図である。
38 (i) is an end view showing the latter stage of the steps of the manufacturing process for forming the connecting device of the first embodiment, and FIG. 38 (i ') is a plan view showing contact terminals.
(I ″) is a perspective view.

【図39】図39(i)は、上記第2実施例の接続装置
を形成する製造プロセスの工程の後段を示す端面図、図
39(i’)は接触端子を示す平面図、図39
(i’’)は斜視図である。
39 (i) is an end view showing the latter stage of the steps of the manufacturing process for forming the connection device of the second embodiment, and FIG. 39 (i ') is a plan view showing the contact terminal.
(I ″) is a perspective view.

【符号の説明】[Explanation of symbols]

1…ウェハ、1a…電極、2…半導体素子、3…電極、
4…プローブカード、5…プローブ、6…はんだバン
プ、7…配線基板、8…電極、10…誘電体膜、11…
配線、12…ビア、13…バンプ、14…配線基板、1
5…板ばね、20…端子配列体、26…二酸化シリコ
ン、26a…穴、27…シリコンウェハ(第2の基
材)、28…シリコンウェハ(第1の基材)、28a…
穴、29、30…二酸化シリコン膜、31、32…ホト
レジストマスク、33…二酸化シリコン膜、34…突
起、35…突起部、36…二酸化シリコン膜(絶縁
膜)、37…導電性被覆、37a…下地膜、38…ホト
レジストマスク、39…導電膜、39a…クロム膜、3
9b…金膜、40…引き出し用配線、41…ホトレジス
トマスク、42…接触端子、43…突起支持部、44…
めっき膜、45…支持部材(シリコン基板)、46…緩
衝層、47…二酸化シリコン、48…シリコン単結晶、
49、50…二酸化シリコン膜、51…シリコンウェ
ハ、51a…穴、52、53…ホトレジストマスク、5
4…絶縁膜、55、56…ホトレジストマスク、57…
二酸化シリコン膜、58…ホトレジストマスク、59…
エッチング穴、60…ホトレジストマスク、61…二酸
化シリコン膜、62、63…ホトレジストマスク、64
…突起部の形成位置、65…コ字形状のエッチング位
置、66…コ字形状のエッチング、67…ホトレジスト
マスク、68…正方形のマスク、70…配線基板、70
a…内部配線、70b…接続端子、70c…コネクタ端
子、70d…配線、71…延長配線シート、71a…絶
縁フィルム、72…引き出し用延長配線、73…電極、
74…はんだ、75…接触端子、76…接続端子、76
a…接触端子、77…引き出し用配線、78…絶縁材
料、79…接続端子、80…ビア、100…プローブ
系、100a…接続装置、120…試料支持系、122
…試料台、124…昇降軸、125…昇降駆動部、12
6…筐体、127…X−Yステージ、150…駆動制御
系、151…操作部、170…テスタ、171,172
…ケーブル、180…個別プロ−ブ系、181…マザ−
ボ−ド、182…ケ−ブル、183…コネクタ、184
…支持ボ−ド、185…ウェハ支持基板、185a…ウ
ェハ支持基板の凹部、186…押え基板、186a…チ
ャンネル、187…ノックピン、188…ノックピンと
嵌合する穴、190…支持具、201…ブロック。
1 ... Wafer, 1a ... Electrode, 2 ... Semiconductor element, 3 ... Electrode,
4 ... Probe card, 5 ... Probe, 6 ... Solder bump, 7 ... Wiring board, 8 ... Electrode, 10 ... Dielectric film, 11 ...
Wiring, 12 ... Via, 13 ... Bump, 14 ... Wiring board, 1
5 ... Leaf spring, 20 ... Terminal array, 26 ... Silicon dioxide, 26a ... Hole, 27 ... Silicon wafer (second base material), 28 ... Silicon wafer (first base material), 28a ...
Holes, 29, 30 ... Silicon dioxide film, 31, 32 ... Photoresist mask, 33 ... Silicon dioxide film, 34 ... Projections, 35 ... Projections, 36 ... Silicon dioxide film (insulating film), 37 ... Conductive coating, 37a ... Base film, 38 ... Photoresist mask, 39 ... Conductive film, 39a ... Chrome film, 3
9b ... Gold film, 40 ... Lead-out wiring, 41 ... Photoresist mask, 42 ... Contact terminal, 43 ... Projection supporting section, 44 ...
Plating film, 45 ... Support member (silicon substrate), 46 ... Buffer layer, 47 ... Silicon dioxide, 48 ... Silicon single crystal,
49, 50 ... Silicon dioxide film, 51 ... Silicon wafer, 51a ... Hole, 52, 53 ... Photoresist mask, 5
4 ... Insulating film, 55, 56 ... Photoresist mask, 57 ...
Silicon dioxide film, 58 ... Photoresist mask, 59 ...
Etching hole, 60 ... Photoresist mask, 61 ... Silicon dioxide film, 62, 63 ... Photoresist mask, 64
... Protrusion forming position, 65 ... U-shaped etching position, 66 ... U-shaped etching, 67 ... Photoresist mask, 68 ... Square mask, 70 ... Wiring board, 70
a ... internal wiring, 70b ... connecting terminal, 70c ... connector terminal, 70d ... wiring, 71 ... extended wiring sheet, 71a ... insulating film, 72 ... drawing extended wiring, 73 ... electrode,
74 ... Solder, 75 ... Contact terminal, 76 ... Connection terminal, 76
a ... contact terminal, 77 ... drawing wiring, 78 ... insulating material, 79 ... connection terminal, 80 ... via, 100 ... probe system, 100a ... connection device, 120 ... sample support system, 122
... sample table, 124 ... lifting shaft, 125 ... lifting drive unit, 12
6 ... Housing | casing 127 ... XY stage, 150 ... Drive control system, 151 ... Operation part, 170 ... Tester, 171,172
… Cable, 180… Individual probe system, 181… Mother
Board, 182 ... Cable, 183 ... Connector, 184
... Support board, 185 ... Wafer support substrate, 185a ... Wafer support substrate recessed portion, 186 ... Retaining substrate, 186a ... Channel, 187 ... Knock pin, 188 ... Hole fitted with knock pin, 190 ... .

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年7月20日[Submission date] July 20, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の接続装置の第1実施例の構成の要部を
示す端面図である。
FIG. 1 is an end view showing a main part of a configuration of a first embodiment of a connection device of the present invention.

【図2】本発明の接続装置の第2実施例の構成の要部を
示す端面図である。
FIG. 2 is an end view showing the main part of the configuration of the second embodiment of the connection device of the present invention.

【図3】本発明の接続装置の第3実施例の構成の要部を
示す端面図である。
FIG. 3 is an end view showing the main part of the configuration of a third embodiment of the connection device of the present invention.

【図4】本発明の接続装置の第4実施例の構成の要部を
示す端面図である。
FIG. 4 is an end view showing the main part of the configuration of a fourth embodiment of the connection device of the present invention.

【図5】図5(a)−(f)は、上記第1実施例の接続
装置を形成する製造プロセスの一実施例の工程の前段を
示す端面図。
5 (a) to 5 (f) are end views showing the former stage of the steps of one embodiment of the manufacturing process for forming the connecting device of the first embodiment.

【図6】図6(g)−(i)は、上記図5に示す製造
プロセスの工程の後段を示し、図6(g)は端面図、図
6(g)は接触端子を示す平面図、図6(h)、
(i)は端面図、図6(i)は接触端子を示す平面
図、図6(i)は斜視図である。
6 (g)-(i 2 ) show the latter stage of the steps of the manufacturing process shown in FIG. 5, FIG. 6 (g) is an end view, and FIG. 6 (g 1 ) shows a contact terminal. Plan view, FIG. 6 (h),
6 (i) is an end view, FIG. 6 (i 1 ) is a plan view showing a contact terminal, and FIG. 6 (i 2 ) is a perspective view.

【図7】本発明の接続装置の第1実施例の構成の詳細な
構造を示す端面図である。
FIG. 7 is an end view showing the detailed structure of the configuration of the first embodiment of the connection device of the present invention.

【図8】図8(a)−(c)および(d)は、本発明の
接続装置を形成する製造プロセスの他の実施例の工程の
前段を示す端面図、図8(c)は接触端子の平面図で
ある。
[8] FIG. 8 (a) - (c) and (d) are end views showing the front of another embodiment of a step of the manufacturing process of forming the connection device of the present invention, FIG. 8 (c 1) is It is a top view of a contact terminal.

【図9】図9(e)および(e)は、本発明の接続装
置を形成する製造プロセスの他の実施例の工程の後段を
示す端面図、図9(e)は接触端子の平面図である。
9 (e) and 9 (e 2 ) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device of the present invention, and FIG. 9 (e 1 ) shows the contact terminal. It is a top view.

【図10】図10(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図、図10(d)は接続装置の要部斜視図であ
る。
10 (a) to 10 (d) are end views showing steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. 10 (d 1 ) is a main part of the connection device. It is a perspective view.

【図11】図11(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例を示す端面
図、図11(d)は接続装置の要部斜視図である。
11A to 11D are end views showing another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. 11D 1 is a perspective view of the main part of the connection device. Is.

【図12】図12(a)−(f)は、本発明に関わる
接続装置を形成する製造プロセスの他の実施例の工程の
前段を示す端面図である。
FIG. 12 (a)-(f 1 ) is an end view showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図13】図13(g)および(h)は、本発明に関わ
る接続装置を形成する製造プロセスの他の実施例の工程
の中断を示す端面図、図13(h)および(h
は、この方法により形成される接触端子の構造の例を示
す平面図である。
[13] FIG. 13 (g) and (h) is an end view showing the interruption of the process of another embodiment of a manufacturing process for forming a connecting device according to the present invention, FIG. 13 (h 1) and (h 2 )
FIG. 4 is a plan view showing an example of the structure of a contact terminal formed by this method.

【図14】図14(i)−(l)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
14 (i)-(l) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図15】図15(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例を示す端面
図である。
15 (a) to 15 (d) are end views showing another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図16】図16(a)および(b)は、本発明に関わ
る接続装置を形成する製造プロセスの他の実施例の工程
の前段を示す端面図、図16(b)および(b
は、この方法により形成される接触端子の平面図であ
る。
[16] FIG. 16 (a) and (b) is an end view showing the front of a step of another embodiment of a manufacturing process for forming a connecting device according to the present invention, FIG. 16 (b 1) and (b 2 )
FIG. 4 is a plan view of a contact terminal formed by this method.

【図17】図17(c)−(f)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
17 (c)-(f) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図18】図18(a)、(b)および(c)は、本発
明に関わる接続装置を形成する製造プロセスの他の実施
例の工程を示す端面図、図18(b)は、この方法に
より形成される摂氏ょ端子の構成を示す平面図である。
[18] FIG. 18 (a), (b) and (c), end view showing the steps of another embodiment of a manufacturing process for forming a connecting device according to the present invention, FIG. 18 (b 1) is It is a top view which shows the structure of the Celsius terminal formed by this method.

【図19】図19(a)−(f)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の前
段を示す端面図である。
19 (a)-(f) are end views showing the preceding stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図20】図20(g)−(h)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程の後
段を示す端面図である。
20 (g)-(h) are end views showing the latter stages of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図21】図21(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図である。
21A to 21D are end views showing steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.

【図22】図22(a)−(d)は、本発明に関わる接
続装置を形成する製造プロセスの他の実施例の工程を示
す端面図、図22(d)は、この方法によって形成さ
れる接触端子の平面図である。
22 (a) to 22 (d) are end views showing steps of another embodiment of the manufacturing process for forming the connecting device according to the present invention, and FIG. 22 (d 1 ) is formed by this method. It is a top view of the contact terminal made into.

【図23】図23(a)、(b)および(c)は、本発
明に関わる接続装置を形成する製造プロセスの他の実施
例の工程を示す端面図、図23(b)は、この方法に
よって形成される接触端子の平面図である。
[23] FIG. 23 (a), (b) and (c), end view showing the steps of another embodiment of a manufacturing process for forming a connecting device according to the present invention, FIG. 23 (b 1) is It is a top view of a contact terminal formed by this method.

【図24】図24(a)−(b)は、本発明に関わる接
続装置の接触端子形成用の二酸化シリコンのマスクを形
成する実施例を示す平面図である。
24 (a)-(b) are plan views showing an embodiment for forming a mask of silicon dioxide for forming contact terminals of the connecting device according to the present invention.

【図25】本発明の接続装置を搭載した半導体素子検査
装置の駆動部の概要を示す構成図である。
FIG. 25 is a configuration diagram showing an outline of a drive unit of a semiconductor element inspection device equipped with the connection device of the present invention.

【図26】本発明の接続装置を搭載したバーンイン用の
半導体素子検査装置の要部を示す斜視図である。
FIG. 26 is a perspective view showing a main part of a semiconductor device inspecting apparatus for burn-in in which the connecting device of the present invention is mounted.

【図27】バーンイン用の半導体素子検査装置の断面図
である。
FIG. 27 is a cross-sectional view of a semiconductor device inspection apparatus for burn-in.

【図28】図28(A)はウェハの斜視図および図28
(B)は半導体素子の斜視図である。
28A is a perspective view of a wafer and FIG.
(B) is a perspective view of a semiconductor element.

【図29】従来の検査用プローブの断面図である。FIG. 29 is a cross-sectional view of a conventional inspection probe.

【図30】従来の検査用プローブの平面図である。FIG. 30 is a plan view of a conventional inspection probe.

【図31】はんだボールを電極上に有する半導体素子を
示す斜視図である。
FIG. 31 is a perspective view showing a semiconductor element having solder balls on electrodes.

【図32】はんだ溶融接続をした半導体素子の実装状態
を示す斜視図である。
FIG. 32 is a perspective view showing a mounted state of a semiconductor element which is solder-melted and connected.

【図33】従来のめっきによるバンプを用いた半導体素
子検査装置の要部断面図である。
FIG. 33 is a cross-sectional view of a main portion of a conventional semiconductor device inspection apparatus using bumps formed by plating.

【図34】図33のめっきによるバンプ部分を示す斜視
図である。
34 is a perspective view showing a bump portion formed by plating of FIG. 33. FIG.

【図35】図35(a)−(d)は、本発明に関わる接
続装置において、複数個の突起部がその開口面に位置す
る大きさで穴が形成されている例を示す端面図である。
35 (a)-(d) are end views showing an example in which holes are formed in a size such that a plurality of protrusions are located on an opening surface of the connecting device according to the present invention. is there.

【図36】図36(a)−(d)は、本発明に関わる接
続装置において、複数個の突起部がその開口面に位置す
る大きさで穴が形成されている他の例を示す端面図であ
る。
36 (a) to (d) are end faces showing another example in which a plurality of protrusions are formed with holes in a size such that they are located on the opening face in the connecting device according to the present invention. It is a figure.

【図37】図37(a)−(c)は、本発明に関わる接
続装置において、複数個の突起部をどのように配列する
かの例を示す平面図である。
37 (a) to (c) are plan views showing an example of how a plurality of protrusions are arranged in the connection device according to the present invention.

【図38】図38(i)は、上記第1実施例の接続装置
を形成する製造プロセスの工程の後段を示す端面図、図
38(i)は接触端子を示す平面図、図38(i
は斜視図である。
38 (i) is an end view showing the latter stage of the steps of the manufacturing process for forming the connecting device of the first embodiment, FIG. 38 (i 1 ) is a plan view showing contact terminals, and FIG. i 2 )
Is a perspective view.

【図39】図39(i)は、上記第2実施例の接続装置
を形成する製造プロセスの工程の後段を示す端面図、図
39(i)は接触端子を示す平面図、図39(i
は斜視図である。
39 (i) is an end view showing the latter stage of the steps of the manufacturing process for forming the connection device of the second embodiment, FIG. 39 (i 1 ) is a plan view showing the contact terminals, and FIG. i 2 )
Is a perspective view.

【符号の説明】 1…ウェハ、1a…電極、2…半導体素子、3…電極、
4…プローブカード、5…プローブ、6…はんだバン
プ、7…配線基板、8…電極、10…誘電体膜、11…
配線、12…ビア、13…バンプ、14…配線基板、1
5…板ばね、20…端子配列体、26…二酸化シリコ
ン、26a…穴、27…シリコンウェハ(第2の基
材)、28…シリコンウェハ(第1の基材)、28a…
穴、29、30…二酸化シリコン膜、31、32…ホト
レジストマスク、33…二酸化シリコン膜、34…突
起、35…突起部、36…二酸化シリコン膜(絶縁
膜)、37…導電性被覆、37a…下地膜、38…ホト
レジストマスク、39…導電膜、39a…クロム膜、3
9b…金膜、40…引き出し用配線、41…ホトレジス
トマスク、42…接触端子、43…突起支持部、44…
めっき膜、45…支持部材(シリコン基板)、46…緩
衝層、47…二酸化シリコン、48…シリコン単結晶、
49、50…二酸化シリコン膜、51…シリコンウェ
ハ、51a…穴、52、53…ホトレジストマスク、5
4…絶縁膜、55、56…ホトレジストマスク、57…
二酸化シリコン膜、58…ホトレジストマスク、59…
エッチング穴、60…ホトレジストマスク、61…二酸
化シリコン膜、62、63…ホトレジストマスク、64
…突起部の形成位置、65…コ字形状のエッチング位
置、66…コ字形状のエッチング、67…ホトレジスト
マスク、68…正方形のマスク、70…配線基板、70
a…内部配線、70b…接続端子、70c…コネクタ端
子、70d…配線、71…延長配線シート、71a…絶
縁フィルム、72…引き出し用延長配線、73…電極、
74…はんだ、75…接触端子、76…接続端子、76
a…接触端子、77…引き出し用配線、78…絶縁材
料、79…接続端子、80…ビア、100…プローブ
系、100a…接続装置、120…試料支持系、122
…試料台、124…昇降軸、125…昇降駆動部、12
6…筐体、127…X−Yステージ、150…駆動制御
系、151…操作部、170…テスタ、171,172
…ケーブル、180…個別プロ−ブ系、181…マザ−
ボ−ド、182…ケ−ブル、183…コネクタ、184
…支持ボ−ド、185…ウェハ支持基板、185a…ウ
ェハ支持基板の凹部、186…押え基板、186a…チ
ャンネル、187…ノックピン、188…ノックピンと
嵌合する穴、190…支持具、201…ブロック。
[Description of Reference Signs] 1 ... Wafer, 1a ... Electrode, 2 ... Semiconductor element, 3 ... Electrode,
4 ... Probe card, 5 ... Probe, 6 ... Solder bump, 7 ... Wiring board, 8 ... Electrode, 10 ... Dielectric film, 11 ...
Wiring, 12 ... Via, 13 ... Bump, 14 ... Wiring board, 1
5 ... Leaf spring, 20 ... Terminal array, 26 ... Silicon dioxide, 26a ... Hole, 27 ... Silicon wafer (second base material), 28 ... Silicon wafer (first base material), 28a ...
Holes, 29, 30 ... Silicon dioxide film, 31, 32 ... Photoresist mask, 33 ... Silicon dioxide film, 34 ... Projections, 35 ... Projections, 36 ... Silicon dioxide film (insulating film), 37 ... Conductive coating, 37a ... Base film, 38 ... Photoresist mask, 39 ... Conductive film, 39a ... Chrome film, 3
9b ... Gold film, 40 ... Lead-out wiring, 41 ... Photoresist mask, 42 ... Contact terminal, 43 ... Projection supporting section, 44 ...
Plating film, 45 ... Support member (silicon substrate), 46 ... Buffer layer, 47 ... Silicon dioxide, 48 ... Silicon single crystal,
49, 50 ... Silicon dioxide film, 51 ... Silicon wafer, 51a ... Hole, 52, 53 ... Photoresist mask, 5
4 ... Insulating film, 55, 56 ... Photoresist mask, 57 ...
Silicon dioxide film, 58 ... Photoresist mask, 59 ...
Etching hole, 60 ... Photoresist mask, 61 ... Silicon dioxide film, 62, 63 ... Photoresist mask, 64
... Protrusion forming position, 65 ... U-shaped etching position, 66 ... U-shaped etching, 67 ... Photoresist mask, 68 ... Square mask, 70 ... Wiring board, 70
a ... internal wiring, 70b ... connecting terminal, 70c ... connector terminal, 70d ... wiring, 71 ... extended wiring sheet, 71a ... insulating film, 72 ... drawing extended wiring, 73 ... electrode,
74 ... Solder, 75 ... Contact terminal, 76 ... Connection terminal, 76
a ... contact terminal, 77 ... drawing wiring, 78 ... insulating material, 79 ... connection terminal, 80 ... via, 100 ... probe system, 100a ... connection device, 120 ... sample support system, 122
... sample table, 124 ... lifting shaft, 125 ... lifting drive unit, 12
6 ... Housing | casing 127 ... XY stage, 150 ... Drive control system, 151 ... Operation part, 170 ... Tester, 171,172
… Cable, 180… Individual probe system, 181… Mother
Board, 182 ... Cable, 183 ... Connector, 184
... Support board, 185 ... Wafer support substrate, 185a ... Wafer support substrate recessed portion, 186 ... Retaining substrate, 186a ... Channel, 187 ... Knock pin, 188 ... Hole fitted with knock pin, 190 ... .

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図5[Name of item to be corrected] Figure 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図5】 [Figure 5]

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図6[Name of item to be corrected] Figure 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図6】 [Figure 6]

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図8[Correction target item name] Figure 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図8】 [Figure 8]

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図9[Correction target item name] Figure 9

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図9】 [Figure 9]

【手続補正6】[Procedure correction 6]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図10[Name of item to be corrected] Fig. 10

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図10】 [Figure 10]

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図11[Name of item to be corrected] Fig. 11

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図11】 FIG. 11

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図12[Name of item to be corrected] Fig. 12

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図12】 [Fig. 12]

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図13[Name of item to be corrected] Fig. 13

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図13】 [Fig. 13]

【手続補正10】[Procedure Amendment 10]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図16[Correction target item name] Fig. 16

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図16】 FIG. 16

【手続補正11】[Procedure Amendment 11]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図18[Name of item to be corrected] Fig. 18

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図18】 FIG. 18

【手続補正12】[Procedure Amendment 12]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図22[Correction target item name] Fig. 22

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図22】 FIG. 22

【手続補正13】[Procedure Amendment 13]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図23[Correction target item name] Fig. 23

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図23】 FIG. 23

【手続補正14】[Procedure Amendment 14]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図38[Correction target item name] Fig. 38

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図38】 FIG. 38

【手続補正15】[Procedure Amendment 15]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図39[Correction item name] Fig. 39

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図39】 ─────────────────────────────────────────────────────
FIG. 39 ─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年7月21日[Submission date] July 21, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0050[Correction target item name] 0050

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0050】図23(b)に、本発明の第5実施例の
要部を示す。図23(b)に示す接続装置は、基本的
な構造は、図3に示す第3実施例と同じである。相違す
る点は、突起支持部43が、穴26aの開口部周縁の対
向する2辺で支持され、接触端子76aがブリッジ構造
となっている点である。本実施例の接触端子76aの詳
細については、後述する。
FIG. 23 (b 1 ) shows the essential parts of the fifth embodiment of the present invention. The connecting device shown in FIG. 23 (b 1 ) has the same basic structure as that of the third embodiment shown in FIG. The difference is that the projection support portion 43 is supported by two opposite sides of the peripheral edge of the opening of the hole 26a, and the contact terminal 76a has a bridge structure. Details of the contact terminal 76a of this embodiment will be described later.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0063[Correction target item name] 0063

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0063】図5(d)は、異方性エッチングして、先
端が尖った形状の突起34を形成した後、突起34の表
面に熱酸化により、二酸化シリコン膜36を形成して、
突起部36を形成する工程を示す。シリコンから成る突
起34の酸化は、例えば、ウェット酸素中での熱酸化に
より行なう。これによって、二酸化シリコン膜36を
0.5μm程度形成する。なお、図5(d)は、図5
(d)の突起部35を下方より見た場合の平面図であ
る。
In FIG. 5D, anisotropic etching is performed to form protrusions 34 having sharp tips, and then silicon dioxide film 36 is formed on the surfaces of the protrusions 34 by thermal oxidation.
The process of forming the protrusion 36 will be described. The oxidation of the protrusions 34 made of silicon is performed, for example, by thermal oxidation in wet oxygen. As a result, the silicon dioxide film 36 is formed to a thickness of about 0.5 μm. Note that FIG. 5D 1 corresponds to FIG.
It is a top view when the projection part 35 of (d) is seen from lower part.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0066[Correction target item name] 0066

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0066】図6(g)、(h)および(i)は、片持
ち梁構造の突起支持部43を形成する工程を段階的に示
したものである。すなわち、ここでは、ホトレジストマ
スク41を除去し、残った二酸化シリコン膜26をマス
クとして、溝部26aから上記シリコン単結晶28の
(100)面をエッチングする。これにより、二酸化シ
リコン膜26で構成され、導電膜39を設けた突起部3
5をその表面で支持する片持ち梁状の突起支持部43が
得られる。なお、図6(g)は(g)を下方から見た
平面図、図6(i)は(i)を下方から見た平面図、
図6(i)は(i)を下方から見た斜視図である。
FIGS. 6G, 6H and 6I show step by step the steps of forming the projection supporting portion 43 having a cantilever structure. That is, here, the photoresist mask 41 is removed, and the remaining silicon dioxide film 26 is used as a mask to etch the (100) plane of the silicon single crystal 28 through the groove 26a. As a result, the protrusion 3 formed of the silicon dioxide film 26 and provided with the conductive film 39.
Thus, a cantilever-shaped projection support portion 43 that supports 5 on its surface is obtained. 6 (g 1 ) is a plan view of (g) viewed from below, and FIG. 6 (i 1 ) is a plan view of (i) viewed from below,
FIG. 6 (i 2 ) is a perspective view of (i) viewed from below.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0073[Correction target item name] 0073

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0073】図8(c)、(d)および図9(e)は、
ホトレジストマスク41を除去し、上記シリコン単結晶
28の(100)面を二酸化シリコン層47が露出する
までエッチングすることにより、突起部35を表面に有
する、二酸化シリコン膜26の片持ち梁構造の突起支持
部43を形成する工程を段階的に示したものである。な
お、図8(c)は(c)を下方から見た平面図、図9
(e)は(e)を下方から見た平面図、図9(e
は(e)を下方から見た斜視図である。
FIGS. 8C, 8D and 9E show
By removing the photoresist mask 41 and etching the (100) plane of the silicon single crystal 28 until the silicon dioxide layer 47 is exposed, a projection having a cantilever structure of the silicon dioxide film 26 having a projection 35 on the surface is formed. The step of forming the support portion 43 is shown in stages. Note that FIG. 8C 1 is a plan view of FIG. 8C viewed from below, and FIG.
(E 1 ) is a plan view of (e) seen from below, and FIG. 9 (e 2 ).
[Fig. 3] is a perspective view of (e) viewed from below.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0078[Correction target item name] 0078

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0078】図10(b)、(c)および(d)は、ホ
トレジストマスク41を除去し、上記シリコン単結晶2
8の(100)面をエッチングすることにより、穴28
aを形成する工程、および、二酸化シリコン膜26の片
持ち梁構造の突起支持部43を形成する工程を段階的に
示したものである。なお、図10(d)は(d)を下
方から見た斜視図である。シリコン単結晶28のエッチ
ングは、例えば、エチレンジアミンとピロカテコールと
水とを成分に含むエッチング液に浸漬することにより行
う。なお、この液に代えて、水酸化カリウムと水とを含
むエッチング液を用いてもよい。あるいは、水酸化カリ
ウムとイソプロパノールと水とを含むエッチング液を用
いてもよい。
10 (b), 10 (c) and 10 (d), the photoresist mask 41 is removed and the silicon single crystal 2 shown in FIG.
By etching the (100) plane of No. 8
7A is a stepwise view showing the step of forming a and the step of forming the projection support portion 43 of the silicon dioxide film 26 having a cantilever structure. Note that FIG. 10D 1 is a perspective view of FIG. 10D as seen from below. The silicon single crystal 28 is etched, for example, by immersing it in an etching solution containing ethylenediamine, pyrocatechol and water as its components. Instead of this solution, an etching solution containing potassium hydroxide and water may be used. Alternatively, an etching solution containing potassium hydroxide, isopropanol and water may be used.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0084[Correction target item name] 0084

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0084】図11(d)は、片持ち梁構造の突起支持
部43を形成する工程である。すなわち、この工程で
は、前記の図5(e)〜図6(i)までの工程と同様な
工程により、シリコン単結晶28の(100)面をエッ
チングすることにより、穴28aを形成する。これによ
り、先端が概ね尖った形状の突起部35を表面に有す
る、二酸化シリコン膜49の片持ち梁構造の突起支持部
43を形成する。なお、図11(d)は、(d)を下
方から見た斜視図である。
FIG. 11D shows a step of forming the projection supporting portion 43 having a cantilever structure. That is, in this step, the hole (28a) is formed by etching the (100) plane of the silicon single crystal 28 by the same steps as the steps shown in FIGS. 5 (e) to 6 (i). As a result, the protrusion supporting portion 43 having the cantilever structure of the silicon dioxide film 49, which has the protrusion 35 having a sharp tip on the surface, is formed. Note that FIG. 11 (d 1 ) is a perspective view of (d) as seen from below.

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0094[Correction target item name] 0094

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0094】なお、図12(f)に示したように、上
記シリコンウェハ51の(110)面を、二酸化シリコ
ン層26の表面に若干残して、二酸化シリコン層26お
よびシリコンウェハ51からなる膜で突起支持部43を
形成することができる。この場合、シリコンウェハ51
の厚さによって、突起支持部43の強さおよび可撓性を
調節するようにしてもよい。その後の工程は、図12
(f)に引き続いた工程と同様であるため、説明を省略
する。
As shown in FIG. 12 (f 1 ), a film formed of the silicon dioxide layer 26 and the silicon wafer 51 with the (110) plane of the silicon wafer 51 slightly left on the surface of the silicon dioxide layer 26. Thus, the protrusion supporting portion 43 can be formed. In this case, the silicon wafer 51
The strength and flexibility of the protrusion support portion 43 may be adjusted by the thickness of the. The subsequent process is shown in FIG.
Since it is the same as the step following (f), the description thereof will be omitted.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0097[Correction target item name] 0097

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0097】図13(h)は、上記導電性被覆37を上
記ホトレジストマスク38でエッチングして、突起部3
5の導電膜39および配線40を形成する工程を示す。
なお、図13(h)および(h)は(h)を下方か
ら見た平面図である。ここで、図(h)は、シリコン
ウェハ51を、突起部35を形成した二酸化シリコン層
26に至るまで異方性エッチングした部分の一部に、導
電膜39を形成した例である。(h)は、該異方性エ
ッチングした部分の全部を覆おうように導電膜39を形
成した例である。
In FIG. 13 (h), the conductive coating 37 is etched by the photoresist mask 38, and the projection 3 is formed.
The process of forming the conductive film 39 and the wiring 40 of No. 5 is shown.
13 (h 1 ) and (h 2 ) are plan views of (h) viewed from below. Here, FIG. (H 1 ) is an example in which the conductive film 39 is formed on a part of the portion where the silicon wafer 51 is anisotropically etched down to the silicon dioxide layer 26 on which the protrusion 35 is formed. (H 2 ) is an example in which the conductive film 39 is formed so as to cover the entire anisotropically etched portion.

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0110[Correction target item name] 0110

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0110】なお、本製造方法は、図12−14の製造
方法と比較して、突起34の先端部に、任意の大きさの
平坦部を形成することができる。この手法は、図15に
示した基板構成に限定されることなく、二酸化シリコン
膜をマスクにして、シリコン単結晶を異方性エッチング
することにより突起部を形成する工程において、有効で
ある。また、本実施例では、穴51aの開口の全体が、
二酸化シリコン膜26で覆われる構造となる。従って、
上記図13(h)または(h)で示した構造と同じ
特徴を有する。特に、この例では、突起部35が四角錐
台形状であるので、先端の面積が、四角錐形状のものと
比べて大きい。したがって、突起支持部43の剛性が大
きいことは、突起の接触圧を上げることに役立つことが
期待できる。
Note that this manufacturing method can form a flat portion of an arbitrary size at the tip of the protrusion 34, as compared with the manufacturing method of FIGS. This method is not limited to the substrate structure shown in FIG. 15, and is effective in the step of forming the protrusion by anisotropically etching the silicon single crystal using the silicon dioxide film as a mask. Further, in this embodiment, the entire opening of the hole 51a is
The structure is covered with the silicon dioxide film 26. Therefore,
It has the same characteristics as the structure shown in FIG. 13 (h 1 ) or (h 2 ). In particular, in this example, since the protrusion 35 has a truncated pyramid shape, the area of the tip is larger than that of a pyramidal shape. Therefore, it can be expected that the rigidity of the protrusion support portion 43 is large, which is useful for increasing the contact pressure of the protrusion.

【手続補正10】[Procedure Amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0114[Correction target item name] 0114

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0114】なお、図16(b)および(b)は、
(b)を下方から見た平面図である。ここで、図16
(b)は、シリコンウェハ28を、突起34を形成し
た二酸化シリコン層26に至るまで異方性エッチングし
た部分の一部に、導電膜39を形成した例である。
16 (b 1 ) and (b 2 )
It is the top view which looked at (b) from the lower part. Here, in FIG.
(B 1 ) is an example in which a conductive film 39 is formed on a part of a portion where the silicon wafer 28 is anisotropically etched to reach the silicon dioxide layer 26 on which the protrusion 34 is formed.

【手続補正11】[Procedure Amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0115[Correction target item name] 0115

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0115】(b)は、該異方性エッチングした部分
の全部を覆おうように導電膜39を形成した例である。
(B 2 ) is an example in which the conductive film 39 is formed so as to cover the entire anisotropically etched portion.

【手続補正12】[Procedure Amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0120[Correction target item name] 0120

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0120】図18(b)は、ホトレジストマスク55
および56を除去し、突起部35を表面に有した二酸化
シリコン膜26の片持ち梁構造の突起支持部43を形成
する工程を示したものである。なお、第1図(b)は
(b)を下方から見た平面図である。ホトレジストマス
ク55および56は、S502a(東京応化工業)を用
いて除去する。
FIG. 18B shows a photoresist mask 55.
And 56 are removed, and a step of forming the projection support portion 43 having a cantilever structure of the silicon dioxide film 26 having the projection 35 on the surface is shown. It should be noted that FIG. 1 (b 1 ) is a plan view of (b) as seen from below. The photoresist masks 55 and 56 are removed using S502a (Tokyo Ohka Kogyo).

【手続補正13】[Procedure Amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0148[Name of item to be corrected] 0148

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0148】図22(d)は、上記の導電性被覆37の
表面に被着したホトレジストマスク67および二酸化シ
リコン膜30の表面と、支持部材45であるシリコン基
板との間に、緩衝層46を挟みこんで一体化した後、二
酸化シリコン膜29およびシリコンウェハ27を除去す
る工程を示す。なお、図22(d)は、(d)を下方
から見た平面図である。
In FIG. 22D, a buffer layer 46 is provided between the surface of the photoresist mask 67 and the surface of the silicon dioxide film 30 deposited on the surface of the conductive coating 37 and the silicon substrate which is the supporting member 45. A process of removing the silicon dioxide film 29 and the silicon wafer 27 after sandwiching and integrating is shown. 22 (d 1 ) is a plan view of (d) as seen from below.

【手続補正14】[Procedure Amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0160[Name of item to be corrected] 0160

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0160】また、この穴51aは、二酸化シリコン膜
26に達するまで行われる。なお、図12(f)のよ
うに、シリコンウェハ51の一部を残すようにしてもよ
い。
The holes 51a are formed until the silicon dioxide film 26 is reached. Note that a part of the silicon wafer 51 may be left as in FIG. 12 (f 1 ).

【手続補正15】[Procedure Amendment 15]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0163[Correction target item name] 0163

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0163】これらの例は、いずれも、図16(a)お
よび(b)に示す工程と同様にして、突起部35を形成
する。そして、図12(e)および(f)に示す工程と
同様に、穴28aを異方性エッチングによりあける。た
だし、この例では、複数個の突起部35がその開口面に
位置する大きさで、穴28aを設ける。そのため、マス
クをその大きさで開口させる。また、この穴28aは、
二酸化シリコン膜26に達するまで行われる。なお、図
12(f)のように、シリコンウェハ28の一部を残
すようにしてもよい。
In all of these examples, the protrusion 35 is formed in the same manner as the steps shown in FIGS. 16 (a) and 16 (b). Then, as in the steps shown in FIGS. 12E and 12F, the hole 28a is opened by anisotropic etching. However, in this example, the holes 28a are provided in a size such that the plurality of protrusions 35 are located on the opening surface thereof. Therefore, the mask is opened in that size. Also, this hole 28a is
The process is performed until the silicon dioxide film 26 is reached. Note that a part of the silicon wafer 28 may be left as shown in FIG. 12 (f 1 ).

【手続補正16】[Procedure Amendment 16]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0168[Name of item to be corrected] 0168

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0168】図38(i)は、二酸化シリコン膜26で
構成され、導電膜39を設けた八角錐の突起部35を、
その表面で支持する片持ち梁状の突起支持部43を形成
した工程後の断面を示したものである。なお、図38
(i)は(i)を下方から見た平面図、図38(i
)は(i)を下方から見た斜視図である。ここでは、
正方形の二酸化シリコン膜をマスクとして、シリコン単
結晶28の(100)面を、例えば、水酸化カリウムと
イソプロパノールと水とを含むエッチング液に浸漬する
ことにより、シリコン単結晶28を異方性エッチングし
て、八角錐状の突起部35を形成して、図5および図6
で説明した工程と同様な工程で接触端子部を形成する。
ただし、エッチングの条件、すなわち、エッチング液の
成分比、液温、および、エッチング速度は、それらとは
異なる管理がなされる。
FIG. 38 (i) shows an octagonal pyramidal protrusion 35 formed of a silicon dioxide film 26 and provided with a conductive film 39.
It is a cross-sectional view after the step of forming the cantilever-shaped projection support portion 43 supported on the surface. Note that FIG.
(I 1 ) is a plan view of (i) seen from below, and FIG.
2 ) is a perspective view of (i) viewed from below. here,
The silicon single crystal 28 is anisotropically etched by immersing the (100) plane of the silicon single crystal 28 in an etching solution containing, for example, potassium hydroxide, isopropanol, and water using the square silicon dioxide film as a mask. To form an octagonal pyramid-shaped protrusion 35, and
The contact terminal portion is formed by the same process as the process described in 1.
However, the etching conditions, that is, the component ratio of the etching liquid, the liquid temperature, and the etching rate are managed differently from them.

【手続補正17】[Procedure Amendment 17]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0169[Name of correction target item] 0169

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0169】図39(h)は、二酸化シリコン膜26で
構成され、導電膜39を設けた八角錐の突起部35を、
該二酸化シリコン膜26の表面に形成して接触端子42
を形成した工程後の断面を示したものである。なお、図
39(h)は(h)を下方から見た平面図、図39
(h)は(h)を下方から見た斜視図である。ここで
は、正方形の二酸化シリコン膜をマスクとして、シリコ
ン単結晶28の(100)面を、水酸化カリウムとイソ
プロパノールと水とを含むエッチング液に浸漬すること
により、シリコン単結晶28を異方性エッチングして、
八角錐状の突起部35を形成して、図12および図13
で説明した工程と同様な工程で接触端子部を形成する。
FIG. 39 (h) shows an octagonal pyramidal protrusion 35 formed of a silicon dioxide film 26 and provided with a conductive film 39.
Contact terminals 42 are formed on the surface of the silicon dioxide film 26.
3 is a cross-sectional view after the step of forming the. 39 (h 1 ) is a plan view of (h) seen from below,
(H 2 ) is a perspective view of (h) viewed from below. Here, the silicon single crystal 28 is anisotropically etched by immersing the (100) plane of the silicon single crystal 28 in an etching solution containing potassium hydroxide, isopropanol, and water using the square silicon dioxide film as a mask. do it,
An octagonal pyramid-shaped protrusion 35 is formed, and
The contact terminal portion is formed by the same process as the process described in 1.

【手続補正18】[Procedure 18]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図18[Name of item to be corrected] Fig. 18

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図18】図18(a)、(b)および(c)は、本発
明に関わる接続装置を形成する製造プロセスの他の実施
例の工程を示す端面図、図18(b1)は、この方法に
より形成される接触端子の構成を示す平面図である。
18 (a), 18 (b) and 18 (c) are end views showing the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIG. 18 (b1) shows this. It is a top view which shows the structure of the contact terminal formed by the method.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田勢 隆 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takashi Tase 1-280, Higashi Koikekubo, Kokubunji, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd.

Claims (45)

【特許請求の範囲】[Claims] 【請求項1】検査対象と電気的に接触して、電気信号を
授受するための接続装置であって、検査対象と電気的に
接触するための複数個の接触端子と、各接触端子から引
き出される引き出し用配線と、接触端子および引出し用
配線を支持する第1の基材とを備え、 前記接触端子は、結晶性の第2の基材を異方性エッチン
グして得られる突起部と、この突起部を支持する突起支
持部とを備え、 前記突起部は、少なくともその先端側に、導電性部分を
有し、この導電性部分は、対応する前記引出し用配線と
接続されることを特徴とする接続装置。
1. A connection device for making electrical contact with an inspection object to send and receive an electrical signal, comprising: a plurality of contact terminals for electrically contacting the inspection object; And a first base material that supports the contact terminal and the lead wiring, wherein the contact terminal is a protrusion obtained by anisotropically etching a crystalline second base material, A protrusion supporting portion that supports the protrusion portion, wherein the protrusion portion has a conductive portion at least on the tip side thereof, and the conductive portion is connected to the corresponding lead-out wiring. Connection device.
【請求項2】請求項1において、前記第1の基材は、突
起部後方部分に穴を有し、前記突起支持部は、この穴の
開口部の少なくとも一部を占める部分を塞ぐように配置
され、この部分で、前記突起部を支持するものである接
続装置。
2. The first base material according to claim 1, wherein the first base member has a hole in a rear portion of the protrusion, and the protrusion support portion closes a portion occupying at least a part of an opening of the hole. A connecting device which is arranged and which supports the protrusion at this portion.
【請求項3】請求項2において、前記突起支持部は、前
記穴の縁で一端が支持される片持ち梁状に形成された部
分を有する接続装置。
3. The connection device according to claim 2, wherein the projection support portion has a cantilever-shaped portion whose one end is supported by an edge of the hole.
【請求項4】請求項2において、前記突起支持部は、前
記穴の縁で両端が支持されるブリッジ状に形成された部
分を有する接続装置。
4. The connection device according to claim 2, wherein the protrusion support portion has a bridge-shaped portion whose both ends are supported by edges of the hole.
【請求項5】請求項2において、前記突起支持部は、穴
の縁全周で支持され、該穴の開口部を覆う形状を有する
接続装置。
5. The connection device according to claim 2, wherein the projection support portion is supported along the entire periphery of the hole edge and covers the opening portion of the hole.
【請求項6】請求項1において、前記引き出し用配線
は、前記突起部の先端の導電性部分と一体的に設けられ
る接続装置。
6. The connection device according to claim 1, wherein the lead-out wiring is provided integrally with a conductive portion at a tip of the protrusion.
【請求項7】請求項1において、前記第1および第2の
基材は、絶縁層をシリコン層の間に挟んだ、(シリコン
−絶縁層−シリコン)の構造を有するSOI(Sili
con On Insulator)基板のシリコン層
で構成され、前記突起支持部は、前記絶縁層を含んで構
成され、かつ、少なくとも前記第2の基材は、単結晶で
ある接続装置。
7. The SOI (Sili) structure according to claim 1, wherein the first and second base materials have a structure of (silicon-insulating layer-silicon) in which an insulating layer is sandwiched between silicon layers.
The connection device is configured by a silicon layer of a con On Insulator) substrate, the protrusion support portion is configured by including the insulating layer, and at least the second base material is a single crystal.
【請求項8】請求項1において、緩衝層と支持部材とを
さらに有し、前記接触端子を形成した基板は、緩衝層を
挟んで該支持部材と固定される接続装置。
8. The connection device according to claim 1, further comprising a buffer layer and a support member, wherein the substrate on which the contact terminal is formed is fixed to the support member with the buffer layer sandwiched therebetween.
【請求項9】請求項8において、前記支持部材を搭載す
るための配線基板をさらに有し、前記引き出し用配線
と、配線基板の配線とが接続される接続装置。
9. The connection device according to claim 8, further comprising a wiring board on which the support member is mounted, and the lead-out wiring and the wiring of the wiring board are connected to each other.
【請求項10】請求項1において、緩衝層と配線基板と
をさらに有し、前記接触端子を形成した基板は、緩衝層
を挟んで該配線基板と固定され、さらに、前記引き出し
用配線と、配線基板の配線とが接続される接続装置。
10. The substrate according to claim 1, further comprising a buffer layer and a wiring substrate, wherein the substrate on which the contact terminal is formed is fixed to the wiring substrate with the buffer layer sandwiched between the substrate and the wiring for extraction. A connection device that is connected to the wiring of the wiring board.
【請求項11】検査対象と電気的に接触して、電気信号
を授受するための接続装置の製造方法であって、 絶縁膜と、これを挾んで積層される第1の基材および第
2の基材とからなり、少なくとも第2の基材が結晶性で
ある基板の、第2の基材の複数箇所について、それぞれ
その部分を覆うマスクを形成して、第2の基材を異方性
エッチングする工程と、 当該マスクを除去して、該マスクで覆われていた箇所に
突起を形成する工程と、 前記突起の先端部に、当該先端部を覆う導電性被覆を形
成し、かつ、導電性被覆と接続され、前記第1の基材に
沿って配置される引き出し用配線を形成する工程とを有
することを特徴とする接続装置の製造方法。
11. A method of manufacturing a connection device for electrically transmitting and receiving an electric signal by making electrical contact with an object to be inspected, comprising: an insulating film; a first substrate and a second substrate sandwiching the insulating film; Of a substrate having at least a second base material that is crystalline, and a plurality of portions of the second base material are formed with masks that respectively cover the portions, and the second base material is anisotropically formed. Etching, a step of removing the mask to form a protrusion at a portion covered by the mask, and forming a conductive coating on the tip of the protrusion to cover the tip, and And a step of forming a lead-out wiring connected to the conductive coating and arranged along the first base material.
【請求項12】請求項11において、前記突起に酸化膜
を形成した後、その先端部に、当該先端部を覆う導電性
被覆を形成し、かつ、引き出し用配線を形成することを
特徴とする接続装置の製造方法。
12. The method according to claim 11, wherein after forming an oxide film on the protrusion, a conductive coating is formed on the tip of the oxide film to cover the tip and a lead-out wiring is formed. Manufacturing method of connection device.
【請求項13】請求項11または12において、前記第
1の基材の突起後方部分をエッチングにより除去して、
該第1の基材に穴を形成する工程をさらに有する、接続
装置の製造方法。
13. The method according to claim 11 or 12, wherein the rear portion of the protrusion of the first substrate is removed by etching.
A method for manufacturing a connection device, further comprising a step of forming a hole in the first base material.
【請求項14】請求項13において、前記穴の形成は、
前記絶縁膜に第1の基材に達する溝状のマスク穴をあ
け、このマスク穴から第1の基材をエッチングすること
により行う、接続装置の製造方法。
14. The formation of the hole according to claim 13,
A method of manufacturing a connection device, comprising: forming a groove-shaped mask hole reaching the first base material in the insulating film; and etching the first base material from the mask hole.
【請求項15】請求項14において、第1の基材とし
て、単結晶を用い、前記穴の形成における第1の基材の
エッチングを、異方性エッチングにより行う、接続装置
の製造方法。
15. The method of manufacturing a connection device according to claim 14, wherein a single crystal is used as the first base material, and the etching of the first base material in forming the holes is performed by anisotropic etching.
【請求項16】請求項15において、前記絶縁膜に設け
る溝状のマスク穴として、コ字形状のパターンを持つ穴
を形成し、前記穴の開口部に片持ち梁状で位置する絶縁
膜を形成する、接続装置の製造方法。
16. The insulating film according to claim 15, wherein a hole having a U-shaped pattern is formed as a groove-shaped mask hole provided in the insulating film, and an insulating film positioned in a cantilever shape is formed in an opening of the hole. A method of manufacturing a connection device, which is formed.
【請求項17】請求項15において、前記絶縁膜に設け
る溝状のマスク穴として、並行する二つの溝を形成し、
前記溝の開口部にブリッジ状に位置する絶縁膜を形成す
る、接続装置の製造方法。
17. The method according to claim 15, wherein two parallel grooves are formed as groove-shaped mask holes provided in the insulating film,
A method for manufacturing a connection device, wherein an insulating film positioned in a bridge shape is formed in the opening of the groove.
【請求項18】請求項14において、前記第1の基材の
第2の基材と反対側の面に、第2の絶縁膜を介して第3
の基材が積層された基板を用い、前記穴の形成は、マス
ク穴から第1の基材を、前記第2の絶縁膜に達するまで
エッチングすることにより行う、接続装置の製造方法。
18. The method according to claim 14, wherein a third insulating film is provided on a surface of the first base material opposite to the second base material with a second insulating film interposed therebetween.
The method for manufacturing a connection device, wherein the substrate is formed by laminating the base material, and the hole is formed by etching the first base material from the mask hole until the second insulating film is reached.
【請求項19】請求項13において、前記穴の形成は、
前記第1の基材を、第2の基材のある面とは反対側の面
から、エッチングして形成する、接続装置の製造方法。
19. The formation of the hole according to claim 13,
A method for manufacturing a connection device, wherein the first base material is formed by etching from a surface opposite to a surface having the second base material.
【請求項20】請求項19において、前記穴の形成は、
前記第1の基材と第2の基材との間にある絶縁膜に達す
るまで行う、接続装置の製造方法。
20. The formation of the hole according to claim 19,
A method for manufacturing a connection device, which is performed until an insulating film between the first base material and the second base material is reached.
【請求項21】請求項19において、前記穴の形成は、
前記第1の基材と第2の基材との間にある絶縁膜に達す
る前にエッチングを停止して、第1の基材が残っている
状態まで行う、接続装置の製造方法。
21. The formation of the hole according to claim 19,
A method of manufacturing a connecting device, wherein etching is stopped before reaching an insulating film between the first base material and the second base material, and the etching is stopped until the first base material remains.
【請求項22】請求項20において、前記穴を覆う状態
にある絶縁膜を、突起を囲むように、コ字形状のパター
ンでエッチングして切断することを特徴とする、接続装
置の製造方法。
22. The method of manufacturing a connection device according to claim 20, wherein the insulating film covering the hole is etched and cut in a U-shaped pattern so as to surround the protrusion.
【請求項23】請求項11または12において、前記接
触端子を形成した基板を、緩衝層を挟んで支持部材に固
定する、接続装置の製造方法。
23. The method of manufacturing a connecting device according to claim 11, wherein the substrate having the contact terminals formed thereon is fixed to a supporting member with a buffer layer interposed therebetween.
【請求項24】請求項23において、前記支持部材を、
さらに配線基板に固定する工程と、前記引き出し用配線
と該配線基板との配線を接続することを特徴とする、接
続装置の製造方法。
24. The support member according to claim 23,
A method of manufacturing a connecting device, further comprising the step of fixing to a wiring board, and connecting the wiring for drawing and the wiring of the wiring board.
【請求項25】検査対象と電気的に接触して、電気信号
を授受するための接続装置の製造方法であって、 絶縁膜と、これを挾んで積層される第1の基材および第
2の基材とからなり、少なくとも第2の基材が結晶性で
ある基板の、第1の基材を、第2の基材のある面とは反
対側からエッチングして第1の穴を形成する工程と、 前記第1の穴内に露出している絶縁膜の一部に、第2の
基材に達するマスク穴を設け、このマスク穴を介して、
第2の基材を異方性エッチングして、角錐状の第2の穴
を形成する工程と、 前記角錐状の第2の穴の内面に導電性被覆を形成すると
共に、前記第1の穴の内面、および、穴の外の面に、導
線性被覆と接続されて、外部に引出しを行う引出し用配
線を形成する工程と、 前記第2の基材をエッチングにより除去する工程とを有
することを特徴とする、接続装置の製造方法。
25. A method of manufacturing a connection device for electrically transmitting and receiving an electric signal by making electrical contact with an inspection object, comprising: an insulating film; a first substrate and a second substrate sandwiching the insulating film; A substrate having at least a second base material that is crystalline, the first base material is etched from the side opposite to the surface having the second base material to form a first hole. And a mask hole reaching the second base material is provided in a part of the insulating film exposed in the first hole, and through the mask hole,
Anisotropically etching the second base material to form a pyramidal second hole; and forming a conductive coating on the inner surface of the pyramidal second hole, and at the same time forming the first hole. A step of forming a lead-out wiring that is connected to the conductive coating on the inner surface of the substrate and the surface outside the hole to draw out to the outside, and a step of removing the second base material by etching. A method for manufacturing a connection device, comprising:
【請求項26】請求項25において、前記導電性被覆を
形成すると共に、引出し用配線を形成する工程は、接触
端子用突起部を形成するための前記角錐状の第2の穴の
内面を覆う部分を残し、かつ、引出し用配線を形成する
部分を残して、他の部分をエッチングにより除去するこ
とを含むことを特徴とする接続装置の製造方法。
26. In claim 25, the step of forming the conductive coating and forming the lead wiring covers the inner surface of the pyramidal second hole for forming the contact terminal protrusion. A method of manufacturing a connection device, comprising: leaving a portion and leaving a portion for forming a lead wiring, and removing the other portion by etching.
【請求項27】請求項26において、前記導電性被覆を
成膜する工程は、下地膜を成膜し、その上に導電性被覆
を成膜し、前記第2の基材除去工程では、第2の基材を
除去した後、前記下地膜を除去し、さらに、前記導電性
被覆の、接触端子用突起部を覆う部分および引き出し用
配線を形成する部分を残して、他の部分をエッチングに
より除去することを特徴とする接続装置の製造方法。
27. In claim 26, in the step of forming the conductive coating, a base film is formed, a conductive coating is formed thereon, and in the second base material removing step, After removing the base material of No. 2, the base film is removed, and the other portions of the conductive coating are etched by leaving the portions covering the contact terminal protrusions and the lead wiring formation. A method for manufacturing a connection device, which comprises removing the connection device.
【請求項28】請求項25において、第1の基材として
結晶性の材料を用い、第2の基材の突起を形成する箇所
を囲むようにマスクで覆って、第1の基材に異方性エッ
チングを行うことを特徴とする接続装置の製造方法。
28. The method according to claim 25, wherein a crystalline material is used as the first base material, and the first base material is covered with a mask so as to surround a portion of the second base material where a protrusion is formed. A method for manufacturing a connection device, which comprises performing anisotropic etching.
【請求項29】請求項25において、前記絶縁膜を、前
記第2の基材の突起を形成する箇所を囲むように、コ字
形状のパターンのマスクで覆って、エッチングで切断す
ることを特徴とする接続装置の製造方法。
29. The insulating film according to claim 25, wherein the insulating film is covered with a mask having a U-shaped pattern so as to surround a portion where the protrusion of the second base material is formed, and is cut by etching. And a method for manufacturing a connection device.
【請求項30】請求項25において、前記接触端子を形
成した基板を、緩衝層を挟んで支持部材に固定する、接
続装置の製造方法。
30. The method for manufacturing a connection device according to claim 25, wherein the substrate having the contact terminals formed thereon is fixed to a support member with a buffer layer interposed therebetween.
【請求項31】請求項30において、前記支持部材を、
さらに配線基板に固定する工程と、前記引き出し用配線
と該配線基板との配線を接続することを特徴とする、接
続装置の製造方法。
31. The support member according to claim 30,
A method of manufacturing a connecting device, further comprising the step of fixing to a wiring board, and connecting the wiring for drawing and the wiring of the wiring board.
【請求項32】請求項11、19または25において、
前記第1および第2の基材は、1層の絶縁層をシリコン
層の間に挟んだ、(シリコン−絶縁層−シリコン)の構
造を有するSOI(Silicon On Insul
ator)基板のシリコン層で構成され、かつ、少なく
とも前記第2の基材は、単結晶である接続装置。
32. The method according to claim 11, 19 or 25.
The first and second base materials have an SOI (Silicon On Insul) structure having a structure of (silicon-insulating layer-silicon) in which one insulating layer is sandwiched between silicon layers.
attor) A connecting device which is composed of a silicon layer of a substrate, and at least the second base material is a single crystal.
【請求項33】請求項11、19または25において、
前記導電性被覆および引出し用配線の少なくとも一方
に、めっき膜を成膜する工程をさらに有する接続装置の
製造方法。
33. The method according to claim 11, 19 or 25.
The method for manufacturing a connecting device further comprising a step of forming a plating film on at least one of the conductive coating and the lead wiring.
【請求項34】請求項33において、めっき膜は、導電
性被覆より硬度の大きい材料で形成される接続装置の製
造方法。
34. The method for manufacturing a connection device according to claim 33, wherein the plating film is formed of a material having a hardness higher than that of the conductive coating.
【請求項35】多数の電極が配置された検査対象の各電
極に接触して、電気信号を授受して検査を行う検査装置
において、 検査対象物を変位自在に支持する試料支持系と、 請求項9または10記載の接続装置を有し、該接続装置
の接触端子のある面が、試料支持系の検査対象物と対向
するように配置されるプローブ系と、 前記試料支持系の検査対象の変位駆動を制御する駆動制
御系と、 前記プローブ系と接続されて検査を行うテスタとを有す
ることを特徴とする検査装置。
35. A sample support system for movably supporting an object to be inspected in an inspection device for inspecting by transmitting and receiving an electric signal by contacting each electrode of the object to be inspected, in which a large number of electrodes are arranged, Item 9. A probe system having the connecting device according to item 9 or 10, wherein a surface of the connecting device having the contact terminals is arranged so as to face an inspection target of the sample support system, and an inspection target of the sample support system. An inspection apparatus, comprising: a drive control system for controlling displacement drive; and a tester connected to the probe system to perform an inspection.
【請求項36】多数の電極が配置された検査対象の各電
極に接触して、電気信号を授受して検査を行う検査装置
において、 検査対象物を支持する試料支持部、および、請求項9ま
たは10記載の接続装置を有し、該接続装置は、その接
触端子のある面が、試料支持部の検査対象物と対向する
ように配置される、少なくとも1個の個別プローブ系
と、 前記個別プローブ系と接続されて検査を行うテスタとを
有し、 前記個別プローブ系は、マザーボードに装着され、該マ
ザーボードを介して、テスタと接続されることを特徴と
する検査装置。
36. An inspection device for contacting each electrode of an inspection object, in which a large number of electrodes are arranged, to send and receive an electric signal to perform the inspection, and a sample support part for supporting the inspection object, and Alternatively, the connection device according to claim 10, wherein the connection device has at least one individual probe system arranged such that a surface having the contact terminal faces an inspection target object of the sample support part, and the individual connection device. An inspection apparatus comprising: a tester connected to a probe system to perform an inspection, wherein the individual probe system is mounted on a motherboard and connected to the tester via the motherboard.
【請求項37】多数の電極が配置された検査対象の各電
極に接触して、電気信号を授受して検査を行う検査装置
において、 検査対象物を支持する試料支持部、および、請求項9ま
たは10記載の接続装置を有し、該接続装置は、その接
触端子のある面が、試料支持部の検査対象物と対向する
ように配置されるプローブ系と、 前記プローブ系と接続されて検査を行うテスタとを有す
ることを特徴とする検査装置。
37. An inspection apparatus for contacting each electrode of an inspection object, in which a large number of electrodes are arranged, to send and receive an electric signal to perform an inspection, and a sample support part for supporting the inspection object, Or a probe system in which the surface having the contact terminals is arranged so as to face the inspection object of the sample support part, and the connection device is connected to the probe system for inspection. And a tester for performing the inspection.
【請求項38】検査対象と電気的に接触して、電気信号
を授受するための接続装置であって、検査対象と電気的
に接触するための複数個の接触端子と、各接触端子から
引き出される引き出し用配線と、接触端子および引出し
用配線を支持する第1の基材とを備え、 前記接触端子は、稜を有する突起部と、この突起部を支
持する突起支持部とを備え、 前記突起部は、少なくともその先端側に、導電性部分を
有し、この導電性部分は、対応する前記引出し用配線と
接続されることを特徴とする接続装置。
38. A connection device for making electrical contact with an inspection object to send and receive an electric signal, comprising: a plurality of contact terminals for electrically contacting the inspection object; And a first base material that supports the contact terminal and the lead wire, the contact terminal includes a protrusion having a ridge and a protrusion support that supports the protrusion, The connection device, wherein the protrusion has a conductive portion at least on the tip side thereof, and the conductive portion is connected to the corresponding lead-out wiring.
【請求項39】請求項1または38において、前記突起
部は、角錐あるいは角錐台の形状を有することを特徴と
する接続装置。
39. The connection device according to claim 1, wherein the protrusion has a pyramid shape or a truncated pyramid shape.
【請求項40】請求項39において、前記突起部は、八
角錐あるいは八角錐台の形状を有することを特徴とする
接続装置。
40. The connection device according to claim 39, wherein the projection has an octagonal pyramid shape or an octagonal pyramid shape.
【請求項41】請求項39において、前記突起部は、四
角錐あるいは四角錐台の形状を有することを特徴とする
接続装置。
41. The connection device according to claim 39, wherein the protrusion has a shape of a quadrangular pyramid or a truncated quadrangular pyramid.
【請求項42】請求項11において、前記第2の基材を
異方性エッチングして、角錐状の突起部を形成する、接
続装置の製造方法。
42. The method for manufacturing a connection device according to claim 11, wherein the second base material is anisotropically etched to form pyramidal protrusions.
【請求項43】請求項13において、前記穴は、第1の
基材の突起複数個分を含む範囲の後方部分をエッチング
により除去して形成される、接続装置の製造方法。
43. The method of manufacturing a connection device according to claim 13, wherein the hole is formed by removing a rear portion of a range including a plurality of protrusions of the first base material by etching.
【請求項44】請求項2において、各突起支持部は、複
数の突起部を有する接続装置。
44. The connection device according to claim 2, wherein each protrusion support portion has a plurality of protrusions.
【請求項45】半導体素子と電気的に接触するための複
数個の接触端子を、1個もしくは複数の絶縁層を結晶性
の基材に挟み込んだ構造の基板の表面の一方の基材を異
方性エッチングして得られる先端が尖った形状の突起で
構成され、少なくとも該突起の先端側に導電性部分を有
し、 前記多数の接触端子を前記半導体素子の電極に押し当
て、 電気信号を入出力して動作試験を行うテスタから前記半
導体素子に電気信号を入力し、 前記半導体素子が電気的に動作し、 前記半導体素子から前記テスタに出力し、 該出力信号により検査を行うことを特徴とする半導体素
子の検査方法。
45. A substrate having a structure in which a plurality of contact terminals for electrically contacting a semiconductor element are sandwiched between one or a plurality of insulating layers between crystalline substrates, and one substrate is different. It is composed of a projection with a sharp tip obtained by isotropic etching, and has a conductive portion at least on the tip side of the projection, and the plurality of contact terminals are pressed against the electrodes of the semiconductor element to generate an electric signal. An electric signal is input to the semiconductor element from a tester that inputs and outputs to perform an operation test, the semiconductor element electrically operates, the semiconductor element outputs to the tester, and an inspection is performed by the output signal. Semiconductor device inspection method.
JP09552495A 1994-06-03 1995-04-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD Expired - Fee Related JP3502874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09552495A JP3502874B2 (en) 1994-06-03 1995-04-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-122869 1994-06-03
JP12286994 1994-06-03
JP09552495A JP3502874B2 (en) 1994-06-03 1995-04-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP23476299A Division JP3502875B2 (en) 1994-06-03 1999-08-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP2001266381A Division JP3825290B2 (en) 1994-06-03 2001-09-03 Manufacturing method of semiconductor device
JP2001266380A Division JP3581677B2 (en) 1994-06-03 2001-09-03 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JPH0850146A true JPH0850146A (en) 1996-02-20
JP3502874B2 JP3502874B2 (en) 2004-03-02

Family

ID=26436746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09552495A Expired - Fee Related JP3502874B2 (en) 1994-06-03 1995-04-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP3502874B2 (en)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048147A1 (en) * 1998-03-19 1999-09-23 Hitachi, Ltd. Process for manufacturing semiconductor device
JPH11337581A (en) * 1999-04-27 1999-12-10 Nec Corp Probe card
WO2000016107A1 (en) * 1998-09-16 2000-03-23 Hitachi, Ltd. Method for manufacturing substrate for inspecting semiconductor device
EP1018023A1 (en) * 1997-02-11 2000-07-12 Micron Technology, Inc. Probe card and system for testing wafers
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
JP2001094227A (en) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd Semiconductor chip mounting wiring board and semiconductor chip mounting method using the board
US6307159B1 (en) 1997-11-07 2001-10-23 Nec Corporation Bump structure and method for making the same
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
US6344752B1 (en) 1998-08-12 2002-02-05 Tokyo Electron Limited Contactor and production method for contractor
JP2003028895A (en) * 2001-07-17 2003-01-29 Kyushu Hitachi Maxell Ltd Manufacturing method of contact probe having bump
US6548315B2 (en) 1999-09-27 2003-04-15 Hitachi, Ltd. Manufacture method for semiconductor inspection apparatus
WO2003067650A1 (en) * 2002-02-05 2003-08-14 Phicom Corporation Method for manufacturing electric contact element for testing electro device and electric contact element thereby
US6657448B2 (en) 2000-02-21 2003-12-02 Kabushiki Kaisha Nihon Micronics Electrical connection apparatus
US6708399B2 (en) 1999-03-25 2004-03-23 Micron Technology, Inc. Method for fabricating a test interconnect for bumped semiconductor components
US6747465B2 (en) 2000-11-13 2004-06-08 Tokyo Electron Limited Contractor, method for manufacturing the same, and probe card using the same
US6798224B1 (en) 1997-02-11 2004-09-28 Micron Technology, Inc. Method for testing semiconductor wafers
KR100502125B1 (en) * 1999-06-28 2005-07-19 가부시키가이샤 어드밴티스트 Method of producing a contact structure
KR100508419B1 (en) * 1999-04-30 2005-08-18 가부시키가이샤 어드밴티스트 Contact structure formed by microfabrication process
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US7049837B2 (en) 2002-10-02 2006-05-23 Renesas Technology Corp. Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
JP2006189430A (en) * 2004-12-31 2006-07-20 Wen-Chang Dong Thin-film circuit carrying micro machine probe and its manufacturing method and application therefor
JP2007005405A (en) * 2005-06-21 2007-01-11 Renesas Technology Corp Method for manufacturing semiconductor integrated circuit device
DE10003282B4 (en) * 1999-01-29 2007-05-10 Advantest Corp. Contact structure
US7235413B2 (en) 2003-10-31 2007-06-26 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7423439B2 (en) 2005-10-05 2008-09-09 Renesas Technology Corp. Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US7459923B2 (en) 2006-04-07 2008-12-02 Micron Technology, Inc. Probe interposers and methods of fabricating probe interposers
JP2009503537A (en) * 2005-08-10 2009-01-29 パイコム コーポレーション Cantilever type probe and manufacturing method thereof
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
US6798224B1 (en) 1997-02-11 2004-09-28 Micron Technology, Inc. Method for testing semiconductor wafers
EP1411359A1 (en) * 1997-02-11 2004-04-21 Micron Technology, Inc. Probe card for semiconductor wafers and system for testing wafers
EP1018023A1 (en) * 1997-02-11 2000-07-12 Micron Technology, Inc. Probe card and system for testing wafers
US7250780B2 (en) 1997-02-11 2007-07-31 Micron Technology, Inc. Probe card for semiconductor wafers having mounting plate and socket
EP1411360A3 (en) * 1997-02-11 2004-04-28 Micron Technology, Inc. Method and probe card for testing semiconductor system
EP1018023A4 (en) * 1997-02-11 2003-07-23 Micron Technology Inc Probe card and system for testing wafers
EP1411360A2 (en) * 1997-02-11 2004-04-21 Micron Technology, Inc. Method and probe card for testing semiconductor system
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
US6625883B2 (en) 1997-11-07 2003-09-30 Nec Corporation Method for making a bump structure
US6307159B1 (en) 1997-11-07 2001-10-23 Nec Corporation Bump structure and method for making the same
KR100384287B1 (en) * 1998-03-19 2003-05-16 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing semiconductor apparatus
WO1999048147A1 (en) * 1998-03-19 1999-09-23 Hitachi, Ltd. Process for manufacturing semiconductor device
CN1299344C (en) * 1998-03-19 2007-02-07 株式会社日立制作所 Method for manufacturng semiconductor device
US6511857B1 (en) 1998-03-19 2003-01-28 Hitachi, Ltd. Process for manufacturing semiconductor device
US7119362B2 (en) 1998-03-19 2006-10-10 Renesas Technology Corp. Method of manufacturing semiconductor apparatus
US6344752B1 (en) 1998-08-12 2002-02-05 Tokyo Electron Limited Contactor and production method for contractor
USRE41515E1 (en) 1998-08-12 2010-08-17 Tokyo Electron Limited Contactor and production method for contactor
KR100393452B1 (en) * 1998-09-16 2003-08-02 가부시키가이샤 히타치세이사쿠쇼 A substrate unit processing of a semiconductor element check
US6566149B1 (en) 1998-09-16 2003-05-20 Hitachi, Ltd. Method for manufacturing substrate for inspecting semiconductor device
WO2000016107A1 (en) * 1998-09-16 2000-03-23 Hitachi, Ltd. Method for manufacturing substrate for inspecting semiconductor device
DE10003282B4 (en) * 1999-01-29 2007-05-10 Advantest Corp. Contact structure
US7002362B2 (en) 1999-03-10 2006-02-21 Micron Technology, Inc. Test system for bumped semiconductor components
US7043831B1 (en) 1999-03-10 2006-05-16 Micron Technology, Inc. Method for fabricating a test interconnect for bumped semiconductor components by forming recesses and cantilevered leads on a substrate
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US7317322B2 (en) 1999-03-10 2008-01-08 Micron Technology, Inc. Interconnect for bumped semiconductor components
US6708399B2 (en) 1999-03-25 2004-03-23 Micron Technology, Inc. Method for fabricating a test interconnect for bumped semiconductor components
US6853210B1 (en) 1999-03-25 2005-02-08 Micron Technology, Inc. Test interconnect having suspended contacts for bumped semiconductor components
JPH11337581A (en) * 1999-04-27 1999-12-10 Nec Corp Probe card
KR100508419B1 (en) * 1999-04-30 2005-08-18 가부시키가이샤 어드밴티스트 Contact structure formed by microfabrication process
KR100502125B1 (en) * 1999-06-28 2005-07-19 가부시키가이샤 어드밴티스트 Method of producing a contact structure
JP2001094227A (en) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd Semiconductor chip mounting wiring board and semiconductor chip mounting method using the board
US6548315B2 (en) 1999-09-27 2003-04-15 Hitachi, Ltd. Manufacture method for semiconductor inspection apparatus
US6657448B2 (en) 2000-02-21 2003-12-02 Kabushiki Kaisha Nihon Micronics Electrical connection apparatus
US6747465B2 (en) 2000-11-13 2004-06-08 Tokyo Electron Limited Contractor, method for manufacturing the same, and probe card using the same
KR100580008B1 (en) * 2000-11-13 2006-05-12 동경 엘렉트론 주식회사 Contactor, method for manufacturing the same, and probe card using the same
JP2003028895A (en) * 2001-07-17 2003-01-29 Kyushu Hitachi Maxell Ltd Manufacturing method of contact probe having bump
CN100423221C (en) * 2002-02-05 2008-10-01 飞而康公司 Method for manufacturing electrical contact element for testing electro device and electrical contact element thereby
WO2003067650A1 (en) * 2002-02-05 2003-08-14 Phicom Corporation Method for manufacturing electric contact element for testing electro device and electric contact element thereby
US7579855B2 (en) 2002-02-05 2009-08-25 Phicom Corporation Method for manufacturing electrical contact element for testing electronic device and electrical contact element manufactured thereby
US7049837B2 (en) 2002-10-02 2006-05-23 Renesas Technology Corp. Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US7235413B2 (en) 2003-10-31 2007-06-26 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2006189430A (en) * 2004-12-31 2006-07-20 Wen-Chang Dong Thin-film circuit carrying micro machine probe and its manufacturing method and application therefor
US8357933B2 (en) 2005-03-11 2013-01-22 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7407823B2 (en) 2005-06-21 2008-08-05 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2007005405A (en) * 2005-06-21 2007-01-11 Renesas Technology Corp Method for manufacturing semiconductor integrated circuit device
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2009503537A (en) * 2005-08-10 2009-01-29 パイコム コーポレーション Cantilever type probe and manufacturing method thereof
US7423439B2 (en) 2005-10-05 2008-09-09 Renesas Technology Corp. Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7459923B2 (en) 2006-04-07 2008-12-02 Micron Technology, Inc. Probe interposers and methods of fabricating probe interposers
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP3502874B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
JP3502874B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP3658029B2 (en) Connection apparatus and manufacturing method thereof
KR100733945B1 (en) Contact structure having silicon finger contactor and its producing method
KR101293348B1 (en) Method to build a wirebond probe card in a many at a time fashion
JP3553791B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD, INSPECTION DEVICE, AND SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
KR100454546B1 (en) Contact structure having silicon finger contactors and total stack-up structure using same
JP3650722B2 (en) Probe card and manufacturing method thereof
JP2001091539A (en) Contact structure formed by microfabrication
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
TWI227781B (en) Semiconductor-device inspecting apparatus and a method for manufacturing the same
KR20010086060A (en) Probe card for probing wafers with raised contact elements
JP2001284421A (en) Contact structure
JP2002162418A (en) Contact structure, its manufacturing method, and probe contact assembly using the same
JP2005024377A (en) Probe sheet, probe card, semiconductor inspection apparatus, and method for manufacturing semiconductor device
JP3502875B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP3677027B2 (en) Connected device
JP3645203B2 (en) Semiconductor device manufacturing method, semiconductor device probing method and apparatus
JP2002071719A (en) Probe card and production method thereof
JP3658334B2 (en) Manufacturing method of semiconductor device
JP3825290B2 (en) Manufacturing method of semiconductor device
WO1995034000A1 (en) Connecting device and its manufacture
JP3581677B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP4343853B2 (en) Connection device and method of manufacturing connection device
JP3563361B2 (en) Method for manufacturing semiconductor device
JP3718133B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees