JPH0831002B2 - Power control device - Google Patents
Power control deviceInfo
- Publication number
- JPH0831002B2 JPH0831002B2 JP2100894A JP10089490A JPH0831002B2 JP H0831002 B2 JPH0831002 B2 JP H0831002B2 JP 2100894 A JP2100894 A JP 2100894A JP 10089490 A JP10089490 A JP 10089490A JP H0831002 B2 JPH0831002 B2 JP H0831002B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- microcomputer
- transistor
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに電源電流を供給する
電流制御装置の改良に関する。The present invention relates to an improvement of a current control device for supplying a power supply current to a microcomputer.
従来、この種の電源制御装置として第５図に示すよう
なものがあった。この第５図は従来装置の要部構成図を
示す。Conventionally, there is a power supply control device of this type as shown in FIG. FIG. 5 is a block diagram showing the main part of the conventional device.
同図において従来の電源制御装置は、ほぼ一定値の電
流制御信号S3をベース電流として入力されるトランジス
タ（Tr5）を有する電源供給回路50で構成され、上記ト
ランジスタ（Tr5）のコレクターエミッタ間に流れるカ
ーバッテリ（図示を省略）からの電流を所定値に制御し
てCPU1に供給する構成である。In the figure, the conventional power supply control device comprises a power supply circuit 50 having a transistor (T r5 ) to which a current control signal S 3 having a substantially constant value is input as a base current, and the collector-emitter of the transistor (T r5 ) The current from a car battery (not shown) flowing between them is controlled to a predetermined value and supplied to the CPU 1.
次に、上記構成に基づく電源制御装置の動作について
説明する。常時ほぼ一定値の“H"レベルの電流制御信号
S3が電源供給回路50に入力される。この電流制御信号S3
は信号中のノイズ又は信号レベル変動をツェナダイオー
ドD5又は平滑コンデンサC5により一定値とされた後にト
ランジスタTr5にベース電流として供給される。このト
ランジスタTr5は一定電流値の電流制御信号S3に基づい
てバッテリの電源電流を所定値に制御してCPU1側に供給
する。このように所定値に調整された定電圧の電源電流
に基づいてCPU1は安定した動作を行なうことができるこ
ととなる。Next, the operation of the power supply control device based on the above configuration will be described. "H" level current control signal that is almost constant at all times
S 3 is input to the power supply circuit 50. This current control signal S 3
Is supplied as a base current to the transistor T r5 after the noise in the signal or the fluctuation of the signal level is made constant by the Zener diode D 5 or the smoothing capacitor C 5 . The transistor T r5 controls the power supply current of the battery to a predetermined value based on the current control signal S 3 having a constant current value and supplies it to the CPU1 side. As described above, the CPU 1 can perform stable operation based on the constant-voltage power supply current adjusted to the predetermined value.
従来の電源制御装置は以上のように構成されていたこ
とから、CPU1の動作の有無に拘わらず一定電流値の電流
制御信号S3を常に電流調整回路50のトランジスタTr5に
供給しなければならず、電源電流制御のための消費電流
が増加するという課題を有していた。Since the conventional power supply control device is configured as described above, the current control signal S 3 having a constant current value must always be supplied to the transistor T r5 of the current adjusting circuit 50 regardless of the operation of the CPU 1. However, there is a problem that the current consumption for controlling the power supply current increases.
また、CPU1が動作していない場合に電源電流の供給を
遮断する方法も考えられるが、CPU1及び周辺装置に含ま
れるRAM等に常時電流供給を必要とする部分があるた
め、データ破壊、処理エラー等が生じるという課題を有
していた。更に、電源電流を遮断する方法によると、CP
U1において実行中であったルーチンが終了しないうちに
電源電流の供給を終了してしまうと、CPU1の暴走や周辺
回路のエラー等の不安定動作が発生する場合があるとい
う課題も有していた。It is also possible to cut off the supply of power supply current when the CPU1 is not operating, but there is a part that requires constant current supply such as RAM included in the CPU1 and peripheral devices, so data destruction and processing error And so on. Furthermore, according to the method of cutting off the power supply current, CP
If the supply of the power supply current is terminated before the routine being executed in U1 is terminated, unstable operation such as runaway of CPU1 and error of peripheral circuits may occur. .
本発明は、上記課題を解決するためになされたもので
マイクロコンピュータの電源供給制御のための制御電流
の消費を極力抑制することができるとともに、マイクロ
コンピュータの暴走や周辺回路のエラー等の不安定動作
を防止することが可能な電源制御装置を提供することを
目的とする。The present invention has been made to solve the above problems, and can suppress the consumption of a control current for power supply control of a microcomputer as much as possible, and also cause instability such as a runaway of a microcomputer or an error in a peripheral circuit. An object is to provide a power supply control device capable of preventing operation.
第１図は本発明の原理説明図を示す。 FIG. 1 is a diagram for explaining the principle of the present invention.
上記の課題を解決するために、本発明は、システムを
制御するマイクロコンピュータ１への電源の供給を制御
するトランジスタTr4を有する電源制御装置において、
前記システムを動作させるために外部から入力される起
動指令信号S1に基づいて、システム動作信号を出力する
動作信号生成回路２と、前記起動指令信号S1の入力後に
前記マイクロコンピュータ１から出力される前記マイク
ロコンピュータ１の動作・非動作を示す動作状態信号S2
を前記マイクロコンピュータ１のルーチン実行に要する
時間だけ遅延させて遅延制御信号を出力する遅延回路３
と、前記遅延制御信号及び前記システム動作信号に基づ
いて、前記マイクロコンピュータ１の動作時に大電流の
大電流制御信号S31を前記トランジスタTr4の制御端子に
出力し、非動作時に小電流の小電流制御信号S32を前記
トランジスタTr4の制御端子に出力する制御信号調整回
路４と、を備え、前記大電流制御信号S31又は前記小電
流制御信号S32により駆動される前記トランジスタTr4を
介して前記電源を前記マイクロコンピュータ１に供給す
るように構成される。In order to solve the above problems, the present invention provides a power supply control device having a transistor T r4 for controlling the supply of power to a microcomputer 1 for controlling a system,
An operation signal generation circuit 2 that outputs a system operation signal based on a start command signal S 1 input from the outside to operate the system, and the microcomputer 1 outputs the start command signal S 1 after inputting the start command signal S 1. Operating state signal S 2 indicating the operation / non-operation of the microcomputer 1
Delay circuit 3 for delaying the signal by the time required for routine execution of the microcomputer 1 and outputting a delay control signal.
If, on the basis of the delay control signal and the system operation signal, the small of the high-current control signal S 31 of a large current during the operation of the microcomputer 1 outputs to the control terminal of the transistor T r4, a small current during the non-operation a control signal adjustment circuit 4 for outputting a current control signal S 32 to the control terminal of the transistor T r4, provided with, the transistor T r4 said driven by a large current control signal S 31 or the small-current control signal S 32 It is configured to supply the power source to the microcomputer 1 via the above.
次に、第１図を用いて本発明の作用を説明する。 Next, the operation of the present invention will be described with reference to FIG.
本発明によれば、動作信号生成回路２は、外部から入
力される起動指令信号S1に基づいて、システム動作信号
を出力する。According to the present invention, the operation signal generation circuit 2 outputs the system operation signal based on the start command signal S 1 input from the outside.
これと並行して、遅延回路３は、動作状態信号S2をマ
イクロコンピュータ１のルーチン実行に要する時間だけ
遅延させて遅延制御信号を出力する。In parallel with this, the delay circuit 3 delays the operation state signal S 2 by the time required for routine execution of the microcomputer 1 and outputs a delay control signal.
そして、制御信号調整回路４は、遅延制御信号及びシ
ステム動作信号に基づいて、マイクロコンピュータ１の
動作時に大電流制御信号S31をトランジスタTr4の制御端
子に出力し、非動作時に小電流制御信号S32をトランジ
スタTr4の制御端子に出力する。Then, the control signal adjusting circuit 4, based on the delay control signal and the system operation signal, and outputs a high current control signal S 31 at the time of operation of the microcomputer 1 to the control terminal of the transistor T r4, small current control signal during the non-operation Output S 32 to the control terminal of the transistor T r4 .
これらにより、大電流制御信号S31又は小電流制御信
号S32により駆動されるトランジスタTr4を介して電源を
マイクロコンピュータ１に供給する。These supplies power to the microcomputer 1 via the transistor T r4 driven by a large current control signal S 31 or the small-current control signal S 32.
上記作用により、マイクロコンピュータ１の動作時に
は、大電流制御信号S31によりトランジスタTr4が駆動さ
れてマイクロコンピュータ１の動作に必要な最大限の電
力がマイクロコンピュータ１に供給されるとともに、マ
イクロコンピュータ１の非動作時には、小電流制御信号
S32によりトランジスタTr4が駆動されてマイクロコンピ
ュータ１の非動作時に必要な最低限の電力がマイクロコ
ンピュータ１に供給されることとなる。The above-described action, at the time of operation of the microcomputer 1, the maximum power required for the operation of the microcomputer 1 by transistor T r4 is driven is supplied to the microcomputer 1 by the large current control signal S 31, the microcomputer 1 When not operating, small current control signal
So that the minimum power required during non operation of the transistor T r4 is driven microcomputer 1 is supplied to the microcomputer 1 by S 32.
よって、マイクロコンピュータ１の動作・非動作に対
応した電流値の制御信号（S31、S32）をトランジスタT
r4に入力できるので、データ破壊、処理エラー等のエラ
ーを生じさせることなくトランジスタTr4の制御電流の
消費を極力抑制することができる。Therefore, the control signal (S 31 , S 32 ) of the current value corresponding to the operation / non-operation of the microcomputer 1 is applied to the transistor T.
Since it can be input to r4 , consumption of the control current of the transistor T r4 can be suppressed as much as possible without causing errors such as data destruction and processing error.
また、遅延制御信号が動作状態信号S2に対してマイク
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。Further, since the delay control signal is delayed by the time required for the routine execution of the microcomputer 1 with respect to the operation state signal S 2 , it is possible to reduce the power supplied to the microcomputer 1 after ending the routine being executed. The supplied power can be set to correspond to the non-operation of the microcomputer 1, and the operation of the microcomputer 1 can be surely ended. Therefore, it is possible to prevent an unstable operation such as a runaway of the microcomputer 1 and an error in a peripheral circuit.
次に、本発明の一実施例を第２図乃至第４図に基づい
て説明する。この第２図は本実施例装置を車載用CPUに
用いた場合の全体構成図、第３図は本実施例装置の要部
回路構成図、第４図は第３図記載の実施例装置の動作タ
イミングチャートを示す。Next, an embodiment of the present invention will be described with reference to FIGS. FIG. 2 is an overall configuration diagram when the device of this embodiment is used as a vehicle-mounted CPU, FIG. 3 is a circuit configuration diagram of essential parts of the device of this embodiment, and FIG. 4 is a diagram of the device of the embodiment described in FIG. An operation timing chart is shown.
上記各図において本実施例にかかる電源制御装置は、
イグニッションスイッチ10を操作してACCからONまでの
間に“H"レベルの信号として出力されるACC状態信号S1
に基づいてターンオン状態となるトランジスタTr1を有
する動作信号生成回路２と、上記“H"レベルのACC状態
信号S1が入力された後に、CPU1の動作モード時に“H"レ
ベルの信号としてCPU1から出力されるバックアップコン
トロール信号S2を遅延させ、該遅延した信号に基づいて
ターンオン状態となるトランジスタTr2を有する遅延回
路３と、上記各トランジスタTr1、Tr2の駆動状態に基づ
き電源の電流を分流制御して大電流・小電流の各制御信
号S31、S32を出力する制御信号調整回路４と、該大電流
・小電流の各制御信号S31、S32を制御端子に入力される
トランジスタTr4を有し、このトランジスタTr4に流れる
カーバッテリ11からの電流を制御してCPU1側に供給する
電源供給回路５とを備える構成である。In each of the above figures, the power supply control device according to the present embodiment is
ACC status signal S 1 output as "H" level signal between ACC and ON by operating the ignition switch 10
To the operation signal generating circuit 2 including a transistor T r1 to be turned on based, after ACC state signals S 1 of the "H" level is input, the CPU1 as "H" level signal to the operation mode of the CPU1 A delay circuit 3 having a transistor T r2 that delays the output backup control signal S 2 and is turned on based on the delayed signal, and the power supply current based on the driving states of the transistors T r1 and T r2 A control signal adjusting circuit 4 that outputs a large current / small current control signal S 31 and S 32 by shunt control, and the large current / small current control signal S 31 and S 32 is input to a control terminal. It has a transistor T r4, a structure and a power supply circuit 5 supplies to control the current from the car battery 11 flowing through the transistor T r4 to CPU1 side.
次に、上記構成に基づく本実施例装置の動作について
説明する。Next, the operation of the apparatus of this embodiment based on the above configuration will be described.
車両の操作者がイグニッションスイッチ10を操作する
前のOFF状態の場合には、ACC状態信号S1は“L"レベルと
してCPU1及び動作信号生成回路２に出力される。上記動
作信号生成回路２のトランジスタTr1及び遅延回路３の
トランジスタTr2が共にカットオフ状態であることか
ら、制御信号調整回路４のトランジスタTr3はカットオ
フ状態を維持する。このカットオフ状態のトランジスタ
Tr3により、電源からの電流は大きな抵抗値を有する抵
抗R41で大きく減衰されて電流IB（約２〜３［mA］）と
なり、小電流制御信号S32として出力される。この小電
流制御信号S32がツェナーダイオードD5及び平滑コンデ
ンサC5で上下の変動を抑制されてトランジスタTr4にベ
ース電流として入力される。これによりトランジスタT
r4のコレクタ−エミッタ間にはCPU1の非動作モード時に
最小限必要な電流が流れ、CPU1側に定電圧（約5V）の電
力を供給する。この最小限必要な電流によりRAMのデー
タ保持等の動作が確保されることとなる。When the vehicle operator is in the OFF state before operating the ignition switch 10, the ACC state signal S 1 is output to the CPU 1 and the operation signal generation circuit 2 as “L” level. Since both the transistor T r1 of the operation signal generating circuit 2 and the transistor T r2 of the delay circuit 3 are in the cutoff state, the transistor T r3 of the control signal adjusting circuit 4 maintains the cutoff state. This cut-off transistor
Due to T r3 , the current from the power supply is largely attenuated by the resistor R 41 having a large resistance value to become the current I B (about 2 to 3 [mA]), which is output as the small current control signal S 32 . This small current control signal S 32 is input as a base current is suppressed in the vertical variations in the zener diode D 5 and a smoothing capacitor C 5 to the transistor T r4. This allows the transistor T
The minimum required current flows between the collector and emitter of r4 when the CPU1 is in the non-operation mode, and supplies a constant voltage (about 5V) to the CPU1 side. This minimum required current ensures operations such as RAM data retention.
また、上記操作者のイグニッションスイッチ10を操作
してACCからONまでの間の状態の場合には、ACC状態信号
S1が“H"レベルとしてCPU1及び動作信号生成回路２に出
力される（時刻t1）。上記CPU1は、CPU1が動作モードで
あることを示す“H"レベルのバックアップコントロール
信号S2を遅延回路３へ出力する（時刻t2）。また、上記
動作信号生成回路２は、“H"レベルのACC状態信号S2の
立上り時（時刻t1）と同時にトランジスタTr1をターン
オン状態とする。If the operator operates the ignition switch 10 and the status is between ACC and ON, the ACC status signal
S 1 is output as “H” level to the CPU 1 and the operation signal generation circuit 2 (time t 1 ). The CPU1 outputs a "H" level of the backup control signal S 2 indicates that CPU1 is in the operation mode to the delay circuit 3 (time t 2). Further, the operation signal generating circuit 2, "H" level of the rising time of the ACC state signal S 2 (time t 1) at the same time the transistor T r1 and turned on.
上記トランジスタTr1のターンオン時（時刻t1）と同
時に制御信号調整回路４のトランジスタTr3がターンオ
ン状態となり、電源からの電流を抵抗R41に流れる電流I
BとトランジスタTr3に流れる電流IAとに分流することと
なる。この分流された電流IAが上記大抵抗の抵抗R41を
介して流れる電流IBと合流し、電流値IA＋IB（＝約100
［mA］）の大電流制御信号S31として出力される。この
大電流制御信号S31がツェナーダイオードD5及び平滑コ
ンデンサC5で上下の変動を抑制されてトランジスタTr4
にベース電流として入力され、CPU1の動作時に必要な最
大限の電流をトランジスタTr4のコレクターエミッタ間
に流し、CPU1側に定電圧（約5V）の電力の供給を開始す
る。At the same time when the transistor T r1 is turned on (time t 1 ), the transistor T r3 of the control signal adjusting circuit 4 is turned on, and the current from the power source flows through the resistor R 41.
It is divided into B and the current I A flowing through the transistor T r3 . The shunted current I A merges with the current I B flowing through the large resistance R 41 , and the current value I A + I B (= about 100
[MA]) is output as a large current control signal S 31 . The high current control signal S 31 is suppressed variations in up and down the zener diode D 5 and the smoothing capacitor C 5 and the transistor T r4
Is supplied as a base current to the CPU1, and the maximum current necessary for the operation of the CPU1 is caused to flow between the collector and the emitter of the transistor Tr4 , so that the constant voltage (about 5V) is supplied to the CPU1 side.
一方、上記バックアップコントロール信号S2の立上が
り時（時刻t2）とほぼ同時に遅延回路３のトランジスタ
Tr2がターンオン状態となる。このトランジスタTr2のタ
ーンオン状態は、バックアップコントロール信号S2が
“H"レベル状態である場合及びバックアップコントロー
ル信号S2が“L"レベル状態（時刻t4）となった後、遅延
回路３の抵抗R31及びコンデンサC2の時定数により定ま
る遅延時間Ｔ（時刻t5までの間）まで維持される。On the other hand, at the same time when the backup control signal S 2 rises (time t 2 ), the transistor of the delay circuit 3 is almost at the same time.
T r2 is turned on. On state of the transistor T r2, after a backup control if the signal S 2 is at "H" level state, and the backup control signal S 2 is "L" level state (time t 4), the delay circuit 3 resistance The delay time T (until time t 5 ) determined by the time constant of R 31 and the capacitor C 2 is maintained.
即ち、上記トランジスタTr2のターンオン状態をバッ
クアップコントロール信号S2の立下り時刻t4以降も維持
するのは、CPU1が現在実行している処理ステップ以降の
処理ステップを実行し、実行中のルーチンを確実に完了
させるためである。従って、上記遅延時間ＴはCPU1が動
作する最大のルーチンを実行するのに必要な時間に基づ
いて定められている。That is, to maintain even the falling time t 4 after the turn-on state of the backup control signal S 2 of the transistor T r2 is to perform the process steps subsequent processing steps CPU1 is currently running, the running routine This is to ensure completion. Therefore, the delay time T is determined based on the time required to execute the maximum routine in which the CPU 1 operates.
さらに、上記トランジスタTr2がターンオン状態を維
持している場合には、上記ACC状態信号S1及びバックア
ップコントロール信号S2が共に“L"レベルとなった後に
おいても、制御信号調整回路４のトランジスタTr3をタ
ーンオン状態に維持する。このトランジスタTr3がター
ンオン状態を維持して、大電流制御信号S32を電源供給
回路５のトランジスタTr4に入力し続けることにより、
大電流制御信号S32で制御される大電流をCPU1に供給で
きることとなる。Furthermore, the when the transistor T r2 is maintained turned-on, in after the ACC state signal S 1 and the backup control signal S 2 becomes the "L" level, the transistors of the control signal adjustment circuit 4 Keep T r3 turned on. By keeping the transistor T r3 turned on and continuously inputting the large current control signal S 32 to the transistor T r4 of the power supply circuit 5,
A large current controlled by the large current control signal S 32 can be supplied to the CPU 1.
このCPU1は、上記ACC状態信号S1及びバックアップコ
ントロール信号S2が“L"レベルとなった後においても大
電流が供給されることから、RAM、ROM等のデータの格納
処理、周辺ポートの整備等の基準スタンバイ処理を実行
すると共に、実行中のルーチンの途中の処理ステップで
あっても実行中のルーチンを最終まで実行するスタンバ
イ処理を確実に完了できることとなる。The CPU1, since a large current is supplied even after a the ACC state signal S 1 and the backup control signal S 2 is "L" level, RAM, storage processing of data such as a ROM, improvement of peripheral ports In addition to executing the standard standby processing such as the above, the standby processing for executing the routine being executed to the end can be surely completed even in the processing step in the middle of the routine being executed.
なお、上記第２の発明の一実施例を車載用のCPUにつ
いて説明したが車載以外のCPU等についても適用するこ
とができる。Although the embodiment of the second aspect of the invention has been described with respect to the vehicle-mounted CPU, it can be applied to CPUs other than the vehicle-mounted CPU.
また、上記実施例に係る遅延回路３において抵抗31及
びコンデンサC2で所定時間遅延させる構成としたが、こ
の抵抗31及びコンデンサC2を設けることなくこの遅延の
所定時間に相当する時間だけ長いバックアップコントロ
ール信号S2をCPUから出力する構成とすることもでき
る。Further, in the delay circuit 3 according to the above-described embodiment, the resistor 31 and the capacitor C 2 are configured to delay for a predetermined time. However, without providing the resistor 31 and the capacitor C 2 , the backup is long for a time corresponding to the predetermined time of this delay. The control signal S 2 may be output from the CPU.
なお、上記実施例においは、制御信号調整回路４及び
電源供給回路５のトランジスタをバイポーラトランジス
タで構成したが、上記各トランジスタをFET（Feald Eff
ect Transistor）で構成することもできる。この場合に
は、上記各トランジスタを制御する大電流及び小電流の
制御信号は、電圧値の異なる高電圧・低電圧の制御信号
となる。In the above embodiment, the transistors of the control signal adjusting circuit 4 and the power supply circuit 5 are bipolar transistors.
ect Transistor). In this case, the high-current and low-current control signals for controlling the transistors are high-voltage / low-voltage control signals having different voltage values.
以上説明したように、本発明によれば、マイクロコン
ピュータ１の動作時には、大電流制御信号S31によりト
ランジスタTr4が駆動されてマイクロコンピュータ１の
動作に必要な最大限の電力がマイクロコンピュータ１に
供給されるとともに、マイクロコンピュータ１の非動作
時には、小電流制御信号S32によりトランジスタTr4が駆
動されてマイクロコンピュータ１の非動作時に必要な最
低限の電力がマイクロコンピュータ１に供給されること
となるので、マイクロコンピュータ１の動作・非動作に
対応した電流値の制御信号（S31、S32）をトランジスタ
Tr4に入力でき、データ破壊、処理エラー等のエラーを
生じさせることなくトランジスタTr4の制御電流の消費
を極力抑制することができる。As described above, according to the present invention, when the microcomputer 1 operates, the transistor T r4 is driven by the large current control signal S 31 so that the microcomputer 1 receives the maximum power required for the operation of the microcomputer 1. When the microcomputer 1 is not operating, the transistor T r4 is driven by the small current control signal S 32 to supply the microcomputer 1 with the minimum power required when the microcomputer 1 is not operating. Therefore, the control signal (S 31 , S 32 ) of the current value corresponding to the operation / non-operation of the microcomputer 1 is transmitted to the transistor.
This can be input to T r4, and the consumption of the control current of the transistor T r4 can be suppressed as much as possible without causing errors such as data destruction and processing errors.
また、遅延制御信号が動作状態信号S2に対してマイク
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。Further, since the delay control signal is delayed by the time required for the routine execution of the microcomputer 1 with respect to the operation state signal S 2 , it is possible to reduce the power supplied to the microcomputer 1 after ending the routine being executed. The supplied power can be set to correspond to the non-operation of the microcomputer 1, and the operation of the microcomputer 1 can be surely ended. Therefore, it is possible to prevent an unstable operation such as a runaway of the microcomputer 1 and an error in a peripheral circuit.
第１図は本発明の原理説明図、 第２図は本発明の一実施例に係る電源制御装置を車載用
CPUに用いた場合の全体構成図、 第３図は本発明の一実施例の要部構成図、 第４図は第３図記載の実施例の動作タイミングチャー
ト、 第５図は従来技術の電源制御装置の要部構成図を示す。 １…CPU（マイクロコンピュータ） ２…動作信号生成回路 ３…遅延回路 ４…制御信号調整回路 ５…電源供給回路 10…イグニッションスイッチ 11…カーバッテリFIG. 1 is a diagram for explaining the principle of the present invention, and FIG. 2 is an on-vehicle power control device according to an embodiment of the present invention.
FIG. 3 is an overall configuration diagram when used for a CPU, FIG. 3 is a configuration diagram of a main part of an embodiment of the present invention, FIG. 4 is an operation timing chart of the embodiment described in FIG. 3, and FIG. The principal part block diagram of a control apparatus is shown. 1 ... CPU (microcomputer) 2 ... Operation signal generating circuit 3 ... Delay circuit 4 ... Control signal adjusting circuit 5 ... Power supply circuit 10 ... Ignition switch 11 ... Car battery
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西垣 良二 埼玉県川越市大字山田字西町25番地１ パ イオニア株式会社川越工場内 (56)参考文献 特開 昭55−131827（ＪＰ，Ａ) 特開 平３−196319（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ryoji Nishigaki 25 Nishimachi, Kawagoe City, Saitama Prefecture 1 25 Nishimachi, Pioneer Corporation Kawagoe Factory (56) Reference JP-A-55-131827 (JP, A) JP Patent Flat 3-196319 (JP, A)
Claims (1)
（１）への電源の供給を制御するトランジスタ（Tr4）
を有する電源制御装置において、 前記システムを動作させるために外部から入力される起
動指令信号（S1）に基づいて、システム動作信号を出力
する動作信号生成回路（２）と、 前記起動指令信号（S1）の入力後に前記マイクロコンピ
ュータ（１）から出力される前記マイクロコンピュータ
（１）の動作・非動作を示す動作状態信号（S2）を前記
マイクロコンピュータ（１）のルーチン実行に要する時
間だけ遅延させて遅延制御信号を出力する遅延回路
（３）と、 前記遅延制御信号及び前記システム動作信号に基づい
て、前記マイクロコンピュータ（１）の動作時に大電流
の大電流制御信号（S31）を前記トランジスタ（Tr4）の
制御端子に出力し、非動作時に小電流の小電流制御信号
（S32）を前記トランジスタ（Tr4）の制御端子に出力す
る制御信号調整回路（４）と、を備え、 前記大電流制御信号（S31）又は前記小電流制御信号（S
32）により駆動される前記トランジスタ（Tr4）を介し
て前記電源を前記マイクロコンピュータ（１）に供給す
ることを特徴とする電源制御装置。1. A transistor (T r4 ) for controlling power supply to a microcomputer (1) for controlling a system.
A power supply control device having: an operation signal generation circuit (2) for outputting a system operation signal based on a start command signal (S 1 ) input from the outside for operating the system; The operation state signal (S 2 ) indicating the operation / non-operation of the microcomputer (1) output from the microcomputer (1) after the input of S 1 ) is performed only for the time required for the routine execution of the microcomputer (1). A delay circuit (3) for delaying and outputting a delay control signal, and a large current control signal (S 31 ) of a large current when the microcomputer (1) operates based on the delay control signal and the system operation signal. and outputs to the control terminal of said transistor (T r4), output to a control terminal of the small current control signal of the small current during non-operation (S 32) transistor (T r4) A control signal adjusting circuit (4), wherein the high current control signal (S 31) or the small-current control signal (S
32 ) A power supply control device characterized in that the power is supplied to the microcomputer (1) through the transistor (T r4 ) driven by 32 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04518A JPH04518A (en) | 1992-01-06 |
| JPH0831002B2 true JPH0831002B2 (en) | 1996-03-27 |
Family
ID=14286044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100894A Expired - Fee Related JPH0831002B2 (en) | 1990-04-17 | 1990-04-17 | Power control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831002B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258293A (en) * | 2018-11-30 | 2020-06-09 | 株式会社电装天 | Information processing apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326701U (en) * | 1976-08-14 | 1978-03-07 | ||
| JPH01300959A (en) * | 1988-05-31 | 1989-12-05 | Canon Inc | Intraocular lens having surface functional film |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2911998C2 (en) * | 1979-03-27 | 1985-11-07 | Robert Bosch Gmbh, 7000 Stuttgart | Power supply for a microprocessor that controls electrical devices, in particular a motor vehicle |
| JPH03196319A (en) * | 1989-12-26 | 1991-08-27 | Clarion Co Ltd | Backup power unit |
-
1990
- 1990-04-17 JP JP2100894A patent/JPH0831002B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258293A (en) * | 2018-11-30 | 2020-06-09 | 株式会社电装天 | Information processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04518A (en) | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071525B1 (en) | A power processing reset system for a microprocessor responding to sudden deregulation of a voltage | |
| JP3319150B2 (en) | Control device for fuel pump for internal combustion engine | |
| US5473201A (en) | Control circuit means for controlling the after-running of an operating device in a motor vehicle | |
| JP3747618B2 (en) | Power circuit | |
| JPH0831002B2 (en) | Power control device | |
| US4242624A (en) | Direct current stepper motor with a permanent magnet rotor and electronic commutation device | |
| JP2643362B2 (en) | Charge control circuit | |
| JP6613489B2 (en) | Start-up circuit | |
| JPH06232712A (en) | Protection device for load controller | |
| JP2002078239A (en) | Power unit for vehicle | |
| US4920308A (en) | Regulator for automotive charging systems | |
| JPS59226918A (en) | Control circuit of microcomputer | |
| JPH0232470B2 (en) | ||
| US4356809A (en) | Automotive stall circuit | |
| JP2600401B2 (en) | Diode switch | |
| JPS6326756Y2 (en) | ||
| JPH05189272A (en) | Controller | |
| JPH0156869B2 (en) | ||
| JPH04347541A (en) | Power supply circuit for computer | |
| JPH08149704A (en) | Power supply for electronic apparatus in car | |
| JP2019208258A (en) | Starting circuit | |
| JPH0641236U (en) | Output circuit | |
| KR900003389Y1 (en) | Motor driving circuit | |
| JPS6245482Y2 (en) | ||
| JP2542467Y2 (en) | Vehicle backup data storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |