JPH08293487A - Method of etching - Google Patents
Method of etchingInfo
- Publication number
- JPH08293487A JPH08293487A JP7098331A JP9833195A JPH08293487A JP H08293487 A JPH08293487 A JP H08293487A JP 7098331 A JP7098331 A JP 7098331A JP 9833195 A JP9833195 A JP 9833195A JP H08293487 A JPH08293487 A JP H08293487A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- film
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 title claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000007789 gas Substances 0.000 claims abstract description 45
- 239000011261 inert gas Substances 0.000 claims abstract description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000011737 fluorine Substances 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000012495 reaction gas Substances 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 4
- 238000001312 dry etching Methods 0.000 abstract description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 29
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 231100000331 toxic Toxicity 0.000 description 2
- 230000002588 toxic effect Effects 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、エッチング方法に関
し、特にシリコン酸化膜のドライエッチング方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, and more particularly to a dry etching method for a silicon oxide film.
【０００２】[0002]
【従来の技術】半導体装置の高集積化にともない、コン
タクトホール径、電極配線幅及び電極配線間隔の微細化
が要求されている。このため、望まないショートを防止
しながら、隣り合う電極配線の間にコンタクトホールを
設けるための自己整合コンタクト技術が重要になってき
ている。初めに、この自己整合コンタクトについて説明
する。2. Description of the Related Art With higher integration of semiconductor devices, there is a demand for finer contact hole diameter, electrode wiring width and electrode wiring spacing. For this reason, a self-aligned contact technique for providing a contact hole between adjacent electrode wirings while preventing an unwanted short circuit has become important. First, the self-aligned contact will be described.
【０００３】まず、図６（ａ）のように、シリコン基板
２１にシリコン酸化膜２２、電極配線２５となるポリシ
リコン膜２３を形成する。その後で図６（ｂ）のよう
に、レジストを塗布・現像して電極配線レジストパター
ン２４を形成し、これをマスクとしてポリシリコン膜２
３をドライエッチングする事により電極配線２５を形成
する。図６（ｃ）のように、レジストパターン２４の除
去後に層間絶縁膜となるシリコン酸化膜２６を堆積し、
その後レジストを塗布・現像する事によりコンタクトホ
ールレジストパターン２７を形成する。これをマスクと
し、図６（ｃ）のようにエッチングしてコンタクトホー
ル２８を開口する。さらに、図６（ｄ）のように、レジ
ストパターン２７の除去後、上層配線２９を形成し、コ
ンタクトホール底部においてシリコン基板２１との導通
をとっている。First, as shown in FIG. 6A, a silicon oxide film 22 and a polysilicon film 23 to be an electrode wiring 25 are formed on a silicon substrate 21. Thereafter, as shown in FIG. 6B, a resist is applied and developed to form an electrode wiring resist pattern 24, and the polysilicon film 2 is used as a mask.
Electrode wiring 25 is formed by dry etching 3. As shown in FIG. 6C, after removing the resist pattern 24, a silicon oxide film 26 to be an interlayer insulating film is deposited,
After that, a contact hole resist pattern 27 is formed by applying and developing a resist. Using this as a mask, the contact hole 28 is opened by etching as shown in FIG. Further, as shown in FIG. 6D, after the resist pattern 27 is removed, an upper layer wiring 29 is formed so as to establish electrical connection with the silicon substrate 21 at the bottom of the contact hole.
【０００４】この時、電極配線パターンに対し、コンタ
クトホールレジストパターン２７が目ズレした場合、図
７（ａ）に示すように電極配線２５がコンタクトホール
２８内に露出してしまい、電極配線２５が上層配線２９
とショートしてしまう問題が生じる。このため、図７
（ｂ）に示すように自己整合的にコンタクトホール２８
を開口することが必要となる。ここで、ゲート電極のよ
うな電極配線２５の上面及び側面をエッチングストッパ
２９で覆っておく。このように、エッチングストッパ２
９を設けておき、エッチングストッパ２９に対してシリ
コン酸化膜２６を選択的にエッチングすれば、コンタク
トホールレジストパターン２７が目ズレした場合でも、
電極配線２５とのショートを防止しながらコンタクトホ
ール２６を開口することができる。ここで、エッチング
ストッパ２９としては、絶縁膜でありシリコン酸化膜と
異種材料であり又半導体装置に通常使用されているシリ
コン窒化膜が適していると考えられる。At this time, if the contact hole resist pattern 27 is misaligned with respect to the electrode wiring pattern, the electrode wiring 25 is exposed in the contact hole 28 as shown in FIG. Upper layer wiring 29
There is a problem of short-circuiting. Therefore, in FIG.
As shown in (b), the contact hole 28 is self-aligned.
Need to be opened. Here, the upper surface and the side surface of the electrode wiring 25 such as the gate electrode are covered with the etching stopper 29. In this way, the etching stopper 2
9 is provided and the silicon oxide film 26 is selectively etched with respect to the etching stopper 29, even if the contact hole resist pattern 27 is misaligned,
The contact hole 26 can be opened while preventing a short circuit with the electrode wiring 25. Here, as the etching stopper 29, it is considered that a silicon nitride film which is an insulating film and is made of a different material from the silicon oxide film and which is usually used in a semiconductor device is suitable.
【０００５】例えば、１９９１年 ＩＥＩＣＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｖｏｌ．Ｅ７４ Ｎｏ．４ ｐ．
８１８，１９９３年 ドライプロセスシンポジウム予稿
集ｐ．１９３等にもシリコン窒化膜をエッチングストッ
パーとした自己整合コンタクトについて記載されてい
る。このため、シリコン窒化膜に対し、選択的にシリコ
ン酸化膜エッチングさせる事、すなわちエッチング選択
比が大きい事が必要となる。For example, 1991 IEICE Tra
nsactions vol. E74 No. 4 p.
818, 1993 Proceedings of Dry Process Symposium p. 193 and the like also describe a self-aligned contact using a silicon nitride film as an etching stopper. Therefore, it is necessary to selectively etch the silicon oxide film with respect to the silicon nitride film, that is, to have a large etching selection ratio.
【０００６】１９９１年 ＩＥＩＣＥ Ｔｒａｎｓａｃ
ｔｉｏｎｓ ｖｏｌ．Ｅ７４ Ｎｏ．４ ｐ．８１８で
は、バッファードフッ酸を用いたウェットエッチングに
より選択エッチングを行なっている。例えば、フッ酸と
フッ化アンモニウムを１：３０の割合で混合したバッフ
ァードフッ酸を用いれば、シリコン窒化膜に対するシリ
コン酸化膜のエッチング選択比は１５０程度が得られ
る。しかしながら、等方性エッチングであるため微細な
コンタクトホールでは寸法制御が不可能であり、不適当
である。1991 IEICE Transac
tions vol. E74 No. 4 p. At 818, selective etching is performed by wet etching using buffered hydrofluoric acid. For example, if buffered hydrofluoric acid in which hydrofluoric acid and ammonium fluoride are mixed at a ratio of 1:30 is used, an etching selection ratio of the silicon oxide film to the silicon nitride film can be about 150. However, since the etching is isotropic, the dimension control is not possible with a fine contact hole, which is inappropriate.
【０００７】このため、シリコン酸化膜を異方的にエッ
チングし、かつシリコン窒化膜との選択比を向上させる
必要がある。従来、シリコン酸化膜を異方的にエッチン
グしコンタクトホールを形成する方法としては、反応性
イオンエッチング（ＲＩＥ）装置を用い、ガスとしてＣ
Ｆ4 とＣＨＦ3 の混合ガスを用いる方法がある。これに
よりシリコン酸化膜の異方的なエッチングが可能とな
る。しかしながら、シリコン窒化膜に対するシリコン酸
化膜のエッチング選択比は１〜２程度であり、選択エッ
チングは不可能である。Therefore, it is necessary to anisotropically etch the silicon oxide film and improve the selection ratio with respect to the silicon nitride film. Conventionally, as a method of anisotropically etching a silicon oxide film to form a contact hole, a reactive ion etching (RIE) device is used and C is used as a gas.
There is a method of using a mixed gas of F 4 and CHF 3 . This enables anisotropic etching of the silicon oxide film. However, the etching selectivity of the silicon oxide film to the silicon nitride film is about 1 to 2, and selective etching is impossible.
【０００８】これに対し、シリコン窒化膜に対するシリ
コン酸化膜のエッチング選択比を向上させる試みがおこ
なわれており、例えば１９９３年ドライプロセスシンポ
ジウム予稿集ｐ．１９３によればＣ4 Ｆ8 ガスにＣＯガ
スを添加する事によりシリコン窒化膜に対して、１５〜
３０程度の選択比でシリコン酸化膜をエッチングできる
事が報告されている。On the other hand, attempts have been made to improve the etching selectivity of the silicon oxide film to the silicon nitride film, for example, 1993 Dry Process Symposium Proceedings p. According to 193, by adding CO gas to C 4 F 8 gas, it is possible to obtain 15 to 15
It has been reported that the silicon oxide film can be etched with a selectivity of about 30.
【０００９】[0009]
【発明が解決しようとする課題】この従来技術であるＣ
Ｆ4 とＣＨＦ3 等の混合ガス系でエッチングをおこなっ
た場合、シリコン窒化膜に対するシリコン酸化膜の選択
比は低く、その値は１〜２程度である。このため、シリ
コン窒化膜に対するシリコン酸化膜の選択的なエッチン
グは不可能であった。この従来技術において選択比が低
い理由は、シリコン窒化膜上に保護膜を選択的に形成す
る能力が低い為である。This prior art C is used.
When etching is performed in a mixed gas system such as F 4 and CHF 3, the selection ratio of the silicon oxide film to the silicon nitride film is low, and its value is about 1 to 2. Therefore, it is impossible to selectively etch the silicon oxide film with respect to the silicon nitride film. The reason for the low selection ratio in this conventional technique is that the ability to selectively form the protective film on the silicon nitride film is low.
【００１０】シリコン酸化膜をフロロカーボン系のガス
を用いてエッチングする場合、エッチングと同時に炭素
及びフッ素を成分とする生成物の堆積が同時に起こって
いる。シリコン酸化膜上ではエッチング中に放出される
酸素原子がこの生成物と結びつき、揮発性のＣＯ，ＣＯ
Ｆ等となり排出されるため、生成物が保護膜として堆積
せず、エッチングは進行する。これに対し、シリコン窒
化膜上では酸素原子が存在しないため、炭素及びフッ素
を成分とする生成物が保護膜として形成される。この保
護膜がシリコン窒化膜をイオン衝撃から保護する事によ
り、シリコン窒化膜のエッチング速度はシリコン酸化膜
に比べ低下し、選択エッチングが可能となる。従来技術
であるＣＦ4 とＣＨＦ3 の混合ガスを用いたドライエッ
チングでは、シリコン窒化膜上に選択的に保護を形成す
る能力が低いという問題点があった。すなわち、ＣＨＦ
3 はエッチングと共に保護膜の形成をおこなっている
が、ＣＨＦ3 ガスのみでは保護膜の形成が進み過ぎ、コ
ンタクトホール内ではシリコン酸化膜上にも堆積物を形
成してしまい、シリコン酸化膜のエッチングも停止して
しまう。これに、エッチング能力の高いエッチング種を
放出するＣＦ4 ガスを添加する事によりシリコン酸化膜
のエッチングを進行させる事ができる。しかしながらＣ
Ｆ4 ガスは保護膜形成成分をほとんど生成しないため、
ＣＨＦ3 ガスによりシリコン窒化膜上に形成された保護
膜をもエッチングしてしまう。このため、シリコン窒化
膜上への保護膜形成の制御が難しく、選択エッチングは
困難であった。When a silicon oxide film is etched using a fluorocarbon type gas, deposition of a product containing carbon and fluorine occurs simultaneously with the etching. On the silicon oxide film, oxygen atoms released during etching combine with this product, and volatile CO, CO
Since it becomes F or the like and is discharged, the product does not deposit as a protective film and the etching proceeds. On the other hand, since oxygen atoms do not exist on the silicon nitride film, a product containing carbon and fluorine is formed as a protective film. By this protective film protecting the silicon nitride film from ion bombardment, the etching rate of the silicon nitride film is lower than that of the silicon oxide film, and selective etching becomes possible. The conventional dry etching using a mixed gas of CF 4 and CHF 3 has a problem that the ability to selectively form protection on the silicon nitride film is low. That is, CHF
Although 3 forms the protective film with etching, the CHF 3 gas alone causes excessive formation of the protective film, and deposits are also formed on the silicon oxide film in the contact hole, resulting in etching of the silicon oxide film. Will also stop. By adding CF 4 gas, which releases etching species having a high etching ability, to this, the etching of the silicon oxide film can be advanced. However C
Since F 4 gas produces almost no protective film forming component,
The CHF 3 gas also etches the protective film formed on the silicon nitride film. Therefore, it is difficult to control the formation of the protective film on the silicon nitride film and it is difficult to perform the selective etching.
【００１１】又、Ｃ4 Ｆ8 とＣＯの混合ガスを用いる事
により、シリコン窒化膜に対するシリコン酸化膜の選択
比が１５〜３０程度に向上される事が報告されている。
しかしながら、ＣＯガスは毒性が強く、取扱う上で危険
であるという問題点がある。It has also been reported that the use of a mixed gas of C 4 F 8 and CO improves the selection ratio of the silicon oxide film to the silicon nitride film to about 15 to 30.
However, CO gas has a problem that it is highly toxic and dangerous in handling.
【００１２】したがって、本願発明の目的は、有毒なＣ
Ｏガスをエッチングガスとして導入することなく、シリ
コン窒化膜に対するシリコン酸化膜のエッチング選択比
を向上させることができるドライエッチング方法を提供
することにある。Therefore, the object of the present invention is to provide toxic C
It is an object of the present invention to provide a dry etching method capable of improving the etching selection ratio of a silicon oxide film to a silicon nitride film without introducing O gas as an etching gas.
【００１３】[0013]
【課題を解決するための手段】本発明のエッチング方法
は、シリコン窒化膜に対して、シリコン酸化膜を選択的
に異方性エッチングするエッチング方法において、フッ
素、炭素及び水素を含む化合物気体と不活性ガスとの混
合ガスを反応ガスとして用いることを特徴としている。The etching method of the present invention is an etching method for selectively anisotropically etching a silicon oxide film with respect to a silicon nitride film, in which a compound gas containing fluorine, carbon and hydrogen is not mixed. It is characterized in that a mixed gas with an active gas is used as a reaction gas.
【００１４】[0014]
【作用】反応ガスに添加した不活性ガスが、シリコン窒
化膜上への保護膜の堆積量を増加させることができるの
で、シリコン窒化膜に対するシリコン酸化膜のエッチン
グ選択比を増加させることができる。Since the inert gas added to the reaction gas can increase the amount of the protective film deposited on the silicon nitride film, the etching selection ratio of the silicon oxide film to the silicon nitride film can be increased.
【００１５】[0015]
【実施例】上記及びその他の目的、特徴及び効果を明瞭
にすべく、本発明の実施例について、図面を参照して説
明する。初めに、フッ素、炭素及び水素を含む化合物気
体の一例としてＣＨＦ3 を、不活性ガスの一例としてＡ
ｒをそれぞれ選んだ場合について、詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION In order to clarify the above and other objects, features and effects, an embodiment of the present invention will be described with reference to the drawings. First, CHF 3 is an example of a compound gas containing fluorine, carbon and hydrogen, and A is an example of an inert gas.
The case where each r is selected will be described in detail.
【００１６】図１は、ＣＨＦ3 とＡｒの混合ガスにおい
て、総ガス流量に対するＡｒの混合比を変えた場合に得
られたシリコン窒化膜とシリコン酸化膜のエッチング速
度である。Ａｒガスを添加する事により、保護膜の堆積
量を制御し、シリコン窒化膜上に選択的に保護膜を形成
させる事ができる。Ａｒ混合比４０〜７０％においてシ
リコン酸化膜をシリコン窒化膜に対し選択的にエッチン
グする事ができた。Ａｒ混合比を７０％より大きくする
と保護膜形成量の減少が顕著になるためにシリコン窒化
膜が保護されず、エッチング速度が増加し、選択的なエ
ッチングは困難となる。又、Ａｒ混合比を４０％より減
少させるとシリコン酸化膜上にも保護膜が堆積し、コン
タクトホールのエッチングが進行しなくなる。これらよ
り、Ａｒ混合比を４０〜７０％の範囲でエッチングする
事が望ましい。FIG. 1 shows the etching rates of the silicon nitride film and the silicon oxide film obtained by changing the mixing ratio of Ar with respect to the total gas flow rate in the mixed gas of CHF 3 and Ar. By adding Ar gas, the deposition amount of the protective film can be controlled and the protective film can be selectively formed on the silicon nitride film. The silicon oxide film could be selectively etched with respect to the silicon nitride film at an Ar mixing ratio of 40 to 70%. When the Ar mixing ratio is larger than 70%, the amount of the protective film formed is significantly reduced, so that the silicon nitride film is not protected, the etching rate is increased, and selective etching becomes difficult. Further, when the Ar mixing ratio is reduced to less than 40%, a protective film is deposited on the silicon oxide film and the etching of the contact hole does not proceed. From these, it is desirable to etch the Ar mixing ratio in the range of 40 to 70%.
【００１７】さらに圧力を変化させる事により得られた
シリコン酸化膜とシリコン窒化膜のエッチング速度を図
２に示した。圧力０．０１Ｔｏｒｒ〜０．０５Ｔｏｒｒ
においてシリコン窒化膜に対してシリコン酸化膜を選択
的かつ良好な異方性形状でエッチングする事ができた。
圧力が０．０５Ｔｏｒｒより大きい領域では、保護膜の
堆積が大きくなり、コンタクトホールのエッチングが停
止してしまう。又、０．０１Ｔｏｒｒより小さい圧力で
は保護膜の形成量が少ないため、シリコン窒化膜のエッ
チング速度は大きくなり、選択エッチングは困難とな
る。これらより、圧力０．０１Ｔｏｒｒ〜０．０５Ｔｏ
ｒｒの範囲でエッチングをおこなう事が望ましい。FIG. 2 shows the etching rates of the silicon oxide film and the silicon nitride film obtained by further changing the pressure. Pressure 0.01 Torr-0.05 Torr
In, it was possible to etch the silicon oxide film selectively with respect to the silicon nitride film and with a good anisotropic shape.
In the region where the pressure is higher than 0.05 Torr, the deposition of the protective film becomes large and the etching of the contact hole is stopped. Further, when the pressure is less than 0.01 Torr, the amount of the protective film formed is small, so that the etching rate of the silicon nitride film becomes high and the selective etching becomes difficult. From these, pressure 0.01 Torr-0.05 To
It is desirable to perform etching in the range of rr.
【００１８】基板温度を変化させる事により得られたシ
リコン酸化膜とシリコン窒化膜のエッチング速度を図３
に示した。この図に示した様に、ウェハー温度を８０°
Ｃ以上にする事により、シリコン窒化膜のエッチング速
度は急激に減少し、エッチング選択比を３０程度に向上
させる事ができた。ウェハー温度を上昇させると、保護
膜を形成する成分の吸着確率が小さくなる。このため、
コンタクトホール底部まで保護膜形成成分が多く到達す
る様になり、コンタクトホール底部のシリコン窒化膜に
より厚い保護膜が形成され、その選択比を向上させる事
ができる。これに対しウェハー温度を低くしてエッチン
グをおこなうと、保護膜形成成分の吸着確率が大きくな
る。すなわち、保護膜形成成分がコンタクトホール上部
に吸着してしまい、コンタクトホール底部への到達量が
減少する。このため、コンタクトホール底部のシリコン
窒化膜上に保護膜が形成され難くなり、選択比は低下す
る。これより、ウェハー温度８０°Ｃ以上でエッチング
する必要があるが、温度を上げ過ぎるとレジスト焼け等
の問題が発生する。又、温度を上げ過ぎると保護膜のコ
ンタクトホール底部への堆積が強力になり過ぎ、シリコ
ン酸化膜のエッチングが停止する。このため、被加工物
温度を８０°Ｃ〜１２５°Ｃ程度の範囲でエッチングを
おこなう事が望ましい。The etching rates of the silicon oxide film and the silicon nitride film obtained by changing the substrate temperature are shown in FIG.
It was shown to. As shown in this figure, the wafer temperature is set to 80 °
By setting it to be C or more, the etching rate of the silicon nitride film was drastically reduced, and the etching selection ratio could be improved to about 30. When the wafer temperature is raised, the probability of adsorption of the components that form the protective film decreases. For this reason,
A large amount of the protective film forming component reaches the bottom of the contact hole, and a thick protective film is formed by the silicon nitride film at the bottom of the contact hole, so that the selection ratio can be improved. On the other hand, when the wafer temperature is lowered and etching is performed, the adsorption probability of the protective film forming component increases. That is, the protective film forming component is adsorbed on the upper part of the contact hole, and the amount reaching the bottom part of the contact hole is reduced. For this reason, it becomes difficult to form a protective film on the silicon nitride film at the bottom of the contact hole, and the selection ratio decreases. Therefore, it is necessary to perform etching at a wafer temperature of 80 ° C. or higher, but if the temperature is too high, problems such as resist burning will occur. If the temperature is raised too much, the deposition of the protective film on the bottom of the contact hole becomes too strong, and the etching of the silicon oxide film stops. For this reason, it is desirable to perform the etching at a temperature of the workpiece of about 80 ° C to 125 ° C.
【００１９】次に本発明を用いて、コンタクト形成に適
用した第１の実施例について説明する。図４（ａ）のよ
うに、半導体基板の一例としてのシリコン基板１に絶縁
膜の一例としてのシリコン酸化膜２、ポリシリコン膜
３、第１及び第２のシリコン窒化膜としてのシリコン窒
化膜４を順次堆積する。図４（ｂ）のようにレジストを
塗布・現像し、ゲート配線レジストパターン５を形成す
る。これをマスクとしてシリコン窒化膜４及びポリシリ
コン膜３をドライエッチングし、ゲート電極やゲート配
線のような電極配線６を形成する。図４（ｃ）のように
レジストパターン５の除去後、シリコン窒化膜７を全面
に形成する。図４（ｄ）のようにこれを異方性ドライエ
ッチングでエッチバックすることにより、電極配線６の
上面及び側面にシリコン窒化膜４、７を形成でき、これ
がエッチングストッパーになる。その後、層間絶縁膜と
なるシリコン酸化膜８を堆積し、レジストを塗布・現像
する事によりコンタクトホールレジストパターン９を形
成する。Next, the first embodiment of the present invention applied to contact formation will be described. As shown in FIG. 4A, a silicon substrate 1 as an example of a semiconductor substrate, a silicon oxide film 2 as an example of an insulating film, a polysilicon film 3, and a silicon nitride film 4 as first and second silicon nitride films. Are sequentially deposited. A resist is applied and developed as shown in FIG. 4B to form a gate wiring resist pattern 5. Using this as a mask, the silicon nitride film 4 and the polysilicon film 3 are dry-etched to form electrode wirings 6 such as gate electrodes and gate wirings. After removing the resist pattern 5 as shown in FIG. 4C, a silicon nitride film 7 is formed on the entire surface. By etching back this by anisotropic dry etching as shown in FIG. 4D, the silicon nitride films 4 and 7 can be formed on the upper surface and the side surface of the electrode wiring 6, and this serves as an etching stopper. After that, a silicon oxide film 8 serving as an interlayer insulating film is deposited, and a contact hole resist pattern 9 is formed by applying and developing a resist.
【００２０】ここで本発明を用いて、電極配線６を覆う
シリコン窒化膜４、７をエッチングストッパーとし、レ
ジストパターン９をマスクとして、シリコン酸化膜８を
異方性ドライエッチングしコンタクトホール１０を開口
する。例えば、シリコン酸化膜８の厚さが１００００オ
ングストローム（１．０μｍ）の場合、圧力０．０３Ｔ
ｏｒｒ、ＣＨＦ3 ４０ｓｃｃｍ、Ａｒ ６０ｓｃｃ
ｍ、ウェハー温度９５°Ｃ、高周波電力８００Ｗを用
い、エッチング時間３ｍｉｎの反応性イオンエッチング
を行ったところ、シリコン窒化膜４及び７に対して３０
程度の選択比でシリコン酸化膜８をエッチングすること
ができ、コンタクトホール１０を形成することが可能で
あった。これにより、コンタクトホールレジストパター
ン９が電極配線６に対して目ズレしていた場合でも、シ
リコン窒化膜４及び７がエッチングストッパーとなるの
でコンタクトホールでの電極配線のショートを防ぐ事が
できる。Using the present invention, the silicon nitride films 4 and 7 covering the electrode wiring 6 are used as etching stoppers, the resist pattern 9 is used as a mask, and the silicon oxide film 8 is anisotropically dry-etched to open the contact holes 10. To do. For example, when the thickness of the silicon oxide film 8 is 10,000 angstrom (1.0 μm), the pressure is 0.03T.
orr, CHF 3 40sccm, Ar 60scc
m, the wafer temperature was 95 ° C., the high frequency power was 800 W, and the reactive ion etching was performed with the etching time of 3 min.
It was possible to etch the silicon oxide film 8 with a selection ratio of about the degree, and to form the contact hole 10. As a result, even if the contact hole resist pattern 9 is misaligned with respect to the electrode wiring 6, the silicon nitride films 4 and 7 serve as etching stoppers, so that a short circuit of the electrode wiring in the contact hole can be prevented.
【００２１】次に本発明の第２の実施例を図面を参照し
ながら説明する。図５（ａ）のように半導体基板の一例
としてのシリコン基板１に絶縁膜の一例としてのシリコ
ン酸化膜２、ポリシリコン膜３、第１及び第２のシリコ
ン窒化膜としてのシリコン窒化膜４を順次堆積する。図
５（ｂ）のようにレジストを塗布・現像し、ゲート配線
レジストパターン５を形成する。これをマスクとしてシ
リコン窒化膜４及びポリシリコン膜３をドライエッチン
グし、ゲート電極やゲート配線のような電極配線６を形
成する。本実施例では、電極配線６の上面にのみシリコ
ン窒化膜４を形成している。図５（ｃ）のようにレジス
トパターン５の除去後、層間絶縁膜となるシリコン酸化
膜８を堆積し、レジストを塗布・現像する事によりコン
タクトホールレジストパターン９を形成する。Next, a second embodiment of the present invention will be described with reference to the drawings. As shown in FIG. 5A, a silicon substrate 1 as an example of a semiconductor substrate is provided with a silicon oxide film 2 as an example of an insulating film, a polysilicon film 3, and a silicon nitride film 4 as first and second silicon nitride films. Deposit one after another. A resist is applied and developed as shown in FIG. 5B to form a gate wiring resist pattern 5. Using this as a mask, the silicon nitride film 4 and the polysilicon film 3 are dry-etched to form electrode wirings 6 such as gate electrodes and gate wirings. In this embodiment, the silicon nitride film 4 is formed only on the upper surface of the electrode wiring 6. After removing the resist pattern 5 as shown in FIG. 5C, a contact hole resist pattern 9 is formed by depositing a silicon oxide film 8 serving as an interlayer insulating film and applying and developing a resist.
【００２２】ここで本発明を適用して、電極配線６を覆
うシリコン窒化膜４をエッチングストッパーとし、レジ
ストパターン９をマスクとして、シリコン酸化膜８を異
方性ドライエッチングしコンタクトホール１０を開口す
る。例えば、シリコン酸化膜８の厚さが１００００オン
グストローム（１．０μｍ）の場合、圧力０．０５Ｔｏ
ｒｒ ＣＨＦ3 ５０ｓｃｃｍ Ａｒ５０ｓｃｃｍ、ウ
ェハー温度８０°Ｃ、高周波電力８００Ｗを用い、エッ
チング時間３ｍｉｎの反応性イオンエッチングをおこな
ったところ、シリコン窒化膜に対し３０程度の選択比で
シリコン酸化膜をエッチングする事ができた。又、本実
施例においては図５に示す様に、８０°程度の順テーパ
ー形状でコンタクトホールを開口する事が可能である。By applying the present invention, the silicon nitride film 4 covering the electrode wiring 6 is used as an etching stopper and the resist pattern 9 is used as a mask to anisotropically dry-etch the silicon oxide film 8 to open a contact hole 10. . For example, when the thickness of the silicon oxide film 8 is 10,000 angstrom (1.0 μm), the pressure is 0.05To.
rr CHF 3 50 sccm Ar 50 sccm, wafer temperature 80 ° C., high-frequency power 800 W was used, and reactive ion etching was performed for an etching time of 3 min. did it. Further, in this embodiment, as shown in FIG. 5, it is possible to open the contact hole in a forward taper shape of about 80 °.
【００２３】この第２の実施例においては、第１の実施
例と比較し、圧力およびＣＨＦ3 混合比を高く設定し
た。これにより保護膜形成成分の形成量が増加する。こ
れがコンタクトホール側面に付着し、保護膜を形成す
る。これがホール側壁を保護するため、順テーパー形状
のエッチングが可能となる。これにより、ゲート電極側
面のシリコン酸化膜が残るため、側壁にシリコン窒化膜
を形成しなくても、ショートさせる事なくコンタクトホ
ールの開口が可能となる。これによって、より少ない工
程数で安定したコンタクトホールの開口方法を提供でき
る。In the second embodiment, the pressure and the CHF 3 mixing ratio are set higher than those in the first embodiment. This increases the formation amount of the protective film forming component. This adheres to the side surface of the contact hole and forms a protective film. Since this protects the side wall of the hole, it is possible to perform etching in a forward taper shape. As a result, since the silicon oxide film on the side surface of the gate electrode remains, it is possible to open the contact hole without short-circuiting without forming a silicon nitride film on the side wall. This makes it possible to provide a stable contact hole opening method with a smaller number of steps.
【００２４】なお、フッ素、炭素及び水素を含む化合物
気体としては、ＣＨＦ3 ガス以外に、ＣＦ4 と水素の混
合ガスを用いてもよい。ＣＦ4 ガスにＨ2 を添加する事
により、フッ素ＦがＨＦの形で排気され、保護膜形成成
分であるＣＦ2 等の生成量が増加する。これにより保護
膜の生成が可能となる。これに不活性ガスを添加し、保
護膜の形成量を制御する事により、選択エッチングが可
能となる。As the compound gas containing fluorine, carbon and hydrogen, a mixed gas of CF 4 and hydrogen may be used other than CHF 3 gas. By adding H 2 to CF 4 gas, fluorine F is exhausted in the form of HF, and the amount of CF 2 or the like that is a protective film forming component is increased. This makes it possible to form a protective film. Selective etching becomes possible by adding an inert gas to this and controlling the formation amount of a protective film.
【００２５】エッチングの反応ガスに混合される不活性
ガスとして、Ｎｅ、Ｈｅ等の不活性ガスを用いても、Ａ
ｒと同様に保護膜堆積量を制御する事が可能であり、Ａ
ｒと同様の効果が得られる。Even if an inert gas such as Ne or He is used as the inert gas mixed with the reaction gas for etching, A
It is possible to control the amount of protective film deposition as in r.
The same effect as r can be obtained.
【００２６】なお、不活性ガスとしてＮ2 添加をおこな
うと、Ｓｉ3 Ｎ4 中のＳｉがフッ素ラジカルで引き抜か
れた後、表面に残留したＮ原子がＮ2 放電で生じたＮ原
子と再結合し、Ｎ2 として排気されるため、Ｓｉ3 Ｎ4
のエッチングが進行すると考えられる。このため、不活
性ガスとしてＮ2 添加による選択エッチングは不可能と
考えられる。When N 2 is added as an inert gas, Si in Si 3 N 4 is extracted by fluorine radicals, and then N atoms remaining on the surface are recombined with N atoms generated by N 2 discharge. However, since it is exhausted as N 2 , Si 3 N 4
It is considered that the etching proceeds. Therefore, it is considered that selective etching by adding N 2 as an inert gas is impossible.
【００２７】上述した絶縁膜としてのシリコン酸化膜２
には、ゲート酸化膜のように熱酸化法により形成された
もの、フィールド酸化膜のように選択酸化法により形成
されたものあるいは層間絶縁膜に用いられるＣＶＤ法に
より形成されたシリコン酸化膜を用いることができる。
また、コンタクトホール１０が形成されるシリコン酸化
膜８には、ＣＶＤ法により形成されたものやリンやボロ
ンなどを含むソースガスをさらに添加しながら行われる
ＣＶＤ法により形成されるボロンリンシリケートガラス
（ＢＰＳＧ）膜などのように、ＣＶＤ法で形成され不純
物を含有するシリコン酸化膜を用いることができる。Silicon oxide film 2 as the insulating film described above
As the gate oxide film, a film formed by a thermal oxidation method such as a gate oxide film, a film formed by a selective oxidation method such as a field oxide film, or a silicon oxide film formed by a CVD method used for an interlayer insulating film is used. be able to.
In addition, the silicon oxide film 8 in which the contact hole 10 is formed is formed by the CVD method or boron phosphorus silicate glass formed by the CVD method performed while further adding a source gas containing phosphorus, boron, or the like ( A silicon oxide film containing impurities such as a BPSG film formed by a CVD method can be used.
【００２８】[0028]
【発明の効果】以上説明した様に、本発明は、炭素，フ
ッ素及び水素の化合物気体と不活性ガスの混合ガスを用
い、ドライエッチングをおこなう事により、シリコン窒
化膜に対し、シリコン酸化膜を異方的かつ選択的にエッ
チングする事ができた。これにより、シリコン窒化膜を
エッチングストッパとする自己整合コンタクトを用いた
コンタクトホールの開口手段を提供する事が可能とな
り、半導体装置の歩留りを向上できるという効果を有す
る。As described above, according to the present invention, a dry etching is performed by using a mixed gas of a compound gas of carbon, fluorine and hydrogen and an inert gas, so that a silicon oxide film is removed from a silicon nitride film. It was possible to etch anisotropically and selectively. As a result, it is possible to provide a contact hole opening means using a self-aligned contact using the silicon nitride film as an etching stopper, which has the effect of improving the yield of semiconductor devices.
【図１】本発明の効果を説明するためのグラフ。FIG. 1 is a graph for explaining the effect of the present invention.
【図２】本発明の効果を説明するためのグラフ。FIG. 2 is a graph for explaining the effect of the present invention.
【図３】本発明の効果を説明するためのグラフ。FIG. 3 is a graph for explaining the effect of the present invention.
【図４】本発明を用い、コンタクトホールを形成した第
１の実施例を説明するための製造工程順の断面図。4A to 4C are sectional views in the order of manufacturing steps for explaining the first embodiment in which a contact hole is formed using the present invention.
【図５】本発明を用い、コンタクトホールを形成した第
２の実施例を説明するための製造工程順の断面図。5A to 5C are sectional views in the order of manufacturing steps for explaining the second embodiment in which a contact hole is formed by using the present invention.
【図６】従来技術によりコンタクトホールを形成した例
を説明するための製造工程順の断面図。6A to 6C are sectional views in the manufacturing process order for explaining an example in which a contact hole is formed by a conventional technique.
【図７】従来技術によりコンタクトホールを形成した例
を示す断面図。FIG. 7 is a sectional view showing an example in which a contact hole is formed by a conventional technique.
１ シリコン基板 ２ シリコン酸化膜 ４，７ シリコン窒化膜 ５，９ レジストパターン ６ 電極配線 ８ シリコン酸化膜 １０ コンタクトホール 1 silicon substrate 2 silicon oxide film 4,7 silicon nitride film 5,9 resist pattern 6 electrode wiring 8 silicon oxide film 10 contact hole
Claims (10)
ングするエッチング方法において、フッ素、炭素及び水
素を含む化合物気体と不活性ガスとの混合ガスを反応ガ
スとして用いることを特徴とするエッチング方法。1. An etching method for selectively anisotropically etching a silicon oxide film, wherein a mixed gas of a compound gas containing fluorine, carbon and hydrogen and an inert gas is used as a reaction gas. .
気体として、ＣＨＦ3 又はＣＦ4 と水素の混合気体を用
い、不活性ガスとしてＡｒ、Ｎｅ又はＨｅのうちの少な
くとも一つを用いることを特徴とする請求項１記載のエ
ッチング方法。2. A mixed gas of CHF 3 or CF 4 and hydrogen is used as the compound gas containing fluorine, carbon and hydrogen, and at least one of Ar, Ne or He is used as the inert gas. The etching method according to claim 1.
５Ｔｏｒｒに選ばれていることを特徴とする請求項１又
は請求項２記載のエッチング方法。3. The pressure of the mixed gas is 0.01 to 0.0.
The etching method according to claim 1 or 2, wherein the etching rate is selected to be 5 Torr.
比は４０〜７０％に選ばれていることを特徴とする請求
項１又は請求項２記載のエッチング方法。4. The etching method according to claim 1, wherein the mixing ratio of the inert gas to the total gas amount is selected to be 40 to 70%.
〜１２５°Ｃに選ばれていることを特徴とする請求項１
又は請求項２記載のエッチング方法。5. The temperature of the workpiece to be etched is 80.
2. The temperature is selected to be up to 125 ° C.
Alternatively, the etching method according to claim 2.
５Ｔｏｒｒ、総ガス量に対する前記不活性ガスの混合比
は４０〜７０％、エッチングされる被加工物の温度は８
０〜１２５°Ｃに選ばれていることを特徴とする請求項
１又は請求項２記載のエッチング方法。6. The pressure of the mixed gas is 0.01 to 0.0.
5 Torr, the mixing ratio of the inert gas to the total gas amount is 40 to 70%, and the temperature of the workpiece to be etched is 8
The etching method according to claim 1 or 2, wherein the etching temperature is selected from 0 to 125 ° C.
絶縁膜上に形成された第１及び第２の電極配線、前記第
１及び第２の電極配線の上面をそれぞれ覆う第１及び第
２のシリコン窒化膜、及び前記絶縁膜と前記第１及び第
２のシリコン窒化膜とを覆うシリコン酸化膜を備えた半
導体装置のためのエッチング方法であって、フッ素、炭
素及び水素を含む化合物気体と不活性ガスとの混合ガス
を反応ガスとして用いて異方性エッチングし、前記第１
及び第２の電極配線間に位置するコンタクトホールを前
記シリコン酸化膜に形成することを特徴とするエッチン
グ方法。7. An insulating film formed on a semiconductor substrate, first and second electrode wirings formed on the insulating film, and first and second wirings respectively covering upper surfaces of the first and second electrode wirings. A method for etching a semiconductor device comprising a silicon nitride film of No. 2 and a silicon oxide film covering the insulating film and the first and second silicon nitride films, the compound gas containing fluorine, carbon and hydrogen. Is anisotropically etched by using a mixed gas of a gas and an inert gas as a reaction gas,
And a contact hole located between the second electrode wiring and the silicon oxide film.
記第１及び第２の電極配線の上面及び側面を覆っている
ことを特徴とする請求項７記載のエッチング方法。8. The etching method according to claim 7, wherein the first and second silicon nitride films cover upper surfaces and side surfaces of the first and second electrode wirings.
気体としてＣＨＦ3又はＣＦ4 と水素の混合気体を用
い、不活性ガスとしてＡｒ、Ｎｅ又はＨｅのうちの少な
くとも一つを用いることを特徴とする請求項７又は請求
項８記載のエッチング方法。9. A mixed gas of CHF 3 or CF 4 and hydrogen is used as the compound gas containing fluorine, carbon and hydrogen, and at least one of Ar, Ne or He is used as the inert gas. 9. The etching method according to claim 7 or 8.
合比は４０〜７０％に選ばれていることを特徴とする請
求項７、請求項８又は請求項９記載のエッチング方法。10. The etching method according to claim 7, wherein the mixing ratio of the inert gas to the total gas amount is selected to be 40 to 70%.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098331A JP2956524B2 (en) | 1995-04-24 | 1995-04-24 | Etching method |
| KR19960012291A KR960039166A (en) | 1995-04-24 | 1996-04-22 | |
| GB9608273A GB2300303B (en) | 1995-04-24 | 1996-04-22 | Method of producing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098331A JP2956524B2 (en) | 1995-04-24 | 1995-04-24 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293487A true JPH08293487A (en) | 1996-11-05 |
| JP2956524B2 JP2956524B2 (en) | 1999-10-04 |
Family
ID=14216928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7098331A Expired - Fee Related JP2956524B2 (en) | 1995-04-24 | 1995-04-24 | Etching method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2956524B2 (en) |
| KR (1) | KR960039166A (en) |
| GB (1) | GB2300303B (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006514783A (en) * | 2002-10-11 | 2006-05-11 | ラム リサーチ コーポレーション | How to improve plasma etching performance |
| JP2013513946A (en) * | 2009-12-11 | 2013-04-22 | ノベルス・システムズ・インコーポレーテッド | High dose implant strip with very low silicon loss |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183655B1 (en) | 1997-09-19 | 2001-02-06 | Applied Materials, Inc. | Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon |
| JP6498022B2 (en) | 2015-04-22 | 2019-04-10 | 東京エレクトロン株式会社 | Etching method |
| US9997374B2 (en) | 2015-12-18 | 2018-06-12 | Tokyo Electron Limited | Etching method |
| JP6498152B2 (en) | 2015-12-18 | 2019-04-10 | 東京エレクトロン株式会社 | Etching method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04214625A (en) * | 1990-12-13 | 1992-08-05 | Fujitsu Ltd | Etching method |
| JPH04239723A (en) * | 1991-01-23 | 1992-08-27 | Nec Corp | Manufacture of semiconductor device |
| JPH0555173A (en) * | 1991-08-29 | 1993-03-05 | Mitsumi Electric Co Ltd | Dry etching method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028155A (en) * | 1974-02-28 | 1977-06-07 | Lfe Corporation | Process and material for manufacturing thin film integrated circuits |
| US4283249A (en) * | 1979-05-02 | 1981-08-11 | International Business Machines Corporation | Reactive ion etching |
| US4324611A (en) * | 1980-06-26 | 1982-04-13 | Branson International Plasma Corporation | Process and gas mixture for etching silicon dioxide and silicon nitride |
| US5021121A (en) * | 1990-02-16 | 1991-06-04 | Applied Materials, Inc. | Process for RIE etching silicon dioxide |
| JP3092185B2 (en) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | Method for manufacturing semiconductor device |
| JP3215151B2 (en) * | 1992-03-04 | 2001-10-02 | 株式会社東芝 | Dry etching method |
-
1995
- 1995-04-24 JP JP7098331A patent/JP2956524B2/en not_active Expired - Fee Related
-
1996
- 1996-04-22 KR KR19960012291A patent/KR960039166A/ko not_active Application Discontinuation
- 1996-04-22 GB GB9608273A patent/GB2300303B/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04214625A (en) * | 1990-12-13 | 1992-08-05 | Fujitsu Ltd | Etching method |
| JPH04239723A (en) * | 1991-01-23 | 1992-08-27 | Nec Corp | Manufacture of semiconductor device |
| JPH0555173A (en) * | 1991-08-29 | 1993-03-05 | Mitsumi Electric Co Ltd | Dry etching method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006514783A (en) * | 2002-10-11 | 2006-05-11 | ラム リサーチ コーポレーション | How to improve plasma etching performance |
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
| JP2013513946A (en) * | 2009-12-11 | 2013-04-22 | ノベルス・システムズ・インコーポレーテッド | High dose implant strip with very low silicon loss |
| US9564344B2 (en) | 2009-12-11 | 2017-02-07 | Novellus Systems, Inc. | Ultra low silicon loss high dose implant strip |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2956524B2 (en) | 1999-10-04 |
| GB2300303A (en) | 1996-10-30 |
| KR960039166A (en) | 1996-11-21 |
| GB9608273D0 (en) | 1996-06-26 |
| GB2300303B (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100229241B1 (en) | Dry etching method | |
| US5935877A (en) | Etch process for forming contacts over titanium silicide | |
| US20050106888A1 (en) | Method of in-situ damage removal - post O2 dry process | |
| JPH04233225A (en) | Manufacture of integrated circuit | |
| JPH0744175B2 (en) | Etching method | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| JPH05136105A (en) | Method for selectively etching surface of structure | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| JPH06260452A (en) | Dry-etching method | |
| JP2956524B2 (en) | Etching method | |
| JPS63117423A (en) | Method of etching silicon dioxide | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| US6472329B1 (en) | Etching aluminum over refractory metal with successive plasmas | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US5338395A (en) | Method for enhancing etch uniformity useful in etching submicron nitride features | |
| JPH0582636A (en) | Buffer mask for reactive ion etching | |
| US7646096B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3239460B2 (en) | Forming connection holes | |
| JP2000077396A (en) | Semiconductor device and fabrication thereof | |
| JP3080055B2 (en) | Dry etching method | |
| JP2836569B2 (en) | Dry etching method | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| JPH07201994A (en) | Semiconductor device and its manufacture | |
| KR100480233B1 (en) | Method for forming the contact hole of semiconductor device | |
| JPH06283460A (en) | Dry etching of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |