JPH082024A - プリンタ - Google Patents

プリンタ

Info

Publication number
JPH082024A
JPH082024A JP6144348A JP14434894A JPH082024A JP H082024 A JPH082024 A JP H082024A JP 6144348 A JP6144348 A JP 6144348A JP 14434894 A JP14434894 A JP 14434894A JP H082024 A JPH082024 A JP H082024A
Authority
JP
Japan
Prior art keywords
bank
address
depiction
frame buffer
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6144348A
Other languages
English (en)
Inventor
Makoto Mori
誠 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEC CORP
Original Assignee
TEC CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEC CORP filed Critical TEC CORP
Priority to JP6144348A priority Critical patent/JPH082024A/ja
Publication of JPH082024A publication Critical patent/JPH082024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Abstract

(57)【要約】 【目的】バンク切換の回数を削減して、描画の処理時間
の短縮を図る。 【構成】16バイト単位で文字又はグラフィックを描画
する描画アドレスの手前の最も近傍の位置に対応するバ
ンクNo.を指定し、このバンクNo.で指定されたバ
ンク内におけるその描画アドレスのオフセットアドレス
が求め、このバンクNo.及びオフセットアドレスから
描画開始アドレスが設定されるフレームバッファアドレ
ス設定回路7を設け、この描画開始アドレスに基づいて
描画を開始するもの。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数のバンクが形成
可能なフレームメモリを備え、このフレームメモリのバ
ンク毎に印字情報を描画し、バンク毎に描画データを呼
出して用紙に印字を行うプリンタに関する。
【0002】
【従来の技術】一般にプリンタ、例えばラベルプリンタ
では、1枚のラベルについてその走査方向( 用紙の搬送
方向 )の長さは、例えば680〜1000mmを印字可
能としている。
【0003】ところで、16ビットCPU(central pro
cessing unit、図示せず )の場合、装置全体のメモリの
アドレスは、次に説明するように、1つのメモリマップ
で管理する。
【0004】図6は、メモリマップ全体の構成を示す図
である。
【0005】アドレス0〜10000の領域には、CP
Uが処理を行う時に使用する各種メモリのエリアが形成
されるワークRAM(random access memory)101が割
当てられており、アドレス10000〜20000の領
域には、バッテリー等によりバックアップされ、得られ
たデータ等が記憶されるバックアップSRAM102が
割当てられている。
【0006】アドレス40000〜50000の領域に
は、DRAM( dynamice random access memory )から
構成されたフレームバッファ103が割当てられている
が、実際に割当てられているのは、このフレームバッフ
ァ6の指定されている1つのバンク( 1セグメント=6
4kバイト )だけである。すなわち、前記フレームバッ
ファ6には、バンクNo.により識別される複数のバン
クが設定されており、バンクNo.を指定することによ
り、このアドレス4000〜5000の領域に割当てる
バンクを切換えて、このフレームバッファ103のメモ
リ領域全体を管理するようになっている。
【0007】また、所定のアドレスからFFFFFまで
の領域には、ROM(read only memory)等のメモリから
なるプログラム領域104が割り当てられている。
【0008】上述したように、680〜1000mmの
ラベルを印字可能としている一方で、CPUのメモリマ
ップではフレームバッファとして1セグメントしか割当
てられていないので、1つのバンクでは1枚のラベルの
イメージデータを全て描画できない場合がある。
【0009】このような場合には、1枚のラベルのイメ
ージデータは2つ又はそれ以上のバンクにまたがって描
画される。また、印字品質の高品質化に伴って、印字ヘ
ッドのヘッド密度も高くなり、フレームバッファに求め
られるメモリ容量も増大し、1枚分のラベルのイメージ
データは、より一層多くのバンクにまたがって描画され
る。
【0010】従って、フレームバッファとしてのメモリ
として、例えば16MbitsのDRAMを使用した場合に
は、上述した例のように1バンク=1セグメント=64
kbyteとして、バンクNo.0〜バンクNo.32まで
の32個のバンクが形成されることになる。
【0011】例えば、サーマルヘッドの幅が6inch( =
約15cm )で1mm当り12ドットの密度であれば、
サーマルヘッドの1ライン分は、約180ドットなる6
4Kbyteであれば、64000÷180=約356ライ
ン分となり、このラインが1mm当り12本あれば、約
30mm分のライン数が1バンクとなる。
【0012】例えば、図7に示すラベル印字例の場合、
先に説明した図6のフレームバッファ103のバンクN
o.0〜バンクNo.4までの領域にわたって、1枚分
のイメージデータが描画される。
【0013】これは、予めDRAMの先頭アドレスから
順番に64kbyte毎に区切って、それぞれバンクNo.
0〜バンクNo.31として、バンクが固定的に形成さ
れている。そして描画時にバンクNo.を指定し、描画
すべきイメージデータを描画する。
【0014】例えば、図6のフレームバッファ103で
は、バンクNo.0を指定し、「1230」という数字
のイメージデータを描画する。次にバンクNo.1を指
定し、「A」及び「( Wの上半分 )」のイメージデータ
を描画する。次にバンクNo.2を指定し、「( Wの下
半分 )」のイメージデータを描画する。次にバンクN
o.3を指定し、バーコードのイメージデータを描画す
る。
【0015】なお、図7の点線は、バンクの切換点を示
すもので、実際の印字ではない。
【0016】
【発明が解決しようとする課題】上述したように、従来
のプリンタにおけるフレームバッファのバンクは、固定
的にメモリ( 例えばDRAM )の先頭アドレスから順番
に1セグメント毎に形成されていたので、図6の例に示
すように、「A」という文字のイメージデータは1つの
バンク内に描画できるが、「W」という文字のイメージ
データは2つのバンクにまたがって描画されてしまう。
【0017】この「W」という文字のイメージデータの
ように、2つのバンクにまたがってしまう場合、描画す
るときにバンクNo.1とバンクNo.2との切換えを
行いながら描画することになる。
【0018】例えば、インテル系のCPU80186、
CPUクロック12MHz、RAMアクセス2WAIT、I/
O出力2WAITの条件で考えると、バンク切換えに必要な
ソフトステップ数が、 PUSH DX …10クロック、 MOV DX,BANKR … 4クロック、 MOV AL,バンクNo.…10クロック、 OUT DX,AL … 8クロック、 POP DX … 8クロック、 で合計40クロック必要であり、この1回のバンク切換
に要する時間は、約4.0μs必要になる。
【0019】従って、バンク切換えを行いながら複数の
バンクにまたがるイメージデータを描画すると、バンク
切換にかかる時間分だけ描画の処理時間が長くなるとい
う問題があった。
【0020】また、カラープリンタなど、複数の印字ヘ
ッド有するものでは、各印字ヘッドに対応してフレーム
バッファを備えたものがあり、各フレームバッファへの
描画を行う際に、バンク切換がより増加する可能性があ
り、描画の処理時間がより長くなるという問題があっ
た。
【0021】さらに、8ビットCPUや4ビットCPU
では、アドレス管理できるメモリマップが小さいので、
フレームバッファとして割当てられる容量が小さくな
り、1バンク当りのメモリ容量も小さくなる。その結
果、イメージデータが2個又は複数個のバンクにまたが
って描画される可能性が大きくなる。すなわち、バンク
切換がより増加し、描画の処理時間が長くなるという問
題があった。
【0022】そこでこの発明は、描画におけるバンク切
換の回数を削減することができ、従って、描画の処理時
間の短縮を図ることができるプリンタを提供することを
目的とする。
【0023】
【課題を解決するための手段】この発明は、予め設定さ
れたバイト数を有するバンクが複数個形成可能なフレー
ムメモリを備え、このフレームメモリに形成されたバン
ク毎に印字情報を描画し、描画されたデータを呼出して
用紙に印字を行うプリンタにおいて、フレームメモリの
アドレスにおいて所定バイト単位にバンク番号を設定
し、印字情報の文字毎又はグラフィック毎に、その描画
アドレスより小さいものの中の最大のバンク番号を選定
するバンク番号選定手段と、このバンク番号選定手段に
より選定されたバンク番号に対応するフレームメモリの
アドレスを先頭アドレスとしてバンクのアドレスを制御
するバンク形成手段と、このバンク形成手段により制御
されたアドレスに基づいて描画を行うものである。
【0024】
【作用】このような構成の本発明において、バンク番号
設定手段により、印字情報の文字毎又はグラフィック毎
に、その描画アドレスより小さいものの中の最大のバン
ク番号が選定される。
【0025】この選定されたバンク番号に対応するフレ
ームメモリのアドレスが、バンク形成手段により、先頭
アドレスとしてバンクのアドレスを制御される。
【0026】この制御されたアドレスに基づいて文字又
はグラフィックの描画が行われる。
【0027】
【実施例】以下、この発明の一実施例を図1乃至図5を
参照して説明する。
【0028】図1は、この発明を適用したカラープリン
タの要部回路構成を示すブロック図である。
【0029】1は、制御部本体を構成するCPU(centr
al processing unit) である。
【0030】このCPU1が行う処理のプログラムデー
タが記憶されたROM( read onlymemory )2、前記C
PU1が処理を行うときに使用する各種メモリのエリア
が形成されたRAM(random access memory)3、ホスト
コンピュータとのデータの伝送制御を回線を介して行う
シリアルインターフェイス4( 又はパラレルインターフ
ェイス )、このシリアルインターフェイス4により受信
したデータを一時的に格納する受信バッファ5、印字デ
ータが展開されるフレームバッファ6、このフレームバ
ッファ6上の描画開始アドレスを設定するバンク形成手
段としてのフレームバッファアドレス設定回路7、外部
周辺装置との信号の入出力を行うI/O(input/output)
ポート8、実際の印字動作を行うエンジン部9へ供給す
るコマンド及びデータが設定されるD・P・RAM(Dua
l Port random access memory)10はそれぞれ、第1の
システムバス11を介して前記CPU1と接続されてい
る。
【0031】前記エンジン部9は、図示しないが、CP
U、ROM、RAM等の制御部を備え、用紙を搬送する
モータ、イエロー( Y )、マゼンタ( M )、シアン( C
)、ブラック( B )の各インクリボンを装着した複数の
印字ヘッド等から構成されており、第2のシステムバス
12を介して前記フレームバッファ6及び前記D・P・
RAM10とそれぞれ接続されている。従って、前記フ
レームバッファ6は、各印字色( Y,M,C,B )に対
応して4つの描画エリアが形成されている。
【0032】前記エンジン部9は、前記D・P・RAM
10に設定された情報に基づいて、用紙( ラベル用紙 )
を搬送させ、前記フレームバッファ6の各印字色( Y,
M,C,B )に対応する描画エリアに描画されている印
字データ及びグラフィックデータを各印字ヘッドで用紙
へ印字させる。
【0033】なお、前記第1のシステムバス11及び前
記第2のシステムバス12は、データバス及びアドレス
バス等の各種バスから構成されている。
【0034】前記フレームバッファ6は、DRAM(dyn
amice random access memory) 21から構成され、図2
に示すように、4端子入力のNAND回路22及びラッ
チ回路23を設けている。
【0035】前記NAND回路22の各入力端子には、
前記CPU1( インテル系80186 )のアドレスレジ
スタA16〜A19がそれぞれ接続され、このNAND
回路21の出力端子が前記DRAM21の負論理のCE
端子に接続されている。
【0036】また、このDRAM21のA0〜A15端
子にはそれぞれ、前記CPU1のアドレスレジスタA0
〜A15が接続され、このDRAM21のA16〜A2
0にはそれぞれ、ラッチ回路を介してバンクD0〜D4
が接続されている。
【0037】前記フレームバッファアドレス設定回路7
は、図3に示すように、3つのレジスタ31,32,3
3及び加算回路34とから構成されている。その第1の
レジスタ31は、その下位4桁に0000が固定設定さ
れ、前記I/Oポート8により上位12桁にバンクN
o.が設定されている。第2のレジスタ32には前記C
PU1によりアドレスバスを介してバンク内のオフセッ
トアドレスが設定される。前記加算回路34は、2つの
レジスタ31,32の加算を行って、この加算結果を第
3のレジスタ33に設定する。この第3のレジスタ33
に設定されたデータは、出力アドレスとして、前記フレ
ームバッファ6に出力される。
【0038】図4は、前記CPU1が行う処理のプログ
ラムの概略の構成( 概略のソフトウエア構成 )を示す図
である。
【0039】ホストコンピュータから送信された文字種
類、印字座標、印字色等の印字フォーマットや印字デー
タ、グラフィックデータ等のコマンド、さらに印字スピ
ード、印字方式、印字枚数等のパラメータが設定された
発行コマンドが回線を介して送信され、前記シリアルイ
ンターフェイス4により受信される。
【0040】シリアルインターフェイスドライバ41
は、前記シリアルインターフェイス4によりコマンドを
受信すると、受信したコマンドを前記受信バッファ5に
一時的に格納すると共に、PC( パーソナルコンピュー
タ )アプリケーションタスク42を起動させる。
【0041】PCアプリケーションタスク42は、前記
受信バッファ5に一時記憶されたコマンドを読取って編
集解析し、描画系コマンド及び発行コマンドについて、
描画/印字管理タスク43を起動させ、この描画/印字
管理タスク43へ描画系コマンド及び発行コマンドを渡
す。
【0042】すなわち、前記PCアプリケーションタス
ク42は、編集解析した各コマンド( データ )をインク
リボンの色( Y,M,C,B )毎にコマンドキュー( コ
マンドバッファ )Y44、コマンドキューM45、コマ
ンドキューC46、コマンドキューB47に順番に書込
み、前記描画/印字管理タスク43は、前記各コマンド
キュー44,45,46,47から、前記PCアプリケ
ーションタスク42により書込まれた順番に、それぞれ
のコマンド( データ )を読取る。
【0043】描画/印字管理タスク43は、描画コマン
ドに対しては、後述するバンク切換処理48によりフレ
ームバッファ6のバンクの切換えを行い、サブルーチン
の描画ユーティリティ49を呼出して、各印字色( Y,
M,C,B )毎に前記フレームバッファ6の各描画エリ
アに印字データ又はグラフィックデータを描画する描画
処理を行わせる。そして、描画コマンドの1コマンド毎
にシーケンスを繰返すようになっている。
【0044】また、発行コマンドに対しては、前記D・
P・RAM10に発行コマンドの各パラメータを設定
し、必要な情報を書込む。
【0045】図5は、前述したCPU1が行うバンク切
換処理の流れを示す図である。
【0046】まず、受信した描画コマンドから、その描
画色( 印字色 )データを得る。
【0047】この得た描画色について、フレームバッフ
ァ6の該当する描画エリアの先頭アドレス( F )を得
る。
【0048】次に、描画コマンドから、その描画する文
字又はグラフィックの描画アドレス( P )のデータを得
る。
【0049】次に、上述した描画色に該当する描画エリ
アの先頭アドレス( F )と描画する文字又はグラフィッ
クの描画アドレス( P )とを加算して( T=P+F )、
このフレームバッファ6上の描画アドレス( T )を得
る。
【0050】このフレームバッファ6上の描画アドレス
( T )を16で除算して、( B=T/16 )、バンクN
o.( B )を得る( バンク番号選定手段 )。
【0051】フレームバッファ6上の描画アドレス( T
)をバンクNo.( B )に16を乗算した結果で除算し
( S=[T/( 16×B )の余り] )、その余り( アド
レスとしては上位12桁の数値が全て0となり、実質的
には下位4桁の数値となる )をバンク内のオフセットア
ドレス( S )として得る。すなわち、この得られたオフ
セットアドレス( S )は、フレームバッファアドレス設
定回路7の第2のレジスタ32に設定される。
【0052】オフセットアドレス( S )を第2のレジス
タ32に設定すると、バンクNo.( B )をI/Oポー
ト8へ出力し、サブルーチンの描画ユーティリティ49
に対して文字又はグラフィックの描画処理を行うように
呼出( 描画コール )して、このバンク切換処理を終了す
るようになっている。
【0053】前記フレームバッファアドレス設定回路7
では、前記第1のレジスタ31に設定された16バイト
毎に設定されたバンクNo.によるバンクの先頭アドレ
ス(Bに全て0の下位4桁が付加されたアドレス )と前
記第2のレジスタ32に設定されたオフセットアドレス
( S )とが、前記加算回路34により加算されて、描画
開始アドレスとして前記第3のレジスタ( 出力アドレス
)33に設定される。
【0054】描画においては、この第3のレジスタ33
に設定された描画開始アドレスから描画が開始される。
【0055】このような構成の本実施例においては、フ
レームバッファ6にはバンクが固定して形成されるので
はなく、描画コマンド( 印字データを含む )に基づいて
フレキシブルに形成される。
【0056】すなわち、描画コマンドから文字又はグラ
フィックを描画する描画アドレスが求められ、16バイ
ト単位でその描画アドレスの手前の最も近傍の位置に対
応するバンクNo.( 16バイト単位のアドレスの下位
4桁の0000を省略したアドレスの値 )が指定され
る。そして、このバンクNo.で指定されたバンク内に
おける文字又はグラフィックのデータの印字開始アドレ
スのオフセットアドレスが求められる。
【0057】求められたバンクNo.及びオフセットア
ドレスは、フレームバッファアドレス設定回路7に設定
される。従って、このフレームバッファアドレス設定回
路7から出力される描画開始アドレスにより、フレーム
バッファ6への描画が開始される。
【0058】この結果、バンクNo.によりバンク切換
を行えば、バンクNo.により指定されるバンクは、文
字又はグラフィックを描画する描画アドレスの手前近傍
から64kbyteの範囲となり、文字( 文字列 )又はバー
コード等のグラフィックのイメージデータの全てがバン
ク内に収まる。
【0059】従って、文字又はグラフィックは2つ以上
のバンクにまたがって描画されることがなく、描画文字
又はグラフィックの描画中において、バンクを切換える
処理がなくなる( 少なくなる )。
【0060】このように本実施例によれば、16バイト
単位で文字又はグラフィックを描画する描画アドレスの
手前の最も近傍の位置に対応するバンクNo.を指定
し、このバンクNo.で指定されたバンク内におけるそ
の描画アドレスのオフセットアドレスが求め、このバン
クNo.及びオフセットアドレスから描画開始アドレス
が設定されるフレームバッファアドレス設定回路7を設
け、この描画開始アドレスに基づいて描画を開始するこ
とにより、描画におけるバンク切換の回数を削減するこ
とができ、従って、描画の処理時間の短縮を図ることが
できる。
【0061】
【発明の効果】以上詳述したようにこの発明によれば、
フレームメモリに文字又はグラフィックの描画アドレス
に基づいてバンクを形成することにより、描画における
バンク切換の回数を削減することができ、従って、描画
の処理時間の短縮を図ることができるプリンタを提供で
きる。
【図面の簡単な説明】
【図1】この発明の一実施例のカラープリンタの要部回
路構成を示すブロック図。
【図2】同実施例のカラープリンタのフレームバッファ
の回路構成を示すブロック図。
【図3】同実施例のカラープリンタのフレームバッファ
アドレス設定回路の回路構成を示すブロック図。
【図4】同実施例のカラープリンタの概略のソフトウエ
ア構成を示すブロック図。
【図5】同実施例のカラープリンタで行われるバンク切
換処理の流れを示す図。
【図6】従来のカラープリンタのメモリマップ全体の構
成を示す図。
【図7】ラベルの印字発行例を示す図。
【符号の説明】
1…CPU、 6…フレームバッファ、 7…フレームバッファアドレス設定回路、 8…I/Oポート。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 予め設定されたバイト数を有するバンク
    が複数個形成可能なフレームメモリを備え、このフレー
    ムメモリに形成されたバンク毎に印字情報を描画し、描
    画されたデータを呼出して用紙に印字を行うプリンタに
    おいて、前記フレームメモリのアドレスにおいて所定バ
    イト単位にバンク番号を設定し、印字情報の文字毎又は
    グラフィック毎に、その描画アドレスより小さいものの
    中の最大のバンク番号を選定するバンク番号選定手段
    と、このバンク番号選定手段により選定されたバンク番
    号に対応するフレームメモリのアドレスを先頭アドレス
    としてバンクのアドレスを制御するバンク形成手段と、
    このバンク形成手段により制御されたアドレスに基づい
    て描画を行うことを特徴とするプリンタ。
JP6144348A 1994-06-27 1994-06-27 プリンタ Pending JPH082024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6144348A JPH082024A (ja) 1994-06-27 1994-06-27 プリンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6144348A JPH082024A (ja) 1994-06-27 1994-06-27 プリンタ

Publications (1)

Publication Number Publication Date
JPH082024A true JPH082024A (ja) 1996-01-09

Family

ID=15360019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6144348A Pending JPH082024A (ja) 1994-06-27 1994-06-27 プリンタ

Country Status (1)

Country Link
JP (1) JPH082024A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355540B2 (en) 2006-01-20 2008-04-08 Matsushita Electric Industrial Co., Ltd. Multi stage noise shaping quantizer
US7411527B2 (en) 2006-03-20 2008-08-12 Matsushita Electric Industrial Co., Ltd. Noise shaping quantizer
EP2749475A1 (en) 2012-12-27 2014-07-02 Jtekt Corporation Steering device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355540B2 (en) 2006-01-20 2008-04-08 Matsushita Electric Industrial Co., Ltd. Multi stage noise shaping quantizer
US7411527B2 (en) 2006-03-20 2008-08-12 Matsushita Electric Industrial Co., Ltd. Noise shaping quantizer
EP2749475A1 (en) 2012-12-27 2014-07-02 Jtekt Corporation Steering device

Similar Documents

Publication Publication Date Title
US4122520A (en) Microcomputer controller and direct memory access apparatus therefor
US5243691A (en) System for printing documents
JPS59220832A (ja) ワ−ドプロセツサにおける葉書印刷方式
JPH0263763A (ja) 出力方法及びその装置
JP3029136B2 (ja) 出力方法及び装置
JPH082024A (ja) プリンタ
JPS58117036A (ja) 印字制御装置
JP3275992B2 (ja) カラープリンタ及びカラープリントシステム
US5242230A (en) Font cartridge with thermal correction information
JPH03114856A (ja) プリンタデータ管理方式
JPH08234720A (ja) フォントデータメモリのデータ構造
EP0298660A2 (en) Printing apparatus operated by means of thermal energy
JPH06202935A (ja) 画像形成方法及び装置
JP2834738B2 (ja) 印刷装置
KR0155258B1 (ko) 페이지 프린터의 버퍼 메모리 릴리즈 방법
JPH0516439A (ja) ラベルプリンタ
JPH0636555A (ja) ダイナミック型半導体記憶装置および画像データ生成装置
JPH0462075A (ja) プリンタにおけるフオントデータ記憶方式
JPH07101113A (ja) プリンタ
JPH04339675A (ja) ラベルプリンタ
JP2002137460A (ja) 印刷システムおよび記憶制御方法
JPH01263055A (ja) プリンタコントローラ
JPH0473170A (ja) シリアルプリンタ装置
JPH09230842A (ja) プリンタ装置
JPH09160823A (ja) 電子機器におけるメモリの領域管理制御装置