JPH08148954A - Gain variable amplifier - Google Patents

Gain variable amplifier

Info

Publication number
JPH08148954A
JPH08148954A JP28629294A JP28629294A JPH08148954A JP H08148954 A JPH08148954 A JP H08148954A JP 28629294 A JP28629294 A JP 28629294A JP 28629294 A JP28629294 A JP 28629294A JP H08148954 A JPH08148954 A JP H08148954A
Authority
JP
Japan
Prior art keywords
current
voltage
differential
control
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28629294A
Other languages
Japanese (ja)
Inventor
Takashi Yano
孝 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP28629294A priority Critical patent/JPH08148954A/en
Publication of JPH08148954A publication Critical patent/JPH08148954A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: To provide a variable amplifier for obtaining an amplification gain proportional to a control voltage. CONSTITUTION: A first differential amplifier circuit 12 differentially amplifies a variable control voltage Vc and outputs two currents and a logarithmic compression circuit 11 outputs two signals for which the two currents from the first differential amplifier circuit 12 are logarithmically compressed. A second differential amplifier circuit 13 differentially amplifies the two signals from the logarithmic compression circuit 11 corresponding to the current of a current source I2 and outputs the two signals and an error amplifier 15 respectively controls the current sources Ie and I2 so as to let the error of the signal to which offsetting is applied in an offset circuit 14 and the other signal from the second differential amplifier circuit 13 be '0'. Thus, a setting current Ie inversely proportional to the control voltage Vc is supplied to an amplification system and the gain is set inversely proportionally to the setting current Ie in the amplification system. As a result, the gain proportional to the control voltage Vc is obtained in the amplification system.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、増幅利得が制御電圧に
応じて所望の値に設定される利得可変増幅器に係り、た
とえば、ビデオ機器などの電子機器に用いられる利得可
変増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier whose amplification gain is set to a desired value according to a control voltage, and more particularly to a variable gain amplifier used in electronic equipment such as video equipment.

【0002】[0002]

【従来の技術】たとえば、ビデオ機器、より具体的には
電子スチルカメラなどの撮像機器では撮像して得られた
信号のホワイトバランスを所望の値に設定するために、
カメラの感度などのばらつき等に応じて増幅利得を変化
可能な可変利得増幅器が多く用いられている。このよう
な可変利得増幅器は、所定の範囲にて増幅利得を調整可
能なように形成されて、機器に組み込まれた際にそのシ
ステムコントローラから与えられた制御電圧にてコント
ロールされて所望の増幅利得に設定されるようになって
いる。
2. Description of the Related Art For example, in video equipment, more specifically, in imaging equipment such as electronic still cameras, in order to set the white balance of a signal obtained by imaging to a desired value,
Variable gain amplifiers that can change the amplification gain according to variations in camera sensitivity and the like are often used. Such a variable gain amplifier is formed so that the amplification gain can be adjusted within a predetermined range, and when it is incorporated into a device, it is controlled by a control voltage given by the system controller to obtain a desired amplification gain. Is set to.

【0003】このような可変利得増幅器としては、差動
増幅器を多段に接続してそれぞれの差動増幅器への電流
供給を制御することにより、増幅利得を設定するように
したものが知られている。たとえば、入力電圧が供給さ
れる入力側の差動増幅器と、その出力をさらに増幅して
出力を得る出力側の差動増幅器とを含み、出力側の差動
増幅器を定電流源に接続し、入力側増幅器に制御電圧を
電流変換して得られた設定電流にて制御する電圧電流変
換回路に接続したものが知られている。詳しくは、入力
側の差動増幅器は、入力電圧がベース電圧に重畳されて
印加されて、共通接続されたエミッタ側にエミッタ抵抗
を介して電圧電流変換回路からの設定電流が供給され、
コレクタからエミッタ電流に応じて入力電圧を増幅した
差動出力を得る。同様に、出力側の差動増幅器は、入力
側の差動増幅器からの差動出力がそれぞれのベース電圧
に印加されて、共通接続されたエミッタ側に定電流源が
接続され、コレクタに負荷が接続されてエミッタ電流に
応じて入力電圧を増幅した差動出力が負荷にかかる出力
電圧として出力される。この場合、増幅利得(GV)は入力
側増幅器の出力と出力側増幅器の出力との比によって表
わされる。つまり、入力側増幅器の出力は電圧電流源か
らの電流(IE)とエミッタ抵抗(RE)の積に応じて決定さ
れ、出力側増幅器の出力は定電流源からの電流(IO)と負
荷抵抗(RL)の積に応じて決定されるので、増幅利得はGV
=(IO・RL)/(IE・RE)にて表わされる。
As such a variable gain amplifier, there is known one in which differential amplifiers are connected in multiple stages and the amplification gain is set by controlling the current supply to each differential amplifier. . For example, including an input-side differential amplifier to which an input voltage is supplied and an output-side differential amplifier that further amplifies its output to obtain an output, and connects the output-side differential amplifier to a constant current source, It is known that an input side amplifier is connected to a voltage-current conversion circuit that controls a control voltage with a set current obtained by converting the control current. Specifically, in the differential amplifier on the input side, the input voltage is applied by being superimposed on the base voltage, and the set current from the voltage-current conversion circuit is supplied to the commonly connected emitter side via the emitter resistor.
A differential output is obtained by amplifying the input voltage from the collector according to the emitter current. Similarly, in the differential amplifier on the output side, the differential output from the differential amplifier on the input side is applied to each base voltage, the constant current source is connected to the commonly connected emitter side, and the load is applied to the collector. A differential output that is connected and amplifies the input voltage according to the emitter current is output as the output voltage applied to the load. In this case, the amplification gain (G V ) is represented by the ratio of the output of the input side amplifier and the output of the output side amplifier. That is, the output of the input side amplifier is determined by the product of the current (I E ) from the voltage / current source and the emitter resistance (R E ), and the output of the output side amplifier is the current (I O ) from the constant current source. It is determined by the product of load resistance (R L ), so the amplification gain is G V
= (I O · R L ) / (I E · R E ).

【0004】一方、電圧電流変換回路は、所定のトラン
スコンダクタンス(gm)を有して、その値と与えられた制
御電圧(VC)との積に比例する設定電流IEに変換して入力
側増幅器に供給する。詳しくは、2つのトランジスタの
エミッタ間を所定の抵抗(RC)にて接続して、一方のトラ
ンジスタのベースに制御電圧を印加する。他方のトラン
ジスタは、そのベースに基準電圧が印加され、コレクタ
が電源電圧に接続されている。これにより、一方のトラ
ンジスタのコレクタには制御電圧を抵抗にて割り算した
値に応じた電流が流れる。つまり、制御電流(IE)は、制
御電圧(VC)と抵抗の逆数値(1/RC)、つまりトランスコン
ダクタンスgm=1/RC との積に比例して表わされる。この
結果、従来の利得可変増幅器では、増幅利得が制御電圧
に反比例して設定されていた。
On the other hand, the voltage-current conversion circuit has a predetermined transconductance (gm) and converts it into a set current I E which is proportional to the product of its value and a given control voltage (V C ). Supply to the side amplifier. Specifically, the emitters of two transistors are connected by a predetermined resistor (R C ) and a control voltage is applied to the base of one transistor. The other transistor has a base to which a reference voltage is applied and a collector connected to the power supply voltage. As a result, a current according to the value obtained by dividing the control voltage by the resistance flows through the collector of one of the transistors. That is, the control current (I E ) is expressed in proportion to the product of the control voltage (V C ) and the reciprocal value of resistance (1 / R C ), that is, the transconductance gm = 1 / R C. As a result, in the conventional variable gain amplifier, the amplification gain is set in inverse proportion to the control voltage.

【0005】[0005]

【発明が解決しようとする課題】上述したように従来の
技術では、増幅器の利得GVが、たとえば図9に示すよう
に与えられた制御電圧VCに反比例するように設定される
ので、これから所望の利得に設定する場合にその制御が
難しいという問題があった。特に、マイクロコンピュー
タなどのディジタル回路によって制御電圧VCを線形的に
設定して所望の利得GVを制御しようとする場合に、制御
電圧VCの設定が困難になるという問題があった。
As described above, in the conventional technique, the gain G V of the amplifier is set to be inversely proportional to the given control voltage V C as shown in FIG. 9, for example. There is a problem that it is difficult to control the gain when setting it to a desired gain. In particular, when the control voltage V C is linearly set by a digital circuit such as a microcomputer to control a desired gain G V , there is a problem that it becomes difficult to set the control voltage V C.

【0006】これを解決するために、本願の発明者は、
本願発明と同じ出願人による、たとえば、特開平4-1850
07号公報などにて出力側増幅器の後にさらに追加した出
力回路を工夫して、その利得が制御電圧に比例するよう
に構成したものを提案している。しかし、入力側にて利
得を制御電圧に比例するように設定電流を得ることがで
きる可変利得増幅器はなかった。つまり、多段の増幅器
の構成を維持したままその制御入力を工夫して、増幅利
得を制御電圧に比例して変化させる可変利得増幅器は、
いまだ知られておらず、制御系側の工夫が課題として残
されていた。
In order to solve this, the inventor of the present application has
The same applicant as the present invention, for example, Japanese Patent Laid-Open No. 4-1850
In the publication No. 07, etc., an output circuit further added after the output side amplifier is devised so that its gain is configured to be proportional to the control voltage. However, there has been no variable gain amplifier capable of obtaining a set current so that the gain is proportional to the control voltage on the input side. In other words, the variable gain amplifier that changes the amplification gain in proportion to the control voltage by devising the control input while maintaining the configuration of the multistage amplifier is
It has not been known yet, and the devise on the control system side was left as an issue.

【0007】本発明は上記従来の欠点を解決して、増幅
系の構成を維持したままにて利得が制御電圧に比例して
変化するように、増幅系への制御入力を自在に設定する
ことができる利得可変増幅器を提供することを目的とす
る。
The present invention solves the above-mentioned conventional drawbacks and freely sets the control input to the amplification system so that the gain changes in proportion to the control voltage while maintaining the configuration of the amplification system. It is an object of the present invention to provide a variable gain amplifier capable of

【0008】[0008]

【課題を解決するための手段】本発明による利得可変増
幅器は上記課題を解決するために、入力電圧を所望の増
幅利得にて増幅する増幅系と、増幅系の増幅利得を外部
からの制御電圧に基づいて設定する制御系とを含む利得
可変増幅器において、増幅系は、制御系からの制御電圧
に基づいた設定電流に応じて入力電圧を増幅する入力側
増幅手段と、入力側増幅手段からの増幅出力を所定の電
流源からの電流値に基づいてさらに増幅して所望の出力
電圧を得る出力側増幅手段とを含み、制御系は、設定電
流を増幅系の入力増幅手段に供給する第1の電流源と、
制御電圧を差動増幅して2つの電流を出力する第1の差
動増幅手段と、第1の差動増幅手段からの2つの電流を
対数圧縮した2つの信号を得る対数圧縮手段と、対数圧
縮手段からの2つの信号を受けてさらに差動増幅した2
つの信号を得る第2の差動増幅手段と、第2の差動増幅
手段にその利得を決定する電流を供給する第2の電流源
と、第2の差動増幅手段からの一方の出力にオフセット
信号を加えるオフセット手段と、オフセット手段にてオ
フセット信号が加えられた信号と第2の差動増幅手段か
らの他方の信号の誤差が「0」 になるように可変の制御信
号を第2の電流源に供給して第2の差動増幅手段の利得
を制御し、同制御信号にて第1の電流源からの設定電流
を制御する誤差検出手段とを有することを特徴とする。
In order to solve the above-mentioned problems, a variable gain amplifier according to the present invention has an amplification system for amplifying an input voltage with a desired amplification gain, and an amplification gain of the amplification system from an external control voltage. In a variable gain amplifier including a control system for setting based on, the amplification system includes an input side amplification means for amplifying an input voltage according to a set current based on a control voltage from the control system, and an input side amplification means. Output side amplifying means for further amplifying the amplified output based on a current value from a predetermined current source to obtain a desired output voltage, and the control system supplies the set current to the input amplifying means of the amplifying system. Current source,
First differential amplification means for differentially amplifying the control voltage to output two currents, logarithmic compression means for obtaining two signals logarithmically compressed from the two currents from the first differential amplification means, and logarithm Two signals received from the compression means and further differentially amplified 2
Second differential amplification means for obtaining two signals, a second current source for supplying a current for determining the gain to the second differential amplification means, and one output from the second differential amplification means The offset means for applying the offset signal, and the variable control signal so that the error between the signal to which the offset signal is added by the offset means and the other signal from the second differential amplifier means become "0" And an error detecting means for controlling the gain of the second differential amplifying means by supplying the current to the current source and controlling the set current from the first current source by the control signal.

【0009】この場合、第1の電流源および第2の電流
源は双方ともに可変の制御電圧に応じた制御電流を発生
し、オフセット手段は第2の差動増幅手段からの一方の
信号にオフセット電圧を加え、誤差検出手段はオフセッ
ト手段からのオフセット電圧が加えられた電圧と第2の
差動増幅手段からの他方の信号の電圧の誤差が「0」 にな
るように第1の電流源および第2の電流源を制御すると
よい。
In this case, both the first current source and the second current source generate a control current according to the variable control voltage, and the offset means offsets one signal from the second differential amplifier means. A voltage is applied to the first current source and the error detecting means so that the error between the voltage applied with the offset voltage from the offset means and the voltage of the other signal from the second differential amplifying means becomes "0". The second current source may be controlled.

【0010】また、第1の電流源および第2の電流源は
双方ともに可変の制御電流に応じた電流を発生し、オフ
セット手段は第2の差動増幅手段からの一方の信号にオ
フセット電流を加え、誤差検出手段はオフセット手段か
らのオフセット電流が加えられた電流と第2の差動増幅
手段からの他方の信号の電流の誤差が「0」 になるように
第1の電流源および第2の電流源を制御するようにして
もよい。
Further, both the first current source and the second current source generate a current according to the variable control current, and the offset means applies the offset current to one signal from the second differential amplifier means. In addition, the error detecting means includes the first current source and the second current source so that the error between the current to which the offset current from the offset means is applied and the current of the other signal from the second differential amplifying means becomes "0". The current source may be controlled.

【0011】一方、本発明の利得可変増幅器は、入力電
圧を所望の増幅利得にて増幅する増幅系と、増幅系の増
幅利得を外部からの制御電圧に基づいて設定する制御系
とを含む利得可変増幅器において、増幅系は、制御系か
らの制御電圧に基づいた設定電流に応じて入力電圧を増
幅する入力側増幅手段と、入力側増幅手段からの増幅出
力を所定の電流源からの電流値に基づいてさらに増幅し
て所望の出力電圧を得る出力側増幅手段とを含み、制御
系は、入力する電圧を差動増幅して2つの電流を出力す
る第1の差動増幅手段と、第1の差動増幅手段に入力す
る電圧を制御電流に変換して増幅系の入力側増幅手段に
供給する第1の電圧電流変換手段と、第1の差動増幅手
段からの2つの電流を対数圧縮した2つの出力を得る対
数圧縮手段と、対数圧縮手段からの2つの信号を受けて
さらに差動増幅した2つの出力を得る第2の差動増幅手
段と、第2の差動増幅手段にその利得を決定する電流を
制御電圧を電流変換して供給する第2の電圧電流変換手
段と、第2の差動増幅手段からの一方の信号にオフセッ
ト信号を加えるオフセット手段と、オフセット手段にて
オフセット信号が加えられた信号と第2の差動増幅手段
からの他方の信号の誤差が「0」 になるように可変の電圧
を第1の差動増幅手段に供給し、かつ同制御信号を第1
の電圧電流変換手段に供給する誤差検出手段とを有する
ことを特徴とする。
On the other hand, the variable gain amplifier of the present invention includes a gain system that amplifies an input voltage with a desired amplification gain and a control system that sets the amplification gain of the amplification system based on a control voltage from the outside. In the variable amplifier, the amplification system includes an input side amplification means for amplifying an input voltage according to a set current based on a control voltage from the control system, and an amplification output from the input side amplification means as a current value from a predetermined current source. Output side amplifying means for further amplifying based on the output voltage to obtain a desired output voltage, and the control system differentially amplifies the input voltage and outputs two currents; The first voltage-current conversion means for converting the voltage input to the first differential amplification means into the control current and supplying it to the input side amplification means of the amplification system, and the two currents from the first differential amplification means are logarithmic. Logarithmic compression means for obtaining two compressed outputs, A second differential amplifying means for receiving two signals from the compressing means and further obtaining two differentially amplified outputs, and a current for determining the gain of the second differential amplifying means for converting the control voltage into a current. Second voltage-current converting means to be supplied by the second differential amplifying means, offset means for adding an offset signal to one signal from the second differential amplifying means, and a signal to which the offset signal is added by the offset means and the second differential signal. A variable voltage is supplied to the first differential amplification means so that the error of the other signal from the amplification means becomes "0", and the same control signal is supplied to the first differential amplification means.
And an error detecting means for supplying the voltage to current converting means.

【0012】この場合、オフセット手段は第2の差動増
幅手段からの一方の信号にオフセット電圧を加え、誤差
検出手段はオフセット手段にてオフセット電圧が加えら
れた電圧と第2の差動増幅手段からの他方の信号の電圧
の誤差が「0」 になるように第1の電圧電流変換手段およ
び第1の差動増幅手段に供給する電圧を制御するとよ
い。
In this case, the offset means applies an offset voltage to one signal from the second differential amplification means, and the error detection means and the voltage to which the offset voltage is applied by the offset means and the second differential amplification means. The voltage supplied to the first voltage-current converting means and the first differential amplifying means may be controlled so that the error of the voltage of the other signal from the signal is zero.

【0013】また、オフセット手段は第2の差動増幅手
段からの一方の信号にオフセット電流を加え、誤差検出
手段はオフセット手段にてオフセット電流が加えられた
電流と第2の差動増幅手段からの他方の信号の電流の誤
差が「0」 になるように第1の電圧電流変換手段および第
1の差動増幅手段の入力電圧を制御するようにしてもよ
い。
The offset means applies an offset current to one signal from the second differential amplifying means, and the error detecting means uses the current to which the offset current is added by the offset means and the second differential amplifying means. The input voltage of the first voltage-current converting means and the first differential amplifying means may be controlled so that the error of the current of the other signal of the above becomes "0".

【0014】[0014]

【作用】本発明に係る利得可変増幅器によれば、与えら
れた制御電圧が第1の差動増幅手段にて差動増幅されて
2つの電流が出力され、この2つの電流が対数圧縮手段
にて対数圧縮されて2つの信号が出力される。これら2
つの信号は第2の差動増幅手段にて、その第2の電流源
に応じて増幅されて2つの信号としてオフセット手段を
介して誤差検出手段に供給される。誤差検出手段では、
第2の差動増幅器からのオフセット手段にてオフセット
された一方の信号と他方の信号とを検出して、これらが
「0」 になるように第1の電流源と第2の電流源とを可変
の制御信号にて制御する。これにより、第2の差動増幅
手段での2つの信号の差が制御電圧に比例した信号とな
る。この結果、第1の電流源にて発生される制御電流が
与えられた制御電圧に反比例して制御される。増幅系で
は、入力側増幅手段にて与えられた制御電流に応じて入
力電圧を増幅し、さらに出力側増幅手段にて所定の電流
源に応じた出力電圧を得る。これにより、増幅系では制
御電流に反比例した利得で入力電圧を増幅するので、制
御系に与えらた制御電圧に比例した利得で入力電圧を増
幅することになる。
According to the variable gain amplifier of the present invention, the applied control voltage is differentially amplified by the first differential amplifying means to output two currents, and the two currents are outputted to the logarithmic compression means. Logarithmically compressed and two signals are output. These two
The two signals are amplified by the second differential amplifying means in accordance with the second current source and supplied as two signals to the error detecting means via the offset means. In the error detection means,
One signal and the other signal offset by the offset means from the second differential amplifier are detected, and the first current source and the second current source are connected so that these signals become "0". It is controlled by a variable control signal. As a result, the difference between the two signals in the second differential amplification means becomes a signal proportional to the control voltage. As a result, the control current generated by the first current source is controlled in inverse proportion to the applied control voltage. In the amplification system, the input voltage is amplified in accordance with the control current given by the input side amplification means, and the output side amplification means further obtains the output voltage according to the predetermined current source. As a result, the amplification system amplifies the input voltage with a gain that is inversely proportional to the control current, so that the input voltage is amplified with a gain proportional to the control voltage given to the control system.

【0015】また、本発明では、第1の差動増幅手段に
てその入力する電圧が差動増幅されて2つの電流が出力
され、この2つの電流が対数圧縮手段にて対数圧縮され
て2つの信号が出力され、また、第2の電圧電流変換手
段にて可変の制御電圧が電流に変換される。対数圧縮手
段により対数圧縮された2つの信号の差は上記と同様に
第2の差動増幅手段に供給され、これをオフセット手段
および誤差検出手段により第1の差動増幅手段へ入力す
る電圧として制御する。この入力電圧は第1の電圧電流
変換手段により制御電流に変換されて増幅系に供給され
る。この結果、制御電圧に反比例した制御電流が得ら
れ、増幅系は制御電流に反比例した利得で増幅するの
で、与えられた制御電圧に比例した利得で入力電圧を増
幅することになる。
Further, in the present invention, the input voltage is differentially amplified by the first differential amplifying means to output two currents, and the two currents are logarithmically compressed by the logarithmic compressing means to obtain 2 currents. Two signals are output, and the variable control voltage is converted into a current by the second voltage-current conversion means. The difference between the two signals logarithmically compressed by the logarithmic compression means is supplied to the second differential amplification means in the same manner as described above, and is used as the voltage to be input to the first differential amplification means by the offset means and the error detection means. Control. This input voltage is converted into a control current by the first voltage-current conversion means and supplied to the amplification system. As a result, a control current inversely proportional to the control voltage is obtained, and the amplification system amplifies with a gain inversely proportional to the control current, so that the input voltage is amplified with a gain proportional to the given control voltage.

【0016】[0016]

【実施例】以下、図面を参照して本発明による利得可変
増幅器の実施例を説明する。図1および図2には、本発
明に係る利得可変増幅器の一実施例が示されている。本
実施例の利得可変増幅器は、図2に示すように、入力電
圧VIN を増幅して出力電圧Voutを出力する増幅回路1
と、この増幅回路1の増幅利得Gvを制御電圧VCに基づい
て制御する制御系のコントロール回路2とを含む。特
に、本実施例のコントロール回路2は、制御電圧VCに反
比例する制御電流Ieにて、制御電流Ieに反比例する利得
GVを得る増幅回路1を制御して、その結果、増幅回路1
の増幅利得GVを制御電圧VCに比例して設定可能にした回
路である。
Embodiments of the variable gain amplifier according to the present invention will be described below with reference to the drawings. 1 and 2 show an embodiment of a variable gain amplifier according to the present invention. As shown in FIG. 2, the variable gain amplifier of the present embodiment is an amplifier circuit 1 that amplifies an input voltage V IN and outputs an output voltage V out.
And a control circuit 2 of a control system for controlling the amplification gain Gv of the amplifier circuit 1 based on the control voltage V C. In particular, the control circuit 2 of the present embodiment has a control current Ie that is inversely proportional to the control voltage V C and a gain that is inversely proportional to the control current Ie.
The amplifier circuit 1 for obtaining G V is controlled, and as a result, the amplifier circuit 1 is obtained.
This is a circuit in which the amplification gain G V of can be set in proportion to the control voltage V C.

【0017】詳細には、図2に示すように増幅回路1
は、入力電圧VIN がベース電圧VB2 に重畳されて供給さ
れる入力側の差動増幅器と、その差動電流に応動して出
力電圧Voutを出力する出力側の差動増幅器とを含む。入
力側の差動増幅器は、トランジスタQ15,Q16 を含み、ト
ランジスタQ15,Q16 のそれぞれベースに入力電圧VIN
ベース電圧VB2 が重畳されて印加される。この場合、入
力電圧VIN の極性はそれぞれのトランジスタQ15,Q16 の
ベースに異なった極性にて印加されている。トランジス
タQ15,Q16 の各エミッタには、それぞれ同一抵抗値の抵
抗RE,RE を介してコントロール回路2が共通接続されて
いる。トランジスタQ15,Q16 のコレクタは出力側の差動
増幅器のそれぞれのトランジスタQ11,Q12 のベースに接
続され、かつ電源電圧Vcc に接続されたトランジスタQ1
3,Q14 のエミッタにそれぞれ接続されている。
Specifically, as shown in FIG. 2, the amplifier circuit 1
Includes an input-side differential amplifier that is supplied with the input voltage V IN superimposed on the base voltage V B2 , and an output-side differential amplifier that outputs the output voltage Vout in response to the differential current. The differential amplifier on the input side includes transistors Q15 and Q16, and the input voltage V IN and the base voltage V B2 are superimposed and applied to the bases of the transistors Q15 and Q16, respectively. In this case, the polarities of the input voltage V IN are applied to the bases of the respective transistors Q15 and Q16 with different polarities. The control circuit 2 is commonly connected to the emitters of the transistors Q15 and Q16 via resistors R E and R E having the same resistance value. The collectors of the transistors Q15 and Q16 are connected to the bases of the transistors Q11 and Q12 of the output side differential amplifier, and are connected to the power supply voltage Vcc.
It is connected to the emitter of 3, Q14 respectively.

【0018】出力側の差動増幅器のトランジスタQ11,Q1
2 のコレクタには、同一抵抗値の抵抗RLを介して電源電
圧Vcc が印加されている。トランジスタQ11,Q12 は、こ
れら抵抗RLにトランジスタQ15,Q16 の出力比と同じ比率
の電流をそれぞれ供給する。トランジスタQ11,Q12 の各
エミッタは、共通にバイアス電流源IOを介して接地さ
れ、トランジスタQ11,Q12 の各コレクタと各抵抗RLの間
から出力電圧Voutが得られる。この場合、制御電圧VC
応じて制御電流IEが変化した際に増幅系1の利得GVは次
式(1) にて表わされる。
Output side differential amplifier transistors Q11, Q1
The power supply voltage Vcc is applied to the collector of 2 through a resistor RL having the same resistance value. Transistors Q11 and Q12 supply current to these resistors RL in the same ratio as the output ratio of transistors Q15 and Q16. The emitters of the transistors Q11 and Q12 are commonly grounded via the bias current source I O , and the output voltage Vout is obtained from between the collectors of the transistors Q11 and Q12 and the resistors RL. In this case, when the control current I E changes according to the control voltage V C , the gain G V of the amplification system 1 is expressed by the following equation (1).

【0019】[0019]

【数1】 GV=RL・IO/RE・IE (単位:V/V ) ・・・ (1) この場合、バイアス電流源IOが変化しても利得GVが変化
するが、出力DC電圧、出力DCレンジが変化するので、通
常ではバイアス電流源IOを固定して制御電流IEのみで利
得GVが制御される。
[Equation 1] G V = RL I O / R E I E (Unit: V / V) (1) In this case, the gain G V changes even if the bias current source I O changes. Since the output DC voltage and the output DC range change, the bias current source I O is usually fixed and the gain G V is controlled only by the control current I E.

【0020】本実施例のコントロール回路2は、図1に
示すように対数圧縮回路11と、第1の差動増幅回路12
と、第2の差動増幅回路13と、オフセット回路14と、誤
差アンプ15と、電流源Ieとを有している。電流源Ieは、
図2に示す増幅系のトランジスタQ15,Q16 の各エミッタ
側に接続され、また、増幅回路1の利得GVは制御電流Ie
に反比例(GV∝1/Ie)するように制御される。
The control circuit 2 of the present embodiment comprises a logarithmic compression circuit 11 and a first differential amplifier circuit 12 as shown in FIG.
And a second differential amplifier circuit 13, an offset circuit 14, an error amplifier 15, and a current source Ie. The current source Ie is
It is connected to each emitter side of the amplification system transistors Q15 and Q16 shown in FIG. 2, and the gain G V of the amplification circuit 1 is the control current Ie.
It is controlled so that it is inversely proportional to (G V ∝1 / Ie).

【0021】対数圧縮回路11は、トランジスタQ21,Q22
により形成され、トランジスタQ21,Q22 の各エミッタ電
流I11,I12 を対数圧縮する。このトランジスタQ21,Q22
の各コレクタには電圧Vcc が共通に印加され、また、各
ベースには電圧Vdc2が共通に印加されている。トランジ
スタQ21,Q22 の各エミッタはそれぞれ、第1の差動増幅
回路12を形成するトランジスタQ23,Q24 の各コレクタ
と、第2の差動増幅回路13を形成するトランジスタQ26,
Q25 の各ベースに接続されている。
The logarithmic compression circuit 11 includes transistors Q21 and Q22.
And the emitter currents I11 and I12 of the transistors Q21 and Q22 are logarithmically compressed. This transistor Q21, Q22
The voltage Vcc commonly been applied to the collectors of, also, the voltage V dc2 is commonly applied to each base. The emitters of the transistors Q21 , Q22 are respectively the collectors of the transistors Q23, Q24 forming the first differential amplifier circuit 12, and the transistor Q26, forming the second differential amplifier circuit 13, respectively.
Connected to each base of Q25.

【0022】第1の差動増幅回路12は、トランジスタQ2
3,Q24 と、2つの抵抗Riと、定電流源I1と、制御電圧源
VCとから形成されて、トランジスタQ23,Q24 のベース間
の可変の制御電圧VCが差動増幅されて各コレクタ電流I1
1,I12 が変化するように形成されている。トランジスタ
Q23 のベースには、制御電圧VCと+電圧Vdc1が印加され
て、トランジスタQ24 のベースには電圧Vdc1が印加され
ている。トランジスタQ23,Q24 の各エミッタはそれぞれ
同一抵抗値の各抵抗Riと定電流源I1を介して接地されて
いる。
The first differential amplifier circuit 12 includes a transistor Q2
3, Q24, two resistors Ri, constant current source I1, control voltage source
V C, and the variable control voltage V C between the bases of the transistors Q23 and Q24 is differentially amplified to collect each collector current I1.
It is formed so that 1, I12 changes. Transistor
The Q23 base, the control voltage V C and + voltage V dc1 is applied, the voltage V dc1 is applied to the base of the transistor Q24. The emitters of the transistors Q23 and Q24 are grounded via the resistors Ri having the same resistance and the constant current source I1.

【0023】第2の差動増幅回路13は、トランジスタQ2
6,Q25 と、2個の抵抗Roと、電流源I2とから形成され、
可変の電流I2に応じてトランジスタQ26,Q25 の各コレク
タ電流I21,I22 が差動増幅されて変化するように形成さ
れている。トランジスタQ26,Q25 の各コレクタには、そ
れぞれ同一抵抗値の各抵抗Roを介して電圧Vcc が印加さ
れ、エミッタは共通に電流源I2を介して接地されてい
る。電流源I2は、誤差アンプ15の出力電圧により制御さ
れる。
The second differential amplifier circuit 13 includes a transistor Q2
6, Q25, two resistors R o, and a current source I 2 ,
The collector currents I 21 and I 22 of the transistors Q26 and Q25 are formed so as to be differentially amplified and changed according to the variable current I 2 . Each collector of the transistors Q26, Q25 is a voltage Vcc through respective resistors R o of the same resistance value, each application, the emitter is grounded through a current source I 2 in common. The current source I 2 is controlled by the output voltage of the error amplifier 15.

【0024】オフセット回路14は、本実施例では電圧源
Voffにより形成されている。電圧源Voffの−側にはトラ
ンジスタQ25 のコレクタが接続され、+側は誤差アンプ
15の反転入力端子に接続されている。誤差アンプ15の正
転入力端子にはトランジスタQ26 のコレクタが接続さ
れ、誤差アンプ15の出力端子からの制御電圧により電流
源Ieと電流源I2が制御される。誤差アンプ15の出力端子
は、またフィードバックループの位相補償用コンデンサ
C1に接続されている。なお、図1に示すトランジスタQ2
1 〜Q26 はすべてNPN 型である。
The offset circuit 14 is a voltage source in this embodiment.
It is formed by V off . The collector of the transistor Q25 is connected to the negative side of the voltage source V off, and the positive side is the error amplifier.
Connected to 15 inverting input terminals. The collector of the transistor Q26 is connected to the non-inverting input terminal of the error amplifier 15, and the current source Ie and the current source I 2 are controlled by the control voltage from the output terminal of the error amplifier 15. The output terminal of the error amplifier 15 is also the feedback loop phase compensation capacitor.
It is connected to C1. The transistor Q2 shown in FIG.
1 to Q26 are all NPN type.

【0025】このような構成において、制御電圧VCが第
1の差動増幅回路12に入力したときの第2の差動増幅回
路13の2個の抵抗Roによる出力差dv{=Ro(I22-I21)}の関
係は次式(2) にて表わされる。
In such a configuration, when the control voltage V C is input to the first differential amplifier circuit 12, the output difference dv {= R o due to the two resistors R o of the second differential amplifier circuit 13. The relation of (I 22 -I 21 )} is expressed by the following equation (2).

【0026】[0026]

【数2】dv= {(I2×Ro)/ (I1×Ri)}×VC ・・・ (2) この場合、一方の出力Ro・I21に一定のオフセット電圧V
offを加えて誤差アンプ15に供給すると、誤差アンプ15
では入力電圧の差が0Vになるように、すなわち、dv=V
off になるように電流I2(およびIe)をフィードバック
制御する。
[Equation 2] dv = {(I 2 × R o ) / (I 1 × R i)} × V C・ ・ ・ (2) In this case, one output R o · I 21 has a constant offset voltage V
If off is added and supplied to the error amplifier 15, the error amplifier 15
So that the input voltage difference is 0V, that is, dv = V
The current I 2 (and Ie) is feedback-controlled so as to be off .

【0027】たとえば、次の(a),(b) に表わすように制
御する。 (a) Voff>dv={ (I2×Ro)/ (I1×Ri)}×VCのとき、 →電流I2を増加させるように制御する。 (b) Voff<dv={ (I2×Ro)/ (I1×Ri)}×VCのとき、 →電流I2を減少させるように制御する。
For example, control is performed as shown in the following (a) and (b). (a) When V off > dv = {(I 2 × R o ) / (I 1 × R i)} × V C → → Control to increase the current I 2 . (b) When V off <dv = {(I 2 × R o ) / (I 1 × R i)} × V C → → Control to reduce the current I 2 .

【0028】このようにして、制御電圧VCが変化しても
誤差アンプ15は、次式(3) になるように電流I2を制御す
る。
In this way, even if the control voltage V C changes, the error amplifier 15 controls the current I 2 so that the following equation (3) is obtained.

【0029】[0029]

【数3】Voff=dv={(I2×Ro)/ (I1×Ri)}×VC ・・・ (3) また、誤差アンプ15は電流源Ieと電流源I2の両方を制御
するので、次式(4) が成立する。
[Equation 3] V off = dv = {(I 2 × R o ) / (I 1 × R i)} × V C (3) Further, the error amplifier 15 includes both the current source Ie and the current source I 2 . Since it is controlled, the following equation (4) is established.

【0030】[0030]

【数4】I2=Ie ・・・ (4) このような制御電流Ieにより増幅系1の利得GVが制御さ
れる。このとき、制御電圧VCと制御電流Ieの関係は、式
(3),(4) から次式(5) のように表わされる。
(4) I 2 = Ie (4) The gain G V of the amplification system 1 is controlled by such a control current Ie. At this time, the relationship between the control voltage V C and the control current Ie is expressed by the equation
From (3) and (4), it is expressed as the following equation (5).

【0031】[0031]

【数5】Ie=I2={(Voff×I1×Ri)/Ro}/VC ・・・ (5) ここで、 (Voff×I1×Ri)/Roは定数(=α)であるので
制御電流Ieは次式(6)にて表わすことができる。
[Equation 5] Ie = I 2 = {(V off × I 1 × Ri) / R o } / V C (5) where (V off × I 1 × Ri) / R o is a constant (= α ), The control current Ie can be expressed by the following equation (6).

【0032】[0032]

【数6】Ie= α/Vc ・・・ (6) したがって、上式(6) から明らかなように、外部からの
制御電圧VCに対して制御電流IeがIe∝1/VCであるので、
利得GVは次式(7) にて表わされる。
[Equation 6] Ie = α / Vc (6) Therefore, as is apparent from the above equation (6), the control current Ie is Ie∝1 / V C with respect to the external control voltage V C. So
The gain G V is expressed by the following equation (7).

【0033】[0033]

【数7】GV∝1/Ie∝VC・・・ (7) これにより、増幅系1の利得GVがコントロール回路2に
与えられる制御電圧VCに比例する利得可変増幅器を実現
することができる。
[Equation 7] G V ∝1 / Ie ∝ V C (7) This realizes a variable gain amplifier in which the gain G V of the amplification system 1 is proportional to the control voltage V C given to the control circuit 2. You can

【0034】本実施例の効果を明確にするため、図8に
示す従来の利得可変増幅器を例に挙げて本実施例と比較
する。図8に示す利得可変増幅器と本実施例と異なる点
は、増幅系1に制御電流Ieを供給するコントロール回路
2bが電圧電流変換回路にて形成されている点である。こ
のコントロール回路2bでは、トランジスタQ17 のベース
に電圧VB3 が印加され、トランジスタQ18 のベースに制
御電圧VCが印加されている。トランジスタQ17 のコレク
タには電源電圧Vcc が印加されて、トランジスタQ18 の
コレクタに増幅系1のトランジスタQ15,Q16 のエミッタ
側が接続されている。トランジスタQ17,Q18 のエミッタ
は抵抗RCを介して接続されるとともに、それぞれ定電流
源I2,I1 を介して接地されている。
In order to clarify the effect of this embodiment, the conventional variable gain amplifier shown in FIG. 8 will be taken as an example and compared with this embodiment. The difference from the variable gain amplifier shown in FIG. 8 in this embodiment is that the control circuit for supplying the control current Ie to the amplification system 1
The point 2b is formed by a voltage-current conversion circuit. In the control circuit 2b, the voltage V B3 is applied to the base of the transistor Q17, and the control voltage V C is applied to the base of the transistor Q18. A power supply voltage Vcc is applied to the collector of the transistor Q17, and the emitters of the transistors Q15 and Q16 of the amplification system 1 are connected to the collector of the transistor Q18. The emitters of the transistors Q17 and Q18 are connected via a resistor RC and are also grounded via constant current sources I2 and I1, respectively.

【0035】このような構成の利得可変増幅器では、制
御系2から増幅系1に供給される制御電流IEが制御電圧
VCに比例し(IE∝VC)、この結果、増幅系1の利得G
Vは、上式(1) により制御電圧VCに反比例する (GV∝1/V
C)ことになる。したがって、図9にも示したように制
御電圧VCの設定が明らかに本実施例に比べて格段に難し
いことになる。
In the variable gain amplifier having such a configuration, the control current I E supplied from the control system 2 to the amplification system 1 is controlled by the control voltage.
Is proportional to V C (I E αV C) , this result, the amplification system 1 gain G
V is inversely proportional to the control voltage V C according to the above equation (1) (G V ∝1 / V
C ) It will be. Therefore, as shown in FIG. 9, the setting of the control voltage V C is obviously much more difficult than in the present embodiment.

【0036】次に図3を参照して本発明による利得可変
増幅器の第2の実施例を説明する。なお、増幅回路1は
図2に示すものと同様であるので、図1と異なるコント
ロール回路2dのみを説明する。図1に示す例では、誤差
アンプ15が電圧差dvにより制御電流Ieを制御している
が、図3に示す例では誤差アンプ15a が電流差dI(後
述)により制御電流Ieを制御している。対数圧縮回路11
と、第1の差動増幅回路12と第2の差動増幅回路13は、
ほぼ同様の構成である。
Next, a second embodiment of the variable gain amplifier according to the present invention will be described with reference to FIG. Since the amplifier circuit 1 is similar to that shown in FIG. 2, only the control circuit 2d different from FIG. 1 will be described. In the example shown in FIG. 1, the error amplifier 15 controls the control current Ie by the voltage difference dv, but in the example shown in FIG. 3, the error amplifier 15a controls the control current Ie by the current difference dI (described later). . Logarithmic compression circuit 11
And the first differential amplifier circuit 12 and the second differential amplifier circuit 13,
The configuration is almost the same.

【0037】誤差アンプ15a について説明すると、電圧
Vcc は、同一抵抗値の各抵抗Rdを介してそれぞれPNP ト
ランジスタQ27,Q28 の各エミッタに印加されるととも
に、抵抗Rtを介してPNP トランジスタQ29 のエミッタに
印加され、さらにNPN トランジスタQ31 のコレクタに印
加されている。
Explaining the error amplifier 15a, voltage
Vcc is applied to the emitters of PNP transistors Q27 and Q28 via resistors Rd of the same resistance value, to the emitter of PNP transistor Q29 via resistor Rt, and to the collector of NPN transistor Q31. Has been done.

【0038】トランジスタQ27,Q28 の各ベースは、直結
されるとともにトランジスタQ27 のコレクタに接続さ
れ、トランジスタQ27,Q28 の各コレクタは第2の差動増
幅回路13を形成するトランジスタQ25,Q26 の各コレクタ
に接続されている。なお、第2の差動増幅回路13を形成
する電流源I2は、トランジスタQ30 と抵抗Rsとして示さ
れている。
The bases of the transistors Q27 and Q28 are directly connected to each other and connected to the collector of the transistor Q27. The collectors of the transistors Q27 and Q28 are the collectors of the transistors Q25 and Q26 forming the second differential amplifier circuit 13. It is connected to the. The current source I 2 forming the second differential amplifier circuit 13 is shown as a transistor Q30 and a resistor Rs.

【0039】トランジスタQ28 のコレクタは、トランジ
スタQ29 のベースに接続されるとともに、オフセット回
路14a を形成する定電流源Ioffを介して接地され、さら
に、フィードバックループの位相補償用コンデンサC1に
接続されている。トランジスタQ29 のコレクタは、トラ
ンジスタQ31 のベースとNPN トランジスタQ32 のコレク
タに接続され、トランジスタQ31 のエミッタはトランジ
スタQ30,Q32,Q33 の各ベースと抵抗Rxにそれぞれ接続さ
れている。トランジスタQ32 のエミッタは、抵抗Rsを介
して接地され、また、トランジスタQ33 と抵抗Rsが電流
源Ieを形成している。
The collector of the transistor Q28 is connected to the base of the transistor Q29, grounded via the constant current source I off forming the offset circuit 14a, and further connected to the phase compensation capacitor C1 of the feedback loop. There is. The collector of the transistor Q29 is connected to the base of the transistor Q31 and the collector of the NPN transistor Q32, and the emitter of the transistor Q31 is connected to the bases of the transistors Q30, Q32, Q33 and the resistor Rx, respectively. The emitter of the transistor Q32 is grounded via the resistor Rs, and the transistor Q33 and the resistor Rs form a current source Ie.

【0040】このような構成において、誤差アンプ15a
を構成するトランジスタQ27 のコレクタ電流をImとし、
トランジスタQ28 のコレクタ電流をInとし、また、制御
電圧VCが入力した場合の電流差dI=Im-Inとすると、電流
差dIは次式(8) にて表わされる。
In such a configuration, the error amplifier 15a
Im is the collector current of the transistor Q27 that composes
When the collector current of the transistor Q28 is In and the current difference dI = Im-In when the control voltage V C is input, the current difference dI is expressed by the following equation (8).

【0041】[0041]

【数8】dI={I2/(I1×Ri)}×VC ・・・ (8) この誤差アンプ15a は、電流dIと一定のオフセット電流
Ioffの差が0(A)になるように、すなわちIoff=dI になる
ように電流I2(および電流Ie)をフィードバック制御す
る。
[Equation 8] dI = {I 2 / (I1 × Ri)} × V C (8) This error amplifier 15a has a current dI and a constant offset current.
The current I 2 (and the current Ie) is feedback-controlled so that the difference I off becomes 0 (A), that is, I off = dI.

【0042】たとえば、次の(a),(b) のように電流I2
制御する。 (a) Ioff>dI={I2/(I1×Ri)}×VCのとき、 →電流I2を増加させるように制御する。 (b) Ioff<dI={I2/(I1×Ri)}×VCのとき、 →電流I2を減少させるように制御する。
For example, the current I 2 is controlled as in the following (a) and (b). (a) I off> dI = when {I 2 / (I1 × Ri )} × V C, is controlled so as to increase the → current I 2. (b) when I off <dI = {I 2 / (I1 × Ri)} × V C, is controlled to reduce the → current I 2.

【0043】このようにして、制御電圧VCが変化しても
誤差アンプ15a は電流I2を次式(9)になるように制御す
る。
In this way, even if the control voltage V C changes, the error amplifier 15a controls the current I 2 so as to satisfy the following equation (9).

【0044】[0044]

【数9】Ioff=dI={I2/ (I1×Ri)}×VC ・・・ (9) また、誤差アンプ15a は電流源Ieと電流源I2の両方を制
御するので、次式(10)が成立する。
[Equation 9] I off = dI = {I 2 / (I1 × Ri)} × V C (9) Further, since the error amplifier 15a controls both the current source Ie and the current source I 2 , Equation (10) holds.

【0045】[0045]

【数10】I2=Ie ・・・ (10) この制御電流Ieにより増幅系1の利得GVが制御される。
このとき、制御電圧VCと制御電流Ieの関係は上式(9),(1
0)から次式(11)にて表わされる。
[Equation 10] I 2 = Ie (10) The gain G V of the amplification system 1 is controlled by this control current Ie.
At this time, the relationship between the control voltage V C and the control current Ie is expressed by the above equations (9), (1
It is expressed by the following equation (11) from 0).

【0046】[0046]

【数11】Ie=I2= (Ioff×I1×Ri)/VC ・・・ (11) ここで、(Ioff×I1×Ri)は定数(=α)であるので、
電流Ieは次式(12)にて表わすことができる。
[Equation 11] Ie = I 2 = (I off × I 1 × Ri) / V C (11) where (I off × I 1 × Ri) is a constant (= α),
The current Ie can be expressed by the following equation (12).

【0047】[0047]

【数12】Ie=α/Vc ・・・ (12) したがって、上式(12)から明らかなように、外部から
の制御電圧VCに対して制御電流IeがIe∝1/VCであるの
で、利得GVは、次式(13)にて表わされる。
[Equation 12] Ie = α / Vc (12) Therefore, as is apparent from the above equation (12), the control current Ie is Ie∝1 / V C with respect to the external control voltage V C. Therefore, the gain G V is expressed by the following equation (13).

【0048】[0048]

【数13】GV∝VC・・・ (13) したがって、利得GVが制御電圧VCに比例する利得可変増
幅器を実現することができる。
[Formula 13] G VV C (13) Therefore, it is possible to realize a variable gain amplifier in which the gain G V is proportional to the control voltage V C.

【0049】図4は第2の実施例のコントロール回路2
の変形例2eを示し、定電流源IzがトランジスタQ23 のコ
レクタと接地側の間に追加されている。このような構成
によれば、定電流源IzをIz>I1になるように設定するこ
とにより、制御電圧VCが負になっても正常に動作させる
ことができる。
FIG. 4 shows the control circuit 2 of the second embodiment.
2e, a constant current source Iz is added between the collector of the transistor Q23 and the ground side. According to such a configuration, by setting the constant current source Iz so that Iz> I1, it is possible to operate normally even if the control voltage V C becomes negative.

【0050】次に図5を参照して本発明による利得可変
増幅器の第3の実施例を説明する。上記と同様に、本実
施例では上記各実施例と異なる部分、コントロール回路
2fのみを説明する。本実施例のコントロール回路2fは、
第1の実施例の回路2と同様にオフセット電圧Voffにて
制御を行ない、対数圧縮回路11は第1の実施例と同様の
構成である。第1の実施例との違いについてのみ説明す
ると、第1の電圧電流変換回路16は、第1の差動増幅回
路12a を形成するトランジスタQ23,Q24 の各ベースの電
位差Vin を、これに比例した制御電流Ieに変換すること
により増幅回路1の利得GVを制御する。
Next, a third embodiment of the variable gain amplifier according to the present invention will be described with reference to FIG. Similar to the above, in this embodiment, the parts different from the above embodiments, the control circuit
Only 2f will be explained. The control circuit 2f of this embodiment is
Similar to the circuit 2 of the first embodiment, the offset voltage V off is used for control, and the logarithmic compression circuit 11 has the same configuration as that of the first embodiment. Explaining only the difference from the first embodiment, the first voltage-current conversion circuit 16 makes the potential difference Vin between the bases of the transistors Q23 and Q24 forming the first differential amplifier circuit 12a proportional to this. The gain G V of the amplifier circuit 1 is controlled by converting into the control current Ie.

【0051】また、第2の電圧電流変換回路17が制御電
圧VCを、これに比例した電流I2に変換し、この電流I2
第2の差動増幅回路13a に流れる。さらに、第2の差動
増幅回路13a からオフセット回路14を介して誤差アンプ
15にて得られた電圧が第1の差動増幅回路12a のトラン
ジスタQ23 のベースにフィードバックされる。電圧電流
変換回路16,17 は、たとえば、図6に示すようにトラン
ジスタQ41,Q42 と、抵抗RGと定電流源I20,I10 にて形成
することができる。トランジスタQ41,Q42 の各ベースの
電位差VIと電流IOは、IO=VI/RG となり、トランスコン
ダクタンスGmはGm=1/RG となる。
Further, the second voltage-current conversion circuit 17 converts the control voltage V C into a current I 2 proportional thereto, and this current I 2 flows into the second differential amplifier circuit 13a. Furthermore, an error amplifier is provided from the second differential amplifier circuit 13a through the offset circuit 14.
The voltage obtained at 15 is fed back to the base of the transistor Q23 of the first differential amplifier circuit 12a. The voltage-current conversion circuits 16 and 17, for example, can be formed by transistors Q41 and Q42, a resistor RG, and constant current sources I 20 and I 10 as shown in FIG. The potential difference V I and the current I O of the bases of the transistors Q41 and Q42 are I O = V I / RG, and the transconductance Gm is Gm = 1 / RG.

【0052】図5に示す回路にてトランジスタQ23,Q24
の各ベースの電位差Vin と第2の差動増幅回路13の2個
の抵抗Roによる出力差dvの関係は次式(14)のようにな
る。
In the circuit shown in FIG. 5, transistors Q23 and Q24 are used.
The relationship between the potential difference Vin of each base of the above and the output difference dv due to the two resistors R o of the second differential amplifier circuit 13 is given by the following equation (14).

【0053】[0053]

【数14】dv= {(I2×Ro)/ (I1×Ri)}×Vin ・・・ (14) そして、第1の実施例と同様に一定のオフセット電圧V
offを加えて誤差アンプ15に供給すると、誤差アンプ15
は入力電圧の差が0Vになるように、すなわち、dv=Voff
になるように電圧Vin を制御する。
Dv = {(I 2 × R o ) / (I 1 × R i)} × Vin (14) Then, as in the first embodiment, a constant offset voltage V
If off is added and supplied to the error amplifier 15, the error amplifier 15
So that the input voltage difference is 0V, that is, dv = V off
The voltage Vin is controlled so that

【0054】たとえば、次の(a),(b) に示すように電圧
Vin を制御する。 (a) Voff>dv={ (I2×Ro)/ (I1×Ri)}×Vin のとき、 →電圧Vin を増加させるように制御する。 (b) Voff<dv={ (I2×Ro)/ (I1×Ri)}×Vin のとき、 →電圧Vin を減少させるように制御する。
For example, as shown in (a) and (b) below, the voltage
Take control of Vin. (a) When V off > dv = {(I 2 × R o ) / (I 1 × R i)} × Vin → Control to increase the voltage Vin. (b) When V off <dv = {(I 2 × R o ) / (I 1 × R i)} × Vin → Control to decrease the voltage Vin.

【0055】この関係は、制御電圧VCにより電流I2が変
化しても成立する。すなわち、第2の電圧電流変換回路
17のトランスコンダクタンスをGm1 とすると、電流I2
次式(15)にて表わされる。
This relationship holds even if the current I 2 changes with the control voltage V C. That is, the second voltage-current conversion circuit
When the transconductance of 17 is Gm 1 , the current I 2 is expressed by the following equation (15).

【0056】[0056]

【数15】I2=Gm1×VC ・・・ (15) また、制御電圧VCが変化しても誤差アンプ15は、電圧Vi
n を次式(16)にて表わされるように制御する。
[Equation 15] I 2 = Gm 1 × V C (15) Even if the control voltage V C changes, the error amplifier 15 outputs the voltage Vi
Control n as expressed by the following equation (16).

【0057】[0057]

【数16】 Voff=dv={(I2×Ro)/ (I1×Ri)}×Vin ・・・ (16) ここで、第1の電圧電流変換回路16のトランスコンダク
タンスをGm2 とするとIe=Gm2×Vin であるので、制御電
圧VCと制御電流Ieの関係は、上式(15),(16) から次式(1
7)のようになる。
## EQU16 ## V off = dv = {(I 2 × R o ) / (I 1 × R i)} × Vin (16) Here, the transconductance of the first voltage-current conversion circuit 16 is G m2 . Then, since Ie = G m2 × Vin, the relation between the control voltage V C and the control current Ie is expressed by the following equation (1) from the above equations (15) and (16).
It becomes like 7).

【0058】[0058]

【数17】 Ie=Gm2×Vin =Gm2×Voff×I1×Ri/(Gm1/(Gm1×VC×Ro) ・・・ (17) ここで、 Gm2×Voff×I1×Ri/ (Gm1×Ro) は定数(=
α)であるので、電流Ieは次式(18)にて表わされる。
Ie = G m2 × Vin = G m2 × V off × I1 × Ri / (G m1 / (G m1 × V C × R o ) ... (17) where G m2 × V off × I1 × Ri / (G m1 × R o ) is a constant (=
α), the current Ie is expressed by the following equation (18).

【0059】[0059]

【数18】Ie=α/VC ・・・ (18) したがって、上式(18)から明らかなように、利得GVが制
御電圧VCに比例する利得可変増幅器を実現することがで
きる。
[Equation 18] Ie = α / V C (18) Therefore, as is apparent from the above equation (18), it is possible to realize a variable gain amplifier in which the gain G V is proportional to the control voltage V C.

【0060】図7は本発明による利得可変増幅器の第4
の実施例におけるコントロール回路2gを示している。こ
の実施例は上記第2の実施例と第3の実施例を組み合わ
せたものであり、第3の実施例と同様な対数圧縮回路1
1、第1の差動増幅回路12a 、第2の差動増幅回路12b
および第1、第2の電圧電流変換回路16,17 と、誤差ア
ンプ15b および電流オフセット回路14a により形成され
ている。誤差アンプ15bは6個のトランジスタQ51 〜Q56
と6個の抵抗Rd,Rz により形成されている。
FIG. 7 shows a fourth variable gain amplifier according to the present invention.
3 shows a control circuit 2g in the embodiment of FIG. This embodiment is a combination of the second embodiment and the third embodiment, and a logarithmic compression circuit 1 similar to the third embodiment.
1, first differential amplifier circuit 12a, second differential amplifier circuit 12b
And the first and second voltage-current conversion circuits 16 and 17, the error amplifier 15b and the current offset circuit 14a. The error amplifier 15b consists of 6 transistors Q51 to Q56.
And six resistors Rd and Rz.

【0061】まず、誤差アンプ15b を形成するトランジ
スタQ51 のコレクタ電流をImとし、トランジスタQ52 の
コレクタ電流をInとし、また、制御電圧VCが入力した電
流差dI=Im-Inとすると、電流dIは次式(19)にて表わされ
る。
First, assuming that the collector current of the transistor Q51 forming the error amplifier 15b is Im, the collector current of the transistor Q52 is In, and the current difference dI input by the control voltage V C is dI = Im-In, the current dI Is expressed by the following equation (19).

【0062】[0062]

【数19】dI={I2/(I1×Ri)}×Vin ・・・ (19) この誤差アンプ15b は、この電流dIと一定のオフセット
電流Ioffの差が0(A)になるように、すなわちIoff=dIに
なるように、電圧Vin をフィードバック制御する。
[Equation 19] dI = {I 2 / (I1 × Ri)} × Vin (19) This error amplifier 15b is configured so that the difference between this current dI and the constant offset current I off is 0 (A). In other words, the voltage Vin is feedback-controlled so that I off = dI.

【0063】たとえば次の(a),(b) に示すよう電圧Vin
を制御する。 (a) Ioff>dI={I2/(I1×Ri)}×Vin のとき、 →電圧Vin を増加させるように制御する。 (b) Ioff<dI={I2/(I1×Ri)}×Vin のとき、 →電圧Vin を減少させるように制御する。
For example, as shown in the following (a) and (b), the voltage Vin
Control. (a) When I off > dI = {I 2 / (I 1 × Ri)} × Vin → Control to increase voltage Vin. (b) When I off <dI = {I 2 / (I 1 × Ri)} × Vin → Control to decrease voltage Vin.

【0064】この関係は、制御電圧VCにより電流I2が変
化しても成立する。すなわち、第2の電圧電流変換回路
17のトランスコンダクタンスをGm1 とすると、電流I2
次式(20)にて表わされる。
This relationship holds even if the current I 2 changes with the control voltage V C. That is, the second voltage-current conversion circuit
When the transconductance of 17 is G m1 , the current I 2 is expressed by the following equation (20).

【0065】[0065]

【数20】I2=Gm1×VC ・・・ (20) また、制御電圧VCが変化しても誤差アンプ15b は、電圧
Vin を次式(21)にて表わされるように制御する。
[Equation 20] I 2 = G m1 × V C (20) Even if the control voltage V C changes, the error amplifier 15 b
Vin is controlled as represented by the following equation (21).

【0066】[0066]

【数21】 Ioff=dI= {I2/(I1×Ri)}×Vin ・・・ (21) ここで、第1の電圧電流変換回路16のトランスコンダク
タンスをGm2 とするとIe=Gm2×Vin であるので、制御電
圧VCと制御電流Ieの関係は、上式(20),(21) から次式(2
2)にて表わされる。
(21) I off = dI = {I 2 / (I1 × Ri)} × Vin (21) Here, if the transconductance of the first voltage-current conversion circuit 16 is G m2 , then Ie = G m2 Therefore, the relationship between the control voltage V C and the control current Ie can be calculated from the above equations (20) and (21) by the following equation (2
It is represented by 2).

【0067】[0067]

【数22】 Ie=Gm2×Vin =Gm2×Ioff×I1×Ri/ (Gm1×VC) ・・・ (22) ここで、 Gm2×Ioff×I1×Ri/Gm1は定数(=α)である
ので、次式(23)が成立する。
(22) Ie = G m2 × Vin = G m2 × I off × I1 × Ri / (G m1 × V C ) ... (22) where G m2 × I off × I1 × Ri / G m1 is Since it is a constant (= α), the following equation (23) is established.

【0068】[0068]

【数23】Ie=α/VC ・・・ (23) したがって、式(23)から明らかなように、利得GVが制御
電圧VCに比例する利得可変増幅器を実現することができ
る。
[Equation 23] Ie = α / V C (23) Therefore, as is apparent from the equation (23), it is possible to realize a variable gain amplifier in which the gain G V is proportional to the control voltage V C.

【0069】[0069]

【発明の効果】以上説明したように本発明の利得可変増
幅器によれば、与えられた制御電圧が第1の差動増幅手
段にて差動増幅されて2つの電流が出力され、この2つ
の電流が対数圧縮手段にて対数圧縮されて2つの信号が
出力される。これら2つの信号は第2の差動増幅手段に
て、その第2の電流源に応じて増幅されて2つの信号と
してオフセット手段を介して誤差検出手段に供給され
る。誤差検出手段では、第2の差動増幅器からのオフセ
ット手段にてオフセットされた一方の信号と他方の信号
とを検出して、これらが「0」 になるように第1の電流源
と第2の電流源とを可変の制御信号にて制御する。これ
により、第2の差動増幅手段での2つの信号の差が制御
電圧に比例した信号となる。この結果、第1の電流源に
て発生される制御電流が与えられた制御電圧に反比例し
て制御され、また、増幅系が制御系からの制御電流に反
比例した利得で増幅する。したがって、制御電圧に比例
する利得にて入力電圧を増幅する利得可変増幅器を実現
することができる。
As described above, according to the variable gain amplifier of the present invention, the applied control voltage is differentially amplified by the first differential amplifying means to output two currents. The current is logarithmically compressed by the logarithmic compression means and two signals are output. These two signals are amplified by the second differential amplifying means in accordance with the second current source and supplied as two signals to the error detecting means via the offset means. The error detecting means detects one signal and the other signal offset by the offset means from the second differential amplifier, and sets the first current source and the second signal so that these signals become “0”. And the current source are controlled by variable control signals. As a result, the difference between the two signals in the second differential amplification means becomes a signal proportional to the control voltage. As a result, the control current generated by the first current source is controlled in inverse proportion to the given control voltage, and the amplification system amplifies with a gain in inverse proportion to the control current from the control system. Therefore, a variable gain amplifier that amplifies the input voltage with a gain proportional to the control voltage can be realized.

【0070】本発明ではまた、第1の差動増幅手段にて
その入力する電圧が差動増幅されて2つの電流が出力さ
れ、この2つの電流が対数圧縮手段にて対数圧縮されて
2つの信号が出力され、また、第2の電圧電流変換手段
にて可変の制御電圧が電流に変換される。対数圧縮手段
により対数圧縮された2つの信号の差は上記と同様に第
2の差動増幅手段に供給され、これをオフセット手段お
よび誤差検出手段により第1の差動増幅手段へ入力する
電圧として制御する。この入力電圧は第1の電圧電流変
換手段により制御電流に変換されて増幅系に供給され
る。この結果、制御電圧に反比例した制御電流が得ら
れ、増幅系が制御系からの制御電流に反比例した利得で
増幅する。したがって、制御電圧に比例する利得にて入
力電圧を増幅する利得可変増幅器を実現することができ
る。
In the present invention, the input voltage is differentially amplified by the first differential amplifying means to output two currents, and the two currents are logarithmically compressed by the logarithmic compression means to obtain two currents. A signal is output, and the variable control voltage is converted into a current by the second voltage-current conversion means. The difference between the two signals logarithmically compressed by the logarithmic compression means is supplied to the second differential amplification means in the same manner as described above, and is used as the voltage to be input to the first differential amplification means by the offset means and the error detection means. Control. This input voltage is converted into a control current by the first voltage-current conversion means and supplied to the amplification system. As a result, a control current inversely proportional to the control voltage is obtained, and the amplification system amplifies with a gain inversely proportional to the control current from the control system. Therefore, a variable gain amplifier that amplifies the input voltage with a gain proportional to the control voltage can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る利得可変増幅器の一実施例のコン
トロール回路を示す回路図である。
FIG. 1 is a circuit diagram showing a control circuit of an embodiment of a variable gain amplifier according to the present invention.

【図2】図1の実施例が適用される利得可変増幅器の増
幅系を主に示す回路図である。
FIG. 2 is a circuit diagram mainly showing an amplification system of a variable gain amplifier to which the embodiment of FIG. 1 is applied.

【図3】本発明に係る利得可変増幅器の第2の実施例に
よるコントロール回路を示す回路図である。
FIG. 3 is a circuit diagram showing a control circuit according to a second embodiment of the variable gain amplifier according to the present invention.

【図4】図3のコントロール回路の変形例を示す回路図
である。
FIG. 4 is a circuit diagram showing a modified example of the control circuit of FIG.

【図5】本発明に係る利得可変増幅器の第3の実施例に
よるコントロール回路を示す回路図である。
FIG. 5 is a circuit diagram showing a control circuit according to a third embodiment of the variable gain amplifier according to the present invention.

【図6】図5の電圧電流変換回路の一例を示す回路図で
ある。
6 is a circuit diagram showing an example of the voltage-current conversion circuit of FIG.

【図7】本発明に係る利得可変増幅器の第4の実施例に
よるコントロール回路を示す回路図である。
FIG. 7 is a circuit diagram showing a control circuit according to a fourth embodiment of the variable gain amplifier according to the present invention.

【図8】従来の利得可変増幅器を示す回路図である。FIG. 8 is a circuit diagram showing a conventional variable gain amplifier.

【図9】従来の利得特性を示す説明図である。FIG. 9 is an explanatory diagram showing a conventional gain characteristic.

【符号の説明】[Explanation of symbols]

11 対数圧縮回路 12,12a 第1の差動増幅回路 13,13a 第2の差動増幅回路 14,14a オフセット回路 15,15a,15b 誤差アンプ 16 第1の電圧電流変換回路 17 第2の電圧電流変換回路 Ie,I2 電流源11 Logarithmic compression circuit 12,12a First differential amplification circuit 13,13a Second differential amplification circuit 14,14a Offset circuit 15,15a, 15b Error amplifier 16 First voltage / current conversion circuit 17 Second voltage / current Converter circuit Ie, I 2 current source

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力電圧を所望の増幅利得にて増幅する
増幅系と、該増幅系の増幅利得を外部からの制御電圧に
基づいて設定する制御系とを含む利得可変増幅器におい
て、 前記増幅系は、前記制御系からの制御電圧に基づいた設
定電流に応じて入力電圧を増幅する入力側増幅手段と、
該入力側増幅手段からの増幅出力を所定の電流源からの
電流に基づいてさらに増幅して所望の出力電圧を得る出
力側増幅手段とを含み、 前記制御系は、前記設定電流を前記増幅系の入力増幅手
段に供給する第1の電流源と、前記制御電圧を差動増幅
して2つの電流を出力する第1の差動増幅手段と、該第
1の差動増幅手段からの2つの電流を対数圧縮した2つ
の出力を得る対数圧縮手段と、該対数圧縮手段からの2
つの出力を受けてさらに差動増幅した2つの出力を得る
第2の差動増幅手段と、該第2の差動増幅手段に該手段
の利得を決定する電流を供給する第2の電流源と、前記
第2の差動増幅手段からの一方の出力にオフセット信号
を加えるオフセット手段と、該オフセット手段にてオフ
セット信号が加えられた信号と前記第2の差動増幅手段
からの他方の信号の誤差が「0」 になるように可変の制御
信号を前記第2の電流源に供給して前記第2の差動増幅
手段の利得を制御し、かつ該制御信号にて前記第1の電
流源から出力される前記設定電流を制御する誤差検出手
段とを有することを特徴とする利得可変増幅器。
1. A variable gain amplifier including an amplification system for amplifying an input voltage with a desired amplification gain, and a control system for setting the amplification gain of the amplification system based on a control voltage from the outside. Is an input side amplification means for amplifying an input voltage according to a set current based on a control voltage from the control system,
Output side amplifying means for further amplifying an amplified output from the input side amplifying means based on a current from a predetermined current source to obtain a desired output voltage, and the control system controls the set current to the amplifying system. A first current source to be supplied to the input amplifying means, a first differential amplifying means that differentially amplifies the control voltage and outputs two currents, and two first amplifying means from the first differential amplifying means. Logarithmic compression means for obtaining two outputs which are logarithmically compressed current, and 2 from the logarithmic compression means
Second differential amplifying means for receiving two outputs and further obtaining two differentially amplified outputs; and a second current source for supplying the second differential amplifying means with a current for determining the gain of the means. An offset means for adding an offset signal to one output from the second differential amplifying means, a signal to which the offset signal is added by the offset means, and the other signal from the second differential amplifying means. A variable control signal is supplied to the second current source so that the error becomes "0" to control the gain of the second differential amplification means, and the control signal is used to control the first current source. A variable gain amplifier, comprising: an error detection means for controlling the set current output from the variable gain amplifier.
【請求項2】 請求項1に記載の利得可変増幅器におい
て、前記第1の電流源および前記第2の電流源は双方と
もに可変の制御電圧に応じた電流を発生し、前記オフセ
ット手段は前記第2の差動増幅手段からの一方の出力に
オフセット電圧を加えて、前記誤差検出手段は前記オフ
セット手段からのオフセット電圧が加えられた電圧と前
記第2の差動増幅手段からの他方の出力の電圧の誤差が
「0」 になるように前記第1の電流源および前記第2の電
流源を可変の制御電圧にて制御することを特徴とする利
得可変増幅器。
2. The variable gain amplifier according to claim 1, wherein both of the first current source and the second current source generate a current according to a variable control voltage, and the offset means includes the first current source and the second current source. An offset voltage is applied to one output from the second differential amplification means, and the error detection means outputs the voltage to which the offset voltage from the offset means is applied and the other output from the second differential amplification means. A variable gain amplifier characterized in that the first current source and the second current source are controlled by a variable control voltage so that a voltage error becomes "0".
【請求項3】 請求項1に記載の利得可変増幅器におい
て、前記第1の電流源および前記第2の電流源は双方と
もに可変の制御電流に応じた電流を発生し、前記オフセ
ット手段は前記第2の差動増幅手段からの一方の出力に
オフセット電流を加えて、前記誤差検出手段は前記オフ
セット手段からのオフセット電流が加えられた電流と前
記第2の差動増幅手段からの他方の出力の電流の誤差が
「0」 になるように前記第1の電流源および前記第2の電
流源を可変の制御電流にて制御することを特徴とする利
得可変増幅器。
3. The variable gain amplifier according to claim 1, wherein both of the first current source and the second current source generate a current according to a variable control current, and the offset means includes the first current source. An offset current is applied to one output from the second differential amplifying means, and the error detecting means detects the current to which the offset current from the offset means is applied and the other output from the second differential amplifying means. A variable gain amplifier characterized in that the first current source and the second current source are controlled by a variable control current so that a current error becomes "0".
【請求項4】 入力電圧を所望の増幅利得にて増幅する
増幅系と、該増幅系の増幅利得を外部からの制御電圧に
基づいて設定する制御系とを含む利得可変増幅器におい
て、 前記増幅系は、前記制御系からの制御電圧に基づいた設
定電流に応じて入力電圧を増幅する入力側増幅手段と、
該入力側増幅手段からの増幅出力を所定の電流源からの
電流値に基づいてさらに増幅して所望の出力電圧を得る
出力側増幅手段とを含み、 前記制御系は、入力する電圧を差動増幅して2つの電流
を出力する第1の差動増幅手段と、該第1の差動増幅手
段に入力する電圧を前記設定電流に変換して前記増幅系
の入力側増幅手段に供給する第1の電圧電流変換手段
と、前記第1の差動増幅手段からの2つの電流を対数圧
縮した2つの出力を得る対数圧縮手段と、該対数圧縮手
段からの2つの出力を受けてさらに差動増幅して2つの
出力を得る第2の差動増幅手段と、該第2の差動増幅手
段に該手段の利得を決定する電流を制御電圧から変換し
て供給する第2の電圧電流変換手段と、前記第2の差動
増幅手段からの一方の出力にオフセット信号を加えるオ
フセット手段と、該オフセット手段にてオフセット信号
が加えられた信号と前記第2の差動増幅手段からの他方
の信号の誤差が「0」 になるように可変の電圧を前記第1
の差動増幅手段に供給し、かつ同電圧を前記第1の電圧
電流変換手段に供給する誤差検出手段とを有することを
特徴とする利得可変増幅器。
4. A variable gain amplifier including an amplification system that amplifies an input voltage with a desired amplification gain, and a control system that sets the amplification gain of the amplification system based on a control voltage from the outside. Is an input side amplification means for amplifying an input voltage according to a set current based on a control voltage from the control system,
The control system includes an output side amplifying means for further amplifying an amplified output from the input side amplifying means on the basis of a current value from a predetermined current source to obtain a desired output voltage. A first differential amplifying means for amplifying and outputting two currents; and a first differential amplifying means for converting a voltage input to the first differential amplifying means into the set current and supplying the set current to the input side amplifying means of the amplifying system. 1 voltage-current conversion means, logarithmic compression means for obtaining two outputs by logarithmically compressing the two currents from the first differential amplification means, and two differential outputs receiving the two outputs from the logarithmic compression means. Second differential amplification means for amplifying to obtain two outputs, and second voltage-current conversion means for converting and supplying a current for determining the gain of the second differential amplification means from the control voltage. And an offset signal is added to one output from the second differential amplification means. And a variable voltage so that the error between the signal added with the offset signal by the offset means and the other signal from the second differential amplifying means becomes "0".
Variable gain amplifier for supplying the differential voltage to the differential amplifying means and for supplying the same voltage to the first voltage-current converting means.
【請求項5】 請求項4に記載の利得可変増幅器におい
て、前記オフセット手段は前記第2の差動増幅手段から
の一方の出力にオフセット電圧を加え、前記誤差検出手
段は前記オフセット手段にてオフセット電圧が加えられ
た電圧と前記第2の差動増幅手段からの他方の信号の電
圧の誤差が「0」 になるように前記第1の電圧電流変換手
段および前記第1の差動増幅手段に供給する電圧を制御
することを特徴とする利得可変増幅器。
5. The variable gain amplifier according to claim 4, wherein the offset means applies an offset voltage to one output from the second differential amplification means, and the error detection means offsets by the offset means. The first voltage-current converting means and the first differential amplifying means are arranged so that the error between the voltage applied and the voltage of the other signal from the second differential amplifying means becomes "0". A variable gain amplifier characterized by controlling a supply voltage.
【請求項6】 請求項4に記載の利得可変増幅器におい
て、前記オフセット手段は前記第2の差動増幅手段から
の一方の信号にオフセット電流を加え、前記誤差検出手
段は前記オフセット手段にてオフセット電流が加えられ
た電流と前記第2の差動増幅手段からの他方の信号の電
流の誤差が「0」 になるように前記第1の電圧電流変換手
段および前記第1の差動増幅手段に供給する電圧を制御
することを特徴とする利得可変増幅器。
6. The variable gain amplifier according to claim 4, wherein the offset means adds an offset current to one signal from the second differential amplification means, and the error detection means offsets by the offset means. The first voltage-current converting means and the first differential amplifying means are arranged so that the error between the current to which the current is applied and the current of the other signal from the second differential amplifying means becomes “0”. A variable gain amplifier characterized by controlling a supply voltage.
JP28629294A 1994-11-21 1994-11-21 Gain variable amplifier Withdrawn JPH08148954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28629294A JPH08148954A (en) 1994-11-21 1994-11-21 Gain variable amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28629294A JPH08148954A (en) 1994-11-21 1994-11-21 Gain variable amplifier

Publications (1)

Publication Number Publication Date
JPH08148954A true JPH08148954A (en) 1996-06-07

Family

ID=17702494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28629294A Withdrawn JPH08148954A (en) 1994-11-21 1994-11-21 Gain variable amplifier

Country Status (1)

Country Link
JP (1) JPH08148954A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053533A (en) * 2005-08-17 2007-03-01 Nec Engineering Ltd Amplitude control circuit
JP2013196491A (en) * 2012-03-21 2013-09-30 Toshiba Corp Regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053533A (en) * 2005-08-17 2007-03-01 Nec Engineering Ltd Amplitude control circuit
JP2013196491A (en) * 2012-03-21 2013-09-30 Toshiba Corp Regulator
US8981747B2 (en) 2012-03-21 2015-03-17 Kabushiki Kaisha Toshiba Regulator

Similar Documents

Publication Publication Date Title
JPH06188657A (en) Circuit for connecting exponential function step to automatic gain control circuit, automatic gain control circuit and temperature compensation circuit
EP0196906B1 (en) Automatic gain control detection circuit
US4445054A (en) Full-wave rectifying circuit
US4254380A (en) Bridge amplifier
JP2733962B2 (en) Gain control amplifier
JP3404209B2 (en) Transimpedance amplifier circuit
US7659780B2 (en) Gain control circuit
JPH08148954A (en) Gain variable amplifier
US6114909A (en) Differential amplifier for correcting offsets at inputs using low capacitance capacitor
JP2553135B2 (en) Base current compensation circuit for variable gain circuit
JPH0527282B2 (en)
US4451798A (en) Gain-controlled amplifier
JPH08250955A (en) Equalizer amplifier circuit
JPH0233387Y2 (en)
JPS60212068A (en) Feedback clamp circuit
JP2596125Y2 (en) Operational amplifier circuit
JP2926591B2 (en) Differential transistor circuit
JP3441628B2 (en) Amplitude detection circuit
JP2621573B2 (en) Signal suppression circuit
JP3258202B2 (en) Differential circuit
JP3089807B2 (en) Temperature characteristic correction circuit
JPS6121857Y2 (en)
JPH0124363B2 (en)
JPH03255712A (en) Electronic volume circuit
JPH07114336B2 (en) Signal strength display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205