JPH08139331A - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor

Info

Publication number
JPH08139331A
JPH08139331A JP27933794A JP27933794A JPH08139331A JP H08139331 A JPH08139331 A JP H08139331A JP 27933794 A JP27933794 A JP 27933794A JP 27933794 A JP27933794 A JP 27933794A JP H08139331 A JPH08139331 A JP H08139331A
Authority
JP
Japan
Prior art keywords
thin film
excimer laser
film transistor
semiconductor thin
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27933794A
Other languages
Japanese (ja)
Inventor
Takenobu Urazono
丈展 浦園
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27933794A priority Critical patent/JPH08139331A/en
Publication of JPH08139331A publication Critical patent/JPH08139331A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE: To form a polycrystalline semiconductor thin film having a large crystal grain size for a short time by irradiating an excimer laser beam on an amorphous semiconductor thin film to produce crystal nuclei and by making the solid phase growth. CONSTITUTION: On a glass substrate 1 an amorphous Si thin film 2 is formed, on which an excimer laser beam 3 is irradiated at an adequate energy whereby the film 2 itself rises its temp. because of an efficiency absorption of this energy in Si, thus producing crystal nuclei. It is then annealed at 550-700 deg.C (low temp). for several hours to make the solid phase growth to form a polycrystalline Si thin film 4. By this growth, a polycrystalline Si thin film 4 having a large crystal grain size of 1μm or more.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば液晶表示素子等
に用いられる薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor used in, for example, a liquid crystal display device.

【0002】[0002]

【従来の技術】薄膜トランジスタは、液晶表示素子等に
応用できるため、近年盛んに研究されてきている。薄膜
トランジスタを作製するに当たって、トランジスタの活
性層には、非晶質シリコン薄膜や多結晶シリコン薄膜が
一般的に使われているが、これらの薄膜には、多くの結
晶欠陥や歪みが含まれており、リーク電流の増加やオン
電流の減少が問題となっている。従来、これらの問題を
解決するために、高温によるアニールや低温で長時間の
アニール、レーザによるアニールなどを行っている。
2. Description of the Related Art Thin film transistors have been actively studied in recent years because they can be applied to liquid crystal display devices and the like. In manufacturing a thin film transistor, an amorphous silicon thin film or a polycrystalline silicon thin film is generally used for the active layer of the transistor, but these thin films contain many crystal defects and strains. However, the increase in leak current and the decrease in on-current have become problems. Conventionally, in order to solve these problems, high temperature annealing, low temperature long time annealing, laser annealing and the like have been performed.

【0003】また、非晶質シリコン薄膜から多結晶シリ
コン薄膜への結晶成長には、固相成長やレーザアニール
が使われているが、これらは一般的に単独で使用され、
結晶成長という目的で行われる。
Solid phase growth and laser annealing are used for crystal growth from an amorphous silicon thin film to a polycrystalline silicon thin film, but these are generally used alone,
It is performed for the purpose of crystal growth.

【0004】[0004]

【発明が解決しようとする課題】ところで、液晶表示素
子等の作製において、低温化、短工程作製及び性能の向
上に対応が困難になってきている。シリコン系のトラン
ジスタの電気特性は、活性層が単結晶シリコンに近づく
ほど、すなわちシリコン結晶のサイズが大きくなり、結
晶欠陥が減少するほど向上することが解っている。しか
しながら、上述した結晶成長として例えば固相成長の場
合であると、偶発的な結晶核の発生を使うために、結晶
核の個数、結晶粒の大きさの制御ができない。また、低
温作製(700℃以下)であると、結晶成長時やプロセ
ス上の歪、結晶欠陥等を残したままになり、トランジス
タ特性の劣化につながる。
By the way, in the production of liquid crystal display elements and the like, it is becoming difficult to cope with lower temperatures, shorter steps, and improved performance. It has been found that the electrical characteristics of a silicon-based transistor are improved as the active layer is closer to single crystal silicon, that is, the size of silicon crystal is increased and crystal defects are decreased. However, in the case of solid-phase growth, for example, as the above-described crystal growth, the number of crystal nuclei and the size of crystal grains cannot be controlled because accidental generation of crystal nuclei is used. Further, if the fabrication is performed at a low temperature (700 ° C. or less), strains, crystal defects and the like due to crystal growth and process are left, which leads to deterioration of transistor characteristics.

【0005】本発明は、上述の点に鑑み、結晶成長に際
しての低温化、工程時間の短縮化を可能にすると共に、
結晶粒の巨大化を図り、電気特性のよい薄膜トランジス
タを製造できるようにした薄膜トランジスタの製造方法
を提供するものである。
In view of the above points, the present invention makes it possible to lower the temperature and shorten the process time during crystal growth, and
It is intended to provide a method of manufacturing a thin film transistor, which is capable of manufacturing a thin film transistor having good electric characteristics by enlarging crystal grains.

【0006】[0006]

【課題を解決するための手段】第1の本発明に係る薄膜
トランジスタの製造方法は、非晶質半導体薄膜2にエキ
シマレーザ3を照射して結晶核を発生させ、続いて固相
成長を行い粒径を大きくした多結晶半導体薄膜4を得、
この多結晶半導体薄膜4を活性層に用いて薄膜トランジ
スタを製造する。
In the method of manufacturing a thin film transistor according to the first aspect of the present invention, an amorphous semiconductor thin film 2 is irradiated with an excimer laser 3 to generate crystal nuclei, and then solid phase growth is performed to form grains. To obtain a polycrystalline semiconductor thin film 4 having a large diameter,
A thin film transistor is manufactured by using this polycrystalline semiconductor thin film 4 as an active layer.

【0007】第2の本発明に係る薄膜トランジスタの製
造方法は、非晶質半導体薄膜2に第1のエキシマレーザ
26を照射して結晶核発生数を制御し、続いて第1のエ
キシマレーザ26と同等又はそれ以上の照射エネルギー
の第2のエキシマレーザ27を照射し、結晶成長させて
多結晶半導体薄膜4を得、この多結晶半導体薄膜4を活
性層に用いて薄膜トランジスタを製造する。
In the method of manufacturing a thin film transistor according to the second aspect of the present invention, the amorphous semiconductor thin film 2 is irradiated with the first excimer laser 26 to control the number of crystal nuclei generated, and then the first excimer laser 26 is used. The polycrystalline semiconductor thin film 4 is obtained by irradiating the second excimer laser 27 having the same or higher irradiation energy and crystal growth, and the polycrystalline semiconductor thin film 4 is used as an active layer to manufacture a thin film transistor.

【0008】第3の本発明に係る薄膜トランジスタの製
造方法は、第1又は第2の発明の薄膜トランジスタの製
造方法において、多結晶半導体薄膜4を得た後、エキシ
マレーザ5を照射して多結晶半導体薄膜4に残存する歪
み及び結晶欠陥を除去するようにする。
A method of manufacturing a thin film transistor according to a third aspect of the present invention is the method of manufacturing a thin film transistor according to the first or second aspect of the invention, in which after the polycrystalline semiconductor thin film 4 is obtained, an excimer laser 5 is irradiated to the polycrystalline semiconductor film. The strain and crystal defects remaining in the thin film 4 are removed.

【0009】[0009]

【作用】第1の本発明においては、非晶質半導体薄膜2
にエキシマレーザ3を照射することにより、非晶質半導
体薄膜2自体が昇温し、結晶核が発生する。このとき、
照射レーザ波長、照射回数、照射面積、照射エネルギー
を変えることで結晶核の発生が制御される。続く例えば
550℃〜700℃の固相成長により大粒径化し、低
温、短時間で結晶粒の大きい多結晶半導体薄膜4が得ら
れる。この大粒径の多結晶半導体薄膜4を活性層に用い
ることにより、電気特性のよい薄膜トランジスタが製造
できる。
In the first aspect of the present invention, the amorphous semiconductor thin film 2 is used.
By irradiating the excimer laser 3 on the amorphous semiconductor thin film 2 itself, the temperature rises and crystal nuclei are generated. At this time,
The generation of crystal nuclei is controlled by changing the irradiation laser wavelength, the number of irradiations, the irradiation area, and the irradiation energy. Subsequently, for example, solid-phase growth at 550 ° C. to 700 ° C. increases the grain size, and the polycrystalline semiconductor thin film 4 having large crystal grains can be obtained at low temperature in a short time. By using this large grain size polycrystalline semiconductor thin film 4 for the active layer, a thin film transistor having excellent electric characteristics can be manufactured.

【0010】第2の本発明においては、非晶質半導体薄
膜2に第1のエキシマレーザ26を照射することによ
り、結晶核発生数を制御することができる。即ち、結晶
核発生数を制限することができる。続いて第1のエキシ
マレーザ26と同等又はそれ以上の照射エネルギーの第
2のエキシマレーザ27を照射することにより結晶成長
し大粒径化し、低温、短時間で結晶粒の大きい多結晶半
導体薄膜4が得られる。この大粒径の多結晶半導体薄膜
4を活性層に用いることにより、電気特性のよい薄膜ト
ランジスタが製造できる。
In the second aspect of the present invention, the number of generated crystal nuclei can be controlled by irradiating the amorphous semiconductor thin film 2 with the first excimer laser 26. That is, the number of generated crystal nuclei can be limited. Then, by irradiating the second excimer laser 27 having an irradiation energy equal to or higher than that of the first excimer laser 26, the crystal grows to have a large grain size, and the polycrystalline semiconductor thin film 4 having a large grain size at a low temperature in a short time 4 Is obtained. By using this large grain size polycrystalline semiconductor thin film 4 for the active layer, a thin film transistor having excellent electric characteristics can be manufactured.

【0011】第3の本発明においては、第1又は第2の
発明の製造方法において、その多結晶半導体薄膜4を得
た後にエキシマレーザ5を照射することにより、多結晶
半導体薄膜4に残存する歪み及び結晶欠陥が除去され
る。この歪、結晶欠陥が除去された多結晶半導体薄膜4
を活性層として用いることにより、更に電気特性のよい
薄膜トランジスタが製造される。
In the third aspect of the present invention, in the manufacturing method of the first or second aspect of the invention, the polycrystalline semiconductor thin film 4 is obtained and then irradiated with an excimer laser 5 so that the polycrystalline semiconductor thin film 4 remains on the polycrystalline semiconductor thin film 4. Strains and crystal defects are removed. The polycrystalline semiconductor thin film 4 from which these strains and crystal defects are removed
Is used as the active layer, a thin film transistor having better electric characteristics can be manufactured.

【0012】[0012]

【実施例】以下、図面を参照して本発明による薄膜トラ
ンジスタの製造方法の実施例を説明する。実施例は液晶
表示素子の作製に適用した場合である。
Embodiments of the method of manufacturing a thin film transistor according to the present invention will be described below with reference to the drawings. The example is applied to the production of a liquid crystal display element.

【0013】図1〜図9は本発明の一実施例を示す。先
ず、図1に示すように、液晶表示素子を構成するための
一方の絶縁基板例えばガラス基板1上に膜厚100nm
以下、本例では80nm程度の非晶質シリコン薄膜2を
例えばプラズマCVD法又は減圧CVD法等により成膜
する。続いて、この非晶質シリコン薄膜2にエキシマレ
ーザ3を適当なエネルギー、即ち50mJ/cm2 〜2
00mJ/cm2 のエネルギーにて照射する。本例では
照射エネルギーを170mJ/cm2 とした。エキシマ
レーザ3は、シリコンに効率的に吸収されるためにエキ
シマレーザ3の照射で非晶質シリコン薄膜2自体が昇温
し、結晶核が発生する。このとき、照射レーザ波長、照
射回数、照射面積、照射エネルギーを変えることで、結
晶核の発生数を制御する。上記照射エネルギーとして、
50mJ/cm2 より小さいと核発生及び核発生個数が
少なく、200mJ/cm2 より大きくなると核発生数
の制御がむずかしくなる。
1 to 9 show an embodiment of the present invention. First, as shown in FIG. 1, a film thickness of 100 nm is formed on one insulating substrate for forming a liquid crystal display device, for example, a glass substrate 1.
Hereinafter, in this example, the amorphous silicon thin film 2 having a thickness of about 80 nm is formed by, for example, the plasma CVD method or the low pressure CVD method. Then, the excimer laser 3 is applied to the amorphous silicon thin film 2 at an appropriate energy, that is, 50 mJ / cm 2 to 2.
Irradiation is performed with energy of 00 mJ / cm 2 . In this example, the irradiation energy was 170 mJ / cm 2 . Since the excimer laser 3 is efficiently absorbed by silicon, the amorphous silicon thin film 2 itself is heated by the irradiation of the excimer laser 3 to generate crystal nuclei. At this time, the number of generated crystal nuclei is controlled by changing the irradiation laser wavelength, the number of irradiations, the irradiation area, and the irradiation energy. As the irradiation energy,
When it is less than 50 mJ / cm 2, the number of nucleation and the number of nucleation are small, and when it is more than 200 mJ / cm 2 , it becomes difficult to control the number of nucleation.

【0014】次に、550℃〜700℃の温度で数時間
アニール(例えば電気炉等による炉アニール)し、固相
成長を行って、図2に示すように、多結晶シリコン薄膜
4を形成する。この固相成長で1μm以上の大粒径化
(いわゆる巨大化)した多結晶シリコン薄膜4が得られ
る。
Next, annealing is performed at a temperature of 550 ° C. to 700 ° C. for several hours (for example, furnace annealing by an electric furnace) to carry out solid phase growth to form a polycrystalline silicon thin film 4 as shown in FIG. . By this solid phase growth, a polycrystalline silicon thin film 4 having a large grain size of 1 μm or more (so-called huge) can be obtained.

【0015】次に、図3に示すように、多結晶シリコン
薄膜4に対してエキシマレーザ5を照射し、多結晶シリ
コン薄膜4に残留している歪や結晶欠陥を除去する。エ
キシマレーザ5の照射エネルギーとしては、多結晶シリ
コン薄膜4を溶解しないエネルギーであり、例えば10
0mJ/cm2 〜250mJ/cm2 とすることができ
る。
Next, as shown in FIG. 3, the polycrystalline silicon thin film 4 is irradiated with an excimer laser 5 to remove strains and crystal defects remaining in the polycrystalline silicon thin film 4. The irradiation energy of the excimer laser 5 is energy that does not melt the polycrystalline silicon thin film 4, and is, for example, 10
It can be set to 0 mJ / cm 2 to 250 mJ / cm 2 .

【0016】次に、図4に示すように、このようにして
得られた多結晶シリコン薄膜4を爾後形成される薄膜ト
ランジスタのパターンを残すように選択エッチングす
る。続いて、このパターニングされた多結晶シリコン薄
膜4の表面を含む全面にゲート絶縁膜6を被着形成す
る。即ち、例えば常圧CVD法により膜厚60nm程度
のシリコン酸化膜(SiO2 膜)7を成膜し、この上に
減圧CVD法で膜厚50nm程度のシリコン窒化膜(S
3 4 膜)8を成膜し、さらにこの上にCVD法によ
り膜厚10nm程度のシリコン酸化膜(SiO2 膜)9
を成膜して3層膜構造のゲート絶縁膜6を形成する。
Next, as shown in FIG. 4, the polycrystalline silicon thin film 4 thus obtained is selectively etched so as to leave the pattern of the thin film transistor formed thereafter. Subsequently, a gate insulating film 6 is deposited on the entire surface including the surface of the patterned polycrystalline silicon thin film 4. That is, for example, a silicon oxide film (SiO 2 film) 7 having a film thickness of about 60 nm is formed by an atmospheric pressure CVD method, and a silicon nitride film (S) having a film thickness of about 50 nm is formed thereon by a low pressure CVD method.
i 3 N 4 film) 8 is formed, and a silicon oxide film (SiO 2 film) 9 having a film thickness of about 10 nm is further formed thereon by the CVD method.
To form a gate insulating film 6 having a three-layer film structure.

【0017】この後、薄膜トランジスタのしきい値電圧
Vthを制御するために、必要ならば、多結晶シリコン
薄膜4に例えばボロンイオンを1〜8×1012cm2
度のドーズ量で打ち込む。
Thereafter, in order to control the threshold voltage Vth of the thin film transistor, if necessary, for example, boron ions are implanted into the polycrystalline silicon thin film 4 with a dose amount of about 1 to 8 × 10 12 cm 2 .

【0018】次に、ゲート絶縁膜6上にゲート電極とな
る例えば膜厚300nm程度の多結晶シリコン膜を形成
する。この多結晶シリコン膜は、低抵抗にする必要があ
るため、例えば燐をドープして抵抗を下げる。その後、
図5に示すように、この多結晶シリコン膜を選択エッチ
ングによりパターニングしてゲート電極11を形成す
る。更にゲート絶縁膜6を構成するうちのシリコン酸化
膜9及びシリコン窒化膜8を選択エッチングによりパタ
ーニングする。
Next, a polycrystalline silicon film having a film thickness of, for example, about 300 nm to be a gate electrode is formed on the gate insulating film 6. Since this polycrystalline silicon film needs to have a low resistance, it is doped with, for example, phosphorus to reduce the resistance. afterwards,
As shown in FIG. 5, the polycrystalline silicon film is patterned by selective etching to form a gate electrode 11. Further, the silicon oxide film 9 and the silicon nitride film 8 of the gate insulating film 6 are patterned by selective etching.

【0019】次に、図6に示すように、薄膜トランジス
タのソース領域及びドレイン領域を形成するために、レ
ジストマスク12を介してゲート電極11以外の部分に
例えば砒素イオン(As+ )を2×1014〜1×1015
cm2 程度のドーズ量でイオン注入し、活性化させてソ
ース領域13及びドレイン領域14を形成する。
Next, as shown in FIG. 6, in order to form the source region and the drain region of the thin film transistor, for example, arsenic ions (As.sup. + ) Are applied to the portion other than the gate electrode 11 through the resist mask 12 by 2.times.10. 14 ~ 1 x 10 15
Ion implantation is performed with a dose amount of about cm 2 and activated to form the source region 13 and the drain region 14.

【0020】次に、図7に示すように、電極の保護及び
絶縁するための膜厚500nm程度の例えばSiO2
よる層間絶縁膜16を形成する。この層間絶縁膜16の
SiO2 膜に必要ならば、燐,砒素,鉛,アンチモン,
ほう素等を含有させる。この層間絶縁膜16にソース領
域13又はドレイン領域14のいずれか一方、本例では
ソース領域13が臨むコンタクトホール17を形成す
る。
Next, as shown in FIG. 7, an interlayer insulating film 16 made of, for example, SiO 2 and having a film thickness of about 500 nm is formed to protect and insulate the electrodes. If necessary for the SiO 2 film of the interlayer insulating film 16, phosphorus, arsenic, lead, antimony,
Contains boron and the like. In the interlayer insulating film 16, one of the source region 13 and the drain region 14, in this example, the contact hole 17 facing the source region 13 is formed.

【0021】次に、図8に示すように、コンタクトホー
ル17を含んで例えば膜厚300nm程度のAl膜を形
成し、このAl膜を選択エッチングによりパターニング
して、ソース領域13に接続したAl膜による信号線1
8を形成する。この信号線18を絶縁隔離するために例
えばSiO2 系の層間絶縁膜19を膜厚が500nm程
度となるように形成する。このSiO2 系の層間絶縁膜
19には、必要ならば燐を0〜8wt%,砒素,鉛,ア
ンチモン,ほう素等を含有させることができる。
Next, as shown in FIG. 8, an Al film having a film thickness of, for example, about 300 nm including the contact hole 17 is formed, and the Al film is patterned by selective etching to form an Al film connected to the source region 13. Signal line 1
8 is formed. In order to insulate and isolate the signal line 18, for example, an SiO 2 -based interlayer insulating film 19 is formed to have a film thickness of about 500 nm. If necessary, the SiO 2 -based interlayer insulating film 19 may contain 0 to 8 wt% phosphorus, arsenic, lead, antimony, boron, or the like.

【0022】次に、図9に示すように、水素成分の外部
拡散防止膜として、例えばプラズマSiN膜,プラズマ
SiO2 膜,Al膜,Ti膜又はTa膜等を成膜する。
本例では、図9に示すように、層間絶縁膜19上に例え
ば膜厚500nm程度のプラズマ窒化シリコン膜20を
成膜する。ここで250℃〜500℃にてN2 アニール
処理を行い、水素化を促進させる。
Next, as shown in FIG. 9, a plasma SiN film, a plasma SiO 2 film, an Al film, a Ti film, a Ta film or the like is formed as an external diffusion preventing film for hydrogen components.
In this example, as shown in FIG. 9, a plasma silicon nitride film 20 having a film thickness of, for example, about 500 nm is formed on the interlayer insulating film 19. Here, N 2 annealing treatment is performed at 250 ° C. to 500 ° C. to accelerate hydrogenation.

【0023】次いで、ドレイン領域14又はソース領域
13、本例ではドレイン領域14が臨むようにコンタク
トホール22を形成する。また、画素電極23が形成さ
れる領域上のプラズマ窒化シリコン膜20は選択的にエ
ッチング除去される。これは画素部での光透過率を高め
るためである。次いで、コンタクトホール22を含んで
透明電極であるITO(酸化インジウム錫)薄膜を例え
ば膜厚100nm程度となるように形成し、パターニン
グしてドレイン領域14に接続されたITO薄膜による
画素電極23を形成する。このようにして、薄膜トラン
ジスタTr及び画素電極23が形成されたいわゆるTF
T基板24を得る。
Next, a contact hole 22 is formed so as to face the drain region 14 or the source region 13, which is the drain region 14 in this example. Further, the plasma silicon nitride film 20 on the region where the pixel electrode 23 is formed is selectively removed by etching. This is to increase the light transmittance in the pixel portion. Next, an ITO (indium tin oxide) thin film that is a transparent electrode including the contact hole 22 is formed to have a film thickness of, for example, about 100 nm, and is patterned to form a pixel electrode 23 formed of the ITO thin film connected to the drain region 14. To do. Thus, the so-called TF in which the thin film transistor Tr and the pixel electrode 23 are formed
The T substrate 24 is obtained.

【0024】上述の薄膜トランジスタTrの製造方法に
よれば、非晶質シリコン薄膜2に対して、エキシマレー
ザ3を照射することにより、結晶核を発生させることが
でき、その際、照射レーザ波長,照射回数,照射面積照
射エネルギーを制御することにより結晶核発生数を制御
することができる。その後、550℃〜700℃の固相
成長を行うことにより結晶粒径の大きな多結晶シリコン
膜4を形成することができる。即ち、従来に比して低
温,短時間で結晶粒径の大きな、従って結晶粒数の少な
い多結晶シリコン膜4を形成することができる。
According to the method of manufacturing the thin film transistor Tr described above, the amorphous silicon thin film 2 is irradiated with the excimer laser 3 to generate crystal nuclei. The number of crystal nuclei can be controlled by controlling the number of times and the irradiation energy of the irradiation area. Then, by performing solid phase growth at 550 ° C. to 700 ° C., the polycrystalline silicon film 4 having a large crystal grain size can be formed. That is, the polycrystalline silicon film 4 having a large crystal grain size and thus a small number of crystal grains can be formed at a lower temperature and in a shorter time than in the conventional case.

【0025】この多結晶シリコン膜4を薄膜トランジス
タTrの活性層に用いることにより、リーク電流を低減
し、オン電流を増加する等、薄膜トランジスタの電気特
性を向上することができる。
By using this polycrystalline silicon film 4 as the active layer of the thin film transistor Tr, it is possible to improve the electrical characteristics of the thin film transistor, such as reducing the leak current and increasing the on-current.

【0026】さらに、非晶質シリコン膜2を固相成長に
より多結晶シリコン膜4へ結晶化させた後、エキシマレ
ーザ5を照射することにより、多結晶シリコン薄膜4に
残留している歪み、結晶欠陥等が除去され、さらにトラ
ンジスタ特性を向上することができ、高性能の薄膜トラ
ンジスタが得られる。
Further, after the amorphous silicon film 2 is crystallized into the polycrystalline silicon film 4 by solid phase growth, the excimer laser 5 is irradiated to the strain and crystal remaining in the polycrystalline silicon thin film 4. Defects and the like are removed, the transistor characteristics can be further improved, and a high-performance thin film transistor can be obtained.

【0027】また、エキシマレーザは、シリコンに効率
良く吸収されるために、ガラス基板1を加熱せずに活性
層のシリコン薄膜をアニールでき、基板1の選択の自由
度が広がり、液晶表示素子の作製に応用した場合、大形
基板上に駆動回路を作製する際に有利となる。
In addition, since the excimer laser is efficiently absorbed by silicon, the silicon thin film of the active layer can be annealed without heating the glass substrate 1, and the degree of freedom in selecting the substrate 1 is expanded, and the liquid crystal display device When applied to manufacturing, it is advantageous when manufacturing a drive circuit on a large substrate.

【0028】図10〜図13は本発明の他の実施例を示
す。本例は、図10に示すように、液晶表示素子を形成
するための一方の絶縁基板例えばガラス基板1上に、膜
厚100nm以下、本例では80nm程度の非晶質シリ
コン薄膜2を例えばプラズマCVD法又は減圧CVD法
等により成膜する。そして、この非晶質シリコン薄膜2
にエキシマレーザ26を照射し、結晶核を発生させる。
このエキシマレーザ26は、弱い照射エネルギー、例え
ば照射エネルギー50mJ/cm2 〜200mJ/cm
2 で照射し、結晶核発生数を制御する。照射エネルギー
が50mJ/cm2 より小さいと、シリコン薄膜2の昇
温だけに寄与し、核発生及び核発生個数が少なく、次の
エキシマレーザ27の照射でも核発生が起こり、全体的
に微結晶化してしまう。また、照射エネルギーが200
mJ/cm2 より大きくなると、結晶核発生数の制御が
きかずシリコン薄膜2の全体がレーザ照射のみで完全結
晶化してしまう。
10 to 13 show another embodiment of the present invention. In this example, as shown in FIG. 10, an amorphous silicon thin film 2 having a film thickness of 100 nm or less, in this example, about 80 nm is formed on one insulating substrate for forming a liquid crystal display element, for example, a glass substrate 1 by plasma treatment. The film is formed by the CVD method or the low pressure CVD method. And this amorphous silicon thin film 2
Then, the excimer laser 26 is irradiated to generate crystal nuclei.
The excimer laser 26 has a weak irradiation energy, for example, irradiation energy of 50 mJ / cm 2 to 200 mJ / cm.
Irradiate at 2 to control the number of crystal nuclei generated. When the irradiation energy is less than 50 mJ / cm 2 , it contributes only to the temperature rise of the silicon thin film 2, the nucleation and the number of nuclei generated are small, and the nucleation also occurs in the irradiation of the excimer laser 27 next time, and the whole crystallizes. Will end up. Also, the irradiation energy is 200
If it exceeds mJ / cm 2, the number of crystal nuclei generated cannot be controlled and the entire silicon thin film 2 is completely crystallized only by laser irradiation.

【0029】続いて、図11に示すように、エキシマレ
ーザ26の照射エネルギーと同等又はそれ以上の照射エ
ネルギーのエキシマレーザ27を照射して結晶成長し、
結晶粒径の大きい多結晶シリコン薄膜4を形成する。結
晶核の発生数が制限されるので、結晶粒数が制限され、
結晶粒径の大きい多結晶シリコン薄膜4が得られる。
Subsequently, as shown in FIG. 11, an excimer laser 27 having an irradiation energy equal to or higher than the irradiation energy of the excimer laser 26 is irradiated to grow a crystal,
A polycrystalline silicon thin film 4 having a large crystal grain size is formed. Since the number of crystal nuclei is limited, the number of crystal grains is limited,
A polycrystalline silicon thin film 4 having a large crystal grain size can be obtained.

【0030】次に、図12に示すように、多結晶シリコ
ン薄膜4に対してエキシマレーザ5を照射し、多結晶シ
リコン薄膜4に残留している歪み、結晶欠陥を除去す
る。このときのエキシマレーザ5の照射エネルギーは、
上記2度目のエキシマレーザ27の照射エネルギーを越
えないエネルギーであり、また多結晶シリコン薄膜4を
溶解しないエネルギーであり、前述と同様に100mJ
/cm2 〜250mJ/cm2 とすることができる。
Next, as shown in FIG. 12, the polycrystalline silicon thin film 4 is irradiated with an excimer laser 5 to remove strains and crystal defects remaining in the polycrystalline silicon thin film 4. The irradiation energy of the excimer laser 5 at this time is
Energy that does not exceed the irradiation energy of the excimer laser 27 for the second time and energy that does not melt the polycrystalline silicon thin film 4, and is 100 mJ as described above.
/ Cm 2 can be a ~250mJ / cm 2.

【0031】これ以後は、この多結晶シリコン薄膜4を
薄膜トランジスタの活性層として用い、図示せざるも前
述の図4〜図9と同様の工程を経て、最終的に図13に
示すように、基板1上に薄膜トランジスタTrと画素電
極23を形成したTFT基板24を得る。なお、図13
において、図9と対応する部分には同一符号を付して重
複説明を省略する。
Thereafter, this polycrystalline silicon thin film 4 is used as an active layer of a thin film transistor, and through steps similar to those shown in FIGS. 4 to 9, which are not shown, finally, as shown in FIG. A TFT substrate 24 in which a thin film transistor Tr and a pixel electrode 23 are formed on 1 is obtained. Note that FIG.
In FIG. 9, parts corresponding to those in FIG.

【0032】この実施例の薄膜トランジスタTrの製造
方法によれば、非晶質シリコン薄膜2に対して照射エネ
ルギー50mJ/cm2 〜200mJ/cm2 のエキシ
マレーザ26を照射し、結晶核発生数を制御した後、こ
のエキシマレーザ26と同等又はそれ以上の照射エネル
ギーのエキシマレーザ27を照射して結晶成長させるこ
とにより、結晶粒径の大きい多結晶シリコン薄膜4を形
成することができる。この多結晶シリコン薄膜4を薄膜
トランジスタTrの活性層に用いることにより、リーク
電流を低減し、オン電流を増加する等、薄膜トランジス
タの電気特性を向上することができる。
According to the manufacturing method of a thin film transistor Tr in this embodiment, by irradiating the excimer laser 26 of the irradiation energy 50mJ / cm 2 ~200mJ / cm 2 with respect to the amorphous silicon thin film 2, control the crystal nuclei incidence Then, the polycrystalline silicon thin film 4 having a large crystal grain size can be formed by irradiating the excimer laser 27 having the irradiation energy equal to or higher than that of the excimer laser 26 to grow the crystal. By using this polycrystalline silicon thin film 4 for the active layer of the thin film transistor Tr, it is possible to improve the electrical characteristics of the thin film transistor, such as reducing the leak current and increasing the on-current.

【0033】さらに、得られた多結晶シリコン薄膜4に
エキシマレーザ5を照射することにより、多結晶シリコ
ン薄膜4に残留している歪み、結晶欠陥等を除去するこ
とができ、更なる電気特性の向上が得られる。
Further, by irradiating the obtained polycrystalline silicon thin film 4 with the excimer laser 5, strains, crystal defects, etc. remaining in the polycrystalline silicon thin film 4 can be removed, and further electrical characteristics can be improved. An improvement is obtained.

【0034】この実施例においても、エキシマレーザ2
6,27の照射で結晶核発生及び結晶成長を行うので、
処理時間が短く、例えば1枚当たり5分程度、25枚で
2時間であり(従来の固相成長で20時間程度)、また
低温において、結晶粒の大きな多結晶シリコン薄膜が得
られることから、基板1に熱的影響を与えることがな
く、基板の選択の自由度が上がり、例えば液晶表示素子
の作製に適用して好適である。
Also in this embodiment, the excimer laser 2 is used.
Since the crystal nucleation and crystal growth are performed by irradiation of 6,27,
Since the processing time is short, for example, about 5 minutes per sheet, 2 hours for 25 sheets (about 20 hours in the conventional solid phase growth), and a polycrystalline silicon thin film with large crystal grains can be obtained at low temperature, The substrate 1 is not affected by heat and the degree of freedom in selecting the substrate is increased. For example, the substrate 1 is suitable for production of a liquid crystal display element.

【0035】上述した各実施例におけるエキシマレーザ
3,5,26,27の照射エネルギーは、シリコン薄膜
の膜厚が100nm以下、50nm程度も可の場合であ
るが、この膜厚が厚くなれば照射エネルギーは増加す
る。
The irradiation energy of the excimer lasers 3, 5, 26, and 27 in each of the above-mentioned embodiments is for the case where the film thickness of the silicon thin film is 100 nm or less, and about 50 nm is possible. Energy increases.

【0036】尚、上例では液晶表示素子に用いる薄膜ト
ランジスタに適用したが、その他の薄膜トランジスタの
製造にも適用できることは勿論である。
In the above example, the invention is applied to the thin film transistor used for the liquid crystal display element, but it is needless to say that the invention can be applied to the manufacture of other thin film transistors.

【0037】[0037]

【発明の効果】第1の本発明によれば、非晶質半導体薄
膜にエキシマレーザを照射し結晶核を発生させ、続いて
固相成長を行うことにより、700℃以下の低温、短時
間で結晶粒径の大きい多結晶半導体薄膜を形成すること
ができる。この多結晶半導体薄膜を薄膜トランジスタの
活性層に用いることにより、リーク電流を低減し、オン
電流を増加する等、電気特性に優れた薄膜トランジスタ
を製造することができる。工程の低温化によって、基板
上に薄膜トランジスタを作製する場合、基板が熱的影響
(変形,反り等)を受けないので、基板の選択の自由度
が広がり、例えば液晶表示素子の作製等に応用して好適
ならしめる。
According to the first aspect of the present invention, an amorphous semiconductor thin film is irradiated with an excimer laser to generate crystal nuclei, and then solid phase growth is performed. A polycrystalline semiconductor thin film having a large crystal grain size can be formed. By using this polycrystalline semiconductor thin film as an active layer of a thin film transistor, it is possible to manufacture a thin film transistor having excellent electrical characteristics such as reducing leak current and increasing on-current. When manufacturing a thin film transistor on a substrate by lowering the process temperature, the substrate is not affected by thermal effects (deformation, warpage, etc.), so the degree of freedom in selecting the substrate is widened, and it can be applied to, for example, the production of liquid crystal display elements. If it is suitable,

【0038】第2の本発明によれば、非晶質半導体薄膜
に第1のエキシマレーザを照射して結晶核発生数を制御
し、続けて第1のエキシマレーザと同等又はそれ以上の
照射エネルギーの第2のエキシマレーザを照射して結晶
成長させることにより、基板を加熱せずに、短時間で結
晶粒径の大きい多結晶半導体薄膜を形成することができ
る。この多結晶半導体薄膜を薄膜トランジスタの活性層
に用いることにより、リーク電流を低減し、オン電流を
増加する等、電気特性に優れた薄膜トランジスタを形成
することができる。エキシマレーザは半導体に効率良く
吸収されるので、基板を加熱せずに多結晶半導体薄膜の
形成ができ、基板の選択に自由度が広がり、例えば液晶
表示素子の作製等に応用して好適ならしめる。
According to the second aspect of the present invention, the amorphous semiconductor thin film is irradiated with the first excimer laser to control the number of generated crystal nuclei, and then the irradiation energy is equal to or higher than that of the first excimer laser. By irradiating the second excimer laser for crystal growth, a polycrystalline semiconductor thin film having a large crystal grain size can be formed in a short time without heating the substrate. By using this polycrystalline semiconductor thin film as an active layer of a thin film transistor, it is possible to form a thin film transistor having excellent electric characteristics such as reduction of leak current and increase of on-current. Since the excimer laser is efficiently absorbed by the semiconductor, it is possible to form a polycrystalline semiconductor thin film without heating the substrate, and the degree of freedom in selecting the substrate is widened, and it is suitable for application in the production of liquid crystal display devices, for example. .

【0039】第3の本発明によれば、第1又は第2の発
明の製法において、多結晶半導体薄膜を得た後、さらに
エキシマレーザを照射して多結晶半導体薄膜に残留して
いる結晶内部の結晶欠陥、歪みを除去することができ、
薄膜トランジスタにおける電気特性を更に向上すること
ができる。
According to the third aspect of the present invention, in the manufacturing method of the first or second aspect of the invention, after the polycrystalline semiconductor thin film is obtained, the excimer laser is further irradiated to the inside of the crystal remaining in the polycrystalline semiconductor thin film. The crystal defects and strains of can be removed,
The electrical characteristics of the thin film transistor can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その1)である。
FIG. 1 is a manufacturing process diagram (1) showing an example of a method of manufacturing a thin film transistor according to the present invention.

【図2】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その2)である。
FIG. 2 is a manufacturing process diagram (2) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図3】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その3)である。
FIG. 3 is a manufacturing process diagram (3) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図4】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その4)である。
FIG. 4 is a manufacturing process diagram (4) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図5】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その5)である。
FIG. 5 is a manufacturing step diagram (5) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図6】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その6)である。
FIG. 6 is a manufacturing process diagram (6) showing an example of a method of manufacturing a thin film transistor according to the present invention.

【図7】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その7)である。
FIG. 7 is a manufacturing process diagram (7) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図8】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その8)である。
FIG. 8 is a manufacturing process diagram (8) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図9】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図(その9)である。
FIG. 9 is a manufacturing process diagram (9) showing the example of the method of manufacturing the thin film transistor according to the present invention.

【図10】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図(その1)である。
FIG. 10 is a manufacturing process diagram (1) showing another example of the method of manufacturing a thin film transistor according to the present invention.

【図11】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図(その2)である。
FIG. 11 is a manufacturing process diagram (2) showing another example of the method of manufacturing a thin film transistor according to the present invention.

【図12】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図(その3)である。
FIG. 12 is a manufacturing process diagram (3) showing another example of the method of manufacturing a thin film transistor according to the present invention.

【図13】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図(その4)である。
FIG. 13 is a manufacturing process diagram (4) showing another example of the method of manufacturing a thin film transistor according to the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 非晶質シリコン薄膜 3 エキシマレーザ 4 多結晶シリコン薄膜 5 エキシマレーザ 6 ゲート絶縁膜 7 SiO2 膜 8 Si3 4 膜 9 SiO2 膜 11 ゲート電極 12 レジストマスク 13 ソース領域 14 ドレイン領域 18 Al信号線 23 画素電極 Tr 薄膜トランジスタ 26 エキシマレーザ1 Insulating Substrate 2 Amorphous Silicon Thin Film 3 Excimer Laser 4 Polycrystalline Silicon Thin Film 5 Excimer Laser 6 Gate Insulating Film 7 SiO 2 Film 8 Si 3 N 4 Film 9 SiO 2 Film 11 Gate Electrode 12 Resist Mask 13 Source Region 14 Drain Region 18 Al signal line 23 Pixel electrode Tr Thin film transistor 26 Excimer laser

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 非晶質半導体薄膜にエキシマレーザを照
射して結晶核を発生させ、続いて固相成長を行い粒径を
大きくした多結晶半導体薄膜を得、該多結晶半導体薄膜
を活性層に用いることを特徴とする薄膜トランジスタの
製造方法。
1. An amorphous semiconductor thin film is irradiated with an excimer laser to generate crystal nuclei, and then solid phase growth is performed to obtain a polycrystalline semiconductor thin film having a large grain size. The polycrystalline semiconductor thin film is used as an active layer. A method of manufacturing a thin film transistor, which is used for.
【請求項2】 非晶質半導体薄膜に第1のエキシマレー
ザを照射して結晶核発生数を制御し、続いて前記第1の
エキシマレーザと同等又はそれ以上の照射エネルギーの
第2のエキシマレーザを照射し結晶成長させて多結晶半
導体薄膜を得、該多結晶半導体薄膜を活性層に用いるこ
とを特徴とする薄膜トランジスタの製造方法。
2. An amorphous semiconductor thin film is irradiated with a first excimer laser to control the number of generated crystal nuclei, and then a second excimer laser having an irradiation energy equal to or higher than that of the first excimer laser. And a crystal growth to obtain a polycrystalline semiconductor thin film, and the polycrystalline semiconductor thin film is used as an active layer.
【請求項3】 前記多結晶半導体薄膜を得た後、エキシ
マレーザを照射して多結晶半導体薄膜に残存する歪み及
び結晶欠陥を除去することを特徴とする請求項1又は2
に記載の薄膜トランジスタの製造方法。
3. The method according to claim 1, wherein after the polycrystalline semiconductor thin film is obtained, excimer laser irradiation is performed to remove strains and crystal defects remaining in the polycrystalline semiconductor thin film.
3. The method for manufacturing a thin film transistor according to item 1.
JP27933794A 1994-11-14 1994-11-14 Method of manufacturing thin film transistor Pending JPH08139331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27933794A JPH08139331A (en) 1994-11-14 1994-11-14 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27933794A JPH08139331A (en) 1994-11-14 1994-11-14 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JPH08139331A true JPH08139331A (en) 1996-05-31

Family

ID=17609780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27933794A Pending JPH08139331A (en) 1994-11-14 1994-11-14 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JPH08139331A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163165A (en) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films
JP2010103485A (en) * 2008-09-24 2010-05-06 Sony Corp Semiconductor device, method for manufacturing semiconductor, apparatus for manufacturing semiconductor, and display unit
US7723167B2 (en) 2006-02-06 2010-05-25 Fujifilm Corporation Process and system for laser annealing and laser-annealed semiconductor film
US7838397B2 (en) 2006-02-06 2010-11-23 Fujifilm Corporation Process and system for laser annealing and laser-annealed semiconductor film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163165A (en) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films
US7723167B2 (en) 2006-02-06 2010-05-25 Fujifilm Corporation Process and system for laser annealing and laser-annealed semiconductor film
US7838397B2 (en) 2006-02-06 2010-11-23 Fujifilm Corporation Process and system for laser annealing and laser-annealed semiconductor film
JP2010103485A (en) * 2008-09-24 2010-05-06 Sony Corp Semiconductor device, method for manufacturing semiconductor, apparatus for manufacturing semiconductor, and display unit

Similar Documents

Publication Publication Date Title
JP3254072B2 (en) Method for manufacturing semiconductor device
JPH06232069A (en) Manufacture of semiconductor device
JPH07118443B2 (en) Manufacturing method of semiconductor device
JP2623276B2 (en) Method for manufacturing thin film semiconductor device
JP3869189B2 (en) Method for manufacturing thin film transistor
JP2008252108A (en) Semiconductor device
JP2700277B2 (en) Method for manufacturing thin film transistor
JP4174862B2 (en) Thin film transistor manufacturing method and semiconductor device manufacturing method
KR980012600A (en) Method of manufacturing semiconductor device and thin film transistor
JPH05206468A (en) Thin film transistor and its manufacture
JPH07131034A (en) Fabrication of semiconductor device
JPH02148831A (en) Laser annealing method
JPH08139331A (en) Method of manufacturing thin film transistor
JP4286692B2 (en) Control method of polysilicon crystallization
JP3110792B2 (en) Method for manufacturing polycrystalline semiconductor thin film transistor and active matrix substrate
JPH10125923A (en) Semiconductor element and its manufacture
JP2002280304A (en) Method of manufacturing semiconductor device
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JPH11102861A (en) Manufacture of polycrystalline silicon thin film
JPH02119122A (en) Manufacture of low resistive polycrystalline semiconductor thin film
JP3404928B2 (en) Manufacturing method of thin film integrated circuit
JPH09330879A (en) Production of polycrystalline silicon
JPH10163112A (en) Manufacture of semiconductor device
JPH0697196A (en) Semiconductor device and manufacture thereof
JPH11121375A (en) Manufacture of semiconductor device