JPH0786289A - 半導体シリコンウェハおよびその製造方法 - Google Patents

半導体シリコンウェハおよびその製造方法

Info

Publication number
JPH0786289A
JPH0786289A JP6128959A JP12895994A JPH0786289A JP H0786289 A JPH0786289 A JP H0786289A JP 6128959 A JP6128959 A JP 6128959A JP 12895994 A JP12895994 A JP 12895994A JP H0786289 A JPH0786289 A JP H0786289A
Authority
JP
Japan
Prior art keywords
silicon wafer
semiconductor silicon
semiconductor
heat treatment
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6128959A
Other languages
English (en)
Inventor
Atsuko Kubota
田 敦 子 窪
Yoshihiro Ueno
野 芳 弘 上
Norihiko Tsuchiya
屋 憲 彦 土
Shuichi Samata
俣 秀 一 佐
Masakuni Numano
野 正 訓 沼
Masakatsu Kojima
島 正 勝 児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6128959A priority Critical patent/JPH0786289A/ja
Priority to KR1019940017349A priority patent/KR100232914B1/ko
Priority to EP94111305A priority patent/EP0635879B1/en
Priority to DE69431385T priority patent/DE69431385T2/de
Priority to US08/279,007 priority patent/US5534294A/en
Publication of JPH0786289A publication Critical patent/JPH0786289A/ja
Priority to US08/580,926 priority patent/US5738942A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 内部ゲッタリング効果を向上させることがで
きるとともに、表面を無欠陥とすることができる半導体
シリコンウェハの製造方法を提供する。 【構成】 シリコンインゴット１０を作成した後、この
シリコンインゴット１０を切断してシリコンウェハ１１
を作成する。次にシリコンウェハ１１の一方の面に多結
晶シリコン堆積層１２を設け、不活性ガスまたは還元性
ガスまたはこれらの混合ガス中で熱処理してシリコンウ
ェハ１１の他方の面近傍から酸素を放出する。この他
に、熱処理してシリコンウェハ１１から酸素を放出した
後に、シリコンウェハ１１の一方の面に多結晶シリコン
堆積層１２を設けても良い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体シリコンウェハの
製造方法に係り、とりわけ高いゲッタリング能力を有す
るとともに、表面に無欠陥層を得ることができる半導体
シリコンウェハおよびその製造方法に関する。
【０００２】
【従来の技術】半導体シリコンウェハはシリコンインゴ
ットをウェハ状に切断することにより得られるが、その
後半導体シリコンウェハに対して、デバイスプロセス中
に種々の熱処理が施される。
【０００３】デバイスプロセス中に半導体シリコンウェ
ハが受ける金属汚染を素子活性領域以外に取り込む事を
目的として様々なゲッタリング手法が行われている。こ
のゲッタリング手法としては、大きく２つの手法がとら
れている。
【０００４】図１２（ａ）に示すように、１つは内部ゲ
ッタリング（Intrinsic GetteringすなわちIG）であ
り、ＩＧは半導体シリコンウェハ中に１×１０18（c
m-3）程度含まれる酸素が熱処理中に作る析出物を利用
するものである。高温、低温、中温の順序で熱処理を行
う事により、半導体シリコンウェハ表面酸素の外方拡
散、酸素析出物の核形成、酸素析出物の成長が起こり、
半導体シリコンウェハの内部のみに酸素析出物が形成さ
れる。このようにして表面の素子活性層が無欠陥となる
ＩＧ半導体シリコンウェハが得られる。ＩＧは次に述べ
るエクストリンシックゲッタリング（Extrinsic Getter
ing EG）よりもゲッタリング能力が高いことが一般に知
られているが、表面無欠陥層を完全に無欠陥にすること
は非常に難しい。
【０００５】ＥＧの中で最も一般的に用いられるのはサ
ンドブラスト法であり、これは半導体シリコンウェハ裏
面にシリコンの微粒子をぶつけ、１μｍ程度またはそれ
以下の大きさの微小な傷を形成する方法である。その後
半導体シリコンウェハを酸化させることによって、この
傷から酸化誘起積層欠陥（ＯＳＦ）や転位が発生し、半
導体シリコンウェハ裏面が金属のゲッタリングサイトと
なる（図１２（ｂ））。ただし、傷の部分からシリコン
（Ｓｉ）がはがれ、細かいゴミが発生することがある。
【０００６】最近、ゲッタリング能力の高いＥＧとして
注目されている方法に裏面多結晶シリコン付き半導体シ
リコンウェハがある。これはシリコンインゴットをウェ
ハ状に切断したシリコンウェハの裏面に、気相成長法
（ＣＶＤ）などにより多結晶シリコンを堆積する方法で
ある。この方法によれば、多結晶粒界でのゲッタリング
作用と、デバイスプロセス中の熱処理によって酸素析出
物を誘起することができ、ＥＧ＋ＩＧの効果が期待でき
る（図１２（ｃ））。
【０００７】
【発明が解決しようとする課題】ところで、同一インゴ
ットから切り出した含有酸素濃度［Ｏｉ］＝１３×１０
17（cm-3）のシリコンウェハの裏面に多結晶シリコンを
堆積した半導体シリコンウェハと、サンドブラスト法に
よりＥＧを行った半導体シリコンウェハにＣＭＯＳ熱処
理シミュレーションを行い、発生した酸素析出物密度を
半導体シリコンウェハの断面方向に測定した。この測定
結果を図１３に示す。図１３に示すように、裏面多結晶
シリコン付き半導体シリコンウェハは、サンドブラスト
半導体シリコンウェハに比べ酸素析出物密度が２ケタ程
度高いため、大きなＩＧ効果が期待できる。しかし反
面、裏面多結晶シリコン付ウェハでは表面近傍で酸素析
出物密度が高くなる。このような表面近傍の酸素析出物
は、キャリアの再結合中心となり、デバイス特性を劣化
させたり、結晶欠陥発生の原因となる。
【０００８】また従来のシリコンウェハ裏面に多結晶シ
リコン層を形成する外部ゲッタリング法は、表面無欠陥
化のために高温還元性雰囲気で熱処理すると、裏面多結
晶シリコン層が再結晶化し、多結晶シリコン層の厚さが
大幅に低下してしまい、ゲッタリング能力が著しく低下
してしまうことも考えられる。
【０００９】更に、実際の半導体デバイスの製造工程に
おいても、各種の高温熱処理工程が存在し、これによっ
ても多結晶シリコン層の再結晶化が起こり、ゲッタリン
グ能力が低下してしまう。
【００１０】本発明はこのような点を考慮してなされた
ものであり、高いゲッタリング能力を有するとともに、
表面に無欠陥層を形成することができ、かつ高温熱処理
による多結晶シリコン層の減少を十分に抑制することが
できる半導体シリコンウェハ及びその製造方法を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
半導体シリコンウェハの一方の面に多結晶シリコン堆積
層を設ける工程と、その後前記半導体シリコンウェハを
不活性ガスまたは還元性ガスまたはこれらの混合ガス中
で熱処理する工程と、を備えたことを特徴とする半導体
シリコンウェハの製造方法である。
【００１２】請求項２記載の発明は、半導体シリコンウ
ェハを不活性ガスまたは還元性ガスまたはこれらの混合
ガス中で熱処理する工程と、その後半導体シリコンウェ
ハの一方の面に多結晶シリコン堆積層を設ける工程と、
を備えたことを特徴とする半導体シリコンウェハの製造
方法である。
【００１３】請求項３に記載された発明は、半導体シリ
コンウェハの一方の面に厚さ約１ｎｍ〜３ｎｍの酸化膜
を形成する工程と、この酸化膜形成後に前記半導体シリ
コンウェハの一方の面に多結晶シリコン堆積層を設ける
工程と、前記半導体シリコンウェハを不活性ガスまたは
還元性ガスまたはそれらの混合ガス中で熱処理する工程
と、を備えたことを特徴とする半導体シリコンウェハの
製造方法である。
【００１４】このような半導体シリコンウェハの製造方
法にあっては、上記多結晶シリコン層には、ボロンとヒ
素とリンとの少なくとも一種がドーピングされることが
望ましい。
【００１５】また、上記熱処理は１１００°Ｃ以上の温
度で１０分間行われ、上記多結晶シリコン層の厚さは上
記高温熱処理の後も約０．５μｍ〜２．５μｍ残存して
いることが好ましい。
【００１６】請求項４に記載された発明は、半導体シリ
コンウェハの一方の面に形成された厚さ約１ｎｍ〜３ｎ
ｍの酸化膜と、前記酸化膜の表面に形成された多結晶シ
リコン堆積層とを備えたことを特徴とする半導体シリコ
ンウェハである。
【００１７】この構成にあっては、上記多結晶シリコン
堆積層は厚さが約０．５μｍ〜２．５μｍであることが
好ましい。
【００１８】
【作用】請求項１および２記載の発明によれば、シリコ
ンウェハの一方の面に多結晶シリコン堆積層を設け、ま
たシリコンウェハの他方の面から酸素を外方へ放出させ
ることにより、デバイスプロセス中の熱処理において酸
素析出物を生じさせ、ゲッタリング効果を向上させるこ
とができるとともに、他方の面を無欠陥とすることがで
きる。
【００１９】請求項３および４記載の発明によれば、半
導体シリコンウェハの裏面に厚さ１ｎｍ〜３ｎｍの酸化
膜を形成した後に上記半導体シリコンウェハ裏面に多結
晶シリコン層を堆積するため、その後の高温熱処理の時
に、多結晶シリコンの再結晶化が酸化膜の働きによって
抑制される。従って、半導体製造プロセス全体にわたっ
て高いゲッタリング能力が保持される。
【００２０】
【実施例】第１の実施例 以下、図面を参照して本発明の実施例について説明す
る。図１乃至図８は本発明による半導体シリコンウェハ
の製造方法の第１の実施例を示す図である。まず本発明
の第１の実施例作成方法のフローチャートを図１に示
す。まず図１（ａ）に示すように、Ｃｚ法（引上法）で
引き上げて［Ｏｉ］＝１３×１０17（cm-3）を目標とす
るシリコンインゴット１０を作成する。
【００２１】次にシリコンインゴット１０をウェハ状に
切断してシリコンウェハ１１を作成する（スライシン
グ）。その後、シリコンウェハ１１の端部に丸み付（ベ
ベリング）を行ない、次にラッピングしてシリコンウェ
ハ１１の厚みを規定厚さに近づけ、ラッピングによる破
砕層をエッチングによって除去する。
【００２２】次にこのシリコンウェハ１１の表裏面にＣ
ＶＤ法により厚さ１μｍの多結晶シリコン層１２を堆積
させる。その後、表面のみをミラーポリッシュして表面
から多結晶シリコン層１２を除去する。最後にＨ2 雰囲
気中で１２００℃１時間の熱処理を行ない、表面近傍の
酸素を外方へ放出する。
【００２３】このようにして得られた半導体シリコンウ
ェハ１５の表面近傍の酸素濃度深さ分布を図２に示す。
図２に示すように、Ｈ2 還元性雰囲気中の熱処理により
表面近傍（〜２０μｍ）の酸素濃度が非常に低くなり、
このために半導体シリコンウェハ１５表面の無欠陥化が
達成されることがわかる。なお、図２において、熱処理
後の酸素濃度を実線で示し、熱処理前の酸素濃度を破線
で示す。次に、このような半導体シリコンウェハ１５に
ＣＭＯＳ熱処理を加え、その時発生する表面酸素析出物
を測定した。この結果を図３に示す。図３および図１３
を比較することにより、本実施例による製造方法を用い
て表面の無欠陥化が達成されることがわかる。
【００２４】次に図１（ｂ）に他の実施例を示す。図１
（ｂ）に示すように、シリコンウェハ１１に対して熱処
理を施しシリコンウェハ１１表裏面近傍から酸素を外方
へ放出し、次にシリコンウェハ１１の表裏面にＣＶＤ法
により多結晶シリコン１２を１．５μｍ堆積させ表面の
みをミラーポリッシュする。この場合の熱処理はＡｒの
不活性雰囲気中で１１７０℃、４時間で行なわれる。こ
のようにして得られた半導体シリコンウェハに対して、
その後ＣＭＯＳ熱処理が施され、この時の表面酸素析出
物が測定された。この測定結果を図４に示す。
【００２５】なお、図１（ａ）に示す製造方法におい
て、多結晶シリコン１２の堆積後に、Ｈ2 雰囲気の代わ
りにＨｅ雰囲気中で１２００℃、２時間で熱処理しても
よい。またＨ2 雰囲気の代わりにＣＯ雰囲気中で１１５
０℃、３０分熱処理してもよい。各々の場合の半導体シ
リコンウェハ１５に対して、その後ＣＭＯＳ熱処理した
時の表面酸素析出物の測定結果を図５および図６に示
す。
【００２６】また、上記各製造方法において、還元性雰
囲気中または不活性雰囲気中で熱処理を施し、シリコン
ウェハ１１から酸素を外方へ放出した例を示したが、還
元性ガスおよび不活性ガスの混合ガス雰囲気中で熱処理
してもよい。
【００２７】次に本発明により得られた半導体シリコン
ウェハと、従来の多結晶シリコン付き半導体シリコンウ
ェハと、従来の還元性雰囲気で高温熱処理を行った半導
体シリコンウェハ（１２００℃、Ｈ2 、１時間）と、従
来のサンド・ブラスト処理を行った半導体シリコンウェ
ハの４種類の半導体シリコンウェハに対してＣＭＯＳ熱
処理を施し、酸素折出物密度の深さ方向分布を測定し
た。基板酸素濃度は、いずれも１３×１０17（ｃｍ-3）
の半導体シリコンウェハを用いた。結果を図８に示す。
【００２８】図８に示すように、基板酸素濃度が低いた
めサンド・ブラスト処理を行った半導体シリコンウェハ
にはほとんど酸素折出物が発生していない。熱処理によ
り酸素折出物を誘起する性質のある多結晶シリコン付き
半導体シリコンウェハと、還元性雰囲気で高温熱処理を
行った半導体シリコンウェハでは、サンド・ブラストの
半導体シリコンウェハに比べて２ケタ高い酸素折出物が
内部に発生している。これに対して本発明では、多結晶
シリコン付き半導体シリコンウェハと、還元性雰囲気で
高温熱処理を行った半導体シリコンウェハに比べて約１
ケタ多い酸素折出物が発生しており、より高いゲッタリ
ング能力を持つことができることが判明した。
【００２９】次に図１（ａ）に示す製造方法により得ら
れた半導体シリコンウェハと従来の多結晶シリコン付き
半導体シリコンウェハを各５枚ずつ用いて酸化膜耐圧を
測定した。測定条件は、酸化膜厚３０nm、キャパシタ面
積１０mm2 とした。この測定結果を図７に示す。図７に
示すように本発明による半導体シリコンウェハは、従来
の多結晶シリコン付き半導体シリコンウェハに比べ耐圧
良品率（Ｃ＋）が高く、良好である事が確認された。図
７は耐圧良品率（Ｃ＋）、耐圧不良品率（Ｂ−）、中間
品率（Ｂ＋）の各々の頻度を示す図である。
【００３０】次に本発明の変形例について説明する。
【００３１】図９乃至図１１は、本発明の変形例を示す
図である。まず比較のため、一般的な半導体シリコンウ
ェハの製造方法を図１１に示す。
【００３２】図１１に示すように、はじめに Ｃｚ法
（引き上げ法）によってシリコンインゴット１０を作成
する。次に シリコンインゴット１０をスライスして
シリコンウェハ１１を作成する。その時の厚みは約１mm
程度である。その後 ウェハ端の丸み付（ベベル形
成）を行う。次に ラッピングによりシリコンウェハ
１１の厚さを規定の厚さ（６２５μｍ）に近づける。次
に ラッピングによる破砕層をエッチングによって除
去し、 最後に片面（表面）だけミラーポリッシング
を行い仕上げる。
【００３３】この工程中、酸素によるサーマルドナーを
消去するためのラッピング工程またはのエッチング
工程の後に、６５０℃のドナーキラー熱処理を行うとと
もに、ＥＧ処理を行う場合は、のエッチング工程の後
にのサンドブラスト処理あるいはａの多結晶シリコ
ン堆積処理を行い、最後のミラーポリッシングを行い
仕上げる。
【００３４】次に、本発明の製造方法について、図９に
より説明する。図９に示すように、 Ｃｚ法によって
シリコンインゴット１０を作成し、次に シリコンイ
ンゴット１０をウェハ状に切断してシリコンウェハ１１
を作成する。この時のシリコンウェハ１１の厚みは約１
mm程度とする。
【００３５】次にａ シリコンウェハ１１の一方の面
にＣＶＤ法により１μｍの多結晶シリコンの堆積層１２
を形成する。多結晶シリコンの堆積処理は６２０℃〜６
５０℃の温度範囲で行なわれるので、この間にシリコン
ウェハ１１内のサーマルドナーが消滅するため、別個に
ドナーキラー処理を行なう必要がない。
【００３６】次にｂ １０００℃、１０時間の熱処理
を行なって、多結晶シリコンの堆積層に予め酸素析出物
を形成する。
【００３７】その後は、一般の工程と同様、 シリコ
ンウェハ端の丸み付（ベベル形成）、および ラッピ
ングによるシリコンウェハ１１の厚さ調整を行なう。こ
のようにして、シリコンウェハ１１の一方の面に形成さ
れた多結晶シリコンの堆積層１２を除去し、シリコンウ
ェハの厚みを６２５μｍとする。
【００３８】次に ラッピングによって生じた破砕層
をエッチングによって除去し、ミラーポリッシングを
行なって仕上げ、このようにして半導体シリコンウェハ
１５が得られる。
【００３９】次に図１０により本発明の他の実施例を説
明する。図９に示す製造方法は、シリコンインゴット
１０の切断工程および ベベル形成工程の後に、ａ
シリコンウェハ１１の一方の面に、多結晶シリコンの堆
積層を形成するものであり、他は図９に示す製造方法と
略同一である。
【００４０】なお、図１０において、ａの多結晶シリ
コンの堆積処理は、６３０℃で行なわれ膜厚０．８μｍ
となる。またｂの多結晶シリコンの堆積層１２に予め
酸素析出物を形成するための熱処理は９５０℃、８時間
行なわれる。
【００４１】図１０に示す製造方法によって得られた半
導体シリコンウェハは、図９に示す製造方法によって得
られた半導体シリコンウェハと同様の効果を有すること
が確認された。第２の実施例 以下に、本発明の第２の実施例を図１４乃至図１８によ
り説明する。
【００４２】図１４において、半導体シリコンウェハ２
１は酸素を約１３×１０１７（ｃｍ−３）含有するもの
が使用される。このシリコンウェハ２１に薬液処理を行
い、酸化膜２６を形成する。この薬液処理は薬液ＳＨ
（Ｈ２Ｏ２／Ｈ２ＳＯ４）を使用し、７０°の温度で２
０分間行い、これによって厚さ２ｎｍの酸化膜２６が形
成される。なお、この酸化膜２６の厚さ２ｎｍはＸＰＳ
によって測定された値である。この薬液は、上記の薬液
ＳＨの他に、希ＨＦ（ＨＦ：Ｈ２Ｏ）やＳＣ２（Ｈ２Ｏ
２／ＨＣｌ／Ｈ２Ｏ）やＮＣ２（コリン／Ｈ２Ｏ２／Ｈ
２Ｏ）なども使用することができる。
【００４３】この薬液処理の後に、酸化膜２６が形成さ
れたシリコンウェハ２１の裏面２１ｂには、気相成長
（ＣＶＤ）法によって厚さ１μｍ〜２μｍのノンドープ
多結晶シリコン層２５が堆積される。
【００４４】この多結晶シリコン層２５の堆積後に、シ
リコンウェハ２１は、還元性ガスとして水素を使用した
雰囲気中において１１００°Ｃ以上の温度で１０分以上
の高温熱処理を受ける。なお、この高温熱処理では還元
性ガスの他に、ＡｒやＨｅやＸｅやＫｒやＮｅなどの不
活性ガス、またはこれらの不活性ガスと還元性ガスとの
混合ガスを使用することもできる。
【００４５】このようにして製造されたシリコンウェハ
２１は、シリコンウェハ裏面２１ｂに堆積された多結晶
シリコン層２５の多結晶粒界での外部ゲッタリング作用
と、高温熱処理による内部ゲッタリング作用とによっ
て、表面２１ａに表面無欠陥層２２が形成される。ま
た、多結晶シリコン層２５はその後の高温熱処理を受け
ても、酸化膜２６の存在によって再結晶化が抑制される
ため、十分な厚さを保持している。
【００４６】次に、酸化膜２６が多結晶シリコン層２５
の再結晶化を抑制することを実験例によって例証する。
【００４７】実験は、本発明による２種の半導体シリコ
ンウェハと従来の２種の半導体シリコンウェハとを使用
して行われた。本発明による２種の半導体シリコンウェ
ハは、上記の実施例と同様の薬液処理によって形成され
た厚さ２ｎｍの酸化膜に気相成長法によって夫々厚さ１
μｍ及び２μｍの多結晶シリコン層が堆積されたもので
ある。従来の２種の半導体シリコンウェハは、上記の酸
化膜を形成することなしに気相成長法によって夫々厚さ
１μｍ及び２μｍの多結晶シリコン層が堆積される。こ
れらの本発明による２種の半導体シリコンウェハと従来
の２種の半導体シリコンウェハは、高温熱処理を受け
る。この高温熱処理は水素雰囲気中において温度１２０
０°Ｃで、時間を０時間、０．５時間、１時間、２時
間、３時間及び４時間と変えて行われた。
【００４８】図１５は、この実験例を示したグラフで、
横軸は高温熱処理時間であり、縦軸は多結晶シリコン層
の膜厚である。このグラフから明らかなように、従来の
半導体シリコンウェハは高温熱処理を受けると、多結晶
シリコン層が再結晶化してその厚さが急激に減少してし
まう。これに対して、本発明の２種の半導体シリコンウ
ェハは高温熱処理を受けても、多結晶シリコン層の厚さ
がほとんど不変であり、酸化膜が多結晶シリコンの再結
晶化を十分に抑制したことが分かる。
【００４９】次に、酸化膜６の膜厚は約１ｎｍ〜３ｎｍ
が最適値であることを実験例によって例証する。
【００５０】半導体シリコンウェハは、４種の薬液、即
ち希ＨＦ（ＨＦ：Ｈ２Ｏ）とＳＣ２（Ｈ２Ｏ２／ＨＣｌ
／Ｈ２Ｏ）とＮＣ２（コリン／Ｈ２Ｏ２／Ｈ２Ｏ）とＳ
Ｈ（Ｈ２Ｏ２／Ｈ２ＳＯ４）を夫々使用して、膜厚が
０．１ｎｍと０．５ｎｍと１ｎｍと３ｎｍの４種の酸化
膜を形成する。これらの４種の酸化膜が形成された半導
体シリコンウェハに夫々多結晶シリコン層を厚さ１μｍ
堆積した後に、水素雰囲気中において温度１２００°Ｃ
で１時間の高温熱処理を行い、この高温熱処理の後の多
結晶シリコン層の厚さを測定する。
【００５１】図１６は、この実験結果を示したグラフで
あり、横軸は酸化膜の厚さで、縦軸は多結晶シリコン層
の厚さである。このグラフから分かるように、酸化膜の
厚さを約１ｎｍ〜３ｎｍにすることによって、多結晶シ
リコン層は高温熱処理による再結晶化が十分に抑制され
る。なお、酸化膜の厚さは約３ｎｍを大きく越えると、
金属不純物がこの酸化膜によってブロックされ多結晶シ
リコン層に拡散されず、従ってゲッタリング効果が大幅
に低下してしまう。
【００５２】次に、本発明の実施例の変形例を説明す
る。
【００５３】図１４において、多結晶シリコン層２５の
堆積の際に、Ｂ２Ｈ６を使用してボロンをドーピング
（１０１９ａｔｍｓ／ｃｍ３）する。このドーピング材
料としては、ボロンの他に、ヒ素やリンなども使用する
ことができる。
【００５４】なお、堆積時の多結晶シリコン層２５の膜
厚は、その堆積後に１１００°Ｃ以上の温度で１０分以
上の高温熱処理を行った時に、多結晶シリコン層２５の
膜厚が０．５μｍ〜２．５μｍだけ残存するように、選
定されることが望ましい。
【００５５】次に、本発明による半導体シリコンウェハ
の表面欠陥が従来の半導体シリコンウェハに比べて大幅
に低減することを実験例によって示す。
【００５６】半導体シリコンウェハはＰ型、ボロン・ド
ーピングで、酸素１３×１０１７（ｃｍ−３）で、ρ＝
２〜５（Ω・ｃｍ）のものを使用し、本発明の第１の例
Ａでは、この半導体シリコンウェハ裏面に厚さ２ｎｍの
酸化膜を形成した後に、厚さ１μｍの多結晶シリコン層
を堆積した。また、本発明の第２の例Ｂでは、半導体シ
リコンウェハ裏面に厚さ２ｎｍの酸化膜を形成した後
に、ボロン・ドープ（１０１９ａｔｍｓ／ｃｍ３）多結
晶シリコン層を厚さ１μｍ堆積した。他方、比較例とし
ての従来品は、上記半導体シリコンウェハ裏面に酸化膜
の形成なしに厚さ１μｍの多結晶シリコン層を堆積し
た。
【００５７】このような本発明による２種Ａ、Ｂの半導
体シリコンウェハと従来品の半導体シリコンウェハは、
水素雰囲気中で、温度１２００°Ｃで１時間、熱処理し
た後に、ＣＭＯＳ相当の熱処理、例えば１２００°Ｃ、
１０時間と８００°Ｃ、３時間と１０００°Ｃ、１６時
間を行い、その後に、ＮＨ４Ｆで表面の酸化膜を剥離す
る。この後に、Ｆｅ及びＮｉによって表面を金属汚染し
た後に、酸素雰囲気中で１０００°Ｃ、１６時間の高温
熱処理を行い、表面に発生する欠陥（ＯＳＦ）を測定し
た。
【００５８】図１７及び図１８は、Ｎｉ及びＦｅによる
汚染を夫々表した上述の実験結果を示したグラフであ
り、横軸は本発明による２種の半導体シリコンウェハＡ
及びＢと従来品の半導体シリコンウェハをとり、縦軸は
半導体シリコンウェハ表面の酸化誘起積層欠陥密度（Ｏ
ＳＦ）である。
【００５９】これらのグラフから分かるように、従来品
の半導体シリコンウェハでは、高温熱処理及びＣＭＯＳ
熱処理及び酸化膜の剥離によって、多結晶シリコン層が
完全に除去されゲッタリング能力が消失し、表面欠陥が
多発している。これに対して、本発明の半導体シリコン
ウェハにあっては、シリコンウェハ裏面に形成した酸化
膜の存在によって、多結晶シリコン層の再結晶化が抑制
され、高温熱処理及びＣＭＯＳ熱処理の後も多結晶シリ
コン層が十分に残存し、高いゲッタリング能力を有して
いるので、半導体シリコンウェハ表面の酸化誘起積層欠
陥密度（ＯＳＦ）が大幅に低下している。
【００６０】更に、図１８から分かるように、Ｆｅに対
するゲッタリング能力は、本発明による半導体シリコン
ウェハＢの方が、Ａよりも高い。これによって、多結晶
シリコン層へのボロン・ドーピングはＦｅに対するゲッ
タリング能力を高めることが判明した。
【００６１】また、上述の本発明による半導体シリコン
ウェハと従来品の半導体シリコンウェハとを夫々使用し
て、１６Ｍ・ＤＲＡＭを製造したところ、本発明による
半導体シリコンウェハの方が、従来品よりもＹＤ／Ｓで
１０％向上することが判明した。
【００６２】
【発明の効果】以上説明したように、請求項１および２
記載の発明によれば、半導体シリコンウェハをデバイス
プロセス中で熱処理した際、半導体シリコンウェハの一
方の面に設けられた多結晶シリコ堆積層で酸素析出物を
生じさせて内部ゲッタリング効果を向上させることがで
きるとともに、他方の面を無欠陥とすることができる。
このため精度の高い半導体装置を得ることができる。
【００６３】また請求項３および４記載の発明によれ
ば、半導体シリコンウェハの裏面に厚さ約１ｎｍ〜３ｎ
ｍの酸化膜を形成した後に多結晶シリコン層を堆積する
ため、その後の高温熱処理の時に、酸化膜の働きによっ
て多結晶シリコンの再結晶化が抑制される。従って、半
導体製造プロセス全体にわたって高いゲッタリング能力
が保持され、金属汚染による半導体シリコンウェハの表
面欠陥の発生を十分に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体シリコンウ
ェハの製造方法を示すフローチャート。
【図２】本発明の第１の実施例により得られた半導体シ
リコンウェハの酸素濃度を示す図。
【図３】Ｈ2 雰囲気で作成された半導体シリコンウェハ
のＣＭＯＳ熱処理後の酸素析出物密度を示す図。
【図４】Ａｒ雰囲気で作成された半導体シリコンウェハ
のＣＭＯＳ熱処理後の酸素析出物密度を示す図。
【図５】Ｈｅ雰囲気で作成された半導体シリコンウェハ
のＣＭＯＳ熱処理後の酸素析出物密度を示す図。
【図６】Ｃｏ雰囲気で作成された半導体シリコンウェハ
のＣＭＯＳ熱処理後の酸素析出物密度を示す図。
【図７】本発明により得られた半導体シリコンウェハの
膜耐圧試験の測定結果を示す図。
【図８】本発明により得られた半導体シリコンウェハの
酸素折出物濃度を示す図。
【図９】本発明の第１の実施例における変形例を示すフ
ローチャート。
【図１０】図９に対応する他の実施例を示すフローチャ
ート。
【図１１】一般の製造方法を比較のために示すフローチ
ャート。
【図１２】従来の半導体シリコンウェハを示す図。
【図１３】従来の半導体シリコンウェハの酸素析出物濃
度を示す図。
【図１４】本発明の第２の実施例による半導体シリコン
ウェハ及びその製造方法の実施例を概略的に示した断面
図。
【図１５】熱処理時間に対する多結晶シリコン層の膜厚
の減少の割合を示すために、横軸に熱処理時間をとり、
縦軸に多結晶シリコン層の膜厚をとった実験例のグラ
フ。
【図１６】熱処理を行った時の多結晶シリコン層の厚さ
の減少を半導体シリコンウェハ裏面の酸化膜の厚さとの
関係で表すために、横軸に酸化膜の厚さをとり、縦軸に
多結晶シリコン層の厚さをとった実験結果のグラフ。
【図１７】Ｎｉ汚染に起因する半導体シリコンウェハ表
面欠陥が本発明によって減少したことを例証した実験結
果のグラフ。
【図１８】Ｆｅ汚染に起因する半導体シリコンウェハ表
面欠陥が本発明によって減少したことを例証した実験結
果のグラフ。
【符号の説明】
１０ シリコンインゴット １１ 半導体シリコンウェハ １２ 多結晶シリコン堆積層 １５ 半導体シリコンウェハ ２１ 半導体シリコンウェハ ２１ａ 半導体シリコンウェハ表面 ２１ｂ 半導体シリコンウェハ裏面 ２５ 多結晶シリコン堆積層 ２６ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐 俣 秀 一 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 沼 野 正 訓 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 児 島 正 勝 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体シリコンウェハの一方の面に多結晶
    シリコン堆積層を設ける工程と、その後前記半導体シリ
    コンウェハを不活性ガスまたは還元性ガスまたはこれら
    の混合ガス中で熱処理する工程と、を備えたことを特徴
    とする半導体シリコンウェハの製造方法。
  2. 【請求項２】半導体シリコンウェハを不活性ガスまたは
    還元性ガスまたはこれらの混合ガス中で熱処理する工程
    と、その後半導体シリコンウェハの一方の面に多結晶シ
    リコン堆積層を設ける工程と、を備えたことを特徴とす
    る半導体シリコンウェハの製造方法。
  3. 【請求項３】半導体シリコンウェハの一方の面に厚さ約
    １ｎｍ〜３ｎｍの酸化膜を形成する工程と、この酸化膜
    形成後に前記半導体シリコンウェハの一方の面に多結晶
    シリコン堆積層を設ける工程と、前記半導体シリコンウ
    ェハを不活性ガスまたは還元性ガスまたはそれらの混合
    ガス中で熱処理する工程と、を備えたことを特徴とする
    半導体シリコンウェハの製造方法。
  4. 【請求項４】半導体シリコンウェハの一方の面に形成さ
    れた厚さ約１ｎｍ〜３ｎｍの酸化膜と、上記酸化膜の表
    面に形成された多結晶シリコン堆積層とを備えたことを
    特徴とする半導体シリコンウェハ。
JP6128959A 1993-07-22 1994-06-10 半導体シリコンウェハおよびその製造方法 Pending JPH0786289A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP6128959A JPH0786289A (ja) 1993-07-22 1994-06-10 半導体シリコンウェハおよびその製造方法
KR1019940017349A KR100232914B1 (ko) 1993-07-22 1994-07-19 반도체 실리콘 웨이퍼 및 그 제조 방법
EP94111305A EP0635879B1 (en) 1993-07-22 1994-07-20 Process for producing a semiconductor silicon wafer
DE69431385T DE69431385T2 (de) 1993-07-22 1994-07-20 Verfahren zur Herstellung von Silizium-Halbleiterplättchen
US08/279,007 US5534294A (en) 1993-07-22 1994-07-22 Process for producing Semiconductor silicon wafer
US08/580,926 US5738942A (en) 1993-07-22 1995-12-29 Semiconductor silicon wafer and process for producing it

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-181602 1993-07-22
JP18160293 1993-07-22
JP6128959A JPH0786289A (ja) 1993-07-22 1994-06-10 半導体シリコンウェハおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0786289A true JPH0786289A (ja) 1995-03-31

Family

ID=26464517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6128959A Pending JPH0786289A (ja) 1993-07-22 1994-06-10 半導体シリコンウェハおよびその製造方法

Country Status (5)

Country Link
US (2) US5534294A (ja)
EP (1) EP0635879B1 (ja)
JP (1) JPH0786289A (ja)
KR (1) KR100232914B1 (ja)
DE (1) DE69431385T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227525A (ja) * 1999-07-28 2008-09-25 Sumco Corp 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
WO2014030450A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置の製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3134719B2 (ja) * 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JP3545131B2 (ja) * 1996-06-11 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1074770A (ja) * 1996-08-01 1998-03-17 Siemens Ag ドープされたシリコン基板
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
CA2194653A1 (en) * 1997-01-08 1998-07-08 Junichi Matsushita Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
US6022793A (en) 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP2000031153A (ja) * 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
DE69928434T2 (de) * 1998-09-02 2006-07-27 Memc Electronic Materials, Inc. Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
EP1624482B1 (en) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
WO2000013211A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
EP1110240B1 (en) 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2000022198A1 (en) 1998-10-14 2000-04-20 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP3719021B2 (ja) 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19925044B4 (de) * 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2004503085A (ja) * 2000-06-30 2004-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP4603677B2 (ja) * 2000-11-09 2010-12-22 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
KR20040029231A (ko) * 2002-09-25 2004-04-06 엘지.필립스 엘시디 주식회사 형광램프 및 이를 이용한 백라이트 유닛
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
WO2005024908A2 (en) * 2003-09-05 2005-03-17 Si2 Technologies, Inc. Laser transfer articles and method of making
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
US8008107B2 (en) * 2006-12-30 2011-08-30 Calisolar, Inc. Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
KR100984860B1 (ko) * 2008-07-10 2010-10-04 주식회사 하이닉스반도체 웨이퍼 가공방법
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
CN101905877B (zh) * 2009-06-02 2013-01-09 清华大学 碳纳米管膜的制备方法
CN102460658B (zh) * 2009-06-03 2016-02-10 环球晶圆日本股份有限公司 硅晶片及硅晶片的热处理方法
CN101993055B (zh) * 2009-08-14 2013-02-13 清华大学 碳纳米管膜先驱、碳纳米管膜及其制备方法
WO2012111868A1 (ko) * 2011-02-16 2012-08-23 한솔테크닉스(주) 기판처리시스템
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
GB2080780B (en) * 1980-07-18 1983-06-29 Secr Defence Heat treatment of silicon slices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
JPS61135128A (ja) * 1984-12-06 1986-06-23 Toshiba Corp 半導体装置の製造方法
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
DE3910185C2 (de) * 1988-03-30 1998-09-24 Nippon Steel Corp Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
JPH0247836A (ja) * 1988-08-10 1990-02-16 Nec Corp 半導体装置の製造方法
JPH0828353B2 (ja) * 1988-12-28 1996-03-21 東芝セラミックス株式会社 保管用保護被膜付きシリコンウエハ及びシリコンウエハの保管用保護被膜の形成方法
JP2774855B2 (ja) * 1990-03-23 1998-07-09 新日本製鐵株式会社 ゲッタリング効果増強シリコン基板及びその製造方法
JPH0453140A (ja) * 1990-06-18 1992-02-20 Fujitsu Ltd シリコン単結晶ウエハの処理方法
JP3063143B2 (ja) * 1990-10-29 2000-07-12 日本電気株式会社 Ｓｉ基板の製造方法
JPH04171827A (ja) * 1990-11-05 1992-06-19 Nec Yamagata Ltd 半導体装置の製造方法
JP2762183B2 (ja) * 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227525A (ja) * 1999-07-28 2008-09-25 Sumco Corp 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
WO2014030450A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置の製造方法
JP5867609B2 (ja) * 2012-08-22 2016-02-24 富士電機株式会社 半導体装置の製造方法
US9385210B2 (en) 2012-08-22 2016-07-05 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device using a gettering layer

Also Published As

Publication number Publication date
KR100232914B1 (ko) 1999-12-01
EP0635879A3 (en) 1996-10-23
DE69431385D1 (de) 2002-10-24
US5738942A (en) 1998-04-14
EP0635879B1 (en) 2002-09-18
US5534294A (en) 1996-07-09
DE69431385T2 (de) 2003-05-15
KR950004449A (ko) 1995-02-18
EP0635879A2 (en) 1995-01-25

Similar Documents

Publication Publication Date Title
JPH0786289A (ja) 半導体シリコンウェハおよびその製造方法
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2001144275A (ja) 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
US5389551A (en) Method of manufacturing a semiconductor substrate
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH04163920A (ja) Ｓｉ基板の製造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JPH06252154A (ja) シリコンウェーハ
JPH05326467A (ja) 半導体基板及びその製造方法
EP1906450A1 (en) Process for producing simox substrate, and simox substrate produced by said process
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
JP2008262992A (ja) 貼り合わせウエーハの製造方法
JPH1070099A (ja) サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法