JPH07312871A - D.c. power supply - Google Patents

D.c. power supply

Info

Publication number
JPH07312871A
JPH07312871A JP10125594A JP10125594A JPH07312871A JP H07312871 A JPH07312871 A JP H07312871A JP 10125594 A JP10125594 A JP 10125594A JP 10125594 A JP10125594 A JP 10125594A JP H07312871 A JPH07312871 A JP H07312871A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
power supply
control
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10125594A
Other languages
Japanese (ja)
Inventor
Hiroshi Usui
浩 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP10125594A priority Critical patent/JPH07312871A/en
Publication of JPH07312871A publication Critical patent/JPH07312871A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To miniaturize a capacitor for service interruption compensation in a DC power supply. CONSTITUTION:An inverting amplifier 21, connected between a control circuit 12 and a first MOS-FET 4, inverts control pulse signals applied to the first MOS-FET 4 relative to those applied to a second MOS-FET 9. As a result, when the pulse width of control pulse signals applied to the second MOS-FET 9 is reduced due to light load or the like, the on-duty of control pulse signals applied to the first MOS-FET 4 is increased. This increases voltage applied to a capacitor 6 for service interruption compensation, and thus allows use of a capacitor 6 of a small capacitance, which enables the miniaturization of capacitors 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は直流電源装置、特に力率
改善機能を有する直流電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply device, and more particularly to a DC power supply device having a power factor improving function.

【0002】[0002]

【従来の技術】従来の直流電源装置は、例えば図5に示
すように、商用周波数の交流電圧を発生する交流電源1
にフィルタ回路2を通して接続される整流回路としての
ダイオードブリッジ回路3と、ダイオードブリッジ回路
3の出力端に接続された第1のスイッチング素子として
の第1のMOS-FET4とリアクトル5とコンデンサ
6との直列回路と、直列に接続されたリアクトル5及び
コンデンサ6に対して並列に接続された主還流用整流素
子としての主還流用ダイオード7と、第1のMOS-F
ET4及びリアクトル5に対して並列に接続された補助
還流用整流素子としての補助還流用ダイオード13と、
1次巻線8a及び2次巻線8bを有するトランス8と、ダ
イオードブリッジ回路3の出力端に接続されたトランス
8の1次巻線8aと第2のスイッチング素子としての第
2のMOS-FET9との直列回路と、トランス8の2
次巻線8bに整流平滑回路10を介して接続された負荷
11と、第1及び第2のMOS-FET4、9の各ゲー
ト端子(制御端子)に制御パルス信号を付与して第1及
び第2のMOS-FET4、9をオン・オフ制御する制
御回路12とを備えている。第1のMOS-FET4、
リアクトル5、コンデンサ6、主還流用ダイオード7及
び補助還流用ダイオード13は降圧チョッパ回路20を
構成する。また、14は整流ダイオード、15は平滑コ
ンデンサ、16はオペアンプ(演算増幅器)、17は基
準電源、18、19はフォトカプラを構成する発光ダイ
オード及び受光トランジスタを示す。
2. Description of the Related Art A conventional DC power supply device, for example, as shown in FIG. 5, is an AC power supply 1 for generating an AC voltage having a commercial frequency.
A diode bridge circuit 3 as a rectifier circuit connected to the filter circuit 2 and a first MOS-FET 4, a reactor 5, and a capacitor 6 as a first switching element connected to the output end of the diode bridge circuit 3. A series circuit, a main freewheeling diode 7 as a main freewheeling rectifying element connected in parallel to a reactor 5 and a capacitor 6 connected in series, and a first MOS-F
Auxiliary freewheeling diode 13 as an auxiliary freewheeling rectifying element connected in parallel with ET4 and reactor 5,
A transformer 8 having a primary winding 8a and a secondary winding 8b, a primary winding 8a of the transformer 8 connected to the output end of the diode bridge circuit 3, and a second MOS-FET 9 as a second switching element. And a series circuit with 2 of transformer 8
A control pulse signal is applied to the load 11 connected to the next winding 8b through the rectifying / smoothing circuit 10 and the gate terminals (control terminals) of the first and second MOS-FETs 4 and 9 to provide the first and the first. The control circuit 12 controls ON / OFF of the two MOS-FETs 4 and 9. The first MOS-FET 4,
The reactor 5, the capacitor 6, the main freewheeling diode 7, and the auxiliary freewheeling diode 13 form a step-down chopper circuit 20. Further, 14 is a rectifying diode, 15 is a smoothing capacitor, 16 is an operational amplifier (operational amplifier), 17 is a reference power source, and 18 and 19 are light emitting diodes and light receiving transistors which constitute a photocoupler.

【0003】上記の構成において、交流電源1にて発生
した商用周波数の交流電圧は、フィルタ回路2を通して
ダイオードブリッジ回路3により全波整流された直流電
圧に変換される。全波整流された直流電圧は降圧チョッ
パ回路20に供給され、降圧チョッパ回路20によりコ
ンデンサ6の電圧が制御される。即ち、降圧チョッパ回
路20は、第1のMOS-FET4のゲート端子に付与
する制御パルス信号のパルス幅を制御回路12にて制御
して第1のMOS-FET4のオン・オフ動作を制御す
ることにより、コンデンサ6の充電電圧VCを制御す
る。したがって、ダイオードブリッジ回路3の出力電圧
がコンデンサ6の充電電圧VCより低い期間は、コンデ
ンサ6の充電電圧VCがトランス8の1次巻線8a及び第
2のMOS-FET9の直列回路に印加される。また、
ダイオードブリッジ回路3の出力電圧がコンデンサ6の
充電電圧VCより高い期間は、ダイオードブリッジ回路
3の出力電圧がトランス8の1次巻線8a及び第2のM
OS-FET9の直列回路に直接印加される。このとき
のトランス8の1次巻線8a及び第2のMOS-FET9
の直列回路の入力電圧VINの波形を図6(A)に示す。図
6(A)の電圧波形において、平坦な部分がコンデンサ6
の充電電圧VCとなり、正弦波状の部分がダイオードブ
リッジ回路3の出力電圧となる。これにより、ダイオー
ドブリッジ回路3の導通角が広くなるので、入力電流I
INの波形が図6(B)に示すような波形となり、力率が改
善される。
In the above structure, the AC voltage of the commercial frequency generated by the AC power supply 1 is converted into the DC voltage which is full-wave rectified by the diode bridge circuit 3 through the filter circuit 2. The full-wave rectified DC voltage is supplied to the step-down chopper circuit 20, and the step-down chopper circuit 20 controls the voltage of the capacitor 6. That is, the step-down chopper circuit 20 controls the ON / OFF operation of the first MOS-FET 4 by controlling the pulse width of the control pulse signal applied to the gate terminal of the first MOS-FET 4 by the control circuit 12. Controls the charging voltage V C of the capacitor 6. Therefore, while the output voltage of the diode bridge circuit 3 is lower than the charging voltage V C of the capacitor 6, the charging voltage V C of the capacitor 6 is applied to the primary winding 8a of the transformer 8 and the series circuit of the second MOS-FET 9. To be done. Also,
While the output voltage of the diode bridge circuit 3 is higher than the charging voltage V C of the capacitor 6, the output voltage of the diode bridge circuit 3 is the primary winding 8a of the transformer 8 and the second M
It is directly applied to the series circuit of the OS-FET 9. At this time, the primary winding 8a of the transformer 8 and the second MOS-FET 9
6A shows the waveform of the input voltage V IN of the series circuit of FIG. In the voltage waveform of FIG. 6A, the flat part is the capacitor 6
Charging voltage V C , and the sinusoidal portion becomes the output voltage of the diode bridge circuit 3. This widens the conduction angle of the diode bridge circuit 3, so that the input current I
The waveform of IN becomes the waveform shown in FIG. 6 (B), and the power factor is improved.

【0004】図6(A)に示す入力電圧VINは、第2のM
OS-FET9のオン・オフ動作により、トランス8の
1次巻線8aに断続的に印加され、トランス8の1次巻
線8aに交流電圧が発生する。トランス8の1次巻線8a
に発生した交流電圧により、巻線比に比例した交流電圧
が2次巻線8bに誘起される。トランス8の2次巻線8b
に誘起された交流電圧は整流平滑回路10の整流ダイオ
ード14及び平滑コンデンサ15により整流及び平滑さ
れ、負荷11に降圧又は昇圧された直流電圧が供給され
る。オペアンプ16は、負荷11に供給される直流電圧
を基準電源17の電圧VREFと比較し、その比較出力に
応じてフォトカプラの発光ダイオード18を発光させ
る。これにより、フォトカプラの受光トランジスタ19
に制御電流が流れ、受光トランジスタ19の出力により
制御回路12は第1及び第2のMOS-FET4、9の
各ゲート端子に付与する制御パルス信号のパルス幅を制
御する。これにより、負荷11に供給される直流電圧が
一定に保持される。
The input voltage V IN shown in FIG. 6 (A) is the second M
When the OS-FET 9 is turned on / off, the voltage is intermittently applied to the primary winding 8a of the transformer 8, and an AC voltage is generated in the primary winding 8a of the transformer 8. Primary winding 8a of transformer 8
An AC voltage proportional to the winding ratio is induced in the secondary winding 8b by the AC voltage generated in the. Secondary winding 8b of transformer 8
The AC voltage induced in the load is rectified and smoothed by the rectifying diode 14 and the smoothing capacitor 15 of the rectifying and smoothing circuit 10, and the reduced or boosted DC voltage is supplied to the load 11. The operational amplifier 16 compares the DC voltage supplied to the load 11 with the voltage V REF of the reference power source 17, and causes the light emitting diode 18 of the photocoupler to emit light according to the comparison output. As a result, the light receiving transistor 19 of the photocoupler
The control circuit 12 controls the pulse width of the control pulse signal applied to each gate terminal of the first and second MOS-FETs 4 and 9 by the output of the light receiving transistor 19. As a result, the DC voltage supplied to the load 11 is kept constant.

【0005】[0005]

【発明が解決しようとする課題】ところで、図5の直流
電源装置は、制御回路12から発生する制御パルス信号
のオン・デューティ、即ちパルス信号の1周期とパルス
信号のオン期間との比率が一般的に最大で50%程度で
ある。このため、降圧チョッパ回路20のコンデンサ6
に充電される電圧VCは、商用交流を整流器で整流しか
つコンデンサで平滑を行うコンデンサ入力型の整流回路
のコンデンサに充電される電圧に比較して低い特徴があ
る。特に、軽負荷の場合においては、制御パルス信号の
パルス幅が非常に狭くなり、オン・デューティがかなり
小さくなるため、コンデンサ6に印加される充電電圧が
著しく低下する。したがって、軽負荷時においてダイオ
ードブリッジ回路3の出力電圧の瞬時停電を十分に補償
するには、停電補償用のコンデンサ6の静電容量を十分
大きくして充電エネルギを上げなければならず、それ故
コンデンサ6の外形が大きくなる欠点があった。
By the way, in the DC power supply device of FIG. 5, the on-duty of the control pulse signal generated from the control circuit 12, that is, the ratio of one period of the pulse signal to the on-period of the pulse signal is generally. The maximum is about 50%. Therefore, the capacitor 6 of the step-down chopper circuit 20
The voltage V C charged to is characterized by being lower than the voltage charged to the capacitor of a capacitor input type rectifier circuit that rectifies commercial alternating current with a rectifier and smoothes it with a capacitor. In particular, in the case of a light load, the pulse width of the control pulse signal becomes very narrow and the on-duty becomes considerably small, so that the charging voltage applied to the capacitor 6 drops significantly. Therefore, in order to sufficiently compensate for the instantaneous power failure of the output voltage of the diode bridge circuit 3 under a light load, the electrostatic capacity of the capacitor 6 for power failure compensation must be sufficiently increased to increase the charging energy. There is a drawback that the outer shape of the capacitor 6 becomes large.

【0006】そこで、本発明は静電容量の小さいコンデ
ンサを使用可能にして停電補償用のコンデンサを小型化
できる直流電源装置を提供することを目的とする。
Therefore, an object of the present invention is to provide a DC power supply device which can use a capacitor having a small electrostatic capacity and can miniaturize a capacitor for power failure compensation.

【0007】[0007]

【課題を解決するための手段】本発明による直流電源装
置は、交流電源に接続される整流回路と、該整流回路の
出力端に接続された第1のスイッチング素子とリアクト
ルとコンデンサとの直列回路及び直列に接続された前記
リアクトル及び前記コンデンサに対して並列に接続され
た主還流用整流素子からなる降圧チョッパ回路と、1次
巻線及び2次巻線を有するトランスと、前記降圧チョッ
パ回路の出力端に接続された前記トランスの1次巻線と
第2のスイッチング素子との直列回路と、前記トランス
の2次巻線に整流平滑回路を介して接続された負荷と、
前記第1及び第2のスイッチング素子の各制御端子に制
御信号を付与して前記第1及び第2のスイッチング素子
をオン・オフ制御する制御回路とを備えている。この直
流電源装置では、前記第1のスイッチング素子に付与す
る制御信号と前記第2のスイッチング素子に付与する制
御信号とを互いに反転させる制御信号反転手段を設けて
いる。本発明の実施例では、前記制御回路と第1のスイ
ッチング素子との間又は前記制御回路と第2のスイッチ
ング素子との間のいずれか一方に前記制御信号反転手段
を設けている。図示の1つの実施例では、前記制御信号
反転手段は反転増幅器であり、直列に接続された前記第
1のスイッチング素子及び前記リアクトルに対して補助
還流用整流素子を並列に接続している。また、図示のも
う1つの実施例では、前記制御信号反転手段は互いに巻
方向が逆の2つの巻線を有する駆動用トランス及び分圧
用コンデンサで構成される。
A DC power supply device according to the present invention is a rectifier circuit connected to an AC power supply, and a series circuit of a first switching element, a reactor and a capacitor connected to an output terminal of the rectifier circuit. And a step-down chopper circuit composed of a main return rectifier element connected in parallel to the reactor and the capacitor connected in series, a transformer having a primary winding and a secondary winding, and the step-down chopper circuit. A series circuit of the primary winding of the transformer and a second switching element connected to the output terminal, and a load connected to the secondary winding of the transformer via a rectifying and smoothing circuit,
And a control circuit for applying a control signal to each control terminal of the first and second switching elements to control ON / OFF of the first and second switching elements. This DC power supply device is provided with control signal inverting means for inverting the control signal applied to the first switching element and the control signal applied to the second switching element. In the embodiment of the present invention, the control signal inverting means is provided either between the control circuit and the first switching element or between the control circuit and the second switching element. In one embodiment shown, the control signal inverting means is an inverting amplifier, and an auxiliary return rectifying element is connected in parallel to the first switching element and the reactor connected in series. In another embodiment shown in the figure, the control signal inverting means is composed of a drive transformer and a voltage dividing capacitor having two windings whose winding directions are opposite to each other.

【0008】[0008]

【作用】制御信号反転手段により、第1のスイッチング
素子に付与する制御信号又は第2のスイッチング素子に
付与する制御信号のいずれか一方を他方に対して反転さ
せ、第1のスイッチング素子に付与する制御信号のオン
・デューティを大きくする。これにより、停電補償用の
コンデンサに印加される電圧が高くなるので、停電補償
用のコンデンサとして静電容量の小さいものを使用でき
る。このため、停電補償用のコンデンサを小形化するこ
とができる。
The control signal inverting means inverts one of the control signal given to the first switching element and the control signal given to the second switching element with respect to the other and gives it to the first switching element. Increase the on-duty of the control signal. As a result, the voltage applied to the power failure compensation capacitor becomes high, so that a capacitor having a small capacitance can be used as the power failure compensation capacitor. For this reason, the capacitor for power failure compensation can be downsized.

【0009】[0009]

【実施例】以下、本発明による直流電源装置の実施例を
図1に基づいて説明する。但し、図1では図5に示す箇
所と同一の部分には同一の符号を付し、その説明を省略
する。本実施例の直流電源装置は、図1に示すように、
図5の回路の制御回路12の出力端子と第1のMOS-
FET4のゲート端子との間に制御信号反転手段として
の反転増幅器21を接続したものである。その他の構成
は図5の回路と同一である。上記の構成において、制御
回路12から第1のMOS-FET4のゲート端子に付
与される制御パルス信号は、反転増幅器21により反転
され、制御回路12から第2のMOS-FET9のゲー
ト端子に付与される制御パルス信号に対して反転する。
したがって、例えば軽負荷等により制御回路12から出
力される制御パルス信号のオン・デューティが10%程
度に低下したとき、第1のMOS-FET4のゲート端
子に付与される制御パルス信号のオン・デューティは9
0%程度とかなり大きくなる。このため、第1のMOS
-FET4のゲート端子に付与される制御パルス信号の
オン・デューティは最小でも50%、最大で100%近
くの値となるので、軽負荷時の降圧チョッパ回路20の
コンデンサ6に印加される充電電圧を高くできる。ま
た、過負荷時のコンデンサ6に印加される電圧も高くす
ることが可能であるので、停電補償用のコンデンサ6は
静電容量が小さいものでよい。このため、コンデンサ6
の外形を小さくすることが可能である。なお、力率改善
効果及び直流出力の負荷11への供給動作については、
前述の図5の回路動作と基本的に同一であるので、説明
は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a DC power supply device according to the present invention will be described below with reference to FIG. However, in FIG. 1, the same parts as those shown in FIG. 5 are designated by the same reference numerals, and the description thereof will be omitted. As shown in FIG. 1, the DC power supply device of the present embodiment is
The output terminal of the control circuit 12 and the first MOS-
An inverting amplifier 21 as control signal inverting means is connected between the gate terminal of the FET 4 and the gate terminal. Other configurations are the same as those of the circuit of FIG. In the above configuration, the control pulse signal applied from the control circuit 12 to the gate terminal of the first MOS-FET 4 is inverted by the inverting amplifier 21 and applied from the control circuit 12 to the gate terminal of the second MOS-FET 9. The control pulse signal is inverted.
Therefore, when the on-duty of the control pulse signal output from the control circuit 12 is reduced to about 10% due to a light load or the like, the on-duty of the control pulse signal applied to the gate terminal of the first MOS-FET 4 is reduced. Is 9
It will be considerably large, around 0%. Therefore, the first MOS
-Since the on-duty of the control pulse signal applied to the gate terminal of the FET 4 is a value of 50% at the minimum and close to 100% at the maximum, the charging voltage applied to the capacitor 6 of the step-down chopper circuit 20 at the time of light load. Can be raised. Further, since the voltage applied to the capacitor 6 at the time of overload can also be increased, the capacitor 6 for power failure compensation may have a small capacitance. Therefore, the capacitor 6
It is possible to reduce the outer shape of the. Regarding the power factor improving effect and the operation of supplying the DC output to the load 11,
Since the operation is basically the same as the circuit operation shown in FIG. 5, the description thereof will be omitted.

【0010】図1の実施例の直流電源装置は例えば図2
に示すように変更が可能である。即ち、図2に示す直流
電源装置は、図1の回路における反転増幅器21の代わ
りに、互いに巻方向が逆の1次巻線22aと2次巻線2
2bとを有する駆動用トランス22及び分圧用コンデン
サ23を接続して制御信号反転手段を構成し、図1又は
図5における降圧チョッパ回路20の回路構成を一部変
更して補助還流用ダイオード13を省略したものであ
る。その他の構成は図1又は図5の回路と同一である。
上記の構成において、制御回路12から出力された制御
パルス信号がオン、即ち制御パルス信号が高レベル電圧
のときは、制御回路12から第1のMOS-FET4の
ゲート端子への信号ラインに印加された高レベル電圧が
分圧用コンデンサ23及び駆動用トランス22の1次巻
線22aにより分圧され、分圧用コンデンサ23が充電
される。このとき、駆動用トランス22の2次巻線22
bには、1次巻線22aに印加された電圧とは逆極性の電
圧が誘起されるので、第1のMOS-FET4のゲート
端子に印加される制御パルス信号はオフ、即ち制御パル
ス信号は低レベル電圧となる。一方、第2のMOS-F
ET9のゲート端子には、制御回路12から出力された
制御パルス信号が直接印加される。次に、制御回路12
からの制御パルス信号がオンからオフ、即ち制御パルス
信号が高レベル電圧から低レベル電圧になると、分圧用
コンデンサ23が放電して前記とは逆極性の電圧が駆動
用トランス22の1次巻線22aに印加される。これに
より、1次巻線22aの電圧とは逆極性の電圧が駆動用
トランス22の2次巻線22bに誘起され、第1のMO
S-FET4の制御パルス信号がオフからオン、即ち制
御パルス信号が低レベル電圧から高レベル電圧となる。
したがって、図2に示す実施例においても、第2のMO
S-FET9の制御パルス信号に対して第1のMOS-F
ET4の制御パルス信号が反転するので、図1に示す実
施例と同等の効果を得ることができる。
The DC power supply device of the embodiment shown in FIG.
It can be changed as shown in. That is, in the DC power supply device shown in FIG. 2, instead of the inverting amplifier 21 in the circuit of FIG. 1, a primary winding 22a and a secondary winding 2 having winding directions opposite to each other are provided.
2b and a driving transformer 22 and a voltage dividing capacitor 23 are connected to constitute a control signal inverting means, and the circuit configuration of the step-down chopper circuit 20 in FIG. It is omitted. Other configurations are the same as those of the circuit of FIG. 1 or FIG.
In the above configuration, when the control pulse signal output from the control circuit 12 is on, that is, when the control pulse signal is a high level voltage, it is applied to the signal line from the control circuit 12 to the gate terminal of the first MOS-FET 4. The high level voltage is divided by the voltage dividing capacitor 23 and the primary winding 22a of the driving transformer 22, and the voltage dividing capacitor 23 is charged. At this time, the secondary winding 22 of the drive transformer 22
Since a voltage having a reverse polarity to the voltage applied to the primary winding 22a is induced in b, the control pulse signal applied to the gate terminal of the first MOS-FET 4 is off, that is, the control pulse signal is It becomes a low level voltage. On the other hand, the second MOS-F
The control pulse signal output from the control circuit 12 is directly applied to the gate terminal of ET9. Next, the control circuit 12
When the control pulse signal from the ON state is turned off, that is, when the control pulse signal changes from the high level voltage to the low level voltage, the voltage dividing capacitor 23 is discharged and a voltage having a polarity opposite to the above is applied to the primary winding of the driving transformer 22. 22a. As a result, a voltage having a polarity opposite to that of the voltage of the primary winding 22a is induced in the secondary winding 22b of the driving transformer 22 and the first MO
The control pulse signal of the S-FET 4 changes from off to on, that is, the control pulse signal changes from a low level voltage to a high level voltage.
Therefore, even in the embodiment shown in FIG.
First MOS-F for control pulse signal of S-FET 9
Since the control pulse signal of ET4 is inverted, the same effect as the embodiment shown in FIG. 1 can be obtained.

【0011】本発明の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてMOS-FETを使用した例を
示したが、バイポーラ形トランジスタ、J-FET(接
合形電界効果トランジスタ)、SCR(逆阻止3端子サ
イリスタ)等の他のスイッチング素子も使用可能であ
る。また、上記の実施例では制御回路12の出力端子と
第1のMOS-FET4のゲート端子との間に制御信号
反転手段を接続した例を示したが、制御回路12の出力
端子と第2のMOS-FET9のゲート端子との間に制
御信号反転手段を接続してもよい。また、図1の回路の
補助還流用ダイオード13は省略可能である。また、図
2の実施例の回路における降圧チョッパ回路20は図3
又は図4に示すように構成してもよい。特に、図4に示
す降圧チョッパ回路20は降圧チョッパの基本形の構成
となっている。また、図1の回路において第1のMOS
-FET4及びコンデンサ6の接続位置を互いに入れ替
え、ダイオード7を省略して降圧チョッパ回路20を構
成してもよい。また、上記の実施例では第2のMOS-
FET9がオン期間中のとき整流ダイオード14がオフ
状態である所謂フライバック型のコンバータへの適用例
を示したが、第2のMOS-FET9がオン期間中のと
き整流ダイオード14がオン状態である所謂フォワード
型のコンバータにも適用が可能である。
The embodiment of the present invention is not limited to the above-mentioned embodiment, and various modifications can be made. For example, in the above embodiment, an example in which a MOS-FET is used as a switching element is shown, but other switching elements such as a bipolar transistor, J-FET (junction field effect transistor), SCR (reverse blocking 3-terminal thyristor), etc. Can also be used. Further, in the above embodiment, an example in which the control signal inverting means is connected between the output terminal of the control circuit 12 and the gate terminal of the first MOS-FET 4 has been shown, but the output terminal of the control circuit 12 and the second A control signal inverting means may be connected to the gate terminal of the MOS-FET 9. The auxiliary free wheeling diode 13 of the circuit of FIG. 1 can be omitted. Further, the step-down chopper circuit 20 in the circuit of the embodiment of FIG.
Alternatively, it may be configured as shown in FIG. In particular, the step-down chopper circuit 20 shown in FIG. 4 has the basic configuration of a step-down chopper. In addition, in the circuit of FIG.
The step-down chopper circuit 20 may be configured by replacing the connection positions of the FET 4 and the capacitor 6 with each other and omitting the diode 7. In the above embodiment, the second MOS-
An example of application to a so-called flyback converter in which the rectifier diode 14 is in the off state when the FET 9 is in the on period has been shown, but the rectifier diode 14 is in the on state when the second MOS-FET 9 is in the on period. It can also be applied to a so-called forward converter.

【0012】[0012]

【発明の効果】本発明によれば、第1のスイッチング素
子に付与する制御信号のオン・デューティが大きくなる
ので、停電補償用のコンデンサに印加される電圧を高く
することができる。このため、停電補償用のコンデンサ
は小容量のものでよく、それ故前記コンデンサを小形化
できる利点がある。
According to the present invention, since the on-duty of the control signal applied to the first switching element is increased, the voltage applied to the capacitor for power failure compensation can be increased. Therefore, the capacitor for power failure compensation may have a small capacity, and therefore there is an advantage that the capacitor can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による直流電源装置の実施例を示す電
気回路図
FIG. 1 is an electric circuit diagram showing an embodiment of a DC power supply device according to the present invention.

【図2】 本発明の他の実施例を示す電気回路図FIG. 2 is an electric circuit diagram showing another embodiment of the present invention.

【図3】 図2の回路の変更実施例を示す電気回路図FIG. 3 is an electric circuit diagram showing a modified embodiment of the circuit of FIG.

【図4】 図3の回路の変更実施例を示す電気回路図FIG. 4 is an electric circuit diagram showing a modified embodiment of the circuit of FIG.

【図5】 従来の直流電源装置を示す電気回路図FIG. 5 is an electric circuit diagram showing a conventional DC power supply device.

【図6】 図5の回路の入力電圧VIN及び入力電流IIN
を示す波形図
6 is an input voltage V IN and an input current I IN of the circuit of FIG.
Waveform diagram showing

【符号の説明】[Explanation of symbols]

1...交流電源、2...、フィルタ回路、3...
ダイオードブリッジ回路(整流回路)、4...第1の
MOS-FET(第1のスイッチング素子)、5...
リアクトル、6...コンデンサ、7...主還流用ダ
イオード(主還流用整流素子)、8...トランス、8
a...1次巻線、8b...2次巻線、9...第2の
MOS-FET(第2のスイッチング素子)、1
0...整流平滑回路、11...負荷、12...制
御回路、13...補助還流用ダイオード(補助還流用
整流素子)、20...降圧チョッパ回路、21...
反転増幅器(制御信号反転手段)、22...駆動用ト
ランス、23...分圧用コンデンサ
1. . . AC power supply, 2. . . , Filter circuit, 3. . .
Diode bridge circuit (rectifier circuit), 4. . . First MOS-FET (first switching element), 5. . .
Reactor, 6. . . Capacitor, 7. . . Main freewheeling diode (main freewheeling rectifier), 8. . . Transformer, 8
a. . . Primary winding, 8b. . . Secondary winding, 9. . . Second MOS-FET (second switching element), 1
0. . . Rectifying and smoothing circuit, 11. . . Load, 12. . . Control circuit, 13. . . Auxiliary freewheeling diode (auxiliary freewheeling rectifying element), 20. . . Step-down chopper circuit, 21. . .
Inverting amplifier (control signal inverting means), 22. . . Drive transformer, 23. . . Capacitor for voltage division

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 交流電源に接続される整流回路と、該整
流回路の出力端に接続された第1のスイッチング素子と
リアクトルとコンデンサとの直列回路及び直列に接続さ
れた前記リアクトル及び前記コンデンサに対して並列に
接続された主還流用整流素子からなる降圧チョッパ回路
と、1次巻線及び2次巻線を有するトランスと、前記降
圧チョッパ回路の出力端に接続された前記トランスの1
次巻線と第2のスイッチング素子との直列回路と、前記
トランスの2次巻線に整流平滑回路を介して接続された
負荷と、前記第1及び第2のスイッチング素子の各制御
端子に制御信号を付与して前記第1及び第2のスイッチ
ング素子をオン・オフ制御する制御回路とを備えた直流
電源装置において、 前記第1のスイッチング素子に付与する制御信号と前記
第2のスイッチング素子に付与する制御信号とを互いに
反転させる制御信号反転手段を設けたことを特徴とする
直流電源装置。
1. A rectifier circuit connected to an AC power supply, a series circuit of a first switching element connected to an output end of the rectifier circuit, a reactor and a capacitor, and the reactor and the capacitor connected in series. A step-down chopper circuit composed of a main circulation rectifying element connected in parallel to the transformer, a transformer having a primary winding and a secondary winding, and one of the transformers connected to the output terminals of the step-down chopper circuit.
Controlling a series circuit of a secondary winding and a second switching element, a load connected to the secondary winding of the transformer via a rectifying and smoothing circuit, and control terminals of the first and second switching elements. In a DC power supply device comprising a control circuit for applying a signal to control ON / OFF of the first and second switching elements, a control signal applied to the first switching element and the second switching element A DC power supply device comprising a control signal inverting means for inverting the control signal to be applied.
【請求項2】 前記制御回路と第1のスイッチング素子
との間又は前記制御回路と第2のスイッチング素子との
間のいずれか一方に前記制御信号反転手段を設けた「請
求項1」に記載の直流電源装置。
2. The "claim 1" wherein the control signal inverting means is provided between the control circuit and the first switching element or between the control circuit and the second switching element. DC power supply.
【請求項3】 前記制御信号反転手段は反転増幅器であ
る「請求項2」に記載の直流電源装置。
3. The DC power supply device according to claim 2, wherein the control signal inverting means is an inverting amplifier.
【請求項4】 前記制御信号反転手段は、互いに巻方向
が逆の2つの巻線を有する駆動用トランス及び分圧用コ
ンデンサで構成される「請求項2」に記載の直流電源装
置。
4. The DC power supply device according to claim 2, wherein the control signal inverting means includes a drive transformer having two windings whose winding directions are opposite to each other and a voltage dividing capacitor.
【請求項5】 直列に接続された前記第1のスイッチン
グ素子及び前記リアクトルに対して補助還流用整流素子
を並列に接続した「請求項1」〜「請求項4」のいずれ
かに記載の直流電源装置。
5. The direct current according to claim 1, wherein an auxiliary return rectifying element is connected in parallel to the first switching element and the reactor connected in series. Power supply.
JP10125594A 1994-05-16 1994-05-16 D.c. power supply Pending JPH07312871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10125594A JPH07312871A (en) 1994-05-16 1994-05-16 D.c. power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10125594A JPH07312871A (en) 1994-05-16 1994-05-16 D.c. power supply

Publications (1)

Publication Number Publication Date
JPH07312871A true JPH07312871A (en) 1995-11-28

Family

ID=14295813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10125594A Pending JPH07312871A (en) 1994-05-16 1994-05-16 D.c. power supply

Country Status (1)

Country Link
JP (1) JPH07312871A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041796A (en) * 2008-08-04 2010-02-18 Fujitsu Telecom Networks Ltd Switching power supply device
JP2010187424A (en) * 2009-02-10 2010-08-26 Fujitsu Ltd Power supply
JP2013084539A (en) * 2011-10-05 2013-05-09 Kiryu Kk Led lighting system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041796A (en) * 2008-08-04 2010-02-18 Fujitsu Telecom Networks Ltd Switching power supply device
JP2010187424A (en) * 2009-02-10 2010-08-26 Fujitsu Ltd Power supply
JP2013084539A (en) * 2011-10-05 2013-05-09 Kiryu Kk Led lighting system

Similar Documents

Publication Publication Date Title
US4389702A (en) Switching power supply circuit having constant output for a wide range of input voltage
US6344768B1 (en) Full-bridge DC-to-DC converter having an unipolar gate drive
JPH07177745A (en) Switching regulator
JPS5931245B2 (en) Power supply voltage controlled amplifier
JPH04299070A (en) Switching regulator
JPH06209574A (en) Power supply circuit
JP3517849B2 (en) DC power supply
JP2000152615A (en) Power supply for using circulation capacitor and its operation method
JPH1169802A (en) Synchronous rectification circuit
JPH07312871A (en) D.c. power supply
JPH0833341A (en) Power factor improving switching power supply circuit
JP4403663B2 (en) DC / DC converter
JP4715985B2 (en) Switching power supply
JP2726355B2 (en) Switching regulator
JP3456833B2 (en) Switching power supply
JPH06276748A (en) Ac-dc converter
JPH11225474A (en) Dc-dc converter
JP3498870B2 (en) AC / DC conversion power supply circuit
JP3221899B2 (en) Switching regulator
JP3301147B2 (en) Power supply
JP3019717B2 (en) Switching power supply
JPH0326796Y2 (en)
JPH07312861A (en) Dc-dc converter
JP3488077B2 (en) Onboard power supply
JP2936561B2 (en) DC converter device